DE3833700C2 - - Google Patents

Info

Publication number
DE3833700C2
DE3833700C2 DE19883833700 DE3833700A DE3833700C2 DE 3833700 C2 DE3833700 C2 DE 3833700C2 DE 19883833700 DE19883833700 DE 19883833700 DE 3833700 A DE3833700 A DE 3833700A DE 3833700 C2 DE3833700 C2 DE 3833700C2
Authority
DE
Germany
Prior art keywords
diode
thyristor
converter
link
discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19883833700
Other languages
German (de)
Other versions
DE3833700A1 (en
Inventor
Karl Dipl.-Ing. Dr. Wien At Schiftner
Hans Dipl.-Ing. 2120 Obersdorf De Schamboeck
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Andritz Hydro GmbH Austria
Original Assignee
Andritz Hydro GmbH Austria
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Andritz Hydro GmbH Austria filed Critical Andritz Hydro GmbH Austria
Publication of DE3833700A1 publication Critical patent/DE3833700A1/en
Application granted granted Critical
Publication of DE3833700C2 publication Critical patent/DE3833700C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/487—Neutral point clamped inverters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08144—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in thyristor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Rectifiers (AREA)

Description

Die Erfindung betrifft eine Schaltungsanordnung für einen Dreipunkt-Wechselrichter, welcher aus vier in Serie geschalteten, an einer Zwischenkreisspannung liegenden Thyristoren, insbesondere GTO-Thyristoren, besteht, wobei zwischen dem zweiten und dritten Thyristor die Last angeschlossen ist, zu jedem Thyristor eine Freilaufdiode antiparallel geschaltet ist und dem zweiten und dritten Thyristor ein Diodenpaar antiparallel geschaltet ist, wobei die Verbindung der beiden Dioden am Zwischenkreismittelpunkt liegt.The invention relates to a circuit arrangement for a three-way inverter, which off four connected in series, at a DC link voltage lying thyristors, in particular GTO thyristors, exists, being between the second and third Thyristor the load is connected to each Thyristor a freewheeling diode connected in anti-parallel is and the second and third thyristor Diode pair is connected in anti-parallel, the Connection of the two diodes at the DC link center lies.

Ein Dreipunkt-Wechselrichter mit steuerbaren Halbleitern, welcher in stromkommutierten Wechselrichtern oder in DC/DC-Wandlern eingesetzt wird, hat drei stabile Schaltzustände, bei denen jeweils zwei Halbleiter leitend sind. Beim ersten Schaltzustand wird die positive Zwischenkreisspannung über den ersten und zweiten Thyristor bzw. die antiparallelen Freilaufdioden an den Ausgang bzw. die Last gelegt. Beim zweiten Schaltzustand wird der Zwischenkreismittelpunkt über den zweiten und dritten und das Diodenpaar an die Last gelegt. Beim dritten Schaltzustand gelangt die negative Zwischenkreisspannung über den dritten und vierten Thyristor bzw. die denen antiparallel geschalteten Freilaufdioden an die Last. Während des Überganges von einem stabilen Schaltzustand in den anderen ist entweder nur der zweite oder der dritte Thyristor leitend.A three-way inverter with controllable Semiconductors, which in current-commutated inverters or used in DC / DC converters has three stable switching states, each with two semiconductors are conductive. At the first switching state, the positive DC link voltage across the first and second thyristor or the antiparallel freewheeling diodes placed on the output or the load. At the second time Switching state is the DC link center over the second and third and the diode pair to the load placed. At the third switching state, the negative one arrives DC link voltage across the third and fourth Thyristor or those connected in anti-parallel Freewheeling diodes to the load. During the transition from a stable switching state in the other is either only the second or the third thyristor conductive.

Thyristoren für große Leistungen, vor allem GTO-Thyristoren, müssen gegen zu raschen Stromanstieg (di/dt) sowie zu raschen Spannungsanstieg (du/dt) geschützt werden. Dazu gibt es eine große Anzahl von bekannten Möglichkeiten.High power thyristors, especially GTO thyristors, need to be against too rapid current increase (di / dt) as well as to rapid voltage increase (du / dt) protected become. There are a large number of known ones Possibilities.

Eine diesbezügliche Schaltung zum Schutz der steuerbaren Halbleiter eines stromkommutierten Wechselrichters ist der Fig. 8 in der AT-PS 3 00 959 zu entnehmen. Diese zeigt zwei an einer Gleichspannung anliegende Thyristoren mit einer zwischengeschalteten Drossel, deren Mittenanzapfung den Ausgang des Wechselrichters darstellt. Den Thyristoren ist je eine Freilaufdiode antiparallel geschaltet.A relevant circuit for protecting the controllable semiconductors of a current-commutated inverter is shown in FIG. 8 in AT-PS 3 00 959. This shows two adjacent to a DC thyristors with an intermediate choke whose center tap represents the output of the inverter. The thyristors each freewheeling diode is connected in anti-parallel.

Weiter liegt jedem Thyristor über je eine zusätzliche Diode ein Kondensator parallel. Die beiden Kondensatoren sind über einen Widerstand miteinander verbunden. Nachteilig bei dieser Schaltung ist die relativ hohe periodische Umschwingleistung, die im Widerstand, auch Dämpfungswiderstand genannt, verheizt wird. Bei hohen Frequenzen nimmt diese Leistung proportional zu, gleichzeitig ist die zu lange Abmagnetisierungszeit der Drossel mit Rücksicht auf die minimale Einschaltzeit bzw. die minimale Lücke störend.Furthermore, each thyristor has an additional one each Diode a capacitor in parallel. The two capacitors are connected by a resistor. The disadvantage of this circuit is the relatively high periodic transient power in the resistor, too Called damping resistor, is heated. At high Frequencies this power proportionally increases, at the same time the too long demagnetization time is the Throttle with regard to the minimum switch-on time or the minimum gap disturbing.

Aus der DE-OS 35 18 478 ist für die oben beschriebene Schaltung bekannt, an Stelle des Dämpfungswiderstandes einen Rückübertragungskreis vorzusehen, mit dem Anteile der Umschwingleistung zurückgespeist werden können.From DE-OS 35 18 478 is described for the above Circuit known, instead of the damping resistor to provide a return transfer circuit with the shares the transient power can be fed back.

Die Aufgabe der Erfindung besteht daher darin, eine neuartige Schaltung zu schaffen, die die Thyristoren bei einem Dreipunkt-Wechselrichterschaltpol gegen zu raschen Stromanstieg und zu raschen Spannungsanstieg schützt.The object of the invention is therefore to provide a novel circuit to create the thyristors at a three-point Inverterschaltpol against to rapid increase in current and rapid increase in voltage protects.

Die Aufgabe wird durch die Erfindung gelöst. Diese ist dadurch gekennzeichnet, daß zwischen dem ersten und zweiten und dritten und vierten Thyristor je eine Stromanstiegsbegrenzungsdrossel eingeschleift ist und daß jeweils der an die Stromanstiegsbegrenzungsdrossel angeschlossene Pol jeder Freilaufdiode an den entgegengesetzten Pol je einer Entlastungsdiode angeschlossen ist und der andere Pol dieser Dioden mit je einem Anschluß eines Entlastungskondensators verbunden ist und daß der über die Entlastungsdiode an den zweiten oder dritten Thyristor angeschlossene Entlastungskondensator mit dem zweiten Anschluß am Zwischenkreismittelpunkt liegt und der über die Entlastungsdiode an den ersten oder vierten Thyristor angeschlossene Entlastungskondensator mit dem zweiten Anschluß am entsprechenden Zwischenkreispotential liegt und daß über die zugehörigen Entlastungsdioden jeder Stromanstiegsbegrenzungsdrossel ein Widerstand parallel oder die Eingangsseite eines DC/DC-Wandlers antiparallel geschaltet ist und daß der Ausgang jedes DC/DC-Wandlers an der Zwischenkreisspannung liegt.The object is achieved by the invention. This is characterized in that between the first and second and third and fourth thyristor one each Current increase limit choke is looped in and that in each case to the current increase limiting choke connected pole of each freewheeling diode to the opposite Pol each connected to a discharge diode is and the other pole of these diodes with one each Connection of a discharge capacitor is connected and that via the discharge diode to the second  or third thyristor connected discharge capacitor with the second connection at the DC link center and the via the discharge diode to the first or fourth thyristor connected discharge capacitor with the second connection at the corresponding DC link potential is and that on the associated discharge diodes of each current increase limiting reactor a resistor in parallel or the Input side of a DC / DC converter connected in anti-parallel is and that the output of each DC / DC converter is at the DC link voltage.

Mit der Schaltungsanordnung mit dem Widerstand zwischen den beiden Entlastungsdioden wird eine Stromanstiegsbegrenzung (di/dt) und eine Spannungsanstiegsbegrenzung (du/dt) für die Halbleiterschalter, insbesondere GTO-Thyristoren, in geforderter Weise erreicht. Außerdem wird die Stromsteilheit der Abkommutierung der Freilaufdioden begrenzt. Die Schaltung ist außerdem leerlauffest und zuverlässig. Ihre Struktur und ihre Funktion ist weitgehend symmetrisch. Die Funktion ist leicht überprüfbar. Jedem Halbleiterschalter ist spezifisch eine du/dt-Begrenzung in Form einer Entlastungsdiode und eines Entlastungskondensators zugeordnet.With the circuit arrangement with the resistance between the two Discharge diodes becomes a current increase limit (di / dt) and a voltage increase limit (du / dt) for the semiconductor switches, in particular GTO thyristors, achieved in the required manner. In addition, the Current slope of Abkommutierung the freewheeling diodes limited. The circuit is also idle and Reliable. Its structure and function is broad symmetrical. The function is easily verifiable. Each semiconductor switch is specifically a du / dt limit in the form of a discharge diode and a Relief capacitor assigned.

Paarweise erfolgt die Verkopplung über den Widerstand, der niederohmig ist. Die Schaltung mit dem Widerstand ist eine Sparvariante mit hoher Verlustleistung und wird vorzugsweise bei niederen Schaltleistungen und unkritischen Anwendungen eingesetzt.In pairs the coupling takes place via the resistor, which is low impedance. The circuit with the resistor is a savings option with high power loss and is preferably at low switching powers and used in non-critical applications.

Wird an Stelle des Widerstandes ein DC/DC-Wandler verwendet, ergeben sich zusätzlich Vorteile, und zwar:Will replace the resistor a DC / DC converter used, there are additional benefits, namely:

  • - die minimale Pulsdauer und Pulslücke sind definiert angebbar,- The minimum pulse duration and pulse gap are defined be specified,
  • - wird die Schaltung in Umrichterschaltungen eingesetzt, erlaubt die entkoppelte Entlastung der Halbpole weitgehende Freiheit der Impulsmustervorgabe,- The circuit is in inverter circuits  used, allows the decoupled relief of Halbpole extensive freedom of Pulse pattern specification,
  • - die Schaltung mit dem DC/DC-Wandler ist eine aktive, verlustfreie, jedoch aufwendige Variante.- The circuit with the DC / DC converter is a active, lossless, but expensive variant.

Nach einer Ausgestaltung der Erfindung liegt je ein ausgangsseitiger Anschluß der DC/DC-Wandler am Zwischenkreismittelpunkt, und der zweite ausgangsseitige Anschluß eines DC/DC-Wandlers liegt am positiven Zwischenkreispotential und des zweiten am negativen Zwischenkreispotential. Dadurch ist jeder DC/DC-Wandler ausgangsseitig nur mit der halben Zwischenkreisspannung belastet.According to one embodiment of the invention is ever one output side connection of the DC / DC converters at the DC link center, and the second output side Connecting a DC / DC converter is at the positive DC link potential and the second at the negative DC link potential. This is every DC / DC converter on the output side only with half the DC link voltage loaded.

Von Vorteil ist ferner, daß jeder DC/DC-Wandler aus einem Dreiwicklungstransformator mit zwei Primär- und einer Sekundärwicklung besteht, wobei je zwei gleichsinnige Anschlüsse der Primärwicklungen über je eine mit der Entlastungsdiode gleichsinnig gepolte Rückspeisediode an je eine Eingangsklemme des DC/DC-Wandlers geschaltet sind und daß die eine Primärwicklung am positiven Zwischenkreispotential und über eine Rückspeisediode und eine Entlastungsdiode am zweiten Thyristor bzw. am negativen Zwischenkreispotential und über eine Rückspeisediode und eine Entlastungsdiode am dritten Thyristor angeschlossen ist und daß die andere Primärwicklung am Zwischenkreismittelpunkt und über je eine Rückspeisediode und eine Entlastungsdiode am ersten bzw. vierten Thyristor angeschlossen ist und daß die Sekundärwicklung des Transformators an die Wechselspannungsseite eines Vollweggleichrichters angeschlossen ist, dessen Gleichspannungsanschlüsse die Ausgangsseite des DC/DC-Wandlers darstellen und daß am Eingang des DC/DC-Wandlers ein Koppelkondensator und ein Widerstand parallel geschaltet sind.Another advantage is that each DC / DC converter off a three-winding transformer with two primary and one secondary winding consists, with two directions in the same direction the primary windings via one each with the Relief diode in the same direction polarity feedback diode connected to one input terminal of the DC / DC converter are and that the one primary winding at the positive DC link potential and a regenerative diode and a relief diode on the second thyristor or on negative DC link potential and a regenerative diode and a relief diode on the third thyristor is connected and that the other primary winding at the DC link center and via one each Regenerating diode and a discharge diode at the first or fourth thyristor is connected and that the Secondary winding of the transformer to the AC voltage side of a full-wave rectifier is connected, whose DC voltage connections the Represent output side of the DC / DC converter and that am Input of the DC / DC converter, a coupling capacitor and  a resistor are connected in parallel.

Mit dieser Schaltung wird ein passiver, verlustarmer DC/DC-Wandler realisiert, der nur eine geringe Anzahl von Bauteilen benötigt. Die anfallende nicht rückspeisefähige Verlustleistung wird in einem hochohmigen Widerstand verheizt.With this Circuit becomes a passive, low-loss DC / DC converter realized that only a small number of components needed. The resulting non-regenerative power loss is in a high impedance resistor burned.

Nach einer Weiterbildung der Erfindung weist jeder Transformator eine zweite Sekundärwicklung auf, an die ebenfalls ein Vollweggleichrichter angeschlossen ist, wobei die Gleichspannungsanschlüsse eines Vollweggleichrichters mit dem positiven Zwischenkreispotential und dem Zwischenkreismittelpunkt und die Gleichspannungsanschlüsse des anderen Vollweggleichrichters mit dem Zwischenkreismittelpunkt und dem negativen Zwischenkreispotential verbunden sind.According to a development of the invention, each has Transformer on a second secondary winding, to the also a full-wave rectifier is connected, wherein the DC voltage terminals of a full-wave rectifier with the positive DC link potential and the DC link center and the DC voltage terminals of the other full-wave rectifier with the DC link center and the negative DC link potential are connected.

Dadurch ist es möglich, die anfallende Rückspeiseleistung jedes DC/DC-Wandlers jedem Teilzwischenkreis so zuzuordnen, daß die Spannungsaufteilung des Zwischenkreises ideal erhalten bleibt.This makes it possible the resulting regenerative power of each DC / DC converter assign each subcircuit so that the voltage distribution of the DC link is ideally preserved remains.

An Hand der Zeichnungen wird die Erfindung nun noch näher erläutert. Fig. 1 stellt die erfindungsgemäße Schaltung dar, und Fig. 2 und Fig. 3 zeigen Spannungszeitdiagramme zur Erläuterung der Funktionsweise der Schaltung in Fig. 1.With reference to the drawings, the invention will now be explained in more detail. Fig. 1 illustrates the circuit according to the invention, and Fig. 2 and Fig. 3 show voltage-time diagrams for explaining the operation of the circuit in Fig. 1.

Bei Fig. 1 liegt an der Zwischenkreisspannung UZRK eine Serienschaltung, bestehend aus dem Thyristor T1, der Drossel Dr1, den beiden Thyristoren T2, T3, der Drossel Dr2 und dem Thyristor T4. Zwischen den Thyristoren T2 und T3 ist die Last L angeschlossen. Jedem Thyristor T1, T2, T3, T4 ist eine Freilaufdiode D1, D2, D3, D4 antiparallel geschaltet. An die beiden Thyristoren T2, T3, die mit der Last L verbunden sind, ist weiter antiparallel ein Diodenpaar D5, D6 gelegt, wobei die Verbindung der beiden Dioden D5, D6 an den Zwischenkreismittelpunkt Mp angeschlossen ist. Die Kathode des Thyristors T1 und jene des Thyristors T3 ist je mit der Kathode einer Entlastungsdiode D7, D8 verbunden. Ebenso ist die Anode von Thyristor T2 und Thyristor T4 an je eine Anode von zwei weiteren Entlastungsdioden D9, D10 gelegt. Zwischen positiver Zwischenkreisspannung und der Anode der Diode D7 ist ein Kondensator C1 vorgesehen. Ein weiterer Kondensator C2 liegt zwischen Kathode der Diode D9 und dem Zwischenkreismittelpunkt Mp. Beide Kondensatoren C1 und C2 sind über den Kondensator C5 gekoppelt. Zwischen Anode der Diode D8 und dem Zwischenkreismittelpunkt Mp ist ebenfalls ein Kondensator C3 geschaltet. Ein weiterer Kondensator C4 liegt zwischen der Kathode der Diode D10 und dem negativen Zwischenkreispotential L-. Die beiden Kondensatoren C3, C4 sind über den Kondensator C6 gekoppelt. Den beiden Koppelkondensatoren C5, C6 ist je ein Widerstand R1, R2 parallel geschaltet. Jeder der vier Entlastungsdioden D7, D8, D9, D10 ist eine weitere Diode D11, D12, D13, D14 in Serie geschaltet. Das freie Ende der Diode D11 ist an eine Primärwicklung N1.2 des Transformators Tr1 und jedes der Diode D12 an eine zweite Primärwicklung N1.1 des Transformators Tr1 angeschlossen. Die Wicklung N1.1, an der die Diode D11 hängt, ist mit dem Zwischenkreismittelpunkt Mp und jene, an der die Diode D12 hängt, mit der positiven Zwischenkreisspannung verbunden. Der zweite Anschluß der Diode D13 und ebenso der Diode D14 ist mit je einer Primärwicklung N1.1, N1.2 eines zweiten Transformators Tr2 verbunden. Die mit der Diode D13 verbundene Wicklung N1.1 ist an die negative Zwischenkreisspannung angeschlossen, und jene, die mit der Diode D14 verbunden ist, liegt am Zwischenkreismittelpunkt Mp. Die Sekundärwicklung N2 des Transformators Tr1 ist an einen Gleichrichter Gr1 angeschlossen, der ausgangsseitig zwischen der positiven Zwischenkreisspannung und dem Zwischenkreismittelpunkt Mp liegt. Ebenso ist auch die Sekundärseite des Transformators Tr2 mit einem Gleichrichter Gr2 verbunden, dessen Ausgang zwischen der negativen Zwischenkreisspannung und dem Zwischenkreismittelpunkt Mp liegt.In Fig. 1 is located at the intermediate circuit voltage U ZRK a series circuit consisting of the thyristor T 1 , the throttle Dr 1 , the two thyristors T 2 , T 3 , the throttle Dr 2 and the thyristor T 4th Between the thyristors T 2 and T 3 , the load L is connected. Each thyristor T 1 , T 2 , T 3 , T 4 , a freewheeling diode D 1 , D 2 , D 3 , D 4 is connected in anti-parallel. To the two thyristors T 2 , T 3 , which are connected to the load L, a diode pair D 5 , D 6 is further anti-parallel set, the connection of the two diodes D 5 , D 6 is connected to the intermediate circuit center Mp. The cathode of the thyristor T 1 and those of the thyristor T 3 is each connected to the cathode of a discharge diode D 7 , D 8 . Likewise, the anode of thyristor T 2 and thyristor T 4 is placed in each case an anode of two further discharge diodes D 9 , D 10 . Between positive DC link voltage and the anode of the diode D 7 , a capacitor C 1 is provided. Another capacitor C 2 is connected between the cathode of the diode D 9 and the intermediate circuit center Mp. Both capacitors C 1 and C 2 are coupled via the capacitor C 5 . Between the anode of the diode D 8 and the intermediate circuit center Mp, a capacitor C 3 is also connected. Another capacitor C 4 is located between the cathode of the diode D 10 and the negative DC link potential L-. The two capacitors C 3 , C 4 are coupled via the capacitor C 6 . The two coupling capacitors C 5 , C 6 are each a resistor R 1 , R 2 connected in parallel. Each of the four discharge diodes D 7 , D 8 , D 9 , D 10 is a further diode D 11 , D 12 , D 13 , D 14 connected in series. The free end of the diode D 11 is connected to a primary winding N 1.2 of the transformer Tr 1 and each of the diode D 12 to a second primary winding N 1.1 of the transformer Tr 1 . The winding N 1.1 , to which the diode D 11 is connected, is connected to the DC link center Mp and to which the diode D 12 is connected to the positive DC link voltage. The second terminal of the diode D 13 and also the diode D 14 is connected to a respective primary winding N 1.1 , N 1.2 of a second transformer Tr 2 . The winding N 1.1 connected to the diode D 13 is connected to the negative intermediate circuit voltage, and that connected to the diode D 14 is connected to the intermediate circuit center Mp. The secondary winding N 2 of the transformer Tr 1 is connected to a rectifier Gr 1 , the output side is between the positive DC link voltage and the DC link center Mp. Similarly, the secondary side of the transformer Tr 2 is connected to a rectifier Gr 2 whose output is between the negative DC link voltage and the DC link center Mp.

Die Punkte bei den beiden Primärwicklungen N1.1, N1.2 der Transformatoren Tr1, Tr2 bedeuten den Wicklungssinn. Die strichliert umrandeten Schaltungsteile stellen den erfindungsgemäßen DC/DC-Wandler W1, W2 dar.The points in the two primary windings N 1.1 , N 1.2 of the transformers Tr 1 , Tr 2 mean the winding sense. The dashed rimmed circuit parts represent the DC / DC converter W 1 , W 2 according to the invention.

An Hand der Zeitdiagramme in den Fig. 2 und 3 erfolgt die Funktionsbeschreibung der Schaltung, insbesondere des Entlastungsteiles.With reference to the timing diagrams in FIGS. 2 and 3, the functional description of the circuit, in particular the relief part is carried out.

Allgemeine Bemerkungen:General remarks:

  • a) Die angegebenen Schaltungen sind in ihrer Funktion weitgehend symmetrisch, daher die Entsprechung T1⇆T4, T2⇆T3 usw. und invertierte Ausgangsspannung bei negativem Laststrom.a) The specified circuits are largely symmetrical in their function, hence the equivalent T 1 ⇆T 4 , T 2 ⇆T 3 , etc. and inverted output voltage at negative load current.
  • b) Folgende Annahmen liegen zu Grunde:b) The following assumptions are based on:

Dr1 = Dr2 Dr 1 = Dr 2 gleiche Induktivität Lsame inductance L C1 = C2 = C3 = C4 C 1 = C 2 = C 3 = C 4 gleiche Kapazität C/2 same capacity C / 2 C5 = C6 C 5 = C 6 Cs C s E1 = E2 E 1 = E 2 Ee Ud1 = Ud2 Ud 1 = Ud 2 UU

Ausgangszustand eines vollen SchaltzyklusdurchlaufsInitial state of a full switching cycle run

  • 1. Annahme I<0, d. h. Ausgangsstrom I fließt aus dem Wechselrichterschaltpol.1. Assumption I <0, d. H. Output current I flows out of the Wechselrichterschaltpol.
  • 2. T2 und T3 ein (stabile Phase): Der Strom I fließt über D5 und T2, d. h. der Ausgang ist an den Zwischenkreismittelpunkt Mp gebunden.2. T 2 and T 3 on (stable phase): The current I flows through D 5 and T 2 , ie the output is tied to the DC link center Mp.
  • 3. Die Punkte 1, 2, 4, 5, 6, 7, 8 in Fig. 1 liegen auf 0-Potential; Punkt 3 auf -E; Punkt 9 auf +E. Schwellwertunterschiede werden dabei vernachlässigt. 3. The points 1, 2, 4, 5, 6, 7, 8 in Figure 1 are at 0 potential; Point 3 on -E; Point 9 on + E. Threshold differences are neglected.
  • a) T2 leitet T3 aus (Übergangsphase); T3 schaltet stromlos ab. Keine Zustandsänderungen in der Schaltung.a) T 2 derives T 3 (transition phase); T 3 switches off without power. No state changes in the circuit.
  • b) T2 leitet T1 ein (stabile Phase): Während der Stromübernahme I durch T1 liegt an der oberen Drossel Dr1 die positive Zwischenkreisspannung +U. Der Stromanstieg di/dt=U/L wird auf den zulässigen Wert begrenzt.b) T 2 initiates T 1 (stable phase): During the current transfer I through T 1 , the positive intermediate circuit voltage + U is present at the upper throttle Dr 1 . The current increase di / dt = U / L is limited to the permissible value.

Nach der Stromübernahme erfolgt die Umladung des oberen Entlastungsnetzwerkes Dr1, D7, D9, C1, C2, W1 (Serienresonanzkreis). Es stellt sich in der oberen Drossel Dr1 ein zusätzlicher UmschwingstromAfter the current transfer takes place, the transhipment of the upper relief network Dr 1 , D 7 , D 9 , C 1 , C 2 , W 1 (series resonant circuit). It turns in the upper throttle Dr 1, an additional Umschwingstrom

ein. Der Vorgang endet, wenn der Punkt 3. die positive Zwischenkreisspannung +U erreicht.on. The Process ends when the point 3. the positive DC link voltage + U reached.

Der Umschwingstrom Iu fließt anschließend gegen die Gegenspannung E des DC/DC-Wandlers W1 bzw. des Rückspeisetrafos Tr1 und wird verlustfrei mit di/dt=E/L abgebaut.The Umschwingstrom Iu then flows against the counter-voltage E of the DC / DC converter W 1 and the regenerative transformer Tr 1 and is lossless dissipated with di / dt = E / L.

Der Ausgang ist nun an die positive Zwischenkreisspannung +U gebunden; der Strom I fließt über T1, T2.The output is now connected to the positive intermediate circuit voltage + U; the current I flows through T 1 , T 2 .

  • c) T2 leitet T1 aus (Übergangsphase).c) T 2 derives T 1 (transition phase).

T1 schaltet spannungslos ab. Der Strom I fließt vorerst über das obere Entlastungsnetzwerk Dr1, D7, D9, C1, C2, W1. Die Punkte 1, 2, 3, 4, 5 bewegen sich mit konstanten du/dt=-I/C gegen 0. An T1 steigt die Spannung mit dem zulässigen du/dt an.T 1 switches off without voltage. The current I flows for the time being via the upper discharge network Dr 1 , D 7 , D 9 , C 1 , C 2 , W 1 . The points 1, 2, 3, 4, 5 move with constant du / dt = -I / C towards 0. At T 1 the voltage increases with the permissible du / dt.

Der Vorgang endet, wenn Punkt 2. (und später Pkt. 4.) die Spannung 0 erreicht haben. Der Strom I geht auf die Diode D5 über. An T1 liegt die Spannung +U. The process ends when point 2 (and later point 4) has reached voltage 0. The current I passes to the diode D 5 . At T 1 is the voltage + U.

Der in der oberen Begrenzungsdrossel Dr1 eingeprägte Laststrom fließt gegen die Gegenspannung E (DC/DC-Wandler oder Rückspeisetrafo) und wird mit di/dt=E/L verlustfrei abgebaut.The load current impressed in the upper limiting choke Dr 1 flows against the countervoltage E (DC / DC converter or regenerative transformer) and is dissipated without loss with di / dt = E / L.

Der Ausgang ist nun an den Zwischenkreismittelpunkt Mp gebunden, der Strom fließt über D5 und T2.The output is now connected to the DC center Mp, the current flows through D 5 and T 2 .

  • d) T2 leitet T3 ein (stabile Phase).d) T 2 initiates T 3 (stable phase).

T3 schaltet ein, am Stromfluß durch D5 und T2 ändert sich aber nichts. Keine Änderung auch im Entlastungsnetzwerk.T 3 switches on, but nothing changes at the current flow through D 5 and T 2 . No change in the relief network.

  • e) T3 leitet T2 aus (Übergangsphase).e) T 3 derives T 2 (transition phase).

T2 schaltet spannungslos ab. Der Strom I fließt vorerst über das untere Entlastungsnetzwerk Dr2, D8, D10, C3, C4, W2. Die Punkte 5, 6, 7, 8 und 9 bewegen sich mit konstantem du/dt=-I/C Richtung -U. An T2 steigt die Spannung mit zulässigem du/dt.T 2 switches off without voltage. The current I flows for the time being via the lower discharge network Dr 2 , D 8 , D 10 , C 3 , C 4 , W 2 . Points 5, 6, 7, 8 and 9 move with constant du / dt = -I / C direction -U. At T 2 the voltage increases with admissible du / dt.

Der Vorgang endet, wenn die Punkte 7, 9 die negative Zwischenkreisspannung -U erreichen. Der Strom I fließt nun vollständig über D3, D4, vorerst aber über die untere Gegenspannung E (DC/DC-Wandler W2 oder Rückspeisetrafo Tr2) und wird mit di/dt=E/L abgebaut. Der Drosselstrom vorerst mit Wert 0 nimmt mit di/dt=E/L zu, bis der Strom vollständig über Dr2 fließt.The process ends when the points 7, 9 reach the negative intermediate circuit voltage -U. The current I now flows completely through D 3 , D 4 , but for the time being via the lower reverse voltage E (DC / DC converter W 2 or regenerative transformer Tr 2 ) and is degraded with di / dt = E / L. For the time being, the inductor current with value 0 increases with di / dt = E / L until the current flows completely through Dr 2 .

Die Ausgangsspannung liegt somit an der negativen Zwischenkreisspannung -U. Der Strom fließt über D3, D4.The output voltage is thus at the negative DC link voltage -U. The current flows through D 3 , D 4 .

  • f) T3 leitet T4 ein (stabile Phase).f) T 3 initiates T 4 (stable phase).

Stromfluß über D3, D4 - keine Zustandsänderungen in der Schaltung.Current flow via D 3 , D 4 - no state changes in the circuit.

  • g) T3 leitet T4 aus (Übergangsphase).g) T 3 derives T 4 (transition phase).

Stromfluß über D3, D4 - keine Zustandsänderung in der Schaltung.Current flow via D 3 , D 4 - no change of state in the circuit.

  • h) T3 leitet T2 ein (stabile Phase):h) T 3 initiates T 2 (stable phase):

Während der Stromkommutierung von D3, D4 nach T2 über D5 liegt an der unteren Drossel Dr2 die Spannung U. Der Strom durch T2 nimmt mit di/dt=U/L zu, der Diodenstrom über D3, D4 entsprechend ab.During the current commutation from D 3 , D 4 to T 2 via D 5 , the voltage U is at the lower throttle Dr 2. The current through T 2 increases with di / dt = U / L, the diode current via D 3 , D 4 accordingly.

Nach der Stromübernahme durch T2, D5 erfolgt die Umladung des unteren Entlastungsnetzwerkes Dr2, D8, D10, C3, C4, W2 (Resonanzkreis). Es stellt sich auch in der unteren Drossel Dr2 ein UmschwingstromAfter the current transfer through T 2 , D 5 , the reloading of the lower discharge network Dr 2 , D 8 , D 10 , C 3 , C 4 , W 2 (resonant circuit) takes place. It also turns in the lower throttle Dr 2 Umschwingstrom

ein. Der Vorgang endet, wenn der Punkt 8 das Potential des Zwischenkreismittelpunktes Mp erreicht.on. The process ends when the point 8 the potential of DC link center Mp achieved.

Der Umschwingstrom Iu fließt anschließend gegen die Gegenspannung E und wird mit di/dt=E/L abgebaut.The Umschwingstrom Iu then flows against the Counter tension E and is degraded with di / dt = E / L.

Der Ausgang ist nun an den Zwischenkreismittelpunkt Mp gebunden, der Strom I fließt über D5 und T2.The output is now tied to the DC center Mp, the current I flows through D 5 and T 2 .

Claims (4)

1. Schaltungsanordnung für einen Dreipunkt-Wechselrichter, welcher aus vier in Serie geschalteten, an einer Zwischenkreisspannung liegenden Thyristoren, insbesondere GTO-Thyristoren, besteht, wobei zwischen dem zweiten und dritten Thyristor die Last angeschlossen ist, zu jedem Thyristor eine Freilaufdiode antiparallel geschaltet ist und dem zweiten und dritten Thyristor ein Diodenpaar antiparallel geschaltet ist, wobei die Verbindung der beiden Dioden am Zwischenkreismittelpunkt liegt, dadurch gekennzeichnet, daß zwischen dem ersten und zweiten und dritten und vierten Thyristor (T1, T2, T3, T4) je eine Stromanstiegsbegrenzungsdrossel (Dr1, Dr2) eingeschleift ist und daß jeweils der an die Stromanstiegsbegrenzungsdrossel (Dr1, Dr2) angeschlossene Pol jeder Freilaufdiode (D1, D2, D3, D4) an den entgegengesetzten Pol je einer Entlastungsdiode (D7, D8, D9, D10) angeschlossen ist und der andere Pol dieser Dioden mit je einem Anschluß eines Entlastungskondensators (C1, C2, C3, C4) verbunden ist und daß der über die Entlastungsdiode (D8, D9) an den zweiten oder dritten Thyristor (T2, T3) angeschlossene Entlastungskondensator (C2, C3) mit dem zweiten Anschluß am Zwischenkreismittelpunkt (Mp) liegt und der über die Entlastungsdiode (D7, D10) an den ersten oder vierten Thyristor (T1, T4) angeschlossene Entlastungskondensator (C1, C4) mit dem zweiten Anschluß am entsprechenden Zwischenkreispotential (L+, L-) liegt und daß über die zugehörigen Entlastungsdioden (D7, D8, D9, D10) jeder Stromanstiegsbegrenzungsdrossel (Dr1, Dr2) ein Widerstand (R1, R2) parallel oder die Eingangsseite eines DC/DC-Wandlers (W1, W2) antiparallel geschaltet ist und daß der Ausgang jedes DC/DC-Wandlers (W1, W2) an der Zwischenkreisspannung (UZRK) liegt.1. Circuit arrangement for a three-point inverter, which consists of four series-connected, at an intermediate circuit voltage thyristors, in particular GTO thyristors, consists, between the second and third thyristor, the load is connected to each thyristor a freewheeling diode is connected in anti-parallel and the second and third thyristor, a diode pair is connected in antiparallel, wherein the connection of the two diodes is at the intermediate circuit center, characterized in that between the first and second and third and fourth thyristor (T 1 , T 2 , T 3 , T 4 ) one each Current increase limiting reactor (Dr 1 , Dr 2 ) is looped in and that each of the current increase limiting reactor (Dr 1 , Dr 2 ) connected pole of each freewheeling diode (D 1 , D 2 , D 3 , D 4 ) to the opposite pole of each one relief diode (D 7 , D 8 , D 9 , D 10 ) is connected and the other pole of these diodes, each with a connection of a discharge ensistors (C 1 , C 2 , C 3 , C 4 ) is connected and that on the relief diode (D 8 , D 9 ) connected to the second or third thyristor (T 2 , T 3 ) discharge capacitor (C 2 , C 3 ) is connected to the second terminal at the intermediate circuit center (Mp) and via the discharge diode (D 7 , D 10 ) to the first or fourth thyristor (T 1 , T 4 ) connected discharge capacitor (C 1 , C 4 ) to the second terminal on corresponding DC link potential (L +, L-) and that on the associated discharge diodes (D 7 , D 8 , D 9 , D 10 ) each current increase limiting reactor (Dr 1 , Dr 2 ), a resistor (R 1 , R 2 ) in parallel or the input side of a DC / DC converter (W 1 , W 2 ) is connected in anti-parallel and that the output of each DC / DC converter (W 1 , W 2 ) is at the intermediate circuit voltage (U ZRK ). 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß je ein ausgangsseitiger Anschluß der DC/DC-Wandler (W1, W2) am Zwischenkreismittelpunkt (Mp) liegt und der zweite ausgangsseitige Anschluß eines DC/DC-Wandlers (W1, W2) am positiven Zwischenkreispotential (L+) und des zweiten am negativen Zwischenkreispotential (L-) liegt.2. A circuit arrangement according to claim 1, characterized in that each an output-side terminal of the DC / DC converter (W 1 , W 2 ) at the intermediate circuit center (Mp) and the second output side terminal of a DC / DC converter (W 1 , W 2 ) is at the positive DC link potential (L +) and the second at the negative DC link potential (L-). 3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß jeder DC/DC-Wandler (W1, W2) aus einem Dreiwicklungstransformator (Tr1, Tr2) mit zwei Primär- (N1.1, N1.2) und einer Sekundärwicklung (N2) besteht, wobei je zwei gleichsinnige Anschlüsse der Primärwicklungen (N1.1, N1.2) über je eine mit der Entlastungsdiode (D7, D8, D9, D10) gleichsinnig gepolte Rückspeisediode (D11, D12, D13, D14) an je eine Eingangsklemme (3, 4; 8, 9) des DC/DC-Wandlers (W1, W2) geschaltet sind und daß die eine Primärwicklung (N1.1) am positiven Zwischenkreispotential (L+) und über eine Rückspeisediode (D12) und eine Entlastungsdiode (D9) am zweiten Thyristor (T2) bzw. am negativen Zwischenkreispotential (L-) und über eine Rückspeisediode (D13) und eine Entlastungsdiode (D8) am dritten Thyristor (T3) angeschlossen ist und daß die andere Primärwicklung (N1.2) am Zwischenkreismittelpunkt (Mp) und über je eine Rückspeisediode (D11, D14) und eine Entlastungsdiode (D7, D10) am ersten bzw. vierten Thyristor (T1, T4) angeschlossen ist und daß die Sekundärwicklung (N2) des Transformators (Tr1, Tr2) an die Wechselspannungsseite eines Vollweggleichrichters (Gr1, Gr2) angeschlossen ist, dessen Gleichspannungsanschlüsse die Ausgangsseite des DC/DC-Wandlers (W1, W2) darstellen und daß am Eingang des DC/DC-Wandlers (W1, W2) ein Koppelkondensator (C5, C6) und ein Widerstand (R1, R2) parallel geschaltet sind.3. A circuit arrangement according to claim 1 or 2, characterized in that each DC / DC converter (W 1 , W 2 ) consists of a three-winding transformer (Tr 1 , Tr 2 ) with two primary (N 1.1 , N 1.2 ) and a secondary winding (N 2 ), wherein each two same-sense terminals of the primary windings (N 1.1 , N 1.2 ) via one each with the discharge diode (D 7 , D 8 , D 9 , D 10 ) poled in the same direction feedback diode (D 11 , D 12 , D 13 , D 14 ) are connected to one input terminal ( 3, 4, 8, 9 ) of the DC / DC converter (W 1 , W 2 ) and that the one primary winding (N 1.1 ) at the positive DC link potential (L +) and a feedback diode (D 12) and a discharge diode (D 9) on the second thyristor (T 2) and the negative intermediate circuit potential (L) and via a feedback diode (D 13) and a discharge diode (D 8) (the third thyristor T 3 ) and that the other primary winding (N 1.2 ) at the DC link center (Mp) and each have a Rückspeisedio de (D 11 , D 14 ) and a discharge diode (D 7 , D 10 ) at the first and fourth thyristor (T 1 , T 4 ) is connected and that the secondary winding (N 2 ) of the transformer (Tr 1 , Tr 2 ) is connected to the AC side of a full-wave rectifier (Gr 1 , Gr 2 ) whose DC voltage connections represent the output side of the DC / DC converter (W 1 , W 2 ) and that at the input of the DC / DC converter (W 1 , W 2 ) a coupling capacitor (C 5 , C 6 ) and a resistor (R 1 , R 2 ) are connected in parallel. 4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß jeder Transformator (Tr1, Tr2) eine zweite Sekundärwicklung (N2) aufweist, an die ebenfalls ein Vollweggleichrichter (Gr1, Gr2) angeschlossen ist, wobei die Gleichspannungsanschlüsse eines Vollweggleichrichters (Gr1) mit dem positiven Zwischenkreispotential (L+) und dem Zwischenkreismittelpunkt (Mp) und die Gleichspannungsanschlüsse des anderen Vollweggleichrichters (Gr2) mit dem Zwischenkreismittelpunkt (Mp) und dem negativen Zwischenkreispotential (L-) verbunden sind.4. A circuit arrangement according to claim 3, characterized in that each transformer (Tr 1 , Tr 2 ) has a second secondary winding (N 2 ), to which also a full-wave rectifier (Gr 1 , Gr 2 ) is connected, wherein the DC voltage terminals of a full-wave rectifier ( Gr 1 ) are connected to the positive DC link potential (L +) and the DC link center (Mp) and the DC voltage terminals of the other full-wave rectifier (Gr 2 ) to the DC link center (Mp) and the negative DC link potential (L-).
DE19883833700 1987-10-19 1988-10-04 Circuit arrangement for a three-point power inverter switching pole Granted DE3833700A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
AT276387A AT389406B (en) 1987-10-19 1987-10-19 CIRCUIT ARRANGEMENT FOR A THREE-POINT INVERTER SWITCHING POLE

Publications (2)

Publication Number Publication Date
DE3833700A1 DE3833700A1 (en) 1989-05-03
DE3833700C2 true DE3833700C2 (en) 1990-12-13

Family

ID=3539911

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19883833700 Granted DE3833700A1 (en) 1987-10-19 1988-10-04 Circuit arrangement for a three-point power inverter switching pole

Country Status (3)

Country Link
AT (1) AT389406B (en)
CH (1) CH680248A5 (en)
DE (1) DE3833700A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4229771A1 (en) * 1992-09-05 1994-03-10 Asea Brown Boveri Regenerative circuitry for two-point and three-point inverters as well as procedures for the recovery of the circuit energy
US5383108A (en) * 1991-06-06 1995-01-17 Mitsubishi Denki Kabushiki Kaisha Inverter apparatus

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4402161A1 (en) * 1994-01-26 1995-07-27 Abb Patent Gmbh Circuit for a three-point inverter

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT300959B (en) * 1970-06-12 1972-08-10 Elin Union Ag Circuit for protecting the controllable valves of a current-commutated inverter
JPS6139866A (en) * 1984-07-27 1986-02-26 Mitsubishi Electric Corp Inverter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5383108A (en) * 1991-06-06 1995-01-17 Mitsubishi Denki Kabushiki Kaisha Inverter apparatus
DE4229771A1 (en) * 1992-09-05 1994-03-10 Asea Brown Boveri Regenerative circuitry for two-point and three-point inverters as well as procedures for the recovery of the circuit energy

Also Published As

Publication number Publication date
AT389406B (en) 1989-12-11
CH680248A5 (en) 1992-07-15
ATA276387A (en) 1989-04-15
DE3833700A1 (en) 1989-05-03

Similar Documents

Publication Publication Date Title
DE3007597C2 (en) Protective circuit arrangement for semiconductor switches
DE1763835A1 (en) Inverter
DE2207203A1 (en) Chopper converter
DE3518478C2 (en)
DE3429488A1 (en) ELECTRONIC SWITCHING DEVICE
DE3221404A1 (en) POWER SUPPLY CIRCUIT
DE10238606A1 (en) Switched mode power supply circuit has primary winding connected between junction of 2 switches and junction of 2 elements of circuit with series capacitors, parallel snubber capacitor
DE4233573A1 (en) Self-regulated current rectifier with quasi=resonant d.c. voltage intermediate circuit - contains resonant circuit choke between constant voltage source and power switches forming triggering resonant circuit with capacitor
CH669695A5 (en)
DE3833700C2 (en)
EP0588011B1 (en) Circuit for feeding back commutation energy in an inverter having two or three poles and method for feeding back the commutation energy
DE3915510C2 (en)
DE4026955A1 (en) INVERTER
EP0009225B1 (en) Protective circuit
DE4321988A1 (en) Circuit for two-point inverter switching pole - has power capacitor coupled to junction points between relief diodes and capacitors of two semiconductor series connections
DE4447406C1 (en) Gate-turn-off thyristor current regulator circuit
EP0539902B1 (en) Switch-off snubber for A DC-DC converter
DE3515644C2 (en)
DE3513239A1 (en) Circuit network for feeding back circuit energy for semiconductor switches (for example GTO thyristors, power thyristors)
AT399068B (en) CIRCUIT ARRANGEMENT FOR A TWO-POINT INVERTER SWITCHING POLE
DE4106045C1 (en) Multi-phase semiconductor three-stage AC inverter - has low inductance capacitors which limit sheet duration voltage transients
DE4042378C2 (en)
DE3316281C2 (en) Switching power supply for DC voltage conversion
DE3436656C2 (en)
DE2649385A1 (en) Circuit for reactive load reduction in electric or electronic switches - incorporates load reducing network between operating circuit three points, having capacitor, choke and two diodes

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: PRIETSCH, R., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN

8339 Ceased/non-payment of the annual fee