DE3815569A1 - Method for the selective deposition of a conductive material in the fabrication of integrated circuits - Google Patents
Method for the selective deposition of a conductive material in the fabrication of integrated circuitsInfo
- Publication number
- DE3815569A1 DE3815569A1 DE3815569A DE3815569A DE3815569A1 DE 3815569 A1 DE3815569 A1 DE 3815569A1 DE 3815569 A DE3815569 A DE 3815569A DE 3815569 A DE3815569 A DE 3815569A DE 3815569 A1 DE3815569 A1 DE 3815569A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- deposition
- deposited
- contact
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 146
- 230000008021 deposition Effects 0.000 title claims abstract description 73
- 239000004020 conductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 239000000463 material Substances 0.000 claims abstract description 40
- 229910052751 metal Inorganic materials 0.000 claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 38
- 238000011049 filling Methods 0.000 claims abstract description 24
- 230000004888 barrier function Effects 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 13
- 230000004913 activation Effects 0.000 claims abstract description 12
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 12
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 151
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 84
- 238000000151 deposition Methods 0.000 claims description 77
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 58
- 229910052782 aluminium Inorganic materials 0.000 claims description 55
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 54
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 52
- 229910052759 nickel Inorganic materials 0.000 claims description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 39
- 229910052710 silicon Inorganic materials 0.000 claims description 39
- 239000010703 silicon Substances 0.000 claims description 38
- 229910052763 palladium Inorganic materials 0.000 claims description 27
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 20
- 229910052802 copper Inorganic materials 0.000 claims description 20
- 239000010949 copper Substances 0.000 claims description 20
- 238000007772 electroless plating Methods 0.000 claims description 19
- 239000003638 chemical reducing agent Substances 0.000 claims description 15
- 239000010931 gold Substances 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 claims description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 11
- 229910052737 gold Inorganic materials 0.000 claims description 11
- 239000012790 adhesive layer Substances 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 10
- 238000000926 separation method Methods 0.000 claims description 10
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 claims description 9
- PIBWKRNGBLPSSY-UHFFFAOYSA-L palladium(II) chloride Chemical compound Cl[Pd]Cl PIBWKRNGBLPSSY-UHFFFAOYSA-L 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 8
- 239000000945 filler Substances 0.000 claims description 8
- 229910017604 nitric acid Inorganic materials 0.000 claims description 8
- 229910017052 cobalt Inorganic materials 0.000 claims description 7
- 239000010941 cobalt Substances 0.000 claims description 7
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- UORVGPXVDQYIDP-UHFFFAOYSA-N borane Chemical compound B UORVGPXVDQYIDP-UHFFFAOYSA-N 0.000 claims description 6
- RJTANRZEWTUVMA-UHFFFAOYSA-N boron;n-methylmethanamine Chemical compound [B].CNC RJTANRZEWTUVMA-UHFFFAOYSA-N 0.000 claims description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 5
- -1 borohydride Chemical compound 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 claims description 5
- 238000010410 dusting Methods 0.000 claims description 5
- 235000011007 phosphoric acid Nutrition 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 230000003213 activating effect Effects 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 229910000085 borane Inorganic materials 0.000 claims description 3
- 239000003054 catalyst Substances 0.000 claims description 3
- 239000003795 chemical substances by application Substances 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 125000005265 dialkylamine group Chemical group 0.000 claims description 3
- ACVYVLVWPXVTIT-UHFFFAOYSA-M phosphinate Chemical compound [O-][PH2]=O ACVYVLVWPXVTIT-UHFFFAOYSA-M 0.000 claims description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 2
- WSFSSNUMVMOOMR-NJFSPNSNSA-N methanone Chemical compound O=[14CH2] WSFSSNUMVMOOMR-NJFSPNSNSA-N 0.000 claims 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims 2
- 229910002666 PdCl2 Inorganic materials 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 33
- 230000003197 catalytic effect Effects 0.000 abstract description 20
- 239000000243 solution Substances 0.000 description 29
- 235000012431 wafers Nutrition 0.000 description 27
- 239000000377 silicon dioxide Substances 0.000 description 25
- 235000012239 silicon dioxide Nutrition 0.000 description 25
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 21
- 229910001868 water Inorganic materials 0.000 description 13
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 9
- 235000011114 ammonium hydroxide Nutrition 0.000 description 9
- 238000005137 deposition process Methods 0.000 description 9
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 8
- 239000000654 additive Substances 0.000 description 8
- 230000000996 additive effect Effects 0.000 description 8
- 239000008367 deionised water Substances 0.000 description 8
- 229910021641 deionized water Inorganic materials 0.000 description 8
- WSFSSNUMVMOOMR-UHFFFAOYSA-N Formaldehyde Chemical compound O=C WSFSSNUMVMOOMR-UHFFFAOYSA-N 0.000 description 7
- 239000000908 ammonium hydroxide Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000006073 displacement reaction Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 229910021645 metal ion Inorganic materials 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- ZGTMUACCHSMWAC-UHFFFAOYSA-L EDTA disodium salt (anhydrous) Chemical compound [Na+].[Na+].OC(=O)CN(CC([O-])=O)CCN(CC(O)=O)CC([O-])=O ZGTMUACCHSMWAC-UHFFFAOYSA-L 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 229960000583 acetic acid Drugs 0.000 description 4
- 230000009189 diving Effects 0.000 description 4
- 239000012362 glacial acetic acid Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonia chloride Chemical compound [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- IOVCWXUNBOPUCH-UHFFFAOYSA-M Nitrite anion Chemical compound [O-]N=O IOVCWXUNBOPUCH-UHFFFAOYSA-M 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 235000019256 formaldehyde Nutrition 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 150000002739 metals Chemical group 0.000 description 3
- 230000007261 regionalization Effects 0.000 description 3
- JVTAAEKCZFNVCJ-REOHCLBHSA-N L-lactic acid Chemical compound C[C@H](O)C(O)=O JVTAAEKCZFNVCJ-REOHCLBHSA-N 0.000 description 2
- 239000012190 activator Substances 0.000 description 2
- 235000019270 ammonium chloride Nutrition 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 238000012512 characterization method Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000000615 nonconductor Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000006479 redox reaction Methods 0.000 description 2
- 238000006722 reduction reaction Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- KWSLGOVYXMQPPX-UHFFFAOYSA-N 5-[3-(trifluoromethyl)phenyl]-2h-tetrazole Chemical compound FC(F)(F)C1=CC=CC(C2=NNN=N2)=C1 KWSLGOVYXMQPPX-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 241000282461 Canis lupus Species 0.000 description 1
- 241001432959 Chernes Species 0.000 description 1
- 241001026509 Kata Species 0.000 description 1
- 241000530268 Lycaena heteronea Species 0.000 description 1
- 241001465754 Metazoa Species 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 101100033673 Mus musculus Ren1 gene Proteins 0.000 description 1
- 229910021205 NaH2PO2 Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 1
- 101150106653 Ren1 gene Proteins 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 239000003599 detergent Substances 0.000 description 1
- 238000002848 electrochemical method Methods 0.000 description 1
- 239000011262 electrochemically active material Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hcl hcl Chemical compound Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000002101 lytic effect Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- LGQLOGILCSXPEA-UHFFFAOYSA-L nickel sulfate Chemical compound [Ni+2].[O-]S([O-])(=O)=O LGQLOGILCSXPEA-UHFFFAOYSA-L 0.000 description 1
- 229910000363 nickel(II) sulfate Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 239000011591 potassium Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000001509 sodium citrate Substances 0.000 description 1
- NLJMYIDDQXHKNR-UHFFFAOYSA-K sodium citrate Chemical compound O.O.[Na+].[Na+].[Na+].[O-]C(=O)CC(O)(CC([O-])=O)C([O-])=O NLJMYIDDQXHKNR-UHFFFAOYSA-K 0.000 description 1
- 229910001379 sodium hypophosphite Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000010025 steaming Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- XOUPWBJVJFQSLK-UHFFFAOYSA-J titanium(4+);tetranitrite Chemical compound [Ti+4].[O-]N=O.[O-]N=O.[O-]N=O.[O-]N=O XOUPWBJVJFQSLK-UHFFFAOYSA-J 0.000 description 1
- 238000002604 ultrasonography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Chemically Coating (AREA)
Abstract
Description
Die Erfindung bezieht sich auf ein Verfahren zur Bildung von Leitungsmustern auf einem Halbleitersubstrat und insbesondere auf ein selektives Abscheideverfahren, mit dem verschiedene leitende Schichten während der Herstellung einer integrierten Schaltung (IC) verbunden werden.The invention relates to a method for forming Line patterns on a semiconductor substrate and in particular to a selective deposition process with which different conductive layers during the manufacture of an integrated Circuit (IC) are connected.
Zur Fertigung von Halbleiterbausteinen mit mehrfachen leiten den Schichten, wie z. B. einem Doppel-Metall-IC-Chip, ist im Stande der Technik eine Vielzahl von Verfahren zur Erzeugung von Leitungsmustern zur Verbindung verschiedener leitender Schichten eines solchen Bausteins bekannt. Diese Leitungsmu ster werden normalerweise durch ein Subtraktionsverfahren erzeugt, bei dem der Abscheidung einer leitenden Schicht auf der Oberfläche eines Siliziumwafers photolithographische und Ätzprozesse zur Flächenmusterbildung folgen. Aufdampf- und Aufstäubetechniken sind zwei wohlbekannte Methoden, eine lei tende Schicht abzuscheiden. Der Ätzprozeß wird gewöhnlich mit Naßchemikalien oder ionisierenden Gasen, wie Plasma, bewerk stelligt. Normalerweise wird eine leitende Schicht auf einem Siliziumwafer mit isolierender Oxidschicht abgeschieden und danach werden photolithographische und Ätzverfahren angewen det, um das leitende Material von nicht-maskierten Flächen derart zu entfernen, daß das gewünschte Leitungsmuster auf der darunterliegenden Schicht bestehen bleibt.Lead to the production of semiconductor devices with multiple the layers, such as B. a double metal IC chip is in State of the art a variety of methods of production of wire patterns to connect different conductive Layers of such a building block are known. This line must Typically, they are subtracted generated by the deposition of a conductive layer the surface of a silicon wafer photolithographic and Etching processes for surface pattern formation follow. Evaporation and Dusting techniques are two well known methods, one lei depositing layer. The etching process is usually done with Wet chemicals or ionizing gases such as plasma sets. Usually a conductive layer is placed on top of one Silicon wafer deposited with an insulating oxide layer and then photolithographic and etching processes are used det to the conductive material of non-masked areas to be removed in such a way that the desired wiring pattern on the underlying layer remains.
Ein völlig anderer Weg ist die Verwendung eines additiven Verfahrens, bei dem das leitende Material selektiv nur auf den Bereichen abgeschieden wird, wo die leitende Schicht erzeugt werden soll. Durch selektives Hinzufügen von leitendem Material nur auf den gewünschten Bereichen, wo die leitende Schicht erzeugt werden soll, kann der Ätzschritt während eines solchen Prozesses vermieden werden.A completely different way is to use an additive Process in which the conductive material selectively only on the Areas are deposited where the conductive layer is generated shall be. By selectively adding conductive material only on the desired areas where the conductive layer can be generated, the etching step during such Process can be avoided.
Ein Beispiel für ein derartiges additives Verfahren ist ein Abziehverfahren, bei dem zuerst eine Maske des Leitungsmusters auf dem darunterliegenden Material gebildet und dann das lei tende Material auf dem gesamten Wafer abgeschieden wird. Das nicht erwünschte leitende Material wird daraufhin durch "Ab ziehen" entfernt, indem das Photolack-Material in einem geeig neten Lösungsmittel aufgelöst wird. Bei dieser Methode wird das leitende Material auf der Maske abgeschieden, während bei dem subtraktiven Verfahren die leitende Schicht unter der Photolackmaske gebildet wird. Das additive Verfahren erfordert sowohl einen Abscheide- als auch einen Maskierschritt, macht aber einen Ätzschritt überflüssig. Wegen der Notwendigkeit, für die Abziehmethode eine ganze leitende Schicht über der Maske auszubreiten, ist es jedoch noch immer kein wirklich additives Verfahren.An example of such an additive method is a Peeling process in which first a mask of the wire pattern formed on the underlying material and then the lei material is deposited on the entire wafer. The undesired conductive material is then replaced by "Ab draw "away by using the photoresist material in a suitable Neten solvent is dissolved. With this method the conductive material is deposited on the mask while at the subtractive process the conductive layer under the Photoresist mask is formed. The additive process requires both a deposition and a masking step but an etching step is unnecessary. Because of the need for the stripping method, an entire conductive layer over the Spreading out the mask, however, is still not really additive process.
Bei der Herstellung hochdichter integrierter Schaltungen liegt ein wesentliches Problem darin, die verschiedenen Schichten zur Erzielung einer geglätteten, ebenen Topologie einzuebnen. Die Planierung ist notwendig, um die Bildung von Fehl- und Bruchstellen und anderer zur Genüge bekannter unerwünschter Erscheinungen zu vermeiden. Wo jedoch Verbindungen zwischen den verschiedenen leitenden Schichten benötigt werden, werden Öffnungen (Durchgänge (vias), Löcher, Fenster) in die ver schiedenen, die leitenden Schichten trennenden, Isolierschich ten geschnitten, damit Verbindungen zwischen den leitenden Schichten gebildet werden können. Weil ein leitendes Material diese verschiedenen vertikalen Öffnungen füllen muß, ist die Planierung schwer zu erreichen, und man trifft bei dem Ver such, diese Schicht mit konventionellen Ätztechniken einzueb nen, auf erhebliche Schwierigkeiten.In the manufacture of high density integrated circuits an important problem in it, the different layers level to achieve a smooth, flat topology. The leveling is necessary to prevent the formation of errors Fractures and other well-known undesirable To avoid appearances. However, where connections between the different conductive layers are needed Openings (vias, holes, windows) in the ver different insulating layers separating the conductive layers cut so that connections between the conductive Layers can be formed. Because a conductive material must fill these different vertical openings is the Leveling difficult to achieve, and one encounters in ver try to level this layer with conventional etching techniques significant difficulties.
Eine kürzlich vorgeschlagene Methode nutzt ein echt additives Verfahren zum stromlosen Plattieren, um diese verschiedenen Öffnungen zu füllen. Eine solche Methode ist beschrieben in: "The Characterization of Via-Filling Technology with Electro less Plating Method", Yusuke Harada et al., Journal of the Electrochemical Society, Bd. 133, 2428-2429 (1986). Darin wird stromloses Nickelplattieren mit Palladiumaktivierung zum Fül len von Durchgangslöchern (via holes) von 2,0 µm oder größer verwendet, um eine im wesentlichen ebene Oberfläche über dem Durchgang (via) zu erhalten. Obwohl verschiedene elektrochemische Methoden zum stromlosen Abscheiden von Metallen im Stande der Technik bekannt und in den unten zitierten Referenzstellen beschrieben sind, wurde stromloses Plattieren zum Abscheiden von Metallen zur Bildung von im wesentlichen ebenen Halblei terschichten vordem nicht verwendet.A recently proposed method uses a real additive Electroless plating processes to these various Fill openings. Such a method is described in: "The Characterization of Via-Filling Technology with Electro less plating method, "Yusuke Harada et al., Journal of the Electrochemical Society, Vol. 133, 2428-2429 (1986). In it will electroless nickel plating with palladium activation for filling len of through holes of 2.0 µm or larger used to have a substantially flat surface over the Get passage (via). Although different electrochemical Methods for electroless deposition of metals in a position known in the art and in the references cited below electroless plating for deposition of metals to form a substantially flat semi-lead Previously not used.
Die vorliegende Erfindung beschreibt ein neuartiges Metalli sierungsverfahren, das sowohl additiv als auch selektiv ist, zur Herstellung leitender Schichten und Schichtverbindungen in Halbleiterbauteilen mit mehreren leitenden Schichten für die Herstellung von LSI- und VLSI-Schaltungen.The present invention describes a novel metal sation process that is both additive and selective, for the production of conductive layers and layer connections in Semiconductor components with several conductive layers for the Manufacture of LSI and VLSI circuits.
Als Referenzen zum Stande der Technik sind zu nennen:
(1) Yusuke Harada et al., "The Characterization of Via-Filling
Technology with Electroless Plating Method", Journal of the
Electrochemical Society, Bd. 133, Seiten 2428-2429, November
1986.
(2) M. Paunovic, "Electrochemical Aspects of Electroless Depo
sition of Metals", Plating, Bd. 55, Seiten 1161-1167, November
1968.
(3) M. Paunovic, "An Electrochemical Control System for Elec
troless Copper Bath", Journal of the Electrochemical Society,
Bd. 127, Nr. 2, Seiten 365-369, Februar 1980.
(4) L. A. D′Asaro et al., "Electroless Gold Plating on III-V
Compound Crystals", Journal of the Electrochemical Society,
Bd. 127, Seiten 1935-1940, September 1980.
(5) Milan Paunovic, "Electrochemical Aspects of Electroless
Nickel Deposition", Plating and Surface Finishing, Bd. 70,
Seiten 62-66, Februar 1983.
(6) U.S.-Patent Nr. 41 22 215 (Vratny).
(7) U.S.-Patent Nr. 41 54 877 (Vratny).
(8) M. Paunovic, "Activation for Electrochemical Metal Deposi
tion on Nonconductors", Abstract 21, The Electrochemical Society
Extended Abstracts, Bd. 86-1, Seite 31, Mai 1986.
(9) Milan Paunovic, "Photochemical Selective Activation for
Electroless Metal Deposition on Nonconductors", Journal of the
Electrochemical Society, Bd. 127, Seiten 441c-447c, September
1980.
(10) Fred Pearlstein, "Electroless Plating", in Modern Elec
troplating, Edited by F. A. Lowenheim, John Wiley & Sons, Inc.,
Seiten 710-747, 1974.
(11) S. B. Felch and J. S. Sonico, "A Wet Etch for Polysilicon
with High Selectivity to Photoresist", Solid State Technology,
Seite 70, September 1986.The following are references to the state of the art:
(1) Yusuke Harada et al., "The Characterization of Via-Filling Technology with Electroless Plating Method", Journal of the Electrochemical Society, Vol. 133, pp. 2428-2429, November 1986.
(2) M. Paunovic, "Electrochemical Aspects of Electroless Deposition of Metals", Plating, Vol. 55, pp. 1161-1167, November 1968.
(3) M. Paunovic, "An Electrochemical Control System for Electroless Copper Bath", Journal of the Electrochemical Society, Vol. 127, No. 2, pages 365-369, February 1980.
(4) LA D'Asaro et al., "Electroless Gold Plating on III-V Compound Crystals", Journal of the Electrochemical Society, Vol. 127, pages 1935-1940, September 1980.
(5) Milan Paunovic, "Electrochemical Aspects of Electroless Nickel Deposition", Plating and Surface Finishing, Vol. 70, pages 62-66, February 1983.
(6) U.S. Patent No. 41,222,215 (Vratny).
(7) U.S. Patent No. 41 54 877 (Vratny).
(8) M. Paunovic, "Activation for Electrochemical Metal Deposition on Nonconductors", Abstract 21, The Electrochemical Society Extended Abstracts, Vol. 86-1, page 31, May 1986.
(9) Milan Paunovic, "Photochemical Selective Activation for Electroless Metal Deposition on Nonconductors", Journal of the Electrochemical Society, Vol. 127, pp. 441c-447c, September 1980.
(10) Fred Pearlstein, "Electroless Plating", in Modern Electroplating, Edited by FA Lowenheim, John Wiley & Sons, Inc., pages 710-747, 1974.
(11) SB Felch and JS Sonico, "A Wet Etch for Polysilicon with High Selectivity to Photoresist", Solid State Technology, page 70, September 1986.
Die vorliegende Erfindung beschreibt ein Verfahren zur selek tiven Abscheidung von leitendem Material mittels eines strom losen Abscheideverfahrens bei der Herstellung von Halbleiter bauteilen. Das erfindungsgemäße Verfahren ist ein additives Verfahren, wobei das leitende Material auf eine darunterliegende Schicht abgeschieden wird und die stromlose Abscheidung fortgeführt wird, bis ein vorbestimmtes Niveau erreicht ist. The present invention describes a method for selek tive deposition of conductive material by means of a current loose deposition process in the manufacture of semiconductors components. The method according to the invention is an additive Method wherein the conductive material is on an underlying one Layer is deposited and the electroless plating is continued until a predetermined level is reached.
Dieses selektive Abscheideverfahren kann zur Musterbildung von im wesentlichen ebenen leitenden Schichten, Verbindungen und Anschlüssen eines IC-Bauteils mit mehrfachen leitenden Schichten verwendet werden.This selective deposition process can be used to pattern essentially planar conductive layers, connections and Connections of an IC component with multiple conductive layers be used.
Das erfindungsgemäße stromlose Abscheideverfahren umfaßt das selektive Abscheiden eines leitenden Materials auf einer darunterliegenden Schicht, die Leiter oder Nichtleiter sein kann. Wenn die darunterliegende Schicht eine katalytische Oberfläche für das leitende Material aufweist, erfolgt die Abscheidung des leitenden Materials durch eine Redoxreaktion. Wenn die als Untergrund dienende Oberfläche nicht katalytisch ist, wird eine Aktivierung dieser Oberfläche vor der Redoxre aktion benötigt. In alternativer Verfahrensweise wird eine Verdrängungsreaktion zur Erzeugung einer katalytischen Ober fläche benutzt.The electroless deposition process according to the invention includes this selective deposition of a conductive material on a underlying layer that can be conductors or non-conductors can. If the underlying layer is a catalytic Has surface for the conductive material, takes place Deposition of the conductive material by a redox reaction. If the surface serving as the substrate is not catalytic is an activation of this surface before the redox action needed. In an alternative procedure, a Displacement reaction to produce a catalytic surface area used.
Wenn ein Substrat wie Silizium die Grundzusammensetzung der untenliegenden Schicht ausmacht, wird eine Metallkontaktzone auf der Oberfläche des Substrats gebildet. Die Kontaktzone kann aber auch aus einer Silizid- oder Nitritzone bestehen. Die stromlose Abscheidung erfolgt selektiv auf dieser Kontakt zone.If a substrate like silicon is the basic composition of the underlying layer, becomes a metal contact zone formed on the surface of the substrate. The contact zone but can also consist of a silicide or nitrite zone. Electroless deposition takes place selectively on this contact Zone.
Wie oben gesagt, ist stromloses Abscheiden verschiedener Me talle im Stande der Technik bekannt, und einer der Erfinder ist Autor einer Reihe von Artikeln, die dieses Gebiet betref fen. Derartige stromlose Verfahren werden in den verschiedenen oben genannten Druckschriften beschrieben. In Druckschrift (2) und (3) wird die stromlose Abscheidung von Kupfer unter Ver wendung eines Kupferbades oder einer Kupfersulfatlösung be schrieben. In Druckschrift (4) wird ein stromloses Verfahren zum Goldplattieren unter Verwendung von Kaliumborhydrid als Reduktionsmittel beschrieben, wobei das Substrat vor dem Plat tieren in einer angesäuerten Lösung von Palladiumchlorid (PdCl₂) aktiviert wird. Druckschrift (5) lehrt die stromlose Abscheidung von Nickel (Ni) unter Verwendung von Dimethylamin boran als Reduktionsmittel.As mentioned above, electroless plating is different from Me talle known in the art, and one of the inventors is the author of a number of articles in this area fen. Such electroless processes are used in the various described above. In print (2) and (3) the electroless plating of copper using Ver using a copper bath or a copper sulfate solution wrote. In document (4) there is an electroless process for gold plating using potassium borohydride as Reducing agent described, the substrate in front of the plat animals in an acidified solution of palladium chloride (PdCl₂) is activated. Document (5) teaches the currentless Deposition of nickel (Ni) using dimethylamine borane as a reducing agent.
Die Druckschriften (6) und (7) (Vratny) beschreiben Verfahren zur stromlosen Abscheidung von Nickel auf Aluminium (Al) sowie zur stromlosen Abscheidung von Gold (Au). Bei Vratny wird das stromlose Abscheiden zur Abscheidung von Nickel auf Aluminium verwendet, um Bondinseln zu bilden, sowie zur Abscheidung von Gold auf Nickel, um eine Goldoberfläche für Bondleitungen zum Halbleiterbauteil zu gewinnen. Zwar wird bei Vratny ein strom loses Nickelabscheiden verwendet, das jedoch zur Bildung von Bondinseln benutzt wird, die äußeres Verbindungsmittel vom Bauteil zu externen Leitungen sind. Die Vratny-Druckschriften (6) und (7) verwenden noch konventionelle photolithographische und Ätzprozesse zur Bereitstellung der untenliegenden leiten den Schichten. Druckschriften (8) und (9) diskutieren den Stand der Technik bei der Metallabscheidung auf Nichtleitern.The documents (6) and (7) (Vratny) describe processes for electroless deposition of nickel on aluminum (Al) as well for the electroless deposition of gold (Au). At Vratny it will Electroless plating for the deposition of nickel on aluminum used to form bond islands as well as for the deposition of Gold on nickel to create a gold surface for bond lines to Win semiconductor device. There is a current at Vratny Loose nickel deposition is used, which, however, to form Bondinseln is used, the external lanyard from Are component to external lines. The Vratny publications (6) and (7) still use conventional photolithographic and etch processes to provide the leads below the layers. Publications (8) and (9) discuss the State of the art in metal deposition on non-conductors.
Der nächstkommende Stand der Technik ist, soweit bekannt, in Druckschrift (1) beschrieben, wo stromlose Plattierungsverfah ren verwendet werden, um Nickel auf Aluminium zum Ausfüllen eines Durchgangslochs (via hole), das in eine Phosphorsilikat glasschicht geschnitten ist, abzuscheiden; dabei wird die Aluminiumoberfläche zunächst durch Palladium für die Nickelab scheidung aktiviert, wobei Palladium (Pd) im Abziehverfahren (lift-off) und Palladiumchlorid (PdCl₂) naßchemisch verwen det wird.The closest prior art is, as far as known, in Document (1) describes where electroless plating processes ren used to fill nickel on aluminum a through hole, which is in a phosphorus silicate glass layer is cut to separate; the Aluminum surface first through palladium for the nickelab separation activated, with palladium (Pd) in the stripping process Use (lift-off) and palladium chloride (PdCl₂) wet chemical det.
Die vorliegende Erfindung beschreibt ein neuartiges Verfahren unter Verwendung selektiver stromloser Abscheidung bei der Herstellung von Doppelmetall-VLSI-IC-Chips. Das stromlose Abscheideverfahren kann zur Bildung einer beliebigen Schicht oder mehrerer kombinierter Schichten eines typischen Doppelme tall-IC-Chips verwendet werden, d. h. insbesondere für die erste und die zweite leitende Schicht, für die Verbindung zwischen der ersten Schicht und dem Substrat, die Verbindung zwischen den zwei leitenden Schichten und die Verbindungsinsel über der zweiten leitenden Schicht. Obwohl ein spezielles Doppelmetall-IC-Bauteil beschrieben wird, kann auch eine ein zelne leitende Schicht oder können leitende Mehrfachschichten mit mehr als zwei leitenden Schichten konstruiert werden. Wenn auch leitende Schichten typischerweise aus Metall bestehen, kann die Erfindung auch mit anderen Formen von Leitern ausge führt werden. Das erfindungsgemäße Verfahren kann auf alle oben erwähnten Schritte bei einfacher Anpassung angewendet werden. Im weiteren werden zum besseren Verständnis der Erfindung spezielle Anwendungen in mehreren Ausführungsbeispielen beschrieben, auf die jedoch die Erfindung nicht beschränkt ist.The present invention describes a novel method using selective electroless plating at Manufacture of double metal VLSI IC chips. The currentless Deposition process can form any layer or several combined layers of a typical Doppelme tall IC chips are used, d. H. especially for the first and second conductive layers, for connection between the first layer and the substrate, the connection between the two conductive layers and the connecting island over the second conductive layer. Although a special one Double metal IC component is described, can also be a individual conductive layer or can conductive multiple layers be constructed with more than two conductive layers. If also conductive layers typically consist of metal, the invention can also be used with other forms of conductors leads. The method according to the invention can be applied to all above steps applied with simple customization will. In the following, for a better understanding of the invention special applications in several embodiments described, to which, however, the invention is not limited is.
Im folgenden wird die Erfindung anhand eines in der Zeichnung dargestellten Ausführungsbeispiels näher beschrieben. In der Zeichnung zeigen in Schnittansichten:In the following the invention based on one in the drawing illustrated embodiment described in more detail. In the Drawing show in sectional views:
Fig. 1 ein Substrat, eine Oxidschicht und das Füllen einer Kontaktöffnung mit Hilfe des selektiven Abscheideverfahrens; Fig. 1 is a substrate, an oxide layer and filling a contact hole by means of the selective deposition method;
Fig. 2 die Bildung einer ersten leitenden Schicht; FIG. 2 shows the formation of a first conductive layer;
Fig. 3 die Bildung einer dielektrischen Schicht auf der ersten leitenden Schicht und das Füllen einer Durchgangsöffnung; FIG. 3 shows the formation of a dielectric layer on the first conductive layer and filling a through-hole;
Fig. 4 die Bildung einer zweiten leitenden Schicht und einer darauffolgenden dielektrischen Schicht; und FIG. 4 shows the formation of a second conductive layer and a subsequent dielectric layer; and
Fig. 5 die Bildung einer Löt- oder Drahtverbindungsbond insel. Fig. 5 the formation of a solder or wire bond island.
Die vorliegende Erfindung beschreibt ein Verfahren zur selek tiven Abscheidung von leitendem Material bei der Herstellung von Halbleiterbauteilen mittels eines stromlosen Abscheidever fahrens. In der nachfolgenden Beschreibung werden zahlreiche spezifische Details wie besondere Temperaturen, Tauchzeiten etc. gegeben, um ein besseres Verständnis der Erfindung zu ermöglichen. Es ist jedoch für den Fachmann offensichtlich, daß die vorliegende Erfindung auch ohne diese Details reali siert werden kann. An anderer Stelle wurden bekannte Verfahren nicht detailliert beschrieben, um die Erfindung nicht mit unnötigen Einzelheiten zu belasten.The present invention describes a method for selek tive deposition of conductive material in the manufacture of semiconductor components by means of an electroless separator driving. In the description below, numerous specific details such as special temperatures, diving times etc. given to better understand the invention enable. However, it will be apparent to those skilled in the art that the present invention reali even without these details can be settled. Known methods have been used elsewhere not described in detail to avoid the invention to burden unnecessary details.
Es wird Bezug genommen auf Fig. 1. Auf einem Siliziumsubstrat 10 wird eine Oxidschicht 11 gebildet. Dabei ist zu beachten, daß das Substrat 10 nicht auf Silizium beschränkt ist, sondern auch aus Galliumarsenid (GaAs) oder anderen III-V Halbleitern bestehen kann. Das bevorzugte Ausführungsbeispiel verwendet Siliziumdioxid (SiO₂) oder dotiertes Oxid für Oxidschicht 11. Danach wird ein Kontaktfenster 12 in Oxidschicht 11 ausge bildet, um einen Teil des Substrats 10 freizulegen. Dazu wird ein an sich bekanntes Mustergebungsverfahren auf Schicht 11 angewendet. Für die Bildung der Oxidschicht 11 und das Ausbil den des Fensters 12 werden bekannte Verfahren verwendet. Als nächstes wird ein Kontaktfüllmaterial (CFM) 14 selektiv in Kontaktfenster 12 abgeschieden, wobei das additive Metallisie rungsverfahren der Erfindung verwendet wird. Das Kontaktfüll material 14 zum Ausfüllen des Kontaktfensters 12 besteht aus Nickel (Ni), Palladium (Pd) oder Kobalt (Co) ist aber auf diese Metalle oder ihre Legierungen nicht beschränkt. Reference is made to FIG. 1. An oxide layer 11 is formed on a silicon substrate 10 . It should be noted that the substrate 10 is not limited to silicon, but can also consist of gallium arsenide (GaAs) or other III-V semiconductors. The preferred embodiment uses silicon dioxide (SiO₂) or doped oxide for oxide layer 11 . A contact window 12 is then formed in oxide layer 11 in order to expose part of the substrate 10 . For this purpose, a known patterning method is used on layer 11 . Known methods are used for the formation of the oxide layer 11 and the formation of the window 12 . Next, a contact fill material (CFM) 14 is selectively deposited into contact window 12 using the additive metallization method of the invention. The contact filling material 14 for filling the contact window 12 consists of nickel (Ni), palladium (Pd) or cobalt (Co) but is not limited to these metals or their alloys.
Bei dem erfindungsgemäßen naßchemischen Abscheideverfahren wird nur das Kontaktfenster 12 für die stromlose Abscheidung aktiviert, wenn das Bauteil 9 in die Lösung eingetaucht wird. Durch das erfindungsgemäße stromlose Abscheideverfahren wird das Kontaktfenster 12 mit dem Kontaktfüllmaterial 14 bis zur gestrichelten Linie 13 gefüllt. Unter sorgfältiger Überwachung der Abscheidung des Kontaktfüllmaterials 14 in das Fenster 12 kann der stromlose Abscheideprozeß dann beendet werden, wenn das Kontaktfüllmaterial 14 ein vorbestimmtes Niveau erreicht, wie durch die gestrichelte Linie 13 gezeigt. Die durch die gestrichelte Linie 13 dargestellte Oberfläche ist im wesentlichen parallel zur Oberfläche der Oxidschicht 11, so daß eine im wesentlichen ebene Oberfläche von Oxidschicht 11 und dem das Fenster 12 ausfüllenden Kontaktfüllmaterial 14 gebildet wird. Dabei ist zu beachten, daß die durch die gestrichelte Linie 13 gezeigte Oberfläche nicht notwendigerweise auf gleichem Niveau mit der Oberfläche von Oxidschicht 11 sein muß.In the wet chemical deposition method according to the invention, only the contact window 12 for the electroless deposition is activated when the component 9 is immersed in the solution. The currentless deposition method according to the invention fills the contact window 12 with the contact filling material 14 up to the dashed line 13 . With careful monitoring of the deposition of the contact fill material 14 into the window 12 , the electroless deposition process can be ended when the contact fill material 14 reaches a predetermined level, as shown by the dashed line 13 . The surface represented by the broken line 13 is essentially parallel to the surface of the oxide layer 11 , so that an essentially flat surface is formed by the oxide layer 11 and the contact filling material 14 filling the window 12 . It should be noted here that the surface shown by the dashed line 13 does not necessarily have to be on the same level as the surface of the oxide layer 11 .
Die selektive Abscheidung, mit der Kontaktfenster 12 gefüllt wird, findet in einer chemischen Lösung statt, die geeignete Metallionen enthält. Die Metallionen setzen sich nur dort auf einer Oberfläche ab, wo ein elektrochemisch aktives Material vorhanden ist. Wenn Nickel auf der Siliziumoberfläche des Substrats 10 abgeschieden wird, läuft die folgende Anfangsre aktion ab:The selective deposition with which contact window 12 is filled takes place in a chemical solution which contains suitable metal ions. The metal ions only settle on a surface where an electrochemically active material is present. When nickel is deposited on the silicon surface of the substrate 10 , the following initial reaction occurs:
2Ni2+ + Si → 2Ni⁰ + Si4+ (Reaktionsgleichung 1)2Ni 2+ + Si → 2Ni⁰ + Si 4+ (reaction equation 1)
Obwohl eine Siliziumoberfläche für die selektive Nickelab scheidung eine katalytische Oberfläche darstellt, bei der keine spezielle Oberflächenbehandlung erforderlich ist, nimmt die Induktionsperiode zwischen dem Eintauchen des Siliziumwa fers in die Lösung und dem Ablaufen des aktiven Abscheidevor gangs erhebliche Zeit in Anspruch. Der Prozeß in Gleichung 1 wird als Verdrängungsabscheidung bezeichnet und ist normaler weise hinsichtlich der erzielbaren Schichtdicke limitiert.Although a silicon surface for selective nickelab separation is a catalytic surface in which no special surface treatment is required the induction period between immersion of the silicon wa into the solution and the active separation takes considerable time. The process in Equation 1 is called displacement separation and is more normal limited in terms of the achievable layer thickness.
Die Verzögerung kann durch Ätzen der Siliziumoberfläche kurz vor Beginn des Abscheidezyklus mit einer Mischung aus HF, HNO₃ und H₂O verringert werden. Das Ätzen rauht die Sili ziumoberfläche auf, wodurch nicht nur der Abscheidevorgang erleichtert, sondern auch die Adhäsion des abgeschiedenen Nickelfilms erhöht wird. Als Maske für den Abscheidevorgang werden mit Muster versehenes thermisches Oxid und abgeschiede nes Oxid verwendet. Die Abscheidung ist in der Weise selektiv, daß das Nickel sich nur auf Silizium und nicht auf der Oxid oberfläche absetzt.The delay can be short by etching the silicon surface before the start of the deposition cycle with a mixture of HF, HNO₃ and H₂O can be reduced. The etching roughens the sili zium surface, which means not only the deposition process relieved, but also the adhesion of the deposited Nickel film is increased. As a mask for the separation process are patterned thermal oxide and deposited nes oxide used. The deposition is selective in the way that the nickel is only on silicon and not on the oxide settles surface.
Um den Abscheidevorgang durch erhebliche Zeitersparnis beim Füllen des Kontaktfensters 12 mit Kontaktfüllmaterial 14 wei ter zu verbessern, wird bei der Erfindung eine stromlose Ab scheidung verwendet, die auch chemische Reduktionsabscheidung oder autokatalytische Abscheidung genannt wird. Bei diesem Verfahren wird zur Erhöhung des Prozeßzyklus und Verringerung der Abscheidezeit ein Reduktionsmittel (Red) wie Hypophosphit, Borhydrid, Hydrazin, Dimethylaminboran, Formaldehyd oder Dial kylaminboran verwendet. Das Reduktionsmittel reagiert mit Ionen des Kontaktfüllmaterials 14, wie Ni2+, und dient als Katalysator für die Abscheidung von Nickel. Gleichung 2 zeigt die chemische Reaktionsgleichung für diese katalytische Stufe.In order to improve the deposition process by considerably saving time when filling the contact window 12 with contact filling material 14 , an electroless separation is used in the invention, which is also called chemical reduction deposition or autocatalytic deposition. In this process, a reducing agent (Red) such as hypophosphite, borohydride, hydrazine, dimethylamine borane, formaldehyde or dialkylamine borane is used to increase the process cycle and reduce the deposition time. The reducing agent reacts with ions of the contact filler 14 , such as Ni 2+ , and serves as a catalyst for the deposition of nickel. Equation 2 shows the chemical reaction equation for this catalytic step.
Dabei wird die reduzierende Spezies durch das chemische Reak tionsmittel (Red) zugeführt und Ox als Produkt aus der Oxida tion des Reduktionsmittels erhalten.The reducing species is caused by the chemical reac tion agent (Red) and Ox as a product from the Oxida tion of the reducing agent obtained.
Im weiteren wird Bezug genommen auf Fig. 2. Bei gewissen An wendungen ist eine spezielle Kontaktmetallzone erwünscht, um das Siliziumsubstrat 10 mit dem Abscheidematerial 14 des Kon taktfensters 12 zu verbinden. In diesem Fall wird auf Substrat 10 eine Kontaktmetallzone 15 gebildet. Die Kontaktmetallzone 15 schafft eine katalytische Oberfläche für das Abscheidematerial 14 gegenüber Silizium allein. Die Kontaktmetallzone 15 kann aus einer Silizidoberfläche wie Titansilizid oder Wolf ramsilizid bestehen oder sogar aus einer Metallschicht wie aus Aluminium, Titan oder Wolfram. Wenn die Kontaktmetallzone 15 keine katalytische Oberfläche für die Abscheidung des Kontakt füllmaterials bildet, kann sie durch eine dünne Schicht von solchem Material, das die katalytische Oberfläche bereit stellt, aktiviert werden.In addition, reference is made to FIG. 2. In certain applications, a special contact metal zone is desired in order to connect the silicon substrate 10 to the deposition material 14 of the contact window 12 . In this case, a contact metal zone 15 is formed on substrate 10 . The contact metal zone 15 creates a catalytic surface for the deposition material 14 with respect to silicon alone. The contact metal zone 15 can consist of a silicide surface such as titanium silicide or Wolf ramsilizid or even from a metal layer such as aluminum, titanium or tungsten. If the contact metal zone 15 does not form a catalytic surface for the deposition of the contact filler material, it can be activated by a thin layer of such material which provides the catalytic surface.
Wenn zum Beispiel die Zone 15 aus Aluminium besteht, kann direkt keine selektive Abscheidung von Nickel auf der Alumini umoberfläche erreicht werden, weil Aluminium nicht katalytisch für die Nickelabscheidung ist. Die Nickelabscheidung auf Alu minium kann jedoch erreicht werden, indem die Aluminiumober fläche von Zone 15 zunächst durch eine dünne Schicht aus Pal ladium aktiviert wird. Die Palladiumaktivierung wird durch Verwendung einer geeigneten chemischen Lösung, wie z. B. Pal ladiumchlorid PdCl₂, erzielt wie durch folgende Gleichung gezeigt:If, for example, zone 15 is made of aluminum, selective deposition of nickel on the aluminum surface cannot be achieved directly because aluminum is not catalytic for the deposition of nickel. However, nickel deposition on aluminum can be achieved by first activating the aluminum surface of zone 15 through a thin layer of palladium. Palladium activation is accomplished using a suitable chemical solution, such as. B. Pal ladium chloride PdCl₂, obtained as shown by the following equation:
3Pd++ + 2Al → 3Pd + 2Al3+ (Reaktionsgleichung 3)3Pd ++ + 2Al → 3Pd + 2Al 3+ (reaction equation 3)
Das erfindungsgemäße stromlose Metallisierungsverfahren schei det ein Füllmaterial unter Verwendung eines Reduktionsmittels ab. In den Fällen, in denen die Oberfläche nicht katalytisch für die Abscheidung von Kontaktfüllmaterial ist, wird eine chemisch aktivierende Lösung, wie z. B. PdCl₂, zur Aktivierung der Oberfläche des nicht katalytischen Materials verwendet, so daß das Kontaktfüllmaterial auf dem Grundmaterial abgeschieden werden kann.The electroless metallization method according to the invention seems to be det filler using a reducing agent from. In cases where the surface is not catalytic is for the deposition of contact filling material chemically activating solution, such as. B. PdCl₂, for activation the surface of the non-catalytic material used so that the contact fill material on the base material can be deposited.
Es werden verschiedene Verfahren am Ende der Beschreibung als Beispiele gegeben, die jedoch nicht als Beschränkung der Er findung, sondern als unterschiedliche Ausführungsbeispiele für die praktische Anwendung der Erfindung angeführt werden.There are different methods at the end of the description Examples given, however, not as a limitation of the Er invention, but as different embodiments for the practical application of the invention can be cited.
In Fällen wo die Wanderung von Atomen zwischen dem Silizium substrat 10 und darüberliegenden Schichten beachtet werden muß, wird eine Sperrschicht 16 über Kontaktzone 15 angeordnet. Die Sperrschicht 16 wird durch ein Abscheide- und Abziehver fahren gebildet oder auch durch ein Schichtabscheideverfahren einschließlich eines Brennzyklus, so daß das abgeschiedene Material mit dem Substrat reagieren und ein Silizid, wie z. B. Titansilizid bilden oder mit umgebendem Gas reagieren und ein Nitrit wie Titannitrit bilden kann.In cases where the migration of atoms between the silicon substrate 10 and overlying layers must be observed, a barrier layer 16 is arranged over the contact zone 15 . The barrier layer 16 is formed by a Abscheide- and Abziehver drive or by a layer deposition process including a firing cycle, so that the deposited material react with the substrate and a silicide, such as. B. form titanium silicide or react with surrounding gas and can form a nitrite such as titanium nitrite.
Es wird immer noch Bezug genommen auf Fig. 2. Nachdem das Kontaktfenster 12 mit Kontaktfüllmasse 14 gefüllt ist, wird eine Adhäsionsschicht 20 auf der Oxidschicht 11 und dem Kon taktfüllmaterial 14 gebildet. Die Adhäsionsschicht 20 besteht aus einem leitenden Material. Bei dem bevorzugten Ausführungs beispiel wird Polysilizium, Aluminium, Titan oder Chrom (Cr) verwendet, jeweils in sehr dünner Schicht. Die Adhäsions schicht 20 wird mit chemischer Dampfabscheidung (CVD), Bedam pfungsverfahren oder Aufstäubeverfahren gebildet. Danach wird auf der Adhäsionsschicht 20 eine leitende Schicht 21 gebildet, die typischerweise als "erste Metallschicht" bezeichnet wird. Zur Bildung der leitenden Schicht 21 werden vorher beschriebene Verfahren verwendet, wobei das jeweils anzuwendende Verfah ren nach der darunterliegenden Schicht 20 bestimmt wird. Reference is still made to Fig. 2. After the contact window 12 is filled with Kontaktfüllmasse 14, an adhesion layer 20 on the oxide layer 11 and the Kon is formed cyclically filling material 14. The adhesive layer 20 consists of a conductive material. In the preferred embodiment, for example, polysilicon, aluminum, titanium or chromium (Cr) is used, each in a very thin layer. The adhesive layer 20 is formed using chemical vapor deposition (CVD), steaming processes or dusting processes. A conductive layer 21 , typically referred to as a "first metal layer", is then formed on the adhesive layer 20 . Methods described above are used to form the conductive layer 21 , the method to be used in each case being determined according to the layer 20 underneath.
Bei der Bildung der leitenden Schicht 21 wird dort, wo keine Abscheidung stattfinden soll, eine Maske über die darunterlie genden Schichten gelegt. Dieser Maskierschritt läßt dort Ge biete der Adhäsionsschicht 20 frei, wo selektive Abscheidung stattfinden soll. Das Bauteil 9 wird daraufhin in eine Lösung eingetaucht, um die freiliegenden Bereiche für die stromlose Abscheidung zu aktivieren. Diese Schritte sind äquivalent zu denen, die für die selektive Abscheidung des Füllmaterials 14 in Fig. 1 beschrieben worden sind. In diesem Fall wird eine leitende Schicht auf einer darunterliegenden Oberfläche gebil det, anstatt daß derselbe Vorgang zur Ausfüllung einer Öffnung wie in Fig. 1 verwendet wird. Die leitende Schicht wird erfin dungsgemäß aus Kupfer, Gold, Nickel, Palladium oder Kobalt gebildet, und die Aktivierung der Adhäsionsschicht 20 richtet sich nach deren Zusammensetzung, die aus Polysilizium, Alumi nium, Titan oder Chrom bestehen kann. Es können auch Beschich tungsverfahren angewendet werden, wie weiter unten in Verfahren 7 beschrieben.When the conductive layer 21 is formed, a mask is placed over the layers underneath where no deposition is to take place. This masking step leaves areas of the adhesive layer 20 free where selective deposition is to take place. The component 9 is then immersed in a solution in order to activate the exposed areas for currentless deposition. These steps are equivalent to those described for the selective deposition of filler 14 in FIG. 1. In this case, a conductive layer is formed on an underlying surface instead of using the same process to fill an opening as in FIG. 1. The conductive layer is formed according to the invention from copper, gold, nickel, palladium or cobalt, and the activation of the adhesive layer 20 depends on its composition, which can consist of polysilicon, aluminum, titanium or chromium. Coating methods can also be used, as described in Method 7 below.
Im folgenden wird Bezug genommen auf Fig. 3. Dort wird eine dielektrische Schicht 25 gebildet, um die darunterliegenden Schichten von der darauffolgenden leitenden Schicht zu isolieren, die später gebildet wird. Die dielektrische Schicht 25 kann aus einer Vielzahl dielektrischer Materialien gebildet werden, wie z. B. aus Glas; bei dem bevorzugten Ausführungsbeispiel wird jedoch eine zweistufige dielektrische Schicht 25 verwendet. Die dielektrische Schicht 25 des bevorzugten Aus führungsbeispiels hat einen unteren Bereich 27 aus Siliziumdi oxid (SiO₂) und einen oberen Bereich 26 aus Siliziumnitrit (Si₂N₄), wobei die Oxid- und Nitritbereiche 26 und 27 mit einer bekannten CVD-Methode abgeschieden werden.Referring now to Figure 3, a dielectric layer 25 is formed to isolate the underlying layers from the subsequent conductive layer which will be formed later. The dielectric layer 25 may be formed from a variety of dielectric materials, such as. B. made of glass; however, a two-stage dielectric layer 25 is used in the preferred embodiment. The dielectric layer 25 of the preferred exemplary embodiment has a lower region 27 made of silicon dioxide (SiO₂) and an upper region 26 made of silicon nitride (Si₂N₄), the oxide and nitrite regions 26 and 27 being deposited using a known CVD method.
Danach wird eine Durchgangsöffnung (via opening) 30 in der dielektrischen Schicht 25 ausgebildet, um einen Bereich der leitenden Schicht 21 freizulegen. Die Musterbildung der di elektrischen Schicht 25 zur Bildung des Durchgangs 30 wird entsprechend der Musterbildung von Schicht 11 für die Öffnung von Kontaktfenster 12 erzielt. Durchgangsöffnung 30 wird mit einem Füllmaterial 32 im wesentlichen bis auf das durch die gestrichelte Linie 31 dargestellte Niveau des oberen Bereichs 26 der dielektrischen Schicht gefüllt. Wiederum wird eine der vorstehend beschriebenen Methoden verwendet, um die Durch gangsöffnung 30 mit dem Abscheidematerial 32 zu füllen, und zwar in Abhängigkeit von der Zusammensetzung der leitenden Schicht 21. Wenn die darunterliegende leitende Schicht 21 aus Silizium oder Polysilizium besteht, werden die vorstehend diskutierten Methoden zur Abscheidung auf einem Siliziumsub strat angewendet. Wenn jedoch die den Untergrund bildende leitende Schicht 21 ein Metall ist, wie z. B. Kupfer, Gold, Nickel, Palladium, Kobalt, Aluminium, Wolfram oder Molybdän (Mo), dann wird die selektive Abscheidung des Metalls M auf der darunterliegenden Oberfläche S durch eine der folgenden allgemeinen Methoden erzielt.Thereafter, a via 30 is formed in the dielectric layer 25 to expose a portion of the conductive layer 21 . The pattern formation of the electrical layer 25 to form the passage 30 is achieved in accordance with the pattern formation of layer 11 for the opening of contact window 12 . Through opening 30 is filled with a filling material 32 essentially up to the level of the upper region 26 of the dielectric layer represented by the broken line 31 . Again, one of the methods described above is used to fill the through opening 30 with the deposition material 32 , depending on the composition of the conductive layer 21 . If the underlying conductive layer 21 is made of silicon or polysilicon, the methods for depositing on a silicon substrate discussed above are applied. However, if the underlying conductive layer 21 is a metal, such as. B. copper, gold, nickel, palladium, cobalt, aluminum, tungsten or molybdenum (Mo), then the selective deposition of the metal M on the underlying surface S is achieved by one of the following general methods.
Wenn S für die stromlose Abscheidung von M katalytisch wirkt, kann direkte stromlose Abscheidung von M auf S stattfinden. In diesem Fall wird der Prozeß durch die folgende Gesamtreaktion beschrieben:If S acts catalytically for the currentless deposition of M, direct currentless deposition from M to S can take place. In In this case, the process is followed by the following overall reaction described:
worin Mz+ ein Metallion des Metalls M, Red ein Reduktionsmittel und Ox ein Oxidationsprodukt von Red ist.where M z + is a metal ion of the metal M, Red is a reducing agent and Ox is an oxidation product of Red.
Die Redox-Reaktion gemäß Gleichung 4 läuft nur auf einer kata lytischen Oberfläche S ab. Die anodische Teilreaktion wird geschrieben als:The redox reaction according to equation 4 only runs on a kata lytic surface S. The anodic partial reaction is written as:
Reaktionsgleichung 5 zeigt die für die Reduktion der Metallionen Mz+ in einer kathodischen Teilreaktion (Gleichung 6) benötigte Elektronen(e-)-Quelle.Reaction equation 5 shows the electron (e - ) source required for the reduction of the metal ions M z + in a cathodic partial reaction (equation 6).
Wenn die Oberfläche S für die stromlose Abscheidung von M nicht katalytisch ist, wird vor der Abscheidung von M eine Aktivierung von S benötigt. Diese Aktivierung erzielt man, indem katalytische Metallkerne des Metalls M′ auf der Oberfläche S erzeugt werden. Das Metall M′ wirkt für die Abscheidung von Metall M katalytisch. Zur elektrochemischen oder photoche mischen Erzeugung der katalytischen Metallkerne können Druck schriften (8) und (9) herangezogen werden.If the surface S for the electroless deposition of M is not catalytic, a becomes before the deposition of M. Activation of S required. This activation is achieved by catalytic metal cores of the metal M ′ on the surface S are generated. The metal M 'acts for the deposition of metal M catalytic. For electrochemical or photoche mixing generating the catalytic metal cores can cause pressure fonts (8) and (9) are used.
Die stromlose Abscheidung von M auf der M′-aktivierten Ober fläche S erfolgt entsprechend der allgemeinen Gleichung:Electroless deposition of M on the M′-activated surface area S is according to the general equation:
Nachdem die katalytischen Kerne M′ einmal mit sich abscheidendem M überzogen sind, erfolgt die weitere stromlose Abscheidung von M gemäß Gleichung 8. After the catalytic nuclei M 'once deposited M are coated, the further currentless deposition takes place of M according to equation 8.
Die katalytische Oberfläche M kann nach der in Gleichung 9 gezeigten Verdrängungsreaktion erzeugt werden, wobei die stromlose Abscheidung von M auf S nach der vorherigen Verdrän gungsreaktion S/Mz+ erfolgt.The catalytic surface M can be generated according to the displacement reaction shown in equation 9, the electroless deposition from M to S taking place after the previous displacement reaction S / M z + .
Dabei werden die zur Reduktion der Metallionen Mz+ aus Glei chung 6 benötigten Elektronen (e-) von der Oberfläche S in einer anodischen Teilreaktion gemäß Gleichung 10 geliefert.The electrons (e - ) required to reduce the metal ions M z + from equation 6 are supplied from the surface S in an anodic partial reaction according to equation 10.
Nachdem die Oberfläche S einmal mit sich abscheidendem Metall M aus Gleichung 9 überzogen ist, erfolgt die weitere stromlose Abscheidung von M gemäß Gleichung 8.After the surface S once with deposited metal M is covered from equation 9, the further currentless Deposition of M according to equation 8.
Die oben beschriebenen Elemente Nickel, Palladium und Kobalt, die als Kontaktfüllmaterial 14 verwendet wurden, sind auch als Füllmaterial 32 geeignet. Im Durchgang 30 der vom Siliziumsub strat 10 durch die leitende Schicht 21 und die Oxidschicht 11 getrennt ist, sind auch Kupfer und Gold als Material für die stromlose Abscheidung geeignet. Danach werden eine zweite Adhäsionsschicht 35 und eine zweite leitende Schicht 36 auf dem abgeschiedenen Material 32 und der dielektrischen Schicht 25 gebildet. Die Schichten 35 und 36 werden entsprechend den früher beschriebenen Schichten 20 und 21 gebildet. Eine weitere dielektrische Schicht 40 (siehe Fig. 4) wird als Trenn schicht zur zweiten leitenden Schicht 36 abgeschieden. Wiede rum setzt sich in dem bevorzugten Ausführungsbeispiel die dielektrische Schicht 40 aus einem oberen Bereich 41 und einem unteren Bereich 42 zusammen, wobei SiO₂ für den unteren Bereich 42 und Si₂N₄ für den oberen Bereich 41 verwendet wird. Die Zusammensetzung der zwei Schichten kann jedoch auch umgekehrt werden.The elements described above, nickel, palladium and cobalt, which were used as contact filling material 14 , are also suitable as filling material 32 . In the passage 30, which is separated from the silicon substrate 10 by the conductive layer 21 and the oxide layer 11 , copper and gold are also suitable as materials for electroless plating. A second adhesive layer 35 and a second conductive layer 36 are then formed on the deposited material 32 and the dielectric layer 25 . Layers 35 and 36 are formed in accordance with layers 20 and 21 described earlier. Another dielectric layer 40 (see FIG. 4) is deposited as a separating layer from the second conductive layer 36 . Again, in the preferred embodiment, the dielectric layer 40 is composed of an upper region 41 and a lower region 42 , SiO₂ being used for the lower region 42 and Si₂N₄ for the upper region 41 . However, the composition of the two layers can also be reversed.
In die dielektrische Schicht 40 wird ein Fenster 45 eingear beitet, um einen Teil der zweiten leitenden Schicht 36 freizu legen. Daraufhin wird durch selektive Abscheidung von bei spielsweise Kupfer oder Gold eine Insel 46 gebildet, indem das Fenster 45 mit Füllmaterial 47 gefüllt wird. In diesem Falle wird bei der Bildung der Insel 46 die Abscheidung des Materials 47 über die Oberfläche der dielektrischen Schicht 40 hinaus fortgeführt. Über dem Fenster 45 wird eine beulenartig vorstehende Insel 46 gebildet. Wenn die Insel 46 aus Kupfer ist, wird die Oberfläche 48 der Insel 46 mit Gold oder Palla dium stromlos plattiert, um eine für einen Drahtbond- oder einen Lötanschluß aufnahmefähige Oberfläche zu erhalten.A window 45 is machined into the dielectric layer 40 to expose a portion of the second conductive layer 36 . Then an island 46 is formed by selective deposition of, for example, copper or gold, by filling the window 45 with filler material 47 . In this case, when the island 46 is formed, the deposition of the material 47 continues beyond the surface of the dielectric layer 40 . Above window 45 , a protruding island 46 is formed. If the island 46 is made of copper, the surface 48 of the island 46 is electrolessly plated with gold or palladium in order to obtain a surface which is receivable for a wire bond or a solder connection.
In dem bevorzugten Ausführungsbeispiel wird eine Sperrschicht als Barriere zwischen der leitenden Schicht 36 und der Insel 46 verwendet. Da eine einzelne Sperrschicht alleine nicht benutzt werden kann, verwendet das bevorzugte Ausführungsbei spiel zwei Schichten 50 und 51. Die Adhäsionsschicht 50 be steht entweder aus Chrom oder Titan, und die Sperrschicht 51 besteht aus Kupfer oder Nickel. Die Abscheidung der Schichten 50 und 51 erfolgt entweder mit einem Aufstäubeprozeß oder durch die erfindungsgemäße stromlose Abscheidung.In the preferred embodiment, a barrier layer is used as a barrier between the conductive layer 36 and the island 46 . Since a single barrier layer alone cannot be used, the preferred embodiment uses two layers 50 and 51 . The adhesive layer 50 is made of either chrome or titanium, and the barrier layer 51 is made of copper or nickel. The layers 50 and 51 are deposited either with a sputtering process or by the electroless deposition according to the invention.
Ein fertiges Halbleiterbauteil 52, bei dem das erfindungsge mäße Abscheideverfahren verwendet wurde, ist in Fig. 5 darge stellt. Dabei umfaßt Bauteil 52 eine erste leitende Schicht 21, eine zweite leitende Schicht 36, Kontaktverbindungen 14 zwischen Substrat 10 und erster leitender Schicht 21, die Durchgangsöffnung mit Füllmaterial 32 zwischen den zwei lei tenden Schichten 21 und 36 und eine auf der zweiten leitenden Schicht 36 angebrachte Bondinsel 46. Wenn auch bei Bauteil 52 das erfindungsgemäße selektive Abscheideverfahren zur Bildung aller fünf Bereiche 14, 21, 32, 36 und 46 verwendet wurde, kann das erfindungsgemäße Verfahren zur Bildung nur eines Bereichs oder einer beliebigen Kombination dieser Bereiche verwendet werden. Der im Einzelfall zu verwendende genaue Prozeß wird von der den Untergrund bildenden Schicht und dem gewählten selektiven Abscheidematerial abhängen, wobei die vorher beschriebene Verdrängungsabscheidung benutzt werden kann, wenn die den Untergrund bildende Schicht aus Silizium oder Polysilizium besteht. Die Verdrängungsabscheidung kann auch durch Hinzufügen eines Reduktionsmittels zum Abscheide vorgang verstärkt werden. Wenn die den Untergrund bildende Schicht aus Aluminium besteht, wird das stromlose Abscheide verfahren zur Bildung einer katalytischen Oberfläche auf Alu minium verwendet. Wenn die den Untergrund bildende Schicht aus einem anderen Metall besteht, kommen die im Zusammenhang mit Metall M auf Oberfläche S beschriebenen Prozesse für die se lektive Abscheidung zur Anwendung. Wenn das erfindungsgemäße Verfahren nur für bestimmte Bereiche genutzt wird, können die anderen Bereiche durch im Stand der Technik bekannte Abscheide- und Ätztechniken gebildet werden.A finished semiconductor device 52 , in which the deposition method according to the invention has been used, is shown in FIG. 5. Component 52 comprises a first conductive layer 21 , a second conductive layer 36 , contact connections 14 between substrate 10 and first conductive layer 21 , the through opening with filler 32 between the two conductive layers 21 and 36 and one attached to the second conductive layer 36 Bondinsel 46 . Even if the selective deposition method according to the invention was used for component 52 to form all five regions 14, 21, 32, 36 and 46 , the method according to the invention can be used to form only one region or any combination of these regions. The precise process to be used in the individual case will depend on the layer forming the background and the selected selective deposition material, and the previously described displacement deposition can be used if the layer forming the background consists of silicon or polysilicon. The displacement separation can also be enhanced by adding a reducing agent to the separation process. If the layer forming the substrate consists of aluminum, the electroless plating process is used to form a catalytic surface on aluminum. If the layer forming the substrate consists of another metal, the processes described in connection with metal M on surface S are used for the selective deposition. If the method according to the invention is used only for certain areas, the other areas can be formed by deposition and etching techniques known in the prior art.
Im folgenden werden Verfahrensbeispiele gegeben, nach denen die vorliegende Erfindung durchgeführt werden kann:Process examples are given below, according to which the present invention can be carried out:
Ein Wafer mit einer Siliziumunterlage und einer Oxidoberfläche wird mit Aluminium bestäubt, mit einem Muster aus Photolack versehen, bevor es in bekannter Weise gereinigt wird. Dann wird die Adhäsion auf dem Aluminium mit einem Aluminiumätzmittel gefördert, das HNO₃ : HAc (Eisessig) : H₃PO₄ : H₂O im Gewichtsverhältnis 1 : 1 : 16 : 8 enthält, für 5 Sekunden bis 15 Minuten bei 20-50°C einwirken gelassen und danach mit deioni siertem Wasser abgespült wird. Daraufhin wird selektiv auf der vorbereiteten exponierten Aluminiumoberfläche in den folgenden Schritten stromlos Nickel abgeschieden:A wafer with a silicon base and an oxide surface is dusted with aluminum, with a pattern of photoresist provided before it is cleaned in a known manner. Then the adhesion to the aluminum with an aluminum etchant promoted, the HNO₃: HAc (glacial acetic acid): H₃PO₄: H₂O im Weight ratio 1: 1: 16: 8 contains, for 5 seconds to 15 Leave on for 20 minutes at 20-50 ° C and then with deioni rinsed water. Then selectively on the prepared exposed aluminum surface in the following Electroless nickel deposited steps:
- (I) Die auf dem mit dem Muster versehenen Wafer freige legte Aluminiumoberfläche wird selektiv mit Palladium akti viert, indem das Wafer in eine Lösung aus 0,05 bis 10 g/l Palladiumchlorid PdCl₂ und 1 bis 100 ml/l HCl bei 10 bis 80°C für 5 Sekunden bis 30 Minuten eingetaucht wird.(I) Clear the patterned wafer aluminum surface is selectively acted with palladium fourth, by placing the wafer in a solution of 0.05 to 10 g / l Palladium chloride PdCl₂ and 1 to 100 ml / l HCl at 10 to 80 ° C for 5 seconds to 30 minutes.
- (II) Das Wafer wird mit deionisiertem Wasser für 1 bis 10 Minuten gespült.(II) The wafer is treated with deionized water for 1 to Rinsed for 10 minutes.
-
(III) Auf den palladiumaktivierten Oberflächen wird
stromlos Nickel selektiv abgeschieden, indem das Wafer für 1
bis 60 Minuten bei 20-80°C in eine Lösung der folgenden Zusam
mensetzung getaucht wird:
NiSO₄ · 6H₂O1-100 g/l
Natriumzitrat2-60 g/l
Milchsäure2-60 g/l
Dimethylaminboran (DMAB)0,5-10 g/l
Ammoniumhydroxid mit pH-Wert zwischen 4 und 12
Temperatur20-90°C(III) Electroless nickel is selectively deposited on the palladium-activated surfaces by immersing the wafer for 1 to 60 minutes at 20-80 ° C in a solution of the following composition: NiSO₄ · 6H₂O1-100 g / l sodium citrate 2-60 g / l lactic acid 2-60 g / l dimethylamine borane (DMAB) 0.5-10 g / l ammonium hydroxide with pH between 4 and 12
Temperature 20-90 ° C
Ein Wafer mit Siliziumunterlage und oxidierter Oberfläche wird mit Aluminium bestäubt, mit einem Muster aus Photolack versehen und gewaschen. Die Adhäsion wird mit einer Lösung aus HNO₃ : HAc (Eisessig) : H₃PO₄ : H₂O im Gewichtsverhältnis von 1 : 1 : 16 : 8 für 5 Sekunden bis 15 Minuten bei 20-50°C gefördert und danach in deionisiertem Wasser abgespült. Auf dem so vor bereiteten Aluminiumsubstrat wird selektiv und stromlos Nickel in den folgenden Schritten abgeschieden:A wafer with a silicon base and an oxidized surface is made dusted with aluminum, provided with a pattern of photoresist and washed. The adhesion is made with a solution HNO₃: HAc (glacial acetic acid): H₃PO₄: H₂O in the weight ratio of Conveyed 1: 1: 16: 8 for 5 seconds to 15 minutes at 20-50 ° C and then rinsed in deionized water. On the above prepared aluminum substrate becomes selective and electroless nickel deposited in the following steps:
- (I) Die auf dem bemusterten Wafer freigelegte Alumini umoberfläche wird selektiv mit Palladium aktiviert, indem das Wafer in 5-50%ige wäßrige Lösung des kommerziellen Aktivators NIKLAD®, hergestellt von Allied-Kelite Division of Witco Chemical Corporation, bei 20-60°C für 5 Sekunden bis 30 Minuten getaucht wird.(I) The aluminum exposed on the patterned wafer The surface is selectively activated with palladium by the Wafers in 5-50% aqueous solution of the commercial activator NIKLAD®, manufactured by Allied-Kelite Division of Witco Chemical Corporation, at 20-60 ° C for 5 seconds to 30 minutes is dipped.
- (II) ebenso wie (II) in Verfahren 1.(II) as well as (II) in method 1.
- (III) ebenso wie (III) in Verfahren 1.(III) as well as (III) in method 1.
Ein Wafer mit Siliziumunterlage und Oxidoberfläche wird mit Aluminium bestäubt mit einem Muster aus Siliziumdioxid (SiO₂) versehen und gereinigt. Die Adhäsion wird danach wie in Verfahren 1 gefördert. Auf der so vorbereiteten exponierten Aluminiumoberfläche wird in den folgenden Schritten selektiv und stromlos Nickel abgeschieden:A wafer with silicon base and oxide surface is included Aluminum dusted with a pattern of silicon dioxide (SiO₂) provided and cleaned. The adhesion becomes like afterwards funded in Procedure 1. On the exposed so prepared Aluminum surface becomes selective in the following steps and electroless nickel deposited:
- (I) Die auf dem bemusterten Wafer freigelegte Alumini umoberfläche wird selektiv mit Palladium aktiviert, indem das Wafer in eine Lösung aus 0,05-10 g/l von PdCl₂, 1-50 ml (37%) HCl, 1-50 ml Wasser, 200-1000 ml Eisessig und 1-25 ml (49%) HF, bei 20-60°C getaucht wird. (I) The aluminum exposed on the patterned wafer The surface is selectively activated with palladium by the Wafers in a solution of 0.05-10 g / l of PdCl₂, 1-50 ml (37%) HCl, 1-50 ml water, 200-1000 ml glacial acetic acid and 1-25 ml (49%) HF, is immersed at 20-60 ° C.
- (II) ebenso wie (II) in Verfahren 1.(II) as well as (II) in method 1.
- (III) ebenso wie (III) in Verfahren 1.(III) as well as (III) in method 1.
Ein Wafer mit Siliziumunterlage und Oxidoberfläche wird mit Aluminium bestäubt, mittels Photolack mit einem Muster verse hen und gereinigt. Die Adhäsion wird gefördert wie in Verfah ren 1.A wafer with silicon base and oxide surface is included Aluminum dusted with a pattern using photoresist hen and cleaned. Adhesion is promoted as in procedure ren 1.
Auf der so vorbereiteten exponierten Oberfläche wird in den folgenden drei Schritten selektiv und stromlos Nickel abge schieden:On the exposed surface prepared in this way, the following three steps selectively and de-energized nickel divorced:
- (I) ebenso wie (I) in Verfahren 2.(I) as well as (I) in method 2.
- (II) ebenso wie (II) in Verfahren 2.(II) as well as (II) in method 2.
- (III) Nickel wird stromlos und selektiv nur auf den pal ladiumaktivierten Aluminiumoberflächen abgeschieden, indem für 5-60 Minuten in die modifizierte kommerzielle stromlose Nickelabscheidelösung NIPOSIT 468®, hergestellt von Ship ley Company Inc., bei 30-80°C getaucht wird, und zwar bei einem pH-Wert, der mit Ammoniumhydroxid auf den Bereich zwi schen 5 und 10 (gemessen bei 22°C) eingestellt wird.(III) Nickel is de-energized and selective only on the pal Ladium-activated aluminum surfaces deposited by for 5-60 minutes in the modified commercial electroless Nickel plating solution NIPOSIT 468®, manufactured by Ship ley Company Inc., is immersed at 30-80 ° C, at a pH value with ammonium hydroxide in the range between 5 and 10 (measured at 22 ° C) is set.
Ein Wafer mit Siliziumunterlage und Oxidoberfläche wird mit Aluminium bestäubt, mittels Photolack mit einem Muster verse hen und gereinigt. Die Adhäsion wird wie in Verfahren 2 geför dert.A wafer with silicon base and oxide surface is included Aluminum dusted with a pattern using photoresist hen and cleaned. The adhesion is carried out as in method 2 different.
- (I) ebenso wie (I) in Verfahren 2.(I) as well as (I) in method 2.
- (II) ebenso wie (II) in Verfahren 2.(II) as well as (II) in method 2.
- (III) Nickel wird durch 5-60minütiges Tauchen in eine modifizierte kommerzielle stromlose Nickelabscheidelösung NIKLAD 752®, hergestellt von Allied-Kelite Division of Witco Chemical Co., bei 30-85°C und zwar bei einem pH-Wert zwischen 5 und 11 abgeschieden. Der pH-Wert der Lösung wird mit Ammoniumhydroxid bei 22°C eingestellt.(III) Nickel is immersed in a 5-60 min modified commercial electroless nickel plating solution NIKLAD 752®, manufactured by Allied-Kelite Division of Witco Chemical Co., at 30-85 ° C and at a pH deposited between 5 and 11. The pH of the solution will adjusted with ammonium hydroxide at 22 ° C.
Ein Wafer mit einem Siliziumsubstrat, einer Siliziumdioxid (SiO₂)-Passivierungsschicht und einer Siliziumnitrit (Si₃Ni₄)-Schicht (ungefähr 0,1 µm dick) wird zur Defini tion von Verbindungsleitungen mit einem Muster aus einer wei teren Schicht aus Siliziumdioxid versehen, wonach Al oder Ti ungefähr 0,1 bis 0,2 µm dick auf das in diesen Verbindungslei tungen exponierte Siliziumnitrit aufgestäubt wird. Die Verbin dungsleitungen werden auf einem derartigen IC-Wafer durch stromlose Abscheidung von Kupfer auf der exponierten Alumini umoberfläche gebildet. Die Verfahrensschritte zur Bildung der Verbindungsleitungen sind wie folgt.A wafer with a silicon substrate, a silicon dioxide (SiO₂) passivation layer and a silicon nitride (Si₃Ni₄) layer (about 0.1 microns thick) becomes the Defini tion of connecting lines with a pattern from a white teren layer of silicon dioxide, after which Al or Ti about 0.1 to 0.2 µm thick on that in this connection line exposed silicon nitride is dusted on. The verb Cable lines are passed through on such an IC wafer Electroless deposition of copper on the exposed aluminum surface formed. The process steps for forming the Connection lines are as follows.
- (I) Ätzen von Aluminium für 1 Minute durch Tauchen in eine Lösung aus HNO₃ : HAc (Eisessig) : H₃PO₄ : H₂O im Ge wichtsverhältnis von 1 : 1 : 16 : 8 bei 20-60°C.(I) Etch aluminum for 1 minute by dipping it in a solution of HNO₃: HAc (glacial acetic acid): H₃PO₄: H₂O in Ge weight ratio of 1: 1: 16: 8 at 20-60 ° C.
- (II) Spülen mit deionisiertem Wasser bei 22°C für 1-10 Minuten.(II) Rinse with deionized water at 22 ° C for 1-10 Minutes.
- (III) Stromlose Abscheidung von Kupfer für 5-60 Minuten bei 20-90°C aus einer Lösung der folgenden Zusammensetzung: CuSO₄ · 5H₂O1-30 g/l Na₂EDTA (Äthylendiamin-Tetraessigsäure Dinatriumsalz)5-80 g/l NaCN1-100 mg/l CH₂O (Formaldehyd; 38%ige Lösung)1-25 ml/lNaOH für einen pH-Wert zwischen 8 und 13 (gemessen bei 22°C).(III) Electroless copper deposition for 5-60 minutes at 20-90 ° C from a solution of the following composition: CuSO₄.5H₂O1-30 g / l Na₂EDTA (ethylenediamine tetraacetic acid disodium salt) 5-80 g / l NaCN1-100 mg / l CH₂O (formaldehyde; 38% solution) 1-25 ml / lNaOH for a pH value between 8 and 13 (measured at 22 ° C).
Ein Wafer mit einem mit SiO₂ überzogenen Siliziumsubstrat trägt auf dem SiO₂ nach bekannter Weise gebildete Aluminium verbindungsleitungen (ungefähr 1 µm dick). Zur Kupferbeschich tung der Aluminiumleitungen auf dem SiO₂-Substrat werden Verfahren nach der Erfindung benutzt. Kupfer (ungefähre Schichtdicke 0,2 µm) wird selektiv und stromlos nur auf den Aluminiumverbindungsleitungen abgeschieden; es bildet sich keine Kupferabscheidung auf SiO₂. Die Verfahrensschritte für die Kupferbeschichtung der Aluminiumverbindungsleitungen auf dem SiO₂-Substrat sind wie folgt:A wafer with a silicon substrate coated with SiO₂ carries on the SiO₂ formed aluminum in a known manner connecting lines (approx. 1 µm thick). For copper coating device of the aluminum lines on the SiO₂ substrate Method used according to the invention. Copper (approx Layer thickness 0.2 µm) is selective and de-energized only on the Aluminum connecting lines deposited; it forms no copper deposition on SiO₂. The procedural steps for the copper coating of the aluminum connecting cables the SiO₂ substrate are as follows:
- (I) Ätzen von Aluminium für 5 Sekunden bis 10 Minuten durch Tauchen in eine Lösung aus HNO₃ : HAC : H₃PO₄ : H₂O im Gewichtsverhältnis von 1 : 1 : 16 : 3 bei 20-60°C.(I) Etch aluminum for 5 seconds to 10 minutes by immersing in a solution of HNO₃: HAC: H₃PO₄: H₂O in Weight ratio of 1: 1: 16: 3 at 20-60 ° C.
- (II) Spülen mit deionisiertem Wasser bei 22°C für eine bis zehn Minuten. (II) Rinse with deionized water at 22 ° C for one to ten minutes.
- (III) Stromlose Abscheidung von Kupfer für 5-25 Minuten bei 20-90°C aus der Lösung wie in Verfahren 6 (III).(III) Electroless copper deposition for 5-25 minutes at 20-90 ° C from the solution as in Method 6 (III).
Ein Wafer mit einem Siliziumsubstrat und Aluminium- und SiO₂-Schichten, bei dem ein Muster für Durchgangsloch-Um risse (via hole outlines) im SiO₂ gebildet ist, wird gereinigt und die Adhäsion gefördert wie in Verfahren 1. Nur auf der exponierten Aluminiumoberfläche des mit dem Muster verse henen Teils wird selektiv Pd abgeschieden, indem das Wafer für 30 Sekunden bis 50 Minuten bei einer Temperatur im Bereich von -5°C bis 80°C in eine Lösung der folgenden Zusammensetzung getaucht wird:A wafer with a silicon substrate and aluminum and SiO₂ layers, in which a pattern for through-hole order cracks (via hole outlines) in the SiO₂ is cleaned and promoted adhesion as in Procedure 1. Only on the exposed aluminum surface of the verse with the pattern That part is selectively deposited Pd by the wafer for 30 seconds to 50 minutes at a temperature in the range of -5 ° C to 80 ° C in a solution of the following composition is dived:
PdCl₂0,5-25 g/l Chlorwasserstoffsäure (HCl)0-10 ml/l NH₄OH (27%) (Ammoniumhydroxid)50-300 ml/l NH₄Cl (Ammoniumchlorid)5-40 g/l NaH₂PO₂ · H₂O (Natriumhypophosphit)0-30 g/l Ammoniumhydroxid auf pH 6 bis 12.PdCl₂0.5-25 g / l Hydrochloric acid (HCl) 0-10 ml / l NH₄OH (27%) (ammonium hydroxide) 50-300 ml / l NH₄Cl (ammonium chloride) 5-40 g / l NaH₂PO₂ · H₂O (sodium hypophosphite) 0-30 g / l Ammonium hydroxide to pH 6 to 12.
Ein Wafer mit einem Siliziumsubstrat und Aluminium- und SiO₂-Schichten, bei dem ein Muster für Durchgangslochumrisse (via hole outlines) im SiO₂ gebildet ist, wird gereinigt und die Adhäsion gefördert wie in Verfahren 1. Nur auf der exponierten Aluminiumoberfläche des mit dem Muster verse henen Teils wird selektiv Pd abgeschieden, indem das Wafer für 30 Sekunden bis 50 Minuten bei einer Temperatur im Bereich von -5°C bis 80°C in eine Lösung der folgenden Zusammensetzung getaucht wird:A wafer with a silicon substrate and aluminum and SiO₂ layers, in which a pattern for through-hole outlines (via hole outlines) is formed in the SiO₂, is cleaned and promoted adhesion as in Procedure 1. Only on the exposed aluminum surface of the verse with the pattern That part is selectively deposited Pd by the wafer for 30 seconds to 50 minutes at a temperature in the range of -5 ° C to 80 ° C in a solution of the following composition is dived:
PdCl₂0,5-25 g/l
HCl0-10 ml/l
NH₄OH (27%)50-500 ml/l
Na₂EDTA (Äthylendiamin-Tetraessigsäure Dinatriumsalz)5-60 g/l
Hydrazinhydrat0-5 g/l
H₂NNH₂ · H₂O
Ammoniumhydroxid auf pH 4 bis 12.PdCl₂0.5-25 g / l HCl0-10 ml / l NH₄OH (27%) 50-500 ml / l Na₂EDTA (ethylenediaminetetraacetic acid disodium salt) 5-60 g / l hydrazine hydrate0-5 g / l H₂NNH₂ · H₂O
Ammonium hydroxide to pH 4 to 12.
Ein Wafer mit einem Siliziumsubstrat und mit Aluminium- und SiO₂-Schichten, bei dem ein Muster für Durchgangsumrisse (via outlines) in SiO₂ gebildet ist, wird in einem Ultra schallreinigungsgerät mit Wasser oder mit eine oberflächenak tive Substanz wie Spülmittel enthaltendem Wasser gereinigt und die Adhäsion wie in Verfahren 1 gefördert. Auf dem so vorbe reiteten Aluminium wird in folgenden drei Schritten Kupfer stromlos abgeschieden:A wafer with a silicon substrate and with aluminum and SiO₂ layers, in which a pattern for passage outlines (via outlines) in SiO₂ is formed in an Ultra sound cleaning device with water or with a surface ac tive substance such as water containing detergent and the adhesion is promoted as in method 1. On the way over mounted aluminum becomes copper in the following three steps separated without current:
- (I) Die exponierte Aluminiumoberfläche des mit dem Muster versehenen Teils wird selektiv mit Palladium aktiviert, indem entweder in die Lösung nach Verfahren 8 oder in die Lösung nach Verfahren 9 bei -5 bis 80°C für 2 Sekunden bis 5 Minuten getaucht wird.(I) The exposed aluminum surface of the with the The patterned part is selectively activated with palladium, either in the solution according to method 8 or in the Solution according to method 9 at -5 to 80 ° C for 2 seconds to 5 Minutes.
- (II) Das Teil wird mit deionisiertem Wasser für 1-10 Minuten gespült.(II) The part is made with deionized water for 1-10 Minutes rinsed.
- (III) Durch Tauchen für 1-60 Minuten bei 20-80°C in der Lösung nach Verfahren 6 (III) wird selektiv auf der durch Palladium aktivierten Oberfläche stromlos Kupfer abgeschie den.(III) By diving for 1-60 minutes at 20-80 ° C in the Solution according to method 6 (III) is selectively based on Palladium activated surface de-energized copper the.
Ein Wafer mit einem Siliziumsubstrat wird mit Aluminium be stäubt, mit SiO₂ mit einem Muster versehen und gereinigt, die Adhäsion wird gefördert, es wird mit Palladium aktiviert und gespült wie in Verfahren 10. Selektiv auf der mit Palladium aktivierten Oberfläche wird durch Tauchen für 1-60 Minuten bei 20-80°C in der Lösung nach Verfahren 1, 2 oder 5 stromlos Nickel abgeschieden.A wafer with a silicon substrate is coated with aluminum dusted, patterned and cleaned with SiO₂, the adhesion is promoted, it is activated with palladium and rinsed as in Method 10. Selectively on that with palladium activated surface is applied by diving for 1-60 minutes 20-80 ° C in the solution according to method 1, 2 or 5 without current Nickel deposited.
Ein Wafer mit einem Siliziumsubstrat wird mit SiO₂ überzo gen, zur Definition von Verbindungsleitungen und Kontaktlö chern (Löcher über Segmenten des Bauteils) wird ein Muster gebildet, wonach Titansilizid (TiSi₂) auf den freigelegten Siliziumoberflächen (die nicht mit SiO₂ überzogen sind) in den Verbindungsleitungen und Kontaktlöchern gebildet wird, und zwar mit einem bekannten Verfahren. Alternativ kann Wolframsi lizid (WSi x ) anstelle von Titansilizid (TiSi x ) gebildet werden. Um Nickel selektiv auf Titansilizid (oder Wolframsili zid) in Verbindungsleitungen und Kontaktlöchern abzuscheiden, werden Verfahrensschritte gemäß der Erfindung verwendet. Die Verfahrensschritte für die Nickelabscheidung sind wie folgt.A wafer with a silicon substrate is coated with SiO₂, to define connecting lines and contact holes (holes over segments of the component) a pattern is formed, after which titanium silicide (TiSi₂) on the exposed silicon surfaces (which are not coated with SiO₂) in the connecting lines and contact holes is formed by a known method. Alternatively Wolframsi lizid (WSi x), instead of titanium silicide (TiSi x) are formed. In order to selectively deposit nickel on titanium silicide (or tungsten silicide) in connecting lines and contact holes, process steps according to the invention are used. The process steps for the nickel deposition are as follows.
- (I) Das Silizid in den Verbindungsleitungen und Kon taktlöchern wird für eine Sekunde bis 3 Minuten in H₂O : HF wie 50 : 1 gereinigt. (I) The silicide in the connecting lines and con is clock holes for one second to 3 minutes in H₂O: HF like 50: 1 cleaned.
- (II) Das Teil wird mit deionisiertem Wasser für 1-10 Minuten gespült.(II) The part is made with deionized water for 1-10 Minutes rinsed.
- (III) Durch Tauchen in 5-50%ige wäßrige Lösung des kom merziellen Aktivators NIKLAD 262® bei 20-60°C für 5 Se kunden bis 30 Minuten wird das freigelegte Silizid auf dem mit dem Muster versehenen Teil selektiv mit Palladium aktiviert.(III) By dipping in 5-50% aqueous solution of the com commercial activator NIKLAD 262® at 20-60 ° C for 5 Se The exposed silicide is applied to the customer for up to 30 minutes selectively activated part of the pattern provided with palladium.
- (IV) Das Teil wird mit deionisiertem Wasser für 1-10 Minuten gespült.(IV) The part is made with deionized water for 1-10 Minutes rinsed.
- (V) Durch Tauchen für 1-60 Minuten bei 20-80°C in modi fizierte kommerzielle Lösung NIKLAD 752® bei pH zwischen 5 und 11 wird selektiv auf der palladiumaktivierten Oberfläche stromlos Nickel abgeschieden. Der pH-Wert der Lösung wird mit Ammoniumhydroxid bei 22°C eingestellt.(V) By diving for 1-60 minutes at 20-80 ° C in modes nified commercial solution NIKLAD 752® at pH between 5 and 11 becomes selective on the palladium-activated surface electroless nickel deposited. The pH of the solution is measured with Set ammonium hydroxide at 22 ° C.
Ein Wafer mit einem Siliziumsubstrat wird mit SiO₂ überzogen und dann zur Definition von Verbindungsleitungen und Kontakt löchern mit einem Muster versehen. Zur selektiven Abscheidung von Nickel auf Silizium in Verbindungsleitungen und Kontaktlö chern wird ein Verfahren nach der Erfindung verwendet. Die Verfahrensschritte für die Nickelabscheidung sind wie folgt:A wafer with a silicon substrate is coated with SiO₂ and then to define connection lines and contact provide holes with a pattern. For selective separation of nickel on silicon in connecting lines and contact sol A method according to the invention is also used. The Process steps for nickel deposition are as follows:
- (I) Das Silizium in Verbindungsleitungen und Kontaktlö chern wird gereinigt und die Adhäsion in HNO₃ : HF : H₂O im Volumenverhältnis von 25 : 2 : 25 für 10 Sekunden bis 15 Minuten bei 20-50°C gefördert.(I) The silicon in connecting lines and contact sol chern is cleaned and the adhesion in HNO₃: HF: H₂O in Volume ratio of 25: 2: 25 for 10 seconds to 15 minutes promoted at 20-50 ° C.
- (II) Das Teil wird mit deionisiertem Wasser für 1-10 Minuten gespült. (II) The part is made with deionized water for 1-10 Minutes rinsed.
- (III) Selektiv auf der exponierten Siliziumoberfläche des mit dem Muster versehenen Teils wird stromlos Nickel abge schieden, indem das Teil für 1-60 Minuten bei 20-75°C in modi fizierte kommerzielle Lösung NIPOSIT 468® bei pH 6 bis 10 getaucht wird.(III) Selectively on the exposed silicon surface of the the part provided with the sample is de-energized nickel Divide by the part for 1-60 minutes at 20-75 ° C in modes nified commercial solution NIPOSIT 468® at pH 6 to 10 is dipped.
Die oben angeführten Beispiele dienen zur Illustration der praktischen Anwendung der Erfindung und sollen die vorliegende Erfindung nicht auf diese spezifischen Verfahren beschränken. Es wurde allgemein ein stromloses Abscheideverfahren für die IC-Herstellung beschrieben.The examples above serve to illustrate the practical application of the invention and are intended to the present Do not limit the invention to these specific methods. It has generally been an electroless plating process for the IC production described.
Claims (38)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US4766787A | 1987-05-07 | 1987-05-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3815569A1 true DE3815569A1 (en) | 1988-12-29 |
Family
ID=21950276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE3815569A Withdrawn DE3815569A1 (en) | 1987-05-07 | 1988-05-06 | Method for the selective deposition of a conductive material in the fabrication of integrated circuits |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPS6439041A (en) |
| KR (1) | KR880014656A (en) |
| DE (1) | DE3815569A1 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0387098A2 (en) * | 1989-03-10 | 1990-09-12 | Fujitsu Limited | Process for making a multilevel interconnection structure |
| EP0397131A2 (en) * | 1989-05-09 | 1990-11-14 | Fujitsu Limited | Method of manufacturing a contact in semiconductor devices |
| EP0397462A2 (en) * | 1989-05-09 | 1990-11-14 | Motorola, Inc. | Contact structure for semiconductor integrated circuits |
| EP0459772A2 (en) * | 1990-05-31 | 1991-12-04 | Canon Kabushiki Kaisha | Method of forming the wiring of a semiconductor circuit |
| EP0514888A1 (en) * | 1991-05-23 | 1992-11-25 | Canon Kabushiki Kaisha | Method of forming a contact pad by selective deposition of a metal film |
| EP0662710A1 (en) * | 1994-01-11 | 1995-07-12 | Texas Instruments Incorporated | Method of fabricating a conducting connection between at least two metallisations of an integrated circuit |
| US8187964B2 (en) | 2007-11-01 | 2012-05-29 | Infineon Technologies Ag | Integrated circuit device and method |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0769162B2 (en) * | 1990-04-23 | 1995-07-26 | 大日本スクリーン製造株式会社 | Automatic focusing device for optical inspection system |
| US6657309B1 (en) | 1999-02-08 | 2003-12-02 | Rohm Co., Ltd. | Semiconductor chip and semiconductor device of chip-on-chip structure |
| JP2000228486A (en) * | 1999-02-08 | 2000-08-15 | Rohm Co Ltd | Semiconductor chip and semiconductor device of chip-on- chip structure |
| JP2005536628A (en) * | 2002-04-03 | 2005-12-02 | アプライド マテリアルズ インコーポレイテッド | Electroless deposition method |
| JP5644065B2 (en) * | 2009-06-19 | 2014-12-24 | 三菱化学株式会社 | Field effect transistor |
| JP6411279B2 (en) * | 2015-05-11 | 2018-10-24 | 東京エレクトロン株式会社 | Plating process and storage medium |
-
1988
- 1988-05-06 DE DE3815569A patent/DE3815569A1/en not_active Withdrawn
- 1988-05-07 KR KR1019880005293A patent/KR880014656A/en not_active Application Discontinuation
- 1988-05-07 JP JP63111367A patent/JPS6439041A/en active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0387098A2 (en) * | 1989-03-10 | 1990-09-12 | Fujitsu Limited | Process for making a multilevel interconnection structure |
| EP0387098A3 (en) * | 1989-03-10 | 1991-08-14 | Fujitsu Limited | Process for making a multilevel interconnection structure |
| EP0397131A2 (en) * | 1989-05-09 | 1990-11-14 | Fujitsu Limited | Method of manufacturing a contact in semiconductor devices |
| EP0397462A2 (en) * | 1989-05-09 | 1990-11-14 | Motorola, Inc. | Contact structure for semiconductor integrated circuits |
| EP0397131A3 (en) * | 1989-05-09 | 1991-03-27 | Fujitsu Limited | Method of manufacturing a contact in semiconductor devices |
| EP0397462A3 (en) * | 1989-05-09 | 1991-04-17 | Motorola, Inc. | Contact structure for semiconductor integrated circuits |
| EP0459772A2 (en) * | 1990-05-31 | 1991-12-04 | Canon Kabushiki Kaisha | Method of forming the wiring of a semiconductor circuit |
| EP0459772A3 (en) * | 1990-05-31 | 1992-06-03 | Canon Kabushiki Kaisha | Semiconductor circuit device, manufacturing method thereof, and method for forming wiring of the semiconductor circuit |
| US5404046A (en) * | 1990-05-31 | 1995-04-04 | Canon Kabushiki Kaisha | Flat semiconductor wiring layers |
| US6245661B1 (en) | 1990-05-31 | 2001-06-12 | Canon Kabushiki Kaisha | Method of producing a wiring for a semiconductor circuit |
| EP0514888A1 (en) * | 1991-05-23 | 1992-11-25 | Canon Kabushiki Kaisha | Method of forming a contact pad by selective deposition of a metal film |
| US5476815A (en) * | 1991-05-23 | 1995-12-19 | Canon Kabushiki Kaisha | Manufacturing method of semiconductor device |
| EP0662710A1 (en) * | 1994-01-11 | 1995-07-12 | Texas Instruments Incorporated | Method of fabricating a conducting connection between at least two metallisations of an integrated circuit |
| US8187964B2 (en) | 2007-11-01 | 2012-05-29 | Infineon Technologies Ag | Integrated circuit device and method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6439041A (en) | 1989-02-09 |
| KR880014656A (en) | 1988-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69226411T2 (en) | Manufacture of a conductive area in electronic devices | |
| DE3885834T2 (en) | Soldering point and method of accomplishing it. | |
| DE2839234C2 (en) | ||
| US6054172A (en) | Copper electroless deposition on a titanium-containing surface | |
| DE69624130T2 (en) | METHOD FOR PRODUCING A SILICON / INTEGRATED CIRCUIT WAFER | |
| US6180523B1 (en) | Copper metallization of USLI by electroless process | |
| US5380560A (en) | Palladium sulfate solution for the selective seeding of the metal interconnections on polyimide dielectrics for electroless metal deposition | |
| US5169680A (en) | Electroless deposition for IC fabrication | |
| DE69506948T2 (en) | Selective etching of TiW for C4 production | |
| US5907790A (en) | Aluminum-palladium alloy for initiation of electroless plating | |
| DE69333604T2 (en) | PVD and DVD formed refractory metal covered metal traces and low resistivity through holes | |
| US6486055B1 (en) | Method for forming copper interconnections in semiconductor component using electroless plating system | |
| DE69012360T2 (en) | Method for producing a semiconductor device in the currentless deposition of metal. | |
| DE3815569A1 (en) | Method for the selective deposition of a conductive material in the fabrication of integrated circuits | |
| DE102006001253A1 (en) | Metallic layer manufacturing method for manufacturing e.g. integrated circuit, involves implementing electroless wet-chemical precipitating process, and producing electrical field in electrolytic solution to precipitate metal | |
| DE69221430T2 (en) | Method for forming a metal conductor for a semiconductor device | |
| WO2004099467A1 (en) | Compositions for the currentless deposition of ternary materials for use in the semiconductor industry | |
| DE102006056624A1 (en) | Forming an adjusted copper compound in the copper-containing metal surface comprises applying a precursor material on the surface, forming a semiconductor component in a first dielectric layer and activating a chemical reaction of nitrogen | |
| DE102005057075B4 (en) | Semiconductor device having a copper alloy as a barrier layer in a Kupfermetallisierungsschicht and method for its preparation | |
| DE102011050953B4 (en) | Semiconductor device and method for its production | |
| DE102015107041A1 (en) | A method of processing a semiconductor workpiece and a semiconductor workpiece | |
| DE3705152C2 (en) | ||
| DE10018025A1 (en) | Production of solderable surface on circuit carriers in circuit board manufacture comprises preparing a dielectric substrate having copper structures, producing solderable surfaces, and forming functional surfaces in functional regions | |
| DE10015213C1 (en) | Electronic or micro-electronic component is formed by number of insulation layers on substrate structured for free surfaces to be activated so that seeded by metallizing solution | |
| DE10015214C1 (en) | Process for metallizing an insulator and / or a dielectric |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8139 | Disposal/non-payment of the annual fee |