DE2802526A1

DE2802526A1 - CONTROL DEVICE FOR ELEVATOR SYSTEMS

Info

Publication number: DE2802526A1
Application number: DE19782802526
Authority: DE
Inventors: Joseph Bittar; John Charles Doane
Original assignee: Otis Elevator Co
Current assignee: Otis Elevator Co
Priority date: 1977-01-21
Filing date: 1978-01-20
Publication date: 1978-07-27
Also published as: FI780167A; ES466234A1; BE863152A; AU507366B2; DK29278A; NL7800609A; BR7800304A; IT7847731A0; CA1116325A; GB1597641A; FR2377961A1; AU3234578A; SE7800708L; ZA78339B; ATA42878A; FR2377961B1; CH630318A5; NZ186049A; AT363220B; JPS5393546A

Description

Henkel, Kern, Feiler Cr Hänzel PatentanwälteHenkel, Kern, Feiler Cr Hänzel patent attorneys

280252b280252b

Otis Elevator Company SSoSSftS«, 80Otis Elevator Company SSoSSftS «, 80

New York, N.Y., V.St.A. Tel, 089/982085-87 New York, NY, V.St.A. Tel, 089 / 982085-87

——————————— Telex: 0529802 hnkld——————————— Telex: 0529802 hnkld

Telegramme: ellipsoidTelegrams: ellipsoid

2 0. Jan. 13782 Jan. 0, 1378

Die Erfindung bezieht sich allgemein auf Fahrstuhlsteuerungen und betrifft insbesondere eine Steuervorrichtung zur Steuerung der Arbeitsweise einer Anzahl von Kabinen bei einer Fahrstuhlanlage als überwachte Gruppe.The invention relates generally to elevator controls and more particularly relates to a control device for controlling the operation of a number of cars an elevator system as a monitored group.

Überwachende Steuervorrichtungen für Gruppen von Fahrstuhl-Kabinen bieten normalerweise den höchst wünschenswerten Vorteil, daß sie die Kabine auch dann in einem für die Bedienung der Stockwerke eines Gebäudes betriebsbereiten Zustand halten, wenn die Einrichtung zur Steuerung der Kabinen als überwachte Gruppe ausfällt. Zu diesem Zweck werden üblicherweise eine Einzelsteuereinheit für jede Kabine und eine davon getrennte Überwachung-Steuereinheit zur Steuerung der Kabinen als überwachte Gruppe vorgesehen.Supervising control devices for groups of elevator cars usually offer the highly desirable advantage of being able to turn the cab into one for the operator keep the floors of a building operational if the device for controlling the cabins as monitored group fails. For this purpose, a control unit for each cabin and a a separate monitoring control unit is provided for controlling the cabins as a monitored group.

Die Einführung der sog. Mehrzweck-Rechner, die neben den Überwachungssteuerfunktionen für die Gruppe auch die Steuerfunktionen für jede einzelne Kabeine zu übernehmen vermögen, hatte bisher nur eine geringe Bedeutung für die Fahrstuhlindustrie, und zwar im Hinblick auf das Bestreben, den vorher genannten, wünschenswerten Vorteil beizubehalten. Kosten-The introduction of the so-called multipurpose calculator, which in addition to the Supervising control functions for the group are also able to take over the control functions for each individual cabin, was previously of little importance for the elevator industry, with a view to seeking to maintain the aforementioned desirable advantage. Costs-

809830/088"?809830/088 "?

Überlegungen verhinderten die Verwendung eines getrennten MeIr zweck-Rechners für jede Kabine der Fahrstuhlanlage zur Steuerung der jeweils zugeordneten Kabine sowie eines zusätzlichen Rechners zur Steuerung des Betriebs der Kabinen als überwachte Gruppe. Außerdem bedürfte die Verwendung von getrennten Mehr zweck-Rechnern bei einer Fahrstuhlanlage in der angegebenen Weise der Lösung des Problems der Übertragung oder Übermittlung von Steuersignalen zwischen dem Überwachungsrechner und den einzelnen Kabinensteuerrechnern.Considerations prevented the use of a separate multi-purpose computer for each car of the elevator system Control of the assigned cabin as well as an additional computer for controlling the operation of the cabin as a monitored group. In addition, the use of separate multi-purpose computers would require an elevator system in the specified way of solving the problem of transmission or transmission of control signals between the monitoring computer and the individual cabin control computers.

Neuere Entwicklungen auf dem Gebiet der Halbleitertechnik führten zur kostensparenden Herstellung von Vorrichtungen, wie Mikroprozessoren und Halbleiterspeichern, die für spezielle Zwecke programmierbar sind. Die Verwendung eines getrennten Mikroprozessors mit Speicher, der jeder einzelnen Kabine der Gruppe zugeordnet und so programmiert ist, daß er die Arbeitsweise der zugeordneten Kabine steuert, sowie einer weiteren Mikroprozessor- und Speicherkombination, die zur Steuerung dir Arbeitsweise der einzelnen Kabinen als überwachte Gruppe programmiert ist, ist nunmehr wirtschaftlich durchführbar. Für die Betriebsfähigkeit stützt sich eine solche Fahrstuhlsteuervorrichtung auf die Fähigkeit der für die Überwachung der Steuerfunktionen vorgesehenen Mikroprozessor- und Speicherkombination, die Überwachungssignale zu den den einzelnen Kabinen der Fahrstuhlanlage zugeordneten Prozessoren und Speichern empfangen und diese Signale zu ihnen übermitteln zu können.Recent developments in the field of semiconductor technology have led to the cost-saving manufacture of devices, such as microprocessors and semiconductor memories that are programmable for special purposes. The use of a separate Microprocessor with memory allocated to each cabin in the group and programmed to do so controls the operation of the assigned cabin, as well as another microprocessor and memory combination that is used for Controls the way the individual cabins work as monitored Group is programmed is now economically feasible. A such elevator control device on the ability of the microprocessor provided for monitoring the control functions and memory combination, the monitoring signals assigned to the individual cars of the elevator system Processors and memories and to be able to transmit these signals to them.

Aufgabe der Erfindung ist damit die Schaffung einer verbesserten Gruppenüberwachungs-Fahrstuhlsteuervorrichtung, insbesondere unter Verwendung moderner elektrischer Schaltausrüstung. The object of the invention is thus to create an improved Group surveillance elevator control device, particularly using modern electrical switching equipment.

Die Erfindung bezweckt dabei auch die Schaffung einer Vorrichtung, die eine Gruppenüberwachungs-Fahrstuhlsteuervor-The invention also aims to create a device the one group monitoring elevator control

809830/088?809830/088?

-ίο- 2eO2S2b-ίο- 2eO2S2b

richtung mit einer Mikroprozessor- und Speicherkombination in die Lage versetzt, Signale zu einer oder mehreren, den Kabinen der Fahrstuhlanlage zugeordneten Mikroprozessor- und Speicherkombinationen zu übertragen und von ihnen zu empfan-direction with a microprocessor and memory combination in a position to send signals to one or more, the To transfer and receive from them microprocessor and memory combinations assigned to the elevator system.

Diese Aufgabe wird durch die in den beigefügten Patentansprüchen gekennzeichneten Merkmale gelöst.This object is achieved by the features characterized in the attached patent claims.

Mit der Erfindung wird also eine Steuervorrichtung für eine Fahrstuhlanlage mit einer Anzahl von Kabinen geschaffen, die mehrere Stockwerke bedienen. Die Fahrstuhlanlage umfaßt eine Gruppensteuereinrichtung mit Hallen-Meldeeinheiten zur Lieferung von Hallenrufsignalen und jeder einzelnen Kabine der Anlage zugeordnete Kabinensteuereinrichtungen mit Kabinen-Betätigungs vorrichtung, Kabinenrufspeicher- oder -meldeeinheit und Kabinenposition-Anzeigeeinheit, von denen die beiden zuletzt genannten Einheiten Kabinenruf- bzw. Kabinenstellungssignale liefern. In Abhängigkeit von den Hallenrufsignalen, den Kabinenrufsignalen und den Kabinenstellungssignalen liefert die Steuervorrichtung erste und zweite Kabinensteuersignale und Gruppensteuersignale, die an die den jeweiligen Kabinen einzeln zugeordneten Kabinen-Betätigungseinheiten angelegt werden, um diese zu veranlassen, die zugeordnete Kabine als Teil einer überwachten Gruppe zu steuern. Die Steuervorrichtung umfaßt Kabinen-Prozessoreinheiten, Gruppen-Prozessoreinheiten und Programmspeichereinheiten zur Speicherung von Steuerprogrammen aus Befehlen in Form eines Kabinenbefehlsprogramms und eines Grupperibefehlsprogramms. Die Kabinen-Prozessoreinheit führt bei Befolgung des Kabinenbefehlspro gramms schrittweise und nacheinander einen ersten Satz von Operationen durch, um in Abhängigkeit von Kabinenruf- und -Stellungssignalen einer bestimmten Kabine erste Kabinensteuersignale zu erzeugen und diese der der bestimmten Kabine zugeordneten Kabinen-Betätigungsvorrichtung einzugeben"undWith the invention, a control device for an elevator system is created with a number of cars that serve several floors. The elevator system includes a group control device with hall reporting units for delivery of hall call signals and car control devices with car actuation assigned to each individual car of the system device, car call storage or notification unit and car position display unit, the two of which last-mentioned units deliver car call or car position signals. Depending on the hall call signals, the control device supplies first and second car control signals to the car call signals and the car position signals and group control signals which are sent to the car operating units individually assigned to the respective car can be created to cause them to control the assigned car as part of a monitored group. The control device comprises cabin processor units, group processor units and program storage units for Storage of control programs from commands in the form of a cabin command program and a group command program. The car processor unit performs when the car command is followed gram, step by step and one after the other, to carry out a first set of operations, depending on the car call and position signals of a specific car to generate first car control signals and those of the specific car assigned car operating device "and

809830/0809830/0

28ü252b - 11 -28ü252b - 11 -

letztere zu veranlassen, die zugeordnete Kabine in spezieller Weise zu betätigen bzw. anzusteuern. Die Gruppenprozessoreinheit führt bei Befolgung ihres Gruppenbefehlsprogramms schrittweise und nacheinander einen zweiten Satz von Operationen durch, um in Abhängigkeit von ausgewählten ersten Kabinensteuerund Hallenrufsignalen Gruppensteuersignale zu liefern und diese der (den) Kabinenprozessoreinheit(en) einzugeben. In Abhängigkeit von den Gruppensteuersignalen erzeugt die Kabinenprozessoreinheit zweite Kabinensteuersignale, die den einzelnen Kabinen-Betätigungsvorrichtungen eingegeben werden, um diese zu veranlassen, die Kabinen als Mitglieder einer überwachten Gruppe zu betreiben.to cause the latter to operate or control the assigned car in a special way. The group processing unit performs a second set of operations step by step and in sequence, following its group command program through to, depending on the selected first car control and Hall call signals to deliver group control signals and to input these to the car processor unit (s). Depending on the group control signals, the car processor unit generates second car control signals, which are input to the individual booth actuators to cause them to join the booths as members operated by a monitored group.

Im folgenden ist eine bevorzugte Ausführungsform der Erfindung anhand der beigefügten Zeichnung näher erläutert. Es zeigen:The following is a preferred embodiment of the invention explained in more detail with reference to the accompanying drawing. Show it:

Fig. 1A ein vereinfachtes Blockschaltbild eines Teils einer Vorrichtung gemäß einer bevorzugten Ausführungsform der Erfindung, die allen Kabinen einer Fahrstuhlanlage zugeordnet ist, um diese Kabinen als überwachte Gruppe zu steuern,1A shows a simplified block diagram of part of a device according to a preferred embodiment of the invention, which is assigned to all the cabins of an elevator system in order to monitor these cabins Control group,

Fig. 1B ein vereinfachtes Blockschaltbild eines Abschnitts der erfindungsgemäßen Vorrichtung in Zuordnung zu einer Einzelkabine der Fahrstuhlanlage zur Steuerung der betreffenden Kabine,1B shows a simplified block diagram of a section of the device according to the invention in association with a single cabin of the elevator system to control the cabin concerned,

Fig. 2 ein vereinfachtes Schaltbild einiger Hallenrufschaltungen der Gruppensteuereinrichtung einer Fahrstuhlanlage, in welchem die Hallenruf-Kopplungsschaltungen in Blockschaltbildform dargestellt sind,Fig. 2 is a simplified circuit diagram of some hall call circuits the group control device of an elevator system in which the hall call coupling circuits are shown in block diagram form,

Fig. 3A und 3B vereinfachte Schaltbilder eines Abschnitts der den Hallenrufschaltungen nach Fig. 2 zugeordneten Hallenruf-Wählschaltung der erfindungsgemäßen Steuervorrichtung, 3A and 3B are simplified circuit diagrams of a portion of those associated with the hall call circuits of FIG Hall call selection circuit of the control device according to the invention,

809830/088*?809830/088 *?

280252b280252b

Fig. 4, 5 und 6 gemeinsam ein vereinfachtes Schaltbild eines Teils der Schaltung der erfindungsgemäßen Steuervorrichtung zur Lieferung von Signalen zur Steuerung einer Anzahl von Kabinen als überwachte Gruppe,4, 5 and 6 together show a simplified circuit diagram of part of the circuit of the control device according to the invention for supplying signals for controlling a number of cars as a monitored group,

Fig. 7, 8, 9-A. und 9B gemeinsam ein vereinfachtes Schaltbild einer Signalübertragungsschaltung zur Verbindung des in den Fig. 4 bis 6 dargestellten Teils der Steuervorrichtung mit den den einzelnen Kabinen zugeordneten Schaltungen,Figures 7, 8, 9-A. and FIG. 9B together is a simplified circuit diagram a signal transmission circuit for connecting the 4 to 6 shown part of the control device with the assigned to the individual cabins Circuits,

Fig. 10 ein vereinfachtes Schaltbild einer einer Einzelkabine zugeordneten Signalübertragungsschaltung zur Verbindung der Schaltung gemäß den Fig. 7, 8, 9A und 9B mit der zugeordneten Kabinensteuerschaltung,10 shows a simplified circuit diagram of a signal transmission circuit assigned to a single cabin for connection the circuit according to FIGS. 7, 8, 9A and 9B with the assigned car control circuit,

Fig. 11, 12 und 13 gemeinsam ein vereinfachtes Schaltbild einer einer Einzelkabine zugeordneten Steuerschaltung zur Lieferung von Signalen für die Steuerung der zugeordneten Kabine,11, 12 and 13 together show a simplified circuit diagram a control circuit assigned to a single cabin for supplying signals for controlling the assigned one Cabin,

Fig. 14 ein vereinfachtes Schaltbild eines Teils einer Kabine nruf-Wählschaltung der Steuervorrichtung für eine Einzelkabine,14 is a simplified circuit diagram of part of a car call selection circuit of the control device for a Single cabin,

Fig. 15 ein vereinfachtes Schaltbild einiger der einer Einzelkabine zugeordneten Kabinenrufschaltungen, in welchem die Kabinenruf-Kopplung-sschaltungen in Blockschal tbildform dargestellt sind, Figure 15 is a simplified circuit diagram of some of a single cabin assigned car call circuits, in which the car call coupling circuits are shown in block diagram form,

Fig. 16 ein vereinfachtes Schaltbild der einer Einzelkabine zugeordneten KabinensteuersignaL-Wählschaltung, in welchem die. Kopplungs schaltungen für die Kabinenbetätigungsvorrichtung in Blockschaltbildform dargestellt sind,16 shows a simplified circuit diagram of the car control signal selection circuit assigned to a single car, in which the. Coupling circuits for the car operating device shown in block diagram form are,

809830/0887809830/0887

Fig. 17 ein vereinfachtes Schaltbild der einer Einzelkabine zugeordneten Kabinen-Betätigungsvorrichtung,17 shows a simplified circuit diagram of a single cabin assigned cabin actuation device,

Fig. 18A, 18B und 18C Schaltbilder der Koppimgselektronik bzw. Schaltungen für die einzelnen Blöcke gemäß Fig. 2, 15 b^w. 16 und18A, 18B and 18C are circuit diagrams of the coupling electronics or circuits for the individual blocks according to FIG. 2, 15 b ^ w. 16 and

Fig. 19 ein Zeitsteuerdiagramm zur Darstellung der Charakteristika bzw. Kennlinien einiger der von der erfindungsgemäßen Vorrichtung erzeugten Signale.19 is a timing chart showing the characteristics or characteristics of some of the signals generated by the device according to the invention.

Die vereinfachten Blockschaltbilder nach den Fig. 1A und 1B veranschaulichen eine Steuervorrichtung für eine Fahrstuhlanlage mit einer Anzahl von Kabinen a, b ... h (Kabinen c - g nicht dargestellt) zur Bedienung einer Anzahl von Stockwerken eines nicht dargestellten Gebäudes. Die Fahrstuhlanlage umfaßt eine als ausgezogener rechteckiger Block GCE (Fig. 1A) dargestellte Gruppensteuereinrichtung, die allen Kabinen a, b ... h gemeinsam zugeordnet ist, und eine der Kabine a zugeordnete, als rechteckiger Block CCE(a) (Fig. 1B) dargestellte Kabinensteuereinrichtung. Die Steuervorrichtung umfaßt eine Gruppenprozessoreinheit GPM (Fig. 1A), eine Kabinenprozessoreinheit CPM (Fig. 1B), die beide durch gestrichelte rechteckige Blöcke dargestellt sind, sowie Programmspeichereinheiten, die als getrennte, ausgezogen eingezeichnete, rechteckige Blöcke GROM und CROM(a) (Fig. 1A bzw. 1B) dargestellt sind.The simplified block diagrams according to FIGS. 1A and 1B illustrate a control device for an elevator system with a number of cabins a, b ... h (cabins c-g not shown) for serving a number of floors of a building, not shown. The elevator system comprises an extended rectangular block GCE (Fig. 1A) group control device shown, which is assigned to all cabs a, b ... h in common, and one assigned to cab a, Car control device shown as rectangular block CCE (a) (Fig. 1B). The control device comprises a group processor unit GPM (Fig. 1A), a cabin processor unit CPM (Fig. 1B), both represented by dashed rectangular blocks, as well as program storage units, shown as separate, solid drawn, rectangular blocks GROM and CROM (a) (Fig. 1A and 1B) are.

Bei der dargestellten Ausführungsform umfassen die Gruppenprozessoreinheit GPM und die Kabinenprozessoreinheit CPM eine Anzahl von Schaltungen bzw. Schaltkreisen, die in Form verschiedener, geschlossener rechteckiger Blöcke dargestellt sind, welche ihrerseits durch Linien bzw. Leitungen zweier verschiedener Dicken miteinander verbunden sind. Die schmäleren dieser Leitungen bzw. Linien geben die einzelnen Signal-In the illustrated embodiment, the group processor units comprise GPM and the cabin processor unit CPM a number of circuits or circuits in the form different, closed rectangular blocks are shown, which in turn by lines or lines of two of different thicknesses are connected to each other. The narrower of these lines or lines give the individual signal

809830/088?809830/088?

2802b2b2802b2b

leitungsverbindungen zwischen den Schaltkreisen an, während die breiteren Linien eine Anzahl von Signalleitungsverbindungen zwischen den Schaltkreisen bedeuten. Die beiden Signalleitungsarten gemäß den Fig. 1A und 1B sind auch mit entsprechenden Pfeilköpfen versehen, um an den zweckmäßigen Stellen die Richtung des Signalstroms zwischen den verschiedenen, die Schaltkreise darstellenden Blöcken anzudeuten. Die im Blockschaltbild mit einem an das betreffende Bezugszeichen angehängten, in Klammern stehenden kleinen Buchstaben bezeichneten Blöcke stellen die Schaltungen dar, die jeweils einer bestimmten Kabine der Fahrstuhlanlage einzeln zugeordnet sind. Darüber hinaus stellt das Blockschaltbild gemäß Fig. 1B die der Kabine a zugeordnete Schaltung dar, wobei zu beachten ist, daß ähnliche Schaltungen für jede weitere Kabine der Fahrstuhlanlage vorgesehen sind. Da die den einzelnen Kabinen zugeordneten Schaltungen jeweils einander ähnlich sind, ist die Darstellung der offenbarten Ausführungsform der Erfindung überall dort, wo dies zweckmäßig erschien, vereinfacht worden, indem nur die der Kabine a zugeordnete Schaltung veranschaulicht ist, obgleich dabei zu beachten ist, daß die veranschaulichte Vorrichtung für eine Anlage mit bis zu acht Kabinen a - h verwendbar ist.line connections between the circuits while the wider lines a number of signal line connections mean between the circuits. The two types of signal lines according to FIGS. 1A and 1B are also provided with corresponding ones Arrowheads are provided to indicate the direction of the signal flow between the different, to indicate the blocks representing the circuits. The small letters in brackets in the block diagram with a small letter appended to the relevant reference number The designated blocks represent the circuits that are individually assigned to a specific car of the elevator system are. In addition, the block diagram according to FIG. 1B shows the circuit assigned to the car a, where it should be noted that similar circuits are provided for each additional car of the elevator system. Since the individual Circuits associated with cabins are similar to one another, the illustration of the disclosed embodiment is illustrated in FIG Invention wherever this appeared appropriate, has been simplified by only the circuit assigned to the cabin a is illustrated, although it should be noted that the illustrated device for a system with up to eight Cabins a - h can be used.

Die Gruppen-Prozessoreinheit GPM (Fig. 1A) in Form eines Gruppenprozessors GPU und der zugeordneten Gruppen-Logikschaltungen, in Fig. 1A als eine Anzahl von rechteckigen Blöcken dargestellt, ist mit der Gruppen-Programmspeichereinheit GROM, einer Gruppen-Steuereinrichtung GCE und der Kabinen-Prozessoreinrichtung CPM (Fig. 1B) verbunden. Gemäß Fig. 1A verbinden zweiseitig wirkende bzw. zweirichtungs-Signalleitungen GDß-7 den Gruppenprozessor GPU und seine zugeordneten Gruppen-Logikschaltungen, die eine Gruppen/Kabinen-Logikschaltung G/C, eine Gruppen-Datenspeichereinheit GRAM und ein Gruppenregister GR umfassen. Die Ausgangsleitungen GA0-15 des Gruppenregisters GR verbinden-die Gruppen/-Kabinen-Logikschaltung G/C, die Gruppen-DatenspeichereinheitThe group processor unit GPM (Fig. 1A) in the form of a Group processor GPU and the associated group logic circuits, in Fig. 1A as a number of rectangular ones Blocks shown is with the group program storage unit GROM, a group control device GCE and the Cabin processor device CPM (Fig. 1B) connected. According to FIG. 1A, double-acting or bidirectional signal lines connect GDß-7 the group processor GPU and its associated group logic circuits which form a group / cabin logic circuit G / C, a group data storage unit GRAM and a group register GR. The output lines GA0-15 of the group register GR connect the group / car logic circuit G / C, the group data storage unit

8098 3 0/088?8098 3 0/088?

2802S262802S26

GRAM, die Gruppen-Progrämmspeichereinheit GROM und die Gruppenvorrichtung-Wählschaltung GESC.GRAM, the group program storage unit GROM and the group device selection circuit GESC.

Leitungen GIO-7 und GDO0-7 verbinden die Einheiten GROM und GRAM mit einer Gruppenschalteinheit GS, während die Leitungen GDjZ>-7 die Gruppenschalteinheit GS mit dem Gruppenprozessor GPU verbinden.Lines GIO-7 and GDO0-7 connect the units GROM and GRAM with a group switching unit GS, while the lines GDjZ> -7 the group switching unit GS with the group processor Connect GPU.

Getrennte bzw. Einzelsignalleitungen 1HU, 2HD ... THD verbinden die Gruppensteuereinrichtung GCE mit der Gruppenvorrichtung-Wählschaltung GESC zur Aufnahme von gespeicherte Hallenrufe darstellenden Signalen und zur Anlegung dieser Signale über die Leitung GD(S an die Gruppenprozessoreinheit GPU. Darüber hinaus liefert die Gruppenprozessoreinheit GPU über eine Leitung UD]J Signale an die Gruppenvorrichtung-Wählschaltung GESC, um diese zu veranlassen, über Leitungen 1HU, 2HD ... THD Hallenruf-Rückstellsignale zur Gruppensteuereinrichtung GCE zu übertragen.Separate or individual signal lines 1HU, 2HD ... THD connect the group control device GCE to the group device selection circuit GESC for recording and creating signals representing stored hall calls Signals via the line GD (S to the group processor unit GPU. In addition, the group processor unit GPU signals to the group device selection circuit via a line UD] J GESC, to initiate this, via lines 1HU, 2HD ... THD Hall call reset signals to the group control device Transfer to GCE.

Gemäß Fig. 1A verbinden die Leitungen DT0(a), DT0(b) ... DT0(h) die Gruppen/Kabinen-Logikschaltung G/C einzeln mit Kabinen/-Grüppen-Logikschaltungen, die ebenfalls als Teil der Gruppenprozessoreinheit vorgesehen und als rechteckige Blöcke C/G(a), C/G(b) und C/G(h) dargestellt sind. Die entsprechenden Schaltungen für die Kabinen c - g sind aus Vereinfachungsgründen nicht dargestellt. Weiterhin verbinden sieben Signalleitungen DT1 - DT7 die Logikschaltung G/C mit jeder einzelnen Kabinen/-Gruppen-Logikschaltung C/G(a) usw.According to Fig. 1A, the lines DT0 (a), DT0 (b) ... DT0 (h) connect the group / car logic circuit G / C individually to car / group logic circuits, which are also provided as part of the group processor unit and as rectangular blocks C / G (a), C / G (b) and C / G (h) are shown. The corresponding circuits for the cabins c - g are not shown for reasons of simplicity. Furthermore, seven signal lines connect DT1 - DT7 the logic circuit G / C with each individual cabin / group logic circuit C / G (a) etc.

In Fig. IA sind drei zusätzliche, getrennte bzw. Einzelsignalleitungen XC RDY(a) , XCRDY(b) und XCRDY(h) dargestellt, während die ähnlichen Leitungen für die Kabinen c bis g aus Vereinfachungsgründen nicht dargestellt sind. Gemäß Fig. 1A verbinden diese Leitungen die Gruppen/Kabinen-Logikschaltung G/C mit den Kabinen/Gruppen-Logikschaltungen C/G(a) usw. Die Logik-In Fig. 1A are three additional, separate or single signal lines XC RDY (a), XCRDY (b) and XCRDY (h) are shown, while the similar lines for the cabins c to g for the sake of simplicity are not shown. Referring to Figure 1A, these lines connect the group / cabin logic circuit G / C with the cabin / group logic circuits C / G (a) etc. The logic

809830/0887809830/0887

Schaltung G/C ist außerdem über eine Leitung GSUS an den Gruppenprozessor GPU (Fig. 1A) angeschlossen.Circuit G / C is also connected to the group processor GPU (Fig. 1A) via a line GSUS.

Im Blockschaltbild dsr Kabinenprozessoreinheit CPM (Pig. 1B) beziehen sich die mit dem Zusatz (a) versehenen Bezugszeichen auf die der Kabine a zugeordneten Schaltungen der Steuervorrichtung. Im Hinblick auf die gegenseitige Ähnlichkeit der den einzelnen Kabinen zugeordneten Schaltungen bezieht sich die folgende, auf die der Kabine a zugeordnete Schaltung beschränkte Beschreibung von Fig. 1B auch auf die restlichen, nicht dargestellten, den anderen Kabinen zugeordneten Schaltungen. In the block diagram of the cabin processor unit CPM (Pig. 1B) the reference numerals with the suffix (a) relate to the control device circuits assigned to the car a. With regard to the mutual similarity of the circuits assigned to the individual cabins, the following description of FIG. 1B, which is limited to the circuit assigned to the car a, also applies to the remaining ones, not shown, the other cabins associated circuits.

Die Kabinenprozessoreinheit CPM umfaßt einen Kabinenprozessor CPU(a) und zugeordnete Kabinen-Logikschaltungen, dargestellt in Form einer Anzahl von rechteckigen Blöcken, die zwischen den Kabinenprozessor CPU(a), die Kabinenprogrammspeichereinheit CROM(a), die Kabinensteuereinrichtung CCE(a) und die Kabinen/Gruppen-Logikschaltung C/G(a) der Gruppenprozessoreinheit GPM (Fig. 1A) eingeschaltet sind.The cabin processor unit CPM comprises a cabin processor CPU (a) and associated cabin logic circuits, shown in the form of a number of rectangular blocks placed between the car processor CPU (a), the car program storage unit CROM (a), the car control device CCE (a) and the car / group logic circuit C / G (a) of the group processor unit GPM (Fig. 1A) are turned on.

Gemäß Fig. 1B verbinden zweiseitig wirkende bzw. Zweirichtungs-Signalleitungen CD0(aJ - CETTaJ den Kabinenprozessor CPU(a) mit einer Kabinen-Datensehalteinheit SW(a) und einem Kabinenregister CR(a). Die Ausgangsleitungen CA0(a) - CA15 vom Kabinenregister CR(a) verbinden letzteres mit der Kabinendatenschalteinheit SW(a), der Kabinenprogrammspeichereinheit CROM(a) und der Kabinenvorrichtung-Wählschaltung CES(a). Die Kabinendatenschalteinheit SW(a) ist außerdem über Leitungen GCA0(a) GCA7(a); GCD^a) - GCD7CaJ und DTS(a) mit der Kabinen/Gruppen-Logikschaltung C/G(a) (Fig. 1A) verbunden. Weiterhin ist die Kabinendatenschalteinheit SW(a) über Leitungen CIO0(a) - CIO7(a) mit der Kabinenprogrammspeichereinheit CROM(a) und über Leitungen CDO0(a) - CDO7(a) mit der Kabinendatenspeichereinheit CRAM(a) verbunden. Der Kabinenprozessor CPU(a) jst über eine1B, bidirectional signal lines CD0 (aJ - CETTaJ) connect the car processor CPU (a) to a car data holding unit SW (a) and a car register CR (a). The output lines CA0 (a) - CA15 from the car register CR (a) connect the latter to the car data switch unit SW (a), the car program storage unit CROM (a) and the car device selection circuit CES (a). The car data switch unit SW (a) is also via lines GCA0 (a) GCA7 (a); GCD ^ a) - GCD7CaJ and DTS (a) connected to the cabin / group logic circuit C / G (a) (Fig. 1A). Furthermore, the car data switching unit SW (a) is connected to the car program storage unit CROM (a) via lines CIO0 (a) - CIO7 (a) and to the car data storage unit CRAM (a) via lines CDO0 (a) - CDO7 (a). The cabin processor CPU (a) jst via a

80983D/088780983D / 0887

28ü252b28ü252b

Leitung CSUS(a) mit der Kabinen/Gruppen-Logikschaltung C/G(a) verbunden (Fig. 1A).Line CSUS (a) with the cabin / group logic circuit C / G (a) connected (Fig. 1A).

Die vereinfachten Schaltbilder gemäß Fig. 2-18 enthalten eine Anzahl von handelsüblichen Schaltungen bzw. Schaltkreisen, die in diesen Schaltbildern mit Bezugsziffern entsprechend einer bestimmten Hersteller-Teilenummer bezeichnet sind. In Verbindung mit dieser Schaltung unter Verwendung handelsüblicher Schaltkreise sind nur bestimmte Eingänge, Ausgänge und Steuersignalanschlüsse oder -klemmen beschrieben, wobei darauf hinzuweisen ist, daß die nicht genannten Eingänge, Ausgänge oder Steuerklemmen nach den Vorschriften des Herstellers ausgelegt sind. Eine bestimmte Hersteller-Teilenummer bezieht sich ebenso auf den betreffenden, handelsüblichen Teil, der bei der dargestellten Ausführungsform verwendet wird. Die einzelnen Teile oder Schaltungen können jedoch ersichtlicherweise auch durch äquivalente Teile anderer Hersteller ersetzt werden.The simplified circuit diagrams according to Fig. 2-18 contain a number of commercially available circuits or circuits, which are identified in these circuit diagrams with reference numbers corresponding to a specific manufacturer part number are. In connection with this circuit using commercially available circuits, only certain inputs are Outputs and control signal connections or terminals described, it should be noted that those not mentioned Inputs, outputs or control terminals are designed according to the manufacturer's instructions. A specific manufacturer part number also relates to the relevant, commercially available part in the illustrated embodiment is used. However, the individual parts or circuits can be seen to be replaced by equivalent parts of others Manufacturer to be replaced.

Für die Darstellung der typischen UND-, NOR- oder NAND- und Inversionsfunktionen werden die genormten Symbole verwendet. Die Schaltkreise, die einem bestimmten handelsüblichen Teil mit einer Vielzahl solcher Schaltkreise zugeordnet sind, sind jedoch jeweils mit derselben Bezugsziffer bzw. demselben Bezugszeichen zuzüglich eines angehängten Buchstabens bezeichnet. For the representation of the typical AND, NOR or NAND and Inversion functions, the standardized symbols are used. The circuits that are associated with a particular commercially available part with a plurality of such circuits are however, each denoted by the same reference number or the same reference number plus an appended letter.

In der folgenden Beschreibung ist ein einer binären "1" entsprechendes Pegelsignal bzw. -spannung als über eine mit L10 bezeichnete Leitung angelegt dargestellt, während ein einer binären "0" entsprechendes Dauerpegelsignal über eine mit HL1 bezeichnete Leitung angelegt wird.In the following description, it corresponds to a binary "1" The level signal or voltage is shown as being applied across a line labeled L10, while a a constant level signal corresponding to a binary "0" is applied via a line designated HL1.

Zahlreiche Signalleitungen sind in mehr als einer Figur dargestellt. In diesem Fall ist jeweils eine in eckigen KlammernNumerous signal lines are shown in more than one figure. In this case there is one in each case in square brackets

809830/0887809830/0887

stehende Ziffer, die auf die betreffende andere Figur verweist, an das die jeweilige Leitung identifizierende Bezugszeichen angehängt. standing digit, which refers to the other figure in question, to which the respective line identifying reference numerals are appended.

Ähnlich wie in der US-PS 3 614 995 sind in Fig. 2 für das Hauptstockwerk und die Stockwerke 2-6, 7-11 und 12 - T Hallenruf-Meldeschaltungen unter Verwendung an sich "bekannter Kaltkathodengasröhren-Tastschalter 1HU, 2HD ... THD des Typs RCA 1C21 oder eines äquivalenten Typs dargestellt. Die Arbeitsweise der bereits gebauten, vorliegend beschriebenen Ausführungsform ist auf die Arbeitsweise der Vorrichtung gemäß dieser US-PS abgestimmt, auf deren Beschreibung hiermit Bezug genommen wird. Eine genauere Beschreibung der Arbeitsweise dieser Tastschalter findet sich in dieser US-PS. Obgleich Jeweils nur bestimmte Hallenruf-Meldeschaltungen dargestellt sind, ist zu beachten, daß ähnliche Schaltungen für andere Stockwerke vorgesehen sind. Die Kathode jeder Röhre ist mit der Klemme T1 eines anderen optischen Kopplers und Pegelkonverters bzw. -Umformers 18A verbunden, welcher den noch näher zu beschreibenden Schaltungsaufbau gemäß Fig. 18A besitzt. Jede optische Koppler- und Pegelumformereinheit 18A ist außerdem an eine Leitung BO sowie an die Leitung AC1 ein er Stromversorgung PS1 angeschlossen. Die Stromversorgung PS1 liefert ein Mittelwertpotential von etwa 95 V gegenüber der Leitung BO auf der Leitung AC1 und ein Mittelwertpotential von etwa 150 V gegenüber Masse auf der Leitung BO. Zur Gewährleistung der gewünschten Arbeitsweise der Hallenrufschaltungen sind die Potentiale zwischen den Leitungen AC1 und BO sowie den Leitungen BO und Masse jeweils um 180° außer Phase.Similar to US Pat. No. 3,614,995, FIG. 2 shows the Main floor and floors 2-6, 7-11 and 12 - T Hall call reporting circuits using per se "known Cold cathode gas tube push button switches 1HU, 2HD ... THD of the type RCA 1C21 or an equivalent type shown. the The operation of the already built, presently described embodiment is based on the operation of the device of this US-PS, the description of which is hereby incorporated by reference. A more detailed description of how it works this push button switch can be found in this US-PS. Although only certain hall call signaling circuits are shown in each case note that similar circuits are provided for other floors. The cathode everyone Tube is connected to terminal T1 of another optical coupler and level converter 18A, which according to the circuit structure to be described in more detail Fig. 18A has. Each optical coupler and level converter unit 18A is also connected to a line BO as well as to the Line AC1 connected to power supply PS1. the Power supply PS1 supplies a mean value potential of approximately 95 V with respect to line BO on line AC1 and an average potential of about 150 V with respect to ground on line BO. To ensure the desired way of working of the hall call circuits are the potentials between the lines AC1 and BO and the lines BO and ground each 180 ° out of phase.

Die Gasröhren sind jeweils so ausgelegt, daß sie einen Strom vonüer Leitung B+ zur Leitung BO leiten, wenn eine Person den Tastschalter berührt. Hierdurch wird ein Hallenruf für das entsprechende Stockwerk gespeichert, indem eine erhöhteThe gas tubes are each designed to carry a stream Lead from line B + to line BO when a person touches the pushbutton switch. This creates a hall call for the corresponding floor saved by placing an elevated

809830/0887809830/0887

_ ₁₉ . 2802S26_ ₁₉ . 2802S26

Spannung von der Röhrenkathode zur Eingangsklemme 11 der zugeordneten optischen Koppler- und Pegelumformereinheit 18A angelegt wird, die ein einer binären "0" entsprechendes Signal an die mit der Ausgangsklemme S verbundene Leitung anlegt. Zum Löschen eines gespeicherten Hallenrufs wird ein einer binären "0" entsprechendes Signal über die Rückstellleitung 1HUR, 2HUR ... THDR angelegt, welche der Rückstellklemme R der einer leitenden Gasröhre zugeordneten optischen Einheit 18A zugeordnet ist. In Abhängigkeit von dem an die betreffende Rückstellklemme angelegten, einer binären "0" entsprechenden Signal wird das Plattenpotential über die Röhre auf einen unter ihrem Haltewert liegenden Wert verringert, so daflfcLie Röhre erlischt und dadurch der gespeicherte Ruf gelöscht wird.Voltage from the tube cathode to input terminal 11 of the associated optical coupler and level converter unit 18A is applied, which a binary "0" corresponding signal to the line connected to the output terminal S. To delete a stored hall call, a signal corresponding to a binary "0" is sent via the reset line 1HUR, 2HUR ... THDR applied to the reset terminal R of the optical associated with a conductive gas tube Unit 18A is assigned. Depending on the relevant reset terminal applied, a binary "0" signal corresponding to the plate potential via the Tube reduced to a value below its holding value, so that the tube goes out, and thus the stored one Call is deleted.

Aufwärtshallenruf-Meldesignale werden über Leitungen 1HUS, 2HUS, 6HUS, 7HUS, 11HUS und 12HUS an die Eingangsstifte 12, 13, 2, 3, 14 und 15 zweier Hallenruf-Wähleinheiten 30 und32 (Pig. 3A) (Typ 74251 der Fa. Signetics oder äquivalent) angelegt. Ebenso werden Abwärtshallenruf-MeIdesignale über Leitungen 2HDS, 6HDS, 7HDS, 11HDS, 12HDS und THDS an die Eingangsstifte 13,2,3*14, 15 und 4 zweier anderer Hallenruf-Wähleinheiten 34 und 36 (Fig. 3B) des Typs Signetics 74251 oder äquivalent angelegt. Weitere Hallenruf-Meldesignale werden an andere Eingangsklemmen angelegt* Die einzelnen Ausgangsstifte 5 der vier Hallenruf-Wähleinheiten 30, 32, 34 und 36 sind gemeinsam an eine Leitung GDjZ) angeschlossen, um ein binäres Signal entsprechend einem gewählten Hallenruf zum Gruppenprozessor GPU (Fig. 4) zu übertragen. Der Hallenruf, welcher die Übertragung des entsprechenden Binärsignals auf der Leitung GDp hervorruft, wird dadurch gewählt, daß ein aus drei Bits bestehendes Binärsignal über Leitungen GA0, GA1 und GA2 an die Datenwähl-Eingangsstifte 9, 10 und 11 einer bestimmten Einheit aus vier Einheiten und ein einer binären Null entsprechendes Signal über eine Leitung EU1, EU2, ED1 oderUpward hall call message signals are transmitted via lines 1HUS, 2HUS, 6HUS, 7HUS, 11HUS and 12HUS to input pins 12, 13, 2, 3, 14 and 15 of two hall call dialing units 30 and 32 (Pig. 3A) (type 74251 from Signetics or equivalent). Likewise, downward hall call messages are made over lines 2HDS, 6HDS, 7HDS, 11HDS, 12HDS and THDS to the input pins 13,2,3 * 14, 15 and 4 of two other hall call dialing units 34 and 36 (Fig. 3B) of the Signetics 74251 type or equivalent. Additional hall call reporting signals are applied to other input terminals * The individual output pins 5 of the four hall call dialing units 30, 32, 34 and 36 are jointly connected to a line GDjZ) to generate a binary signal corresponding to a selected hall call to the group processor GPU (Fig. 4). The hall call, which is the transmission of the corresponding binary signal on the line GDp is selected by the fact that a three-bit binary signal on lines GA0, GA1 and GA2 to data select input pins 9, 10 and 11 of one certain unit of four units and one a binary Signal corresponding to zero via a line EU1, EU2, ED1 or

3 0/08873 0/0887

_ 20 - 280252b_ 20 - 280252b

ED2 auf noch zu erläuternde Weise an den Aktivierstift 7 der betreffenden Einheit der vier Einheiten angelegt wird.ED2 to the activation pin 7 in a manner still to be explained the relevant unit of the four units is created.

Die Leitung GDjZ) ist auch den Eingangs stiften 13 von vier adressierbaren, acht Bits umfassenden Verklinkungsgliedern (Typ Pairchild 9334 oder äquivalent) gemeinsam zugeordnet, die als Hallenruf-Rückstellsignalwähleinheiten 38, 40, 42 und 44 gemäß Fig. 3A und 3B benutzt werden. Ein Hallenruf-■ Rückstellsignal wird selektiv von einem der Ausgangsstifte 4, 5, 69, 10, 11 oder 12 einer der vier Einheiten über die Leitungen 1HUR, 2HDR ... THDR an die Rückstellklemme einer ausgewählten optischen Koppler- und Pegelumformereinheit 18A (Fig. 2) in Abhängigkeit von einem an den Stift 13 der entsprechenden Einheit über die Leitung GDp angelegten Rückstellsignal einem 3-Bit-Binärsignal, das über die Leitungen GA0, GA1 und GA2 an die Datenwählstifte 1, 2 und 3 der entsprechenden Rückstelleinheit 38, 40, 42 oder 44 angelegt wird, und einem einer binären Null entsprechenden Signal angelegt, das über die Leitungen EU3, EU4, ED3 oder ED4- dem Aktivierstift 14 der gewählten Einheit aufgeprägt wird.The line GDjZ) is also the input pins 13 of four addressable latches comprising eight bits (Type Pairchild 9334 or equivalent) jointly assigned, which are used as hall call reset signal dialing units 38, 40, 42 and 44 of FIGS. 3A and 3B can be used. A hall call ■ Reset signal is selectively from one of the output pins 4, 5, 69, 10, 11 or 12 of one of the four units via the Lines 1HUR, 2HDR ... THDR to the reset terminal of a selected optical coupler and level converter unit 18A (Fig. 2) as a function of a reset signal applied to pin 13 of the corresponding unit via line GDp a 3-bit binary signal which is sent over lines GA0, GA1 and GA2 to data select pins 1, 2 and 3 of the respective Reset unit 38, 40, 42 or 44 is applied and a signal corresponding to a binary zero is applied, via the lines EU3, EU4, ED3 or ED4- the activation pin 14 of the selected unit is imprinted.

Die Signalübertragung der Hallenruf-Melde- und -Rückstellsignale wird durch zwei Dual-2-Leitung/4-Leitung-Decoder/Demultiplexereinheiten 46 und 48 ermöglicht, die als Wählvorrichtungen verwendet werden. (Typ Signetics 74155 oder äquivalent) . Die erste dieser Einheiten, die in Fig. 3A als rechteckiger Block 46 dargestellt ist, ist mit ihren Eingangsstiften 2 und 14 über eine Leitung GEXß mit einer externen Schnittstellenschaltung 72 (Fig. 5) verbunden. Leitungen GRX und GWX verbinden dabei Eingangsstifte 1 und 3 mit der Schaltung gemäß Fig. 5, während der Stift 15 auf Massepotential gehalten wird. Darüber hinaus verbindet eine Leitung GA3 den Eingangsstift 13 der Einheit 46 mit dem Gruppenregister GR (Fig. 4). In Abhängigkeit von den an ihre EingangsstifteThe signal transmission of the hall call notification and reset signals is carried out by two dual 2-line / 4-line decoders / demultiplexer units 46 and 48, which are used as dialing devices. (Type Signetics 74155 or equivalent) . The first of these units, shown in Figure 3A as rectangular block 46, is with its input pins 2 and 14 are connected to an external interface circuit 72 (FIG. 5) via a line GEXβ. Cables GRX and GWX connect input pins 1 and 3 to the circuit according to FIG. 5, while the pin 15 is at ground potential is held. In addition, a line GA3 connects the input pin 13 of the unit 46 to the group register GR (Fig. 4). Depending on the at their input pins

8098 3 0/08878098 3 0/0887

angelegten Signalen liefert die Einheit 46 ein einer binären Null entsprechendes Signal von ihren Ausgangsstiften 11 oder 12 über die Leitungen W? und EU¥ an die Stifte 14 der Hallenruf rücksteilsignaleinheiten, die als Blöcke 38 und 40 (Figc3^) dargestellt sind, oder von ihren Ausgangsstiften 6 und 7 über Leitungen EÜ2 oder EOT an die Stifte 7 der Hallenruf-Meldesignaleinheiten, die in Fig. 3A als Blöcke 30 bzw. 32 dargestellt sind.applied signals, the unit 46 provides a binary zero corresponding signal from its output pins 11 or 12 over the lines W? and EU ¥ to the pins 14 of the hall call return signal units, which are shown as blocks 38 and 40 (Figc3 ^), or from their output pins 6 and 7 via lines EÜ2 or EOT to the pins 7 of the hall call message signal units shown in Fig. 3A are shown as blocks 30 and 32, respectively.

Die in Fig. 3B als rechteckiger Block 48 dargestellte zweite Decoder/Demultiplexer-Einheit wird durch ein über die Leitung GEX1 von der Einheit 72 gemäß Fig. 5 an ihre Eingangsklemmen 2 und 14 angelegtes, einer binären Null entsprechendes Signal aktiviert. Die Eingangsstifte 15, 3, 13 und 1 der Einheit 48 (Fig. 3B) sind mit Massepotential über Leitung HL1, GWX, GA3 bzw. GRX verbunden. Diese Einheit liefert auf dieselbe Weise wJfe die vorstehend beschriebene Einheit 46 jeweils einer binären Null entsprechende Signale, die Stiften 7, 6 oder 11, 12 aufgeprägt werden. Die Einheit 48 legt ein einer binären Null entsprechendes Signal vom Stift 7 oder 6 über die Leitung ED1 oder ED2 an die Eingangsstifte 7 der Hallenruf-Meldesignaleinheiten (als Block 36 bzw. 34 dargestellt) oder vom Stift 11 oder 12 über Leitung ΕΊ55 oder EE5 an die Stifte 14 der Hallenrückstellsignaleinheiten (als Blöcke 42 bzw. 44 in Fig. 3B dargestellt) an.The second decoder / demultiplexer unit shown in Fig. 3B as a rectangular block 48 is through a line GEX1 from the unit 72 of FIG. 5 to its input terminals 2 and 14, a binary zero corresponding signal is activated. Unit input pins 15, 3, 13 and 1 48 (Fig. 3B) are connected to ground potential via line HL1, GWX, GA3 or GRX connected. This unit provides the unit 46 described above in the same manner, respectively signals corresponding to a binary zero impressed on pins 7, 6 or 11, 12. The unit 48 engages a binary zero corresponding signal from pin 7 or 6 via line ED1 or ED2 to input pins 7 of the Hall call reporting signal units (shown as block 36 or 34) or from pin 11 or 12 via line ΕΊ55 or EE5 to pins 14 of the hall reset signal units (shown as blocks 42 and 44, respectively, in Figure 3B).

Die Fig. 4, 5 und 6 bilden gemeinsam ein vereinfachtes Schaltbild der Verbindungen zwischen der Gruppenprozessoreinheit GPU und den zugeordneten Schaltkreisen, die einen Teil der in Fig. 1A in Blockschaltbild dargestellten Gruppenprozessoreinheit bilden. Obgleich auch äquivalente Einheiten zufriedenstellend verwendet werden können, handelt es sich bei der Gruppenprozessoreinheit GPU der dargestellten, bereits gebauten Ausführungsform um eine Einzelchip-, 8-Bit-, Parallel-Zentralprozessoreinheit vom Typ 8008 der Firma Intel, dieFigures 4, 5 and 6 together form a simplified circuit diagram of the connections between the group processor unit GPU and associated circuitry forming part of the group processor unit shown in block diagram form in FIG. 1A form. Although equivalent units can be used satisfactorily, they are in the case of the group processor unit GPU of the illustrated, already built embodiment, a single-chip, 8-bit, parallel central processor unit of the type 8008 from Intel, the

809830/0887809830/0887

sechs 8-Bit-Datenregister, einen 8-Bit-Speicher, zwei 8-Bit-Zwischenspeicherregister, einen Speicherstapel zur Speicherung von Programm- und Unterprogrammadressen sowie eine 8-Bit-Parallelbinärrecheneinheit umfaßt, welche Addition, Subtraktion und logische Operationen durchführt. Jede dieser Operationen wird in einer vorbestimmten Anzahl von Zeitzuständen bzw. Maschinenzyklen T1, TZ, T3, T4, T5, T1I, WARTE und STOPP durchgeführt, von denen jeder zwei Zeitperioden eines Taktimpulssignals benötigt, das durch einen Oszillator 50 von 800 kHz an die Stifte 16 und 15 der Gruppenprozessoreinheit GPU angelegt wird.six 8-bit data registers, an 8-bit memory, two 8-bit latch register, a memory stack for storing program and subroutine addresses, and an 8-bit Parallelbinärrecheneinheit comprises that performs addition, subtraction and logical operations. Each of these operations is performed in a predetermined number of time states or machine cycles T1, TZ, T3, T4, T5, T1I, WAIT and STOP, each of which requires two time periods of a clock pulse signal that is transmitted by an oscillator 50 of 800 kHz to the pins 16 and 15 of the group processor unit GPU is applied.

Der freischwingende Oszillator 5o (Fig. 4) kann von jeder beliebigen, bekannten Bauart sein, die zwei komplementäre Signalimpulse von etwa 800 kHz mit einer Impulsbreite entsprechend einer halben Periode liefert. Diese Impulse werden über Leitungen G01 und G02 an Eingangsstifte 16 bzw. 15 des Gruppenprozessors GPU (Fig. 4) angelegt. Diese Impulse besitzen die im Zeitsteuerdiagramm gemäß Fig. 19 bei den Bezugsziffern G01 und G02 angegebenen Charakteristiken bzw. Kennlinien. In Abhängigkeit von den an ihn angelegten 800-kHz-Signalimpulsen liefert der Gruppenprozessor GPU einen Signalimpuls von etwa 400 kHz mit einer Impulsbreite entsprechend der Hälfte seiner Periode an seinem Ausgangsstift 14 über eine Leitung GSYNC zur externen Gruppen-Logikschaltung. Das über die Leitung GSYNC angelegte Signal besitzt die im Diagramm von Fig. 19 an der entsprechenden Stelle angegebene Charakteristik. Die Leitungen GS0, GS1 und GS2 (Fig. 4 und 5) verbinden die Gruppenprozessorstifte 13» 12 und 11 sowie die Stifte 3, 2 und 1 einer 3:8-Leitung-Decodereinheit 70 vom Typ Signetics 74S138 (Fig. 5) oder eines äquivalenten Typs.The free-running oscillator 5o (Fig. 4) can be of any be known type, the two complementary signal pulses of about 800 kHz with a pulse width accordingly half a period. These pulses are sent to input pins 16 and 15 of the Group processor GPU (Fig. 4) applied. These pulses have those in the timing diagram of FIG. 19 at the reference numerals G01 and G02 specified characteristics or curves. Depending on the 800 kHz signal pulses applied to it the group processor GPU delivers a signal pulse of about 400 kHz with a pulse width accordingly half of its period at its output pin 14 via a line GSYNC to the external group logic circuit. The signal applied via the line GSYNC has that indicated in the diagram of FIG. 19 at the corresponding point Characteristic. Lines GS0, GS1 and GS2 (Figures 4 and 5) connect group processor pins 13 »12 and 11 as well pins 3, 2 and 1 of a 3: 8 line decoder unit 70 of the Signetics 74S138 (Fig. 5) or equivalent Type.

Ein normalerweise offener Schalter GST (Fig. 4), dessen eine Klemme mit der Leitung HL1 und dessen zweite Klemme mit demA normally open switch GST (Fig. 4), one terminal of which is connected to the line HL1 and the second terminal of which is connected to the

809830/0887809830/0887

ν'- ■■,".". 28U2S26ν'- ■■, ".". 28U2S26

Stift 18 des Gruppenprozessors GPU verbunden ist, wird von Hand in seinen Schließzustand gebracht, um der Bedienungsperson einen Nullabgleich des internen Programmzählers des Gruppenprozessors zu ermöglichen. Die Leitung GSUS ist mit dem Stift 17 des Gruppenprozessors GPU und mit der noch zu beschreibenden Gruppen-Logikschaltung gemäß Fig. 9A verbundenPin 18 of the group processor GPU is connected by Hand brought into its closed position to the operator a zero adjustment of the internal program counter of the To enable group processor. The line GSUS is with the pin 17 of the group processor GPU and with the still closed descriptive group logic circuit shown in FIG. 9A

Gemäß Fig. 4 verbinden Leitungen GD0, GD1 ... GD7 die Gruppenprozessor-Datensammelstifte 9» 8 ... 2 mit zwei parallelen, zweirichtungs- 4-Bit-Sammeltreibereinheiten 54 und 56 (Typ Intel 8226 oder äquivalent);die zweirichtungs- Datensamme.·.-stifte 3, 6, 10 und 13 der beiden Einheiten 54 und 56 sind mit Leitungen GD0, GDI ... GD7 verbunden, um ein aus acht Bits bestehendes Adressensignal und ein aus acht Bit bestehendes Codesignal an die D-Eingangsstifte 2, 3, 6 und 7 von vier bistabilen Vierfach-Verklinkungseinheiten bzw. -Gliedern 58, 60, 62 und 64 (Typ Signetics 7475 oder äquivalent) zu übertragen. Die dem Gruppenregister GR gemäß Fig. 1Ä entsprechenden vier Verklinkungsglieder 58 - 64 sind in Fig. 4 entsprechend bezeichnet. LeitungenGÜJß, GD1 ... GD7 sind ebenfalls an die Ausgangsstifte 4, 7, 9 und 12 von zwei Dreifachzustand-Vierfach-Zweidatenwählern/Multiplexern 66 und 68 des Typs Signetics 74258 oder äquivalent) angeschlossen. Diese Einheiten sind in den Fig. 1A und 4 als Gruppensteuerschalter GS bezeichnet. Diese Einheiten übertragen auf den Leitungen GDp - Gd7 Gruppendatensignale von der Gruppendatenspelchereinheit GRAM (Fig. 6) und Gruppenprozessor-Befehlssignale von der Gruppenprogrammspeichereinheit GROM (Fig. 6) zu den Zweirichtungs- Datensammelstiften 3, 6, 10 und 13 der Einheiten 54 und 56. Wie durch die an der Oberseite von Fig. 4 an die Leitungssegmente GD0, GDT ... GD7 angehängten eckigen Klammern angegeben, sind diese Leitungen mit noch näher zu beschreibenden Schaltkreisen und mit den Eingangsstiften mehrerer in Fig. 6 dargestellter Umsetzer verbunden, deren Ausgangsstifte an die Datenspeichereinheit GRAM gemäß Fig. 6 angeschlossen sind.Referring to Figure 4, lines GD0, GD1 ... GD7 connect the group processor data collection pins 9 »8 ... 2 with two parallel, bidirectional 4-bit group driver units 54 and 56 (typ Intel 8226 or equivalent); the bidirectional data collection. ·. -Pens 3, 6, 10 and 13 of the two units 54 and 56 are with lines GD0, GDI ... GD7 connected to one out of eight Bits address signal and an eight bit code signal to D input pins 2, 3, 6 and 7 of four bistable quadruple latching units or links 58, 60, 62 and 64 (type Signetics 7475 or equivalent) to transfer. Those corresponding to the group register GR of Fig. 1A four latching members 58-64 are correspondingly designated in FIG. 4. Lines GÜJß, GD1 ... GD7 are also to output pins 4, 7, 9 and 12 of two triple state, quadruple, dual data selectors / multiplexers 66 and 68 of the type Signetics 74258 or equivalent) connected. These units are shown in FIGS. 1A and 4 as group control switches GS designated. These units transmit group data signals from the group data storage unit on lines GDp-Gd7 GRAM (Fig. 6) and group processor command signals from the group program storage unit GROM (Fig. 6) to the bidirectional data collection pens 3, 6, 10 and 13 of units 54 and 56. As appended to line segments GD0, GDT ... GD7 at the top of Figure 4 given in square brackets, these lines are with circuits to be described in more detail and with the input pins several converters shown in Fig. 6 connected, their output pins to the data storage unit GRAM according to Fig. 6 are connected.

809830/0 887809830/0 887

2BÜ2b2b2BÜ2b2b

- .25 -- .25 -

Die bistabilen Vierfach-Verklinkungsglieder 58 und 62 des Gruppenregisters GR nehmen das an ihre D-Eingangsstifte 2, 3, 6 und 7 angelegte 8-Bit-Adressensignal auf, um daraufhin die Komplemente dieser Signale über die Leitungen GA0, GA1 ... GA7 an die Schaltung(en) in Fig. 6 anzulegen, und zwar in Abhängigkeit von einem einer binären "1" entsprechenden Signalimpuls, der über die Leitung GT1 an ihre Takteingangsstifte 4 und 13 angelegt wird. Außerdem nehmen die entsprechenden Einheiten 16 und 64 des Gruppenregisters GR das an die D-Eingangsstifte 2, 3, 6 und 7 angelegte 8-Brt-Codesignal ab, um daraufhin entsprechende und komplementäre Signale über Leitungen GA8, GA9 ... GA15, £"Σ5, G"l9~ ... GA15 an die Gruppen-Logikschaltung(en) gemäß Fig. 5, 6, 7» 8, 9A und 9B anzulegen, und zwar in Abhängigkeit von einem über die Leitung GT2 an ihre Takteingangsklemmen 4 und 13 angelegten Binärsignalimpuls des Pegels "1".The quadruple bistable latches 58 and 62 of the group register GR take this to their D input pins 2, 3, 6 and 7 applied 8-bit address signal in order to then display the complements of these signals via the lines GA0, GA1 ... GA7 to be applied to the circuit (s) in FIG. 6, and depending on a signal pulse corresponding to a binary "1", which is sent via the line GT1 to their Clock input pins 4 and 13 is applied. Also take the corresponding units 16 and 64 of the group register GR the 8-Brt code signal applied to the D input pins 2, 3, 6 and 7 to then generate corresponding and complementary signals via lines GA8, GA9 ... GA15, £ "Σ5, G" l9 ~ ... GA15 to the group logic circuit (s) according to FIGS. 5, 6, 7 »8, 9A and 9B, depending on an applied to their clock input terminals 4 and 13 via line GT2 Binary signal pulse of level "1".

Mit den Steuerstiften 1 und 15 der Datenwähler 66 und 68 sowie der Sammeltreiber 54 und 56 verbundene Leitungen GSS, (3Sr, GCS und GD1EN verbinden diese Stifte mit der noch näher zu beschreibenden Vorrichtung gemäß Fig. 5.With control pins 1 and 15 of data selectors 66 and 68 as well as the group drivers 54 and 56 connected lines GSS, (3Sr, GCS and GD1EN connect these pins to the even closer Device to be described according to FIG. 5.

Der Gruppenprozessor GPU legt ein aus drei Bits bestehendes, binär verschlüsseltes Zeit- bzw. Taktzustand-Kennzeichnungssignal über die Leitungen GS0, GS1 und GS2 von seinen Ausgangsstiften 13, 12 bzw. 11 an die Wähleingangsstifte 1, 2 und 3 einer Decoder/Demultiplexer-Einheit 70 (Fig. 5) (Typ Signetics 74S138 oder Äquivalent) an. Der als 3;8-Leitungsdecoder verwendete Decoder 70 liefert über Leitungen GT2, GT1, GT1I und g7Ü3 von seinen Ausgangsstiften 14, 13, 12 bzw. 11 Signale zu den Gruppen-Logikschaltungen gemäß Fig. 4, 5 und 9A.The group processor GPU applies a three-bit, binary-encrypted time or clock status identification signal via lines GS0, GS1 and GS2 from its output pins 13, 12 or 11 to the selector input pins 1, 2 and 3 a decoder / demultiplexer unit 70 (Fig. 5) (type Signetics 74S138 or equivalent). The one as a 3; 8-line decoder The decoder 70 used provides over lines GT2, GT1, GT1I and g7Ü3 from its output pins 14, 13, 12 and 11 signals to the group logic circuits of FIGS. 4, 5 and 9A.

Leitungen GA14 und GA15 verbinden die Wähleingangsstifte 2 und 3 einer 2:4-Leitungsdecodereinheit 74 (Fig. 5) mit denLeads GA14 and GA15 connect the dial input pins 2 and 3 a 2: 4 line decoder unit 74 (Fig. 5) with the

809830/0887809830/0887

2öÜ2b262öÜ2b26

5-Ausgangsstiften 11 und 8 eines bistabilen Verklinkungsglieds 54 (Fig. 4). Der Decoder 74 kann vom Typ Signetics 74S139 oder dgl. sein. Die Decodereinheit 74 weist zwei zusätzliche Wähleingangsstifte 14 und 13 auf, die bei der dargestellten Ausführungsform über Leitungen GA1O und GA11 an die S-Ausgangsstifte 11 bzw. 8 eines bistabilen Verklinkungsglieds 60 (Fig. 4) angeschlossen sind. Die Aktiviereingangsstifte 1 und 15 der Einheit 74 sind über eine Leitung HL1 mit Masse und mit einer Leitung GA13 mit dem Ausgangsstift 14 eines bistabilen Verklinkungsglieds 64 (Fig.4) verbunden.5 output pins 11 and 8 of a bistable latch member 54 (Figure 4). The decoder 74 can be of the Signetics 74S139 type or the like. The decoder unit 74 has two additional selector input pins 14 and 13, which in the illustrated embodiment via lines GA1O and GA11 to the S output pins 11 and 8 of a bistable latch member 60 (Fig. 4) are connected. Activation input pins 1 and 15 of unit 74 are wired HL1 with ground and with a line GA13 with the output pin 14 of a bistable latching element 64 (Fig. 4) tied together.

Die Decodereinheit 74 legt ein Gruppenspeicher-Wählsignal vom Ausgangsstift 10 über die Leitung GSS an die Wähleingangsstifte 1 der beiden Datenwähleinheiten 66 und 68 (Fig. 4) an. Zwei weitere Ausgangsstifte 11 und 12 sind mit den Eingangsstiften 13 bzw. 12 eines zwei Eingänge besitzenden UND-Glieds 8OD verbunden, dessen Ausgangsstift 11 über eine Leitung GRSE mit zwei Abtasteingangsstiften 18 und 19 einer 4:16-Leitungsdecoder/Demultiplexer-Einheit 90 (Fig. 6) vom Typ Signetics 74154 o.dgl. verbunden ist.The decoder unit 74 asserts a group memory selection signal from output pin 10 via line GSS to selection input pins 1 of the two data selection units 66 and 68 (Fig. 4) at. Two more output pins 11 and 12 are with the input pins 13 or 12 of a two-input AND gate 8OD connected, the output pin 11 via a line GRSE with two scan input pins 18 and 19 of a 4:16 line decoder / demultiplexer unit 90 (Fig. 6) dated Type Signetics 74154 or the like. connected is.

Der Ausgangsstift 11 des UND-Glieds 8OD ist auch mit dem Eingangsstift 2 eines NAND-Glieds 84A verbunden, dessen zweiter Eingangsstift 1 mit dem Ausgangsstift 10 der Decodereinheit 74 verbunden ist. Der Ausgangsstift 3 des NAND-Glieds 84A ist an den Eingangsstift 5 eines zwei Eingänge besitzenden NAND-Glieds 84B angeschlossen, dessen zweiter Eingangsstift 4 über eine Leitung GRX mit dem Ausgangsstift 3 des UND-Glieds 8OA in der oberen rechten Ecke von Fig. 5 verbunden ist. Das NAND-Glied 84B legt ein Lesegruppen-Speichersignal über Leitung GSR an die Steuerausgangsstifte 15 der beiden Datenwähler 66 und 68 (Fig. 4) an.The output pin 11 of the AND gate 8OD is also connected to the input pin 2 of a NAND gate 84A, the second input pin 1 is connected to output pin 10 of decoder unit 74. The output pin 3 of the NAND gate 84A is connected to input pin 5 of a two-input NAND gate 84B, the second input pin 4 of which is connected to output pin 3 of the AND gate 8OA in the upper right corner of FIG. NAND gate 84B asserts a read group store signal via the GSR line to the control output pins 15 of the two data selectors 66 and 68 (FIG. 4).

Der Vorwahl- bzw. Voreinstelleingangsstift 7 der einen Hälfte eines Doppel-J-K-Servomanipulator-Flip-Flops 78B (dual J-KThe preselection input pin 7 of one half of a double J-K servo manipulator flip-flop 78B (dual J-K

master slave flip-flop vom Typ Signetics 7476 ο.dgl.) ist an den Ausgangsstift 8 eines zwei Eingänge besitzenden NAND-Glieds 84C angeschlossen, dessen Eingangestifte 9 und 10 mit den Ausgangsstiften 2 bzw. 8 zweier Umsetzer 86A und 86D verbunden sind. Leitungen GPCW und GT3 verbinden die Eingangs stifte 1 und 9 der beiden Umsetzer 86A und 86D mit dem Ausgangsstift 7 eines 2:4-Leitungsdecoders 74 bzw. dem Ausgangsstift 11 eines 3:8--Leitungsdecoders 70. Der Löscheingangsstift 8 des J-K-Plip-Flops 78B ist an den Ausgangsstift 4 eines Umsetzers 82B angeschlossen, dessen Eingangsstift 3 über die Leitung G01 mit dem Ausgang des Oszillators 50 (Fig. 4) verbunden ist. Der J-Eingangsstift 9 und der Takteingangsstift 6 des Flip-Flops 78B werden auf dem durch die Linie HL1 dargestellten, einer binären Null entsprechenden Pegel gehalten, während der K-Eingangsstift 12, wie durch die Linie L10 dargestellt, auf dem einer binären "1" entsprechenden Pegel gehalten wird. Das JK-Flip-Flop 78B legt von seinem Q-Ausgangsstift 11 ein Sinschreibsignal über die Leitung GWX an die Eingangsstift 3 der Wählvorrichtung 46 und 48 (Fig. 3A und 3B) und an den Umsetzer 82A (Fig. 6) an, der mit den Stiften 20 zweier noch zu beschreibender Mikroprogrammspeichereinheiten 96 und 98 (Fig. 6) verbunden ist.master slave flip-flop of the Signetics 7476 type etc.) to output pin 8 of a two-input NAND gate 84C, its input pins 9 and 10 to output pins 2 and 8, respectively, of two converters 86A and 86D are connected. Lines GPCW and GT3 connect the input pins 1 and 9 of the two converters 86A and 86D with the output pin 7 of a 2: 4 line decoder 74 and the output pin, respectively 11 of a 3: 8 line decoder 70. The erase input pin 8 of the J-K flip-flop 78B is connected to the output pin 4 of a converter 82B whose input pin 3 is connected via the line G01 to the output of the oscillator 50 (FIG. 4). The J input pin 9 and the clock input pin 6 of the flip-flop 78B will be on the one represented by the line HL1 corresponding to a binary zero Level held while the K input pin 12 as through the line L10 is shown at the level corresponding to a binary "1" is held. The JK flip-flop 78B sets a write signal from its Q output pin 11 via the Line GWX to input pin 3 of selector 46 and 48 (Figs. 3A and 3B) and to translator 82A (Fig. 6), the one with the pins 20 of two microprogram memory units to be described 96 and 98 (Fig. 6) is connected.

Im oberen rechten Abschnitt von Fig. 5 sind zwei D-Flip-Flops 76A und 76B dargestellt (z.B. Typ Signetics 7474 randgetriggerte Doppel-D-Flip-Flops o.dgl.). Leitungen GT1I und GT2" verbinden den Voreinstell-Eingangsstift 10 bzw. den Takteingang 11 des Flip-Flops 76B mit dem Ausgangsstift 12 bzw. dem Stift 14 eines 3:8-Leitungsdecoders 70. Eine Leitung L10 verbindet den Löscheingangsstift 13 mit einem einer binären "1" entsprechenden Signal, während die Leitung HL1 den Dateneingangsstift 12 mit einem Signal entsprechend einer binären Null verbindet. Bei der dargestellten Ausführungsform verbindet eine Leitung GCS den Q-Ausgangsstift 9 des Flip-Flops 76B mit den Wählstiften 1 der Zweirichtungs- Sammeltreiber-In the upper right section of Fig. 5, two D-type flip-flops 76A and 76B are shown (e.g., Signetics 7474 edge-triggered Double-D flip-flops or the like). Lines GT1I and GT2 " connect the preset input pin 10 or the clock input 11 of the flip-flop 76B to the output pin 12 or the pin 14 of a 3: 8 line decoder 70. A line L10 connects the clear input pin 13 to a binary one "1" corresponding signal, while the line HL1 the data input pin 12 with a signal corresponding to a binary Zero connects. In the illustrated embodiment connects a GCS line connects the Q output pin 9 of the flip-flop 76B with the selector pins 1 of the bidirectional collective driver

3 0/088?3 0/088?

7}-7} -

- 2Θ einheiten 54 und 56 (Fig. 4).- 2Θ units 54 and 56 (Fig. 4).

Der Löscheingangsstift 1 und der Takteingangsstift 3 des Flip-Flops 76A ist über Leitungen G*T5 bzw. GT2 mit den Ausgangsstiften 11 bzw. 14 der Decodereinheit 70 verbunden. Der D-Eingangsstift 2 und der Voreinstelleingangsstift sind über eine Leitung L10 an ein einer binären "1" entsprechendes Signal angeschlossen. Der Q-Ausgangsstift 5 des Flip-Flops 76A ist dabei mit dem Eingangsstift 9 eines zwei Eingänge besitzenden UND-Glieds 8OC verbunden. Letzteres nimmt außerdem einen über die Leitung GSYIC an seinen Eingangsstift angelegten Signalimpuls ab.The delete input pin 1 and the clock input pin 3 of the Flip-flops 76A are connected to the output pins via lines G * T5 and GT2, respectively 11 and 14 of the decoder unit 70 are connected. The D input pin is 2 and the preset input pin is via a line L10 to a binary "1" corresponding Signal connected. The Q output pin 5 of the flip flop 76A is connected to input pin 9 of a two-input AND gate 8OC. The latter also takes one via the GSYIC line to its input pin applied signal pulse.

Der Ausgangsstift 8 des UND-Glieds 8OC ist mit dem Eingangsstift 4 eines zwei Eingänge besitzenden UND-Glieds 8OB, dem Eingangsstift 2 eines UND-Glieds 8OA und dem Eingangsstift 11 eines Umsetzers 86E verbunden. Das zwei Eingänge besitzende UND-Glied 8OB nimmt außerdem ein Signal ab, das über die Leitung GPCW vom Ausgangsstift 7 eines 2:4-Leitungsdecoders 74 an seinen Eingangsstift 5 angelegt worden ist, und liefert von seinem Ausgangsstift 6 über die Leitung GDIEN ein Signal zu den Dateneingangsrichtung-Aktiviersteuerstiften 15 der zweirichtungs- Sammeltreibereinheiten 54 und 56 (Fig. 4). Wie dargestellt, nimmt das UND-Glied 8OA auch ein zweites Signal ab, das vom Ausgangsstift 10 des bistabilen Verklinkungsglieds 64 (Fig. 4) über die Leitung GA14 an seinen Eingangsstift 1 angelegt wird, wobei dieses UND-Glied so geschaltet ist, daß es über die Leitung GRX ein Signal an den Eingangsstift 4 des UND-Glieds 84B anlegt.The output pin 8 of the AND gate 8OC is connected to the input pin 4 of an AND gate 8OB which has two inputs, connected to input pin 2 of AND gate 80A and input pin 11 of converter 86E. The two entrances Owning AND gate 8OB also picks up a signal transmitted via line GPCW from output pin 7 of a 2: 4 line decoder 74 has been applied to its input pin 5, and delivers from its output pin 6 over the line GDIEN a signal to the data input direction enable control pins 15 of the bidirectional group driver units 54 and 56 (Fig. 4). As shown, the AND gate takes 80A also emits a second signal coming from the output pin 10 of the bistable latch 64 (FIG. 4) on the line GA14 is applied to its input pin 1, this AND gate is connected so that it is over the line GRX applies a signal to input pin 4 of AND gate 84B.

Ein in Fig. 5 dargestellter 3:8-Leitungsdecoder 72 (Typ Signetics 74S138) ist mit zwei seiner Aktiviereingangsstifte 4 und 5 mit dem Ausgangsstift 9 eines 2:4-Leitungsdecoders 74 und mit seinem dritten Aktiviereingangsstift mit einem durch die Leitung L10 dargestellten Signal des binären PegelsA 3: 8 line decoder 72 (type Signetics 74S138) is with two of its activation input pins 4 and 5 to the output pin 9 of a 2: 4 line decoder 74 and with its third activation input pin with a the binary level signal represented by the line L10

8098.-'?n/08'ß.?8098 .- '? N / 08'ß.?

28Ü2B2628Ü2B26

- 20 -- 20 -

"1" verbunden. Leitungen GA4, GA 5 und GA6 verbinden die Ausgangsstifte 8, 11 und 14 des bistabilen Verklinkungsglieds 62 (Fig. 4) mit den Eingangsstiften 1, 2 bzw. 3 eines 3:8-Leitungsdecoders, um diesen ein einer binären Null entsprechendes Signal über eine der Leitungen GEXjZ), GEX1 ... GEX7 anlegen zu lassen, die an seine Ausgangsstifte 15, 14, 13, 12, 11, 10, 9 bzw. 7 angeschlossen sind."1" connected. Lines GA4, GA 5, and GA6 connect the output pins 8, 11 and 14 of the bistable latch member 62 (Fig. 4) with the input pins 1, 2 and 3, respectively, of a 3: 8 line decoder, around this a signal corresponding to a binary zero via one of the lines GEXjZ), GEX1 ... GEX7 to be applied to its output pins 15, 14, 13, 12, 11, 10, 9 or 7 are connected.

Der dem Gruppenprozessor GPU (Fig. 4) zugeordnete und in Fig. 1B als Gruppenprogramm-Speichereinheit GROM bezeichnete Abschnitt der Programmspeichereinheit besteht gemäß Fig. 6 aus zwei Mikroprogrammspeichern 92 und 94. Es ist darauf hinzuweisen, daß die Zahl dieser Einheiten von der Komplexität des gespeicherten Programms abhängt, und die dargestellte, bereits gebaute Ausführungsform der Erfindung verwendet, obgleich nicht veranschaulicht, zwölf elektrisch programmierbare 2048-Bit-Mikroprogrammspeichereinheiten des Typs Intel Silicon Gate MOS type 1702A. Die Adresseneingangs stifte 3, 2, 1, 20, 21, 19, 18 und 17 jeder dieser zwölf Einheiten sind über Leitungen GA0, GA1, GA2, GA3, GA4, GA5, GA6 und GA7 parallel zu Ausgangsstiften 1,14, 11 und 8 der bistabilen Verklinkungseinheit 58 (Fig. 4) und zu Ausgangsstiften 1, 14, 11 und 8 des bistabilen Verklinkungsglieds 62 (Fig. 4) geschaltet, und zwar in der Weise, daß die beiden Mikroprogrammspeichereinheiten 92 und 94 gemäß Fig. 6 mit den Einheiten bzw. Gliedern 58 und 62 (Fig. 4) verbunden sind.The section of the program memory unit assigned to the group processor GPU (FIG. 4) and designated in FIG. 1B as the group program memory unit GROM exists according to Fig. 6 of two microprogram memories 92 and 94. It should be noted that the number of these units depends on the Complexity of the stored program depends, and the illustrated, already built embodiment of the invention uses, although not illustrated, twelve 2048-bit electrically programmable microprogram storage units Type Intel Silicon Gate MOS type 1702A. The address input pins 3, 2, 1, 20, 21, 19, 18 and 17 of each of these twelve Units are via lines GA0, GA1, GA2, GA3, GA4, GA5, GA6 and GA7 in parallel with output pins 1,14, 11 and 8 of the bistable latching unit 58 (Fig. 4) and to output pins 1, 14, 11 and 8 of the bistable latching element 62 (Fig. 4) switched in such a way that the two microprogram memory units 92 and 94 according to FIG. 6 with the units or members 58 and 62 (FIG. 4) are connected.

Jede der zwölf Einheiten ist außerdem mit ihren Datenausgangsstiften 4, 5, 6, 7, 8, 9, 10 und 11 parallel zu Leitungen GIO0, GI01, GI02, GI03, GI04, GI05, GI06 und GI07 geschaltet, die mit den Eingangsstiften 3, 6, 10 und 13 der beiden Datenwählereinheiten 66 und 68 (Fig. 4) verbunden sind. Darüber hinaus sind die Wählstifte 14 jeder der zwölf Mikroprogrammspeichereinheiten einzeln mit einem anderen derEach of the twelve units also has its data output pins 4, 5, 6, 7, 8, 9, 10 and 11 parallel to lines GIO0, GI01, GI02, GI03, GI04, GI05, GI06 and GI07 connected to input pins 3, 6, 10 and 13 of the both data selector units 66 and 68 (Fig. 4) are connected. In addition, the selection pins 14 are each of the twelve Microprogram storage units individually with another of the

809830/08809830/08

2BU2b262BU2b26

Ausgangsstifte 1-11 und 13 einer 4:16-Leitungsdecoder-Demultiplexer-Einheit 90 (Typ Segnetics 74154) verbunden.Output pins 1-11 and 13 of a 4:16 line decoder demultiplexer unit 90 (type Segnetics 74154) connected.

Die Einheit 90 decodiert die vier binärverschlüsselten Signale, die über die Leitungen GA8, GA9, GA10 und GA12 von den Ausgangsstiften 1, 14 und 11 des bistabilen Verklinkungsglieds 60 (Fig. 4) und vom Ausgangsstift 1 des bistabilen Verklinkungsglieds 64 (Fig. 4) an ihre Eingangsstifte 23, 22, 21 und 20 angelegt werden, und sie legt ein einer binären Null entsprechendes Signal an einen iher zwölf voneinander unabhängigen Ausgangsstifte 1 - 11 und 13 an, wenn ein Signal entsprechend einer binären Null über die Leitung GRSE vom Ausgangsstift 11 des UND-Glieds 8OD (Fig. 5) an ihre Abtaste ingangs stifte 18 und 19 angelegt wird.The unit 90 decodes the four binary-coded signals, those via leads GA8, GA9, GA10 and GA12 from output pins 1, 14 and 11 of the bistable latch 60 (Fig. 4) and from the output pin 1 of the bistable latching element 64 (Fig. 4) to their input pins 23, 22, 21 and 20, and applies a binary zero signal to one of twelve of each other independent output pins 1-11 and 13 on when a signal corresponding to a binary zero over the line GRSE from the output pin 11 of the AND gate 8OD (Fig. 5) to their scanner input pins 18 and 19 is applied.

Im oberen Abschnitt von Fig. 6 ist der im folgenden als Gruppendaten-Speichereinheit GRAIi bezeichnete Teil der Gruppen-Logikschaltung dargestellt, der zwei statische 1024-Bit-MOS-Randomspeicher mit getrenntem Eingang und Ausgang (Typ Intel 8101) aufweist. Jeder der beiden, in Fig. 6 als Einheiten 96 und 98 bezeichneten Randomspeicher ist mit seinen Adresseneingangsstiften 4, 3, 2, 1, 21, 5, 6 und 7 über Leitungen GA0, GA1, GA2, GA3, GA4, GA5, GA6 bzw. GA7 parallel zum Gruppenadressenabschnitt des Gruppenregisters GR (Fig. 4) geschaltet. Die Dateneingangsstifte 9, 11, 13 und 15 der Randomspeichereinheit 96 sind an die Ausgangsstifte 2, 4, 6 und 8 von Umsetzern 98A, 98B, 98C bzw. 98D angeschlossen. Leitungen GT5J5, ÜÜT, SE2 und 3Ü5 verbinden die Eingänge 1, 2, 5 und 9 der Umsetzer 98A - 98D mit den Ausgangsstiften 3» 6, 10 und 13 des zweirichtungs- Sammeltreibers 54 gemäß Fig. 4. Auf ähnliche Weise sind die Eingangsstifte 9, 11, 13 und 15 der Einheit 98 mit den Ausgangsstiften 2, 4, 6, 8 und Umsetzern 100A - 100D verbunden. Leitungen GT54" - gT57 verbinden die Eingangsstifte 1, 3, 5 und 9 der Umsetzer 100A - 100D mit den Ausgangsstiften 3_f 6, 10 und 13 des Samraeltreibers 56 gemäß Fig. 4.In the upper section of FIG. 6, the part of the group logic circuit referred to below as group data storage unit GRAIi is shown, which has two static 1024-bit MOS random memories with separate input and output (type Intel 8101). Each of the two random memories designated in FIG. 6 as units 96 and 98 is connected to its address input pins 4, 3, 2, 1, 21, 5, 6 and 7 via lines GA0, GA1, GA2, GA3, GA4, GA5, GA6 or GA7 connected in parallel to the group address section of the group register GR (Fig. 4). The data input pins 9, 11, 13 and 15 of the random memory unit 96 are connected to the output pins 2, 4, 6 and 8 of converters 98A, 98B, 98C and 98D, respectively. Lines GT5J5, ÜÜT, SE2 and 3Ü5 connect inputs 1, 2, 5 and 9 of converters 98A-98D to output pins 3 »6, 10 and 13 of bidirectional bus driver 54 as shown in FIG , 11, 13 and 15 of unit 98 are connected to output pins 2, 4, 6, 8 and converters 100A-100D. Lines GT54 "- gT57 connect the input pins 1, 3, 5 and 9 of the converter 100A - 100D to the output pins 3 _f 6, 10 and 13 of the Samraeltreibers 56 of FIG. 4.

8098'3 0/088*8098'3 0/088 *

Die Lese/Einschreib-Aktiviereingangsstifte 20 der beiden Randomspeichereinheiten 96 und 98 sind mit dem Ausgangsstift 2 des Umsetzers 82A verbunden. Die Leitung GWX verbindet den Eingangsstift 1 des Umsetzers 32A mit dem Ausgangsstift 11 des J-K-Flip-Flops 78B gemäß Fig. 5. Die Ausgangssperrstifte 18 und Aktivierstifte 19 jeder Einheit 96 und 98 sind sämtlich an den Ausgangsstift 10 der 2:4-Leitungsdecodereinheit 70 (Fig. 5) mittels der Leitung GSS verbunden. Die Kippaktivierstifte 17 der Einheiten 96 und 98 sind an das durch die Leitung L10 dargestellte Signal entsprechend einer binären "1" angeschlossen.The read / write enable input pins 20 of the two random memory units 96 and 98 are with the output pin 2 of the converter 82A. Line GWX connects input pin 1 of converter 32A to the output pin 11 of the J-K flip-flop 78B of FIG. 5. The output latch pins 18 and activation pins 19 of each unit 96 and 98 are all connected to output pin 10 of the 2: 4 line decoder unit 70 (Fig. 5) connected by means of the line GSS. The toggle activation pins 17 of units 96 and 98 are connected to the signal represented by the line L10 corresponding to a binary "1".

In der linken oberen Ecke von Fig. 7 sind zwei jeweils zwei Eingänge besitzende Vierfach-Datenwähl/Multiplexer-Einheiten 100 und 102 (Typ Signetics 74157) dargestellt. Die ersten beiden Vierfach-Eingangsstifte 2, 5, 11 und 14 der Datenwähler 100 und 102 sind über Leitungen GA0, GA1 ... GA7 an die Ausgangsstifte 1, 14, 11 und 8 der bistabilen Verklinkungsglieder 58 und 62 gemäß Fig. 4 angeschlossen. Das zweite Paar von Vierfada-Eingangsstiften 3, 6, 10 und 13 der Datenwähler 100 und 102 ist jeweils über Leitungen GT5J5, GUT ... GT37 mit den Ausgangsstiften 3, 6, 10 und 13 der Zweirichtungs-Sammeltreiber 54 und 56 gemäß Fig. 4 verbunden. Eine Leitung GCDT verbindet die Wähleingangsstifte 1 der Datenwähler und 102 mit dem Ausgangsstift 11 eines J-K-Flip-Flops 180B (Fig. 9A), das einen Teil eines noch näher zu beschreibenden Datenübertragungssignalgenerators bildet.In the upper left corner of Figure 7 are two dual input quad data selector / multiplexer units 100 and 102 (type Signetics 74157). The first two quad input pins 2, 5, 11 and 14 of the data selectors 100 and 102 are via lines GA0, GA1 ... GA7 to the output pins 1, 14, 11 and 8 of the bistable latching elements 58 and 62 according to FIG. 4 connected. The second pair of Vierfada input pins 3, 6, 10 and 13 of the data selectors 100 and 102 are each via lines GT5J5, GUT ... GT37 with output pins 3, 6, 10, and 13 of the bidirectional collective drivers 54 and 56 according to FIG. 4 connected. A GCDT line connects the dial input pins 1 of the data selectors and 102 to the output pin 11 of a J-K flip-flop 180B (Fig. 9A) which is part of a to be described Forms data transmission signal generator.

Der Ausgangsstift 4 des Datenwählers 100 ist gemeinsam an die Eingangsstifte 2, 5, 11 und 14 jeder Einheit eines zweiten Paars von zwei Eingänge besitzenden Vierfach-Datenwähl/-Multiplexer-Einheiten 116 und 118 (Fig. 7) (ebenfalls Typ Signetics 74157) angeschlossen. Der Ausgangsstift 4 der Wähleinheit 100 ist außerdem mit dem Eingangsstift 3 der Wähleinheit 116 verbunden. Die Ausgangsstifte 7» 9 und 12 desThe output pin 4 of the data selector 100 is common to the input pins 2, 5, 11 and 14 of each unit of a second Pairs of quadruple data selector / multiplexer units having two inputs 116 and 118 (Fig. 7) (also type Signetics 74157) connected. The output pin 4 of the dial unit 100 is also connected to input pin 3 of selector 116. The output pins 7 »9 and 12 of the

809830/088?809830/088?

28U2b2b28U2b2b

Datenwählers 100 sind mit den Eingangs stiften 6, 10 bzw. 13 des Datenwählers 116 verbunden. Die Ausgangsstifte 4,7, 9 und 12 des Datenwählers 102 sind an den zweiten Satz von Vierfach-Eingangsstiften 3, 6, 10 und 13 des Datenwählers 118 angeschlossen. Eine Leitung SSE verbindet die Wähleingangsstifte 1 der Datenwähler 116 und 118 mit dem Ausgangsstift 6 eines noch näher zu beschreibenden Umsetzers 17OC (Fig. 9B). Eine Leitung GA13 verbindet die Abtasteingangsstifte 15 der vier Datenwählereinheiten 100, 102, 116 und 118 (Pig. 7) mit dem Eingangsstift 15 des bistabilen Verknüpf ungs- bzw. Verklinkungsglieds 64 (Fig. 4).Data selector 100 are connected to input pins 6, 10 and 13, respectively of the data selector 116 connected. The output pins 4,7, 9 and 12 of data selector 102 are to the second set of Quadruple input pins 3, 6, 10 and 13 of the data selector 118 connected. A line SSE connects the dial input pins 1 of the data selectors 116 and 118 with the output pin 6 of a converter 17OC to be described in more detail (Fig. 9B). A line GA13 connects the scan input pins 15 of the four data selector units 100, 102, 116 and 118 (Pig. 7) with the input pin 15 of the bistable link ungs- or latch member 64 (Fig. 4).

Die Ausgangsstifte 4 und 7 des Datenwählers 116 (Fig. 7) sind mit den Eingangsstiften 6 bzw. 11 eines Doppel-Differentialleitungstreibers 122 (Typ Texas Instrument 75113) verbunden. Die Ausgangsstifte 12 und 9 des Datenwählers 118 sind an die Eingangsstifte 6 und 11 eines zweiten Doppel-Differentialleitungstreibers 125 desselben Typs angeschlossen. Obgleich in Fig. 7 nicht dargestellt, ist darauf hinzuweisen, daß zwei zusätzliche Differentialleitungstreiber des gleichen Typs auf dieselbe Weise an die Ausgangsstifte 9 und 12 des Datenwählers 116 sowie die Ausgangsstufe 7 und 4 des Datenwählers 118 angeschlossen sind.Output pins 4 and 7 of data selector 116 (Fig. 7) are connected to input pins 6 and 11, respectively, of a dual differential line driver 122 (type Texas Instrument 75113) tied together. Output pins 12 and 9 of data selector 118 are connected to input pins 6 and 11 of a second dual differential line driver 125 of the same type connected. Although not shown in Fig. 7, it should be pointed out that that two additional differential line drivers of the same type are applied to output pins 9 in the same way and 12 of the data selector 116 and the output stage 7 and 4 of the data selector 118 are connected.

Die obere Hälfte des Treibers 122 liefert Signale von den Aus gangs stiften 2 und 3 über Leitungen DT0(a) und D"T$F(a), die mit den Eingangsstiften 11 bzw. 9 eines Doppel-Differentialleitungsempfängers 236(a) (Fig. 10) verbunden sind. Es ist darauf hinzuweisen, daß die Schaltung gemäß Fig. 10 nur in Verbindung mit der Kabine a benutzt wird, und daß eine ähnliche Schaltung wie diejenige gemäß Fig. 10 für ,jede Kabine der Anlage vorgesehen ist. Die Ausgangsstifte 14 und 13 des Leitungstreibers 122, der an die Leitungen DT0(b) und DT{D(b) angeschlossen ist, dabei mit der Logikschaltung für Kabine b verbunden sind, die zwar nicht dargestellt ist.The upper half of the driver 122 provides signals from the output pins 2 and 3 via lines DT0 (a) and D "T $ F (a), which are connected to input pins 11 and 9, respectively, of a dual differential line receiver 236 (a) (Fig. 10). It it should be noted that the circuit shown in FIG. 10 only is used in connection with the car a, and that a circuit similar to that of FIG. 10 is used for each Cabin of the system is provided. The output pins 14 and 13 of the line driver 122, which is connected to lines DT0 (b) and DT {D (b) is connected, with the logic circuit for cabin b are connected, which is not shown.

8098 30/088.?8098 30/088.?

32 2ÖÜ2S2632 2ÖÜ2S26

jedoch der Schaltung gemäß Fig. 10 für Kabine a ähnelt. Es ist darauf hinzuweisen, daß ähnliche Verbindungen von den Ausgangsstiften der anderen, nicht dargestellten Doppel-Differentialleitungstreiber für die Kabinen c, d, e und f zu den Abschnitten der Gruppen-Logikschaltung hergestellt sind, die den entsprechenden Kabinen zugeordnet sind. Der Doppel-Differentialleitungstreiber 125 ist mit seinen Ausgangsstiften 2, 3, 14 und 13 über Zweirichtungs- Signalübertragungsleitungen DT0(g), D""Fj?f(g), DT0(h) und ETjJKh) für die Kabinen g und h an die nicht dargestellten Schaltungen für die Kabinen g und h angeschlossen, welche der Schaltung gemäß Fig. 10 für Kabine a entsprechen.however, the circuit according to FIG. 10 for car a is similar. It should be noted that similar compounds of the output pins of the other dual differential line drivers, not shown for the cabins c, d, e and f to the sections of the group logic circuit that are assigned to the corresponding cabins. The dual differential line driver 125 is with its output pins 2, 3, 14 and 13 via bidirectional signal transmission lines DT0 (g), D "" Fj? F (g), DT0 (h) and ETjJKh) for the cabins g and h are connected to the circuits, not shown, for the cabins g and h, which of the circuit according to FIG. 10 for cabin a.

Vier zusätzliche gleichartige Leitungstreiber des genannten Typs sind in Fig. 7 als ausgezogene rechteckige Blöcke 126, 128, 130 und 132 dargestellt. Dabei ist der Eingangsstift 6 des Leitungstreibers 126 mit dem Ausgangsstift 7 des Datenwählers 100 verbunden. Die beiden anderen Ausgangsstifte 9 und 12 des Datenwählers 100 sind mit den Eingangestiften 11 bzw. 6 des Leitungstreibers 128 verbunden. Die beiden anderen Ausgangsstifte 9 und 12 des Datenwählers 100 sind mit den Eingangsstiften 11 bzw. 6 des Leitungstreibers 128 verbunden. Die Ausgangsstifte 4 und 7 des Datenwählers 102 sind an die Eingangsstifte 11 und 6 des Leitungstreibers 130 angeschlossen. Die Ausgangsstifte 9 und 12 des Datenwählers liegen an den Eingangsstiften 11 und 6 des Leitungstreibers 132. Die Doppel-Differentialleitungstreiber 126, 128, 130 und 132 liefern über Leitungen DT1, ETT ... DT7 lind ΠΤ7 Signale an die Eingangsstifte der Doppel-Differentialleitungsempfänger 236(a), 238(a), 240(a) und 242(2) gemäß Fig. 10, die einen Teil der der Kabine a zugeordneten Gruppen-Logikschaltung bilden. Es ist zu beachten, daß diese Leitungen DT1, DT1 ... DT7, DT7 mit einer ähnlichen Schaltung wie derjenigen gemäß Fig. 10 verbunden sind, von denen jeweils eine für jede weitere Kabine der Fahrstuhlanlage vorgesehen ist.Four additional similar line drivers of the type mentioned are shown in FIG. 7 as solid rectangular blocks 126, 128, 130 and 132 shown. The input pin is 6 of line driver 126 to output pin 7 of the data selector 100 connected. The other two output pins 9 and 12 of data selector 100 are connected to input pins 11 or 6 of the line driver 128 connected. The other two output pins 9 and 12 of the data selector 100 are with connected to input pins 11 and 6 of line driver 128, respectively. Output pins 4 and 7 of data selector 102 are connected to input pins 11 and 6 of line driver 130. The output pins 9 and 12 of the data selector are on input pins 11 and 6 of the line driver 132. The double differential line drivers 126, 128, 130 and 132 supply and ΠΤ7 signals via lines DT1, ETT ... DT7 to the input pins of the dual differential line receivers 236 (a), 238 (a), 240 (a) and 242 (2) according to FIG. 10, which form part of the group logic circuit assigned to car a form. Note that these lines DT1, DT1 ... DT7, DT7 have a circuit similar to that 10 are connected, one of which is provided for each additional car of the elevator system.

809 8"3 0/088?809 8 "3 0/088?

-^ 28U2b2b- ^ 28U2b2b

Außerdem sind Zweirichtungs- Signalübertragungsleitungen DT0, DTjD für jede Kabine sowie allen Kabinen gemeinsam zugeordnete Leitungen DT1, CTT, DT2 ... DT7, ET7 mit den Eingangsstiften mehrerer Doppel-Differentialleitungsempfänger 160, 161, 162 sowie 163, 150, 152, 154 und 156 vom Typ AM2615 der Firma Advanced Micro Devices verbunden (vgl. Fig. 8). Die Leitungen DT1 und DTT sind an die Eingangsstifte 11 und 9 des Empfängers 150 angeschlossen. Das am Ausgangsstift 15 des Empfängers 150 liegende Signal wird an den Eingangsstift 6 eines drei Zustände besitzenden, gevierfachten Zwei-Daten-Wähler/Multiplexers 156 (Typ 74257 Signetics) angelegt. Auf ähnliche Weise werden die Signale auf den Leitungen DT2, DT2, DT3 und DT3 an den Leitungsempfänger 152 angelegt, welcher Signale zu den Eingangsstiften 10 und 13 des Datenwählers 156 liefert. Die restlichen acht Signalleitungen DT4, DT4, DT5, D"T3, DT6, ET5, DT7 und ET7 sind mit den Eingangsstiften der Doppel-Differentialleitungsempfänger 157 und I56 verbunden, deren Ausgangsstifte mit den Eingangsstiften 3, 6, 10 und eines zweiten Wähler/Multiplexers 158 der vorstehend beschriebenen Art verbunden sind (vgl. Fig. 8).In addition, there are bidirectional signal transmission lines DT0, DTjD for each car as well as common lines DT1, CTT, DT2 ... DT7, ET7 with the input pins of several double differential line receivers 160, 161, 162 and 163, 150, 152, 154 and 156 of the type AM2615 from Advanced Micro Devices connected (see. Fig. 8). Lines DT1 and DTT connect to input pins 11 and 9 of receiver 150. The signal on output pin 15 of receiver 150 is applied to input pin 6 of a three-state, quadruple, two-data selector / multiplexer 156 (type 74257 Signetics). Similarly, the signals on lines DT2, DT2, DT3 and DT3 are applied to line receiver 152 which provides signals to input pins 10 and 13 of data selector 156. The remaining eight signal lines DT4, DT4, DT5, D "T3, DT6, ET5, DT7 and ET7 are connected to the input pins of the double differential line receivers 157 and I56, the output pins of which are connected to input pins 3, 6, 10 and a second selector / multiplexer 158 of the type described above are connected (see. Fig. 8).

In der oberen linken Ecke von Fig. 8 sind vier zusätzliche Doppel-Differentialleitungsempfänger 160 - I63 vom Typ AM2615 der Firma Advanced Micro Devices dargestellt. Die Eingangsstifte 11, 9, 5 und 7 jedes dieser Empfänger 160 sind mit den Zweirichtungs- Signalübertragungsleitungen DT0 und DTß von zwei Kabinen verbunden.In the upper left corner of Fig. 8 are four additional Double differential line receiver 160-163 of the type AM2615 from Advanced Micro Devices shown. the Input pins 11, 9, 5 and 7 of each of these receivers 160 are connected to the bidirectional signal transmission lines DT0 and DTß connected by two cabins.

Die Differentialleitungsempfänger 160 - 163 legen die Komplemente der an ihre Eingangsstifte angelegten Signale gemäß Fig. 8 an zwei Datenwähler 156 und 158 an. Die Ausgangsstifte 15 und 1 des Leitungsempfängers 16O sind dabei an die Eingangsstifte 2 und 5 des Datenwählers I56 angeschlossen. Die Ausgangsstifte 15 und 1 des Leitungsempfängers 161 liegen an den Eingangsstiften 11 bzw. 14 des Datenwählers I56. Die Aus-The differential line receivers 160-163 place the complements of the signals applied to their input pins as shown in FIG. 8 to two data selectors 156 and 158. The output pins 15 and 1 of the line receiver 16O are connected to the input pins 2 and 5 of the data selector I56 connected. The output pins 15 and 1 of the line receiver 161 are applied input pins 11 and 14, respectively, of data selector I56. From-

809830/088?809830/088?

28Ü2S2628Ü2S26

gangsstifte 15 und 1 des Leitungsempfangers 162 sind mit den Eingangsstiften 2 und 5 des zweiten Datenwählers 158 verbunden. Darüber hinaus sind die Ausgangsstifte 15 und 1 des Leitungsempfängers 163 mit den Eingangsstiften 11 bzw. 14 des Datenwählers 158 verbunden.Gear pins 15 and 1 of the line receiver 162 are with connected to input pins 2 and 5 of second data selector 158. In addition, output pins 15 and 1 of the Line receiver 163 connected to input pins 11 and 14 of data selector 158, respectively.

Die Ausgangssignale der Doppel-Differentialleitungsempfänger 160 - 163 werden auch an die Eingangsstifte eines 8:1-Leitungsdaten-Wähler/Multiplexers 164 (Fig. 8) (Typ Signetics 71151) angelegt). Bei der dargestellten Ausführungsform sind die gemeinsamen Ausgangsstifte 15 und 1 jedes Leitungsempfängers mit verschiedenen Eingangsstiften des Wählers 164 verbunden. Der Ausgangsstift 5 des Wählers 164 ist an den Eingangsstift 3 des Datenwählers I56 angeschlossen. Leitungen GA10, GA9 und GAS liefern ein aus drei Bits bestehendes, binärverschlüsseltes Wählsirijgal von den Aus gangs stiften 11, bzw. 1 des bistabilen Verklinkungsglieds 60 gemäß Fig. 4 an die Wähleingangsklemmen 9, 10 und 11 des Decoders 164. Der Abtasteingangsstift 7 des Decoders 164 ist über eine Leitung GAI3 mit dem Ausgangsstift 15 des bistabilen Verklinkungsglieds 64 gemäß Fig. 4 verbunden.The output signals of the double differential line receivers 160-163 also connect to the input pins of an 8: 1 line data selector / multiplexer 164 (Fig. 8) (Signetics 71151 type). In the illustrated embodiment are the common output pins 15 and 1 of each line receiver connected to various input pins of selector 164. The output pin 5 of selector 164 is connected to input pin 3 of data selector I56. cables GA10, GA9 and GAS supply a binary-encrypted dial sirijgal consisting of three bits from the output pins 11, or 1 of the bistable latching element 60 according to FIG. 4 to the selection input terminals 9, 10 and 11 of the decoder 164. The Scan input pin 7 of decoder 164 is over a line GAI3 with the output pin 15 of the bistable latch member 64 according to FIG.

Die vom Gruppenprozessor GPU (Fig. 4) aufzunehmenden ersten oder zweiten Kabinensteuersignale werden über die Leitungen GTJjJ, δϋΤ ... (3D7 von den beiden Selektoreinheiten 156 und gemäß Fig. 8 an die Zweirichtungs- Sammeltreiber 54 und 56 gemäß Fig. 4 angelegt, Leitungen GRCE und G8B dienen zur Verbindung der Ausgangssteuerstifte 15 und der Datenwähl-Eingangsstifte 1 der Datenwählereinheiten 156 und 158 mit dem Ausgangsstift 8 des NAND-Glieds 174C (Fig. 9A) bzw. dem Ausgangsstift 9 der Datenwählereinheit 200 (Fig. 9B), die nachstehend noch näher erläutert werden wird.The first or second car control signals to be picked up by the group processor GPU (FIG. 4) are transmitted via the lines GTJjJ, δϋΤ ... (3D7 from the two selector units 156 and 8 to the bidirectional group drivers 54 and 56 applied according to FIG. 4, lines GRCE and G8B are used for the connection of output control pins 15 and data select input pins 1 of data selector units 156 and 158 with the Output pin 8 of NAND gate 174C (Fig. 9A) or the output pin 9 of the data selector unit 200 (FIG. 9B), which will be explained in more detail below.

Fig. 9A ist ein vereinfachtes Schaltbild des Abschnitts der9A is a simplified circuit diagram of the portion of FIG

809330/088¹?809330/088 ¹ ?

' 2BÜ2b2b ' 2BÜ2b2b

Gruppen-Logikschaltung, der im folgenden als Gruppen-Sperrsignal genera tor (group suspension signal generator) bezeichnet ist. Eine Leitung GD5 verbindet den Ausgangsstift 6 der bidirektionalen Sammeltreibereinheit 56 (Fig. 4) mit dem Eingangsstift 1 eines Hexagonal- bzw. Sechsfach-Umsetzers 170A und mit dem K-Eingangsstift 16 eines J-K-Flip-Flops 172A, das einen Abschnitt eines Doppel-J-K-Servomanipulator-Flip-Flops (Typ■ S-ignetics 7476) bildet. Die Voreinstell-Eingangs-. klemme 2 des Flip-Flops 172A ist an das durch die Leitung L'i O dargestellte, einer binären "1" entsprechende Signal angeschlossen. Der Takteingangsstift 1 des Flip-Flops 172A ist mit dem Ausgangsstift 4 des Umsetzers 17OB verbunden, dessen Eingangsstift 3 an den Ausgangsstift 6 eines drei Eingänge besitzenden, positiven NAND-Glieds 174B angeschlossen ist.Group logic circuit, hereinafter referred to as group blocking signal generator (group suspension signal generator) is. A line GD5 connects the output pin 6 of the bidirectional group driver unit 56 (FIG. 4) to the Input pin 1 of a hexagonal or six-way converter 170A and with the K input pin 16 of a J-K flip-flop 172A, that is a section of a double J-K servo manipulator flip-flop (Type ■ S-ignetics 7476) forms. The preset input. Terminal 2 of the flip-flop 172A is connected to the line L'i O shown, a binary "1" corresponding signal connected. Clock input pin 1 of flip-flop 172A is connected to output pin 4 of converter 17OB, whose Input pin 3 to output pin 6 of one of three inputs owning, positive NAND gate 174B is connected.

Der Eingangsstift 3 des NAND-Glieds 174B ist über eine Leitung G01 mit dem 800-kHz-Oszillator 50 (Fig. 4) verbunden. Ein zweiter Eingang 4 des NAND-Glieds 174B ist mit dem Ausgangsstift 12 eines Sechsfachumsetzers I76F verbunden, dessen Eingangsstift 13 über eine Leitung GSYNC am AusgangSrstift 14 des Gruppenprozessors GPU (Fig. 4) liegt. Der dritte Eingangsstift 5 des NAND-Glieds" 174B ist mit dem Ausgangsstift 3 eines Paars von Eingangs-NAND-Gliedern 178A verbunden und mit dem NAND-Glied 178C als Ruckstell-Flip-Flop angeordnet. The input pin 3 of the NAND gate 174B is connected to the 800 kHz oscillator 50 (FIG. 4) via a line G01. A second input 4 of NAND gate 174B is connected to the output pin 12 of a six-way converter I76F is connected, the input pin 13 of which is connected to the output pin 13 via a line GSYNC 14 of the group processor GPU (Fig. 4). The third Input pin 5 of NAND gate "174B is connected to the output pin 3 of a pair of input NAND gates 178A and arranged with the NAND gate 178C as a reset flip-flop.

Der Ausgangsstift 3 des NAND-Glieds 178A ist außerdem an den Eingangsstift 9 des NAND-Glieds 178C angeschlossen, dessen zweiter Eingangsstift 10 über eine Leitung GT2 mit dem Ausgangsstift 14 eines 3:8-Leitungsdecoders 70 (Fig. 5) verbunden ist. Der Ausgangsstift 8 des NAND-Glieds 178C ist mit dem Eingangsstift 2 des NAND-Glieds 178A verbunden, dessen zweiter Eingangsstift über eine Leitung ϋτΤ mit dem Ausgangsstift 13 der 3:8-Leitungsdecodereinheit 70 verbunden ist_o The output pin 3 of the NAND gate 178A is also connected to the input pin 9 of the NAND gate 178C, the second input pin 10 of which is connected via a line GT2 to the output pin 14 of a 3: 8 line decoder 70 (FIG. 5). The output pin 8 of the NAND gate 178C is connected to the input pin 2 of the NAND gate 178A, the second input pin of which is connected via a line ϋτΤ to the output pin 13 of the 3: 8 line decoder unit 70 _{or the like}

6098 3 0/08616098 30/0861

2 B Ü 2 b 22 B Ü 2 b 2

Der Eingangsstift 3 des Flip-Flops 172A (Fig. 9A) und der Eingangsstift 2 des Flip-Flops 180A (Typ Signetics 7476) sind mit dem Ausgangsstift 12 eines drei Eingänge besitzenden NAND-Glieds 174A verbunden. Die Leitung GSYNC verbindet den Eingangsstift 1 des NAND-Glieds 174A und den Takteingangsstift 1 des Flip-Flops 180A mit dem Ausgangsstift 14 des Gruppenprozessors GPU (Fig. 4). Die beiden anderen Eingangsstifte 2 und 13 des NAND-Glieds 174A sind mit den Q-Ausgangsstiften 15 bzw. 11 der beiden Abschnitte 180A und 180B des als Kipp-Flip-Flop angeordneten Doppel-J-K-Servomanipulator-Flip-Flops vom Typ Signetics 7476 verbunden* Der Q-Ausgangsstift 15 des Flip-Flops 180A ist bei der dargestellten Ausführungsform auch mit dem Takteingangsstift 6 des Flip-Flops 180B verbunden. Darüber hinaus ist der Q-Ausgangsstift 11 des Flip-Flops 180B mit dem Eingangsstift 11 des NAND-Glieds 174c verbunden und über eine Leitung GCDT an die Wähleingangsstifte 1 der beiden Datenselektoren 100 und 102 gemäß Fig. 7 sowie an den Wähleingangsstift 1 des Datenwählers 200 gemäß Fig. 9B angeschlossen.The input pin 3 of flip-flop 172A (Fig. 9A) and the Input pin 2 of flip-flop 180A (type Signetics 7476) with output pin 12 of one of three inputs NAND gate 174A connected. The GSYNC line connects input pin 1 of NAND gate 174A and the clock input pin 1 of flip-flop 180A to output pin 14 of the group processor GPU (Fig. 4). The other two input pins 2 and 13 of NAND gate 174A are connected to the Q output pins 15 and 11 of the two sections 180A and 180B of the double J-K servo manipulator flip-flop arranged as a toggle flip-flop of type Signetics 7476 connected * The Q output pin 15 of the flip-flop 180A is also connected to the clock input pin 6 of the flip-flop in the illustrated embodiment 180B connected. In addition, the Q output pin 11 of the flip-flop 180B is connected to the input pin 11 of the NAND gate 174c and via a GCDT line to the dial input pins 1 of the two data selectors 100 and 102 according to Fig. 7 as well as to the dial input pin 1 of the data selector 200 according to FIG. 9B.

Die Löscheingangsstifte 3 und 8 der beiden Flip-Flops 180A und 180B sind mit dem Ausgangsstift 11 des zwei Eingänge besitzenden NAND-Glieds 178D verbunden. Der eine Eingangsstift 12 des NAND-Glieds 178D ist mit dem Ü-Ausgangsstift 14 des Flip-Flops 172A verbunden, während sein zweiter Eingangsstift 13 über eine Leitung GA13 an den Ausgangsstift 15 des bistabilen Verklinkungsglieds 64 (Fig. 4) angeschlossen ist. Die Leitung GSUS verbindet den Q"-Aus gangs stift 14 mit dem Eingangsstift 17 des Gruppenprozessors GPU (Fig. 4). Die J-K-Eingangsstifte 4 und 16 des Flip-Flops 180A, die J-K- und Voreinstelleingangsstifte 9, 12 und 7 des Flip-Flops 180A sowie der Voreinstell-Eingangsstift 2 des Flip-Flops 172A werden auf dem durch die Leitung L10 dargestellten, einer binären "1" entsprechenden Pegel gehalten.The clear input pins 3 and 8 of the two flip-flops 180A and 180B are connected to output pin 11 of dual input NAND gate 178D. The one input pen 12 of NAND gate 178D is connected to Ü output pin 14 of the Flip-flops 172A, while its second input pin 13 is connected to output pin 15 of the bistable latching member 64 (Fig. 4) is connected. The line GSUS connects the Q "output pin 14 with the Group processor GPU input pin 17 (Fig. 4). The J-K input pins 4 and 16 of flip-flop 180A, the J-K- and preset input pins 9, 12 and 7 of flip-flop 180A and preset input pin 2 of flip-flop 172A are held at the level corresponding to a binary "1" represented by line L10.

809830/088?809830/088?

Die Eingangsstifte 11 des NAND-Glieds 174C sind mit dem Q-Ausgangsstift 11 des Flip-Flops 180B verbunden. Die Leitung GA13 verbindet seinen Eingangsstift 10 mit dem Ausgangsstift 14 eines bistabilen Verklinkungsglieds 64 (Fig.4). Die Leitung GRX verbindet dagegen den Eingangsstift 9 mit dem Ausgangsstift 3 des UND-Glieds 8OA (Fig. 5).The input pins 11 of the NAND gate 174C are connected to the Q output pin 11 of flip-flop 180B connected. The administration GA13 connects its input pin 10 to the output pin 14 of a bistable latching element 64 (FIG. 4). In contrast, the line GRX connects the input pin 9 to the output pin 3 of the AND gate 80A (FIG. 5).

In der oberen Hälfte von Fig. 9B ist in vereinfachter Darstellung der Abschnitt der Gruppen-Logikschaltung(en) veranschaulicht, der im folgenden als Kabinen-Sperrsignalgenerator bezeichnet wird. Leitungen GA8, GA9 und GA10 sind von den Ausgangsstiften 1, 14 bzw. 11 des bistabilen Verklinkung^· glieds 60 (Fig. 4) an die Eingangsstifte 1, 2 bzw. 3 eines Hochgeschwindigkeit-Ire-Binärdecoders 190 (Typ Intel 3205) angeschlossen. Der Decoder 190 weist drei Aktiviereingangsstifte auf, von denen zwei, nämlich die Stifte 4 und 5, über eine Leitung GAI3 an den Ausgangsstift 15 des bistabilen Verklinkungsglieds 64 (Fig. 4) angeschlossen sind. Der dritte Aktiviereingangsstift 6 liegt an einem durch die Leitung L10 dargestellten, einer binären "1" entsprechenden Signal.In the upper half of FIG. 9B, the section of the group logic circuit (s) is illustrated in a simplified representation, which is referred to below as the car locking signal generator. Lines GA8, GA9 and GA10 are from the output pins 1, 14 or 11 of the bistable latch ^ · member 60 (Fig. 4) to the input pins 1, 2 and 3 of a High speed Ire binary decoder 190 (type Intel 3205) connected. The decoder 190 has three enable input pins on, two of which, namely pins 4 and 5, via a line GAI3 to the output pin 15 of the bistable latching element 64 (Fig. 4) are connected. The third activation input pin 6 is on one through the line L10, a binary "1" corresponding signal.

Die Ausgangsstifte 15, 14, 13 und 12 der Einheit I90 sind mit den Eingangsstiften 3, 6, 10 bzw. 13 eines zwei Eingänge besitzenden Vierfachdatenwähler/Multiplexers 192 (Typ Signetics 74158) verbunden. Die restlichen vier Ausgangsstifte 11, 10, 9 und 7 des Decodierers 190 sind mit den Eingangs stiften 3, 6, 10 bzw. 13 eines zweiten Datenwählers 194 (Typ Signetics 74158) verbunden. Der zweite Satz von Eingangsstiften 2, 5, 11 und 14 bei-der Datenwählereinheiten 192 und 194 liegt an dem durch die Leitung HL1 dargestellten Massepotential. Die Abtasteingangsstifte 15 beider Einheiten 192 und 194 sind über eine Leitung GAI3 an den Ausgangsstift 15 eines bistabilen Verklinkungsglieds 64 (Fig.4) angeschlossen, während ihre Datenwähleingangsstifte 1 über eine LeitungGAH an den Ausgangsstift 8 des bistabilen Ver-The output pins 15, 14, 13 and 12 of the unit I90 are with input pins 3, 6, 10 and 13 of a dual input quad data selector / multiplexer 192 (type Signetics 74158) connected. The remaining four output pins 11, 10, 9 and 7 of decoder 190 are connected to input pins 3, 6, 10 and 13 of a second data selector 194, respectively (Type Signetics 74158) connected. The second set of input pins 2, 5, 11 and 14 in the case of the data selector units 192 and 194 is connected to that represented by the line HL1 Ground potential. The scan input pins 15 of both units 192 and 194 are on line GAI3 to the output pin 15 of a bistable latching member 64 (Fig.4) connected, while their data selection input pins 1 over a line GAH to the output pin 8 of the bistable connection

809830/088*?809830/088 *?

28Ü2b2b28Ü2b2b

klinkungsglieds 60 (Fig. 4) angeschlossen sind. Die Ausgangsstifte 4 und 7 des Datenwählers 192 sind mit gemeinsamen Eingangsstiften 9, 10 bzw. 7, 6 von DoppeVDifferentialleitungstreibern 19βΑ und 196B (Typ Fairchild 9614) verbunden. Auf ähnliche Weise sind die Ausgangsstifte 9 und des Datenwählers 194 mit gemeinsamen bzw. Sammel-Eingangsstiften 9, 10 bzw. 7, 6 eines zweiten Doppel-Differentialleitungstreibers 19SA, 198B desselben Typs verbunden.latch member 60 (Fig. 4) are connected. The output pins 4 and 7 of the data selector 192 are common Input pins 9, 10 and 7, 6 of double differential line drivers, respectively 19βΑ and 196B (type Fairchild 9614) connected. Similarly, the output pins are 9 and of data selector 194 with common input pins 9, 10 and 7, 6, respectively, of a second double differential line driver 19SA, 198B of the same type.

Die Ausgangsstifte 9 und 12 des Datenwählers 192 sowie die Stifte 7 und 9 des Datenwählers 194 sind ähnlich, wie vorstehend beschrieben, an zwei weitere, nicht dargestellte Doppel-Differentialleitungstreiber angeschlossen. Die Ausgangsstifte 13 und 14 der Treibereinheit 196A sind über Leitungen XCRDY(a) und XCRDY(a) einzeln mit dem Doppel-Differentialleitungsempfänger 210(a) gemäß Fig. 10 verbunden, welcher der Kabine a der Fahrstuhlanlage zugecr dnet ist. Es ist darauf hinzuweisen, daß die restlichen Ausgangsstifte jedes Leitungstreibers auf ähnliche Weise getrennt an ähnliche Schaltungen wie diejenigen gemäß Fig. 10 angeschlossen sind, welche den anderen Kabinen der Fahrstuhlanlage einzeln zugeordnet sind.Output pins 9 and 12 of data selector 192 and pins 7 and 9 of data selector 194 are similar to those above described, connected to two further double differential line drivers, not shown. The output pins 13 and 14 of the driver unit 196A are individually connected to the dual differential line receiver via lines XCRDY (a) and XCRDY (a) 210 (a) according to FIG. 10, which is assigned to the car a of the elevator system. It it should be noted that the remaining output pins of each line driver is separately connected in a similar manner to similar circuits as those shown in FIG which are individually assigned to the other cabins of the elevator system.

In der unteren Hälfte von Fig. 9B ist der restliche Abschnitt der Gruppen^Logikschaltung dargestellt, die in Fig.1A durch den rechteckigen Block G/C veranschaulicht ist. Die Leitung GSYNC verbindet den Ausgangsstift 14 des Gruppenprozessors GPU (Fig. 4) mit dem Eingangsstift 2 eines Datenwählers 200 (Typ Signetics 74157). Zwei weitere Eingangsstifte 11 und 14 des Datenwählers 200 werden an einem durch die Leitung L10 dargestellten, einer binären "1" entsprechenden Potential gehalten. Die Eingangs stifte 5 und 10 des Datenwählers 200 sind' mit dem Ausgangsstift 6 eines zwei Eingänge besitzenden NAND-Glieds 202B verbunden. Der ersteIn the lower half of Fig. 9B the remaining portion of the group logic circuit is shown, which in Fig.1A is illustrated by the rectangular block G / C. The GSYNC line connects the group processor output pin 14 GPU (Fig. 4) with input pin 2 of a data selector 200 (type Signetics 74157). Two more input pins 11 and 14 of data selector 200 are connected to one represented by line L10 corresponding to a binary "1" Potential held. The input pins 5 and 10 of the Data selector 200 is connected to output pin 6 of a two-input NAND gate 202B. The first

809830/088?809830/088?

28Ü2b2b28Ü2b2b

.Eingangsstift Λ des NAND-Glieds 202B ist an/den Aus gangs stift 7 des Decoders 190 (Fig. 9B) angeschlossen, während sein zweiter Eingangsstift 5 über eine Leitimg GA11 am Ausgangsstift 9 des bistabilen Verklinkungsglieds 60 (Fig. 4) liegt. Das bistabile Verklinkungs- bzw. Verknüpfungsglied 62 ist über Leitungen GA14 und GA14- an Eingangsstifte 13 bzw. 6 des Datenwählers 200 angeschlossen. Die Leitung GWX verbindet den letzten Eingangsstift 3 des Datenwählers 200 mit dem Q-Ausgangsstift 11 des J-K-Flip-Flops 78B gemäß Fig. 5..Input pin Λ of NAND gate 202B is at / the output pin 7 of the decoder 190 (FIG. 9B), while its second input pin 5 is connected to the output pin via a Leitimg GA11 9 of the bistable latching element 60 (Fig. 4) lies. The bistable latching or linking element 62 is on input pins 13 via leads GA14 and GA14- or 6 of the data selector 200 connected. The GWX line connects the last input pin 3 of the data selector 200 to the Q output pin 11 of the J-K flip-flop 78B of FIG Fig. 5.

Die Ausgangsstifte 4 und 7 des Datenwählers 200 sind jeweils mit den Eingangsstiften 9 bzw. 7 zweier Differentialleitungstreiber 204A und 204B (Typ Fairchild 9614) verbunden. Leitungen GTP, GTP und GDC, SE? verbinden die Ausgangsstifte der beiden Leitungstreiber mit den Eingangsstiften eines Doppel-Differentialleitungsempfängers 2i6(a) (Fig. 10) des Typs AM2615 der Firma Al·©.Output pins 4 and 7 of data selector 200 are respectively connected to input pins 9 and 7, respectively, of two differential line drivers 204A and 204B (type Fairchild 9614). Lines GTP, GTP and GDC, SE? connect the output pins of the two line drivers with the input pins a double differential line receiver 2i6 (a) (Fig. 10) of the type AM2615 from Al · ©.

Der Ausgangsstift 9 des Datenwählers 200 ist mit dem Eingangsstift 5 des Umsetzers 170C verbunden, dessen Ausgangsstift 6 gemäß Fig. 7 mit den Wähleingangsstiften 1 der Datenwähler 116 und 118 verbunden ist. Außerdem verbindet die Leitung G8B den Ausgangsstift 9 des Datenwählers 200 (Fig.9B) mit den Wähleingangsstiften 1 der Datenwähler 156 und 158 gemäß Fig. 8. Der Ausgangsstift 12 des Datenwählers 200 ist außerdem über die Leitung GCTE mit den Eingangsstiften 7 und 10 von Doppel-Differentialleitungstreibern 122 - 130 gemäß Fig. 7 verbunden.The output pin 9 of the data selector 200 is connected to the input pin 5 of the converter 170C, its output pin 6 according to FIG. 7 with the selector input pins 1 of the data selector 116 and 118 is connected. Also, line G8B connects output pin 9 of data selector 200 (Figure 9B) with the selector input pins 1 of the data selectors 156 and 158 according to Figure 8. The output pin 12 of data selector 200 is also via the GCTE line to input pins 7 and 10 of dual differential line drivers 122-130 according to FIG Fig. 7 connected.

Fig 10 ist ein vereinfachtes Schaltbild der Schaltungen der Gruppen-Prozessoreinheit, welche der Kabine a zugeordnet und in Fig. 1A durch den rechteckigen Block C/G-(a) angegeben ist. Obgleich diese Schaltungsanordnung als Teil der Gruppen-Logik-FIG. 10 is a simplified schematic diagram of the circuits of FIG Group processor unit which is assigned to car a and is indicated in Fig. 1A by the rectangular block C / G- (a). Although this circuit arrangement is part of the group logic

809830/086809830/086

2802h2(?2802h2 (?

-Abschaltung zu betrachten ist, ist sie der Kabine a einzeln zugeordnet, während eine ähnliche Schaltungsanordnung, wie diejenige gemäß Fig. 10 jeweils für jede weitere Kabine der Fahrstuhlanlage vorgesehen ist.Disconnection is to be considered, it is individual for car a assigned, while a circuit arrangement similar to that of FIG. 10 for each additional car the elevator system is provided.

Wie erwähnt, verbinden die Signalleitungen XCRDY(a) und XCRDYCa; die Ausgangsstifte 14 und 13 des Doppel-Differentialleitungstreibers 196A (Fig. 9B) mit den Eingangsstiften 9 bzw. 11 des Leitungsempfängers 210(a) gemäß Fig. 10 (Typ AM2615 der Firma Af-ID). Der Leitungsempfänger 210(a) ist über eine Leitung CSUS(a) mit dem Eingangsstift 17 der Kabinen-Prozessoreinheit CPU(a) gemäß Fig. 11 und mit dem Eingangsstift 9 des Umsetzers 212D(a) (Fig. 10) verbunden. Der Ausgangsstift 8 des Umsetzers 212D(a) ist mit den Frei-bzw-Löscheingangsstiften 3 und 8 zweier J-K-Flip-Flops 2i4A(a) und 2i4B(a) des Typs Signetics 7476 verbunden, die als Kipp-Flip-Flops angeordnet sind. Diese beiden Flip-Flops sind mit ihren Voreinstell-Eingangsstiften 2 und 7, ihren J-Eingangsstiften 4 und 9 sowie ihren K-Eingangsstiften 16 und 12 mit einem durch die Leitung L10 dargestellten, einer binären "1" entsprechenden Signal verbunden. Der Takteingangsstift 1 des J-K-Flip-Flops 1i4A(a) ist mit dem Ausgangsstift 2 eines Doppel-Differentialleitungsempfängers 216(a) des Typs AM2615 der Firma AMD verbunden.As mentioned, the signal lines connect XCRDY (a) and XCRDYCa; the output pins 14 and 13 of the dual differential line driver 196A (Fig. 9B) with the input pins 9 or 11 of the line receiver 210 (a) according to Fig. 10 (Typ AM2615 from Af-ID). Line receiver 210 (a) is over a line CSUS (a) to input pin 17 of the cabin processor unit CPU (a) as shown in Fig. 11 and connected to input pin 9 of converter 212D (a) (Fig. 10). The output pin 8 of translator 212D (a) is with the free and clear input pins, respectively 3 and 8 of two J-K flip-flops 2i4A (a) and 2i4B (a) of the Signetics 7476 type connected, which are called toggle flip-flops are arranged. These two flip-flops are with their preset input pins 2 and 7, their J input pins 4 and 9 and their K input pins 16 and 12 with connected to a signal represented by the line L10 and corresponding to a binary "1". The clock input pin 1 of J-K flip-flop 1i4A (a) connects to output pin 2 of an AM2615 dual differential line receiver 216 (a) the company AMD connected.

Der Q-Ausgangsstift 15 des J-K-Flip-Flops 2i4A(a) liegt am Takteingangsstift 6 eines J-K-Flip-Flops 2i4B(a) und am Eingangsstift 1 eines drei Eingänge besitzenden NAND-Glieds 218A(a). Letzteres ist mit seinem zweiten Eingangsstift 2 an den Ausgangsstift 2 des Leitungsempfängers 216(a) angeschlossen und mit seinem dritten Eingangsstift 13 mit dem 5-Ausgangsstift 10 des J-K-Flip-Flops 2i4B(a) verbunden. Der Ausgangsstift 12 des NAND-Glieds 218A(a) ist an den Eingangsstift 3 des Umsetzers 212A(a) angeschlossen, dessen Ausgangsstift 4 am Takteingangsstift 13 eines bistabilen Vierfach-The Q output pin 15 of the J-K flip-flop 2i4A (a) is on Clock input pin 6 of a J-K flip-flop 2i4B (a) and am Input pin 1 of a three input NAND gate 218A (a). The latter is with its second input pin 2 connected to output pin 2 of line receiver 216 (a) and its third input pin 13 connected to the 5 output pin 10 of the J-K flip-flop 2i4B (a). Of the Output pin 12 of NAND gate 218A (a) is connected to input pin 3 of converter 212A (a), its output pin 4 at the clock input pin 13 of a bistable quadruple

809830/088?809830/088?

.U..U.

2BU2b2b2BU2b2b

Verklinkungsglied 222(a) und an den Takteingangsstiften 4 und 13 zweier bistabiler Vierfach-Verklinkungsglieder 224(a) und 226(a) liegt, die sämtlich vom Typ Signetics 7475 sind.Latch 222 (a) and on clock input pins 4 and 13 lies two bistable quadruple latches 224 (a) and 226 (a), all of which are of the Signetics 7475 type.

Wie in der unteren rechten Ecke von Fig. 10 dargestellt, ist der Ausgang 11 des J-K-Flip-Flops 2i4B(a) mit dem Eingangsstift 10 eines zwei Eingänge besitzenden UND-Glieds 220C(a) verbunden, dessen zweiter Eingangsstift 9 mit dem Ausgangsstift 2 des Leitungsempfängers 216A verbunden ist. Das UND-Glied 220C(a) ist über die Leitung GTO mit den Eingangsstiften 5 und 10 des Datenwählers 4i6(a) gemäß Fig. 13 verbunden. Der Ausgangsstift 11 des J-K-Flip-Flops 2i4B(a) ist außerdem an den Eingangsstift 5 des UND-Glieds 220B(a) angeschlossen, dessen zweiter Eingangsstift 4 mit dem Ausgangsstift 14 des Doppel-Differentialleitungsempfängers 2i6(a) verbunden ist. Der Ausgangsstift 6 des UND-Glieds 220B(a) liegt am Steuerstift 10 eines Doppel-Differential leitungstreibers 228(a) (Typ Texas Instrument 75113).As shown in the lower right hand corner of Figure 10, the output 11 of the J-K flip-flop is 2i4B (a) with the input pin 10 of a two-input AND gate 220C (a), the second input pin 9 of which is connected to the Output pin 2 of line receiver 216A is connected. AND gate 220C (a) is connected to input pins via line GTO 5 and 10 of the data selector 4i6 (a) shown in FIG. 13 tied together. The output pin 11 of the J-K flip-flop 2i4B (a) is also connected to the input pin 5 of the AND gate 220B (a) connected, its second input pin 4 to output pin 14 of the dual differential line receiver 2i6 (a) is connected. The output pin 6 of AND gate 220B (a) is on control pin 10 of a double differential line driver 228 (a) (Texas Instrument 75113 type).

Der Ausgangsstift 14 des Leitungsempfangers 2i6(a) ist außerdem mit dem Eingangsstift 2 des Verklinkungsglieds 222(a) verbunden, dessen Ausgangsstift 16 mit dem Eingangsstift 1 des UND-Glieds 220A(a) verbunden ist. Letzteres jst mit seinem zweiten Eingangsstift 2 mit dem Ausgangsstift 6 des erwähnten UND-Glieds 220B(a) verbunden, während sein AuS-gangsstift 3 an den Steuereingangsstiften 10 und 7 mehrerer Doppel-Differentialleitungstreiber (Typ Texas Instrument 75113 oder äquivalent) liegt, die in der oberen linken Ecke von Fig. 10 als rechteckige Blöcke ?.30(a), 232(a) und 234(a) dargestellt sind.The output pin 14 of the line receiver 2i6 (a) is also with input pin 2 of latch member 222 (a) whose output pin 16 is connected to input pin 1 of AND gate 220A (a). The latter is with his second input pin 2 is connected to output pin 6 of said AND gate 220B (a), while its output pin 3 on control input pins 10 and 7 of multiple dual differential line drivers (Texas Instrument 75113 or equivalent) located in the upper left corner of Fig. 10 as rectangular blocks? .30 (a), 232 (a) and 234 (a) are shown.

Leitungen CGD0(a), CGD1(a) ... CGD7(a) verbinden die Eingangsstifte 11 und 5 der vier Leitungstreiber 228(a) - 234(a) mit den Ausgangsstiften von zwei positiven, zwei Eingänge be-Lines CGD0 (a), CGD1 (a) ... CGD7 (a) connect the input pins 11 and 5 of the four line drivers 228 (a) - 234 (a) are connected to the output pins of two positive, two inputs

8098 3 0/088?8098 3 0/088?

28Ü2b2b28Ü2b2b

sitzenden Vierfach-UND-Gliedern 4i2(a) und 44i4(a) gemäß Fig. 13. Die Ausgangsstifte 13, 14, 3 und 2 der Leitungsempfänger sind an Leitungen DT0(a), DT0(a), DT1, 5τΤ ... DT7, DT? angeschlossen, um von der der Kabine a zugeordneten Schaltungsanordnung auf noch zu beschreibende Weise Datensignale an den Gruppenprozessor anzulegen.seated quadruple AND gates 4i2 (a) and 44i4 (a) according to Fig. 13. The output pins 13, 14, 3 and 2 of the line receivers are on lines DT0 (a), DT0 (a), DT1, 5τΤ ... DT7, DT? connected to the from the cabin a associated Circuit arrangement in a manner to be described data signals to be applied to the group processor.

Die Leitungen DT0(a), DTß(.a) und DT1, 35TT sind an die Eingangsstifte 11, 9, 5 bzw. 7 eines Doppel-Differentialleitungsempfängers 236(a) vom Typ Fairchild 9615 angeschlossen. Die restlichen Leitungen DT2, DT2* ... DT7 sind auf ähnliche Weise mit den Eingangsstiften von drei weiteren Doppel-Differentialleitungsempfängern verbunden, die in Fig. 10 als rechteckige Blöcke 238(a), 240(a) und 242(a) dargestellt sind. Die Leitungen GCB0(a), GCB1(a) ... GCB7(a) verbinden die Ausgangsstifte 14 und 2 der Leitungsempfänger 236(a), 238(a), 240(a), 242(a) mit den D-Eingangsstiften 7, 6, 3 und 2 zweier bistabiler Verklinkungsglieder 224(a) und 226(a) des Typs Signetics 7475.Lines DT0 (a), DTß (.a) and DT1, 35TT are connected to the input pins 11, 9, 5, and 7, respectively, of a Fairchild 9615 dual differential line receiver 236 (a). The remaining lines DT2, DT2 * ... DT7 are similar Way with the input pins of three more dual differential line receivers connected, shown in Fig. 10 as rectangular blocks 238 (a), 240 (a) and 242 (a) are. Lines GCB0 (a), GCB1 (a) ... GCB7 (a) connect output pins 14 and 2 of line receivers 236 (a), 238 (a), 240 (a), 242 (a) to D input pins 7, 6, 3 and 2 of two bistable latches 224 (a) and 226 (a) of the type Signetics 7475.

Leitungen GCA0(a), GCA1(a), GCA2(a), GCA3(a) verbinden die Q-Ausgangsstifte 9, 10, 15 und 16 des Verklinkungsglieds 224(a) mit den Eingangsstiften 2, 5, 11 bzw. 14 eines zwei Eingänge besitzenden Vierfach-Datenwählers 408 (Fig. 13) des Typs Signetics 74157. Leitungen GCA4(a), GCA5(a), GCA6(a) und GCA7(a) verbinden auf ähnliche Weise die Ausgangsstifte *9, 10, 15 und 16 des bistabilen Verklinkungsglieds 226(a) mit den Eingangsstiften 2, 5, 11 bzw. 14 eines zweiten, zwei Eingänge besitzenden Vierfach-Datenwählers 4iO(a) (Fig. 13) des Typs Signetics 74157.Lines GCA0 (a), GCA1 (a), GCA2 (a), GCA3 (a) connect the Latch link Q output pins 9, 10, 15 and 16 224 (a) with input pins 2, 5, 11 and 14 of one of two Quadruple Data Selector 408 having inputs (Fig. 13) of type Signetics 74157. Leads GCA4 (a), GCA5 (a), GCA6 (a), and GCA7 (a) similarly connect the output pins * 9, 10, 15 and 16 of bistable latch 226 (a) with input pins 2, 5, 11 and 14 of a second, two, respectively Quadruple data selector 4iO (a) having inputs (Fig. 13) of the type Signetics 74157.

Leitungen GCBjKaJ, GCBTXaJ ... GCByTaJ dienen zur Verbindung der Ausgangsstifte der Doppel-Differentialleitungsempfänger 236(a), 238(a), 240(a) und 242(a) mit den Eingangsstiften 2, 5, 11, 14 zweier zwei Eingänge besitzender Vierfach-Lines GCBjKaJ, GCBTXaJ ... GCByTaJ are used for connection the output pins of dual differential line receivers 236 (a), 238 (a), 240 (a), and 242 (a) to the input pins 2, 5, 11, 14 of two quadruple inputs with two entrances

809830/088*7809830/088 * 7

Datenwähler 400(a) und 402(a) (Fig. 13) des Typs Signetics 74158.Signetics data selectors 400 (a) and 402 (a) (Figure 13) 74158.

Eine Leitung DTS verbindet den S-Aus gangs stift 10 des J-K-Flip-Flops 214B(a) gemäß Fig. 10 mit einer in Verbindung mit Fig. 13 noch näher zu erläuternden Vorrichtung.A line DTS connects the S output pin 10 of the J-K flip-flop 214B (a) according to FIG. 10 with a device to be explained in more detail in connection with FIG. 13.

Die Fig. 11, 12 und 13 veranschaulichen gemeinsam in vereinfachter Schaltbildform denjenigen Teil der Schaltungsanordnung der Kabinen-Prozessoreinheit und der Kabinenprogramm-Speichereinheit, welche der Kabine a zugeordnet und in Fig. 1B durch die rechteckigen Blöcke CPU(a), CR(A), SW(A), CRAM(a) und CROM(a) dargestellt sind. Die weitere Schaltungsanordnung der Kabinen-Prozessoreinheit und die der Kabine a zugeordnete Kabinensteuereinrichtung, die in Fig.iB als rechteckige Blöcke GESC(a) bzw. CCE(A) dargestellt sind, werden später anhand des vereinfachten Schaltbilds von Fig. 14 - 17 noch näher erläutert werden. Die in Fig. 1B in Blockschaltbildform für die Kabine a dargestellte Einrichtung ist auch für jede weitere Kabine der Fahrstuhlanlage erforderlich. Infolgedessen ist darauf hinzuweisen, daß sich die folgende Schaltkreisbeschreibung, die sich speziell auf die Schaltungsanordnung der Kabine a bezieht, wie dies durch das an die Bezugsziffern bzw. -zeichen der Schaltungsanordnung gemäß Fig. 11 - 17 angehängte Symbol (a") angegeben ist, auch auf ähnliche Schaltungen bzw. Schaltungsanordnungen zutrifft, die für die anderen Kabinen der Anlage erforderlich sind, aus Gründen der Vereinfachung jedoch nicht dargestellt sind.-FIGS. 11, 12 and 13 illustrate together in a simplified manner Circuit diagram form that part of the circuit arrangement of the car processor unit and the car program storage unit which are assigned to car a and in Fig. 1B by the rectangular blocks CPU (a), CR (A), SW (A), CRAM (a) and CROM (a) are shown. The other The circuit arrangement of the car processor unit and the car control device assigned to the car a, which are shown in FIG are shown as rectangular blocks GESC (a) and CCE (A), will be explained later using the simplified circuit diagram of 14-17 are explained in more detail. The in Fig. 1B The device shown in block diagram form for car a is also for each additional car of the elevator system necessary. As a result, it should be noted that the following circuit description, which is specifically relates to the circuit arrangement of the car a how this by referring to the reference numerals or symbols of the circuit arrangement 11-17 attached symbol (a ") is indicated, also applies to similar circuits or circuit arrangements that are used for the other cabins of the system are required, but are not shown for the sake of simplicity.

Ein Sichtvergleich zwischen den vereinfachten Schaltbildern von Fig. 4 und 5 und den Schaltungsanordnungen gemäß Fig. und 12 zeigt, daß die schematische Darstellung der Schalte kreiselemente und ihrer Verbindungen oder Verknüpfungen identisch ist. Weiterhin ist ersichtlich, daß das Unter-A visual comparison between the simplified circuit diagrams of FIGS. 4 and 5 and the circuit arrangements according to FIG. and Fig. 12 shows the schematic representation of the switch circle elements and their connections or links is identical. It can also be seen that the

0983 0/088?0983 0/088?

28Ü2b2628Ü2b26

Scheidungsmerkmal zwischen diesen beiden Figuren nur darin besteht, daß bei den Bezugszeichen gemäß Fig. 4 und 5 der vorgesetzte Buchstaben "G" benutzt wird, während in Fig. 11 und 12 dieselben Bezugszeichen mit dem vorgesetzten Buchstaben ¹¹C" versehen sind. Selbstverständlich sind die zusätzlich angehängten, in Klammern stehenden Ziffern bzw. Buchstaben, welche die Verbindungen der Signalleitungen angeben, zwischen den verschiedenen Figuren ebenfalls unterschiedlich. Die Verbindungen zwischen den verschiedenen Ausrüstungsteilen gemäß Fig. 11 und 12 sind jedoch den Verbindungen zwischen den entsprechenden Teilen gemäß Fig. 4 und 5 identisch.The only distinguishing feature between these two figures is that the prefixed letter "G" is used in the reference numerals according to FIGS. 4 and 5, while in FIGS. 11 and 12 the same reference numerals are provided with the prefixed letter ^11C " additionally appended numbers or letters in parentheses, which indicate the connections of the signal lines, also differ between the different figures 5 identical.

Der dem Kabinenprozessor CPU(a) gemäß Fig. 11 zugeordnete und in Fig. 1B als Kabinen-Programmspeichereinrichtung bzw. -einheit CROM(a) bezeichnete Teil der Programmspeichereinheit ist in Fig. 13 in Form von zwei Mikroprogrammspeichereinheiten 392(a) und 394(a) dargestellt und mit der Vorrichtung gemäß Fig. 11 auf dieselbe Weise verbunden, wie die entsprechende Gruppenprogramm-SpeicheieLnheit gemäß Fig. 6 mit der entsprechenden Vorrichtung gemäß Fig. 5 verbunden ist. Selbstverständlich variiert die Zahl der Mikroprogrammspeichereinheiten in Abhängigkeit von der Komplexität des gespeicherten Programms. Obgleich nicht näher dargestellt, verwendet die veranschaulichte Ausführungsform der Erfindung zwölf elektrisch programmierbare Mikroprogrammspeichereinheiten mit jeweils 2048 Bits (Intel Silicon Gate-MOS Typ 1702A).The one assigned to the car processor CPU (a) according to FIG. 11 and shown in FIG. 1B as the car program storage device or unit CROM (a) designated part of the program memory unit is shown in Fig. 13 as two microprogram storage units 392 (a) and 394 (a) and with the apparatus 11 in the same way as the corresponding group program storage unit according to FIG FIG. 6 is connected to the corresponding device according to FIG. 5. Of course, the number of microprogram storage units varies depending on the complexity of the stored program. Although not shown in detail, uses the illustrated embodiment of FIG Invention twelve electrically programmable microprogram memory units with 2048 bits each (Intel Silicon Gate-MOS Type 1702A).

Im oberen Teil von Fig. 13 ist derjenige Abschnitt der Kabinen-Logikschaltung dargestellt, der im folgenden als Kabinen-Datenspeichereinheit und Kabinen-Datensehalteinheit bezeichnet wird. Leitungen CDß^a;, CDi(,aJ, CD2(,a;,und CD3(,a; verbinden den ersten Satz von Eingangs stiften 3, 6, 10 undIn the upper part of FIG. 13 is that section of the cabin logic circuit shown below as a car data storage unit and car data holding unit referred to as. Lines CDß ^ a ;, CDi (, aJ, CD2 (, a;, and CD3 (, a; connect the first set of input pins 3, 6, 10 and

8098 3 0/088?8098 3 0/088?

2802S262802S26

der Datenwählereinheit 400(a) mit den Ausgangsstiften 3, 6, 10 und 13 eines Zweirichtungs- Sammeltreibers 354(a) gemäß Fig. 11, und Leitungen CD^a), CD5(a), CDbCa) und SBTTaT den ersten Satz von Eingangsstiften 3, 6, 10 und 13 einer zweiten Datenwählereinheit 402(a) (Fig. 13) mit den Ausgangsstiften 3, 6, 10 und 13 eines zweirichtungs- Sammeltreibers 356(a) gemäß Fig. 11. Darüber hinaus verbinden Leitungen GCB(Ha), GCB1(a) ... GCB7(a) den zweiten Satz von Eingangsstiften 2. 5, 11 und 14 der beiden Datenwählereinheiten 400(a) und 402(a) mit den Ausgangsstiften 1 und 15 der vier Doppel-Differentialleitungsempfänger 236(a), 238(a), 240(a) und 242(a) gemäß Fig. 10. Die Datenwählereinheiten 400(a) und 402(a) sind mit ihren Ausgangsstiften 4, 7, 9 und 12 an die Dateneingangsstifte 9, 11, 13 und 15 von zwei statischen MOS-Randomspeichereinheiten 404(a) und 406(a) mit 1024 Bits (256 χ 4.) angeschlossen (Typ Intel 8101).the data selector unit 400 (a) with output pins 3, 6, 10 and 13 of a bidirectional collection driver 354 (a) according to FIG Fig. 11, and lines CD ^ a), CD5 (a), CDbCa) and SBTTaT den first set of input pins 3, 6, 10 and 13 of a second Data selector unit 402 (a) (Fig. 13) with the output pins 3, 6, 10 and 13 of a bidirectional collective driver 356 (a) as shown in Fig. 11. In addition, lines GCB (Ha), GCB1 (a) ... GCB7 (a) the second set of input pins 2. 5, 11 and 14 of the two data selector units 400 (a) and 402 (a) to output pins 1 and 15 of the four dual differential line receivers 236 (a), 238 (a), 240 (a) and 242 (a) shown in Fig. 10. The data selector units 400 (a) and 402 (a) have their output pins 4, 7, 9, and 12 on the data input pins 9, 11, 13 and 15 of two static ones MOS random storage units 404 (a) and 406 (a) with 1024 bits (256 χ 4.) connected (type Intel 8101).

Leitungen CA0(a), CA1(a) ... CA7(a) sind an den ersten Satz von Eingangsstiften 3, 6, 10 und 13 eines zweiten Satzes von Datenwählereinheiten 408(a) und 4iO(a) vom Typ Signetics 74157 angeschlossen. Die Verbindungen der Leitungen GCA0(a), GCA1(a) ... GCA7(a) mit den Einheiten 408(a) und 4iO(a) sind bereits vorher in Verbindung mit Fig. 10 erläutert worden. Die„Ausgangsstifte 4, 7, 9 und 12 dieser Einheiten sind mit den Eingangsstiften 4, 3, 2, 1, 21, 5, 6 und 7 von Randomspeichereinheiten 404(a) und 406(a) verbunden.Lines CA0 (a), CA1 (a) ... CA7 (a) are on the first set of input pins 3, 6, 10 and 13 of a second set of Signetics 74157 data selector units 408 (a) and 4iO (a). The connections of the lines GCA0 (a), GCA1 (a) ... GCA7 (a) with the units 408 (a) and 4iO (a) have already been explained above in connection with FIG. The “output pins 4, 7, 9 and 12 of these units are marked with the input pins 4, 3, 2, 1, 21, 5, 6 and 7 of random memory units 404 (a) and 406 (a) connected.

Die beiden Sätze von Vierfach-Datenausgangsstiften 10, 12, 14 und 16 der Datenspeichereinheiten 404(a) und 406(a) sind über Leitungen CDO0(a), CD01(a) ... CD07(a) an die Eingangsstifte 2, 5, 11 und 14 von zwei Datenwählereinheiten 366(a) und 368(a) (Fig. 11) angeschlossen, um erste und zweite Kabinensteuersignale oder Gruppensteuersignale von der Kabinendatenspeichereinheit zur Kabinenprozessoreinheit CPU(a) gemäß Fig. 11 zu übertragen. Außerdem sind die AusgangsstifteThe two sets of quadruple data output pins 10, 12, 14 and 16 of data storage units 404 (a) and 406 (a) are connected to input pins via lines CDO0 (a), CD01 (a) ... CD07 (a) 2, 5, 11 and 14 of two data selector units 366 (a) and 368 (a) (Fig. 11) connected to first and second Car control signals or group control signals from the car data storage unit to the cabin processor unit CPU (a) according to FIG. 11. Also are the output pins

809830/088?809830/088?

10, 12, 14 und 16 der Datenspeichereinheit 404(a) und 406(a) mit den Eingangsstiften 1, 4, 9 und 12 von zwei, zwei Eingänge besitzenden positiven Vierfach-UND-Gliedern 412(a) und 4i4(a) des Typs Signetics 7408 verbunden. Die Ausgangsstifte 3, 6, 8 und 11 der MD-Glieder 4i2(a) und 4i4(a) sind über Leitungen CGD0(a), CGDi(a) ... CGD7(a) an die in Verbindung mit Fig. 10 beschriebene Vorrichtung angeschlossen.10, 12, 14 and 16 of data storage unit 404 (a) and 406 (a) with input pins 1, 4, 9 and 12 of two, two inputs possessing positive quadruple AND gates 412 (a) and 4i4 (a) of the Signetics 7408 type. The output pins 3, 6, 8 and 11 of the MD links are 4i2 (a) and 4i4 (a) Connected via lines CGD0 (a), CGDi (a) ... CGD7 (a) to the device described in connection with FIG.

Die Abtasteingangsstifte 15 der beiden Datenwähler 408(a) und 4iO(a) gemäß Fig. 13, die im folgenden als Kabinenadressen-Schalteinheiten bezeichnet werden, und die Chipaktivier-Eingangsstift 19 zweier statischer MOS-Randomspeichereinheiten 404(a) und 406(a) mit 1024 Bits (256 χ 4) (Fig. 13) mit getrenntem Eingang und Ausgang (Typ Intel 8101) sind an den Ausgangsstift 4 eines zwei Eingänge besitzenden Vierfach-Datenwähler/Multiplexers 4i6(a) gemäß Fig. 13 (Typ Signetics 74157) angeschlossen. Die Lese/Einschreib-Stifte 20 der beiden Randomspeichereinheiten 404(a) und 406(a) sowie die Abtasteingangsstifte 15 der beiden Datenwähler 400(a) und 402(a) (Typ Signetics 74157), im folgenden als Kabinendaten-Eingangs schal te inhe it bezeichnet, sind mit dem Ausgangsstift 4 des Umsetzers 4i8B(a) (Typ Signetics 7404 oder äquivalent) verbunden, dessen Eingangsstift 3 am Ausgangsstift 7 des Datenwählers 4i6(a) liegt. Die Ausgangs-Deaktivier- oder -Sperrstifte 18 der beiden Randomspeichereinheiten 404(a) und 406(a) sind an den dritten Ausgangsstift 9 des Datenwählers 4i6(a) angeschlossen. Die Leitung L10 verbindet die Chip-Aktivierstifte 17 der Datenspeichereinheiten 404(a) und 406(a) mit einem Signal entsprechend einer binären "1".The scan input pins 15 of the two data selectors 408 (a) and 4iO (a) according to FIG. 13, hereinafter referred to as car address switching units and the chip enable input pins 19 of two static MOS random memory units 404 (a) and 406 (a) with 1024 bits (256 χ 4) (Fig. 13) with separate input and output (type Intel 8101) are connected to the Output pin 4 of a dual input quad data selector / multiplexer 4i6 (a) according to FIG. 13 (type Signetics 74157). The read / write pens 20 of the two random memory units 404 (a) and 406 (a) and the scan input pins 15 of the two data selectors 400 (a) and 402 (a) (type Signetics 74157), hereinafter referred to as the car data input switch, are connected to the output pin 4 of the converter 4i8B (a) (type Signetics 7404 or equivalent) connected whose input pin 3 is on output pin 7 of data selector 4i6 (a). The output deactivation or -Locking pins 18 of the two random memory units 404 (a) and 406 (a) are connected to the third output pin 9 of the data selector 4i6 (a) connected. Line L10 connects chip enable pins 17 of data storage units 404 (a) and 406 (a) with a signal corresponding to a binary "1".

Die Leitung DTS (a) verbindet den OT-Aus gangs stift 10 des J-K-Flip-Flops 2i4B(a) gemäß Fig. 10 mit den Wähleingangsstiften 1 der beiden Datenwählereinheiten 400(a), 402(a), den beiden Adressenwähleinheiten 408(a) und 4iO(a) und einer Steuersignal-Wähleinheit 4i6(a) (Typ Signetics 74157). DieThe line DTS (a) connects the OT output pin 10 of the J-K flip-flops 2i4B (a) as shown in Figure 10 with the selector input pins 1 of the two data selection units 400 (a), 402 (a), the two address selection units 408 (a) and 40 (a), and one Control signal selector unit 4i6 (a) (type Signetics 74157). the

809830/088?809830/088?

Leitung DTS(a) ist auch an den Eingangsstift 1 des Umsetzers 4i8Ä(a) angeschlossen, dessen Ausgangsstift 2 mit den vier Eingangs st if ten 2, 5, 10 und 13 von Vierfach-UND-Gliedeinheiten 4i2(a) und 4i4(a) verbunden ist.Line DTS (a) is also on input pin 1 of the converter 4i8Ä (a), its output pin 2 with the four Input numbers 2, 5, 10 and 13 of quadruple AND element units 4i2 (a) and 4i4 (a) is connected.

Der Abtasteingangsstift 15 und der Eingangsstift 2 des Steuersignalwählers 4i6(a) liegen über Leitungen HLT an einem Potential entsprechend einer binären Null. Die Leitung GTO(a) verbindet die Eingangsstifte 5 und 11 des Steuersignalwählers 416(a) mit dem Ausgangsstift 8 des UND-Glieds 220C(a) (Fig. 10). Die Eingangs stifte 3 und -10 des Steuersignalwählers 416( a) sind über die Leitung CSS(a) an den Ausgangsstift 10 des Datenwählers 374(a) gemäß Fig. 12 angeschlossen. Die Leitung CWX(a) verbindet den Q-Ausgangsstift 11 des J-K-Flip-Flops 378B(a) gemäß Fig. 12 mit dem Eingangsstift 6 der Steuersignalwählereinheit 4i6(a). The scan input pin 15 and input pin 2 of the Control signal selector 4i6 (a) are applied via lines HLT a potential corresponding to a binary zero. Line GTO (a) connects input pins 5 and 11 of the control signal selector 416 (a) to output pin 8 of AND gate 220C (a) (Fig. 10). The input pins 3 and -10 of the control signal selector 416 (a) are on line CSS (a) to the output pin 10 of the data selector 374 (a) shown in FIG. Line CWX (a) connects the Q output pin 11 of J-K flip-flop 378B (a) of FIG. 12 to input pin 6 of control signal selector unit 4i6 (a).

Die Fig. 14 bis 16 bilden ein Schaltbild der Kabinensteuereinrichtung-Signalwählschaltungsanordnung, welche der Kabine a zugeordnet und in Fig. 1B durch den rechteckigen Block CES(a) dargestellt ist. Diese Schaltungsanordnung verbindet die Kabinen-Betätigungsvorrichtung CCE(a), die im folgenden noch näher beschrieben werden wird, mit dem Kabinenprozessor CPU(a), und sie arbeitet in Abhängigkeit vom zugeordneten Kabinenprozessor zur selektiven Übertragung von Binärsignalen, welche für die Kabinen-Betätigungsvorrichtung kennzeichnend sind, zum Kabinenprozessor. Außerdem arbeitet diese Schaltungsanordnung in Abhängigkeit vom zugeordneten Prozessor zur Übertragung von ersten Kabinensteuersignalen zur zugeordneten Kabinen-Betätigungsvorrichtung, um diese die Kabine a in unabhängiger V/eise steuern zu lassen, und zweiter Kabinensteuersignale zur zugeordneten Betätigungsvorrichtung, um diese die Arbeitsweise der Kabine a als Teil einer überwachten Gruppe steuern zu lassen. 14 through 16 constitute a circuit diagram of the cabin controller signal selection circuitry; which are assigned to the car a and in Fig. 1B by the rectangular block CES (a) is shown. This circuit arrangement connects the car operating device CCE (a), which is described below will be described in more detail, with the cabin processor CPU (a), and it works in dependence on the assigned Car processor for the selective transmission of binary signals which characterize the car operating device are to the cabin processor. In addition, this circuit arrangement works as a function of the assigned processor for the transmission of first car control signals to the assigned car operating device in order to this To control cabin a in an independent manner, and second Car control signals to the assigned actuating device in order to let this control the operation of the car a as part of a monitored group.

8 0 9 8 3 0/08878 0 9 8 3 0/0887

2802B262802B26

Eine Leitung CD{5(a) verbindet die Aus gangs stifte von drei Datenwähler/Multiplexer-Einheiten 430(a), 432(a) (Fig. 14) und 434(a) (Fig. 16) des Typs Signetics 74S251 mit dem Stift 3 eines Zweirichtungs- Sammeltreibe rs 35k gemäß Fig. 11. Die Kabinenruf-Wähleinheiten 43O(a) und 432(a) und die Kabinenstatussignal-Wähleinheit 434(a) arbeiten in Abhängigkeit von der Anlegung eines einer binären Null entsprechenden Signals an ihre jeweiligen Abtasteingangsstifte 7 und eines binären 3-Bit-Signals, das über Leitungen CA0(a), CA1(a) und CA2(a) von den Ausgangsstiften 1, 14 und 11 des bistabilen Verklinkungsglieds 358(a) (Fig. 11) an ihre Datenwählstifte 11, 10 bzw. 9 angelegt wird, um die gewählte Einheit eines von acht an ihre Eingangsstifte 4, 3, 2, 1, 15, 14, 13 und 12 über Leitung CD0(a) anlegen zu lassen. Im folgenden ist die Wählvorrichtung beschrieben, welche das einer binären Null entsprechende Signal an den Abtasteingangsstift 7 der ausgewählten Einheit anlegt.A line CD {5 (a) connects the output pins of three data selector / multiplexer units 430 (a), 432 (a) (Fig. 14) and 434 (a) (Fig. 16) of the Signetics 74S251 type Pin 3 of a bidirectional collector rs 35k shown in Fig. 11. Car call select units 43O (a) and 432 (a) and car status signal select unit 434 (a) operate in response to the application of a binary zero signal to their respective ones Scan input pins 7 and a 3-bit binary signal sent over lines CA0 (a), CA1 (a) and CA2 (a) from output pins 1, 14 and 11 of bistable latch 358 (a) (FIG. 11) to their Data select pins 11, 10 and 9, respectively, to cause the selected unit to apply one of eight to its input pins 4, 3, 2, 1, 15, 14, 13 and 12 via line CD0 (a). The following describes the selector which applies the binary zero signal to the scan input pin 7 of the selected unit.

Adressierbare 3:8-Bit-Verklinkungseinheiten 438(a), 440(a) (Fig. 14) und 444(a) (Fig. 16) (Typ Fairchild 9334 oder äquivalent) sind außerdem mit ihren Dateneingangsstiften 13 an die Leitungen CD0(.a; und mit ihren Adresseneingangs stiften 1, 2 und 3 an die Leitungen CA0(a), CA1(a) und CA2(a) angeschlossen. In Abhängigkeit von dem an ihre Adresseneingangsstifte angelegten, drei Bits umfassenden Binärcode und eines an den Abtasteingangsstift 14 einer ausgewählten der drei Einheiten 43S(a), 440(a) und 444(a) angelegten, einer binären Null entsprechenden Signals liefert diese Einheit bzw. die betreffende Einheit an einen ihrer Ausgangsstifte 4, 5» 6, 7» 9, 10, 11 und 12 ein einer binären Null entsprechendes Signal, welches dem Signal auf der Leitung CDß(aj entspricht. Im folgenden ist die Einrichtung beschrieben,"welche dieses binäre Null-Signal an den Abtasteingangsstift 14 einer ausgewählten Einheit anlegt.Addressable 3: 8-bit latch units 438 (a), 440 (a) (Fig. 14) and 444 (a) (Fig. 16) (type Fairchild 9334 or equivalent) are also with their data input pins 13 to the lines CD0 (.a; and pin to their address input 1, 2 and 3 connected to lines CA0 (a), CA1 (a) and CA2 (a). Depending on the one on their address input pins applied three bits binary code and one to the scan input pin 14 of a selected one of the three Units 43S (a), 440 (a) and 444 (a), a signal corresponding to a binary zero provides this unit or the relevant unit to one of its output pins 4, 5 »6, 7» 9, 10, 11 and 12 a signal corresponding to a binary zero which corresponds to the signal on the line CDß (aj. The following describes the device "which sends this binary zero signal to the scan input pin 14 of a selected Unit creates.

809830/088 7809830/088 7

28020262802026

Bei der dargestellten Ausführungsform sind die Abtasteingangsstifte der zweiten Kabinenruf-Wähleinheiten 43O(a) und 432(a) jeweils mit den Ausgangsstiften 6 bzw. 7 einer Doppel-2:4-Leitungsdecodierer- oder -Chipwählvorrichtung 446(a) (Fig. 14) - Typ Signetics 74155 - verbunden. Zwei weitere Ausgangsstifte 11 und 12 der Vorrichtung 446(a) sind mit dem Abtasteingangsstift 14 der Ruf-Ruckstellwähleinheiten 440(a) bzw. 438(a) verbunden. Eine Leitung CEXJi(a) verbindet die Abtasteingangsstifte 2 und 14 der Vorrichtung 446(a) mit dem Ausgangsstift 15 eines 3:8-Leitungsdecodierers 372(a) gemäß Fig. 12. Ein Lese- oder Einschreibsignal wird über Leitungen CRX(a) oder CWX(a) vom Ausgangsstift 3 des UND-Glieds 380(a) gemäß Fig. 12 oder vom Q-Ausgangsstift des J-K-Flip-Flops 378B(a) gemäß Fig. 12 an die Eingangsstifte 1 bzw. 3 der Chipwähivorrichtung 446(a) angelegt. Zwei weitere Signalleitungen CA3(a) und HL1 verbinden die Eingangsstifte 13 und 15 der Vorrichtung 446(a) mit dem Ausgangsstift 8 des bistabilen Verklinkungsglieds 358(a) (Fig. 11) bzw. mit einem durch die Leitung HL1 angedeuteten, einer binären Null entsprechenden Signal.In the illustrated embodiment, the scan input pins are the second car call dialing units 43O (a) and 432 (a) with output pins 6 and 7, respectively Double 2: 4 line decoder or chip selector 446 (a) (Fig. 14) - Signetics 74155 type - connected. Two are other output pins 11 and 12 of device 446 (a) with the scan input pin 14 of the call reset dials 440 (a) and 438 (a) respectively. A line CEXJi (a) connects scan input pins 2 and 14 of device 446 (a) to output pin 15 of a 3: 8 line decoder 372 (a) according to FIG. 12. A read or write signal is via Lines CRX (a) or CWX (a) from output pin 3 of AND gate 380 (a) shown in FIG. 12 or from the Q output pin of the J-K flip-flops 378B (a) as shown in Figure 12 to the input pins 1 and 3, respectively, of chip select device 446 (a). Two more signal lines CA3 (a) and HL1 connect the input pins 13 and 15 of the device 446 (a) with the output pin 8 of the bistable latch member 358 (a) (Fig. 11) and with a signal indicated by the line HL1, corresponding to a binary zero.

Der Abtasteingangsstift 7 der Kabinenstatus-Signalwählschaltung 434(a) gemäß Fig. 16 ist mit dem Ausgangsstift 8 eines drei Eingänge besitzenden NAND-Glieds 442C(a) verbunden. Leitungen CA3(.a) und CRX(a) verbinden die Eingangs stifte 9 bzw. 11 des NAND-Glieds 442C(a) mit dem Ausgangsstift 9 des bistabilen Verklinkungsglieds 358(a) gemäß Fig. 11 und den Stift 3 des UND-Glieds 380A(a) gemäß Fig. 12. Eine Leitung CEX3(a; verbindet den Ausgangsstift 12 des 3:8-Leitungsdecoders 372(a) gemäß Fig. 12 mit dem Eingangsstift 1 eines Umsetzers 448A(a), dessen Ausgangsstift 2 mit dem dritten Eingangsstift 10 des NAND-Glieds 442C(a) verbunden ist.The scan input pin 7 of the car status signal selection circuit 434 (a) of Figure 16 is connected to output pin 8 of a three input NAND gate 442C (a). Lines CA3 (.a) and CRX (a) connect input pins 9 or 11 of NAND gate 442C (a) with output pin 9 of the bistable latch member 358 (a) of FIG. 11 and pin 3 of AND gate 380A (a) of FIG. 12. One line CEX3 (a; connects output pin 12 of the 3: 8 line decoder 372 (a) of FIG. 12 with the input pin 1 of a converter 448A (a), the output pin 2 with the third Input pin 10 of NAND gate 442C (a).

Der Abtasteingangsstift 14 der Kabinenausgangssignal-Wählvorrichtung 444(a) (Fig. 16) ist mit dem Ausgangsstift 6The scan input pin 14 of the car output signal selector 444 (a) (FIG. 16) is connected to output pin 6

809830/0887809830/0887

2802S262802S26

eines drei Eingänge besitzenden NAND-Glieds 442B(a) verbunden. Leitungen CATCaT und CBX(a) verbinden die Eingangsstifte 3 und 5 des NAND-Glieds 442B(a) mit dem Ausgangsstift 9 des bistabilen Verklinkungsglieds 358 (Fig. 11) bzw. mit dem Q-Ausgangsstift 11 des J-K-Flip-Flops 378B(a) gemäß Fig. 12. Die Leitung CEX4(a.) verbindet den Ausgangsstift des 3:8-Leitungsdecodierers 372(a) (Fig. 12) mit dem Eingangsstift 3 eines Umsetzers 448B(a), dessen Ausgangsstift 4 mit dem dritten Eingangsstift 4 des NAND-Glieds 442B(a) verbunden ist.a three input NAND gate 442B (a). Lines CATCaT and CBX (a) connect the input pins 3 and 5 of NAND gate 442B (a) with output pin 9 of bistable latch 358 (Fig. 11) and with, respectively according to Q output pin 11 of J-K flip-flop 378B (a) Fig. 12. Line CEX4 (a.) Connects the output pin of the 3: 8 line decoder 372 (a) (Fig. 12) to input pin 3 of a converter 448B (a), whose output pin 4 is connected to connected to the third input pin 4 of NAND gate 442B (a).

Ein vereinfachter Sehalt ungsaufbau der Kabinenruf-Melde- bzw. -Speicherschaltungen unter Verwendung an sich bekannter Kaltkathodengasröhren-Tastschalter (Typ RCA 1C21 oder äquivalent) ist in Fig. 15 für das Hauptstockwerk und die Stockwerke 2, 6, 7, 11, 12 und T des Gebäudes dargestellt, in welches die Anlage eingebaut ist. Es ist zu beachten, daß weitere Kabinenruf-Speicherschaltungen für die restlichen Stockwerke auf ähnliche Weise zwischen die unterbrochenen Leitungen gemäß Fig. 12 bzw. Fig. 15 eingeschaltet sind.A simplified view structure of the car call reporting or memory circuits using known cold cathode gas tube pushbutton switches (type RCA 1C21 or equivalent) is in Fig. 15 for the main floor and floors 2, 6, 7, 11, 12 and T of the building in which the system is installed. It should be noted that further car call memory circuits for the remaining floors in a similar manner between the interrupted ones Lines according to FIG. 12 and FIG. 15 are switched on.

An die Anode jeder Gasröhre 1C(a), 2C(a) ... TC(a) wird über eine Leitung B+ von der Stromversorgung PS1 (Fig. 3) ein, auf die Leitung BO bezogen, Potential von 135 V angelegt, während die Kathode mit einem zugeordneten Kathodenwiderstand RCL1, RCL2 ... RCLT verbunden ist, dessen andere Seite an der Leitung BO der Stromversorgung PS1 liegt. Leitungen C1(a), C2(a) ... CT(a) verbinden die Kathode_(n) der betreffenden Rähre mit einzelnen rechteckigen Blöcken 18A, die einen noch näher zu beschreibenden optischen Koppler und Pegelumwandler darstellen. Diese Einheiten sind zur Ermöglichung einer Betätigung der Gasröhren-Tastschalter ebenfalls an die Leitungen BO und AC1 der Stromversorgung PS1 (Fig. 2) angeschlossen. To the anode of each gas tube 1C (a), 2C (a) ... TC (a) is connected via a line B + from the power supply PS1 (Fig. 3), related to the line BO, potential of 135 V applied, while the cathode is connected to an associated cathode resistor RCL1, RCL2 ... RCLT, the other side of which is connected the line BO of the power supply PS1 lies. Lines C1 (a), C2 (a) ... CT (a) connect the cathode_ (n) of the relevant Tube with individual rectangular blocks 18A, which form an optical coupler and level converter to be described in more detail represent. These units are to enable actuation the gas tube push button switch is also connected to the lines BO and AC1 of the power supply PS1 (Fig. 2).

809830/0887809830/0887

Die Kabinenruf-Melde- bzw. -Speichersignale für die Schaltungen gemäß Fig. "15 werden über Leitungen 1CS(a), 2CS(a), 6CS(a), 7CS(a), 11CS(a), 12CS(a) und TCS(a) an die Eingangsstifte 12, 13, 2 und 3 der Rufwähleinheit 43O(a) (Fig. 14) sowie an die Stifte 14, 15 und 4 der Rufwähleinheit 432(a) (Fig. 14) angelegt. Es ist zu beachten, daß die entsprechenden Stifte der optischen Koppler und Pegelumwandler, die nicht dargestellt, jedoch den anderen, nicht näher veranschaulichten Kabinenruf-Speicherschaltungen zugeordnet sind, auf ähnliche Weise an die restlichen Eingangsstifte der Rufwähleinheiten angeschlossen sind.The car call reporting or storage signals for the circuits "15 are connected to the input pins via leads 1CS (a), 2CS (a), 6CS (a), 7CS (a), 11CS (a), 12CS (a) and TCS (a) 12, 13, 2 and 3 of the call dialing unit 43O (a) (Fig. 14) as well as pins 14, 15, and 4 of call dialer 432 (a) (Fig. 14) applied. It should be noted that the corresponding pins of the optical couplers and level converters that not shown, but assigned to the other car call memory circuits, which are not shown in more detail, in a similar manner to the remaining input pins of the call dialers are connected.

Rufrückstellsignale für die einzelnen Ruf Speichers chaltunge.n werden von den Ausgangsstiften 12, 11, 6 und 5 einer Rufrückstell-Wähleinheit 438(a) (Fig. 14) und den Ausgangs-Stiften 10, 9 und 4 einer Rufrückstell-Wähleinheit 440(a) (Fig. 14) über Leitungen 1CR(a),2CR(a), 6CR(a), 7CR(a), 11CR(a), 12CR(a) und TCR(a) an die Rückstellstifte der optischen Koppler und Pegelumwandler 18A gemäß Fig. 15 angelegt. Call reset signals for the individual call memory circuits are fed from the output pins 12, 11, 6 and 5 of a call reset dial unit 438 (a) (Fig. 14) and the output pins 10, 9 and 4 of a call reset dial unit 440 (a) (Fig. 14) via lines 1CR (a), 2CR (a), 6CR (a), 7CR (a), 11CR (a), 12CR (a) and TCR (a) are applied to the reset pins of the optical couplers and level converters 18A shown in FIG.

Fig. 17 veranschaulicht schematisch die der Kabine a zugeordnete Steuervorrichtung zur Verwendung bei der Steueranlage gemäß der Erfindung. Gemäß Fig. 17 sind eine Fahrstuhlkabine 10(a) und ein Gegengewicht 11(a) über Seilscheiben 13(a) an Hebeseilen 12.(a) aufgehängt. Die Kabine 10(a) bedient dabei, ebenso wie die anderen, nicht dargestellten Kabinen der Gruppe, sechzehn Stockwerke LI-Lt.17 schematically illustrates that assigned to the car a Control device for use in the control system according to the invention. 17 are an elevator car 10 (a) and a counterweight 11 (a) suspended from lifting ropes 12. (a) via pulleys 13 (a). The cabin 10 (a) serves as well as the other, not shown cabins of the Group, sixteen floors LI-Lt.

Die Seilscheibe 13(a) ist auf der Welle des Ankers MA(a) eines Gleichstrom-Hebemotors montiert, der außerdem eine typische Fahrstuhlbremse BR(a) enthält. Der Motoranker MA(a) ist sowohl über den Generatoranker GA(a) und seine Reihenfeldspule GSEF(a) des Gleichstromgenerators eines Motorgeneratorsatzes geschaltet. Die Motorfeldwicklung MF(a) und die Generatorfeldwicklung GF(a) sind beide zur Stromabnahme vonThe pulley 13 (a) is on the shaft of the anchor MA (a) of a DC hoist motor, which also contains a typical elevator brake BR (a). The motor anchor MA (a) is via both the generator armature GA (a) and its series field coil GSEF (a) of the direct current generator of an engine generator set. The motor field winding MF (a) and the Generator field winding GF (a) are both used to draw current from

809830/0887809830/0887

einem selbsterregten Generator geschaltet, dessen Anker EA(a) ebenfalls mit der gemeinsamen Welle des nicht dargestellten Motorgeneratorsatzes verbunden ist.connected to a self-excited generator, whose armature EA (a) also with the common shaft of the not shown Engine generator set is connected.

Zwei in Reihe geschaltete, normalerweise geschlossene Türzcmenkontakte D1z(a) und D2z(a) verbinden die Leitung V2(a) mit der einen Seite der Spule oder Wicklung eines Türöffnungsschalters DO(a). Eine Leitung DO(a) verbindet die andere Seite der Spule des Türöffnungsschalters DO(a) mit der Klemme 02 einer in Fig. 16 als rechteckiger Block 18C(a) dargestellten Relaistreiberschaltung, deren Eingangsklemme 13 mit dem Ausgangsstift 4 einer Relaiswählvorrichtung 444(a) gemäß Fig. 16 verbunden ist.Two normally closed door lock contacts connected in series D1z (a) and D2z (a) connect line V2 (a) to one side of the coil or winding of a door open switch DO (a). One line DO (a) connects the other Side of the coil of the door opening switch DO (a) with the terminal 02 of a shown in Fig. 16 as a rectangular block 18C (a) Relay driver circuit whose input terminal 13 with the Output pin 4 of a relay selector 444 (a) as shown in FIG.

Die Spule eines Startschalters ST(a) ist ebenfalls mit der Leitung V2(a) und mit der Leitung GOCa; verbunden, die auf ähnliche V/eise mit der Klemme 02 einer zweiten Relaistreiberschaltung - als rechteckiger Block 18C(a) in Fig. 16 dargestellt - verbunden ist, deren Eingangsklemme 13 mit dem Ausgangsstift 7 der Relaistreiber-Wählvorrichtung 444(ä) gemäß Fig. 16 verbunden ist. Die Vorrichtung 444-(a) gemäß Fig. 16 ist mit zwei weiteren Stiften 5 und 6 an die Eingangsklemmen 13 zweier weiterer, als rechteckige Blöcke 18C(a) in Fig. 16 dargestellter Relaistreiber angeschlossen, die ihrerseits über Leitungen ÄTJ und AT) mit der einen Seite der Setz- bzw. Stellspule und der einen Seite der Rückstellspule eines Richtungshaltes chalters DG(a) gemäß Fig. 17 verbunden sind.The coil of a start switch ST (a) is also connected to the line V2 (a) and to the line GOCa; connected that on similar to terminal 02 of a second relay driver circuit - shown as rectangular block 18C (a) in FIG - whose input terminal 13 is connected to the output pin 7 of the relay driver selector 444 (a) of FIG. 16 is connected. The device 444- (a) of FIG. 16 is connected to the input terminals with two more pins 5 and 6 13 of two further relay drivers, shown as rectangular blocks 18C (a) in FIG. 16, which in turn via lines ÄTJ and AT) with one side of the setting or Actuating coil and one side of the reset coil of a direction stop switch DG (a) as shown in FIG. 17 are connected.

In Reihe geschaltete Torkontakte GS(a) und Türkontakte DS(a) werden in ihre Schließstellung gebracht, sooft die Kabinenoder Schachttüren geschlossen werden, so daß die Spannung an der Leitung V2(a) über die Leitung DFC an die Eingangsklemme eines optischen Elements (optical) 12 der optischen Koppler- und Pegelumwandlerschaltung - durch den rechteckigen Block 18B(a) in Fig. 16 dargestellt - angelegt wird. DieDoor contacts GS (a) and door contacts DS (a) connected in series are brought into their closed position as often as the car or Shaft doors are closed, so that the voltage on the line V2 (a) via the line DFC to the input terminal of an optical element (optical) 12 of the optical Coupler and level converter circuit, represented by rectangular block 18B (a) in FIG. 16, is applied. the

80 9830/088780 9830/0887

"Λ/--:- . . - #4 - ■■■■"-■■■"Λ / -: -.. - # 4 - ■■■■" - ■■■

Wandlerschaltung ist mit ihrer Ausgangsklemme 01 mit dem Eingangsstift 14 der Signalwähleinrichtung 434(a) gemäß Fig. 16 verbunden. Ein anderer Türschalter 0L(a), der bei voll geöffneten Fahrstuhltüren seine Kontakte schließt, verbindet die Leitung V2(a) mit der Leitung DFO(a). Die zuletzt genannte Leitung ist mit der Eingangsklemme 12 der optischen Koppler- und Pegelwandlereinheit 18B(a) gemäß Fig. verbunden, deren Ausgangklemme 01 an den Eingangs stift .13 der Signalwähleinrichtung 434(a) gemäß Fig. 16 angeschlossen ist.The converter circuit is connected to the output terminal 01 with the Input pin 14 of signal selector 434 (a) as shown in FIG. 16 is connected. Another door switch 0L (a) that is used at fully opened elevator doors closes its contacts, connects the line V2 (a) with the line DFO (a). The last called line is with the input terminal 12 of the optical Coupler and level converter unit 18B (a) as shown in FIG. Connected, the output terminal 01 of which is connected to the input pin .13 of the signal selector 434 (a) shown in FIG is.

Die der Kabine a zugeordnete Kabinenbetätigungsvorrichtung umfaßt zwei vorlaufende Stockwerk-Positionsbürsten FPU(a) und FPD(a) sowie eine Stockwerk-Istpositionsbürste FPB(a), die an der Synchrontafel einer typischen Stockwerk-Wähleinheit angeordnet sind, die ihrerseits die mit der als rechteckiger Block MT(a) dargestellten Matrixanordnung verbundenen Stockwerk-Stellungskontakte FPC1(a), FPC2(a) ... FPCT(a) schließt, um Binärsignale zu liefern, welche die Voreilposition der Kabine und die tatsächliche bzw. Istposition der Kabine angeben. Die Istpositionsbürste ist dabei über normalerweise geschlossene Laufsehalterkontakte H2(a) mit der Leitung V2(a) verbunden, sooft sich die Kabine a an einem Stockwerk befindet, so daß die Matrixanordnung ein die Kabinen-Istposition repräsentierendes, binärverschlüsseltes Signal an die Kabinenstellung-Signalleitungen CP1(a), CP2(a), CP4(a), CP.(a) und CPi6(a) liefert. Diese Leitungen sind mit den Eingangsklemmen 12 von fünf optischen Koppler- und Pegelwandlerschaltungen 18B(a) gemäß Fig. 16 verbunden, deren jeweilige Ausgangsklemmen 01 mit den Eingängen 15, 1, 2, und 4 der Signalwähleinrichtung 434(a) (Fig. 16) verbunden sind.The car operating device assigned to the car a includes two leading floor position brushes FPU (a) and FPD (a) as well as a floor actual position brush FPB (a), which are arranged on the synchro-table of a typical floor selection unit, which in turn connects the matrix arrangement shown as rectangular block MT (a) Floor position contacts FPC1 (a), FPC2 (a) ... FPCT (a) closes to provide binary signals indicating the advance position of the car and the actual or actual position of the car. The actual position brush is connected to the normally closed barrel holder contacts H2 (a) Line V2 (a) connected as often as the car a is located on a floor, so that the matrix arrangement is the actual car position representative, binary-coded signal to the car position signal lines CP1 (a), CP2 (a), CP4 (a), CP. (A) and CPi6 (a) yields. These lines are with the input terminals 12 of five optical coupler and level converter circuits 18B (a) according to FIG. 16, the respective output terminals 01 of which are connected to the inputs 15, 1, 2, and 4 of the signal selector 434 (a) (Fig. 16) are connected.

Normalerweise offene Laufs ehalte rkontakte H1(a) verbinden die Leitung V2(a) mit der Leitung V3(a), die außerdem an die Leitung RUN(a) angeschlossen ist, welche sie mit derConnect normally open barrel retaining contacts H1 (a) the line V2 (a) with the line V3 (a), which is also connected to the line RUN (a), which it connects to the

809830/0887809830/0887

sy 28G2h26 sy 28G2h26

Eingangsklemme 12 der optischen Wandlereinheit 18B(a) verbindet, deren Ausgangsklemme mit dem Eingangsstift 12 der Kabinenstatus-Wähleinheit 434(a) gemäß Fig. 16 verbunden ist.Connects input terminal 12 of the optical converter unit 18B (a), whose output terminal connects to input pin 12 of the Car status selector unit 434 (a) is connected as shown in FIG.

Die Stockv/erkpositions- bzw. -stellungsbürsten U1S(a), U2S(a), D1S(a) und D2S(a) des erwähnten Wählers sind so eingestellt, daß sie ihre entsprechenden, in Reihe geschalteten Stockwerkstellungskontakte 1SC(a) und 2SC(a) schließen, wenn sich dia Kabine in vorbestimmten Abständen von den betreffenden Stockwerken befindet.The stock position brushes U1S (a), U2S (a), D1S (a) and D2S (a) of the aforementioned selector are set to have their respective floor position contacts connected in series 1SC (a) and 2SC (a) close when the car is at predetermined distances from the respective floors is located.

Die vorher beschriebenen Hallenruf- und Kabinenruf-Meldebzw. -Speicherschaltungen sind an die rechteckigen Blöcke 18A angeschlossen, welche die in Fig. 18A schematisch dargestellten optischen Koppler- und Pegelwandler-Treibereinheiten veranschaulichen. Jede dieser Schaltungen arbeitet in der Weise, daß sie in Abhängigkeit von der Speicherung des betreffenden Rufs an ihrem S-Ausgang eine binäre Null speichert. Zum Rückstellen oder Löschen des Rufs wird eine binäre "0" an den R-Eingang angelegt, wodurch das Signal auf der Leitung AC1 an die Klemme 11 angelegt wird.The previously described hall call and car call reporting or Memory circuits are attached to the rectangular blocks 18A which are the optical coupler and level converter driver units shown schematically in FIG. 18A illustrate. Each of these circuits works in such a way that they are dependent on the storage of the relevant Saves a binary zero at its S output. A binary "0" is used to reset or cancel the call applied to the R input, putting the signal on the line AC1 is applied to terminal 11.

Die in Fig. 16 als rechteckige Blöcke 18B(a) dargestellten Eingangssignalschaltungen sind jeweils in Fig. 18B scliematisch dargestellt. In Abhängigkeit von einem an die Klemme 12 angelegten Eingangssignal liefert jede dieser optischen Koppler- und Pegelwandlereinheiten, ein einer binären Null entsprechendes Signal an ihre Klemme 01.The input signal circuits shown in Fig. 16 as rectangular blocks 18B (a) are each schematic in Fig. 18B shown. Depending on an input signal applied to terminal 12, each of these optical coupler and level converter units, a signal corresponding to a binary zero at their terminal 01.

Die vier in Fig. 16 als rechteckige Blöcke 18C(a) dargestellten Relaistreiberschaltungen sind jeweils schematisch durch die Schaltung gemäß Fig. 18C veranschaulicht. In Abhängigkeit von einem an die Eingangsklemme 13 angelegten, einer binären "0" entsprechenden Signal liefert jeder dieser Relaistreiber ein ausreichend großes Massepotential an seine Klemme 02, um das betreffende Relais zu erregen.The four shown in Fig. 16 as rectangular blocks 18C (a) Relay driver circuits are each illustrated schematically by the circuit of Figure 18C. Dependent on from one applied to input terminal 13, a signal corresponding to a binary "0", each of these relay drivers supplies a sufficiently large ground potential to its own Terminal 02 to energize the relevant relay.

809830/08 87809830/08 87

2802b262802b26

Zum besseren Verständnis der Arbeitsweise der erfindungsgemäßen Steuervorrichtung zum Betreiben der einzelnen Kabinen der Fahrstuhlanlage als Element einer überwachten Gruppe ist zunächst die Art und Weise beschrieben, auf welche die Gruppenprozessoreinheit GPH erste Kabinensteuersignale von der Kabinenprozessoreinheit CPM empfängt und Gruppensteuersignale an die Kabinenprozessoreinheit anlegt, die ihrerseits in Abhängigkeit davon zweite Kabinensteuersignale erzeugt und diese Signale an die den einzelnen Kabinen zugeordneten Kabinen-Betätigungsvorrichtungen anlegt, um die Kabinen als Elemente einer überwachten Gruppe zu betreiben. Es sei angenommen, daß die Kabinenprozessoreinheit CPM der Fahrstuhlanlage einen getrennten Kabinenprozessor mit zugeordneter Kabinen-Logikschaltung aufweist, die beide jeweils jeder Kabine einzeln zugeordnet sind, und daß jeder Kabinenprozessor sequentiell eine erste Reihe von Operationen durchführt, indem er in an sich bekannter Weise ein Kabinenbefehlsprogramm befolgt und erste Kabinensteuersignale in Abhängigkeit von Kabinenrufsignalen und Kabinenstellungssignalen liefert, die der Kabinen-Betätigungsvorrichtung der zugeordneten Kabine aufgeprägt werden, um die zugeordnete bzw. betreffende Kabine in bestimmter Weise arbeiten zu lassen. Es ist zu beachten, daß der Kabinenprozessor und die zugeordnete Kabinen-Logikschaltung jeder einzelnen Kabine jeweils dieselbe Arbeitsweise besitzen, so daß die Beschreibung der Übertragung des ersten Kabinensteuersignals und der Gruppensteuersignale zwischen dem Kabinenprozessor CPU(a) und seiner zugeordneten Kabinen-Logikschaltung einer einzelnen Kabine, z.B. der Kabine a, und der Gruppenprozessoreinheit gleichermaßen auf die Signalübertragung zwischen den Kabinenprozessoren mit zugeordneten Kabinen-Logikschaltungen, die jeweils den anderen Kabinen der Fahrstuhlanlage einzeln zugeordnet sind, und der Gruppenprozessoreinheit zutrifft.For a better understanding of the operation of the control device according to the invention for operating the individual cabins the elevator system as an element of a monitored group is first described the way in which the group processor unit GPH receives first car control signals from the car processor unit CPM and Applies group control signals to the car processor unit, which in turn, as a function thereof, second car control signals generates and applies these signals to the cab actuation devices assigned to the individual cabins, to operate the cabins as elements of a monitored group. It is assumed that the cabin processor unit CPM of the elevator system has a separate car processor with assigned cabin logic circuit, both of which are individually assigned to each cabin, and that each cabin processor sequentially performs a first series of operations by being in a manner known per se a car command program followed and first car control signals as a function of car call signals and car position signals, the car operating device the assigned cabin are impressed to the assigned or relevant cabin in a certain way to let work. It should be noted that the car processor and the associated car logic circuit of each individual car each have the same mode of operation, so that the description of the transmission of the first car control signal and the group control signals between the car processor CPU (a) and its associated car logic circuit of a single car, e.g., car a, and the group processor unit equally to the signal transmission between the cabin processors with assigned cabin logic circuits, which are each assigned individually to the other cars of the elevator system, and to the group processor unit applies.

809830/0887809830/0887

Außerdem ist im folgenden vorausgesetzt, daß die Gruppenprozess oreinheit einen Gruppenprozessor GPU und seine zugeordnete Gruppen-Logikschaltung umfaßt und daß der Gruppenprozessor sequentiell einen zweiten Satz von Operationen durchführt, indem er in an sich bekannter Weise ein Gruppenbefehlsprogramm befolgt, um Hallenrufsignale von der Gruppensteuereinrichtung GCE (Fig. 2) und erste Kabinensteuersignale aufzunehmen und Gruppensteuersignale an ausgewälte Kabinenprozessoren und ihre zugeordneten Kabinen-Logikschaltungen anzulegen.In addition, it is assumed in the following that the group process a group processor GPU and its associated Group logic circuit comprises and that the group processor sequentially a second set of operations performs by following a group command program in a manner known per se to receive hall call signals from the group control device GCE (Fig. 2) and receive first car control signals and group control signals to selected car processors and create their associated cabin logic circuits.

Die US-PS 3 614 995 offenbart eine Vorrichtung zur Steuerung einer Anzahl von Fahrstuhlkabinen als überwachte Gruppe. Dabei ist auch eine Vorrichtung beschrieben, welche die einzelnen Kabinen in Abhängigkeit von der Speicherung von Kabinenruf und in Abhängigkeit von Signalen arbeiten läßt, welche die Position der Kabine angeben, um die betreffende Kabine in bestimmter Weise zu betreiben. Wenn sich beispielsweise die Kabine in einer Anhalteentfernung von einem Stockwerk befindet, für welches ein Kabinenruf gespeichert ist, wird für dieses Stockwerk das Anhalten der Kabine eingeleitet. Die Programmierung der beschriebenen Vorrichtung zur Gewähr-Ieistung eines ähnlichen Ergebnisses ist Sache des qualifizierten Programmierers oder Systemtechnikers.U.S. Patent 3,614,995 discloses an apparatus for controlling a number of elevator cars as a monitored group. A device is also described, which the individual Lets the car work depending on the storage of car calls and depending on signals, which indicate the position of the car in order to operate the car in question in a certain way. For example, if the car is at a stopping distance from a floor for which a car call is stored, stopping the car is initiated for this floor. The programming of the device described for It is the responsibility of the to guarantee a similar result qualified programmer or system technician.

Bei der bereits gebauten Ausführungs_form der Erfindung umfaßt die das Kabinenprogramm bildende Stufenweise Folge von Befehlen ein Unterprogramm, welches die Übertragung von Informationen für die Speicherung eines Kabinenrufs für ein bestimmtes Stockwerk an den Prozessor CPU(a) gemäß Fig. 11 beispielsweise die Kabine a bewirkt. Auf ähnliche Weise werden die Informationen zur Angabe der Stellung einer Kabine a in einer Anhalteentfernung von einem Stockwerk, für welches der Ruf geapeichert ist, ebenfalls zum Kabinenprozessor CPU(a) übertragen.Included in the already built embodiment of the invention the step-by-step sequence of commands forming the car program; a sub-program which enables the transmission of information for storing a car call for a specific floor to the processor CPU (a) according to FIG. 11 for example, the cabin a causes. In a similar way, the information for indicating the position of a car a at a stopping distance from a floor for which the call is stored, also to the car processor CPU (a) transfer.

809830/088?809830/088?

28Ö2S2628Ö2S26

Bei der Erzeugung der Informationen für die Speicherung eines Kabinenrufs in der Kabine a, beispielsweise für das siebente Stockwerk, wird durch die der Kabine a (Fig. 15) und dem siebenten Stockwerk zugeordnete optische Koppler- und Pegelwandle reinheit 18A ein Signal geliefert, so daß ein einer binären Null entsprechendes Signal erzeugt wird, das der Kabinenruf-Wähleinrichtung 430(a) gemäß Fig. 14 eingegeben wird.When generating the information for storing a Car call in car a, for example for the seventh floor, is through that of car a (FIG. 15) and the Seventh floor associated optical coupler and level converter unit 18A supplied a signal so that a one A signal corresponding to binary zero is generated which is input to the car call selector 430 (a) shown in FIG will.

Das Unterprogramm, nach welchem der Kabinenprozessor CPU(a) von der Kabinenruf-Wähleinrichtung 430(a) die Kabinenruf-Information für das siebente Stockwerk erhält, wird durdi einen internen Programmzähler des Kabinenprozessors CPU(a) gemäß Fig. 11 eingeleitet. In an sich bekannter Weise wird im Programmzähler bei Abschluß jedes Takt- bzw. Zeitsteuerzustande T1 des Betriebs des Kabinenprozessors eine Zählung addiert, so daß er schrittweise arbeiten kann und den näci>sten Befehl von der zugeordneten Kabinenprogramm-Speichereinheit CROM (a) gemäß Fig. 13 abnimmt.The subroutine according to which the car processor CPU (a) receives the car call information from the car call selector 430 (a) for the seventh floor, becomes durdi an internal program counter of the car processor CPU (a) shown in FIG. 11 is initiated. In a manner known per se a count in the program counter at the end of each cycle or time control state T1 of the operation of the car processor added so that he can work step by step and the next Command from the assigned car program storage unit CROM (a) according to FIG. 13 decreases.

Unter den vorausgesetzten Bedingungen leitet der von der Einheit CROM(a) empfangene Befehl den Kabinenprozessor CPU(a) an, das über die Leitung 7CS(a) an die Kabinenruf-Wähleinrichtung 430(a) angelegte Signal aufzunehmen. Zur Übertragung der Information von der Leitung 7CS(a) zum Prozessor muß der Kabinenprozessor CPU(a) in an sich bekannter Weise zusätzlich zu einem 8-Bit-Operationscode oder -Befehl von seiner Programmspeichereinheit CROM(a) einen 16-Bit-Adressencode enthalten. Dieser letztere Code identifiziert den Stift Nr. 3 der Ruf-Wähleinrichtung 430(a), mit welcher die Leitung 7CS(a) verbunden ist, und er ermöglicht die Übertragung des Signals auf der Leitung 7CS(a) zum Kabinenprozessor CPU(a).Under the assumed conditions, the command received by the unit CROM (a) directs the cabin processor CPU (a) to the car call dialer via line 7CS (a) 430 (a) applied signal. To transfer the information from line 7CS (a) to the processor the cabin processor CPU (a) must in a manner known per se in addition to an 8-bit operation code or command from its program storage unit CROM (a) has a 16-bit address code contain. This latter code identifies the pen No. 3 of the call dialer 430 (a) with which the line 7CS (a) is connected and enables the transmission of the Signal on line 7CS (a) to the cabin processor CPU (a).

Der im Kabinenprozessor CPU(a) enthaltene Adressencode bewirkt, daß Register 358(a), 362(a), 36O(a) und 364(a) in anThe address code contained in the cabin processor CPU (a) causes registers 358 (a), 362 (a), 36O (a) and 364 (a) to be in

80983G/088?80983G / 088?

sich bekannter Vie is e sechzehn entsprechende Signale in den nächsten Zeitsteuerzuständen T1 und T3 des Prozessors über die Leitungen CA0(a) bis CA15(a) anlegen. Die Signale auf den Leitungen CA0(a), CA1(a) und CA2(a) werden den Stiften 11, 10 und 9 der Ruf-Wähleinrichtung 430(a) gemäß Fig. 14 aufgeprägt, um das an diese über die Leitung 7C5(a) angelegte Signal zu wählen und ein entsprechendes Signal an ihren Aus gangs stift 5 anzxilegen. Die Signale auf den Leitungen CA10(a), CA13(a), CAi4(a) und CAI5(a) sind so gewählt, daß der Decodierer 374(a) (Fig. 12) an seinem Ausgangsstift 9 eine binäre Null liefert. Letztere wird dem Decodierer 372 (,a) eingegeben, der in Abhängigkeit von der Betätigung der Adresse in den Signalen auf den Leitungen CA4(a), CA5(a) und CA6(a) ein einer binären Null entsprechendes Signal auf der Leitung CEX0(.a) liefert. Das über die Leitung CA3(a) gelieferte Adressensignal und das auf der Leitung CEXjZ)(a) liegende, einer binären Null entsprechende Signal werden dem Multiplexer 446(a) eingegeben, wobei nach Eingang eines binären 1-Signals auf der Leitung CRX(a) und eines binären O-Signals auf der Leitung CWX(a) durch diesen Multiplexer ein binäres O-Signal an den Eingangsstift 7 der Rufwähleinrichtung 43O(a) angelegt wird. Ein binäres 1-Signal wird über die Leitung CRX(a) während der Zeitspanne T3 geliefert, da während der vorhergehenden Zeitspanne T2 ein binäres O-Signal über die Leitung CT2(a) an das Flip-Flop 376(a) angelegt wurde, um dieses zu veranlassen, von seinem Ausgangsstift 5 ein binäres 1-Signal an das UND-Glied 38OC6) anzulegen. Während der ersten Hälfte der Zeitspanne T3 wird ein binäres 1-Signal durch den Prozessor CPU(a) (Fig. 11) über die Leitung CSYNC geliefert. Hierdurch wird ein binäres 1-Signal auf der Leitung CT3A(a) geliefert, das in Kombination mit dem binären 1-Signal, welches über die Leitung CA14(a) als Komplement des Operationscodesignals auf der Leitung CAi4(a) übertragen wird, das UND-Glied 380A(a) veranlaßt, ein binäres 1-Signal auf der Leitung CRX(a) zu erzeugen. Auf der LeitungThere are sixteen corresponding signals in the known world apply the next timing states T1 and T3 of the processor via lines CA0 (a) to CA15 (a). The signals on lines CA0 (a), CA1 (a) and CA2 (a) become pins 11, 10 and 9 of call dialer 430 (a) as shown in FIG impressed to select the signal applied to them via line 7C5 (a) and a corresponding signal to theirs Draw out pin 5 from the starting point. The signals on the lines CA10 (a), CA13 (a), CAi4 (a) and CAI5 (a) are chosen so that decoder 374 (a) (Fig. 12) provides a binary zero on its output pin 9. The latter is sent to the decoder 372 (, a) which is entered in response to the actuation of the address in the signals on lines CA4 (a), CA5 (a) and CA6 (a) provides a binary zero signal on line CEX0 (.a). The one delivered on line CA3 (a) The address signal and the signal on the line CEXjZ) (a) corresponding to a binary zero are sent to the multiplexer 446 (a), after receiving a binary 1 signal on line CRX (a) and a binary 0 signal the line CWX (a) through this multiplexer a binary 0 signal to the input pin 7 of the call dialing device 43O (a) is applied. A binary 1 signal is transmitted via the Line CRX (a) supplied during time period T3, since a binary 0 signal during the previous time period T2 was applied to flip-flop 376 (a) via line CT2 (a) to cause it to be output from its output pin 5 to apply a binary 1 signal to AND gate 38OC6). While the first half of the time period T3, a binary 1 signal is transmitted by the processor CPU (a) (Fig. 11) via the line CSYNC delivered. This provides a binary 1 signal on line CT3A (a), which in combination with the binary 1 signal, which is transmitted via line CA14 (a) as Complement of the opcode signal on line CAi4 (a) is transmitted, causes AND gate 380A (a) to generate a binary 1 signal on line CRX (a). On the line

009830/088?009830/088?

- 6Θ- -- 6Θ- -

CWX(a) wird ein binäres O-Signal zugeführt, weil der Prozessor einen "Lese"-Vorgang durchführt und das binäre 1-Signal auf der Leitung C01(a) zu Beginn der Zeitspanne T3 das Flip-Flop 378B(a) rückstellt, so daß dieses das binäre O-Signal über die Leitung CWX(a) liefert.CWX (a) is fed a binary 0 signal because the processor performs a "read" operation and the binary 1 signal on line C01 (a) at the beginning of the period T3 resets flip-flop 378B (a) so that it delivers the binary 0 signal over line CWX (a).

Bei Eingang des binären O-Signals am Eingangsstift 7 liefert die Rufwähleinrichtung 430(a) ein binäres O-Signal über die Leitung CD0(a) zur Anlegung an den Stift 3 des Zweirichtungs-When the binary 0 signal is received at input pin 7, it delivers the call dialer 430 (a) sends a binary 0 signal via the Cable CD0 (a) for application to pin 3 of the bidirectional

Sammeltreibers 254(a) (Fig. 11). Da sich der Prozessor in einem Taktzustand T3 befindet und eine "Lese"-Operation stattfindet, werden binäre O-Signale und binäre 1-Signale über Leitungen CCS(a) und CDISN (.a) geliefert, und zwar aus Gründen, die aus der noch zu beschreibenden Art und Weise deutlich werden, auf welche vergleichbare Signale auf den genannten Leitungen (Fig. 4) erzeugt werden, wenn der Gruppenprozessor GPU(a) die Daten von der Kabinendaten-Speichereinheit CRAM(a) der Kabine a empfängt. Aufgrund dieser Signale auf den genannten Leitungen wird das Komplement des Signals auf der Leitung CD(O(a), welches die Speicherung eines Kabinenrufs für das siebente Stockwerk angibt, zur vorübergehenden Speicherung in den Kabinenprozessor CPU(a) eingegeben.Bus driver 254 (a) (Fig. 11). Since the processor is in a clock state T3 and a "read" operation takes place, binary 0 signals and binary 1 signals Delivered via lines CCS (a) and CDISN (.a), namely from Reasons that will become clear from the manner still to be described, on which comparable signals to the named lines (Fig. 4) are generated when the group processor GPU (a) receives the data from the car data storage unit CRAM (a) of car a receives. The complement of the signal is based on these signals on the lines mentioned on the line CD (O (a), which indicates the storage of a car call for the seventh floor is entered into the car processor CPU (a) for temporary storage.

Aus der vorstehenden Beschreibung dürfte ersichtlich sein, auf welche Weise die anderen, andere Informationen bezüglich der Fahrstuhlkabine angebenden Signale von der Kabinensteuereinrichtung zum Kabinenprozessor CPU(a) übertragen werden. Beispielsweise wird eine Information dafür, daß sich die Kabine a in einer Anhalteentfernung vom siebenten Stockwerk befindet, je nach der Bewegungsrichtung der Kabine über die Bürste FPU(a) oder FPD(a) gemäß Fig. 17 und den Kontakt FP7(a) zur Matrix MT(a) übertragen. Diese Information angebende Binärsignale v/erden von der Matrix MT(a) über Ausgangsleitungen CP1(a) bis CPi6(a) übermittelt. Diese Binärsignale werden den zugeordneten Wähleinrichtungen 18B(a) (Fig. 16)From the above description it should be apparent how the other, other information relates signals indicating the elevator car are transmitted from the car control device to the car processor CPU (a). For example, there is information that the car a is at a stopping distance from the seventh floor depending on the direction of movement of the car via the brush FPU (a) or FPD (a) according to Fig. 17 and the contact FP7 (a) transferred to the matrix MT (a). Binary signals indicating this information are grounded from the matrix MT (a) via output lines CP1 (a) to CPi6 (a) transmitted. These binary signals are assigned to the associated selection devices 18B (a) (Fig. 16)

609830/0807609830/0807

2802626 - 60 -2802626 - 60 -

zugeführt. Die Ausgangssignale der Wähleinrichtung i8B(a) werden über eine Leitung CD0(a) zur Kabinenprozessoreinheit CPU(a) gemäß Fig. 11 in der Weise übertragen, .in welcher eine die Speicherung des Kaünenrufs für das siebente Stockwerk angebendes Signal zu dieser Einheit übertragen worden ist.fed. The output signals of the selector i8B (a) are transmitted via a line CD0 (a) to the car processor unit CPU (a) shown in FIG. 11 in the manner in which a signal indicating the storage of the Kaünen call for the seventh floor has been transmitted to this unit is.

Die Kabinenprozessoreinheit CPU(a) gemäß Fig. 11 verwendet Signale, die angeben, daß sich die Kabine in einer Anhaltestrecke vom siebenten Stockwerk entfernt befindet und daß ein Kabinenruf für das siebte Stockwerk gespeichert ist, um auf diese Weise die Kabine so zu steuern, daß sie am siebten Stockv/erk anhält. Dies geschieht in Abhängigkeit von der gleichzeitigen. Erzeugung eines Signals, dass ein Stopp eingeleitet werden soll. Durch dieses Ansprechen liefert die Einheit über die Leitung CD0(a) ein an den Ausgangsstift 7 anzulegendes Signal zum Stift 13 des Decodierers 444, so daß der zugeordnete Relaistreiber 18C(a) auf der Leitung STi(a) ein binäres 1-Signal erzeugt. Durch dieses, der Spule ST(a) gemäß Fig. 17 aufgeprägte Signal wird der zugeordnete Halteschalter ausgelöst, so daß die Kabine entsprechend der folgenden Auslösung von Schaltern FE(a), E2A(a), E1A(a), H(a) und U(a) oder D(a), je nach Fahrtrichtung der Kabine, zum Anhalten gebracht wird.The car processing unit CPU (a) shown in Fig. 11 uses signals which indicate that the car is in a stopping distance from the seventh floor and that a car call for the seventh floor is stored to in this way to control the car to stop at the seventh stock exchange. This happens depending on the simultaneous. Generation of a signal that a stop has been initiated shall be. By responding to this, the unit provides a signal to be applied to output pin 7 over line CD0 (a) Signal to pin 13 of decoder 444 so that the associated relay driver 18C (a) is on line STi (a) generates a binary 1 signal. Through this, the coil ST (a) 17 impressed signal, the associated stop switch is triggered, so that the car according to the following Triggering of switches FE (a), E2A (a), E1A (a), H (a) and U (a) or D (a), depending on the direction of travel of the car, to the Stopping is brought.

Vorzugsweise wird das Signal auf der Leitung CD0(a), welches die Erzeugung des binären 1-Signals auf der Leitung 5ü(a) bewirkt hat, in der Kabinendaten-Speichereinheit CRAM(a) gemäß Fig. 13 gespeichert, um es für spätere Verwendung verfügbar zu haben. Dies geschieht deshalb, weil der Prozessor bei seiner stufenweisen Operation einen aus acht Bits bestehenden "Fahr"-Befehl zur Speicherung des Signals auf diese Weise erhält. Dieser im Kabinenprozessor CPU(a) gehaltene Befehl zeigt an, daß ein Signal entsprechend demjenigen aufPreferably, the signal on line CD0 (a), which the generation of the binary 1 signal on line 5ü (a) is stored in the car data storage unit CRAM (a) according to FIG. 13, in order to make it available for later use to have. This is because the processor is performing an eight-bit operation in its staged operation Receives "drive" command to store the signal in this way. This held in the cabin processor CPU (a) Command indicates that a signal corresponding to the one on

809830/0887809830/0887

der Leitung GÖ(a) zur Kabinendaten-Speichereinheit CRAM(a) verschoben werden soll. Außerdem ist im Kabinenprozessor CPü(a) ein aus sechzehn Bits bestehender Adressencode enthalten. the line GÖ (a) to the car data storage unit CRAM (a) should be moved. Also in the cabin processor CPü (a) contain an address code consisting of sixteen bits.

Die ersten acht dieser zuletzt genannten sechzehn Signale werden über Leitungen CA0(a) - CA7(a) in Vorbereitung auf die Adressierung der Kabinendaten-Speiehereinheit CRÄM(a) zu Datenwählern 408(a) und 41Q(a) geliefert. Diese Eingangssignale aktivieren die Kabinendaten-Speichereinheit für die Speicherung eines Signals entsprechend demjenigen auf der Leitung Sü(a) in einer Position dieser Speichereinheit, welche der durch die Signale auf den Leitungen CA0(a) - CA7(a) angegebenen Adresse entspricht.The first eight of these last sixteen signals are over lines CA0 (a) - CA7 (a) in preparation for the addressing of the car data storage unit CRÄM (a) is supplied to data selectors 408 (a) and 41Q (a). These input signals activate the car data storage unit for the Storage of a signal corresponding to the one on the Line Sü (a) in a position of this storage unit, which corresponds to the address indicated by the signals on lines CA0 (a) - CA7 (a).

Die letzten acht dieser genannten sechzehn Signale werden über Leitungen CA8(a) - CA15(a) zugeführt. Diese Signale aktivieren dabei die Einrichtung gemäß Fig. 12 zur Lieferung einer binären "0" auf der Leitung CRSE(a) und einer binären "1" auf der Leitung CvfX(a). Das erste dieser Signale existiert als Ergebnis des Teils des Codes, der über die Leitungen CA10(a), CAHCa), CA13(a), CAi4(a) und CA15(a) angelegt wurde, der sich jedoch nunmehr von dem vorher beschriebenen Code darin unterscheidet, daß das Signal auf der Leitung CAi4(a) eine binäre "1" ist. Das zuletzt genannte Signal auf der Leitung C¥X(a) ist während des dritten Zeitzustands bzw. der dritten Zeitspanne T3 der Kabinenprozessoreinheit eine binäre "1", weil das Signal auf der Leitung CT3(a) während dieser Periode eine binäre "0" ist und das Signal auf der Leitung CPCW(a) während einer "Speicher"-Opei'ation ebenfalls eine binäre "0" ist, da die Codesignale CAi4(a) und CAI5(a) beide binäre Einsen sind. Die binären "O"-Signale auf den Leitungen CT3(a) und CPCV/(a) lassen das Flip-Flop 378B(a) auf der Leitung CWX(a) eine binäre "1" abgeben.The last eight of these sixteen signals are named supplied via lines CA8 (a) - CA15 (a). Activate these signals the device according to FIG. 12 for supplying a binary "0" on the line CRSE (a) and a binary one "1" on the CvfX (a) line. The first of these signals exists as a result of the part of the code that is on the lines CA10 (a), CAHCa), CA13 (a), CAi4 (a) and CA15 (a) are applied which, however, now differs from the code previously described in that the signal is on the line CAi4 (a) is a binary "1". The latter signal on line C ¥ X (a) is during the third time state or the third time period T3 of the car processor unit a binary "1", because the signal on the line CT3 (a) during this period is a binary "0" and so is the signal on line CPCW (a) during a "memory" operation is a binary "0" since the code signals CAi4 (a) and CAI5 (a) are both binary ones. The binary "O" signals leave the flip-flop on lines CT3 (a) and CPCV / (a) 378B (a) issue a binary "1" on line CWX (a).

8098 30/08898098 30/0889

Die Signale auf den Leitungen CSS(a) und CWX(a) werden dem Wählschalter 4i6(a) gemäß Fig. 13 eingegeben, wobei das dann an der Leitung DTS(a) anliegende binäre "1"-Signal diesen Schalter arbeiten läßt, um Ausgangssignale in Vorbereitung auf die Arbeitsweise der Prozessoreinheit CPU(a) für das "Einschreiben von Informationen", d.h. die Speicherung von Informationen angebenden Signalen in der Kabinendaten-Speiche reinheit CRAM(a) zu erzeugen. Infolge des binären O-Signals auf der Leitung GA13 für den Operationscode des Gruppenprozessors wird ein binäres 1-Signal auf der Leitung DTS(a)angelegt, das stets eine binäre Null bildet, außercann, wenn der Kabinenprozessor GPU (Fig. 4) auf noch zu beschreibende Weise mit der Kabineneinrichtung in Verbindung treten soll. Infolgedessen liefert der Leitungstreiber 19ÖA (Fig. 9B) ein binäres O-Signal über die Leitung XCRDY(a) zum Empfänger 210(a) gemäß Fig. 10. Hierdurch wird an den Stiften 3 und 8 der Flip-Flops ein binäres O-Signal erzeugt, wodurch diese Flip-Flops rückgestellt werden und ein binäres 1-Signal auf der Leitung DTS (a) eingeführt v/ird.The signals on lines CSS (a) and CWX (a) are dem Selector switch 4i6 (a) according to FIG. 13 entered, the binary "1" signal then present on the line DTS (a) lets this switch work to prepare output signals to the operation of the processor unit CPU (a) for the "writing of information", i.e. the storage of signals indicating information in the car data memory to produce purity CRAM (a). As a result of the binary 0 signal on the line GA13 for the operation code of the group processor, a binary 1 signal is on on line DTS (a), which always forms a binary zero, except when the cabin processor GPU (Fig. 4) is on yet to be described manner should come into contact with the cabin facility. As a result, the line driver 19ÖA (FIG. 9B) supplies a binary 0 signal over the line XCRDY (a) to receiver 210 (a) of FIG. 10. This becomes a binary 0 signal on pins 3 and 8 of the flip-flops generated, resetting these flip-flops and introducing a binary 1 signal on line DTS (a).

Das binäre 1-Signal auf der Leitung DTS(a) versetzt zusammen mit den AusgangsSignalen vom Schalter 4i6(a) die Wahler 408(a) und 4iO(a) in die Lage, zur Kabinendaten-Speicherenheit CRAI-l(a) die den Leitungen CA0(a) - CA7(a) aufgeprägten Adressensignale in Vorbereitung auf die spätere Übertragung dieser Signale entsprechend dem Signal auf der Leitung Sö(a) zur Kabinendaten-Speichereinheit über die Datenwähler 400(a) und 402(a) zu übermitteln. Das dem Signal auf der Leitung G"Ö"(a) entsprechende Signal wird im nächsten Arbeitsschritt über den Wähler 400(a) auf der Leitung CDß(a) übertragen. Dies geschieht deshalb, weil die Kabinenprozessoreinheit CPU(a) durch das acht Bits umfassende "Fahr"- bzw. "Schiebe"-Signal betätigt wird, um dieses Signal unmittelbar nach der Übertragung der "Adressen"-Signale über die Leitung CD0(a) abzugeben. Infolgedessen gelangt das Signal entsprechend demThe binary 1 signal on the DTS (a) line is offset together with the output signals from switch 4i6 (a) the selector 408 (a) and 4iO (a) to the car data storage unit CRAI-1 (a) the address signals impressed on the lines CA0 (a) - CA7 (a) in preparation for the later transmission of these Signals according to the signal on line Sö (a) to the car data storage unit via the data selectors 400 (a) and 402 (a). The signal on the line G "Ö" (a) corresponding signal is used in the next step transmitted via selector 400 (a) on line CDß (a). This is because the cabin processor unit CPU (a) is actuated by the eight-bit "drive" or "shift" signal to activate this signal immediately after the Transmission of the "address" signals via line CD0 (a). As a result, the signal comes according to the

8 0 98307081?8 0 98307081?

Signal auf dar Leitung SÖ(a) auf der Leitung CDJD(a) in den Datenwähler 400(a) und über diese Einheit in die Position in der Kabinendaten-Speichereinheit CRAM(a), die durch die acht "Adressen"-Bits identifiziert ist, welche vorher von der Kabinenprozessoreinheit CPU(a) übermittelt v/orden sind.Signal on the line SÖ (a) on the line CDJD (a) in the Data selector 400 (a) and via this unit to the position in the car data storage unit CRAM (a), which is saved by the eight "address" bits is identified, which are previously transmitted by the cabin processor unit CPU (a).

Das Herausgreifen der gespeicherten Informationen aus der Kabinendaten-Speichereinheit CRAM(a) durch die Kabinenprozessoreinheit CPU(a) ist ähnlich wie die Operation, mit welcher die Kabinenprozessoreinheit die Informationen in der Kabinendaten-Speichereinheit speichert. Der Unterschied zwischen der Speicherung und dem Herausgreifen besteht darin, daß bei der letztgenannten Operation das 16-Bit-Adressensignal so vorliegen muß, daß die Vorrichtung gemäß Fig. 12 den Status bzw. Zustand des Signals an der Leitung CWX(a) von dem binären 1-Signal, das während einer "Speicher"-Periode oder -Operation erzeugt wird, auf den Zustand eines binären 0-Signals ändert. Dieses binäre O-Signal wird über die Leitung CWX(a) in derselben Weise geliefert, wie dies vorher für die Übertragung des Signals entsprechend dem Signal auf der Leitung üö(a) zur Kabinenprozessoreinheit CPU(a) beschrieben worden ist. Die Zustandsänderung tritt nach Ablauf des Taktzustands bzw. der Zeitspanne T3 ein, wenn das Signal auf der Leitung CT3(a) und das Signal auf der Leitung C01(a) zu binären O-Signalen werden, worauf eine binäre "O" an den Stift 8 des Flip-Flops 378B(a) angelegt wird. Das Signal auf der Leitung CWX(a) wird während der Zeitspanne T3 eines "Lese"-Vorgangs, der währsnd einer Speicheroperation aufttitt, nicht auf einen Zustand entsprechend einer binären "1" geändert, weil das Signal auf der Leitung CPCW(a) während der "Lese"-Operation kein binäres O-Signal ist, wie dies während einer Speicheroperation der Fall ist. Infolgedessen bleibt das Flip-Flop 378B(a) währendder "Lese"-Operation in seinem Ruckste11zustand, so daß es weiterhin ein binäres O-Signal der Leitung CWX(a) aufprägt. Dies ermöglichtPicking out the stored information from the Car data storage unit CRAM (a) by car processing unit CPU (a) is similar to the operation with which the car processing unit stores the information in the car data storage unit. The difference between the storage and retrieval is that in the latter operation, the 16-bit address signal must be so that the device according to FIG. 12 the Status or state of the signal on line CWX (a) from the binary 1 signal generated during a "store" period or operation to the state of a binary 0 signal changes. This binary 0 signal is transmitted over the line CWX (a) is supplied in the same way as before for the transmission of the signal corresponding to the signal on the line üö (a) to the cabin processor unit CPU (a) has been. The change of state occurs after the clock state or the time period T3 has elapsed, when the signal on line CT3 (a) and the signal on line C01 (a) become binary O signals, whereupon a binary "O" is applied to pin 8 of flip-flop 378B (a). The signal on line CWX (a) is during the period T3 of a "read" operation that occurs during a store operation arises, not to a state corresponding to a binary Changed "1" because the signal on line CPCW (a) is not a binary 0 signal during the "read" operation, such as this is the case during a store operation. As a result, flip-flop 378B (a) remains during the "read" operation in its rested state, so that it continues to be a Binary O-signal of the line CWX (a) impresses. this makes possible

809830/088?809830/088?

das "Auslesen" von Informationen aus der Kabinendaten-Speichereinheit CRAM(a) gemäß Fig. 13, d.h. diese Einheit liefert v/ährend des Herausgreif- oder'!Lese"-Zyklus Ausgangssignale auf Leitungen CDO0(a) - CD07(a), und zwar im Gegensatz zu ihrer Abnahme von Signalen von der Kabinenprozessoreinheit CPU(a), die während des "Einschreib"- bzv/. Speicherzyklus über die Leitungendfc>0(a) - CD7(a) an diese Einheit angelegt werden.the "reading out" of information from the car data storage unit CRAM (a) as shown in Fig. 13, i.e. this unit provides output signals during the pick up or '! Read' cycle on lines CDO0 (a) - CD07 (a), as opposed to their taking signals from the cabin processor unit CPU (a), which during the "write-in" resp /. Storage cycle applied to this unit via the line endfc> 0 (a) - CD7 (a) will.

Außerdem sind die Operationssignale so gewählt, daß der Zustand des Signals auf der Leitung CSS(.a) in einer ¥eise in eine binäre "0" geändert wird, die sich aus der folgenden Beschreibung der Art und Feise noch näher ergibt, auf welche ein binäres O-Signal über die Leitung GSS angelegt v/ird, wonn der Gruppenprozessor GPU(a) Daten aufnimmt. Dieses binäre O-Signal auf der Leitung CSS(a) ermöglicht die Übertragung der Signale auf den Leitungen CDO0(a) - CDO7(a) durch die Datenwähler 366(a) und 368(a).In addition, the operational signals are chosen so that the state of the signal on the CSS (.a) line in an ¥ ice in a binary "0" is changed, which results from the following description of the type and Feise to which a binary 0 signal is applied via the GSS line, wonn the group processor GPU (a) receives data. This binary 0 signal on the CSS (a) line enables the transmission of the signals on lines CDO0 (a) - CDO7 (a) through the Data selectors 366 (a) and 368 (a).

Es ist darauf hinzuweisen, daß die Kabinenprozessoreinheit CPU(a) mittels Befehlen steuerbar ist, die in der Kabinenprogramm-Speichereinheit CROM(a) (Fig. 13) gespeichert sind und aus dieser in an sich bekannter V/eise über Leitungen CIO0(a) bis CI07(a) entnommen werden, so daß der Prozessor CPU(a) bei Einleitung des Anhaltevorgangs auf den Kabinenruf vom siebenten Stockwerk her Signale zum Löschen des Rufs übertragen kann. Dies stellt eine "Einschreib"-Operation dar, die auf ähnliche Weise durchgeführt wird, wier die Operation bei "Lesen" des Kabinenrufs für das siebte Stockwerk durch den Prozessor für die bereits beschriebene Signalübertragung zu ihm. Der Unterschied zwischen dem "Einschreibe"- und "Lese"-Vorgang besteht darin, daß der Adressencode die Erzeugung eines binären 1-Signals auf der Leitung CWX(a) während der Zeitspanne T3 im Gegensatz zur Erzeugung eines binären 1-Signals auf der Leitung CRX(a) bewirkt. Während derIt should be pointed out that the car processor unit CPU (a) can be controlled by means of commands stored in the car program storage unit CROM (a) (Fig. 13) are stored and from this in a manner known per se via lines CIO0 (a) to CI07 (a) so that the processor CPU (a) responds to the car call when the stopping process is initiated can transmit signals to cancel the call from the seventh floor. This represents a "write in" operation, which is performed in a similar manner, performing the operation on "reading" the car call for the seventh floor the processor for the already described signal transmission to him. The difference between the "registered" and "Read" operation consists in the address code being generated during the generation of a binary 1 signal on line CWX (a) of the time period T3 in contrast to the generation of a binary 1 signal on the line CRX (a). During the

809830/088?809830/088?

^;; —66 - ^; ; -66 -

"Einschreib"-Operation wird außerdem ein. binäres O-Signal über die Leitung CD0(a) zum Stift 13 des Kabinenruf-Rückstellwählers 43S(a) übertragen, was im Gegensatz zum "Lese"-Vorgang steht, während welchem auf erwähnte Weise ein binäres O-Signal über die Leitung ÜS55(a) vom Stift 5 des Kabinenrufwählers 430(a) übermittelt wird."Enroll" operation will also be a. binary O signal via line CD0 (a) to pin 13 of the car call reset dialer 43S (a), which is in contrast to the "read" process, during which a binary O signal via the cable ÜS55 (a) from pin 5 of the car call selector 430 (a) is transmitted.

In Abhängigkeit von dem an den Stift 13 des Wählers 438(a) angelegten binären O-Signals und dem dem siebten Stockwerk entsprechenden Code auf den Leitungen CA0(a), CA1(a) und CA2(a) sowie vom binären 1-Signal auf der Leitung CWX(a) liefert der Wähler 438(a) ein Signal auf der Leitung 7CR(a), welches über den zugeordneten Pegelwandler 18A gemäß Fig. 15 das Löschen der Kabinenrufröhre 70(a) für das siebte Stockwerk und mithin das Löschen des Kabinenrufs bewirkt.Depending on the number attached to pin 13 of selector 438 (a) applied binary O-signal and the seventh floor Corresponding code on lines CA0 (a), CA1 (a) and CA2 (a) as well as from the binary 1 signal on line CWX (a) The selector 438 (a) supplies a signal on the line 7CR (a) which is transmitted via the associated level converter 18A according to FIG clearing the car pager 70 (a) for the seventh floor and thus causes the car call to be deleted.

Im folgenden ist vorausgesetzt, daß kein Kabinenruf für das siebte Stockwerk in der Kabine a gespeichert ist, sondern der Kabinenprozessor CPU(a) gemäß Fig. 11 vielmehr die Operationen entsprechend einem Kabinenstellungs-Unterprogramm durchgeführt hat, wobei die Position einer Kabine a, die sich in einem Anhalteabstand unter dem siebten Stockwerk befindet, was durch die am Kontakt FPC7(a) anliegende Bürste FPU(a) gemäß Fig» 17 angezeigt wird, in einer bestimmten Position in der Kabinendaten-Speichereinheit CRAM(a) gespeichert wird. Außerdem sei angenommen, daß der Kabinenprozessor CPU(a) die Aufwärtsfahrtrichtung für die Kabine a festgelegt hat. Infolgedessen wird ein binäres O-Signal über die Leitung AÜ(a) an die Setz- bzw. Stellspule SDG(a) angelegt, wodurch das Richtungsrelais erregt wird, um die Aufwärtsrichtung als festgelegte oder bestimmte Fahrtrichtung be!zubehaltene Zudem sei angenommen»daß der Gruppenprozessor GPU (Fig. 4) die Operationen entsprechend einem Hallenruf-Unterprogramm durchgeführt und ein Signal empfangen hat, welches die Speicherung eines Aufwärtshallenrufs für das siebte Stockwerk angibt,In the following it is assumed that no car call for the seventh floor is stored in car a, but the Rather, the car processor CPU (a) shown in FIG. 11 performs the operations in accordance with a car position subroutine has, the position of a car a, which is in a stopping distance below the seventh floor, what is caused by the brush FPU (a) on contact FPC7 (a) is displayed in accordance with FIG. 17, is stored in a specific position in the car data storage unit CRAM (a). It is also assumed that the car processor CPU (a) the Has set the upward direction of travel for the car a. As a result, a binary O signal is transmitted via line AÜ (a) applied to the setting or actuating coil SDG (a), whereby the direction relay is energized to set the upward direction as specified or certain direction of travel reserved it is assumed that the group processor GPU (Fig. 4) has the Operations performed according to a hall call subroutine and received a signal indicating storage of an upward hall call for the seventh floor,

8 0 9 8 3 0/08198 0 9 8 3 0/0819

- ©τ —- © τ -

Darüber hinaus sei angenommen, daß der Gruppenprozessor im Verlauf seiner schrittweisen Arbeitsweise die in der betreffenden Kabinendaten-Speiehereinheit CRAM(a) gespeicherten Kabinenstellungsinformationen für die Kabine,a empfan-In addition, assume that the group processor in the course of its step-by-step operation that in the relevant Car data storage unit CRAM (a) stored car position information for the car, a received

daten gen und ein Signal erzeugt hat, das zur Kabinenspeichereinheit der Kabine a übertragen werden soll, Lim die Kabine auf den gespeicherten Aufwärtshallenruf für das siebte Stockwerk anhalten zu lassen.data gene and has generated a signal that is sent to the cabin storage unit the car a is to be transferred, Lim the car on stopping the stored hall call for the seventh floor.

Zum besseren Verständnis der Arbeitsweise der Gruppenprozessoreinheit GPU (Fig. 4) bei der unmittelbaren Aufnahme der Signale von der Kabinendatenspeichereinheit CRAK(a) und der unmittelbaren Speicherung der Signale in dieser Einheit ist im folgenden die Art und Weise erläutert, auf v/elche die Kabinenstellungsinformation für eine Kabine a von der Gruppenprozessoreinheit empfangen bzw. abgenommen und ein Signal zur Einleitung des Anhaltens der Kabine a auf einen Hallenruf für das siebte Stockwerk hin von der Gruppenprozessoreinheit GPU (Fig. 4) zur Kabinendatenspeichereinheit CRAM(a) übermittelt wird.To better understand how the group processor unit works GPU (Fig. 4) with the immediate reception of the signals from the car data storage unit CRAK (a) and the direct storage of the signals in this unit is explained in the following the way in which the car position information for a car a received or removed from the group processor unit and a Signal to initiate the stop of car a in response to a hall call for the seventh floor from the group processor unit GPU (Fig. 4) is transmitted to the car data storage unit CRAM (a).

Das Unterprogramm, nach welchem der Gruppenprozessor die Kabinenstellungsinformationen von der Kabinendatenspeichereinheit erhält, wird durch den internen Programmzähler des Gruppenprozessors eingeleitet. In an sich bekannter Weise wird dem Frogrammzähler am Ende jeder Zeitspanne bzw. jedes Zeitsteue-rzustande T1 der Operation des Gruppenprozessors eine Zählung hinzuaddiert, damit der schrittweise arbeitende Gruppenprozessor den nächsten Befehl bzw. die nächste Anweisung von seiner Gruppenprogramm-Speichereinheit GROM (Fig. 6) empfangen kann. Nach Eingang dieses aus acht Bits bestehenden Befehls in an sich bekannter Weise benutzt der Gruppenprozessor diesen Befehl und die 16 Bits umfassenden Adressencodesignale, einschließlich der die Lage in cer Kabinendatenspeichereinheit CRAM(a), in welcher die interessierenden Daten gespeichert sind, angebenden Signale,The subroutine according to which the group processor retrieves the car position information from the car data storage unit is initiated by the internal program counter of the group processor. In a manner known per se becomes the program counter at the end of each time span or each time control status T1 of the operation of the group processor a count is added so that the step-by-step group processor receives the next command or can receive the next instruction from its group program storage unit GROM (Fig. 6). Upon receipt of this command consisting of eight bits in a manner known per se, the group processor uses this command and the 16 bits comprehensive address code signals, including the location in the car data storage unit CRAM (a) in which the data of interest are stored, indicating signals,

809830/088?809830/088?

2802b2ö2802b2ö

zur Erlangung dieser Daten.to obtain this data.

Die Adressencodesignale im Gruppenprozessor GPU (Fig. 4) werden durch die Sammeltreiber 54 und 56 über Leitungen GDSZ) - GD7 in zwei Takt- bzw. Zeitsteuerzyklen T1 und T2 zur Speicherung in den Registern 58, 62, 60 und 64 übertragen, was auf die übliche Weise nach Vorschrift des Herstellers des Prozessors erfolgt.The address code signals in the group processor GPU (Fig. 4) are passed through the group drivers 54 and 56 via lines GDSZ) - GD7 in two clock or timing cycles T1 and T2 for storage in the registers 58, 62, 60 and 64, which is transferred to the usual way according to the instructions of the manufacturer of the processor.

Während des letzten Viertels des Zeitsteuerzustands T1, im folgenden einfach als Zeitspanne bezeichnet, bewirkt das binäre O-Signal auf der Leitung Ü5T (Fig. 9A), daß das NAND-Glied 178A an seinem Ausgang ein binäres 1-Signal erzeugt. Während der zweiten Hälfte der Zeitspanne T2 wird über die Leitung G01 ein binäres 1-Signal und über die Leitung GSYNC ein binäres O-Signal angelegt. Infolgedessen legt das NAND-Glied I7OB ein binäres 1-Signal an den Stift 1 des Flip-Flops I72A an. Gleichzeitig wird ein binäres O-Signal über die Leitung GD5 an den Stift 16 angelegt, während dem Stift 4 das Komplement (dieses Signals) aufgeprägt wird. Wenn das letzte Viertel der Zeitspanne T2 beginnt, wird über die Leitung GT2 ein binäres O-Signal geliefert, so dä3 der Ausgang des NAND-Glieds 178A auf eine binäre Null übergeht. Infolgedessen wird auch ein binäres O-Signal an den Stift 1 des Flip-Flops 172A angelegt, so daß dieses über die Leitung GSUS ein binäres O-Signal liefert.During the last quarter of the timing state T1, im hereinafter referred to simply as the period of time, causes the binary 0 signal on the line U5T (Fig. 9A) that the NAND gate 178A generates a binary 1 signal at its output. During the second half of the period T2, the Line G01 a binary 1-signal and over the line GSYNC a binary 0 signal is applied. As a result, the NAND gate sets I7OB a binary 1 signal to pin 1 of the flip-flop I72A. At the same time, a binary 0 signal is sent over the line GD5 is applied to pin 16, while pin 4 is impressed with the complement (of this signal). If the last Quarter of the time period T2 begins, a binary 0 signal is supplied via the line GT2, so that the output of the NAND gate 178A transitions to a binary zero. As a result, a binary 0 signal is also applied to pin 1 of flip-flop 172A applied so that it delivers a binary 0 signal via the GSUS line.

Das Signal auf der Leitung GSUS wird dem Stift 17 des Gruppenprozessors GPU aufgeprägt, um diesen seine normale Operationsfolge am Ende der Zeitspanne T2 beenden zu lassen. Dieser Unterbrechungszustand dauert über vier WARTE-Zustände bzw. -Perioden an, bevor der Prozessor in seinen Takt- bzw. Zeitsteuerzustand bzw. seine Zeitspanne T3 eintreten kann. Auf diese Weise wartet der Gruppenprozessor unabhängig davon, wie groß die NichtSynchronisation von Gruppen- und Kabinenprozessor ist, eine genügend lange Zeit ab, um zu gewährleisten, daß vor seinem Eintritt in den Zustand T3 der Betrieb des Kabinenprozessors am Ende einer seiner Zeitspannen T2 auf zu beschreibendeThe signal on the GSUS line goes to pin 17 of the group processor GPU impressed to let it finish its normal sequence of operations at the end of time period T2. This The interruption state lasts over four WAIT states or -Periods before the processor enters its clock or timing state or its time span T3 can occur. In this way, the group processor waits regardless of how large the non-synchronization of the group and car processors is, a long enough time to ensure that before its entry into state T3, the operation of the car processor at the end of one of its time spans T2 to be described

809830/08 8·?809830/08 8?

.68- 2802S26.68-2802S26

Weise unterbrochen worden ist.Way has been interrupted.

In der Zwischenzeit werden in Abhängigkeit von der Anlegung der Adressencodesignale über die Leitungen GDß - GD7 auf den Leitungen GA0 - GA15 und Ül8" - GÄTf? Aus gangs signale geliefert, wobei die Signale auf den beiden letztgenannten Leitungen die Komplemente der Signale auf den Leitungen GA8 - GA15 sind. Diese Signale werden durch die Register 58, 60, 62 und 64 auf die übliche Weise nach Vorschrift des Herstellers erzeugt. Das binäre 1-Signal auf der LeitungGA13 bewirkt, daß der Doppel-2:4-Leitungsdecodierer 74 und das UND-Glied 8OD auf der Leitung GRSE und GSS je ein binäres 1-Signal liefern. Diese Signale werden an die Stifte 18 und 19 der Gruppendatenspeichereinheit GRAI-I (Fig. 6) angelegt, und der Gruppenspeicher wird an einem Ansprechen auf die Adressensignale auf den Leitungen GA0 - GA7 gehindert.In the meantime, depending on the application of the address code signals over the lines GDß-GD7 on the Lines GA0 - GA15 and Ül8 "- GÄTf? Output signals supplied, the signals on the latter two lines being the complements of the signals on lines GA8 - GA15 are. These signals are generated by registers 58, 60, 62 and 64 in the usual manner as prescribed by the manufacturer. The binary 1 signal on line GA13 causes the double 2: 4 line decoder 74 and AND gate 8OD deliver a binary 1 signal each on the GRSE and GSS lines. These signals are applied to pins 18 and 19 of the group data storage unit GRAI-I (Fig. 6), and the group memory is prevented from responding to the address signals on lines GA0-GA7.

Da der Gruppenprozessor GPU Signale von der Kabinendatenspeichereinheit CRAM(a) für Kabine a empfangen soll, werden die drei Signale auf den Leitungen GA8, GA9 und GA10 so verschlüsselt bzw. codiert, daß sie die Kabine a als die für die Lieferung von Signalen ausgewählte Kabine identifizieren. Diese drei Signale lassen in Verbindung mit den binären 1-Signalen auf den Leitungen GA11 und GA13 sowie dem binären O-Signal auf der Leitung GA13 die 3:8-Leitungsdecodierer 190 (Fig. 9B), die Datenwähler 192 und 194 sowie den Leitungstreiber 196A ein binäres 1-Signal auf der Leitung XCRDY(a) erzeugen. Dieses Signal wird an den Differentialleitungsempfänger 210 gemäß Fig. 10 angelegt, so daß dieser ein binäres O-Signal auf der Leitung CSUS(a) erzeugt, das an den Stift 17 des Kabinenprozessors CPU(a) (Fig. 11) für die Kabine a angelegt wird und diesen seine Operation am Ende seiner nächsten Zeitspanne T2 beenden bzw. anhalten läßt.As the group processor GPU signals from the cabin data storage unit CRAM (a) for car a is to be received, the three signals on lines GA8, GA9 and GA10 are encrypted in this way or encoded that they identify the car a as the car selected for the delivery of signals. These three signals leave in connection with the binary 1 signals on the lines GA11 and GA13 as well as the binary O signal on line GA13 the 3: 8 line decoder 190 (FIG. 9B), data selectors 192 and 194, and line driver 196A have a binary 1 on the line Generate XCRDY (a). This signal is applied to the differential line receiver 210 shown in FIG generates a binary 0 signal on line CSUS (a) which is sent to pin 17 of the cabin processor CPU (a) (Fig. 11) for the car a is created and this end or stop its operation at the end of its next time period T2 leaves.

809830/088?809830/088?

6f 2902526' 6f 2902526 '

Vor der Erzeugung des""-"binären 0-Signals auf der Leitung GSUS "'(Fig. ""9A), welches die Einstellung des Betriebs des Gruppenprozessors GPU gemäß Fig.4 bewirkt, befand sich das Signal auf der Leitung GSUS im entgegengesetzten Zustand. Zu diesem Zeitpunkt bewirkten dieses Signal und ein ähnliches Signal auf der Leitung GA13 (Fig. 9A) (das Signal auf der Leitung GAI3 ist immer eine binäre "1", außer dann, wenn der Gruppenprozessor mit der Kabineneinrichtung in Verbindung steht), die Anlegung von binären O-Signalen an die Stifte 3 und 8 der J-K-Flip-Flops 180Ä und 180B. Infolgedessen v/ird eine binäre "Q" auf der Leitung GCDT geliefert. Während dieses Signal anliegt, und nachdem das Signal auf der Leitung GA13 zu einer binären "0" wird, werden die Adressensignale auf den Leitungen GAI - GA7 (Fig. 4) durch die Datenwähler 100 und 102 über Leitungen GGD~1 - GCD7 zu den vier Differentialtreibern 126, 128, 130 und 132 gemäß Fig. 7 übermittelt.Before generating the "" - "binary 0 signal on the GSUS line "'(Fig." "9A), which effects the cessation of the operation of the group processor GPU according to FIG. 4, was the signal on the GSUS line in the opposite state. At this point this signal and a similar signal caused it on line GA13 (Fig. 9A) (the signal on line GAI3 is always a binary "1", except when the group processor is in connection with the cabin equipment), the application of binary 0 signals to pins 3 and 8 of the J-K flip-flops 180A and 180B. As a result, it becomes a binary "Q" supplied on the GCDT line. While this signal is present, and after the signal on line GA13 becomes a binary "0", the address signals on lines GAI - GA7 (Fig. 4) through data selectors 100 and 102 via lines GGD ~ 1 - GCD7 to the four differential drivers 126, 128, 130 and 132 according to FIG. 7 transmitted.

Zu diesem Zeitpunkt wird ein binäres 0-Signal auf der Leitung G8B (Fig. 7und 9B) angelegt, weil die binären 0-Signale auf den Leitungen GAI3 und GCDT gemäß Fig. 9B bewirken, daß das binäre 1-Signal auf der Leitung L10 zum Eingangsstift 11 des Datenwählers 200 der Leitung G8B und sein !Complement der Leitung G8B aufgeprägt werden. Auf ähnliche Weise wird das Signal an der Leitung LiO zum Eingangsstift 14 an die Leitung GCTE angelegt.At this point, a binary 0 signal is asserted on line G8B (Figures 7 and 9B) because the binary 0 signals on lines GAI3 and GCDT of Figure 9B cause the binary 1 signal on line L10 to input pin 11 of data selector 200 on line G8B and its complement on line G8B. In a similar way, this becomes Signal on line LiO to input pin 14 on the line GCTE created.

Infolge der an den Leitungen GA13 und G8B anliegenden binären Ö-Signale wird das Signal vom Stift 4 des Wählers 100 gemäß Fig. 7, das an den Stift 3 des Wählers 116 und die Stifte 2, 5, 11 und 14 beider Wähler 116 und 118 angelegt wird, über Leitungen GCD0(a) - GCD0(h) übermittelt. Diese Signale werden an die Eingangsstifte der Doppeldifferentialleitungstreiber 122 - 125 gemäß Fig. 7 angelegt. In Abhängigkeit von diesen Signalen und dem über die Leitung GC5DE zugeführten Binär-1-Signal liefern diese Treiber entsprechende und komple-As a result of the binary O signals present on lines GA13 and G8B, the signal from pin 4 of selector 100 according to FIG. 7, which is sent to pin 3 of selector 116 and pins 2, 5, 11 and 14 of both selectors 116 and 118 is applied, transmitted via lines GCD0 (a) - GCD0 (h). These signals are applied to the input pins of dual differential line drivers 122-125 as shown in FIG. Depending on these signals and the binary 1 signal fed in via the GC5DE line, these drivers provide corresponding and complete

809830/ 088"7809830/088 "7

raentäre Signale über Leitmigen DT0(a) und DTjJ(a) - DT0(h) und DT^(h).Raentary signals via Leitmigen DT0 (a) and DTjJ (a) - DT0 (h) and DT ^ (h).

In Abhängigkeit von den an den Leitungen GCD1 - GCD7 anliegenden Signalen und dem binären 1-Signal an der Leitung GCTE liefern die Doppel-Differentialleitungstreiber 126 über Leitungen DT1 urü DTT - DT7 und ÜT7 Signale zum zweiten ■Satz von Doppel-Differentialleitungsempfängern 236 - 242 gemäß Fig. 10. Es ist darauf hinzuweisen, daß die Signalleitungen DT1, Γ)ΤΎ, DT2 ... W? den der Kabine a gemäß Fig. zugeordneten Doppel-Differentialleitungsempfängern gemeinsam zugeordnet sind, was ebenso für die den anderen, nicht dargestellten Kabinen zugeordneten Leitungserapfanger gilt, welche denen nach Fig. 10 ähneln und welche für jede zusätzliche Kabine vorgesehen sind. Selbstverständlich sind die Leitungen DT0(a) und D"T^(a) bis DT0(h) und ÜT^(h) jeder dieser Kabinen nur mit den ihnen speziell zugeordneten Leitungsempfängern verbunden.Depending on the signals on the lines GCD1-GCD7 and the binary 1 signal on the GCTE line, the double differential line drivers 126 supply signals to the second set of double differential line receivers 236-242 via lines DT1 and DTT -DT7 and ÜT7 Fig. 10. It should be noted that the signal lines DT1, Γ) ΤΎ, DT2 ... W? are jointly assigned to the double differential line receivers assigned to the car a according to FIG. Of course, the lines DT0 (a) and D "T ^ (a) to DT0 (h) and ÜT ^ (h) of each of these cabins are only connected to the line receivers specially assigned to them.

Die Doppel-Differentialleitungsernpfänger 236(a), 23S(a), 240(a) und 242(a) übertragen ein binäres 8-Bit-Signal entsprechend dem Adressensignal auf den Leitungen GCB0(a) GCB7(a) zu den Eingangsstiften zweier bistabiler Verklinkungselemente 224(a) und 226(a) gemäß Fig. 10. Die entsprechende Einrichtung für die anderen Kabinen arbeitet jeweils ähnlich, so daß sich eine nähere Erläuterung erübrigt.The double differential line receivers 236 (a), 23S (a), 240 (a) and 242 (a) transmit an 8-bit binary signal, respectively the address signal on lines GCB0 (a) GCB7 (a) to the input pins of two bistable latches 224 (a) and 226 (a) according to FIG. 10. The corresponding equipment for the other cabins operates respectively similar, so that a more detailed explanation is not necessary.

Während der Zeitspanne, in welcher die 8-Bit-Adressensignale von den bistabilen Verklinkungsgliedern 58 und 62 gemäß Fig. 4 zu den bistabilen Verklinkungsgliedern 224(a) und 226(a) gemäß Fig. 10 übertragen werden, liefert der Gruppenprozessor GPU weiterhin Signale über die Leitung GSYNC zum Stift 2 des Wählers 200 gemäß Fig. 9B. In Abhängigkeit von jedem dieser Impulse wird ein ähnlicher Impuls vom Leitungstreiber 204(a) an die Leitung GTP angelegt. Der zweite dieser Impulse bewirkt, daß der Leitungsempfänger 2i6(a) (Fig. 10)During the period in which the 8-bit address signals of the bistable latching members 58 and 62 according to FIG Fig. 4 for the bistable latching members 224 (a) and 226 (a) 10, the group processor GPU continues to provide signals to pin 2 over the GSYNC line of the selector 200 of FIG. 9B. Depending on each of these pulses, a similar pulse is generated by the line driver 204 (a) is applied to the GTP line. The second of these pulses causes the line receiver 2i6 (a) (Fig. 10)

809830/088?809830/088?

und die'Flip-Fl&ps 2i4A(a) und 2i43(a) binäre 1-Signale an ihre zugeordneten Eingänge des NAKD-Glieds 218A(a) anlegen. Infolgedessen liefert der Umsetzer 212A(a) ein binäres 1-Signal zu den Verklinkungsgliedern 224(a) und 226(a), um diese für die Speicherung des an ihre Eingangsstifte angelegten 8-Bit-Adressensignals zu aktivieren. Infolgedessen legen diese Verklinkung.^, ie der die 8-Bit-Adressensignale, welche die Adresse der Position in der Kabinendatenspeichereinheit CRAM(a) angeben, über die Leitungen GCA0(a) - GCA7(a) an die beiden Datenwähler 408(a) und 4iO(a) gemäß Fig. 13 an.and the 'Flip-Fl & ps 2i4A (a) and 2i43 (a) binary 1 signals to their associated inputs of NAKD gate 218A (a). As a result, the converter 212A (a) provides a binary 1 signal to latches 224 (a) and 226 (a), around this for storing the applied to their input pins Activate 8-bit address signal. As a result, this latching. ^, Ie the 8-bit address signals, which indicate the address of the position in the car data storage unit CRAM (a), via the lines GCA0 (a) - GCA7 (a) to the two data selectors 408 (a) and 40 (a) according to FIG.

In der Zwischenzeit hat das binäre O-Signal auf der Leitung GA11 gemäß Fig. 9B bewirkt, daß das NAND-Glied 202B, der Wähler 200 und der Leitungstreiber 204B auf der Leitung GDC ein binäres 1-Signal liefert. Dieses wird über den Empfänger 2i6(a) gemäß Fig. 10 an den Stift 2 des Verklinhungsglieds 222(a) angelegt, in welchem es als Resultat des auf vorher beschriebene Weise durch den Umsetzer 212A(a) erzeugten binären 1-Signals gespeichert wird. Am Ende des auf der Leitung GTP liegenden Impulses, welcher dem Umsetzer 212A(a) das binäre 1-Signal erzeugen ließ, liefert das Flip-Flop 2i4B(a) gemäß Fig. 10 ein binäres 0-Signal auf der Leitung DTS(a). Gleichzeitig wird eine binäre "1" am Stift 11 des Flip-Flops 2i4B(a) erzeugt. Dies bewirkt in Verbindung mit dem binären 1-Signal auf der Leitung GDC, daß das UND-Glied 220B(a) ein binäres 1-Signal erzeugt. (Das Ende des Impulses auf der Leitung GSYNC, welches das Aufhören des Impulses auf der Leitung GTP bewirkte, läßt auch das Flip-Flop 180B (Fig. 9A) das Signal auf der Leitung GCDT auf eine binäre "1" umschalten. Infolgedessen fttört das ünäre 1-Signal, das auf der Leitung GDC (Fig. 9B) durch das binäre 1-Signal auf der Leitung GA11 erzeugt wurde, zu bestehen aufe Es wird jedoch durch ein binäres 1-Signal ersetzt, das als Ergebnis des binären 1-Signals auf der Leitung GA14- erzeugt wird.)In the meantime, the binary 0 signal has been on the line GA11 of FIG. 9B causes NAND gate 202B, selector 200 and line driver 204B to be on the line GDC supplies a binary 1 signal. This is done via the Receiver 2i6 (a) according to Fig. 10 to the pin 2 of the interlocking member 222 (a) in which it is generated as a result of the previously described manner by the converter 212A (a) binary 1-signal is stored. At the end of the pulse on the GTP line, which is sent to the converter 212A (a) generated the binary 1 signal, delivers the flip-flop 2i4B (a) according to FIG. 10, a binary 0 signal on the Head of DTS (a). At the same time, a binary "1" is generated on pin 11 of flip-flop 2i4B (a). This works in conjunction with the binary 1 signal on the GDC line that the AND gate 220B (a) generates a binary 1 signal. (The end of the pulse on the GSYNC line, which is the cessation of the pulse on line GTP, flip-flop 180B (FIG. 9A) also releases the signal on line GCDT toggle a binary "1". As a result, the uterine feeds 1 signal generated on line GDC (FIG. 9B) by the binary 1 signal on line GA11 aufe However, it is replaced by a binary 1 signal, the generated as the result of the binary 1 signal on line GA14- will.)

8098 30/0 88-78098 30/0 88-7

Das binäre 1-Signal vom Element 220B(a) v/ird an den Stift 10 des Leitungstreibers 228(a) und an den einen Eingang eines UND-Glieds 220A(a) angelegt. Der jeweils andere Eingang empfängt außerdem ein binäres 1-Signal, so daß die Eingangsstifte 7 und 10 der Treiber 230(a), 232(a) und 2j54(a) sowie der Eingangsstift 7 des Treibers 228(a) ebenfalls mit binären 1-Signalen beaufschlagt werden. Die einzelnen Treiber 228(a), 232(a) und 234(a) v/erden infolgedessen vorbereitet, über die Leitungen DT0(a) und DTß(a) - DT7(a) und DT7(a) die Signale zu übertragen, die an sie über die Leitungen CGD0(a) - CGD7_(a) angelegt werden.The binary 1 signal from element 220B (a) is fed to the pin 10 of the line driver 228 (a) and applied to one input of an AND gate 220A (a). The other entrance also receives a binary 1 signal so input pins 7 and 10 of drivers 230 (a), 232 (a) and 2j54 (a) and input pin 7 of driver 228 (a) can also receive binary 1 signals. The individual drivers 228 (a), 232 (a) and 234 (a) are prepared as a result, via lines DT0 (a) and DTß (a) - DT7 (a) and DT7 (a) transmit the signals applied to it via lines CGD0 (a) - CGD7_ (a).

Wie dargestellt, wird das Signal auf der Leitung DT0(a) an den Eingangsstift des Leitungsempfängers 116 angelegt, welcher dieses Signal dem 3:8-Leitungsdecodierer 164 gemäß Fig. 8 zuführt. Das auf den Leitungen GAS, GA9 und GA1O liegende, binärverschlüsselte c-Bit-Signal bewirkt, daß der Decodierer 164 das an der Leitung CGB0(a) liegende Binärsignal an seinem Eingangsstift 4 wählt und über die Leitung CGB(3 ein entsprechendes Signal von seinem Ausgangsstift 5 zum Eingangsstift 3 des Datenwählers I56 gemäß Fig. 8 liefert. (Wenn eine andere Kabine gewählt ist, wählen die Signale längs der Leitungen GA8 - GA1O das Signal für diese ICabine zur Anlegung über die Leitung CGBp.) Außerdem werden die Signale auf den Leitungen DT1 - DT7 über die Leitungen CGbT - C"Gb7 den Eingangs stiften der Datenwähler 156 und (Fig. 8) aufgeprägt. Signale entsprechend den Signalen auf den Leitungen CGBß - CGB7 zu den Eingangsstiften 3, 6, 10 und 13 v/erden an die Aus gangs stifte 4, 7, 9 bzw. 12 der beiden Datenwähler I56 und 158 auf noch zu beschreibende Weise angelegt. Wie dargestellt, sind die Ausgangsstifte der beiden, Datenwähler 156 und 158 über Leitungen ÜD0 - CD7 mit Stiften der Zweirichtungs- Sammeltreiber 54 und 56 gemäß Fig. 4 verbunden, um die Binärsignale entsprechend den in der Datenspeichereinheit CRAM(a) gespeicherten Daten an die Datensammelschienenstifte des Gruppenprozessors GPU anzulegen. As shown, the signal on line DT0 (a) is applied to the input pin of line receiver 116 which provides that signal to the 3: 8 line decoder 164 of FIG. The binary-encrypted c-bit signal on lines GAS, GA9 and GA10 causes decoder 164 to select the binary signal on line CGB0 (a) at its input pin 4 and a corresponding signal from its input pin 4 via line CGB (3) Provides output pin 5 to input pin 3 of data selector I56 of Figure 8. (If a different car is selected, the signals on lines GA8-GA10 select the signal for that I-car for application on line CGBp.) In addition, the signals on the Lines DT1-DT7 are impressed on the input pins of the data selectors 156 and (Fig. 8) via the lines CGbT-C "Gb7. Signals corresponding to the signals on the lines CGBß-CGB7 to the input pins 3, 6, 10 and 13 v / ground the output pins 4, 7, 9 and 12 of the two data selectors I56 and 158 are applied in a manner to be described below. As shown, the output pins of the two, data selectors 156 and 158 are connected to pins of Zweirich via lines ÜD0-CD7 connected tungs- common drive 54 and 56 of FIG. 4 to the binary signals according to the data stored in the data storage unit CRAM (a) data on the data bus pins of the group processor GPU to create.

809830/088 9809830/088 9

Zum vorliegenden Zeitpunkt liefert das Flip-Flop 7BB (Fig.5) auf der Leitung GViX ein binäres 0-Signal. Dies ist darauf zurückzuführen, daß das Flip-Flop am Ende der letzten Zeitspanne T3 des Gruppenprozessors GPU (Fig. 4) durch die binären 1-Signale auf den Leitungen GT3 und G01 rückgestellt worden ist. Das binäre 0-oignal auf der Leitung GWX in Verbindung mit dem vorher erwähnten binären 1-Signal auf der Leitung GCDT (Fig. 9B) liefert eine binäre "O" auf der Leitung GTP. Infolgedessen wird das Ausgangssignal vom UND-Glied 220C(a) (Fig. 1.0) auf der Leitung GWD(a) auf dem Zustand einer binären Null gehalten.At the present time, the flip-flop 7BB (Fig. 5) a binary 0 signal on the GViX line. This is upon it due to the fact that the flip-flop at the end of the last time period T3 of the group processor GPU (Fig. 4) by the binary 1 signals on lines GT3 and G01 has been reset. The binary 0 signal on the GWX line in connection with the aforementioned binary 1 signal on line GCDT (Fig. 9B) provides a binary "O" the GTP management. As a result, the output of the AND gate 220C (a) (Fig. 1.0) on line GWD (a) held at a binary zero state.

Die binären O-Signale auf den Leitungen DTS(a), GWD(a) und HL1 bewirken, daß der Datenwähler 4i6(a) (Fig. 13) an seinen Stiften 4, 7 und 9 binäre O-Ausgangssignale liefert. Diese Signale veranlassen die Datenwähler 408(a) und 4iO(a), die Adressensignale über die Leitungen GCA0(a) - GCA7(a) an die Kabinendaten-Speichereinheit CRAM(a) anzulegen. Aufgrund der Ausgangssignale vom Datenwähler 4i6(a) liefert die Speichereinheit CRAM(a) die Signale, die in den durch die Adressensignale auf den Leitungen CDO0(a) - CD07(*a) adressierten Speichern gespeichert sind. Bei Anlegung an die Kabineneinrichtung gemäß Fig. 11 sind diese Signale unwirksam, ein Ergebnis zu liefern, und zwar zumindest deshalb, weil sich die Kabinenprozessoreinheit im Wartezustand befindet und keine Signale aufnimmt, auch wenn solche an sie angelegt werden, und weil die Verknüpfungs- bzw. Verklinkungsglieder 358(a), 362(a), 36O(a) und 264(a) durch binäre O-Signale auf den Leitungen CT1(a) und CT2(a) unwirksam gemacht wurden.The binary 0 signals on lines DTS (a), GWD (a) and HL1 cause the data selector 4i6 (a) (Fig. 13) to be at its Pins 4, 7 and 9 provide binary 0 output signals. These Signals cause data selectors 408 (a) and 4iO (a) to be Apply address signals to the car data storage unit CRAM (a) via the lines GCA0 (a) - GCA7 (a). Due to the The memory unit supplies output signals from the data selector 4i6 (a) CRAM (a) the signals in the addressed by the address signals on lines CDO0 (a) - CD07 (* a) Save are saved. When applied to the cabin equipment 11, these signals are ineffective in delivering a result, at least because the car processor unit is in the waiting state and does not pick up any signals, even if they are applied to it become, and because the linking or latching links 358 (a), 362 (a), 36O (a) and 264 (a) by binary O signals on lines CT1 (a) and CT2 (a) have been disabled.

Die Signale auf den Leitungen CDO0(a) - CD07(a) werden auch an die UND-Glieder 4i2(a) und 4i4(a) gemäß Fig. 13 angelegt. Infolge/ies über die Leitung DTS(a) gelieferten binären O-Signals schicken diese UND-Glieder diese Signale zu den Leitungen CGD0(a) und CGD7(a). Diese Signale werdenThe signals on lines CD00 (a) - CD07 (a) are also applied to AND gates 4i2 (a) and 4i4 (a) as shown in FIG. As a result of the binary 0 signal supplied via the line DTS (a), these AND gates send these signals to the lines CGD0 (a) and CGD7 (a). These signals are

809830/0887809830/0887

2802S262802S26

zu Leitungstreibern 228(a), 230(a), 232(a), 234(a) gemäß Fig. 10 übertragen und den Leitungen DT0(a) - Dl'7(a) aufgeprägt. to line drivers 228 (a), 230 (a), 232 (a), 234 (a) according to Fig. 10 is transferred and impressed on lines DT0 (a) - Dl'7 (a).

Die G-ruppenprozes s ο reinheit GPU (Fig. 4) erzeugt weiterhin Impulse auf der Leitung GSYLIC. Am Ende des ersten dieser Impulse, die nach der Anlegung des binären O-Signals auf der Leitung DTS(a) erzeugt werden sollen, liefern die Flip-Flops 1S0A und 180B(Fig. 9A) binäre 1-Signale an die Eingangsstifte 2 und 13 des liAIID-Glieds 174A. Beim Auftreten des nächsten Impulses auf der Leitung GSYIIC liefert das HAHD-Glied 174A ein binäres O-.'.'ignal zum Stift 3 des Flip-Flops 172A. Infolgedessen v/ird ein binäres 1-Signal auf der Leitung GSUu erzeugt, das dem Gruppenprozessor GPU (Fig. 4) eingegeben v/ird, um diesen zu aktivieren, so daß er seinen IfARTE-Zustand verlassen und auf einen Zeitsteuerzustand T3 übergehen kann.The group process s ο purity GPU (Fig. 4) continues to generate Impulses on the GSYLIC line. At the end of the first of these pulses after the binary O signal has been applied to the Line DTS (a) are to be generated, the flip-flops 1S0A and 180B (Fig. 9A) provide binary 1 signals to the input pins 2 and 13 of liAIID member 174A. The HAHD element delivers when the next pulse occurs on the GSYIIC line 174A a binary O-. '.' Signal to pin 3 of the flip-flop 172A. As a result, a binary 1 signal is generated on line GSUu which is input to the group processor GPU (FIG. 4) v / ird to activate it so that it leaves its IfARTE state and goes to a timing state T3 can.

Vor dem Eintritt des Gruppenprozessors GPU (Fig. 4) in seinen liartezustand und am Ende seines vorhergehenden Zeitsteuerzustands T2 wurde in an sich bekannter ^T.ieise ein binäres O-Signal über die LeitungGT2 (Fig. 5) an den Stift 3 des Flip-Flops 7öA angelegt, so daß dieses ein binäres 1-Signal an seinem Stift 5 liefert. Dieses Signal wird im Torelernent 3OC mit dem über die Leitung GSYHC gelieferten Impuls kombiniert, wenn der Gruppenprozessor in seinen Zeitsteuerzustand T3 eintritt, um auf der Leitung GT3A ein binäres 1-Signal zu erzeugen. Dieses Signal bev/irkt zusammen mit dem binären 1-Signal des Operationscodes auf der Leitung GA14 (bzw.) des Komplements des Signals des Operationscodes auf der Leitung GA14, daß das Torelement 8OA auf der Leitung GRX ein Signal entsprechend einer binären "1" erzeugt. Dieses Signal wird dem Eingangsstift 9 des NAND-Glieds 174C gemäß Fig. 9A aufgeprägt. Darüber hinaus empfängt das NAND-Glied 174c die ihm über die Leitungen GA13 und GCDT vom StiftPrior to entry of the group processor GPU (Fig. 4) in its liartezustand and at the end of its previous timing state T2 in a manner known per ^T a binary O signal to pin 3 of flip-flop .ieise on the LeitungGT2 (Fig. 5) 7ÖA is applied so that it supplies a binary 1 signal at its pin 5. This signal is combined in the gate element 3OC with the pulse supplied via the line GSYHC when the group processor enters its timing state T3 in order to generate a binary 1 signal on the line GT3A. This signal, together with the binary 1 signal of the operation code on the line GA14 (or the complement of the signal of the operation code on the line GA14) causes the gate element 80A on the line GRX to generate a signal corresponding to a binary "1" . This signal is impressed on input pin 9 of NAND gate 174C as shown in FIG. 9A. In addition, NAND gate 174c receives it from the pen over lines GA13 and GCDT

809830/088"?809830/088 "?

11 des Flip-Flops 1803 zugeführten binären T-3ignale, und es erzeugt ein binäres 0-Signal. Letzteres wird über die Leitung GRCE an die Aktiviereingangsstifte 15 der beiden 33a tenwähier 156 und 153 geuäß.Fig. 8 angelegt, um diese Datenwähler für den Betrieb zu aktivieren.11 of the flip-flop 1803 supplied binary T-3 signals, and it generates a binary 0 signal. The latter is via the Line GRCE to the activation input pins 15 of the two 33a tenwähier 156 and 153 geuäß.Fig. 8 applied to this Activate data selector for operation.

Das binäre 1-Signal auf der Leitung GCDT-bewirkt auch, daß das binäre 1-Signal am Eingangsstift 6 des Selektors 200 (Fig. 9ü") über die Leitung G8B aufgeprägt wird. Dieses Eingangssignal und mithin das Signal auf der Leitung G8B sind infolge des binären i-Signals des Operationscodes auf der Leitung GA14 binäre 1-Signale. Das binäre 1-Signal, auf "der Leitung G8B betätigt die beiden Datenwähler 156 und 158 (Fig. 3), so daß die an die Eingangs stifte 3» 6, 10 und-1.3 angelegten Signale zu den Ausgangsstiften 4, 7, 9 und 12 ■ übertragen"werden. In Abhängigkeit von dem ihnen über die Leitung GRCE zugeführten binären O-Signal liefern somit die Datenwähler 156 und 158 (Fig. 8) binäre Signale, welche die vom Gruppenprozessor zu empfangenden Daten darstellen, über die Leitungen GDß - GD7 zu den Zweirichtungs-Datensammel-.stiften der Zweirichtungs- Sammeltreiber 54 und 56 gemäß Fig. 4. Letztere übertragen die Komplemente der an sie angelegten Signale über die Leitungen GD0 - GT57 zu den Eingangsstiften des Gruppenprozessors, sobald ein binäres 1-Signal auf der Leitung GDIEN in Verbindung mit dem binären O-Signal auf der Leitung G(TS eingeht.The binary 1 signal on the GCDT-line also causes the binary 1 signal on input pin 6 of selector 200 (Fig. 9ü ") is impressed via the line G8B. This input signal and therefore the signal is on line G8B as a result of the binary i signal of the opcode on the Line GA14 binary 1 signals. The binary 1 signal on "the Line G8B operates the two data selectors 156 and 158 (Fig. 3), so that the pins to the input 3 »6, 10 and 1.3 applied signals to output pins 4, 7, 9 and 12 ■ transferred ". Depending on which you are using the Line GRCE supplied binary O-signal thus deliver the Data selectors 156 and 158 (Fig. 8) binary signals representing the represent data to be received by the group processor via lines GD3 - GD7 to the bidirectional data collection pins the bidirectional collection drivers 54 and 56 according to FIG Fig. 4. The latter transmit the complements of the ones applied to them Signals on lines GD0 - GT57 to the input pins of the group processor as soon as a binary 1 signal on the GDIEN line in conjunction with the binary O signal on the G (TS incoming.

Das Signal auf der Leitung GCS ist zu diesem Zeitpunkt eine binäre "0", da am Ende des letzten Zeltsteuerzustands T2 ein binärer 0-Impuls über die Leitung GT2 an den Stift 11 des Flip-Flaps 76b (Fig. 5) angelegt wurde,- welcher die Anlegung einer binären "0" über die Leitung GCS bewirkte. Das einer binären "1" entsprechende Signal auf der Leitung GDIEH wird in Abhängigkeit davon erzeugt, daß ein binäres 1-Signal vom UHD-Glied 800 (Fig. 5) in Kombination mit demThe signal on the GCS line is at this point a binary "0", since at the end of the last tent control state T2 a binary 0 pulse on line GT2 to the pin 11 of the flip-flap 76b (Fig. 5) was applied, - which the Creation of a binary "0" via the GCS line. The signal on the line GDIEH corresponding to a binary "1" is generated as a function of the fact that a binary 1 signal from UHD element 800 (Fig. 5) in combination with the

809830/088?809830/088?

binären 1-Signal vom Ausgangsstift 7 des 3:8-Leitungsdecodierers 74 über die Leitung GPCW angelegt wird, und auf der Leitung GDIEK ein binäres 1-Signal erzeugt. Das Signal auf der Leitung GPCW ist eine binäre "1", weil eine "Lese"-Operation durchgeführt wird und die Vorschriften des Herstellers besagen, daß die Signale auf den Leitungen GA14 und GA15 zu diesem Zeitpunkt im Zustand einer binären "O" bzw. einer binären "1" vorliegen sollen. Bezüglich des binären O-Signals auf der Leitung HL1 ist es bekannt, daß diese Signale eine binäre "1" auf der Leitung GPCW vom Decodierer 74 hervorbringen.binary 1 signal from output pin 7 of the 3: 8 line decoder 74 is applied via the GPCW line, and a binary 1 signal is generated on the GDIEK line. That The signal on the GPCW line is a binary "1" because a "read" operation is being performed and the rules of the Manufacturer states that the signals on lines GA14 and GA15 are in a binary state at this point in time "O" or a binary "1" should be present. With regard to the binary 0 signal on line HL1, it is known that these signals produce a binary "1" on line GPCW from decoder 74.

Infolge der Anlegung des binären 1-Signals auf der Leitung GDIEH und des binären O-Signals auf der Leitung GCS ist nunmehr das die Position der Kabine a angebende Datensignal zum Gruppenprozessor GPU übertragen worden. Der Kabinenprozessor CPU(a) kann nunmehr auf Betrieb zurückgeführt v/erden. Dies geschieht deshalb, weil während der nächsten Zeitspannen T1 und T2 des Gruppenprozessors GPU ein binäres O-Signal über die Leitung GA13 angelegt wird. Infolgedessen liefert der Leitungstreiber I96A (Fig. 9B) ein binäres O-Signal auf der Leitung XCRDY(a), welches dem Empfänger 210(a) gemäß Fig. 10 aufgeprägt wird. Aus diesem Grund wird ein binäres 1-Signal über die Leitung CSUS(a) an den Stift 17 des Kabinenprozessors CPU(a) gemäß Fig. 11 angelegt, so daß dieser aus seinem Wartezustand entlassen wird. Gleichzeitig liefert der Umsetzer 212D (Fig. 10) ein binäres O-Signal an die Rucksteilstifte 3 und 8 der Flip-Flops 2i4A(a) und 2i4B(a) zur Erzeugung eines binären 1-Signals auf der Leitung DTS(a) zur Aktivierung des Kabinenprozessors CPU(a) für die erneute Verbindung mit seiner Kabinendatenspeichereinheit CRAI-I(a). Gleichzeitig wird auf der Leitung GCDT ein binäres O-Signal in Abhängigkeit von den binären 1-Signalen auf den Leitungen GSUS und GA13 auf vorher beschriebene Weise geliefert.As a result of the application of the binary 1 signal on the line GDIEH and the binary 0 signal on the GCS line the data signal indicating the position of car a has now been transmitted to the group processor GPU. The cabin processor CPU (a) can now be returned to operation. This is because during the next Periods T1 and T2 of the group processor GPU a binary 0 signal is applied via the line GA13. Consequently line driver I96A (FIG. 9B) provides a binary O signal on line XCRDY (a), which is sent to the receiver 210 (a) according to FIG. 10 is impressed. Because of this, will a binary 1 signal via the CSUS (a) line to the pin 17 of the car processor CPU (a) shown in FIG. 11 is applied so that it is released from its waiting state. Simultaneously converter 212D (FIG. 10) provides a binary 0 signal to jumper pins 3 and 8 of the flip-flops 2i4A (a) and 2i4B (a) for generating a binary 1 signal on the line DTS (a) to activate the car processor CPU (a) for reconnection to its car data storage unit CRAI-I (a). At the same time, a binary 0 signal is generated on the GCDT line, depending on the binary 1 signals on lines GSUS and GA13 to previously described Way delivered.

809830/088?809830/088?

Aus der vorstehenden Beschreibung geht hervor, daß der Gruppenprozessor GPU die Informationen bezüglich der Lage bzw. Stellung einer Kabine a für die Bestimmung"heranziehen kann, ob die Kabine auf gespeicherte Hallenrufe hin angehalten werden soll. Dies kann durch Erlangung von Informationen bezüglich der Speicherung solcher Rufe von der Einrichtung gemäß Fig. 3A und 3B auf ähnliche ¥eise, wie erläutert* geschehen, bei welcher die Kabine a die Informationen bezüglich der Speicherung des Kabinenrufs für das siebente Stockwerk von der Einrichtung gemäß Fig. 14 erhält. Außerdem kann der Gruppenprozessor GPU Informationen bezüglich der Fahrtrichtung der Kabine a in ähnlicher Weise wie vorstehend für die Erlangung der Informationen bezug» lieh der Stellung der Kabine a beschrieben, erhalten. Wennfestgestellt wird, daß die Stellung der Kabine a und ihre Fahrtrichtung für das Anhalten in Abhängigkeit von einem gespeicherten Hallenruf geeignet sind, kann die betreffende Information zur Kabinendatenspeichereinheit für die Kabine a übermittelt werden, damit ihre Prozessoreinheit CPU(a-) diese Informationen für das Einleiten eines Anhaltens der Kabine a benutzen kann, ähnlich wiedies für die Einleitung des Anhaltens der Kabine a auf einen Kabinenruf für das siebente Stockwerk hin erläutert worden ist. Zu diesem Zweck muß ein Signal vom Gruppenprozessor GPU zu einer bestimmten Stelle in der Kabinendatenspeichereinheit CRAH(a) gemäß Fig. 13 übermittelt werden. Dies geschieht ähnlich wie bei der beschriebenen Arbeitsweise, bei welcher der Gruppenprozessor GPU die Informationen von der Kabinendatenspeichereinheit CRAM(a} erhält.From the above description it appears that the Group processor GPU use the information relating to the position or position of a car a for the determination " whether the car should be stopped in response to stored hall calls. This can be done by obtaining information with regard to the storage of such calls from the device according to Fig. 3A and 3B in a similar way, as explained * happen in which the car a the information regarding the storage of the car call for the seventh floor obtained from the facility according to FIG. In addition, the group processor can provide GPU information with regard to the direction of travel of the cabin a in a similar manner as above for obtaining the information relating to » borrowed the position of the car a described received. If found is that the position of the car a and its direction of travel for stopping depending on a stored hall call are suitable, the relevant information to the car data storage unit for the car a so that your processor unit CPU (a-) can use this information for initiating a stop of car a, similarly to initiating the stop of car a in response to a car call for the seventh floor has been explained. To this The purpose must be a signal from the group processor GPU to a specific point in the car data storage unit CRAH (a) according to FIG. 13 are transmitted. This is done in a similar way to in the mode of operation described, in which the group processor GPU receives the information from the cabin data storage unit CRAM (a}.

Die Operation der "Speicherung" oder des "Einsehreibens" von Daten in der Kabinendatenspeichereinheit CP₁AMCa) geschieht in-derselben; Weise-,-wie es vorher in Verbindung mit dem "Herausholen" oder "Auslesen" von Daten aus dieser Speichereinheit bis zur Übertragung der interessierenden Adresse der Daten-The operation of “storing” or “writing in” data in the car data storage unit CP ₁ AMCa) takes place in the same; Way -, - as it was previously in connection with the "fetching" or "reading out" of data from this memory unit up to the transmission of the relevant address of the data

8098307088?8098307088?

Speichereinheit über die Leitungen GCA0(a) - GCA7(a) zu den Wählern 403(a) und 410(a) gemäß Fig. 13 beschrieben worden ist. Da diese Operation die "Speicherung" von Daten umfaßt, ist dan Signal auf der Leitung GAI4 für den Mressencode eine binäre "1", im Gegensatz zu dem binären O-Zustand, den es während der beschriebenen."Auslese"-Operation einnahm. Das Kompleraent auf der Leitung GA14 (Fig. 9B) ist infolgedessen ein binäres 0-Signal. Anstatt nun nach der Anlegung eines binären 1-Signals über die Leitung GCDT an den Wähler 200 ein binäres 1-Signal über die Leitung GDC (Fig. 9Δ) zu liefern, wird ein binäres 0-Signal über diese Leitung übertragen. Die Torelemente 2202(a.) und 200A(a) gemäß Fig. 10 liefern daher keine binären 1-Signale zum Aktivieren der Treiber 220, 230; 232 und 234, um diese wie bei der beschriebenen "Auslese"-Operation arbeiten zu lassen. Vielmehr werden binäre O-Signale an die Eingangsstifte 7 und 16 angelegt, um den Betrieb dieser Treiber zu verhindern, wodurch diese Treiber an einer Behinderung des "Auslese"-Vorgangs gehindert werden.Memory unit via lines GCA0 (a) - GCA7 (a) to selectors 403 (a) and 410 (a) of FIG. 13 has been described. Since this operation involves the "storage" of data, the signal on line GAI4 for the message code is a binary "1", in contrast to the binary 0 state which it assumed during the described "read out" operation. The complement on line GA14 (FIG. 9B) is consequently a binary 0 signal. Instead of supplying a binary 1 signal via the line GDC (FIG. 9Δ) to the selector 200 after the application of a binary 1 signal via the line GCDT, a binary 0 signal is transmitted via this line. The gate elements 2202 (a.) And 200A (a) according to FIG. 10 therefore do not supply any binary 1 signals for activating the drivers 220, 230; 232 and 234 to make them work as in the "read out" operation described. Rather, binary 0 signals are applied to input pins 7 and 16 to prevent these drivers from operating, thereby preventing these drivers from interfering with the "read out" process.

Das an der Leitung GA14 anliegende binäre 1-Signal führt auch zur Erzeugung eines binären 1-Signals auf der Leitung GCTE während des Wartezustands des Gruppenprozessors, wodurch die Treiber 122 - 1?0 aktiviert werden, um während der "Speicher"-Operation zu arbeiten, was im Gegensatz zum Zustand beim Auftreten des binären O-Signals steht, das während der "Auslese"- bzw. "Herausgreif"-Operation auf der Leitung GCTE geliefert wird und diese Treiber an einer Betätigung und somit an einer Behinderung dieser Operation hindern.The binary 1 signal present on line GA14 carries also for generating a binary 1-signal on the GCTE line while the group processor is waiting, whereby drivers 122-1? 0 are enabled to operate during the "store" operation, as opposed to state when the binary 0 signal occurs, which is during the "read out" or "pick out" operation is supplied on the GCTE line and these drivers on an actuation and thus prevent obstruction of this operation.

Außerdan führt das auf der Leitung GA'l'+ liegende binäre O-Signal zum Auftreten eines binären O-Signals auf der Leitung GRX (Fig. 5 und 9A) während der "Speicher"-Operation, und zwar im Gegensatz zu der auf dieser Leitung während derIn addition, the binary on the line GA'l '+ leads O signal for the occurrence of a binary O signal on the line GRX (Figs. 5 and 9A) during the "store" operation, in contrast to the one on this line during the

809830/08 87809830/08 87

"Herausgreif"-Operation gelieferten binären "1". Als Folge dieser Änderung wird ein binäres 1-Signal an die Leitung GRCE (Fig. 9A) angelegt. Hierdurch werden die Wähler 156 und 168 (Fig. 8) daran gehindert, Signale an die Leitungen GDjZ) - GD7 anzulegen und den "Speicher"-Vorgang zu behindern. "Picking out" operation supplied binary "1". As a result this change is a binary 1 signal to the line GRCE (Fig. 9A) applied. This prevents selectors 156 and 168 (FIG. 8) from putting signals on the lines GDjZ) - to create GD7 and to hinder the "storage" process.

Wenn daher der Gruppenprozessor GPU in seinen Zustand Ϊ3 eintritt, wie er vorher für den "Herausgreif"-Vorgang beschrieben worden ist, legt er nunmehr die zur Kabinendatenspeichereinheit CRAIl(a) zu übertragenden Datensignale an den Sammelleitungen GD0 - GD7 (Fig. 4) in typischer Waise an, da er eine "Speicher"-Operation durchführt. Diese Signale werden über Wähler 100, 102, 1T6 und 118 (Fig. 7) auf Leitungen GCD0(a) - GCD0(h) und GCD1 - GCD7 zu den Treibern 122 bis 130 übertragen. (Da im vorliegenden Fall nur die Kabine a dieses Signale empfangen soll, werden im folgenden nur ihre zugeordneten Einrichtungen beschrieben.)Therefore, if the group processor GPU is in its state Ϊ3 occurs as previously described for the "picking out" process has been, he now applies the data signals to be transmitted to the car data storage unit CRAIl (a) the busses GD0-GD7 (Fig. 4) in a typical orphan because it is performing a "store" operation. These signals are received via selectors 100, 102, 1T6 and 118 (Fig. 7) Lines GCD0 (a) - GCD0 (h) and GCD1 - GCD7 are transmitted to drivers 122-130. (Since in the present case only the Car a is to receive this signal, only its associated equipment is described below.)

Diese Treiber übertragen entsprechende Signale auf die Leitungen DT0(a) und DT0(a) bis DT7 und D⁷E? zu Empfängern 23o(a) bis 242(a) gemäß Fig. 10. Entsprechende Signale werden von diesen Empfängern über die Leitungen GCBß(a) bis GCB7(a) zu den Datenwählern 400(a) und 402(a) gemäß Fig. 13 geliefert.These drivers transmit corresponding signals on the lines DT0 (a) and DT0 (a) to DT7 and D ⁷ E? to receivers 23o (a) to 242 (a) according to FIG. 10. Corresponding signals are sent from these receivers via the lines GCBβ (a) to GCB7 (a) to the data selectors 400 (a) and 402 (a) according to FIG. 13 delivered.

Da das binäre 1-Signal auf der Leitung GA14 zu einem binären 0-Signal auf der Leitung GPÜW (Fig. 5) führte, läßt dann, wenn der Taktsteuerzustand bzw. die Zeitspanne T3 ihr letztes Viertel erreicht, das binäre O-Signal auf der Leitung G⁷H (Fig. 5) das Flip-Flop 73B ein binäres 1-Signal auf der Leitung GWX erzeugen. Dieses Signal veranlaßt den Wähler 200 (Fig. 9E), auf der Leitung GTP ein binäres 1-Signal zur Anlegung an den-Empfänger 2i6(a) gemäß Fig. 10 zu liefern. Zwischenzeitlich hat während des vorher für den "Herausgreif"-Vorgang beschriebenen Wartezustands das Flip-Flop 2i4B(a)Since the binary 1 signal on the line GA14 led to a binary 0 signal on the line GPÜW (FIG. 5), then when the clock control state or the time period T3 reaches its last quarter, the binary 0 signal on the Line G ⁷ H (Fig. 5) the flip-flop 73B generate a binary 1 signal on the line GWX. This signal causes selector 200 (FIG. 9E) to provide a binary 1 signal on line GTP for application to receiver 216 (a) of FIG. In the meantime, during the waiting state previously described for the "picking out" process, the flip-flop 2i4B (a)

80983 0/089780983 0/0897

- 30 -- 30 -

(Fig. 10) an seinem Stift 11 ein binäres 1-Signal abgegeben. Dieses Signal veranlaßt in Kombination mit dem binären 1-Signal, daS am Stift 2 des Empfängers 2i6(a) als Ergebnis des über die Leitung GTP angelegten Signals geliefert wird, das Torelement 220C(a), ein binäres 1-Signal auf der Leitung GWD(a) zu erzeugen.(Fig. 10) at its pin 11 emitted a binary 1 signal. This signal causes in combination with the binary one 1 signal, the result at pin 2 of the receiver 2i6 (a) of the signal applied on line GTP is provided, gate element 220C (a), a binary 1 signal on the line GWD (a) to generate.

Infolge des binären O-Signals auf der Leitung DTS(a) (Fig. 13), das während des durch die Herausgreifoperation beschriebenen Wartezustands in Kombination mit dem binären 1-Signal auf der Leitung GWD(a) erzeugt worden war, läßt den Wähler 4i6(a) ein binäres 1-Signal an den Umsetzer 418B(a) gemäß Fig. 13 anlegen. Infolgedessen wird ein binäres O-Signal an die Stifte 20 der Kabinendatenspeichereinheit CRAM(a) und an die Stifte 15 der Wähler 400(a) und 402(a) angelegt. Zwischenzeitlich hat während des Wartezustands das binäre O-Signal auf der Leitung DTS(a) in Kombination mit dem binären O-Signal auf der Leitung HL1 die Wähler 408(a) und 410(a) veranlaßt, das Adressensignal der Kabinendatenspeichereinheit CRAM(a) einzugeben. Infolgedessen werden die Datensignale auf den Leitungen GCB0(a) und GCB7(a) zur Speicherung in die Kabinendatenspeichereinheit CRAM(a) übertragen.As a result of the binary 0 signal on the line DTS (a) (Fig. 13), that during the described by the picking out operation Waiting state in combination with the binary 1 signal has been generated on line GWD (a), selector 4i6 (a) applies a binary 1 to converter 418B (a) as shown in FIG Fig. 13 apply. As a result, a binary 0 signal is on the pins 20 of the car data storage unit CRAM (a) and applied to the pins 15 of the selectors 400 (a) and 402 (a). In the meantime, the binary O signal has during the waiting state on the DTS (a) line in combination with the binary 0 signal on the line HL1 causes the selectors 408 (a) and 410 (a) to send the address signal of the car data storage unit Enter CRAM (a). As a result, the data signals on lines GCB0 (a) and GCB7 (a) for storage in the car data storage unit CRAM (a).

Der Kabinenprozessor CPU(a) wird auf dieselbe Weise, wie vorher durch seine Freigabe aus dem Zustand nach der "Herausgreif "-Operation beschrieben, aus seinem ausgesetzten Zustand entlassen. Aus den vorstehenden Ausführungen dürfte ersichtlich sein, auf welche Weise die Information, daß die Kabine einen AnhalteVorgang in Abhängigkeit von einem Hallenruf einleiten soll, durch den Kabinenprozessor CPU(a) dazu benutzt werden kann, die Kabinensteuereinrichtung diese Operation durchführen zu lassen, so daß diese Operation aus Gründen der Vereinfachung nicht näher erläutert wird.The cabin processor CPU (a) works in the same way as previously described by its release from the state after the "picking out" operation, from its suspended State dismissed. From the above it is likely can be seen in which way the information that the car has a stopping process as a function of a hall call is to initiate, can be used by the car processor CPU (a), the car control device this operation to be carried out, so that this operation is not explained in more detail for the sake of simplicity.

Wie erwähnt, ist der in Übereinstimmung mit seinem Gruppenbefehlsprogramm arbeitende Gruppenprozessor GPU in der Lage,As mentioned, this is in accordance with his group command program working group processor GPU able to

8098 3-0/08878098 3-0 / 0887

die Aussetzung oder Unterbrechung seiner Operationsfolge sowie der Operationsfolge eines einzelnen, ausgewählten Kabinenprozessors CPU(a) herbeizuführen, um Kabinendatensignale von der zugeordneten Kabinendatenspeichereinheit CRAM(a) zu empfangen oder Gruppensignale zu dieser Speichereinheit zu übertragen. Es ist jedoch darauf hinzuweisen, daß der Gruppenprozessor bei der bereits gebauten Ausführungsform nicht gleichzeitig acht Bits einer Nutzinformation zur Datenspeichereinheit einer einzelnen Kabine überträgt. Vielmehr wird nur die Information in einem bestimmten der acht Bits übertragen, die für eine vorgegebene Kabine nützlich bzw. zweckmäßig ist. Wenn die Information zur Kabine a übertragen werden soll, wird diese Information an die Leitung GD0 angelegt, so daß ein Signal entsprechend dieser Information über die Leitung DT0(a) geliefert wird. Ebenso wird die Information für die Kabine b der Leitung GD1 aufgeprägt, so daß ein Signal auf der Leitung DT0(b) geliefert wird, usw.the suspension or interruption of his sequence of operations and the sequence of operations of a single selected car processor CPU (a) to generate car data signals to receive from the assigned car data storage unit CRAM (a) or group signals to this storage unit transferred to. It should be noted, however, that the group processor in the already built embodiment does not simultaneously provide eight bits of useful information Data storage unit of a single car transfers. Rather, only the information in a certain one of the eight Transfer bits that are useful or expedient for a given car. When the information is transmitted to the car a is to be, this information is applied to the line GD0, so that a signal corresponding to this information is supplied via line DT0 (a). The information for car b is also impressed on line GD1, so that a signal is provided on line DT0 (b), etc.

Ebenso arbeitet bei der bereits gebauten Ausführungsform der Gruppenprozessor auf ähnliche Weise, wie vorstehend in Verbindung mit der Kabine a beschrieben, doch veranlaßt er die gleichzeitige Aussetzung der Arbeitsfolge aller Kabinenprozessoren, um die Abnahme von Kabinendatensignalen von den bzw. die Übertragung von Gruppendatensignalen zu den zugeordneten Kabinendatenspeichereinheiten CRAM(a) (Fig. 13) und CRAM(b) - CRAM(h) (nicht dargestellt) zu bewirken. Da die Arbeitsweise, nach welcher der Gruppenprozessor die Kabinendatensignale von der Kabinendatenspeichereinheit CRAM(a) abnimmt oder Gruppendatensignale zu dieser Speichereinheit überträgt, der Arbeitsweise ähnlich ist, bei welcher der Gruppenprozessor gleichzeitig Kabinendatensignale von jeder Kabinendatenspeichereinheit abnimmt oder Gruppendatensignale zu diesen Speichereinheiten überträgt, sind im folgenden nur die Unterschiede zwischen diesen beiden Operationen beschrieben. Likewise works with the already built embodiment the group processor in a manner similar to that described above in connection with car a, but it causes the simultaneous suspension of the work sequence of all car processors in order to obtain car data signals from the or the transmission of group data signals to the assigned car data storage units CRAM (a) (Fig. 13) and CRAM (b) - CRAM (h) (not shown). There the mode of operation according to which the group processor sends the car data signals from the cabin data storage unit CRAM (a) or group data signals to this storage unit transmits, which is similar in operation in which the group processor simultaneously transmits car data signals from each Car data storage unit decreases or transmits group data signals to these storage units, are in the following only described the differences between these two operations.

809830/0867809830/0867

28Ü252628Ü2526

Es sei angenommen, daß der Gruppenprozessor einen Befehl erhält, Kabinendatensignale von den jeder Kabine zugeordneten Kabinendatenspeichereinheiten abzunehmen. Der in Abhängigkeit von diesem Befehl arbeitende Gruppenprozessor liefert auf die vorher beschriebene Weise ein Adressencodesignal zu den Verknüpfungs- bzw. Verklinkungsgliedern 58, 62, 60 und 64, was dazu führt, daß der Gruppenprozessor seine Operationsfolge unterbricht. Entsprechend diesem angenommenen Befehl legt das Verklinkungsglied 60 ein binäres O-Signal über die Leitung GA11 und ein binäres 1-Signal über die Leitung GA11 an, was im Gegensatz zu den binären 1- und O-Signalen steht, d.ie über diese Leitungen geliefert werden; hierdurch wird auf beschriebene Weise die Datenübertragung zwischen dem Gruppenprozessor und der Kabinendatenspeichereinheit einer einzigen Kabine bezeichnet.Assume that the group processor is instructed to receive car data signals from those associated with each car To remove cabin data storage units. The group processor working in dependence on this command supplies an address code signal to the linking or latching elements 58, 62 in the manner described above, 60 and 64, causing the group processor to interrupt its sequence of operations. According to this supposed Command sets the latch member 60 a binary 0 signal via the GA11 line and a binary 1 signal via the Line GA11, which in contrast to the binary 1- and 0 signals, i.e. which are supplied via these lines; this results in the data transmission between the group processor and the car data storage unit in the manner described a single cabin.

Das binäre O-Signal auf der Leitung GA11 bewirkt, daß die Datenwähler 192 und 194 (Fig. 9B) die Komplemente des an ihren Eingangsstiften 2, 5, 11 und 14 liegenden Signals an die Treiber 196A, 196B, 198A und 198B sowie an die zusätzlichen Treiber anlegen, die den nicht dargestellten Kabinen c - g zugeordnet sind. Als Ergebnis liefert der Treiber I96A ein einer binären "1" entsprechendes Signal über die Leitung XCRDY(a) zum Empfänger 210(a) (Fig. 10), um diesen Empfänger zu veranlassen, auf beschriebene Weise ein Unterbrechungs- bzw. Aussetzsignal zum PZabinenprozessor CPU(a) gemäß Fig. 11 zu liefern. Auf ähnliche Weise werden binäre 1-Signale gleichzeitig und getrennt über Leitungen XCRDY(b) - XCRDY(h) an dieser Schaltung gemäß Fig. 10 ähnelnden Schaltungen jeder einzelnen Kabine angelegt, so daß diese Schaltungen ein Aussetzungssignal zu dem jeweils zugeordneten Kabinenprozessor liefern.The binary 0 signal on line GA11 causes the Data selectors 192 and 194 (Fig. 9B) are the complements of the an signal applied to their input pins 2, 5, 11 and 14 apply the drivers 196A, 196B, 198A and 198B as well as to the additional drivers, which the cabs, not shown c - g are assigned. The driver delivers I96A as the result a signal corresponding to a binary "1" via line XCRDY (a) to receiver 210 (a) (FIG. 10) to that receiver cause an interruption in the manner described or interruption signal to the personal room processor CPU (a) according to FIG. 11 to deliver. Similarly, binary 1 signals are transmitted simultaneously and separately via lines XCRDY (b) - XCRDY (h) applied to this circuit of FIG. 10 similar circuits of each individual car, so that these circuits a suspension signal deliver to the respectively assigned car processor.

Anschließend an die Lieferung des Aussetzungssignals zu den einzelnen Kabinenprozessoren sollen die Adressensignale überSubsequent to the delivery of the suspension signal to the individual cabin processors should receive the address signals

809830/0887809830/0887

28Ö2b2b"28Ö2b2b "

Zweirichtungs.JignaiüTjertragiiiigsleifcungen DT0(a), DT0(h), üT^Ch) und DT1, ÜtT - DT7, DT? zu der jeder Kabine zugeordneten Einrichtung in der ¥eise übertragen v/erden, in welcher die 'Adressensignale über die Leitungen DT0(a), DT(Z>(a) und DTI, OTT - DT7, D"T7 zu der der Kabine a zugeordneten Schaltung geliefert worden sind. Bevor jedoch diese Adresnensignale übertragen werden können, müssen die jedem Kabinenproaessor zugeordneten Treiber, welche den Treibern 228(a),-230(a), 232(a) und 234(a) der Kabine ä gemäß Fig. 10 ähneln, daran gehindert werden, diese Adressensignale zu behindern. Infolgedessen werden die Signale auf den Leitungen GAS, GA9 und GA10 so gewählt, daß der Decodierer 190 (Fig. 9B) ein binäres 1-Signal.an das NAND-Glied 202B(a) anlegt. In Abhängigkeit von diesem Signal und von dem an der Leitung GATT liegenden binären 1-Signal bewirkt das NAND-Glied 202B(a) die Anlegung eines binären 0-Signals vom ,Stift 7 des Wählers 200 an den Treiber 204B(a). Infolgedessen liefert der Treiber 204B( a ) anstelle des vorher erzeugten binären 1-Signals ein binäres O-Signal über die gemeinsame bzw. Sammelleitung GDC. Dieses binäre 0-Signal wird dem Empfänger 216A(a) gemäß Fig. 10 eingespeist, der es zur Speicherung dem Register 222Ca) eingibt, wenn das NAND-Glied 218A(a) auf beschriebene Weise" die Eingabe eines binären 1-Signals bewirkt. Darüber hinaus wird das binäre O-Signal auch in den jeder Kabine zugeordneten, dem Register 222(a) ähnelnden Registern gespeichert. Infolgedessen liefern das Register 222(a) gernäß Fig. 10 der Kabine a sowie die entsprechenden Register ein binäres O-Signal zum UND-Glied 220X"a) und zu ähnlichen, den anderen Kabinen zugeordneten UIID-Gl ie dem, um die der Kabine a zugeordneten Treiber 228(a), 230(a), 232(a) und 234(ä) sowie ähnliche Trd. ber an einer Behinderung bzv/. Sperrung der Signale auf den Leitungen DT1, ÜTT - DT7 "und ϋτΎ zu hindern.. Darüber hinaus bewirkt das binäre O-Signal auf der Leitung GDG die Übertragung eines binären 0-Signals zum UND-Glied 220B(a) und zu ähnlichen, nicht dargestellten UND-Gliedern,Bi-directional JignaiüTjertragiiiigsleifcungen DT0 (a), DT0 (h), üT ^ Ch) and DT1, ÜtT - DT7, DT? to that of each cabin assigned device in the same way that the address signals are transmitted via the lines DT0 (a), DT (Z> (a) and DTI, OTT - DT7, D "T7 to that assigned to car a Circuit have been delivered. But before these address signals must be transmitted to each cabin processor associated drivers, which are similar to drivers 228 (a), - 230 (a), 232 (a) and 234 (a) of the car ä according to FIG. 10, can be prevented from interfering with these address signals. As a result, the signals on lines GAS, GA9 and GA10 are chosen so that the decoder 190 (Fig. 9B) turns on binary 1 signal is applied to NAND gate 202B (a). Depending on this signal and on the one on the GATT line When the binary 1 signal is present, the NAND gate 202B (a) causes a binary 0 signal to be applied from pin 7 of the selector 200 to driver 204B (a). As a result, the driver 204B (a) supplies instead of the previously generated binary 1 signal a binary O signal via the common or collecting line GDC. This binary 0 signal is provided to receiver 216A (a) in accordance with Fig. 10, which enters it into register 222Ca) for storage when NAND gate 218A (a) is written to Way "causes the input of a binary 1-signal In addition, the binary O signal is also used in each cabin associated registers similar to register 222 (a). As a result, registers 222 (a) will deliver Fig. 10 of the car a and the corresponding registers a binary 0 signal to the AND gate 220X "a) and to similar, the UIID members assigned to other cabins to those of the cab a assigned drivers 228 (a), 230 (a), 232 (a) and 234 (ä) as well as similar Trd. about a disability or /. Blocking the To prevent signals on lines DT1, ÜTT - DT7 "and ϋτΎ .. In addition, the binary 0 signal on the GDG line causes a binary 0 signal to be transmitted to the AND element 220B (a) and to similar, not shown AND gates,

8098 3 0/08878098 3 0/0887

um den Treiber 228(a) und die entsprechenden, den restlichen Kabinen zugeordneten Treiber daran zu hindern, die TTbertragung der Adressensignale zu den den einzelnen Kabinen zugeordneten Schaltungen zu behindern. to prevent driver 228 (a) and the corresponding drivers associated with the remainder of the cars from interfering with the transmission of the address signals to the circuitry associated with each car.

Wie vorher in Verbindung mit der "Auslese"-Operation beschrieben worden ist, werden die Adressensignale über die Datenwähler 100 und 102 (Fig. 7) an die Datenwähler 116 und 118 sowie über Leitungen GCD1 - GCD7 an die Treiber 126, 128, 130 und 132 übermittelt. Zu diesem Zeitpunkt wird das niedrigste Bit (LSB) der ersten acht Bits des Adressensignals durch die Wähler 116 und 118 über Leitungen GCD0(a) - GCD0(h) zu den Treibern 122, 123, 124 und 125 übermittelt. Die Treiber 122 125 liefern das niedrigste Bit der ersten acht Bits des Adressensignals über die Leitungen DT0ta) und DTß(a) einzeln zum Empfänger 236(a) gemäß Fig. 10 und über Leitungen DT0(b), DT0(b) bis DT0(h) und D"TJ2T(h) einzeln zu ähnlichen, den betreffenden Kabinen zugeordneten Empfängern. Die Treiber 126, 128, 130 und 132 liefern die sieben höherwertigen Bits der Adresse über Leitungen DT1, DT1 bis DT7 und 5τ7 zu den Empfängern 236(a), 238(a), 240(a) und 242(a) sowie zu ähnlichen, den einzelnen Kabinen zugeordneten Empfängern. Im Hinblick auf die vorhergehende Beschreibung, nach welcher die Adressensignale an die Kabinendatenspeichereinheit CRAM(a) angelegt werden, ist darauf hinzuweisen, daß die ähnlichen, den einzelnen Kabinen zugeordneten Schaltungen auf dieselbe Weise die ersten acht Bits des Adressensignals zur Kabinendatenspeichereinheit CRAM(b) bis CRAM(h) (nicht dargestellt) liefern.As previously described in connection with the "read out" operation has been, the address signals through the data selectors 100 and 102 (Fig. 7) to the data selectors 116 and 118 and via lines GCD1-GCD7 to drivers 126, 128, 130 and 132. At this point it will be the lowest Bit (LSB) of the first eight bits of the address signal by the selectors 116 and 118 via lines GCD0 (a) - GCD0 (h) to the Submitted to drivers 122, 123, 124 and 125. The drivers 122 125 supply the lowest bit of the first eight bits of the address signal via the lines DT0ta) and DTß (a) individually to the receiver 236 (a) according to FIG. 10 and via lines DT0 (b), DT0 (b) to DT0 (h) and D "TJ2T (h) individually to similar ones to the respective ones Receivers assigned to cabins. The drivers 126, 128, 130 and 132 supply the seven most significant bits of the Address via lines DT1, DT1 to DT7 and 5τ7 to the Receivers 236 (a), 238 (a), 240 (a) and 242 (a) as well as to similar receivers assigned to the individual booths. in the With regard to the preceding description, according to which the address signals to the car data storage unit CRAM (a) it should be noted that the similar circuits assigned to the individual cabins are based on the same Send the first eight bits of the address signal to the car data storage unit CRAM (b) to CRAM (h) (not shown) deliver.

Im folgenden sei angenommen, daß die Daten, die an den durch das zugeführte Adressensignal bezeichneten Stellen jeder Kabinendatenspeichereinheit gespeichert sind, durch den Gruppenprozessor abgenommen werden sollen. Wie erwähnt, ist dieser Vorgang als "Auslese"-Operation bekannt; wie vorher beschrieben, v/erden bei einer solchen Operation die TreiberIn the following it is assumed that the data which are in the positions indicated by the supplied address signal each Cabin data storage unit are stored to be removed by the group processor. As mentioned, is this process is known as the "read out" operation; as previously described, the drivers v / ground during such an operation

809830/0887809830/0887

2802b262802b26

122 - 130 (Fig. 7) daran gehindert, die Signale zu behindern bzw. zu sperren, die über die Leitungen DT0(a), ÜT^(a) - DT0(h) und DTß(h) sowie-"-DTl - OTT und DT? - T)T? geliefert werden.122-130 (Fig. 7) prevented from obstructing the signals or to block the lines DT0 (a), ÜT ^ (a) - DT0 (h) and DTß (h) as well as - "- DTl - OTT and DT? - T) T? are delivered.

Während dieses "Auslese"-Vorgangs wird ein einziges Daten-, bit durch den Gruppenprozessor aus der Kabinendatenspeichereinheit jedes einzelnen Kabinenprozessors abgenommen, was im Gegensatz zum vorher beschriebenen "Auslese"-Vorgang steht, ' bei dem bis zu acht Datenbits vom Gruppenprozessor aus der dem Kabinenprozessor CPU(a) zugeordneten Kabinendatenspeichereinheit CRAM(a) abgenommen wurden. Das von der ochaltung jeder. Kabine abgenommene einzelne Datenbit soll dann über Leitungen DT0(a), ΊΫΟφ(&) bis DT0(h) und D"T7T(h) zu den Empfängern TbO- 163 gemäß Fig. 8 übertragen werden. Obgleich sich die folgende Beschreibung auf die der Kabine a zugeordnete Schaltung bezieht, die das einzelne Datenbit über die Leitungen DT0(a) und DÜj£(a) liefert, gilt sie auch für die den restlichen, nicht dargestellten Kabinen zugeordneten Schaltungen, die ein einzelnes Datenbit über Leitungen DT0(b), DTß(b) bis DT0(h) und 5f^(h) liefern.During this "read out" process, a single bit of data is taken from the car data storage unit of each individual car processor by the group processor, which is in contrast to the "read out" process described above, in which up to eight data bits are taken from the group processor from the Car processor CPU (a) assigned car data storage unit CRAM (a) have been removed. That of the circuit everyone. Individual data bits removed from the cabin are then to be transmitted via lines DT0 (a), ΊΫΟφ (&) to DT0 (h) and D "T7T (h) to the receivers TbO-163 according to FIG. 8. Although the following description is based on that of FIG Car a relates to the circuit assigned to car, which supplies the individual data bit via the lines DT0 (a) and DÜj £ (a), it also applies to the circuits assigned to the remaining, not shown cars, which send a single data bit via lines DT0 (b), Returns DTß (b) to DT0 (h) and 5f ^ (h).

Wie erwähnt, liefert der Wähler 200 (Fig. 9B) während einer "Auslese"-Operation das binäre 1-Signal auf der Leitung GA14 zum Treiber 2O4B, welcher dieses Signal über die gemeinsame bzw. Sammelleitung GDC zum Empfänger 216(a) gemäß Fig. 10 übermittelt. In Abhängigkeit von den binären 1-Signalen vom Empfänger 216(a) und vom Flip-Flop 2i4B(a) legt das UND-Glied 220B ein binäres 1-Signal an den Stift 10 des Treibers 228(a) an, welcher das von der Kabinendatenspeichereinheit CRAM(a) empfangene Signal über Leitungen DT0(a) und ÜT^(a) zum Empfänger 160 (Fig. 8) überträgt. Die den anderen Kabinen zugeordneten Schaltungen übertragen auf ähnliche Weise die Datensignale über die Leitungen DT0(b), DT^(b) bis DT0th) und DT(ü)(ii) zu den Empfängern 16O - 163. Diese Datensignale werden über Leitungen CGB0(a) - CGBP(h) zu den Wählern I56 und 158 geliefert. Zu diesem Zeitpunkt liefert der Wähler 200 dasAs mentioned, the selector 200 (FIG. 9B) delivers during one "Read out" operation the binary 1 signal on line GA14 to driver 2O4B, which sends this signal to receiver 216 (a) according to FIG. 10 via the common or bus GDC transmitted. Depending on the binary 1 signals from Receiver 216 (a) and from flip-flop 2i4B (a) sets the AND gate 220B sends a binary 1 signal to pin 10 of driver 228 (a), which receives the data from the car data storage unit CRAM (a) received signal via lines DT0 (a) and ÜT ^ (a) to Receiver 160 (Fig. 8) transmits. The circuits associated with the other booths transmit the Data signals over lines DT0 (b), DT ^ (b) to DT0th) and DT (ü) (ii) to receivers 160-163. These data signals are via lines CGB0 (a) - CGBP (h) to selectors I56 and 158 delivered. At this point, voter 200 provides that

809830/088?809830/088?

binäre 1-Signal vom NAND-Glied- 202B gemäß Fig. 9B über die Leitung G8B zu den Wählern 15b und 158, die dann die an sie angelegten Signale über Leitungen CGBjS(a) - CGB(Z)(Ii) an die mit den Zweirichtungs- Sammeltreibern 54 und 5-5 gemäß Fig. 4 verbundenen Leitungen GD0 - GD7 zur Übertragung zum Gruppenprozessor GPU anlegen.binary 1 signal from the NAND gate 202B of FIG. 9B via the Line G8B to voters 15b and 158, which is then sent to them applied signals via lines CGBjS (a) - CGB (Z) (Ii) to the with the bidirectional group drivers 54 and 5-5 according to Fig. 4 connected lines GD0-GD7 for transmission to Create group processor GPU.

der Adressencode so gewählt ist, daß die Gruppenprozessoreinheit ein einzelnes Datenbit zu jeder Kabine überträgt, werden die ersten acht Bits der Adresse auf beschriebene Weise zunächst den jeder Kabine zugeordneten Kabinendatenspeichereinheiten eingegeben. Während der Zeitspanne T3 des Gruppenprozessors werden die Daten über die Leitungen GD"^ - GO? durch die Wähler 100 und 102 gemäß Fig. 7 zu den Wählern 116 und 118 geliefert. An diesem Punkt wird das binäre 1-Signal vom UND-Glied 202B((Fig. 93) invertiert und über die Leitung G8B an die Datenwähler 116 und ItS gemäß Fig. 7 angelegt, um diese oignale entsprechend dem Signal am Stift 4 des Datenwählers 100 über Leitungen GCT)0(a) GCD0(h) zu den Treibern 122 - 125 liefern zu lassen. Die restliche Operation der Schal tiere is anordnung ist ähnlich der für einen "Einschreib"-Vorgang beschriebenen Operation, bei welcher die Daten zu der der Kabine a zugeordneten Kabinendatenspeichereinheit CRAM(a) überführt werden.the address code is chosen so that the group processor unit transmits a single data bit to each car, the first eight bits of the address are first assigned to the car data storage units assigned to each car in the manner described entered. During the time period T3 of the group processor, the data are transmitted over the lines GD "^ - GO? By the selectors 100 and 102 of FIG. 7 to the Electors 116 and 118 supplied. At that point, that becomes binary 1 signal from AND gate 202B ((Fig. 93) inverted and via the line G8B to the data selector 116 and ItS according to FIG Fig. 7 applied to these oignale corresponding to the signal at pin 4 of the data selector 100 via lines GCT) 0 (a) GCD0 (h) to the drivers 122-125. the Remaining operation of the shellfish is arrangement is similar the operation described for a "write in" operation, in which the data is sent to the car data storage unit assigned to car a CRAM (a) are transferred.

Selbstverständlich sind dem Fachmann verschiedene Abwandlungen und Änderungen der vorstehend dargestellten und beschriebenen Ausführungsform möglich, ohne daß vom Rahmen der Erfindung abgewichen wird.Various modifications and changes to those shown and described above are of course possible for those skilled in the art Embodiment possible without departing from the scope of the invention is deviated.

Zusammenfassend wird mit der Erfindung also eine Fahrstuhlsteuervorrichtung geschaffen, bei welcher ein Kabinenprozessor, sein zugeordneter Kabinenprozessorspeicher und jeder einzelnen Kabine getrennt zugeordnete Kabinen-Logikschaltungen vorgesehen sind, um einen ersten Satz von KabinensteuersignalenIn summary, the invention thus provides an elevator control device is created in which a cabin processor, its associated cabin processor memory, and each Car logic circuits that are separately assigned to each car are provided to generate a first set of car control signals

909830/0887909830/0887

an-die Steuereinrichtung der zugeordneten Kabine anzulegen, um dadurch die Kabine auf bestimmte !/eise zu betreiben. Weiterhin sind ein Gruppenprozessor, ein ziigeordneter Gruppenspeicher und den Kabinen gemeinsam zugeordnete Gruppen-Logikschaltungen vorgesehen, die Ilallenrufsignale sowie ausgewählte erste Kabinensteuersignale empfangen und in Abhängigkeit davon Gruppensteuersignale an ausgewählte Kabinenprozessorschaltungen anlegen, die in Abhängigkeit davon zweite Kabinensteuersignale an die zugeordnete Kabinensteuereinrichtung anlegen, um diese zu veranlassen, die zugeordnete Kabine als Element einer überwachten Gruppe arbeiten zu lassen. Sooft der Gruppenprozessor ein erstes Kabine ns te UeI⁵S ig nal von der ausgewählten Kabinenprozessorschaltung empfängt oder ein Gruppensteuersignal dieser Schaltung überträgt, bewirkt die Gruppen-Logikschaltung, daß der Gruppenprozessor und der ausgewählte Kabinenprozessor ihre Arbeitsfolge unterbrechen und daß eine Signalübertragung zwischen ihnen stattfindet.to apply to the control device of the assigned car in order to operate the car in a certain way. Furthermore, a group processor, a number of group memories and group logic circuits assigned to the cabins are provided, which receive illegal call signals as well as selected first cab control signals and, as a function thereof, apply group control signals to selected cab processor circuits which, as a function thereof, apply second cab control signals to the assigned cab control device in order to control them cause the assigned car to work as an element of a monitored group. Whenever the group processor receives a first car ns te UeI ⁵ signal from the selected car processor circuit or transmits a group control signal of this circuit, the group logic circuit causes the group processor and the selected car processor to interrupt their work sequence and that a signal transmission takes place between them.

809830/0887809830/0887

Claims

Henkel, Kern, Feiler & Hänzel Patent Attorneys 28Q2526 ■ „,. ".,. Möhlstrasse 37 Otis tleva-cor Company D-8000 Munich 80 Hew York, N.Y. , V.St.A. Tel .: 089 / 982085-87: Telex: 05 29 802 hnkl d Telegrams: ellipsoid 2 0. Jan. Ε'δ Paten tans υ back

1. Control device for an elevator system with a Number of elevator cabins to operate several floors, with the elevator system being one of the different Group control device jointly assigned to cabins with cell call reporting and storage devices for generating hall call signals and the cabins respectively has individually assigned car control devices for controlling the assigned car, each Car control device a car operating device, a car call storage device and a Cabin position designation mong device includes, of which the two last-mentioned car call or car position signals deliver and wherein the control device both with the car control device and with the group control device connected to these car call and car position signals as well as illegal call signals to remove, characterized by a program memory device for storing control command programs in the form of a car command program for each car and a group command program, by one with the program storage device or unit connected cabin processor unit for the sequential implementation of a first Set of operations by following each one step by step

809 830/088?

ORIGINAL INSPECTEDORIGINAL INSPECTED

Cabin command programs for generating first cabin control signals depending on the relevant car call and car position signals and on delivery of the first car control signals to the assigned car operating device in order to cause it to activate the assigned To operate the cabin in a certain manner, and by one with the program storage unit and the cabin processor unit connected group processor unit for sequentially executing a second set of Operations by following the group command program step-by-step to provide group control signals depending on selected first car control signals and hall call signals and for the delivery of the Group control signals to the cabin processor unit, which in turn depend on the group control signals second car control signals drzeugt and this the individual Car controls inputs to the latter to cause the assigned cars to work as a monitored group depending on the hall call signals allow.

2. Apparatus according to claim 1, characterized in that the cabin processor unit has a separate cabin processor and separate cabin logic circuits for each individual car has that the separate car logic circuits each car processor with the program storage unit, the group processor unit and the cabin control device connect which of the associated Car is or are individually assigned that each car processor in accordance with the car command program the first and second car control signals for its assigned car depending on the car call and car position signals as well as the group control signals generated and the first and second car control signals via the connected car logic circuit (s) to the assigned car operating device

809830/088?

28ü2b2b

sets in order to cause this to be the assigned car as Let the element of the monitored group work,

3. Apparatus according to claim 2, characterized in that the group processor unit, a group processor and this with the program storage unit, the group control device and group logic circuits connecting via the separate car logic circuit to each car processor so that the group processor in sequential execution of the second sequence of operations with the group command program group control signals depending on the hall call signals and selected first car control signals generated by each car processor and that the group control signals to the Group control device and via the group logic circuits can be applied to each car processor in order to operate the assigned car as a monitored group steer.

4. Apparatus according to claim 3, characterized in that the or each group logic circuit one with the group processor connected group interrupt or suspend signal generator comprises the group processor in sequentially performing the second set of operations receives a specific group command to the effect that it is a first or a second car control signal pick up from a specific car processor or transmit a group control signal to the car processor, and that the group processor becomes effective as a function of the specific group command and the aforesaid Signal generator can provide a group interrupt signal that is input to the group processor to this cause the sequential execution of its second set of operations to be interrupted or canceled : set.

8098 ^ 0/088?

ORIGINAL INSPECTED

5. Apparatus according to claim 4, characterized in that the group logic circuit is one with each cabin processor connected car interruption signal generator wherein the group processor, when it receives the particular group command, an address code with a car selection signal to identify a selected one Car contains that the group processor sends the car selection signal inputs the car break signal generator and thereby causing it to generate a car break signal for the selected car, and that said signal generator provides the car interruption signal inputs the selected car processor to cause it to execute sequentially interrupt or suspend its first set of operations.

6. Apparatus according to claim 5, characterized in that each logic circuit is assigned car data storage units for receiving and storing assigned first and second car control signals and group control signals comprises that each group logic circuit has a separate data transmission signal generator associated with each car with the logic circuit of its assigned car and with the car interrupt signal generator is connected that each data transmission signal generator in response to a car interruption signal a data transmission signal for its assigned car provides, which indicates that the associated cabin logic circuit is conditioned so that a first or second car control signal from the associated car data storage unit can be supplied to the group processor or that the group processor a group control signal can be transferred to the assigned car data storage unit.

8098 30/088?

28CJ2526

7. Apparatus according to claim 6, characterized in that each logic circuit of each car has a car data display device each having the assigned car processor with the assigned car data storage unit connects and enables the assigned car processor to generate first and second car control signals for storing the assigned car data storage unit enter and access the stored first and second car control signals from the memory unit, that each car data switching device depending on the assigned data transmission signal the relevant car data storage unit separates from its assigned car processor and the storage unit connects to the group processor to receive first and second car control signals from the associated car data storage unit to deliver to the group processor or to activate the latter in order to send a group control signal to the assigned Transfer cabin data storage unit.

8. Apparatus according to claim 7, characterized in that the group processor unit contains address signals on receipt of a specific group command which have a place in indicate to the data storage unit of the selected car, to which a specific first or second car control signal is stored, which is to be picked out by the group processor, or at which a certain group control signal is to be stored, and that the address signals from the group processor to the car data storage unit via the Car data switching unit depending on the connection and disconnection by generating the assigned data transmission signal are transferable.

9. Apparatus according to claim 8, characterized in that the specific first or second car control signal through the group processor from the car data storage unit

809830/089?

2 8 O 2 b 2 b2 8 O 2 b 2 b

pickable or the specific group control signal can be stored accordingly in this memory unit, namely by transmission via the car data switching unit depending on the connection and disconnection as a result of the generation of the associated data transmission signal.

10. The device according to claim 9, characterized in that the group processor upon receipt of the specific group command, whose address code it contains, a number of Can identify cabs as selected and that the group processor provides a first or second cab control signal from the car data storage unit of each selected car at the same time or the same Group control signal in the car data storage units of all cars is able to store simultaneously.

11. The device according to claim 6, characterized in that the program storage unit, a group program storage unit for storing the group instruction program, and several car program storage units for the respective storage of a car command program for an assigned one Car has that each car program storage unit contains instructions for the assigned car processor, to identify the first and second car control signals for picking by the group processor Set to store the assigned car data storage unit, and that the group program storage unit Includes commands for the group processor to send group control signals to identified or marked Providing the assigned car data storage unit for retrieval by the assigned car processor to store and that the group program storage unit also contains instructions for the group processor to first and second car control signals from the associated car data storage unit to pick out.

809830/088?

2802b2b

12. Apparatus according to claim 5, characterized in that the group logic circuit has a group register, that the group processor contains the cabin selection signal Address code to the group register for storage therein, and that the car register the Car selection signal to the car interruption signal generator until the group processor depending on the sequential execution of the second set of Operations give the group register a different address code feeds.

809830/086?