DE2720653C2 - - Google Patents

Info

Publication number
DE2720653C2
DE2720653C2 DE19772720653 DE2720653A DE2720653C2 DE 2720653 C2 DE2720653 C2 DE 2720653C2 DE 19772720653 DE19772720653 DE 19772720653 DE 2720653 A DE2720653 A DE 2720653A DE 2720653 C2 DE2720653 C2 DE 2720653C2
Authority
DE
Germany
Prior art keywords
resistor
voltage
resistance
epitaxial layer
resistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19772720653
Other languages
English (en)
Other versions
DE2720653A1 (de
Inventor
Francois Xavier Cagnessur-Mer Fr Delaporte
Robert Michael Evry Fr Hornung
Anne-Marie Prades Fr Lamouroux
Gerard Maxime Ponthierry Fr Lebesnerais
Jean-Paul Jules Mennecy Fr Nuez
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2720653A1 publication Critical patent/DE2720653A1/de
Application granted granted Critical
Publication of DE2720653C2 publication Critical patent/DE2720653C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/8605Resistors with PN junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326Application of electric currents or fields, e.g. for electroforming
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802Resistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Korrektur der Spannungsabhängigkeit eines Halbleiter­ widerstandes gemäß dem Oberbegriff des Patentanspruches 1.
Beim Schaltungsentwurf werden mehr und mehr integrierte Schaltungsbauelemente eingesetzt. Diese Halbleiterstrukturen haben sich in den letzten Jahren als Folge der vielfachen Verbesserungen bei den grundlegenden aktiven und/oder passiven Bauelementen weiterentwickelt. Neben den sogenannten aktiven Bauelementen, worunter Transistoren, Dioden usw. verstanden werden, spielen die passiven Bau­ elemente, insbesondere Widerstände, eine wesentliche Rolle für viele Schaltungstypen, besonders für Schaltungs­ anwendungen im Zusammenhang mit Analogschaltungen. Um Wider­ stände mit den aktiven Bauelementen in integrierten Schaltungen zusammen vorzusehen, können im wesentlichen zwei Techniken eingesetzt werden: eine ist die sog. kompatible Hybrid-Technologie, in der die Widerstände in der Form dünner Schichten auf der Oberfläche eines integrierten Halb­ leiterplättchens ausgebildet werden. Die andere Möglich­ keit besteht in der monolithischen Technologie, bei der die Widerstände in dem Halbleitersubstrat selbst in der gleichen Weise wie die aktiven Bauelemente ausgebildet sind. Im letzteren Fall können die Widerstände z. B. durch einen thermischen Diffusionsvorgang oder mittels Ionenimplan­ tation hergestellt werden.
Dünnfilmwiderstände bestehen im allgemeinen aus einem geeigneten Metall, z. B. einer Nickel-Eisen-Chromverbindung oder Tantal. Diese Widerstandsypen bieten eine Anzahl von Vorzügen, unter anderem einen Flächenwiderstandswert im Bereich von 200 bis 10 000 Ω/ sowie einen relativ niedrigen Temperaturkoeffizienten für den Widerstands­ wert (TCR) in der Größenordnung von 3% zwischen 0° und 75°C. Nachteilig ist dabei jedoch, daß Dünnschicht­ widerstände häufig zusätzliche Verfahrensschritte (Vakuumniederschlag, Kathodenzerstäubung) erfordern, die meist mit den zur Herstellung des Halbleiterplättchens selbst benutzten Verfahrensschritten nicht zu verein­ baren sind. Dadurch wird unmittelbar die Ausbeute an guten Schaltkreisen verschlechtert. Hersteller von monolithischen Schaltkreiskonzepten betrachten deshalb die Dünnschichttechnologie als relativ unattraktiv für Zwecke einer kostengünstigen Massenfertigung. Die mono­ lithische Technik erscheint demgegenüber als die attrak­ tivste Lösung.
Diffundierte Widerstände sind an sich bekannt. Sie bestehen im allgemeinen aus einem gleichzeitig mit der Basis oder dem Emitter eines Bipolartransistors gebildeten Dotierungsgebiet. Konventionell wird beispielsweise ein P-dotiertes Basisgebiet in eine schwach N-dotierte Epitaxieschicht eindiffundiert, die sich über einen schwach P-dotierten einkristallinen Siliciumsubstrat erstreckt. Der Widerstandswert hängt von einer Anzahl Einflußgrößen ab, z. B. dem Dotierungsprofil, der Eindringtiefe der Dotierungsstoffe, dem Längen-/Breitenverhältnis der diffun­ dierten Zonen usw. An den Enden des Diffusionsgebietes werden dann zwei ohmsche Kontakte gebildet, die die Aus­ gangsanschlüsse des Widerstandes darstellen. Das positivste Potential der Schaltung wird im allgemeinen an den Bereich der Epitaxieschicht angelegt, der innerhalb des von der Isolierung eingeschlossenen Bereichs liegt und das Wider­ standsgebiet enthält. Beschränkt ist man bei derartigen Widerständen hinsichtlich des geringen Flächenwiderstandes (400 Ω/), dem relativ großen Schwankungsbereich der Nominalwerte (±20%) sowie hinsichtlich des hohen Temperaturkoeffizienten, aufgrund dessen sich der Widerstand in Abhängigkeit von der Temperatur erheblich ändern kann. Auf der anderen Seite spricht für diese Widerstände ihr einfacher und gut bekannter Herstellungsweg.
Mittels Implantationsverfahren hergestellte Widerstände sind eine besonders interessante Alternative zu diffundierten Widerständen, weil sie demgegenüber erhebliche Vorteile bieten. Besonders Bor-implantierte Widerstände weisen einen großen Schichtwiderstandsbereich (3 bis 10 000 Ω/ und darüber) sowie eine geringe Temperaturempfindlichkeit (Widerstandsveränderung von 0,5% zwischen 0 und 75°C) auf. Weiterhin sind solche Widerstände relativ genau herstellbar (±2%). Eine eingehendere Darstellung dieser Widerstandsart findet sich in einem Artikel von K. Rosendal mit dem Titel "Ion-Implanted Planar Resistors", in der Zeitschrift Radiation Effects, Band 7, Januar 1971, Seiten 95 bis 100.
Eine vergleichbare Darstellung der drei oben erwähnten Widerstandsarten bietet ein Artikel von H. H. Stellrecht mit dem Titel "Precision Ladder Networks Using Ion Implanted Resistors", in der Zeitschrift Wescon Technical Papers, Band 15, 1971, ref. 8080-28/2 sowie ein Artikel von Oosthoek, Den Boer und Hofker mit dem Titel "The Termal Properties of High Value Gallium and Boron Implanted Resistors in Silicon", der im Zusammenhang mit der "European Conference on Ion Implantion" vom 7. bis 9. September 1970 erschienen ist.
Wenig Aufmerksamkeit wurde jedoch bisher dem zunehmend wichtiger werdenden Problem der Spannungsabhängigkeit der­ artiger Widerstände gewidmet. Die Strom-Spannungscharakteristik eines Widerstandes sollte normalerweise linear verlaufen. Dies läßt sich tatsächlich jedoch nur für implantierte Wider­ stände mit einem sehr geringen Flächenwiderstand in der Größenordnung von wenigstens 100 Ω/ erreichen, vgl. dazu beispielsweise einen Artikel von John McDougall u. a. mit dem Titel "High Value Implanted Resistors For Microcircuits", erschienen in der Zeitschrift Proceedings of the IEEE, Vol. 57, Nr. 9, September 1969, Seiten 1538 bis 1542 und dort insbesondere Fig. 5 dieses Artikels. Für implantierte Widerstände mit hohen Widerstandswerten, die hohe Schicht­ widerstände (z. B. 20 KΩ/) erfordern, wird die Strom- Spannungscharakteristik nichtlinear und fällt ab, so daß es zu Signalverzerrungen eines daran angelegten Eingangs­ signals kommt. Das hat seinen Grund darin, daß der tatsäch­ liche Widerstandswert bei einer vorgegebenen Spannung höher als erwartet ist. Die Strom-Spannungscharakteristik ent­ spricht in dem Fall nahezu völlig der eines Sperrschicht- Feldeffekttransistors (JFET). Zu betonen ist, daß der Wert des Widerstandes in erster Linie abhängig ist von der an den Übergang zwischen dem Widerstandsbereich und der Epitaxie­ schicht angelegten Spannung V epi. Zu einem gewissen Grad hängt der Wert noch mit der Spannung V₁-V₂ über dem Widerstand zusammen. Die oben angesprochene Verzerrung rührt aus der Tatsache her, daß die Verarmungsschicht beiderseits des PN-Übergangs sich mit der an den PN-Übergang angelegten Spannung erweitert, wobei der effektive Querschnitt der Widerstandsbahn reduziert und damit letztlich dessen Wider­ standswert erhöht wird. Dieses ist ein unter dem Namen Abschnür- bzw. Pinch-off Effekt, insbesondere bei JFET′s bekanntes Phänomen, das jedoch besonders kritisch bei implan­ tierten Widerständen ist, weil diese gegenüber diffundierten Widerständen im allgemeinen höhere spezifische Wider­ standswerte aufweisen und folglich der Widerstand in dünneren Schichten erreicht wird.
Maßnahmen gegen derartige Verzerrungen finden sich z. B. in dem bereits genannten Artikel von John McDougall. Danach wird der spezifische Widerstandswert der Epitaxieschicht auf Werte größer als 100 Ω · cm erhöht. Dadurch können jedoch die elektrischen Eigenschaften benachbarter aktiver Bau­ elemente nachteilig beeinflußt werden.
Nach einer anderen Möglichkeit könnte man das Ausbilden des Verarmungsgebietes innerhalb des Widerstandsbereichs begrenzen und somit den Nominalwiderstandswert erhöhen. Erreichen läßt sich das durch Erhöhung der Ionendosierung, wie das in dem Artikel von J. W. Hanson mit dem Titel "Ion Implanted N Type Resistors on High Resistivity Substrates", in der Zeitschrift J. Vac. Sci. Techn., Vol. 10, Nr. 6, November/Dezember 1973, Seiten 944 bis 947 und insbesondere in Fig. 6 beschrieben ist.
Eine weitere Möglichkeit ist in der französischen Patent­ schrift FR-PS 21 17 981 angegeben. Obwohl kein besonderer Hinweis auf die Spannungsabhängigkeit der Widerstände gegeben ist, scheint danach eine Korrektur der Spannungsabhängigkeit durch Implantieren neutraler Ionen in das Widerstandsgebiet, vorzugsweise in der Nähe des PN-Überganges, erreichbar. Der damit verbundene hauptsächliche Nachteil ist in dem zusätzlich erforderlichen Prozeßschritt zu sehen.
Der Erfindung liegt die Aufgabe zugrunde, mit einer Schaltungs­ anordnung gemäß dem Oberbegriff des Patentanspruches 1 die Spannungsabhängigkeit von Halbleiterwiderständen so zu korrigieren, daß ein von der angelegten Spanung unabhängiger Widerstandswert erzielt wird.
Die für die Lösung dieser Aufgabe wichtigen Merkmale finden sich in den Patentansprüchen. Zusammengefaßt erfolgt nach der Erfindung eine besondere Einstellung der wechselnden Potentialdifferenz zwischen dem Widerstandsbereich und der umgebenden Epitaxieschicht, um die durch solche Potential­ änderungen verursachten Signalverzerrungen entweder möglichst klein zu halten oder mittels gleich großer entgegengesetzter Wirkungseinflüsse zu kompensieren. An die Epitaxieschicht wird ein im folgenden näher bestimmtes Potential angelegt, das vorzugsweise den gleichen Änderungen wie der Widerstand unter­ liegt, dessen Spannungsabhängigkeit korrigiert werden soll. Mit anderen Worten, wenn der durchschnittliche Wert der Potentialdifferenz zwischen dem Widerstandsgebiet und der Epitaxieschicht über die Länge des Widerstandes konstant bleibt, bleibt auch der Widerstandswert konstant, und der erwähnte Störeinfluß kann vernachlässigt werden.
Die Erfindung wird im folgenden anhand von Ausführungs­ beispielen unter Zuhilfenahme der Zeichnungen näher erläutert. Es zeigt
Fig. 1 einen ausschnittsweisen Querschnitt durch einen typischen, mittels Ionenimplantation gebildeten Widerstand mit seinem äquivalenten elektrischen Schaltbild;
Fig. 2 ein erstes Ausführungsbeispiel der Erfindung, bei dem die Korrekturmaßnahmen unabhängig von dem hinsichtlich seiner Spannungsab­ hängigkeit zu korrigierenden Widerstand sind;
Fig. 3A-D weitere Ausführungsbeispiele der Erfindung, bei denen die Korrekturmaßnahmen von dem zu korrigierenden Widerstand abhängen.
In Fig. 1 ist eine konventionelle, monolithisch integrierte Widerstandsstruktur 10 dargestellt. Auf einem einkristallinen Halbleitersubstrat, das typisch aus einem Siliziumkörper 11 eines ersten Leitfähigkeitstyps, z. B. P-, besteht, ist eine relativ dünne (größenordnungsmäßig einige wenige Mikrometer) Epitaxieschicht 12 aufgebracht, die relativ schwach dotiert ist (durchschnittlicher spezifischer Widerstand 1 Ω · cm) angeordnet. In dieser Epitaxieschicht 12 vom gegenüber dem Substrat entgegengesetzten Leitfähigkeitstyp ist ein isolierter Bereich gebildet, wobei die Isolierung durch die stark dotierten und bis auf das Substrat hinunterreichenden Isolationszonen 13 gebildet ist. Mittels einer Ionen­ implantation eines Dotierungsstoffes vom ersten Leitfähig­ keitstyp wird dann ein langgestreckter Bereich 14 herge­ stellt, der als Widerstandsbereich dienen soll. Dieser Herstellungsschritt wird im allgemeinen im Anschluß an die Ausbildung der P-dotierten Anschlußbereiche 15 durchge­ führt, die zumeist gleichzeitig mit der Diffusion der Basis­ bereiche der Bipolartransistoren vorgesehen wurden. Die relativ zur Dotierung des Widerstandsbereichs stark dotierten Anschlußbereiche 15 gewährleisten, daß der durch den Widerstandsbereich 14 definierte Widerstandswert nur durch den Schichtwiderstand dieses Bereiches bestimmt wird. Gleichzeitig mit den Emitterbereichen der Bipolartransistoren wird im allgemeinen als Anschlußbereich für die Epitaxie­ schicht ein zweiter stark dotierter Bereich 16 vom zweiten Leitfähigkeitstyp vorgesehen. Für den Widerstandsbereich werden ferner die zwei mit 17 und 18 bezeichneten Anschlüsse gebildet. Auch der zweite Dotierungsbereich 16 ist mit einem ohmschen Kontakt 19 ausgestattet. Die mit der Herstellung von implantierten Widerständen verbundenen Probleme sind an sich bekannt, vgl. dazu neben dem bereits erwähnten Stand der Technik z. B. die US-Patentschrift 39 02 926. An die Anschlüsse 17 und 18 des Widerstandes werden die Potentiale V₁ und V₂ angelegt. Der Anschluß 19 zur Epitaxieschicht kann entweder offen bleiben (im allge­ meinen unerwünscht) oder mit einer geeigneten Spannungs­ quelle verbunden werden, während das negativste Potential der Schaltung an das Substrat angelegt wird, um den PN- Übergang 20 zwischen dem Siliziumkörper 11 und den Isolationsge­ bieten 13 auf der einen Seite und der Epitaxieschicht auf der anderen Seite zu sperren. Durch diese Sperrspannung wird die elektrische Isolation des durch die Isolations­ zonen eingerahmten Halbleiterbereiche bewirkt. Gegebenenfalls kann das positive Schaltungspotential an den Anschluß 19 gelegt werden, wodurch die elektrische Isolation des Widerstandsbereichs gegenüber der Epitaxie­ schicht gewährleistet wird. Davon ist Gebrauch zu machen, wenn mehrere Widerstände in demselben Epitaxieschicht­ bereich gebildet werden sollen. Über den Anschluß 19 kann jedenfalls an die Epitaxieschicht ein je nach den vorliegenden Umständen geeignetes Potential angelegt werden.
In Fig. 1 ist (rechts) weiterhin das elektrische Ersatz­ schaltbild eines solchen implantierten Widerstands 10 dar­ gestellt. Die dort angegebenen Bezugszeichen entsprechen denen aus der Querschnittdarstellung.
Der Widerstandswert R eines solchen Widerstands 10 läßt sich ausdrücken durch:
R = R₀ (1 + λ V eff) (1)
Dabei bedeuten:
R₀ den durch Art und Größe des Halbleitermaterials bestimmten eigentlichen Widerstandswert,
g den Koeffizient der Spannungsabhängigkeit und
V eff eine Spannung, die aus der empirischen Beziehung
V eff = V epi - V RP + k V R (2)
abgeleitet werden kann.
In letzter Gleichung bedeuten:
V epi das an die Epitaxieschicht angelegte Potential,
V RP das positivste Potential am Widerstand (in diesem Beispiel ist V RP=V₁ angenommen),
V R den Spannungsabfall über dem Widerstand, d. h. V R=V₁-V₂ (V₁ und V₂ sind dabei im wesentlichen veränderbare Potentiale), und
k einen Koeffizienten, der im wesentlichen von dem Schichtwiderstand des Widerstandbereichs abhängt; es hat sich ergeben, daß der Wert von k zwischen etwa 0,4 und 0,6 variiert. Ein Näherungswert von 0,5 kann meist zugrundegelegt werden. V eff und deshalb der Wert R des Wiederstandes sind im wesent­ lichen abhängig von den veränderlichen Potentialen V₁ und V₂.
Ist V eff konstant, ist R unabhängig von den angelegten Potentialen V₁ und V₂. Ein solches Ergebnis kann dadurch erhalten werden, daß man an die Epitaxieschicht mit dem Widerstand, der hinsichtlich seiner Spannungsabhängigkeit korrigiert werden soll, ein Potential anlegt, das der folgenden Beziehung genügt:
V epi = 1/2 (V₁ + V₂) + V₀ (3)
V₀ ist die zur Sperrung des PN-Übergangs 20′ zwischen dem P-Widerstandsbereich und der N-Epitaxieschicht sowie des bereits erwähnten Übergangs 20 erforderliche Spannung. Ersetzt man V epi entsprechend Gleichung (3), und setzt man in Gleichung (2), V RP=V₁, und k=0,5, ergibt sich:
V eff = 1/2 (V₁ + V₂) + V₀ - V₁ + 0,5 (V₁ - V₂)
und somit
V eff = V₀ (4)
Dadurch ist gezeigt, daß mit diesem bestimmten Wert von V epi die Spannung V eff unabhängig von V R, nämlich der über dem Widerstand anliegenden Spannung, wird. Für den Wider­ standswert R ergibt sich damit schließlich:
R = R₀ (1 + λ V₀) = h R₀ (5)
Dabei bedeutet h eine Konstante, die unabhängig von V₁ und V₂ ist.
Die an die Epitaxieschicht 12 anzulegende Spannung muß dem­ nach der Beziehung gemäß Gleichung (3) folgen. D. h. die Epitaxieschicht muß an eine Spannung angeschlossen werden, die sich in derselben Weise wie die durchschnittliche Spannung an dem zu korrigierenden Widerstand ändert. Da an dem Widerstand die Potentiale V₁ und V₂ anliegen, sind zwei Vorgehensweisen möglich, je nachdem ob die Korrektur der Spannungsabhängigkeit unabhängig von dem Widerstand bzw. konkreter unabhängig von der Spannung über dem Widerstand ist oder nicht.
Die erste Lösung ist in dem ersten Ausführungsbeispiel nach Fig. 2 gezeigt, wo die Schaltungsmittel 21 zur Korrektur der Spannungsabhängigkeit des Widerstands 10 mit diesem zusammenhängen. Die Schaltungsmittel 21 für die genannte Korrektur umfassen im wesentlichen einen Widerstand 22 sowie die Vorspannung V₀. Um die Gleichung (3) zu erfüllen, muß der Spannungsabfall über dem Wider­ stand 22 V R sein. Die Spannungen V₀+V₁ und V₀+V₂, d. h. die Potentialdifferenz V₁-V₂, wird deshalb an den Wider­ stand 22 angelegt. Diese Spannungen V₁ und V₂ können ent­ weder unabhängig von den gleich bezeichneten Spannungen am zu korrigierenden Widerstand bereitgestellt oder aber durch geeignete elektrische Schaltungen davon abgeleitet werden. Für die Korrektur der Spannungsabhängigkeit ist letztlich lediglich erforderlich, daß eine Gleichspannung entsprechender Polarität an das eine Ende des Widerstands 22 angelegt wird. Der Widerstand 22 ist seinerseits mit einer Anzapfung ausgestattet, z. B. mit einer Mitten­ anzapfung, wenn man annimmt, daß der Wert k etwa 0,5 beträgt. Der Widerstand 22 muß schließlich nicht auf demselben Halb­ leiterplättchen untergebracht sein, er kann beispielsweise und vorteilhaft auch als gleichzeitig mit dem Widerstand 10 implantierter Widerstand in einem davon isolierten Bereich angeordnet sein.
Die weitere Lösung ist durch die in den Fig. 3A, 3B und 3D gezeigten Ausführungsbeispielen dargestellt.
In der Anordnung nach Fig. 3A werden die Spannungen am Widerstand 10 über ein Paar von Verstärkern 33, 34, die im einfachsten Fall aus Emitterfolgerstufen bestehen können, an den Widerstand 22′ angelegt. Diese Verstärker weisen eine Spannungsverstärkung von 1 auf und bedeuten praktisch keinen zusätzlichen Stromfluß. Die Schaltungseinrichtung 21′ zur Korrektur der Spannungsabhängigkeit enthält weiterhin eine Gleichspannungsquelle 35 für V₀ die zwischen die Mittenan­ zapfung des Widerstandes 22′ und den Anschluß 19 geschaltet ist.
Hauptsächlich wegen der Verstärker 23 und 24 sind mit diesem Ausführungsbeispiel jedoch infolge der größeren Komplexität und Schaltgeschwindigkeitsreduzierung einige Nachteile ver­ bunden.
Ein vereinfachtes Ausführungsbeispiel ist in Fig. 3B gezeigt. Wie früher besteht auch hier die Aufgabe, die Schwankungen der Potentialdifferenz zwischen dem Widerstands­ bereich und der Epitaxieschicht zu reduzieren, wobei jedoch im Gegensatz zu den in den Fig. 2 und 3A gezeigten Lösungen hier ein Kompromiß eingegangen wird. Wie aus Fig. 3B hervorgeht, ist der Anschluß 19 mit der positiven Spannung von V₁ und V₂ verbunden. Mit anderen Worten, man legt dem­ nach die Spannung V epi=V₁ anstelle der Spannung ent­ sprechung Gleichung (3) an. Mit V RP=V₁ und k=0,5 ergibt sich entsprechend Gleichung (2)
V eff = 0,5 V R (6)
Dabei ist der Widerstand R nun definiert durch die Beziehung:
R nimmt somit mit der über dem Widerstand anliegenden Spannung zu. In diesem Fall ist die Korrektur der Spannungsabhängig­ keit zwar nicht vollständig, sondern lediglich verbessert. Eine solche Lösung ist durchaus akzeptabel, wenn die Poten­ tialdifferenz V R am Widerstand gering ist und der Wert (V₁+V₂)/2 groß ist. Besonders attraktiv ist diese Lösung durch ihre Einfachheit. Sie kann in vorteilhafter Weise mit der im folgenden beschriebenen Lösung nach Fig. 3C kombiniert werden.
Im Ausführungsbeispiel nach Fig. 3C ist der Widerstand 10 mit dem Wert R aufgeteilt in zwei Anteile 36 und 37, die voneinander elektrisch isoliert sind und deren Teilwerte beispielsweise identisch seien. Der Widerstand 36 ist mit seinem Anschluß 19′ an die Spannung V₁ angeschlossen, während am Widerstandsteil 37 und dessen ohmschen Kontakt 19′′ die Spannung (V₁+V₂)/2 liegt. Der neue Wert des Widerstandes 10 errechnet sich nun wie folgt. Für den Teilwiderstand 36 mit dem Wert R′ lassen sich die folgenden Beziehungen aufstellen:
und
In gleicher Weise gilt für den Teilwiderstand 37 mit seinem Wert R′′:
sowie
Dabei gilt jeweils V R=V₁-V₂. Der Widerstandswert R ergibt sich letztlich zu:
Vergleicht man diesen Wert mit dem nach Fig. 3B bzw. ent­ sprechend Gleichung (7), wird ersichtlich, daß man durch Aufteilung des Widerstandes in zwei gleiche Anteile den Wert des Koeffizienten von V R halbieren kann. Allgemein läßt sich sagen, daß bei Aufteilung des Widerstandes R in n gleiche Anteile entsprechend der Beziehung:
der Koeffizient für die Spannungsabhängigkeit nur noch mit dem Faktor 1/n zur Wirkung kommt. Es ist anzumerken, daß diese Technik mit Vorteil angewendet werden kann auf die Ausführungsbeispiele nach den Fig. 2 und 3A.
Die Ausführungsbeispiele nach den Fig. 3B und 3C sind für Schaltungsanwendungen mit unipolaren Signalen von Interesse, bei denen z. B. das Potential V₁ stets größer ist als V₂.
Ist V₁ relativ zu V₂ sowohl positiv als auch negativ, d. h. im Falle bipolarer Signale, muß die Potentialdifferenz V₁-V₂=V R sehr gering gehalten werden, z. B. auf einige wenige Hundert mV oder weniger, so daß der dann in Durch­ laßrichtung gespannte Übergang zwischen dem implantierten Widerstandsbereich und der Epitaxieschicht nicht nennens­ wert Strom leitet.
Ein für den Fall bipolarer Signale noch vorteilhafteres Ausführungsbeispiel ist in Fig. 3D gezeigt. Der Widerstand 10 ist wieder mit einer Mittenanzapfung ausgelegt, deren Potential über den Anschluß 19′′′ an die Epitaxieschicht angelegt werden kann. Dadurch können für den Betrieb mit bipolaren Signalen folgende Vorteile erzielt werden. Zum einen liegt eine symmetrische Anordnung für die positiven und negativen Spannungsperioden vor und zweitens wird eine vollständige Korrektur des Einflusses der Spannungs­ abhängigkeit erzielt, da wieder gilt:
Mit anderen Worten wird eine perfekte Korrektur des Ein­ flusses der Spannungsabhängigkeit in diesem Fall erzielt, weil die durch den Widerstand 38 bedingte Verzerrung kompensiert wird durch eine gleiche, aber entgegengesetzte über den Widerstand 39 bedingte ausgleichende Verzerrung.

Claims (4)

1. Schaltungsanordnung zur Korrektur der Spannungs­ abhängigkeit eines Halbleiterwiderstandes (10), der mit zwei äußeren Anschlüssen (17, 18) als Dotierungsgebiet vom ersten Leistungstyp innerhalb isolierter Bereiche einer einen dritten äußeren Anschluß (19, 19′′′) aufweisenden Epitaxieschicht (12) vom zweiten Leitungs­ typ ausgebildet ist und an dessen äußeren Anschlüssen (17, 18) unterschiedliche Poten­ tiale V₁ bzw. V₂ anliegen,
gekennzeichnet durch Schaltungsmittel (21, 21′) zum Anlegen eines weiteren Potentials V epi = 1/2 (V₁ + V₂) + V₀an die Epitaxieschicht (12), wobei V₀ eine konstante Gleichspannung ist.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltungsmittel (21′) aus Verstärker (33, 34), sowie mindestens einem weiteren Widerstand (22) mit Mitten­ anzapfung bestehen.
3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der dritte äußere Anschluß (19′′′) der Epitaxieschicht (12) mit einer Mittenanzapfung des Halbleiterwider­ standes (10) direkt verbunden ist.
4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiterwiderstand (10) in n gleiche Teilwider­ stände aufgeteilt ist und für jeden Teilwider­ stand eine Schaltungsanordnung zur Korrektur der Spannungsabhängigkeit vorgesehen ist.
DE19772720653 1976-05-13 1977-05-07 Verfahren und schaltungsanordnung zur korrektur der spannungsabhaengigkeit von halbleiterwiderstaenden Granted DE2720653A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7615001A FR2351505A1 (fr) 1976-05-13 1976-05-13 Procede de correction du coefficient en tension de resistances semi-conductrices, implantees ou diffusees

Publications (2)

Publication Number Publication Date
DE2720653A1 DE2720653A1 (de) 1977-12-01
DE2720653C2 true DE2720653C2 (de) 1989-03-16

Family

ID=9173307

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772720653 Granted DE2720653A1 (de) 1976-05-13 1977-05-07 Verfahren und schaltungsanordnung zur korrektur der spannungsabhaengigkeit von halbleiterwiderstaenden

Country Status (5)

Country Link
JP (1) JPS52137988A (de)
DE (1) DE2720653A1 (de)
FR (1) FR2351505A1 (de)
GB (1) GB1517266A (de)
IT (1) IT1115304B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4329639A1 (de) * 1993-09-02 1995-03-09 Telefunken Microelectron Schaltungsanordnung mit gesteuerten Pinch-Widerständen
DE10135169A1 (de) * 2001-07-19 2003-02-06 Bosch Gmbh Robert Widerstandsanordnung und Strommesser

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4229753A (en) * 1977-08-18 1980-10-21 International Business Machines Corporation Voltage compensation of temperature coefficient of resistance in an integrated circuit resistor
SE7900379L (sv) * 1978-01-25 1979-07-26 Western Electric Co Halvledare-integrerad-krets
JPS5516489A (en) * 1978-07-24 1980-02-05 Nippon Telegr & Teleph Corp <Ntt> Semiconductor resistance device
DE3009042A1 (de) * 1979-03-19 1980-10-02 Trw Inc Halbleiterwiderstand
JPS55140260A (en) * 1979-04-16 1980-11-01 Fujitsu Ltd Semiconductor device
NL8203323A (nl) * 1982-08-25 1984-03-16 Philips Nv Geintegreerde weerstand.
EP0109996B1 (de) * 1982-11-26 1987-06-03 International Business Machines Corporation Widerstandsanordnung mit Selbstvorspannung und Anwendung zur Herstellung von Schnittstellenschaltungen
EP0139027B1 (de) * 1983-10-19 1988-03-16 Deutsche ITT Industries GmbH Monolithisch integrierte Schaltung mit mindestens einem integrierten Widerstand
JPS63244765A (ja) * 1987-03-31 1988-10-12 Toshiba Corp 拡散抵抗を有する集積回路
JPH0423355A (ja) * 1990-05-15 1992-01-27 Hitachi Ltd 半導体装置
US8384157B2 (en) 2006-05-10 2013-02-26 International Rectifier Corporation High ohmic integrated resistor with improved linearity
JP2012109535A (ja) 2010-10-20 2012-06-07 Asahi Kasei Electronics Co Ltd 抵抗素子及び反転バッファ回路
JP6269936B2 (ja) * 2013-12-26 2018-01-31 横河電機株式会社 集積回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3270258A (en) * 1963-07-05 1966-08-30 Int Rectifier Corp Field effect transistor
JPS515759A (ja) * 1974-07-03 1976-01-17 Hitachi Ltd Sokoki
JPS515277A (de) * 1974-07-04 1976-01-16 Tatsuo Okazaki
DE2435606C3 (de) * 1974-07-24 1979-03-01 Siemens Ag, 1000 Berlin Und 8000 Muenchen Reihenschaltung aus Feldeffekttransistoren zur Realisierung eines hxxochohmigen linearen Widerstandes

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4329639A1 (de) * 1993-09-02 1995-03-09 Telefunken Microelectron Schaltungsanordnung mit gesteuerten Pinch-Widerständen
DE10135169A1 (de) * 2001-07-19 2003-02-06 Bosch Gmbh Robert Widerstandsanordnung und Strommesser
DE10135169B4 (de) * 2001-07-19 2004-02-19 Robert Bosch Gmbh Widerstandsanordnung und Strommesser

Also Published As

Publication number Publication date
JPS52137988A (en) 1977-11-17
DE2720653A1 (de) 1977-12-01
FR2351505A1 (fr) 1977-12-09
JPS575059B2 (de) 1982-01-28
FR2351505B1 (de) 1979-10-12
IT1115304B (it) 1986-02-03
GB1517266A (en) 1978-07-12

Similar Documents

Publication Publication Date Title
DE2720653C2 (de)
DE3889245T2 (de) Integrierter und kontrollierter Leistungs-MOSFET.
DE2854901C2 (de) Integrierte Konstantspannungsgenerator-Schaltung
DE2439875C2 (de) Halbleiterbauelement mit negativer Widerstandscharakteristik
DE2951835C2 (de)
DE2242026A1 (de) Mis-feldeffekttransistor
DE68920491T2 (de) Integrierte Halbleiterschaltung, bestehend aus einer Differenztransistorschaltung mit einem Paar von FETs.
DE2238348A1 (de) Funktionsverstaerker
DE3228574A1 (de) Referenzspannungsgenerator
DE3214893A1 (de) Halbleiteranordnung
DE69330298T2 (de) Multifunktionale elektronische Vorrichtung, insbesondere Element mit dynamischem, negativem Widerstandsverhalten und Zugehöriges Herstellungsverfahren
DE2704647A1 (de) Widerstand mit gesteuert einstellbarer groesse
DE69117866T2 (de) Heteroübergangsfeldeffekttransistor
EP1412973B1 (de) Halbleiterstruktur mit feldplatte
EP0000863A1 (de) Temperaturkompensierter integrierter Halbleiterwiderstand
DE2833068A1 (de) Integrierte halbleitervorrichtung
DE3230510C2 (de) Variabler MIS-Widerstand
DE69026675T2 (de) MIS-Kapazitätselement
DE102007056741A1 (de) Spannungsmodulierter Transistor
DE2236897B2 (de)
EP0172327A2 (de) Integrierbare Leistungstransistoranordnung
DE1297233B (de) Feldeffekttransistor
DE2942828A1 (de) Ladungstransferelement
DE3104743C2 (de) Halbleiter-Schaltanordnung
DE2900639C3 (de) Stromspiegelverstärker in MOS-Bauweise

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee