DE19732439B4 - Power semiconductor component on heat sink - Google Patents

Power semiconductor component on heat sink Download PDF

Info

Publication number
DE19732439B4
DE19732439B4 DE1997132439 DE19732439A DE19732439B4 DE 19732439 B4 DE19732439 B4 DE 19732439B4 DE 1997132439 DE1997132439 DE 1997132439 DE 19732439 A DE19732439 A DE 19732439A DE 19732439 B4 DE19732439 B4 DE 19732439B4
Authority
DE
Germany
Prior art keywords
semiconductor
heat sink
semiconductor substrate
power
insulator layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1997132439
Other languages
German (de)
Other versions
DE19732439A1 (en
Inventor
Jenö Dr.-Ing. Tihanyi
Helmut Dr.Phil. Strack
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE1997132439 priority Critical patent/DE19732439B4/en
Publication of DE19732439A1 publication Critical patent/DE19732439A1/en
Application granted granted Critical
Publication of DE19732439B4 publication Critical patent/DE19732439B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13033—TRIAC - Triode for Alternating Current - A bidirectional switching device containing two thyristor structures with common gate contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Leistungshalbleiterbauelement, das umfaßt:
einen Leistungstransistor mit einem Halbleitersubstrat (1), einem Gate- und einem Source-Anschluß (14, 12) und einem an einer Rückseite des Halbleitersubstrats (1) angeordneten Drain-Anschluß;
eine Isolatorschicht (4), die eine Isolatormetallisierung (5) aufweist und die elektrisch leitend und mechanisch mit der Rückseite des Halbleitersubstrats (1) verbunden ist;
einen Außenkontakt (13) zur Kontaktierung des Drain-Anschlußes der an die Isolatormetallisierung (5) angeschlossen ist;
einen Kühlkörper (8), der mit der Isolatorschicht (4) verbunden ist, wobei die Isolatorschicht (4) zwischen dem Halbleitersubstrat (1) und dem Kühlkörper (8) angeordnet ist, und wobei die Isolatorschicht (4) mindestens zwei Halbleiterschichten (9, 10) von unterschiedlichem Leitungstyp umfasst, wobei eine erste (9) der mindestens zwei Halbleiterschichten mit dem Halbleitersubstrat (1) verbunden ist und eine zweite der mindestens zwei Halbleiterschichten mit einem Kühlkörper (8) verbunden ist, so daß die Isolatorschicht (4) elektrisch sperrt.Power semiconductor device comprising:
a power transistor having a semiconductor substrate (1), a gate and a source terminal (14, 12), and a drain terminal disposed at a back side of the semiconductor substrate (1);
an insulator layer (4) having an insulator metallization (5) and being electrically conductively and mechanically connected to the back side of the semiconductor substrate (1);
an external contact (13) for contacting the drain terminal connected to the insulator metallization (5);
a heat sink (8) connected to the insulator layer (4), wherein the insulator layer (4) is arranged between the semiconductor substrate (1) and the heat sink (8), and wherein the insulator layer (4) comprises at least two semiconductor layers (9, 10) of different conductivity type, wherein a first (9) of the at least two semiconductor layers is connected to the semiconductor substrate (1) and a second of the at least two semiconductor layers is connected to a heat sink (8) so that the insulator layer (4) is electrically blocked ,

Figure 00000001
Figure 00000001

Description

Die Erfindung betrifft ein Leistungshalbleiterbauelement auf einem Kühlkörper nach dem Oberbegriff von Anspruch 1.The The invention relates to a power semiconductor component on a heat sink the preamble of claim 1.

Leistungshalbleiterbauelemente sind ausgelegt für eine Verlustleistung von mehr als einem Watt und insbesondere für höhere Ströme (im Bereich von einem Ampere bis zu 1000 Ampere) und/oder Spannungen (im Bereich von einigen zehn Volt bis zu einigen 1000 Volt). Typische Leistungshalbleiterbauelemente sind Leistungsdioden, -transistoren, Thyristoren, DIACs, TRIACs und komplette Leistungsschaltkreise. Ein zentrales Problem ist bei den Leistungshalbleiterbauelementen eine ausreichende Wärmeabfuhr, wozu aufwendige Kühlmaßnahmen erforderlich sind. Insbesondere muß im Betrieb der SOA- (safe operation area) Bereich eingehalten werden. Mit dem SOA-Bereich wird die maximal zulässige Verlustleistung unter vorgegebenen Kühlbedingungen definiert. Nur in diesem Bereich ist dann die thermische Stabilität des Bauelements gewährleistet. Nur ausnahmsweise kann dieser Bereich verlassen werden, z. B. im Pulsbetrieb, wo kurzfristig die Grenzwerte für den Dauerbetrieb überschritten werden dürfen.Power semiconductor components are designed for a power loss of more than one watt and especially for higher currents (in the from one amp to 1000 amps) and / or voltages (in the range from a few tens of volts to a few 1000 volts). Typical power semiconductor devices are power diodes, transistors, thyristors, DIACs, TRIACs and complete power circuits. A central problem is at the power semiconductor components sufficient heat dissipation, including elaborate cooling measures required are. In particular, the SOA (safe operation area). With the SOA area becomes the maximum allowable power dissipation under given cooling conditions Are defined. Only in this area is then the thermal stability of the device guaranteed. Just exceptionally, this area can be left, z. B. in pulse mode, where in the short term the limits for exceeded the continuous operation be allowed to.

Die heutigen Leistungs-MOS-FETs sind so aufgebaut, daß das Siliziumsubstrat gleichzeitig die Drain-Elektrode ist und auf den Kühlkörper aufgelötet wird. Da der Kühlkörper gleichzeitig als Bodenplatte für die mechanische Montage dient, liegt der Kühlkörper als Berührungsschutz meist auf Masse (Schutzerde). Daher ist zwischen dem Kühlkörper und dem Substrat eine Isolation notwendig, wenn der Drain-Anschluß nicht automatisch auf Masse liegen soll. Zur Wärmeabfuhr ist deswegen im Stand der Technik bei einem Leistungshalbleiterbauelement der eigentliche Halbleiterchip über Lot mit einer ersten Cu-Schicht verbunden, die ihrerseits auf einer Isolationskeramik angebracht ist. Die Isolationskeramik ist über eine zweite Cu-Schicht und Lot mit der Bodenplatte des Aufbaus verbunden.The Today's power MOS FETs are constructed so that the silicon substrate at the same time is the drain electrode and is soldered onto the heat sink. Because the heat sink at the same time as a base plate for the mechanical assembly is used, the heat sink is as protection against contact mostly on earth (protective earth). Therefore, between the heat sink and Isolation necessary for the substrate if the drain is not should automatically be at ground. For heat dissipation is therefore in the state the technology in a power semiconductor device the actual Semiconductor chip over Lot connected to a first Cu layer, which in turn on an insulating ceramic is appropriate. The insulation ceramic is over a second Cu layer and solder connected to the bottom plate of the body.

Will man die maximal zulässige Verlustleistung von leistungselektronischen Schaltungen der genannten Art noch weiter erhöhen, müßte die Wärmeableitung weiter verbessert werden.Want one the maximum allowable Power loss of power electronic circuits of the mentioned Increase the species even further, would have to heat dissipation be further improved.

Nach dem heutigen Stand der Technik ist dies z. B. möglich über ein Gebläse oder Wasserkühlung oder Kühlung mit anderen Kühlmitteln zur schnelleren Abfuhr der Wärme vom Kühlkörper. Dies ist aber aufwendig und nicht immer ohne weiteres durchführbar.To the current state of the art this is z. B. possible via a blower or water cooling or cooling with other coolants for faster removal of heat from the heat sink. This is but consuming and not always readily feasible.

Die Veröffentlichung DE 25 42 174 B2 beschreibt eine Halbleiterlaservorrichtung mit einer Wärmesenke aus einem Siliziumkristall. In diese Wärmesenke sind beabstandet zueinander streifenförmige dotierte Halbleiterzonen eingebracht, die komplementär zu einer Grunddotierung der Wärmesenke dotiert sind, wobei zwischen jeder dieser Halbleiterzonen und der Wärmesenke pn-Übergänge gebildet sind. Auf der Wärmesenke ist ein GaAs-Kristall angeordnet, der zwei komplementär zueinander dotierte Halbleiterschichten aufweist, von denen eine mittels metallischer Elektroden an die Halbleiterzonen in dem als Wärmesenke dienenden Siliziumkristall angeschlossen ist.The publication DE 25 42 174 B2 describes a semiconductor laser device with a heat sink made of a silicon crystal. In this heat sink are spaced from each other strip-shaped doped semiconductor zones introduced, which are doped complementary to a basic doping of the heat sink, wherein between each of these semiconductor zones and the heat sink pn junctions are formed. On the heat sink, a GaAs crystal is arranged, which has two complementary doped semiconductor layers, one of which is connected by means of metallic electrodes to the semiconductor zones in the serving as a heat sink silicon crystal.

In der älteren Anmeldung DE 196 40 003 A1 wird eine Halbleitervorrichtung mit einer Laserdiode vorgeschlagen, wobei die die Laserdiode bildenden Halbleiterschichten auf einem Halbleitersubstrat angeordnet sind, das drei dotierte Schichten aufweist, von denen jeweils benachbarte Schichten komplementär zueinander dotiert sind. Auf eine den Schichten der Laserdiode abgewandte Seite des Substrats ist eine Metallisierung aufgebracht, mittels der die Anordnung auf einer Wärmesenke befestigt werden kann.In the older application DE 196 40 003 A1 For example, a semiconductor device with a laser diode is proposed, wherein the semiconductor layers forming the laser diode are arranged on a semiconductor substrate which has three doped layers, of which respectively adjacent layers are doped complementary to one another. On a side facing away from the layers of the laser diode side of the substrate, a metallization is applied, by means of which the arrangement can be mounted on a heat sink.

Aufgabe der vorliegenden Erfindung ist es daher, ein Leistungshalbleiterbauelement zu schaffen, bei dem eine bessere Wärmeabfuhr über den Kühlkörper möglich ist.task Therefore, the present invention is a power semiconductor device to create, in which a better heat dissipation through the heat sink is possible.

Diese Aufgabe wird durch ein Leistungshalbleiterbauelement mit den Merkmalen nach Anspruch 1 gelöst. Die Unteransprüche beziehen sich auf vorteilhafte Ausführungsformen des erfindungsgemäßen Leistungshalbleiterbauelements.These Task is a power semiconductor device with the features solved according to claim 1. The dependent claims refer to advantageous embodiments of the power semiconductor device according to the invention.

Das erfindungsgemäße Halbleiterbauelement umfasst:
einen Leistungstransistor mit einem Halbleitersubstrat, einem Gate- und einem Source-Anschluß und einem an einer Rückseite des Halbleitersubstrats angeordneten Drain-Anschluß;
eine Isolatorschicht, die eine Isolatormetallisierung aufweist und die elektrisch leitend und mechanisch mit der Rückseite des Halbleitersubstrats verbunden ist;
einen Außenkontakt zur Kontaktierung des Drain-Anschlußes, der an die Isolatormetallisierung angeschlossen ist;
einen Kühlkörper, der mit der Isolatorschicht verbunden ist, wobei die Isolatorschicht zwischen dem Halbleitersubstrat und dem Kühlkörper angeordnet ist, und wobei die Isolatorschicht mindestens zwei Halbleiterschichten von unterschiedlichem Leitungstyp umfasst, wobei eine erste der mindestens zwei Halbleiterschichten mit dem Halbleitersubstrat verbunden ist und eine zweite der mindestens zwei Halbleiterschichten mit einem Kühlkörper verbunden ist, so daß die Isolatorschicht elektrisch sperrt.The semiconductor device according to the invention comprises:
a power transistor having a semiconductor substrate, a gate and a source terminal, and a drain terminal disposed at a back side of the semiconductor substrate;
an insulator layer having an insulator metallization and being electrically conductively and mechanically connected to the back surface of the semiconductor substrate;
an external contact for contacting the drain terminal connected to the insulator metallization;
a heat sink connected to the insulator layer, wherein the insulator layer is disposed between the semiconductor substrate and the heat sink, and wherein the insulator layer comprises at least two semiconductor layers of different conductivity type, wherein a first of the at least two semiconductor layers is connected to the semiconductor substrate and a second one of the first at least two semiconductors layers is connected to a heat sink, so that the insulator layer blocks electrically.

Die zwei Halbleiterschichten ergeben eine zwischen dem Halbleitersubstrat und dem Kühlkörper in Sperrrichtung gepolte Diode.The Two semiconductor layers provide one between the semiconductor substrate and the heat sink in Reverse direction polarized diode.

Darüber hinaus kann die Isolatorschicht mindestens drei Halbleiterschichten von paarweise unterschiedlichem Leitungstyp umfassen, die so angeordnet sind, daß sich zwei gegenpolig in Reihe geschaltete Dioden zwischen dem Halbleitersubstrat und dem Kühlkörper ergeben.Furthermore For example, the insulator layer may include at least three semiconductor layers In pairs include different conductivity type, which arranged so are that yourself two oppositely connected in series diodes between the semiconductor substrate and give the heat sink.

Bei dem erfindungsgemäßen Leistungshalbleiterbauelement kann wenigstens eine der Halbleiterschichten aus Silizium, aus SiC, aus GaAs oder aus Diamant oder weiteren Halbleitermaterialien bestehen.at the power semiconductor component according to the invention At least one of the semiconductor layers of silicon, of SiC, GaAs or diamond or other semiconductor materials.

In einer bevorzugten Ausführungsform ist das Leistungshalbleiterbauelement dadurch gekennzeichnet, daß das Halbleitersubstrat einen MOS-FET umfaßt und die Diode oder die Dioden eine höhere Durchbruchspannung aufweisen als der MOS-FET.In a preferred embodiment the power semiconductor component is characterized in that the semiconductor substrate includes a MOSFET and the diode or diodes have a higher breakdown voltage as the MOS-FET.

Das Leistungshalbleiterbauelement kann mehrere Halbleitersubstrate auf einem Kühlkörper aufweisen.The Power semiconductor device may include a plurality of semiconductor substrates have a heat sink.

Der Vorteil der erfindungsgemäßen Lösung der Aufgabe liegt darin, daß der Halbleiter eine sehr hohe Wärmeleitfähigkeit aufweist, die bei 300 K z. B. für Si in der Größenordnung von 150 W/m·K, für GaAs in der Größenordnung von 50 W/m·K, für β-SiC in der Größenordnung von 400 W/m·K und für C (Diamant) in der Größenordnung von 2000 W/m·K liegt. Demgegenüber haben die gewöhnlich verwendeten Isolatoren wie Al2O3 (Saphir) eine Wärmeleitfähigkeit in der Größenordnung von etwa 10 W/m·K bei 300 K. Der mit der Verwendung von Halbleitern verbundenen unerwünschten höheren elektrischen Leitfähigkeit wird dadurch entgegengewirkt, daß mehrere Halbleiterschichten mit unterschiedlichen Leitungstypen übereinander geschichtet werden, so daß sich z. B. zwei gegenpolig in Reihe geschaltete Dioden zwischen dem Halbleitersubstrat und dem Kühlkörper ergeben, von denen eine immer sperrt und einen elektrischen Strom zwi schen Halbleitersubstrat und Kühlkörper verhindert. Schließlich wird mit dem erfindungsgemäßen Leistungshalbleiterbauelement eine kostengünstige Lösung des Kühlproblems bei hohen Leistungen ermöglicht.The advantage of the inventive solution of the problem is that the semiconductor has a very high thermal conductivity, which at 300 K z. For Si in the order of 150 W / m · K, for GaAs in the order of 50 W / m · K, for β-SiC in the order of 400 W / m · K and for C (diamond) in the Order of 2000 W / m · K is. In contrast, the commonly used insulators such as Al 2 O 3 (sapphire) have a thermal conductivity of the order of about 10 W / m · K at 300 K. The undesirable higher electrical conductivity associated with the use of semiconductors is counteracted by having multiple semiconductor layers different types of lines are stacked on top of each other, so that z. B. two opposite polarity series connected diodes between the semiconductor substrate and the heat sink, one of which always blocks and prevents electrical current between rule semiconductor substrate and heat sink. Finally, with the power semiconductor component according to the invention, a cost-effective solution of the cooling problem at high powers is made possible.

Die Erfindung wird zum besseren Verständnis im folgenden unter Angabe von weiteren Ausgestaltungen und Vorteilen anhand von zeichnerisch dargestellten Ausführungsbeispielen näher erläutert.The Invention will be better understood in the following by stating of further embodiments and advantages based on the drawings embodiments explained in more detail.

1 zeigt eine erste Ausführungsform der Erfindung mit einem Feldeffekt-Transistor als Halbleiterbauelement; 1 shows a first embodiment of the invention with a field effect transistor as a semiconductor device;

2 zeigt eine zweite Ausführungsform der Erfindung mit einem Feldeffekt-Transistor als Halbleiterbauelement. 2 shows a second embodiment of the invention with a field effect transistor as a semiconductor device.

Als Halbleiteranordnung ist in 1 ein auf einem Kühlkörper 8 montierter MOS-FET gezeigt. Der MOS-FET hat ein Halbleitersubstrat 1, auf dem bzw. in dem sich mehrere aktive Zonen mit Außenanschlüssen befinden. Ferner sind in 1 schematisch die aktiven Zonen des MOS-FET dargestellt. Da es sich jedoch bei dem MOS-FET nur um ein Ausführungsbeispiel handelt, wird die Funktion der einzelnen Zonen hier nicht weiter erläutert. Der MOS-FET weist einen Source-Anschluß 12, einen Gate-Anschluß 14 und einen auf die Rückseite des Halbleitersubstrats 1 geführten Drain-Anschluß 13 auf. Die Verbindung zwischen dem Drain-Anschluß 13 und der Rückseite des Halbleitersubstrats 1 wird in der gezeigten Ausführungsform des Bauelements über eine Substratmetallisierung 2 hergestellt, die eine dünne Metallschicht auf der Kühlkörperseite des Halbleitersubstrats 1 ist.As a semiconductor device is in 1 one on a heat sink 8th mounted MOS-FET shown. The MOSFET has a semiconductor substrate 1 , on which or in which there are several active zones with external connections. Furthermore, in 1 schematically shows the active zones of the MOS-FET. However, since the MOSFET is only one embodiment, the function of the individual zones will not be explained further here. The MOS-FET has a source terminal 12 , a gate terminal 14 and one on the back side of the semiconductor substrate 1 guided drain connection 13 on. The connection between the drain connection 13 and the back side of the semiconductor substrate 1 In the illustrated embodiment of the device, it is via a substrate metallization 2 made of a thin metal layer on the heat sink side of the semiconductor substrate 1 is.

Außer zur Herstellung eines elektrischen Kontaktes zwischen dem Außenanschluß 13 und der Rückseite des Substrats 1 dient die Substratmetallisierung 2 auch zur mechanischen und ther mischen Verbindung zwischen dem Halbleitersubstrat 1 und einem Isolator 4, der sich zwischen dem Halbleitersubstrat 1 und einem Kühlkörper 8 befindet und der der elektrischen Isolierung der beiden Elemente dient. Zur mechanischen Verbindung hat auch der Isolator wie das Halbleitersubstrat 1 eine Metallschicht oder elementseitige Isolatormetallisierung 5. Auf diese wird eine erste Lotschicht oder Leitkleberschicht 3 aufgebracht, auf der dann wiederum das Bauelement mit seiner Substratmetallisierung 2 aufgesetzt wird. Die Metallschichten 2 und 5 dienen somit zunächst als Verbindungsfläche für das Verlöten oder Verkleben der zwei aneinanderzufügenden Kristalle des Isolators und des Halbleitersubstrats.Except for making an electrical contact between the external terminal 13 and the back of the substrate 1 serves the substrate metallization 2 also for the mechanical and ther mix connection between the semiconductor substrate 1 and an insulator 4 that is between the semiconductor substrate 1 and a heat sink 8th located and the electrical insulation of the two elements is used. For mechanical connection also has the insulator as the semiconductor substrate 1 a metal layer or element-side insulator metallization 5 , This is a first layer of solder or conductive adhesive layer 3 applied on the then turn the device with its substrate metallization 2 is put on. The metal layers 2 and 5 serve thus first as a connection surface for the soldering or bonding of the two crystals to be joined together of the insulator and the semiconductor substrate.

Der Isolatorkristall wird ebenso wie die Isolatorkeramik Al2O3 oder AlN nach dem Stand der Technik auf die gleiche Art wie mit dem Halbleitersubstrat 1 mit dem Kühlkörper 8 verbunden. Eine kühlkörperseitige Isolatormetallisierung 6 auf dem Isolatorkristall 4 dient wiederum als Verbindungsfläche für die Löt- oder Klebeverbindung zwischen dem Isolator und dem Kühlkörper 8. Zwischen der kühlkörperseitigen Isolatormetallisierung 6 und dem Kühlkörper 8, der vorzugsweise aus Cu besteht, befindet sich eine zweite Lötschicht oder Leitkleberschicht 7, um einen thermischen und mechanischen Kontakt mit dem Kühlkörper 8 herzustellen.The insulator crystal, like the prior art insulator ceramic Al 2 O 3 or AlN, becomes the same as the semiconductor substrate 1 with the heat sink 8th connected. A heat sink-side insulator metallization 6 on the insulator crystal 4 in turn serves as a bonding surface for the solder or adhesive bond between the insulator and the heat sink 8th , Between the heatsink-side insulator metallization 6 and the heat sink 8th , which preferably consists of Cu, there is a second solder layer or conductive adhesive layer 7 to make a thermal and mechanical contact with the heat sink 8th manufacture.

Da eine optimale thermische wie auch mechanische Verbindung durch Metallverbindungen, also insbesondere ein Verlöten zustandekommt, die Metallverbindung aber gleichzeitig ein guter elektrischer Leiter ist, muß die elektrische Isolierung durch den Isolator 4 erfolgen.Since an optimal thermal as well as mechanical connection by metal connections, so in particular a soldering comes about, the metal compound but at the same time is a good electrical conductor, the electrical insulation through the insulator 4 respectively.

Während die Isolatorkeramiken Al2O3 oder AlN als Isolator 4 nach dem Stand der Technik jedoch schlechte Wärmeleiter sind, kann mit Halbleitermaterialien als Isolator 4 eine sehr viel bessere Wärmeableitung vom Leistungshalbleiter zum Kühlkörper erreicht werden. Die elektrische Isolierung erfolgt erfindungsgemäß dadurch, daß zwei unterschiedlich dotierte Halbleitermaterialien aufeinander geschichtet werden und so als Diode wirken.While the insulator ceramics Al 2 O 3 or AlN as insulator 4 However, according to the prior art are poor heat conductors, can with semiconductor materials as insulator 4 a much better heat dissipation from the power semiconductor to the heat sink can be achieved. The electrical insulation is carried out according to the invention in that two differently doped semiconductor materials are stacked on each other and thus act as a diode.

Bei der in 1 gezeigten Ausführungsform wird durch die Anordnung der Halbleiterschichten 9 und 10 von unterschiedlichem Leitungstyp eine Diode gebildet, die in Sperrichtung zwischen Halbleitersubstrat 1 und dem Kühlkörper 8 gepolt sein muß. Wenn also der Drain-Anschluß 13 auf einem höheren Potential als der Kühlkörper liegen soll, d. h. mit dem Pluspol einer Stromversorgung verbunden ist, während der Kühlkörper auf Masse liegt, so ist die Halbleiterschicht 10, die in elektrischem Kontakt mit dem Kühlkörper 8 steht, p-leitend und die Halbleiterschicht 9, die in elektrischem Kontakt mit dem Halbleitersubstrat 1 steht, n-leitend. Entsprechend ist die Halbleiterschicht 10 n-leitend und die Halbleiterschicht 9 p-leitend, wenn der Drain-Anschluß 13 auf einem niedrigeren Potential liegt als der Kühlkörper, d. h. der Drain-Anschluß 13 mit dem Minuspol einer Stromversorgung verbunden ist.At the in 1 embodiment shown is by the arrangement of the semiconductor layers 9 and 10 of different conductivity type, a diode formed in the reverse direction between the semiconductor substrate 1 and the heat sink 8th must be poled. So if the drain connection 13 is to be at a higher potential than the heat sink, that is connected to the positive pole of a power supply, while the heat sink is grounded, so is the semiconductor layer 10 in electrical contact with the heat sink 8th stands, p-type and the semiconductor layer 9 which is in electrical contact with the semiconductor substrate 1 stands, n-conducting. Accordingly, the semiconductor layer 10 n-type and the semiconductor layer 9 p-conducting when the drain connection 13 is at a lower potential than the heat sink, ie the drain connection 13 connected to the negative pole of a power supply.

Zur Herstellung des Dioden-Chips können unterschiedlich dotierte Halbleiterschichten auf einem Träger abgeschieden werden, oder es kann ein Halbleiter beidseitig durch Implantation oder Diffusion unterschiedlich dotiert werden.to Making the diode chip can be different doped semiconductor layers are deposited on a support, or It can be a semiconductor on both sides by implantation or diffusion be doped differently.

In einer zweiten Ausführungsform, die in 2 gezeigt ist, wird die Sicherheit beim Betreiben des Leistungshalbleiterbauelements dadurch erhöht, daß zwei gegenpolige Dioden oder eine „Doppeldiode" als elektrische Abschirmung zwischen Halbleitersubstrat 1 und dem Kühlkörper 8 verwendet werden.In a second embodiment, the in 2 is shown, the safety when operating the power semiconductor device is increased by the fact that two opposite-polarity diodes or a "double diode" as an electrical shield between the semiconductor substrate 1 and the heat sink 8th be used.

Dazu wird zusätzlich zu den beiden Halbleiterschichten 9 und 10 der ersten Ausführungsform eine dritte Halbleiterschicht 11 in der Isolatorschicht 4 vorgesehen, die so angeordnet wird, daß sich eine alternierende Folge von Leitungstypen ergibt, also z. B. npn oder pnp. Im übrigen ist der Aufbau der gezeigten Ausführungsform des erfindungsgemäßen Leistungshalbleiterbauelements identisch mit dem in 1 gezeigten (gleiche Bestandteile sind gleich bezeichnet).This is in addition to the two semiconductor layers 9 and 10 the first embodiment, a third semiconductor layer 11 in the insulator layer 4 provided, which is arranged so that there is an alternating sequence of line types, ie z. Npn or pnp. Incidentally, the structure of the illustrated embodiment of the power semiconductor device according to the invention is identical to that in 1 shown (same components are the same).

Der doppelte Dioden-Chip als Isolator zwischen dem Halbleitersubstrat 1 und dem Kühlkörper 8 hat den Vorteil, daß die Polung des Drain-Anschlusses 13 gegenüber dem Potential des Kühlkörpers 8 frei gewählt werden kann.The double diode chip as insulator between the semiconductor substrate 1 and the heat sink 8th has the advantage that the polarity of the drain connection 13 against the potential of the heat sink 8th can be chosen freely.

Die erfindungsgemäße Lösung der Aufgabe, eine verbesserte Wärmeableitung bei Leistungshalbleitern zu schaffen, besteht im wesentlichen darin, daß der FET-Chip über einem Dioden-Chip angeordnet ist. Dieser Dioden-Chip leitet die Wärme ab, ist billig in der Herstellung und gewährleistet die elektrische Isolation für die Drain-Elektrode. Das Bauelement kann damit z. B. auf die Karosserie eines Fahrzeugs aufgeschraubt werden, oder es kann auf einem Gehäuse eines Elektromotors direkt befestigt werden, das auf 0 V liegt. Vorzugsweise weist der Dioden-Chip dabei eine höhere Durchbruchspannung als z. B. ein MOS-FET oder bei ausgeführter Rückseite ein IC-Chip auf dem Halbleitersubstrat auf. Es können auf dem Kühlkörper mit der Halbleiterisolatorschicht mehrere n+-Gebiete und darüber FETs oder ICs angeordnet werden. Auch mehrere Dioden-FETs oder IC-Chips in einem gemeinsamen Gehäuse sind möglich. In einem weiteren Ausführungsbeispiel sind zwei Dioden zu einer „Doppeldiode" zusammengefügt, welche in beiden Richtungen sperrt. Die Herstellung dieser Diode kann z. B. über tiefe Diffusion erfolgen.The solution according to the invention to provide improved heat dissipation in power semiconductors consists essentially in that the FET chip is arranged over a diode chip. This diode chip dissipates heat, is inexpensive to manufacture, and insures electrical isolation for the drain. The device can thus z. B. can be screwed onto the body of a vehicle, or it can be directly attached to a housing of an electric motor, which is at 0 V. Preferably, the diode chip has a higher breakdown voltage than z. For example, a MOS-FET or when executed back an IC chip on the semiconductor substrate. A plurality of n + regions and above them FETs or ICs can be arranged on the heat sink with the semiconductor insulator layer. Several diode FETs or IC chips in a common housing are also possible. In a further exemplary embodiment, two diodes are combined to form a "double diode" which blocks in both directions, and the production of this diode can take place, for example, via deep diffusion.

Die Erfindung wurde in der Beschreibung nur mit einem Halbleitersubstrat 1 auf einem Kühlkörper 8 beschrieben, es ist aber unmittelbar einleuchtend, daß mehrere Chips parallel auf einem Kühlkörper und/oder einem Dioden-Chip vorgesehen sein können.The invention has been described in the description only with a semiconductor substrate 1 on a heat sink 8th described, but it is immediately obvious that multiple chips can be provided in parallel on a heat sink and / or a diode chip.

Die Erfindung ist nicht auf spezielle Halbleitermaterialien beschränkt, wegen der durchwegs höheren Wärmeleitfähigkeit von Halbleitermaterialien gegenüber Isolatoren eignen sich neben den oben genannten Materialien Si, (β-) SiC, GaAs, C (Diamant) auch weitere Halbleiter.The Invention is not limited to special semiconductor materials because of the consistently higher thermal conductivity of semiconductor materials Insulators are suitable in addition to the above-mentioned materials Si, (β-) SiC, GaAs, C (diamond) also other semiconductors.

Statt des Verlötens oder Verklebens von Halbleitersubstrat und Isolator bzw. Isolator und Kühlkörper ist auch ein einfaches Aneinanderpressen der metallisierten Bestandteile zum Wärmeaustausch möglich, wobei eine Verschraubung o. dgl. vorgesehen sein kann. Ebenso können zum Verbinden der Teile Niedertemperaturverbindungen wie das Sintern von Metallpulvern (Ag) eingesetzt werden.Instead of of soldering or bonding of semiconductor substrate and insulator or insulator and heat sink is also a simple juxtaposition of the metallized components for heat exchange possible, wherein a screw o. The like. May be provided. Likewise, you can Connecting the parts low temperature connections such as sintering of metal powders (Ag) are used.

11
HalbleitersubstratSemiconductor substrate
22
Substratmetallisierungsubstrate metallization
33
erste Lotschicht oder Leitkleberfirst Solder layer or conductive adhesive
44
Isolatorschichtinsulator layer
55
elementseitige Isolatormetallisierungelement side Isolatormetallisierung
66
kühlkörperseitige Isolatormetallisierungcool bodyside Isolatormetallisierung
77
zweite Lotschicht oder Leitklebersecond Solder layer or conductive adhesive
88th
Kühlkörperheatsink
99
erste Halbleiterschichtfirst Semiconductor layer
1010
zweite Halbleiterschichtsecond Semiconductor layer
1111
dritte Halbleiterschichtthird Semiconductor layer
1212
Source-AnschlußSource terminal
1313
Drain-AnschlußDrain
1414
Gate-AnschlußGate

Claims (9)

Leistungshalbleiterbauelement, das umfaßt: einen Leistungstransistor mit einem Halbleitersubstrat (1), einem Gate- und einem Source-Anschluß (14, 12) und einem an einer Rückseite des Halbleitersubstrats (1) angeordneten Drain-Anschluß; eine Isolatorschicht (4), die eine Isolatormetallisierung (5) aufweist und die elektrisch leitend und mechanisch mit der Rückseite des Halbleitersubstrats (1) verbunden ist; einen Außenkontakt (13) zur Kontaktierung des Drain-Anschlußes der an die Isolatormetallisierung (5) angeschlossen ist; einen Kühlkörper (8), der mit der Isolatorschicht (4) verbunden ist, wobei die Isolatorschicht (4) zwischen dem Halbleitersubstrat (1) und dem Kühlkörper (8) angeordnet ist, und wobei die Isolatorschicht (4) mindestens zwei Halbleiterschichten (9, 10) von unterschiedlichem Leitungstyp umfasst, wobei eine erste (9) der mindestens zwei Halbleiterschichten mit dem Halbleitersubstrat (1) verbunden ist und eine zweite der mindestens zwei Halbleiterschichten mit einem Kühlkörper (8) verbunden ist, so daß die Isolatorschicht (4) elektrisch sperrt.A power semiconductor device comprising: a power transistor having a semiconductor substrate ( 1 ), a gate and a source terminal ( 14 . 12 ) and one at a rear side of the semiconductor substrate ( 1 ) arranged drain terminal; an insulator layer ( 4 ), which is an isolator metallization ( 5 ) and the electrically and mechanically with the back of the semiconductor substrate ( 1 ) connected is; an external contact ( 13 ) for contacting the drain terminal to the insulator metallization ( 5 ) connected; a heat sink ( 8th ), which is connected to the insulator layer ( 4 ), wherein the insulator layer ( 4 ) between the semiconductor substrate ( 1 ) and the heat sink ( 8th ), and wherein the insulator layer ( 4 ) at least two semiconductor layers ( 9 . 10 ) of different conductivity type, with a first ( 9 ) of the at least two semiconductor layers with the semiconductor substrate ( 1 ) and a second of the at least two semiconductor layers with a heat sink ( 8th ), so that the insulator layer ( 4 ) electrically locks. Leistungshalbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die zwei Halbleiterschichten (9, 10) eine zwischen dem Halbleitersubstrat (1) und dem Kühlkörper (8) in Sperrichtung gepolte Diode bilden.Power semiconductor component according to Claim 1, characterized in that the two semiconductor layers ( 9 . 10 ) one between the semiconductor substrate ( 1 ) and the heat sink ( 8th ) form reverse polarity diode. Leistungshalbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Isolatorschicht (4) mindestens drei Halbleiterschichten (9, 10, 11) von paarweise unterschiedlichem Leitungstyp umfaßt, die so angeordnet sind, daß sich zwei gegenpolig in Reihe geschaltete Dioden zwischen dem Halbleitersubstrat (1) und dem Kühlkörper (8) ergeben.Power semiconductor component according to Claim 1, characterized in that the insulator layer ( 4 ) at least three semiconductor layers ( 9 . 10 . 11 ) of paired different conductivity type arranged so that two diodes connected in series in series between the semiconductor substrate ( 1 ) and the heat sink ( 8th ). Leistungshalbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß wenigstens eine der Halbleiterschichten (9, 10, 11) aus Si besteht.Power semiconductor component according to one of the preceding claims, characterized in that at least one of the semiconductor layers ( 9 . 10 . 11 ) consists of Si. Leistungshalbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß wenigstens eine der Halbleiterschichten (9, 10, 11) aus SiC besteht.Power semiconductor component according to one of the preceding claims, characterized in that at least one of the semiconductor layers ( 9 . 10 . 11 ) consists of SiC. Leistungshalbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß wenigstens eine der Halbleiterschichten (9, 10, 11) aus GaAs besteht.Power semiconductor component according to one of the preceding claims, characterized in that at least one of the semiconductor layers ( 9 . 10 . 11 ) consists of GaAs. Leistungshalbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet daß wenigstens eine der Halbleiterschichten (9, 10, 11) aus Diamant besteht.Power semiconductor component according to one of the preceding claims, characterized in that at least one of the semiconductor layers ( 9 . 10 . 11 ) consists of diamond. Leistungshalbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das Halbleitersubstrat (1) einen MOS-FET umfaßt und die Diode oder die Dioden, die aus den Halbleiterschichten (9, 10, 11) gebildet sind, eine höhere Durchbruchspannung aufweisen als der MOS-FET.Power semiconductor component according to one of the preceding claims, characterized in that the semiconductor substrate ( 1 ) comprises a MOSFET and the diode or diodes made of the semiconductor layers ( 9 . 10 . 11 ) are formed, have a higher breakdown voltage than the MOS-FET. Leistungshalbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß mehrere Halbleitersubstrate (1) auf einem Kühlkörper (8) angeordnet sind.Power semiconductor component according to one of the preceding claims, characterized in that a plurality of semiconductor substrates ( 1 ) on a heat sink ( 8th ) are arranged.
DE1997132439 1997-07-28 1997-07-28 Power semiconductor component on heat sink Expired - Fee Related DE19732439B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1997132439 DE19732439B4 (en) 1997-07-28 1997-07-28 Power semiconductor component on heat sink

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1997132439 DE19732439B4 (en) 1997-07-28 1997-07-28 Power semiconductor component on heat sink

Publications (2)

Publication Number Publication Date
DE19732439A1 DE19732439A1 (en) 1999-02-18
DE19732439B4 true DE19732439B4 (en) 2006-01-19

Family

ID=7837132

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1997132439 Expired - Fee Related DE19732439B4 (en) 1997-07-28 1997-07-28 Power semiconductor component on heat sink

Country Status (1)

Country Link
DE (1) DE19732439B4 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004022118A1 (en) * 2004-05-05 2005-11-24 Conti Temic Microelectronic Gmbh Arrangement for cooling an electronic unit and production of such an arrangement

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2542174B2 (en) * 1974-09-21 1979-06-13 Nippon Electric Co., Ltd., Tokio Semiconductor laser device
US4571610A (en) * 1979-11-05 1986-02-18 Hitachi, Ltd. Semiconductor device having electrically insulating substrate of SiC
DE4412524A1 (en) * 1993-05-14 1994-11-24 Kobe Steel Ltd Heat-emitting carrier with a highly oriented diamond layer
EP0632499A2 (en) * 1993-05-28 1995-01-04 Sumitomo Electric Industries, Ltd Substrate for semiconductor device
EP0692821A2 (en) * 1994-07-11 1996-01-17 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor layer
EP0697726A2 (en) * 1994-08-03 1996-02-21 Sumitomo Electric Industries, Ltd. Heat sink comprising synthetic diamond film
DE19640003A1 (en) * 1996-09-27 1998-04-02 Siemens Ag Semiconductor device and method for its production

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2542174B2 (en) * 1974-09-21 1979-06-13 Nippon Electric Co., Ltd., Tokio Semiconductor laser device
US4571610A (en) * 1979-11-05 1986-02-18 Hitachi, Ltd. Semiconductor device having electrically insulating substrate of SiC
DE4412524A1 (en) * 1993-05-14 1994-11-24 Kobe Steel Ltd Heat-emitting carrier with a highly oriented diamond layer
EP0632499A2 (en) * 1993-05-28 1995-01-04 Sumitomo Electric Industries, Ltd Substrate for semiconductor device
EP0692821A2 (en) * 1994-07-11 1996-01-17 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor layer
EP0697726A2 (en) * 1994-08-03 1996-02-21 Sumitomo Electric Industries, Ltd. Heat sink comprising synthetic diamond film
DE19640003A1 (en) * 1996-09-27 1998-04-02 Siemens Ag Semiconductor device and method for its production

Also Published As

Publication number Publication date
DE19732439A1 (en) 1999-02-18

Similar Documents

Publication Publication Date Title
EP0833386B1 (en) Vertical semiconductor device controllable by field effect
DE102006038479B4 (en) Power semiconductor module with two multiple power semiconductor devices
DE19539541B4 (en) Lateral trench MISFET and process for its preparation
DE102013112012B4 (en) Semiconductor devices and method of manufacturing a semiconductor device
DE112015002272B4 (en) SIC POWER MODULES WITH HIGH CURRENT AND LOW SWITCHING LOSSES
DE2137211A1 (en) Hybrid performance module
DE19939933A1 (en) Power module unit
DE102014112186A1 (en) Power semiconductor chip package
DE4028524A1 (en) SEMICONDUCTOR DEVICE WITH INSULATED GATE
DE102016115822A1 (en) SEMICONDUCTOR DEVICE WITH A STRUCTURE FOR PROTECTION AGAINST ELECTROSTATIC DISCHARGE
DE10262345B4 (en) Semiconductor device having a silicon carbide layer of a predetermined conductivity type
DE2832154C2 (en)
DE102014114520A1 (en) An electronic module with multiple encapsulant layers and a method of making the same
DE3336979A1 (en) Turn-off thyristor module
DE19528998A1 (en) Bidirectional semiconductor switch
DE69930715T2 (en) Electronic semiconductor power with integrated diode
DE68904343T2 (en) BIPOLAR TRANSISTOR WITH INSULATED CONTROL ELECTRODE.
DE102004041904A1 (en) power transistor
DE19534388B4 (en) IGBT transistor device
DE4104588A1 (en) SEMICONDUCTOR COMPONENT WITH A CONDUCTIVITY MODULATION MISFET
DE102006031539A1 (en) Integrated semiconductor chip with lateral thermal insulation
DE19732439B4 (en) Power semiconductor component on heat sink
DE10014455B4 (en) level shifter
DE2723951A1 (en) IN TWO QUADRANTS OF THE CURRENT-VOLTAGE CHARACTERISTICS SWITCHABLE POWER SEMICONDUCTOR COMPONENT
DE2215850A1 (en) PROTECTIVE DIODE ARRANGEMENT FOR GRID-INSULATED FIELD EFFECT TRANSISTORS

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8139 Disposal/non-payment of the annual fee
8170 Reinstatement of the former position
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee