DE19705003A1 - Two-layer or multilayer circuit arrangement for SMD technique - Google Patents

Two-layer or multilayer circuit arrangement for SMD technique

Info

Publication number
DE19705003A1
DE19705003A1 DE19705003A DE19705003A DE19705003A1 DE 19705003 A1 DE19705003 A1 DE 19705003A1 DE 19705003 A DE19705003 A DE 19705003A DE 19705003 A DE19705003 A DE 19705003A DE 19705003 A1 DE19705003 A1 DE 19705003A1
Authority
DE
Germany
Prior art keywords
layer
pad
multilayer
dielectric
auxiliary carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19705003A
Other languages
German (de)
Inventor
Thomas Dr Hoffmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Andus Electronic Leiterpl GmbH
Original Assignee
Andus Electronic Leiterpl GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE29602912U external-priority patent/DE29602912U1/en
Application filed by Andus Electronic Leiterpl GmbH filed Critical Andus Electronic Leiterpl GmbH
Priority to DE19705003A priority Critical patent/DE19705003A1/en
Publication of DE19705003A1 publication Critical patent/DE19705003A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0726Electroforming, i.e. electroplating on a metallic carrier thereby forming a self-supporting structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

The multi-layer circuit construction has a copper foil 1 and acts as a stabiliser some 35 micron thick. A dielectric permanent resist layer 3 is formed on the copper layer and has openings in which the resistant metal layer has been etched away. A catalyser structure is overlaid 5 and on this is a second dielectric structure 31. The structure is completed by a further catalyser layer 51 and an etched conductive layer 42.

Description

Die Erfindung betrifft eine Bi- oder Multilayeranordnung mit den Merkmalen nach den Patentansprüchen 1 oder 6.The invention relates to a bi- or multilayer arrangement the features according to claims 1 or 6.

Bi- oder Multilayeranordnungen mit inneren Verbindungen werden aufgrund verstärkter Anwendung oberflächenmontierbarer Bau­ elemente und einer höheren Integrationsrate auf Baugruppen­ ebene verstärkt eingesetzt. Es existieren unterschiedliche Verfahren mit verschiedenem fertigungstechnischem Schwierig­ keitsgrad zur Realisierung von Multilayeranordnungen.Bi- or multilayer arrangements with internal connections due to increased use of surface-mountable construction elements and a higher integration rate on assemblies level is increasingly used. There are different ones Processes with different manufacturing difficulties Degree of realization for the realization of multilayer arrangements.

Darüber hinaus ist es bekannt, daß die begrenzten Außenflächen der verwendeten Schaltungspads eine Verlegung der elektrischen Verbindungen in das Innere aufgebauter Multilayer erfordern. Mit verringert er Strukturbreite der Leitbahnen aber auch der Durchmesser der inneren Verbindungen ergeben sich Qualitäts­ probleme, die nur durch hohen fertigungstechnischen Aufwand gelöst werden können.In addition, it is known that the limited external surfaces the circuit pads used a relocation of the electrical Require connections to the interior of multilayers. With, it also reduces the structural width of the interconnects  Diameters of the inner connections result in quality problems that only result from high manufacturing costs can be solved.

Der Stand der Technik bei der Ausbildung vertikaler innerer Kontakte, die Verbindungen zwischen einer oder mehreren Ebenen herstellen, ist beispielsweise dadurch gekennzeichnet, daß selbige durch eine Durchgangsbohrung oder eine Sacklochbohrung erfolgen, welche anschließend metallisiert wird. Mit der Me­ tallisierung kann dann gleichzeitig eine Ankontaktierung der entstehenden Hülse mit der jeweiligen Signal- bzw. Leitebene realisiert werden. Die Ausbildung der sogenannten Sackloch­ bohrung ist besonders dann kritisch, wenn diese auf einem Lötauge der ersten oder der zweiten Innenlage endet. Hier ist eine besondere Präzision im Hinblick auf die Tiefentoleranzen erforderlich, was in der Serienfertigung erhebliche technische Probleme nach sich zieht.The state of the art in the formation of vertical internal Contacts, the connections between one or more levels produce, for example, is characterized in that the same through a through hole or a blind hole take place, which is then metallized. With the me tallization can then simultaneously contact the resulting sleeve with the respective signal or control level will be realized. The formation of the so-called blind hole drilling is particularly critical when it is on a Soldering eye of the first or second inner layer ends. Here is a special precision with regard to the depth tolerances required what is considerable technical in series production Causes problems.

Aus der DE-PS 38 43 528 ist es bekannt, eine Innenlage für Sackloch-Multilayer dadurch herzustellen, daß eine dünne, hochduktile Kupferfolie gegen eine mit erhabenen Flächen im gewünschten Kontaktmuster versehene Fläche gepreßt und die entstehenden Prägedrucke mit einem wärmeaushärtenden Harz ausgefüllt werden. Das sich dann ausbildende Laminat mit erhabenen Stellen kann als erste Innenlage in einem Sackloch-Multilayer verwendet werden. Da in einem derart ausgebildeten Multilayer das anzubohrende Lötauge dicht unter der Oberfläche liegt, verringert sich die Gefahr einer Kontaktierung mit einer darunterliegenden Innenlage. Unabhängig von der erwei­ terten Tiefentoleranz ist als nachfolgender technologischer Schritt neben dem Bohren eine Verbindungs- bzw. Kontaktmetal­ lisierung erforderlich. Dabei ist die vorstehend beschriebene Lösung, insbesondere für sehr kleine, im Zuge der Miniaturi­ sierung wünschenswerte innere Kontakte und Verbindungen, ver­ fahrenstechnisch sehr aufwendig und technologisch schwer beherrschbar. Zusätzlich wirkt sich eine Lochwandmetallisie­ rung als Leitungsdiskontinuität negativ auf die übertragenden Signale bzw. Signalwellenform aus. From DE-PS 38 43 528 it is known to have an inner layer for Blind hole multilayer by making a thin, highly ductile copper foil against one with raised surfaces in the desired contact pattern provided surface and pressed resulting embossed prints with a thermosetting resin fill out. The laminate that then forms raised areas can be used as the first inner layer in one Blind hole multilayer can be used. Because in such a trained Multilayer the soldering eye to be drilled just below the surface lies, the risk of contacting reduces an underlying inner layer. Regardless of the exp tert depth tolerance is more technological than subsequent Step next to drilling a connection or contact metal lization required. Here is the one described above Solution, especially for very small ones, in the course of miniatures desirable internal contacts and connections, ver Technically very complex and technologically difficult manageable. In addition, a perforated wall metallization works as a line discontinuity negative for the transferring Signals or signal waveform.  

Aus dem deutschen Gebrauchsmuster G 91 02 817.5 ist eine innenliegende Verbindung zum Aufbau von Multilayerschaltungen bekannt, wobei auf einem Trägermaterial Signalnetze- bzw. leiterebenen entsprechend der Schaltungsstruktur angeordnet sind.One is from the German utility model G 91 02 817.5 internal connection to build multilayer circuits known, signal networks or on a carrier material conductor levels arranged according to the circuit structure are.

Dort werden an den Enden des lateralen, entsprechend der Schaltungsstruktur auf einem Trägermaterial realisierten Signalnetzes, an der Stelle, wo innere Verbindungen schal­ tungstechnisch erforderlich sind, hervorstehende Hügel durch galvanisches Aufwachsen oder mittels Differenzätzung aus einer stärkeren Metallfolie- oder schicht ausgebildet.There are at the ends of the lateral, corresponding to the Circuit structure realized on a carrier material Signal network, at the point where internal connections were stale are technically necessary, protruding hills galvanic growth or by means of differential etching from a stronger metal foil or layer formed.

Mindestens zwei mit gegenüberliegenden Hügeln versehene Signalebenen werden dann zueinander positioniert, wobei zwi­ schen den Signalebenen vorvernetzte Epoxid-Klebefolien einge­ bracht sind. Diese werden dann mittels eines aufwendigen Druck-Temperatur-Zeitprozesses verpreßt. Hierbei werden die Epoxid-Klebefolien durchstoßen, wobei sich gleichzeitig ein Kontakt zwischen den sich gegenüberliegenden Hügeln ausbildet. Hierdurch entsteht ein Multilayer, der innere Verbindungen aufweist, ohne daß ein Bohren mit nachträglichem Ausbilden eines galvanischen Kontaktes erforderlich ist. Probleme bestehen jedoch darin, daß die gegenüberliegenden Hügel exakt positioniert sein müssen, und auch eine Kontaktierung zu außenliegenden Leitbahnen bzw. Signalebenen nicht möglich ist.At least two hills with opposite hills Signal levels are then positioned to each other, with between Pre-crosslinked epoxy adhesive films are inserted into the signal levels are brought. These are then elaborate Pressure-temperature-time process pressed. Here, the Puncture epoxy adhesive film, which is simultaneously Forms contact between the opposite hills. This creates a multilayer, the inner connections has without drilling with subsequent formation a galvanic contact is required. Problems however, are that the opposite hills are exact must be positioned, and also a contact to external interconnects or signal levels is not possible.

Aus der DE 195 15 159 A1 ist eine Verbindungsanordnung und ein Verfahren zur Herstellung einer Verbindungsanordnung für Mul­ tilayer-Schaltungen bekannt. Zur Kontaktierung eines innen­ liegenden Bilayer- oder Multilayerkerns hin zur äußeren Leit­ schicht wird mindestens eine aufgeschmolzene Isolierschicht und mindestens eine Leitschicht mittels Vakuumlaminierens aufgebracht. Spezielle Kontakthügel durchdringen die Isolier­ schicht während des Aufschmelzvorganges und es entsteht eine Verbindung mit der über der Isolierschicht befindlichen Leit­ schicht. Mit der dort gezeigten Anordnung können innenliegende Verbindungen, ausgehend von einem innenliegenden durchkontak­ tierten Bi- oder Multilayer, zu äußeren Leitschichten oder Signalebenen realisiert werden. Das Einbringen von Sackloch­ bohrungen ist nicht mehr notwendig. Die Prozesse des Vakuum­ laminierens eines Photoresists, der Photodruck und das Abent­ wickeln der Kontaktflächen für die Hügelgalvanik sowie das nach dem galvanischen Abscheiden von Kupfer zu Hügelstrukturen erforderliche Strippen des Photoresists ist jedoch technolo­ gisch sehr aufwendig und führt zu einer reduzierten Produkti­ vität.DE 195 15 159 A1 describes a connection arrangement and a Method of making a connection arrangement for Mul tilayer circuits known. To contact an inside lying bilayer or multilayer core to the outer guide layer becomes at least one melted insulation layer and at least one conductive layer by means of vacuum lamination upset. Special contact bumps penetrate the insulation layer during the melting process and a Connection to the conductor located above the insulating layer layer. With the arrangement shown there, inside  Connections starting from an internal through contact bi- or multilayer, to outer guide layers or Signal levels can be realized. The insertion of blind holes drilling is no longer necessary. The processes of vacuum laminating a photoresist, the photo printing and the advent wrap the contact surfaces for the hill plating as well after the galvanic deposition of copper to form hill structures However, the required stripping of the photoresist is technolo very complex and leads to reduced production vity.

Aus der US-PS 5 246 817 ist ein Verfahren zur Herstellung eines Multilayers bekannt, bei welchem Signalebenen isoliert von Dielektrika und mit inneren Verbindungen zwischen den Schichten ausgebildet werden. Zur Vermeidung von schlechten Kontakten der inneren Verbindungen sowie nachteiligen Luft­ einschlüsse, die bei bekannten Laminierprozessen entstehen, wird gemäß der US-PS 5 246 817 vorgeschlagen, eine dielek­ trische Photoresistbeschichtung auf einer ersten Leitebene auszubilden. Anschließend werden Öffnungen für Verbindungen zu darüber vorgesehenen Leitebenen geformt und eine Katalysa­ torschicht aufgebracht, die die Öffnungen einschließlich Photoresistschicht überziehen. Nach dem Galvanisieren erfolgt das Aufbringen einer sogenannten Opferschicht, die Öffnungen bzw. Kontaktfenster für die inneren Verbindungen oder Leit­ ebenen aufweist.From US-PS 5 246 817 is a method for manufacturing of a multilayer known at which signal levels are isolated of dielectrics and with internal connections between the Layers are formed. To avoid bad Contacts of internal connections as well as adverse air inclusions that arise in known lamination processes, is proposed according to U.S. Patent No. 5,246,817, a dielek trical photoresist coating on a first control level to train. Then openings for connections are closed above the provided guide levels and a catalytic converter applied gate layer, including the openings Cover the photoresist layer. After electroplating the application of a so-called sacrificial layer, the openings or contact window for internal connections or guidance has levels.

Mit einem galvanischen Abscheiden in den vorerwähnten Öffnun­ gen werden dann innere Verbindungen oder Leitbahnen bzw. Leitebenen ausgebildet.With galvanic deposition in the aforementioned openings internal connections or interconnects or Management levels trained.

Anschließend erfolgt das Entfernen der Opferschicht und der Katalysatorschicht, so daß der Photoresist freiliegt und ein dielektrisches Füllmaterial in die verbleibenden Zwischenräume eingebracht werden kann.Then the sacrificial layer and the Catalyst layer so that the photoresist is exposed and a dielectric filler in the remaining spaces can be introduced.

Bei der vorstehend beschriebenen Lösung ist zum einen das Aufbringen und Entfernen von Opferschichten notwendig, um eine Galvanikbeschichtung vornehmen zu können, was einen zusätzli­ chen Aufwand nach sich zieht und andererseits muß die durch das Entfernen der Opferschicht entstandene Unregelmäßigkeit in lateraler Richtung durch das Aufbringen eines dielektrischen Filmmaterials ausgeglichen werden, da erst dann eine Wieder­ holung des Abscheidens der entsprechenden Schichtenfolge zur Multilayerausbildung möglich ist.In the solution described above, on the one hand Application and removal of sacrificial layers necessary in order to  To be able to carry out electroplating, which is an additional Chen effort entails and on the other hand, the through removing the irregularity resulting in lateral direction by applying a dielectric Film material are balanced, because only then a re fetching the deposition of the corresponding layer sequence Multilayer training is possible.

Es ist daher Aufgabe der Erfindung, eine Bi- oder Multilayer­ anordnung anzugeben, welche es gestattet, in einfacher Weise sowohl innere Verbindungen als auch Außenkontaktierungen mit geringem technologischem Aufwand zu realisieren.It is therefore an object of the invention, a bi- or multilayer to specify an arrangement which allows it to be done in a simple manner both internal connections and external contacts with to realize low technological effort.

Die Lösung der Aufgabe der Erfindung erfolgt mit einem Gegen­ stand nach den Merkmalen des Patentanspruches 1 oder 6, wobei die Unteransprüche mindestens zweckmäßige Ausgestaltungen und Weiterbildungen umfassen.The object of the invention is achieved with a counter stood according to the features of claim 1 or 6, wherein the subclaims at least useful configurations and Training includes.

Der Grundgedanke der Erfindung besteht darin, von einem ent­ fernbaren, metallisierten Hilfsträger auszugehen, auf welchem eine photostrukturierte dielektrische Permanentresistschicht aufgebracht ist, wobei durch typische Photoprozesse Verbin­ dungsöffnungen aber auch Leitbahnen, die sich zur Metall­ schicht des Hilfsträgers hin öffnen, ausbildbar sind.The basic idea of the invention is from an ent removable, metallized subcarrier on which a photo-structured dielectric permanent reading layer is applied, whereby Verbin through typical photoprocesses openings, but also interconnects that become metal open layer of the auxiliary carrier, can be trained.

Die so entstandenen Verbindungsöffnungen oder auch Verbin­ dungskanäle werden mit einem typischen Galvanikprozeß gefüllt, so daß Padschichten oder Padkanäle entstehen.The resulting connection openings or verbin channels are filled with a typical electroplating process, so that pad layers or pad channels are created.

Die galvanische Füllung erfolgt derart, daß insgesamt eine ebene Oberfläche entsteht.The galvanic filling takes place in such a way that a total of one flat surface is created.

Auf der Padschicht und der photostrukturierten dielektrischen Permanentresistschicht wird dann eine Katalysatorschicht abgeschieden, die es ermöglicht, in einem nächsten Schritt Leitbahnen und/oder innere Verbindungen für bzw. im Multilayer auszubilden. On the pad layer and the photostructured dielectric The permanent reading layer then becomes a catalyst layer deposited, which makes it possible in a next step Guideways and / or internal connections for or in the multilayer to train.  

Anschließend wird eine weitere, photostrukturierte dielektri­ sche Permanentresistschicht auf der Katalysatorschicht abge­ schieden, wobei Verbindungsöffnungen oder Verbindungskanäle freigelassen werden. Diese Verbindungsöffnungen oder Verbin­ dungskanäle dienen wiederum der Aufnahme einer galvanischen Füllung, die weitere Leitbahnen- und/oder innere Verbindungs­ schichten bzw. Kontakte entstehen lassen.Then another photo-structured dielectri cal permanent read layer on the catalyst layer divorced, connecting openings or connecting channels to be released. This connection openings or connec Extension channels in turn serve to accommodate a galvanic one Filling, the further interconnect and / or inner connection layers or contacts.

Die vorstehend beschriebene, semiadditive Schichtenfolge kann ein- oder mehrfach dupliziert werden, beginnend mit der Kata­ lysatorschicht, wobei bei der fertigen Bi- oder Multilayeran­ ordnung der Hilfsträger, der dem Stabilisieren während des Herstellungsverfahrens dient, entfernbar ist. Nachdem der Hilfsträger entfernt wird, liegt die erste galvanisch in den Verbindungsöffnungen abgeschiedene Padschicht einseitig nach außen frei und kann zur Kontaktierung oberflächenmontierbarer Bauelemente oder zum üblichen Bonden verwendet werden.The semi-additive layer sequence described above can be duplicated one or more times, starting with the Kata lysatorschicht, whereby in the finished bi- or multilayer order of the subcarriers, which stabilize during the Manufacturing process is used, is removable. After the Subcarrier is removed, the first is galvanically in the Separated pad layer on one side outside freely and can be surface-mountable for contacting Components or for normal bonding can be used.

Es ergibt sich damit eine sogenannte "Pads only Design"- Anordnung.This results in a so-called "pads only design" - Arrangement.

Der besondere Vorteil bei der vorstehend beschriebenen Anord­ nung gemäß dem Grundgedanken der Erfindung besteht darin, daß eine absolut lateral ebene Struktur realisierbar ist, und daß die verfahrensgemäße Umsetzung dadurch besonders einfach ist, daß wenigstens abwechselnd jeder zweite Kontaktlayer galva­ nisch füllbar ist und nach erfolgter Katalysierung auch die Signalleitungslayer durch den Kontakt über die rückseitige Metallschicht galvanisch füllbar sind. Dies entspricht ver­ fahrensseitig einem Standardleiterplattenprozeß, der demnach ohne wesentliche technologische Änderungen genutzt werden kann.The particular advantage with the arrangement described above voltage according to the basic idea of the invention is that an absolutely laterally flat structure can be realized, and that the procedural implementation is particularly simple, that at least alternately every second contact layer galva is nisch fillable and after the catalytic converter also Signal line layer through the contact on the back Metal layer are galvanically fillable. This corresponds to ver a standard circuit board process on the driving side, which accordingly can be used without significant technological changes can.

Gemäß einem zweiten Grundgedanken der Erfindung besteht der Hilfsträger aus einer abziehbaren dünnen Kupferfolie, die auf einer Trägerfolie befindlich ist. Die Permanentresistschicht wird auf diesem Hilfsträger aufgebracht. Die Verbindungsöff­ nungsausbildung einschließlich der galvanischen Verfüllung wird wie beim ersten Grundgedanken der Erfindung gemäß der ersten Ausführungsform vorgenommen.According to a second basic concept of the invention, the Subcarrier made of a peelable thin copper foil that is on a carrier film is located. The permanent reading layer is applied to this subcarrier. The connection opening training including galvanic filling  is as in the first principle of the invention according to the first embodiment made.

Anstelle der Katalysatorschicht bzw. der Katalysatorschichten wird jedoch eine anisotrope Leitklebefolie als Verbindungs­ folie für die Layer untereinander eingesetzt, so daß mögli­ cherweise störende chemische Prozesse, die sich auf die Lang­ zeitstabilität des Multilayers auswirken, vermieden werden können.Instead of the catalyst layer or the catalyst layers however, an anisotropic conductive adhesive film is used as the connection foil used for the layers with each other, so that poss interfering chemical processes that affect the long time stability of the multilayer can be avoided can.

Im Gegensatz zum Bekannten ist das gemäß dem Grundgedanken der Erfindung eingesetzte photostrukturierbare dielektrische Per­ manentresistmaterial nicht schmelzbar, sondern umfaßt einen Werkstoff, der ähnlich einem Lötstopplack, dauerhaft verbleibt und der eine vollständige Einbettung von Leitungen und inneren Verbindungen ermöglicht. Weitere Vorteile ergeben sich durch die Anwendung eines Substrat- oder Grundwerkstoffes als Hilfsträger, z. B. einer dünnen Kupferfolie, die zur Stabili­ sierung mit einer dickeren Folie verbindbar ist, wobei letz­ tere nach dem Verpressen zum endgültigen Multilayer abziehbar ist. Im übrigen sei angemerkt, daß die vorstehend beschriebene Anordnung hinsichtlich der Laminierungsprozeßschritte wesent­ lich unkritischer ist.In contrast to the known, this is the basic principle of Invention used photostructurable dielectric Per man resist material not meltable, but includes one Material that remains permanently like a solder mask and the complete embedding of pipes and internal Connections enabled. Further advantages result from the application of a substrate or base material as Subcarriers, e.g. B. a thin copper foil to stabilize sation is connectable with a thicker film, the last tere removable after pressing to the final multilayer is. Incidentally, it should be noted that the one described above Arrangement with regard to the lamination process steps is less critical.

Als photostrukturierbares, d. h. photosensitives dielektrisches Permanentresistmaterial wird ein solches auf Epoxidharzbasis eingesetzt, das eine niedrige Dielektrizitätskonstante, eine geringe Feuchtigkeitsaufnahme und eine hohe Glasumwandlungs­ temperatur aufweist. Der Permanentresist ist durch mehrere Abscheidungsverfahren aufbringbar, z. B. im Tauchverfahren, durch Rotationsbeschichtung oder durch Vorhanggießen.As a photostructurable, i.e. H. photosensitive dielectric Permanent resist material becomes one based on epoxy resin used, which has a low dielectric constant, a low moisture absorption and high glass conversion temperature. The permanent resist is through several Deposition process applicable, e.g. B. in the immersion process, by spin coating or by curtain casting.

Als Katalyst ist beispielsweise bekannter Palladium-Katalyst verwendbar.For example, the known catalyst is a palladium catalyst usable.

Im Gegensatz zu aufwendigen chemischen Volladditivkupferver­ fahren kann gemäß der Erfindung technologisch unkompliziert galvanisch abgeschieden werden.In contrast to complex chemical additive copper copper can drive technologically straightforward according to the invention be galvanically deposited.

Die Erfindung soll nachstehend anhand von Ausführungsbeispie­ len sowie unter Zuhilfenahme von Figuren näher erläutert wer­ den.The invention is intended below with reference to exemplary embodiments len and explained with the help of figures the.

Hierbei zeigen:Here show:

Fig. 1 ein erstes Beispiel einer Verbindungsanordnung für Redistribution-Layer auf der Basis einer Kupferfolie als Hilfsträger, Fig. 1 shows a first example of a connection structure for redistribution layer based on a copper foil as an auxiliary support,

Fig. 2 eine Verbindungsanordnung für Redistribution-Layer auf der Basis eines Hilfsträgers, der eine abziehbare dünne Kupferfolie auf einer Trägerfolie befindlich, aufweist und Fig. 2 shows a connection structure for redistribution layer on the basis of a subcarrier, which has a peelable copper foil located on a carrier film and

Fig. 3 eine Bi- oder Multilayeranordnung nach dem Laminieren mit einer herkömmlichen Leiterplatte und nach Entfer­ nen des metallischen Hilfsträgers durch Differenz­ ätzen. Fig. 3 is a bi- or multilayer arrangement after lamination with a conventional circuit board and after removal of the metallic subcarrier etch by difference.

Die Verbindungsanordnung bzw. die diese aufweisende Bi- oder Multilayeranordnung gemäß Fig. 1 geht von einer Kupferfolie 1 als metallischem Hilfsträger aus. Dieser Hilfsträger dient der Stabilisierung der später entstehenden Bi- oder Multilayer­ anordnung während des Durchlaufens der einzelnen Prozeß­ schritte und sollte deshalb eine Stärke von mindestens 35 µm aufweisen. Die elektrolytisch hergestellte Kupferfolie wird bis zu Stärken von 140 µm verarbeitet, aus Kostengründen werden jedoch dünnere Schichtstärken bevorzugt eingesetzt.The connection arrangement or the bi- or multilayer arrangement according to FIG. 1, which has this, is based on a copper foil 1 as a metallic auxiliary carrier. This subcarrier is used to stabilize the subsequent bi- or multilayer arrangement during the passage of the individual process steps and should therefore have a thickness of at least 35 microns. The electrolytically produced copper foil is processed up to a thickness of 140 µm, but thinner layers are preferred for cost reasons.

Bei dem Ausführungsbeispiel gemäß Fig. 2 besteht die Kupfer­ folie 1 vorzugsweise aus zwei Schichten, die über eine chromatierte Trennschicht galvanisch übereinander abgeschieden wurden. Die Dünnkupferfolie 11 mit 5 µm bzw. 9 µm Schichtstärke verbleibt mit der später entstehenden Bi- oder Multilayeran­ ordnung verbunden, während die zur Stabilisierung dienende dicke Trägerfolie 12 mit etwa 70 µm Schichtstärke an der Trennschicht abgezogen wird.In the embodiment shown in FIG. 2, the copper foil 1 preferably consists of two layers which have been galvanically deposited on top of one another via a chromated separating layer. The thin copper foil 11 with a layer thickness of 5 μm or 9 μm remains connected to the bi- or multilayer arrangement subsequently created, while the thick carrier foil 12 serving for stabilization is pulled off at the separation layer with a layer thickness of approximately 70 μm.

Gemäß den Ausführungsbeispielen wird auf die Kupferfolie 1 eine dielektrische Permanentresistschicht 3 aufgebracht. Die Schichtstärke variiert üblicherweise zwischen 25 und 75 µm je nach Auftragsverfahren und späterer Schaltungsanwendung.In accordance with the exemplary embodiments, a dielectric permanent read layer 3 is applied to the copper foil 1 . The layer thickness usually varies between 25 and 75 µm depending on the application method and subsequent circuit application.

Durch eine Photostrukturierung werden in der Permanentresist­ schicht 3 danach Öffnungen zur Kupferfolie 1 freigelegt. In diese Öffnungen ist eine gegenüber Kupferätzmitteln resistente Metallschicht 2 abscheidbar, so daß nach späterem rückseitigen Abätzen des Kupferfolien-Hilfsträgers 1 eine Sperrschicht den Ätzvorgang im Bereich der Öffnungen im Permanentresist stoppt. Als gegenüber alkalischen Ätzmitteln resistente Metallschicht eignet sich beispielsweise Au, Ni oder Sn. Die nötige Dicht­ heit wird ab einer Schichtdicke von 0,2 µm erreicht.A photo-structuring then reveals openings to the copper foil 1 in the permanent resist layer 3 . A metal layer 2 which is resistant to copper etching agents can be deposited into these openings, so that after later etching back of the copper foil auxiliary support 1, a barrier layer stops the etching process in the area of the openings in the permanent resist. Au, Ni or Sn, for example, is suitable as a metal layer resistant to alkaline etchants. The required tightness is achieved from a layer thickness of 0.2 µm.

In den photostrukturierten Öffnungen zur Kupferfolie wird dann ein weiteres galvanisches Verfüllen bis zur Obergrenze der Permanentresistschicht 3 vorgenommen. Die dabei entstehenden Schichtdickenstreuungen für Pads oder Leiterbahnen werden durch eine geeignete Badgeometrie und Stromdichten im Bereich von 0,3 bis 1,0 A/dm² auf 5% begrenzt.In the photostructured openings to the copper foil, a further galvanic filling is then carried out up to the upper limit of the permanent resist layer 3 . The resulting layer thickness scatter for pads or conductor tracks is limited to 5% by a suitable bath geometry and current densities in the range from 0.3 to 1.0 A / dm².

Zum galvanischen Verfüllen kann die Leitfähigkeit der Kupfer­ folie 1 ausgenutzt werden.The conductivity of copper foil 1 can be used for galvanic filling.

Im Ergebnis des galvanischen Verfüllprozesses bildet sich die erwähnte Pad- oder Leitbahnschicht aus, deren Oberfläche auf dem gleichen Niveau wie das der Permanentresistschicht 3 liegt.As a result of the galvanic filling process, the aforementioned pad or interconnect layer is formed, the surface of which is at the same level as that of the permanent tress layer 3 .

Auf der Pad- oder Leitbahnschicht 4 sowie der Oberfläche der Permanentresistschicht 3 wird dann ein Abscheiden einer Kata­ lysatorschicht 5 vorgenommen. Depositing a Kata is then lysatorschicht on the pad or conductive line layer 4 and the surface of the permanent resist layer 3 made 5.

Diese Katalysatorschicht 5 dient der Optimierung des nachfol­ genden wiederholten galvanischen Abscheidens zur Ausbildung von Leitbahnen und/oder weiteren inneren Verbindungen.This catalyst layer 5 is used to optimize the subsequent repeated galvanic deposition to form interconnects and / or further internal connections.

Auf die Katalysatorschicht 5 wird nun eine weitere, zweite photostrukturierte dielektrische Permanentresistschicht 31 aufgebracht.A further, second photostructured dielectric permanent read layer 31 is now applied to the catalyst layer 5 .

Dort vorhandene Öffnungen oder Kanäle werden wiederum galva­ nisch verfüllt, so daß die erwähnten Leitbahnen und/oder inneren Verbindungen 41 entstehen. Der galvanische Auftrags­ schritt kann wiederholt erfolgen, so daß die notwendigen Dicken entsprechend den gewünschten elektrischen Eigenschaften der Bi- oder Multilayeranordnung, die gemäß Fig. 1 im Schnitt gezeigt ist, erreicht werden können.There existing openings or channels are in turn galvanically filled, so that the mentioned interconnects and / or internal connections 41 arise. The galvanic application step can be repeated so that the necessary thicknesses can be achieved according to the desired electrical properties of the bi- or multilayer arrangement, which is shown in section in FIG. 1.

Wenn erforderlich, kann zur Ausbildung elektrisch in Kontakt stehender Leitungskreuzungen eine doppelte Photostrukturierung mit zwischengeschaltetem Entfernen des Photoresists und er­ neutem galvanischem Abscheiden analog bekannter Techniken er­ folgen.If necessary, can be electrically contacted for training vertical line crossings a double photostructuring with intermediate removal of the photoresist and he new galvanic deposition analogous to known techniques consequences.

Verfahrensseitig wird zur Ausbildung der nächsten Ebene wie­ derum eine Katalysatorschicht 51 auf der Oberfläche der Leit­ bahnen und/oder inneren Verbindungen 41 sowie der Permanent­ resistschicht 31 vorgenommen.On the process side, in order to form the next level, a catalyst layer 51 is made on the surface of the conductive tracks and / or internal connections 41 and the permanent resist layer 31 .

Nunmehr kann erneut eine Permanentresistschicht 32, die ent­ sprechend photostrukturiert wird, abgeschieden werden, und ein Verfüllen der entstehenden Öffnungen über einen Galvanikprozeß mit dem Ziel der Realisierung weiterer Leitschichten 42 erfolgen.Now a permanent resesis layer 32 , which is accordingly photostructured, can be deposited, and the resulting openings can be filled using an electroplating process with the aim of realizing further guide layers 42 .

Es ist offensichtlich, daß der vorstehend beschriebene Prozeß der Ausbildung eines Multilayers mit entsprechenden Verbin­ dungsanordnungen in technologisch überschaubarer Weise eine Vielzahl von Lagen ermöglicht, so daß den Forderungen an eine höhere Integrationsrate auf Baugruppenebene Genüge getan wird. It is obvious that the process described above the formation of a multilayer with the appropriate connection arrangement in a technologically manageable way Plenty of layers, so that the demands on a higher integration rate at the assembly level is sufficient.  

Bei dem Ausführungsbeispiel der Verbindungsanordnung für Re­ distribution-Layer einer Bi- oder Multilayeranordnung gemäß Fig. 2 wird von einem Hilfsträger 1 ausgegangen, der aus einer abziehbaren dünnen Kupferfolie 11, angeordnet auf einer Trägerfolie 12, besteht.In the exemplary embodiment of the connection arrangement for redistribution layers of a bi- or multilayer arrangement according to FIG. 2, an auxiliary carrier 1 is assumed, which consists of a removable, thin copper foil 11 , arranged on a carrier foil 12 .

Der Prozeß des Abscheidens der dielektrischen Permanentre­ sistschicht 3 und deren Photostrukturierung erfolgt ebenso wie anhand des Ausführungsbeispiels gemäß Fig. 1 erläutert.The process of depositing the dielectric permanent layer 3 and its photostructuring is carried out in the same way as explained using the exemplary embodiment according to FIG. 1.

Gleiches gilt für die Ausbildung der Pad- oder Leitbahnschicht 4 durch galvanisches Verfüllen.The same applies to the formation of the pad or interconnect layer 4 by galvanic filling.

Im Unterschied zu dem vorstehend beschriebenen Ausführungs­ beispiel wird gemäß Fig. 2 anstelle der Katalysatorschicht eine anisotrope Leitklebefolie 13 als Verbindungsfolie für die Layer untereinander eingesetzt.In contrast to the embodiment described above, an anisotropic conductive adhesive film 13 is used as a connecting film for the layers with one another instead of the catalyst layer according to FIG. 2.

Im letzten Verfahrensschritt liegt nach Entfernen der Träger­ folie 12 die dünne Kupferfolie 11 für eine Rückseitenmetalli­ sierung frei. Diese dünne Kupferfolie 11 kann darüber hinaus zur optimalen Wärmeableitung, d. h. zur Wärmeankopplung, an ein Außengehäuse sowie zur elektrischen Kontaktierung genutzt werden.In the last process step, after removal of the carrier foil 12, the thin copper foil 11 is free for a rear side metallization. This thin copper foil 11 can also be used for optimal heat dissipation, ie for heat coupling, to an outer housing and for electrical contacting.

Durch die Verwendung einer anisotropen Leitklebefolie werden chemische Einflüsse, bedingt durch die Verwendung von Kataly­ satorbeschichtungsmittel, reduziert und der für das galvanische Abscheiden notwendige Vorbehandlungsprozeß gestaltet sich weniger aufwendig.By using an anisotropic conductive adhesive film chemical influences due to the use of Kataly sator coating agent, reduced and that for the galvanic Separating the necessary pre-treatment process turns out less expensive.

Mit den Ausführungsbeispielen gemäß Fig. 1 und 2 ist sicher­ gestellt, daß durch die Verwendung eines photostrukturierbaren Permanentresists eine Lage-für-Lage vollständige Einbettung von Leitungen und inneren Verbindungen erreichbar ist. Haf­ tungsprobleme sowie Streulicht beim Belichten des Resistmaterials, die durch wellige, unebene Oberflächen entstehen, sind bei den gezeigten Ausführungsbeispielen ausgeschlossen.The exemplary embodiments according to FIGS. 1 and 2 ensure that a layer-by-layer complete embedding of lines and internal connections can be achieved by using a photostructurable permanent resist. Adhesion problems and stray light when exposing the resist material, which arise from wavy, uneven surfaces, are excluded in the exemplary embodiments shown.

Bei dem Ausführungsbeispiel der Verbindungsanordnung gemäß Fig. 3 wird wiederum von einem metallischen Hilfsträger 12 ausgegangen. Die Verbindungsanordnung besteht hier jedoch aus zwei übereinanderliegenden Padschichten 4. Nachdem die erste Padschicht 4 im Permanentresist 31 galvanisch abgeformt ist, wird eine zweite Schicht Permanentresist 31 aufgebracht und erneut darin eine Padschicht 4 galvanisch abgeformt.In the exemplary embodiment of the connection arrangement according to FIG. 3, a metallic auxiliary carrier 12 is again assumed. However, the connection arrangement here consists of two stacked pad layers 4 . After the first pad layer 4 is electroplated in the permanent resist 31 , a second layer of permanent resist 31 is applied and again a pad layer 4 is electroplated therein.

Durch eine Verjüngung der Padstrukturen in der zweiten Pad­ schicht verbleiben im Permanentdielektrikum 31 mehr oder größere laterale Zwischenräume zwischen den Padstrukturen, so daß mit der nächsten Leitbahnschicht Leiterbahnen 43 zwischen den Pads der zweiten Padschicht hindurchgeführt werden können.By tapering the pad structures in the second pad layer, more or larger lateral gaps remain in the permanent dielectric 31 between the pad structures, so that conductor tracks 43 can be passed between the pads of the second pad layer with the next interconnect layer.

Kurzschlüsse, die durch Fehlregistrierung bei der Photostruk­ turierung des Dielektrikums 31 für die Leitbahnebene 42 ent­ stehen könnten, werden auf diese Weise vermieden.Short circuits, which could arise due to incorrect registration during the photostructuring of the dielectric 31 for the interconnect level 42 , are avoided in this way.

Außerdem wird der dielektrische Abstand zwischen den Leiter­ bahnschichten verdoppelt. In signalkritischen Hochfrequenz­ anwendungen wird deshalb die Bi- oder Multilayeranordnung nach dieser Variante aufgebaut.In addition, the dielectric distance between the conductors web layers doubled. In signal-critical radio frequency The bi- or multilayer arrangement is therefore used according to applications built this variant.

Die Leitbahn 42 wurde nach Katalysierung der Permanentresist­ schicht 31 nicht erneut im Permanentdielektrikum eingebettet, sondern auf einer dünnen Kupferschicht als Plating-Base auf semiadditivem Weg verstärkt. Nachdem die Plating-Base mittels Differenzätzung entfernt wurde, wird die Bi- oder Multilayer­ anordnung mit der Trägerfolie 12 nach außen in ein Preßpaket, bestehend aus geätzten Innenlagen und Prepregs positioniert, eingelegt und verpreßt bzw. laminiert.After catalyzing the permanent resist layer 31, the interconnect 42 was not embedded again in the permanent dielectric, but instead was reinforced on a thin copper layer as a platinum base in a semi-additive way. After the plating base has been removed by means of differential etching, the bi- or multilayer arrangement with the carrier film 12 is positioned outwards in a press package consisting of etched inner layers and prepregs, inserted and pressed or laminated.

Die Leiterbahn 42 wird dabei durch ein oder mehrere Prepregs eingebettet, so daß wie im Ausführungsbeispiel 1 und 2 eine ebene Schaltungsanordnung mit vollständig eingebetteten Leiterbahnen und/oder inneren Verbindungen entsteht. Im Ergebnis des Verfahrens wie voranstehend unter Hinweis auf Fig. 3a beschrieben, entsteht, wie mit Fig. 3b dargestellt, eine Verbindungsanordnung als Bilayer auf einem Multilayer, verpreßt durch übliche Verfahren der Leiterplattentechnik.The conductor track 42 is embedded by one or more prepregs, so that, as in exemplary embodiments 1 and 2, a planar circuit arrangement with completely embedded conductor tracks and / or internal connections is created. As a result of the method as described above with reference to FIG. 3a, as shown in FIG. 3b, a connection arrangement is formed as a bilayer on a multilayer, pressed by conventional methods of printed circuit board technology.

Die Innenlagen wurden vorab als Multilayer in Kupfertechnik bis zur Lage L3 vorgefertigt. Die Verbindungsanordnung gemäß Ausführungsbeispiel realisiert für diesen Multilayer nun die äußeren Lagen L2 und L1 sowie die inneren Verbindungen zwischen ihnen L1/L2.The inner layers were made in advance as a multilayer in copper technology prefabricated up to layer L3. The connection arrangement according to Exemplary embodiment now realizes for this multilayer outer layers L2 and L1 as well as the inner connections between them L1 / L2.

Da L1 und L2 zuvor auf der jetzt inneren Seite der Kupferfolie in einem Permanentdielektrikum entsprechend dem Ausführungs­ beispiel nach Fig. 3a eingebettet wurden, liegen diese Layer spiegelverkehrt zum übrigen Multilayer. Dies ist unkritisch, muß jedoch beim Entwurf der Belichtungsfilme berücksichtigt werden.Since L1 and L2 were previously embedded on the now inner side of the copper foil in a permanent dielectric in accordance with the embodiment according to FIG. 3a, these layers are mirror-inverted to the rest of the multilayer. This is not critical, but must be considered when designing the exposure films.

Durch den beschriebenen Lageaufbau unterscheidet sich der Multilayer nach dem Lagenpressen nicht von einer gängigen Multilayerschaltung. Der Hilfsträger 12 wird abgezogen, wodurch nur noch eine dünne Kupferfolie 11, z. B. zwischen 5 und 12 µm stark, das Permanentdielektrikum und die einge­ betteten Kontaktpads für die Kontaktierung von elektronischen Bauteilen 6 wie Flip-Chips oder Ballgridarrays bedeckt. Die weiteren Schritte zur Fertigstellung des Schaltungsträgers entsprechen dem bekannten Stand der Technik.Due to the layer structure described, the multilayer does not differ from a common multilayer circuit after layer pressing. The auxiliary carrier 12 is pulled off, leaving only a thin copper foil 11 , for. B. between 5 and 12 microns thick, the permanent dielectric and the embedded contact pads for contacting electronic components 6 such as flip chips or ball grid arrays covered. The further steps for the completion of the circuit carrier correspond to the known prior art.

Durch Bohren und Herstellen innerer Verbindungen zwischen den Lagen des Multilayerkerns kann auch die Lage L2 der Verbin­ dungsanordnung mit anderen Lagen bzw. zur Rückseite des Multilayerkerns über sogenannte Durchkontaktierungs(DK)-Pads verbunden sein. Bei Freilegen von DK-Pads und anderen groben Strukturen, z. B. elektromagnetischen Abschirmungen auf der Ober- und Unterseite des Multilayers durch Ätzen der außen liegenden Kupferfolie werden gleichzeitig die Pads für die spätere Bestückung mit Bauteilen frei. By drilling and making internal connections between the Layers of the multilayer core can also be the layer L2 of the connection arrangement with other layers or to the rear of the Multilayer core via so-called through-contact (DK) pads be connected. When exposing DK pads and other rough ones Structures, e.g. B. electromagnetic shielding on the Top and bottom of the multilayer by etching the outside lying copper foil are also the pads for the later assembly with components free.  

Die Verbindungen L1/L2 zum nächsten Layer hinterlassen in diesen Pads keinerlei sichtbare Spuren, so daß ohne Schwie­ rigkeiten an diesen Stellen auch Bondkontakte ausgebildet werden können. Auch andere Mikrokontaktierverfahren wie die erwähnten Flip-Chips 6 lassen sich auf diesen eingebetteten Pads zuverlässig realisieren.The connections L1 / L2 to the next layer leave no visible traces in these pads, so that bond contacts can also be formed at these points without difficulties. Other micro-contacting methods such as the flip-chips 6 mentioned can also be reliably implemented on these embedded pads.

Im Unterschied zu bekannten Anordnungen, die eine metallische Opferschicht verwenden, wird gemäß Ausführungsbeispielen eine handelsübliche Kupferfolie oder eine kaschierte Kupferfolie eingesetzt, auf die dann semiadditiv Signalleitungs- und Kon­ taktlayer abgeschieden werden können, so daß sich wesentliche Prozeßvereinfachungen ergeben. In dem Fall, wenn, gemäß Aus­ führungsbeispielen, die Kupferfolie abgeätzt oder abgezogen wird, liegen äußerst glatte und ebene Pads im Bereich der galvanisch gefüllten Öffnungen vor, so daß sich wesentliche Qualitätsverbesserungen bei der elektrischen Kontaktierung von oberflächenmontierbaren Bauelementen ergeben.In contrast to known arrangements, which are metallic Use sacrificial layer is a according to embodiments commercially available copper foil or a laminated copper foil used on the then semi-additive signal line and Kon tact layers can be deposited, so that essential Process simplifications result. In the case when, according to Aus examples, the copper foil etched or peeled off there are extremely smooth and flat pads in the area of the galvanically filled openings, so that there are essential Quality improvements in the electrical contacting of result in surface-mountable components.

BezugszeichenlisteReference list

1 Kupferfolie
2 Ätzresistschicht
3 Permanentresistschicht
4 Pad- oder Leitbahnschicht
5 Katalysatorschicht
6 elektronische Baugruppe
11 dünne Kupferfolie
12 Trägerfolie
13 Leitklebefolie
31 Permanentresistschicht
41 Leitbahnen und/oder innere Verbindungen
42, 43 Leitbahn
51 Katalysatorschicht
1 copper foil
2 etching resist layer
3 permanent reading layer
4 pad or interconnect layer
5 catalyst layer
6 electronic assembly
11 thin copper foil
12 carrier film
13 conductive adhesive film
31 Permanent reading layer
41 interconnects and / or internal connections
42 , 43 interconnect
51 catalyst layer

Claims (7)

1. Bi- oder Multilayeranordnung, bestehend mindestens aus
einem metallischen Hilfsträger (1) mit einer photostruktu­ rierten, dielektrischen Permanentresistschicht (3), welche auf dem Hilfsträger (1) angeordnet ist und wobei die dielektrische Permanentresistschicht (3) Verbindungsöffnungen freiläßt;
einer galvanisch in den Verbindungsöffnungen abgeschiedenen Pad- oder Leitbahnschicht (4);
einer auf der Pad- oder Leitbahnschicht (4) und der dielek­ trischen Permanentresistschicht (3) abgeschiedenen Kataly­ satorschicht (5) zur Ausbildung von Leitbahnen und/oder inneren Verbindungen (41);
einer weiteren photostrukturierten dielektrischen Permanent­ resistschicht (31), die auf der Katalysatorschicht (5) angeordnet ist und weitere Verbindungsöffnungen freiläßt;
einer galvanisch in den Verbindungsöffnungen abgeschiedenen Leitbahn- und/oder inneren Verbindungsschicht (41) und
gegebenenfalls weiteren analogen Schichtenfolgen, beginnend mit der Katalysatorschicht (51), wobei bei der fertigen Bi- oder Multilayeranordnung der Hilfsträger (1) entfernt und die freiliegende Pad- oder Leitbahnschicht (4) eine äußere Kontaktfläche bildet.
1. Bi- or multilayer arrangement, consisting at least of
a metallic auxiliary carrier ( 1 ) with a photo-structured, dielectric permanent readout layer ( 3 ) which is arranged on the auxiliary carrier ( 1 ) and wherein the dielectric permanent readout layer ( 3 ) leaves connection openings open;
a pad or interconnect layer ( 4 ) galvanically deposited in the connection openings;
one on the pad or interconnect layer ( 4 ) and the dielectric permanent residual layer ( 3 ) deposited catalyst layer ( 5 ) for forming interconnects and / or internal connections ( 41 );
a further photostructured dielectric permanent resist layer ( 31 ) which is arranged on the catalyst layer ( 5 ) and leaves further connection openings open;
an interconnect and / or inner connecting layer ( 41 ) and
optionally further analog layer sequences, starting with the catalyst layer ( 51 ), the auxiliary carrier ( 1 ) being removed in the finished bi- or multilayer arrangement and the exposed pad or interconnect layer ( 4 ) forming an outer contact surface.
2. Bi- oder Multilayeranordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Hilfsträger (1) eine abätzbare Kupferfolie ist.2. bi- or multilayer arrangement according to claim 1, characterized in that the auxiliary carrier ( 1 ) is an etchable copper foil. 3. Bi- oder Multilayeranordnung nach Anspruch 2, dadurch gekennzeichnet, daß auf der Kupferfolie (1) im Bereich der Verbindungs­ öffnungen eine gegen Kupferätzmittel resistente Zwischen­ schicht angeordnet ist.3. bi- or multilayer arrangement according to claim 2, characterized in that on the copper foil ( 1 ) in the region of the connection openings, an intermediate layer resistant to copper etchant is arranged. 4. Bi- oder Multilayeranordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Hilfsträger aus einer auf eine Trägerfolie (12) aufgebrachten, abziehbaren dünnen Kupferfolie (11) besteht.4. Bi- or multilayer assembly of claim 1, characterized in that the auxiliary carrier is applied from a to a carrier film (12), removable-thin copper foil (11). 5. Bi- oder Multilayeranordnung nach Anspruch 1, dadurch gekennzeichnet, daß anstelle der Katalysatorschicht (5; 51) eine anisotrope Leitklebefolie (13) vorgesehen ist.5. bi- or multilayer arrangement according to claim 1, characterized in that an anisotropic conductive adhesive film ( 13 ) is provided instead of the catalyst layer ( 5 ; 51 ). 6. Bi- oder Multilayeranordnung, bestehend mindestens aus
einem metallischen Hilfsträger (12) mit einer photostruktu­ rierten, dielektrischen Permanentresistschicht (31), welche auf dem Hilfsträger (12) angeordnet ist und wobei die dielek­ trische Permanentresistschicht (31) Verbindungsöffnungen frei läßt;
einer galvanisch in den Verbindungsöffnungen abgeschiedenen ersten Pad- oder Leitbahnschicht (4);
einer auf der ersten Pad- oder Leitbahnschicht (4) abgeschie­ denen zweiten dielektrischen Permanentresistschicht (31) zur Ausbildung einer zweiten Pad- oder Leitbahnschicht (4), wobei die vertikale Struktur der zweiten Pad- oder Leitbahnschicht (4) gegenüber der ersten Pad- oder Leitbahnschicht (4) zum Erhalt größerer lateraler Zwischenräume im Permanentdielek­ trikum verjüngt ist, so daß hier Leiterbahnen (43) hindurch­ führbar sind.
6. Bi- or multilayer arrangement, consisting at least of
a metallic auxiliary carrier ( 12 ) with a photostructured, dielectric permanent readout layer ( 31 ) which is arranged on the auxiliary carrier ( 12 ) and wherein the dielectric permanent readout layer ( 31 ) leaves connection openings free;
a first pad or interconnect layer ( 4 ) galvanically deposited in the connection openings;
a second dielectric permanent read layer ( 31 ) deposited on the first pad or interconnect layer ( 4 ) to form a second pad or interconnect layer ( 4 ), the vertical structure of the second pad or interconnect layer ( 4 ) compared to the first pad or Conductor layer ( 4 ) is tapered to obtain larger lateral gaps in the permanent dielectric, so that conductor tracks ( 43 ) can be guided through here.
7. Bi- oder Multilayeranordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Schichtenfolge mit einem an sich bekannten Multilayer verpreßt ist, wobei die mindestens Bilayer-Schichtenfolge die äußeren Lagen des Multilayers bildet und nach Entfernung des Hilfsträgers (12) die erste Padschicht (4) als Kontaktschicht für den Anschluß von elektronischen Baugruppen (6) wie Flip- Chips, Ballgridarrays oder dergleichen zur Verfügung steht.7. bi- or multilayer arrangement according to claim 6, characterized in that the layer sequence is pressed with a known multilayer, the at least bilayer layer sequence forming the outer layers of the multilayer and after removal of the auxiliary carrier ( 12 ) the first pad layer ( 4th ) is available as a contact layer for the connection of electronic modules ( 6 ) such as flip chips, ball grid arrays or the like.
DE19705003A 1996-02-13 1997-02-10 Two-layer or multilayer circuit arrangement for SMD technique Withdrawn DE19705003A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19705003A DE19705003A1 (en) 1996-02-13 1997-02-10 Two-layer or multilayer circuit arrangement for SMD technique

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE29602506 1996-02-13
DE29602912U DE29602912U1 (en) 1996-02-19 1996-02-19 Bi- or multilayer arrangement
DE19705003A DE19705003A1 (en) 1996-02-13 1997-02-10 Two-layer or multilayer circuit arrangement for SMD technique

Publications (1)

Publication Number Publication Date
DE19705003A1 true DE19705003A1 (en) 1997-11-06

Family

ID=26058646

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19705003A Withdrawn DE19705003A1 (en) 1996-02-13 1997-02-10 Two-layer or multilayer circuit arrangement for SMD technique

Country Status (1)

Country Link
DE (1) DE19705003A1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19910482A1 (en) * 1999-03-10 2000-05-04 Stp Elektronische Systeme Gmbh Wiring level production on a support, especially for multilayer circuit board production, involves leaving an exposed and developed photosensitive resin layer as insulation between conductive regions
DE10228716A1 (en) * 2002-06-27 2004-01-29 Carl Freudenberg Kg Method for producing a flat circuit carrier
DE102005032804B4 (en) * 2005-07-12 2010-08-05 Ksg Leiterplatten Gmbh Multilayer structure for receiving an electronic circuit
DE102016101171A1 (en) * 2015-10-23 2017-04-27 Lenovo (Beijing) Limited ELECTRONIC UNIT WITH HEAT DISPOSING UNIT AND METHOD FOR PRODUCING AN ELECTRONIC UNIT

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19910482A1 (en) * 1999-03-10 2000-05-04 Stp Elektronische Systeme Gmbh Wiring level production on a support, especially for multilayer circuit board production, involves leaving an exposed and developed photosensitive resin layer as insulation between conductive regions
DE10228716A1 (en) * 2002-06-27 2004-01-29 Carl Freudenberg Kg Method for producing a flat circuit carrier
DE102005032804B4 (en) * 2005-07-12 2010-08-05 Ksg Leiterplatten Gmbh Multilayer structure for receiving an electronic circuit
DE102016101171A1 (en) * 2015-10-23 2017-04-27 Lenovo (Beijing) Limited ELECTRONIC UNIT WITH HEAT DISPOSING UNIT AND METHOD FOR PRODUCING AN ELECTRONIC UNIT

Similar Documents

Publication Publication Date Title
EP0916237B1 (en) Process for producing connecting conductors
DE102006051762B4 (en) High-density printed circuit board and method for its production
DE69218344T2 (en) Manufacturing process for a printed circuit
DE2702844C2 (en) Method of manufacturing a multilayer printed circuit
EP0175045A2 (en) Method for the production of flexible printed circuit boards for high bending strain with conductive through-holes
DE19650296A1 (en) Semiconductor device, e.g. ball grid array, production method
DE4100233A1 (en) METHOD FOR PRODUCING PRINTED CIRCUITS
DE4134617A1 (en) CONNECTING DEVICE WITH CONTACT Bumps Lying in the Same Plane, and the Method for Producing Such a Device
DE102005031165A1 (en) Printed circuit board for e.g. mobile phone, has conductive via holes connecting coil conductor patterns such that patterns and holes form spiral conductor, and lead out patterns connected to inner and outer ends of conductor
DE4020498C2 (en) Method for producing multiwire printed circuit boards with insulated metal conductors and / or optical conductors
AT12316U1 (en) Method for integrating an electronic component into a printed circuit board
CH630202A5 (en) Process for producing a printed circuit board having rigid areas and at least one flexible area
DE2926336A1 (en) CIRCUIT BOARD AND METHOD FOR THEIR PRODUCTION
DE102020102372A1 (en) Component carrier with blind hole that is filled with an electrically conductive medium and that fulfills a design rule for the minimum thickness
DE10348010A1 (en) Multilayer circuit board, method for its production and mobile device using multilayer circuit board
DE3635799C2 (en)
DE102020102461A1 (en) A component carrier with an electrically reliable bridge with a sufficiently large vertical thickness in a through opening of a thin dielectric
WO2006063822A2 (en) Multilayer structure with a temperature control fluid channel, and production method
WO2011082778A2 (en) Method for producing an electronic unit and electronic unit
CH628195A5 (en) Printed-circuit board having at least two wiring layers
DE19705003A1 (en) Two-layer or multilayer circuit arrangement for SMD technique
DE69931551T2 (en) A method of making an electroplated blind hole multilayer printed circuit board
DE19910482A1 (en) Wiring level production on a support, especially for multilayer circuit board production, involves leaving an exposed and developed photosensitive resin layer as insulation between conductive regions
DE2838982A1 (en) METHOD FOR PRODUCING MULTI-LAYER PCB
DE3914727A1 (en) MULTIPLE LAYER PCB FOR FINE CONDUCTORS AND METHOD FOR THEIR PRODUCTION

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee