DE1564608B2 - Verfahren zum herstellen eines transistors - Google Patents
Verfahren zum herstellen eines transistorsInfo
- Publication number
- DE1564608B2 DE1564608B2 DE1966S0103928 DES0103928A DE1564608B2 DE 1564608 B2 DE1564608 B2 DE 1564608B2 DE 1966S0103928 DE1966S0103928 DE 1966S0103928 DE S0103928 A DES0103928 A DE S0103928A DE 1564608 B2 DE1564608 B2 DE 1564608B2
- Authority
- DE
- Germany
- Prior art keywords
- emitter
- zone
- electrode
- base
- emitter electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 229910052732 germanium Inorganic materials 0.000 claims description 15
- 239000013078 crystal Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 7
- 238000007740 vapor deposition Methods 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 229910001020 Au alloy Inorganic materials 0.000 claims 1
- -1 aluminum-gold Chemical compound 0.000 claims 1
- 239000002019 doping agent Substances 0.000 claims 1
- 239000003353 gold alloy Substances 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000005275 alloying Methods 0.000 description 3
- 229910002065 alloy metal Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- KAPYVWKEUSXLKC-UHFFFAOYSA-N [Sb].[Au] Chemical compound [Sb].[Au] KAPYVWKEUSXLKC-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- LGFYIAWZICUNLK-UHFFFAOYSA-N antimony silver Chemical compound [Ag].[Sb] LGFYIAWZICUNLK-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006735 deficit Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910001338 liquidmetal Inorganic materials 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000013404 process transfer Methods 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
Die Erfindung betrifft ein Verfahren zum Herstellen eines Transistors gemäß dem Oberbegriff des Anspruchs
I.
Ein solches Verfahren ist in der NL-OS 64 04 321 beschrieben. Dort wird die Aufgabe behandelt, Emitter-
und Basiselektrode in möglichst geringem Abstand nebeneinander auf der Germaniumoberfläche zu erzeugen.
Ein ähnliches Verfahren ist in der DT-OS 15 21 990 behandelt. Aus »Proc. IRE« Vol.48, No. 9 (Sept. 1960), S.
1642—1643 war außerdem bekannt, bei der Herstellung
eines Transistors, von einem als Kollektor des Transistors vorgesehenen scheibenförmigen Halbleiterkristall
auszugehen und an dessen einer Oberflächenseite eine einkristalline Schicht desselben Halbleitermaterials
und vom gleichen Leitungstyp epitaktisch abzuscheiden, um dann in dieser Schicht die Basis- und die
Emitterzone des Transistors mit den entsprechenden Elektroden zu erzeugen. Schließlich war es aus der
US-PS 26 95 852 bekannt, in einen Halbleiterkristall zum Zwecke der Erzeugung eines pn-Übergangs
einzulegierende Elektroden durch Aufdampfen eines dotierenden Elektrodenmetalls, z. B. von Aluminium, auf
die gleichzeitig erhitzte Germaniumoberfläche aufzubringen.
Es ist nun die Aufgabe der vorliegenden Anmeldung, einen Germaniumtransistor mit einer geometrisch
möglichst genau definierten Emitterzone zu erhalten. Hierzu genügt es jedoch nicht, entsprechend dem in der
NL-OS beschriebenen Verfahren eine einzulegierende Emitterelektrode mit geometrisch exakt definierter und
reproduzierbarer Gestalt zu erhalten. Man muß zudem dafür sorgen, daß das aufschmelzende Legierungsmetall
auch die Halbleiteroberfläche an der Legierungsstelle gleichmäßig benetzt und daß auch die durch die
Photolack-Ätztechnik eingestellte Geometrie der Emitterelektrode während des Einlegierens sich in
definierter Weise auf die Geometrie des herzustellenden Emitter-Basis-pn-Übergangs überträgt. Schließlich
ist es erwünscht, wenn die für die Transistorfunktion wesentlichen Teile der pn-Übergänge in kristallographischer
Beziehung sich praktisch nicht von (111)-Ebenen des Germaniumgitters unterscheiden.
Erfindungsgemäß wird diese Aufgabe durch die im Anspruch 1 definierten Merkmale bei dem eingangs
definierten Verfahren gelöst.
Dabei ist zu bemerken, daß sich die geringfügige Neigung der Kristalloberfläche gegen die (lll)-Ebene
erfahrungsgemäß auf die Oberfläche der auf ihr abgeschiedenen epitaktischen Germaniumschicht überträgt,
sofern die Stärke der Schicht auf 1 bis 10 μιτι
bemessen wird. Andererseits sorgt die angegebene Stärke für die zu der Emitterelektrode zu verarbeitenden
Schicht aus dotierendem Metall, daß sich beim Aufschmelzen der Emitterelektrode zu Beginn des
Legierungsvorgangs die Oberflächenspannung des flüssigen Metalls nicht auf die Gestalt der zu
erzeugenden Emitterzone auswirken kann und somit eine Beeinträchtigung der durch die Abweichung der
Legierungsfläche von der (lll)-Ebene erreichten gleichförmigen Benetzung durch das flüssige Legierungsmetall
mit Erfolg vermieden wird.
Die Durchführung des erfindungsgemäßen Verfahrens wird anhand der Fig. 1—5 beschrieben. Fig. 1
dient zur Beschreibung der Erfindung bis zur Herstellung der die Emitter-Metallschicht abdeckenden Photolack-Ätzmaske.
Fig. 2 zeigt die auf diese Weise entstandene Emitterelektrode. Fig.3 und Fig.4 beschreiben
die zur Herstellung der Basiselektrode erforderlichen Schritte und Fig.5 zeigt den Zustand
nach Entfernung der Photolack-Bedampfungsmaske und dem Aufdampfen der Basiselektrode und vor dem
Aufmontieren der Anordnung auf einem als Kollektorelektrode vorgesehenen metallischen Träger.
An einer Oberflächenseite einer einkristallinen, polierten Germaniumscheibe 1, beispielsweise vom p-Typ, und einem spezifischen Widerstand von einigen mm Milliohm.cm. wird eine epitaktische Germaniumschicht 2 vom gleichen Leitungstyp und einem spezifischen Widerstand von etwa 0,3 Ohm cm aufgebracht. Die Oberflächenseite, auf der die epitaktische Schicht 2 abgeschieden wird, ist um einen Winkel von 0,5-1,5° gegen die (lli)-Ebene geneigt. Außerdem wird die Stärke der epitaktischen Schicht auf einen Wert im Bereich von 1 -10 μιτι eingestellt.
An einer Oberflächenseite einer einkristallinen, polierten Germaniumscheibe 1, beispielsweise vom p-Typ, und einem spezifischen Widerstand von einigen mm Milliohm.cm. wird eine epitaktische Germaniumschicht 2 vom gleichen Leitungstyp und einem spezifischen Widerstand von etwa 0,3 Ohm cm aufgebracht. Die Oberflächenseite, auf der die epitaktische Schicht 2 abgeschieden wird, ist um einen Winkel von 0,5-1,5° gegen die (lli)-Ebene geneigt. Außerdem wird die Stärke der epitaktischen Schicht auf einen Wert im Bereich von 1 -10 μιτι eingestellt.
An der Oberfläche der epitaktischen Germaniumschicht 2 wird nun eine Oberflächenzone 3 erzeugt, die
die Grundlage der Basiszone des Transistors bildet. Sie wird im Beispielsfalle n-lcitend und durch Eindiffundie-
ren von Antimon oder Arsen erzeugt. Die Basiszone
kann sich, wie im Beispielsfalle, über eine ganze Oberflächenseite der Anordnung erstrecken. Sie kann
aber auch unter Verwendung einer geeigneten Diffusionsmaske derart hergestellt sein, daß sie sich nur über
einen Teil der Oberflächenseite der epitaktischen Schicht 2 erstreckt. Die Eindringtiefe der Basiszone
wird zweckmäßig auf 0,5-1,5μιη, der spezifische
Bahnwiderstand in der Basiszone auf 40-100 Ohm cm eingestellt.
Nach der Herstellung der Basiszone wird die Anordnung unter Vakuum bei einer Temperatur von
500 — 7000C ausgeheizt, bevor die die Grundlage für die
Emitterelektrode bildende Metallschicht 4 unter Hochvakuum und bei erhöhter Temperatur, z. B. bei 3500C
auf die Oberfläche der Basiszone 3 aufgedampft wird. Als Metall für die Schicht 4 wird im Beispielsfalle
Aluminium oder eine aus 2 Teilen Aluminium und einem Teil Gold bestehende Legierung verwendet. Die Stärke
der Metallschicht 4 wird auf 1000 - 3000 Ä bemessen.
Auf der Metallschicht 4 wird nun eine Photolackschicht 5 aufgebracht und zu einer Photolackmaske 6
derart bearbeitet, daß nur der als Emitterelektrode vorgesehene Teil der Metallschicht 4 von der Photolackmaske
6 bedeckt wird, während alle übrigen Teile der Photolackschicht infolge des Belichtens und
Entwickeins der Schicht 5 entfernt werden. Dann werden die von der Photolackmaske 6 nicht bedeckten
Teile der Metallschicht zweckmäßig unter Verwendung eines den Halbleiter nicht angreifenden Ätzmittels
weggeätzt und die Photolackmaske 6 entfernt.
Der erhaltene Zustand ist in Fig.2 dargestellt. In einem folgenden Schritt wird die Oberfläche der
Anordnung mit einer als Bedampfungsmaske vorgesehenen Photolackmaske derart versehen, daß lediglich
die für die Basiselektrode vorgesehenen Oberflächenteile unbedeckt sind. Die zu diesem Zweck zunächst
ganzflächig aufgebrachte (vgl. Fig.3) und durch Entwickeln und Belichten zu der Photolack-Bedampfungsmaske
geformte Photolackschicht 7 läßt im Beispielsfalle einen die zur Emitterelektrode geformte
Metallschicht 4 ringförmig umgebenden Bereich der Oberfläche der Basiszone 3 frei, der als Ort für die
Basiselektrode vorgesehen ist.
Die Anordnung wird nun erneut einem Bedampfungsprozeß ausgesetzt, wobei nunmehr ein Gemisch von
Gold-Antimon und anschließend ein Gemisch von Silber-Antimon, beispielsweise mit einer Schichtdicke
von etwa 500-2000 Ä, auf der mit der Photolack-Bedampfungsmaske
7 partiell abgedeckten Oberflächenseite der Anordnung niedergeschlagen wird. Der
nunmehr erreichte Zustand ist in Fig.4 dargestellt. An
der von der Photolackmaske 7 ausgesparten Stellen 8 verbindet sich die Metallschicht unmittelbar mit der
Germaniumoberfläche unter Entstehung einer Basiselektrode 9, während die übrigen Teile des aufgedampften
Metalls auf der Photolackmaske 7 sich befinden und zusammen mit dieser von der Oberfläche der Anordnung
entfernt werden (F i g. 5).
Nun kann das Einlegieren der Emitterelektrode 4 und der Basiselektrode 9 sowie die Vervollständigung und
Montage des Transistors erfolgen.
Hierzu 1 Blatt Zeichnungen
Claims (2)
1. Verfahren zum Herstellen eines Transistors, bei dem an einer Oberflächenseite eines den Kollektor
darstellenden scheibenförmigen Germaniumkristalles eine Basiszone, eine Emitterzone, eine Emitterelektrode
und eine Basiselektrode erzeugt wird, bei dem dabei die Oberfläche der durch Diffusion
entstandenen Basiszone an dem für die Emitterelektrode vorgesehenen Bereich mit einer den Dotierungsstoff
für die Emitterzone enthaltenden Metallschicht derart bedampft wird, daß ein größerer
Bereich als für die Emitterelektrode vorgesehen von der Metallschicht bedeckt ist, bei dem dann die
Metallschicht mittels Photolack-Ätztechnik auf den für die Emitterelektrode vorgesehenen Bereich
beschränkt wird, bei dem ferner die erhaltene Emitterelektrode und die Oberfläche des Germaniumkristalls
mit Ausnahme der für die Basiselektrode vorgesehenen Stellen mit einer Bedampfungsmaske
bedeckt und an der von dieser freigelassenen Stelle der Germaniumoberfläche die Basiselektrode aufgedampft
wird, und bei dem schließlich zur Herstellung der Emitterzone die Emitterelektrode in die
Basiszone einlegiert wird, dadurch gekennzeichnet,
daß zunächst an der um einen Winkel von 0,5—1,5° gegen eine (Ill)-Ebene geneigten
Oberflächenseite des Germaniumkristalls eine denselben Leitungstyp wie dieser aufweisende und 1 bis
ΙΟμιη starke Germaniumschicht epitaktisch abgeschieden
und an ihrer Oberfläche mit der Basiszone, der Emitterzone, der Emitterelektrode und der
Basiselektrode versehen wird, daß außerdem beim Aufdampfen der zur Emitterelektrode und Emitterzone
zu verarbeitenden Metallschicht der Germaniumkristall auf erhöhter Temperatur und die Stärke
der Metallschicht auf 1000-3000 Ä gehalten wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß bei Verwendung eines p-leitenden Germaniumkristalls Aluminium oder eine Aluminium-Goldlegierung
als Material für die Emitterelektrode verwendet wird.
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1966S0103928 DE1564608B2 (de) | 1966-05-23 | 1966-05-23 | Verfahren zum herstellen eines transistors |
NL6703638A NL6703638A (de) | 1966-05-23 | 1967-03-08 | |
US639885A US3535771A (en) | 1966-05-23 | 1967-05-19 | Method of producing a transistor |
CH716467A CH500590A (de) | 1966-05-23 | 1967-05-22 | Verfahren zum Herstellen eines Transistors |
FR107225A FR1531539A (fr) | 1966-05-23 | 1967-05-22 | Procédé de fabrication d'un transistor |
GB23602/67A GB1137373A (en) | 1966-05-23 | 1967-05-22 | Improvements in or relating to transistors |
AT475467A AT267613B (de) | 1966-05-23 | 1967-05-22 | Verfahren zum Herstellen eines Transistors |
SE07246/67A SE356636B (de) | 1966-05-23 | 1967-05-23 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1966S0103928 DE1564608B2 (de) | 1966-05-23 | 1966-05-23 | Verfahren zum herstellen eines transistors |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1564608A1 DE1564608A1 (de) | 1970-05-14 |
DE1564608B2 true DE1564608B2 (de) | 1976-11-18 |
Family
ID=7525526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1966S0103928 Granted DE1564608B2 (de) | 1966-05-23 | 1966-05-23 | Verfahren zum herstellen eines transistors |
Country Status (7)
Country | Link |
---|---|
US (1) | US3535771A (de) |
AT (1) | AT267613B (de) |
CH (1) | CH500590A (de) |
DE (1) | DE1564608B2 (de) |
GB (1) | GB1137373A (de) |
NL (1) | NL6703638A (de) |
SE (1) | SE356636B (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3601888A (en) * | 1969-04-25 | 1971-08-31 | Gen Electric | Semiconductor fabrication technique and devices formed thereby utilizing a doped metal conductor |
US4213807A (en) * | 1979-04-20 | 1980-07-22 | Rca Corporation | Method of fabricating semiconductor devices |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL204025A (de) * | 1955-03-23 | |||
US2856320A (en) * | 1955-09-08 | 1958-10-14 | Ibm | Method of making transistor with welded collector |
US2967793A (en) * | 1959-02-24 | 1961-01-10 | Westinghouse Electric Corp | Semiconductor devices with bi-polar injection characteristics |
NL252131A (de) * | 1959-06-30 | |||
US3319138A (en) * | 1962-11-27 | 1967-05-09 | Texas Instruments Inc | Fast switching high current avalanche transistor |
US3341375A (en) * | 1964-07-08 | 1967-09-12 | Ibm | Fabrication technique |
-
1966
- 1966-05-23 DE DE1966S0103928 patent/DE1564608B2/de active Granted
-
1967
- 1967-03-08 NL NL6703638A patent/NL6703638A/xx unknown
- 1967-05-19 US US639885A patent/US3535771A/en not_active Expired - Lifetime
- 1967-05-22 CH CH716467A patent/CH500590A/de not_active IP Right Cessation
- 1967-05-22 AT AT475467A patent/AT267613B/de active
- 1967-05-22 GB GB23602/67A patent/GB1137373A/en not_active Expired
- 1967-05-23 SE SE07246/67A patent/SE356636B/xx unknown
Also Published As
Publication number | Publication date |
---|---|
AT267613B (de) | 1969-01-10 |
NL6703638A (de) | 1967-11-24 |
US3535771A (en) | 1970-10-27 |
DE1564608A1 (de) | 1970-05-14 |
CH500590A (de) | 1970-12-15 |
SE356636B (de) | 1973-05-28 |
GB1137373A (en) | 1968-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1197548C2 (de) | Verfahren zum herstellen von silizium-halbleiterbauelementen mit mehreren pn-uebergaengen | |
DE975179C (de) | Verfahren zur Herstellung eines Flaechengleichrichters oder Flaechentransistors | |
DE1929093C3 (de) | Halbleiterflächendiode | |
EP0002433A2 (de) | Verfahren zum Herstellen von Silicium-Photoelementen | |
DE1439935A1 (de) | Halbleitereinrichtung und Verfahren zu deren Herstellung | |
DE1614393A1 (de) | Halbleiteranordnung | |
DE1564191B2 (de) | Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen | |
DE1302005B (de) | ||
DE2324780B2 (de) | Verfahren zum herstellen eines halbleiterbauelements | |
DE2823973A1 (de) | Verfahren zur herstellung eines halbleiters und nach diesem verfahren hergestellter halbleiter | |
DE2531003B2 (de) | Verfahren fuer die ionenimplantation in einem halbleitersubstrat durch eine ueber der zu dotierenden zone liegende schutzschicht hindurch | |
DE2340142A1 (de) | Verfahren zum herstellen von halbleiteranordnungen | |
DE1018558B (de) | Verfahren zur Herstellung von Richtleitern, Transistoren u. dgl. aus einem Halbleiter | |
DE1814747C2 (de) | Verfahren zum Herstellen von Feldefekttransistoren | |
DE2517252A1 (de) | Halbleiterelement | |
DE2031831A1 (de) | Halbleiterdiode und Verfahren zu ihrer Herstellung | |
DE1639262A1 (de) | Halbleiterbauelement mit einer Grossflaechen-Elektrode | |
DE1816748C3 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE1564608B2 (de) | Verfahren zum herstellen eines transistors | |
DE1564608C3 (de) | Verfahren zum Herstellen eines Transistors | |
DE1521414A1 (de) | Verfahren zum Aufbringen von nebeneinander liegenden,durch einen engen Zwischenraum voneinander getrennten Metallschichten auf eine Unterlage und unter Anwendung dieses Verfahrens hergestellter Gegenstand | |
DE1806980A1 (de) | Halbleiter-Bauelement | |
DE1029936B (de) | Legierungs-Verfahren zum Herstellen von p-n-Schichten | |
DE68923056T2 (de) | Halbleiteranordnung mit kurzgeschlossener Anode und Verfahren zu deren Herstellung. | |
DE2130624A1 (de) | Verfahren zur Herstellung ultraduenner Halbleiter-Wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
EHJ | Ceased/non-payment of the annual fee |