DE1499843C

DE1499843C - Arrangement with at least one storage cell with several transistors

Info

Publication number: DE1499843C
Authority: DE
Inventors: Joseph Richard Trenton N J Burns (V St A )
Original assignee: RCA Corp
Current assignee: RCA Corp
Publication date: 1971-07-15

Description

abnehmbar ist, über eine erste bzw. zweite Impedanz -io zusätzlichen fünften Transistors enthaltende, den in getrennten Stromkreisen mit einem zweiten Schal- Strompfad des zweiten Transistors überbrückende tungspunkt gekoppelt sind, ferner mit einer Schal- zweite Parallelschaltung,. eine den Strompfad eines tungsanordnung, durch die die Ausgangselektroden sechsten und eines siebten zusätzlichen Transistors des ersten und zweiten Transistors über Kreuz mit enthaltende, das eine Impedanzelement überbrükden Steuerelektroden des zweiten bzw. ersten Tran- 15 kende dritte Parallelschaltung, und eine den Stromsistors gekoppelt sind, und mit zusätzlichen Tran- pfad des siebten Transistors und eines zusätzlichen sistoren gleichen Leitungstyps, die zum Teil den achten Transistors, enthaltende, das zweite Impedanz-Impedanzen parallel geschaltet sind. element überbrückende vierte Parallelschaltung auf-Es ist bekannt, schnell arbeitende Speicher für weist, daß die Steuerelektroden des dritten und achten Datenverarbeitungsanlagen aus einer Anzahl aktiver 20 Transistors zusammen an eine erste Eingangsschal-Speicherelemente oder Speicherzellen aufzubauen. tung anschließbar sind, daß die Steuerelektroden des Für eine Erhöhung der Arbeitsgeschwindigkeit sol- fünften und sechsten Transistors zusammen an eine eher Speicher ist es nicht nur wichtig, daß die ein- zweite Eingangsschaltung anschließbar sind und daß zelnen Speicherzellen mit der maximal möglichen die Steuerelektroden des vierten und siebten Tran-Arbeitsgeschwindigkeit arbeiten, sondern auch, daß as sistors zusammen an eine dritte Eingangsschaltung die Information zerstörungsfrei aus dem Speicher anschließbar sind, herausgelesen werden kann. Eine weitere Erhöhung
der Arbeitsgeschwindigkeit ist, beispielsweise in
einem wortorganisierten Speicher, zu erreichen, wenn
mehr als ein Informationswort zur gleichen Zeit aus 30
dem Speicher herausgelesen werden kann.is removable, via a first or second impedance -io containing an additional fifth transistor, which are coupled in separate circuits with a second switching current path of the second transistor bridging connection point, furthermore with a switching second parallel connection. a circuit arrangement through which the output electrodes of the sixth and a seventh additional transistor of the first and second transistor are crossed, the control electrodes of the second and first transistors bridging an impedance element, and a third parallel circuit coupled to the current transistor, and with additional transistors of the seventh transistor and an additional transistor of the same conductivity type, some of which contain the eighth transistor and are connected in parallel with the second impedance impedances. element bridging fourth parallel connection-It is known to build fast-working memory for having the control electrodes of the third and eighth data processing systems from a number of active 20 transistors together to a first input circuit memory elements or memory cells. It is not only important that the one second input circuit can be connected and that individual memory cells with the maximum possible the control electrodes of the fourth and seventh Tran operating speed work, but also that as sistors together to a third input circuit, the information can be connected non-destructively from the memory, can be read out. Another increase
the working speed, for example in
a word-organized memory to reach when
more than one information word at the same time from 30
can be read out of the memory.

Bei einem bekannten aktiven Speicher bestehen die Speicherzellen aus Flip-Flops, und die gesamte Speicheranordnung ist als integrierte Schaltung auf-In a known active memory, the memory cells consist of flip-flops, and the whole Memory arrangement is designed as an integrated circuit

gebaut. Ein Erfordernis, das in der Praxis an inte- 35 teilen, die benötigt werden, wenn die Speicherzelle als grierte Schaltungen, die aktive Elemente enthalten, Teil eines wortorganisierten Speichers verwendet gestellt wird, besteht darin, daß der Leistungs- wird, · 'built. A requirement that in practice has to do with elements that are required when the memory cell is used as a integrated circuits that contain active elements, part of a word-organized memory is used is put, consists in the fact that the performance becomes, '

verbrauch im Gleichgewichts- oder Ruhezustand sehr F i g. 2 ein Schaltbild eines Feldeffekttransistors,consumption in a state of equilibrium or rest is very F i g. 2 a circuit diagram of a field effect transistor,

niedrig sein muß. Wenn die aktiven Elemente Flip- der als Arbeitsimpedanz für ein aktives Flip-Flop-Flops sind, kommt diese Forderung im wesentlichen 40 Element der in Fig. 1 dargestellten Speicherzelle gedarauf hinaus, daß die Arbeitsimpedanzen für die schaltet ist, undmust be low. When the active elements use flip-flops as a working impedance for an active flip-flop are, this requirement is essentially followed by 40 elements of the memory cell shown in FIG addition, that the working impedance for which is switched, and

Verstärkervorrichtungen im Flip-Flop so groß wie F i g. 3 ein Blockschaltbild eines wortorganisiertenAmplifying devices in the flip-flop as large as F i g. 3 is a block diagram of a word-organized

möglich und die Speisespannungen so klein wie mög- Speichers, bei dem Speicherzellen des in F i g. 1 darlieh sein sollen. Die Umschaltzeit eines Flip-Flops gestellten Typs verwendet und jeweils zwei Inforist aber bekanntlich direkt proportional den Werten 45 mationswörter gleichzeitig herausgelesen werden der Arbeitsimpedanzen und umgekehrt proportional können.possible and the supply voltages as small as possible memory, in the memory cells of the in FIG. 1 loan meant to be. The switching time of a flip-flop type used and two informists each but it is known that 45 mation words can be read out at the same time in direct proportion to the values the working impedances and inversely proportional.

der Speisespannung. Um die sich hieraus ergeben- Als erstes soll die in Fig. 1 als Ausführungsbeispielthe supply voltage. In order to obtain the results from this, the first is the one shown in FIG. 1 as an exemplary embodiment

den Schwierigkeiten zu vermeiden, ist- es beispiels- der Erfindung dargestellte Speicherzelle beschrieben weise aus den USA.-Patentschriften 2 874 315 und und ihre verschiedenen Anwendungsmöglichkeiten 3 114 049 bekannt, den Kollektorwiderständen der 5° diskutiert werden. Anschließend wird auf zusätzliche Transistoren eines Flip-Flops zusätzliche Transistoren
parallel zu schalten, die beim Sperren des betreffenden Transistors kurzzeitig aufgetastet werden. Während der zusätzliche Transistor aufgetastet ist, hat die
Impedanz im Kollektorkreis des betreffenden Tran- 55
sistors einen sehr kleinen Wert, so daß die am Kollektor des zu sperrenden Transistors wirksamen Kapazitäten rasch aufgeladen werden und ein steiler
Spannungsanstieg am Kollektor, des sperrenden Transistors und damit ein rasches Umschalten des Flip- 60 besonders für integrierte Schaltungen eignen. Flops gewährleistet sind. Zwei Typen von Feldeffekttransistoren mit isolier-To avoid the difficulties, the memory cell shown in the invention is described, for example, from the USA patents 2,874,315 and and their various possible uses 3,114,049, the collector resistances of 5 ° are discussed. Then additional transistors are added to a flip-flop
to connect in parallel, which are briefly gated when the transistor in question is blocked. While the additional transistor is switched on, the
Impedance in the collector circuit of the relevant trans- 55
sistor has a very small value, so that the effective capacities at the collector of the transistor to be blocked are charged quickly and a steep one
Voltage rise at the collector, the blocking transistor and thus a rapid switching of the flip-60 particularly suitable for integrated circuits. Flops are guaranteed. Two types of field effect transistors with isolating

Der vorliegenden Erfindung liegt, ausgehend von ter Steuerelektrode sind für die hier beschriebenen diesem Stand der Technik, die Aufgabe zugrunde, die Schaltungen besonders geeignet, nämlich Dünn-Schaltgeschwindigkeit einer Anordnung mit solchen schichttransistoren (TFT) /und Metall-Oxyd-Tran-Flip-Flop-Speicherzellen weiter zu erhöhen, ohne die 65 sistoren (MOS-FET).The present invention is based on the control electrode are for those described here This prior art is based on the object of making the circuits particularly suitable, namely thin switching speed an arrangement with such layer transistors (TFT) / and metal-oxide-Tran flip-flop memory cells to increase further without the 65 transistors (MOS-FET).

Arbeitsimpedanzen der über Kreuz gekoppelten Tran- Es gibt Feldeffekttransistoren mit isolierter Steuer-Working impedances of the cross-coupled tran- There are field effect transistors with isolated control

sistoren der Speicherzelle verkleinern und damit die elektrode, die dem Stromerhöhungstyp, und solche, Verlustleistung im Ruhezustand vergrößern zu müs- die dem Stromdrosselungstyp angehören. Für die vor-reduce the size of the memory cell's sistors and thus the electrode, which is of the current increase type, and those, To increase power loss in the idle state, they must belong to the current throttling type. For the

Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet. Advantageous further developments and refinements of the invention are characterized in the subclaims.

Die Erfindung wird an Hand der Zeichnung näher erläutert; es zeigtThe invention is explained in more detail with reference to the drawing; it shows

F i g. 1 ein Schaltbild eines Ausführungsbeispieles einer Speicherzelle gemäß der Erfindung mit einer neuartigen Ausgangsschaltung und anderen Bau-F i g. 1 shows a circuit diagram of an embodiment of a memory cell according to the invention with a novel output circuit and other construction

Schaltungen eingegangen, durch die die neue, Flip-Flop-artige Speicherzelle für die Verwendung in einem wortorganisierten Speicher angepaßt werden kann.Circuits have been received to make the new flip-flop-like memory cell suitable for use in can be adapted to a word-organized memory.

Die Speicherzelle gemäß der Erfindung enthält eine Anzahl aktiver Vorrichtungen, z. B. Transistoren. Bei dem dargestellten Ausführungsbeispiel werden Feldeffekttransistoren, insbesondere Feldeffekttransistoren mit isolierter Steuerelektrode verwendet, die sichThe memory cell according to the invention contains a number of active devices, e.g. B. Transistors. at the illustrated embodiment are field effect transistors, in particular field effect transistors used with insulated control electrode, which is

liegende Erfindung sind Transistoren, des Stromerhöhungstyps besonders interessant. Wenn ein solches Bauelement vom Stromerhöhungstyp in Betrieb ist, fließt im Strompfad zwischen Quelle und Abfluß nur ein kleiner Strom, wenn Steuerelektrode und Quelle auf der gleichen Spannung liegen. Zwischen Quelle und Abfluß fließt ein Strom, wenn die Spannung an der Steuerelektrode in einem bestimmten Sinne bezüglich der Quelle vergrößert wird.The present invention are transistors of the current increasing type especially interesting. When such a step-up type device is in operation is, only a small current flows in the current path between source and drain if control electrode and Source are at the same voltage. A current flows between the source and drain when the voltage at the control electrode is enlarged in a certain sense with respect to the source.

Im wesentlichen wird die Leitfähigkeit des Halbleitermaterials im leitenden Strompfad zwischen Quelle und Abfluß durch die zwischen Steuerelektrode und Quelle liegende Spannung gesteuert. Wenn der Halbleiter aus N-leitendem Material besteht, fließt ein Strom zwischen Quelle und Abfluß, wenn die Steuerelektrode bezüglich der Quelle positiv ist.Essentially, the conductivity of the semiconductor material in the conductive current path is between Source and discharge controlled by the voltage between the control electrode and the source. When the semiconductor is made of N-conductive material, a current flows between the source and drain when the Control electrode is positive with respect to the source.

Der Flip-Flop-Teil der in Fig. 1 dargestellten Speicherzelle enthält einen ersten und einen zweiten Feldeffekttransistor 10, 20, die als N-leitende Transistoren dargestellt sind und deren Abfluß über eine vernachlässigbare Impedanz mit der Steuerelektrode des jeweils anderen Transistors gekoppelt ist. Die Quellen des ersten und zweiten Transistors sind jeweils mit einem ersten Schaltungspunkt verbunden, der hier Masse ist. Der Abfluß des ersten Transistors 10 ist über ein Impedanzelement 12 mit einem zweiten Schaltungspunkt 16 verbunden, an dem eine Spannung von + V_a Volt von einer Spannungsquelle 14 liegt, deren positive Klemme mit dem zweiten Schaltungspunkt 16 und deren negative Klemme mit Masse verbunden ist. Ein zweites Impedanzelement 22 ist zwischen den Abfluß des zweiten Transistors 20 und den zweiten Schaltungspunkt 16 geschaltet.The flip-flop part of the memory cell shown in FIG. 1 contains a first and a second field effect transistor 10, 20, which are shown as N-conducting transistors and whose outflow is coupled via a negligible impedance to the control electrode of the respective other transistor. The sources of the first and second transistor are each connected to a first node, which is ground here. The outflow of the first transistor 10 is connected via an impedance element 12 to a second circuit point 16, at which a voltage of + V _a volts is from a voltage source 14, the positive terminal of which is connected to the second circuit point 16 and the negative terminal of which is connected to ground. A second impedance element 22 is connected between the drain of the second transistor 20 and the second circuit point 16.

Damit das Flip-Flop im Ruhezustand einen möglichst geringen Leistungsverbrauch hat, sind die Werte von F_n und der Impedanzelemente 12, 22 so gewählt, daß sich die kleinste Ruheleistung ergibt, die sich mit der Stabilität des Flip-Flops als Ganzes vereinbaren läßt. V_a soll also so klein wie möglich und die Werte der Impedanzelemente 12, 22 sollen so groß wie möglich sein. Das Impedanzelement 12 kann beispielsweise ein weiterer Feldeffekttransistor 24 sein, der in der in F i g. 2 dargestellten Weise geschaltet ist, d. h., die Quelle ist mit dem Verbindungspunkt A und der Abfluß ist mit dem zweiten Schaltungspunkt 16 verbunden, während die Steuerelektrode direkt an den Abfluß angeschlossen ist. Auch das andere Impedanzelement 22 kann aus einem Feldeffekttransistor bestehen, der in entsprechender Weise zwischen einen Ausgangs-Verbindungspunkt B und den zweiten Schaltungspunkt 16 geschaltet ist.So that the flip-flop has the lowest possible power consumption in the idle state, the values of F _n and the impedance elements 12, 22 are selected so that the lowest idle power results that can be reconciled with the stability of the flip-flop as a whole. V _a should therefore be as small as possible and the values of the impedance elements 12, 22 should be as large as possible. The impedance element 12 can be, for example, a further field effect transistor 24, which is shown in the form shown in FIG. 2 is connected, that is, the source is connected to the connection point A and the drain is connected to the second connection point 16, while the control electrode is connected directly to the drain. The other impedance element 22 can also consist of a field effect transistor which is connected in a corresponding manner between an output connection point B and the second connection point 16.

Wenn die Arbeitsimpedanzelemente 12, 22 eines konventionellen Flip-Flops sehr hohe Werte haben, ist die Umschaltgeschwindigkeit des Flip-Flops entsprechend klein. Der Grund hierfür liegt darin, daß die zwischen Masse und den Ausgangs-Verbindungspunkt A bzw. B liegenden Kapazitäten durch die Arbeitsimpedanzen aufgeladen werden müssen. Um eine hohe Umschaltgeschwindigkeit zu erreichen, sind bei der in F i g. 1 dargestellten Schaltungsanordnung Parallelschaltungen niedriger Impedanz vorgesehen, die durch eine Kombination anderer N-leitender Feldeffekttransistoren gebildet werden, wie im folgenden erläutert wird.If the working impedance elements 12, 22 of a conventional flip-flop have very high values, the switching speed of the flip-flop is correspondingly low. The reason for this is that the capacitances lying between ground and the output connection point A or B must be charged by the working impedances. In order to achieve a high switching speed, the in FIG. 1, parallel circuits of low impedance are provided, which are formed by a combination of other N-conducting field effect transistors, as will be explained below.

Der Strompfad eines dritten Transistors 30 ist in Reihe mit dem Strompfad eines vierten Transistors 40 in der genannten Reihenfolge zwischen den Verbindungspunkt A und Masse geschaltet. Zwischen dem Verbindungspunkt B und Masse liegt der Strome pfad eines fünften Transistors 50 in Reihe mit dem Strompfad des vierten Transistors 40 in dieser Reihenfolge. Der Strompfad eines sechsten Tran-· sistors 60 ist in Reihe mit dem Strompfad eines siebten Transistors 70 zwischen den Verbindungspunkt A und die positive Klemme der Spannungsquelle 14 geschaltet, und der Strompfad eines achten Transistors 80 liegt in Reihe mit dem Strompfad des siebten Transistors 70 zwischen dem Verbindungspunkt B und dem Pluspol der Spannungsquelle 14. The current path of a third transistor 30 is connected in series with the current path of a fourth transistor 40 in the order mentioned between the connection point A and ground. Between the connection point B and ground, the current path of a fifth transistor 50 is in series with the current path of the fourth transistor 40 in this order. The current path of a sixth transistor 60 is connected in series with the current path of a seventh transistor 70 between the connection point A and the positive terminal of the voltage source 14, and the current path of an eighth transistor 80 is connected in series with the current path of the seventh transistor 70 the connection point B and the positive pole of the voltage source 14.

Die Steuerelektroden des dritten Transistors 30 und des achten Transistors 80 sind elektrisch zusammen an einen ersten Eingangssignalanschluß 82 angeschlossen. Die Steuerelektroden des fünften Transistors 50 und des sechsten Transistors 60 sind elektrisch zusammen an einen zweiten Eingangssignalanschluß 84 angeschlossen, und die Steuerelektroden des vierten Transistors 40 und des siebten Transistors 70 sind elektrisch zusammen an einen dritten Eingangssignalanschluß 86 angeschlossen.The control electrodes of the third transistor 30 and the eighth transistor 80 are electrically together connected to a first input signal terminal 82. The control electrodes of the fifth transistor 50 and the sixth transistor 60 are electrically connected together to a second input signal terminal 84 connected, and the control electrodes of the fourth transistor 40 and the seventh transistor 70 are electrically connected together to a third input signal terminal 86.

Die soweit beschriebene Speicherzelle hat ein weites Anwendungsgebiet. Die Zelle kann beispielsweise als eine Stufe eines Schieberegisters oder eines aktiven Speichers verwendet werden. Bei Verwendung in einem Schieberegister werden die Eingangssignalanschlüsse 82, 84 mit verschiedenen Ausgängen der vorangehenden Speicherzelle des Schieberegisters verbunden, wobei am einen dieser Eingangssignalanschlüsse ein verhältnismäßig hoher Signalpegel und am anderen ein relativ niedriger Signalpegel liegt.The memory cell described so far has a broad one Field of use. The cell can, for example, be used as a stage of a shift register or an active one Memory can be used. When used in a shift register, the input signal connections 82, 84 with different outputs of the preceding memory cell of the shift register connected, with a relatively high signal level and at one of these input signal connections the other has a relatively low signal level.

Dem Eingangssignalanschluß 86 werden Signale zum Verschieben der Information im Register zugeführt.The input signal terminal 86 is supplied with signals for shifting the information in the register.

Zur Erläuterung der Arbeitsweise der Speicherzelle soll angenommen werden, daß diese eine Stufe eines Schieberegisters bildet. Der Wert der Eingangssignale an den Anschlüssen 82, 84 beträgt dann etwa + V_a Volt bzw. Masse oder umgekehrt, je nach dem Zustand der vorangehenden Stufe des Registers. Die Spannung am dritten Eingangssignalanschluß 86 ist normalerweise Massepotential. Im Ruhe- oder Gleichgewichtszustand der Schaltungsanordnung sind daher sowohl der vierte als auch der siebte Transistor 40 bzw. 70 gesperrt, und es fließt wenig oder kein Strom durch den dritten bis achten Transistor 30 ... 80.To explain the mode of operation of the memory cell, it should be assumed that it forms a stage of a shift register. The value of the input signals at the connections 82, 84 is then approximately + V _a volts or ground or vice versa, depending on the state of the preceding stage of the register. The voltage at the third input signal terminal 86 is normally ground potential. In the quiescent or equilibrium state of the circuit arrangement, both the fourth and the seventh transistor 40 and 70, respectively, are therefore blocked, and little or no current flows through the third to eighth transistors 30... 80.

Wenn die Spannung am dritten Eingangssignalanschluß 86 während einer Verschiebeperiode auf + V_a Volt erhöht wird, werden Stromwege niedriger Impedanz parallel zum einen der Flip-Flop-Transistoren 10 oder 20 und zum Impedanzelement 22 oder 12 des anderen Flip-Flop-Transistors gebildet, was von den an den Eingangssignalanschlüssen 82,84 liegenden Spannungen abhängt. Es sei beispielsweise angenommen, daß die Spannung am ersten Eingangssignalpunkt 82 gleich -j- V_a Volt und die Spannung am zweiten Eingangssignalanschluß 84 gleich Massepotential seien. Wenn eine mit dem dritten Eingangssignalanschluß 86 verbundene Verschiebeimpulsquelle (dritte Eingangsschaltung 88) einen Ausgangsimpuls von + V₁₁ Volt liefert, werden der dritte und der achte Transistor 30 bzw. 80 durch die Spannung am Eingangssignalanschluß 82 und der vierte und der siebte Transistor 40 bzw. 70 durch den Verschiebeimpuls in den Zustand niedriger Impedanz ausgesteuert. Die Reihenschaltung aus dem dritten und vierten Transistor 30, 40 bildet dann einen Parallelstromweg niedriger Impedanz zwischen dem Ausgangs-Verbin-If the voltage at the third input signal terminal 86 is increased to + V _a volts during a shift period, current paths of low impedance are formed in parallel to one of the flip-flop transistors 10 or 20 and to the impedance element 22 or 12 of the other flip-flop transistor, which depends on the voltages applied to the input signal connections 82, 84. It is assumed, for example, that the voltage at the first input signal point 82 is equal to -j- V _a volts and the voltage at the second input signal terminal 84 is equal to ground potential. When a shift pulse source (third input circuit 88) connected to the third input signal terminal 86 provides an output pulse of + V ₁₁ volts, the third and eighth transistors 30 and 80, respectively, are switched by the voltage at the input signal terminal 82 and the fourth and seventh transistors 40 and 40, respectively. 70 driven into the low impedance state by the displacement pulse. The series connection of the third and fourth transistor 30, 40 then forms a parallel current path of low impedance between the output connec-

5 65 6

dungspunkt A und Masse, also parallel zum ersten tiver ist als V₀ Volt, d. h., wenn die Spannungsdiffe-connection point A and ground, i.e. parallel to the first tiver than V is ₀ volts, that is, if the voltage difference

Transistor 10. renz zwischen dem ersten und zweiten EingangssignalTransistor 10. rence between the first and second input signals

Gleichzeitig bilden der siebte und achte Transistor größer als V₀ Volt ist. In diesem Falle bleiben die 70, 80 einen Stromweg niedriger Impedanz vom Aus- Quellenverstärkertransistoren 60, 70, 80 im Zustand gangs-Verbindungspunkt B zur positiven Klemme 16 5 niedriger Impedanz vorgespannt und lassen die Ausder Spannungsquelle 14, also parallel zum Ausgangs- gangsspannungen an den zugehörigen Punkten A impedanzelement 22. Der dritte und vierte Transistor und B auf den vollen Endwert V₀ ansteigen. Außer-30, 40 bilden einen Stromweg niedriger Impedanz für dem ist die Impedanz des Parallelstromweges unter die rasche Entladung von am Verbindungspunkt A diesen Umständen wesentlich kleiner, da die Impewirksamen Kapazitäten und bringen die Spannung ίο danz des Strompfades eines Transistors eine inverse am Punkt A rasch auf Massepotential. Der siebte und Funktion der Spannung zwischen Quelle und Steuerachte Transistor 70, 80 bilden einen Stromweg nied- elektrode ist. Aus dieser Tatsache wird bei Verwenriger Impedanz zum raschen Aufladen der Kapa- dung der Speicherzelle als Speicherelement in einem zitäten am Punkt B, so daß die Spannung an diesem Speicher Nutzen gezogen, wie im folgenden erläutert Punkt rasch auf +V_a ansteigt. Das Flip-Flop kann 15 wird.At the same time, the seventh and eighth transistor form greater than V is ₀ volts. In this case, the 70, 80 remain a current path of low impedance from the output source amplifier transistors 60, 70, 80 in the state output connection point B to the positive terminal 16 5 low impedance and leave the output voltage source 14, i.e. parallel to the output input voltages at the associated points A impedance element 22. The third and fourth transistor and B rise to the full end value V _0. Besides -30, 40 form a current path of low impedance for which the impedance of the parallel current path is significantly smaller under the rapid discharge of at connection point A under these circumstances, since the impulse effective capacities and bring the voltage ίοdance of the current path of a transistor an inverse at point A quickly to ground potential. The seventh and function of the voltage between source and control eighth transistor 70, 80 form a current path is low electrode. From this fact, if there is less impedance for rapid charging of the capacity of the memory cell as a memory element in one instance at point B, use is made of the voltage at this memory, as the point explained below rises rapidly to + V _a. The flip-flop can turn 15.

als im gesetzten Zustand befindlich und eine binäre 1 F i g. 3 zeigt ein Blockschaltbild eines wortorganispeichernd angesehen werden, wenn die Ausgangs- sierten Speichersystems als Beispiel für einen Speispannungen diese Werte haben. Man beachte, daß eher, in dem Speicherzellen gemäß der Erfindung das Flip-Flop bei den erwähnten Eingangsspannungs- Verwendung finden können. Der Block 100 symbolibedingungen den beschriebenen Ausgangssignal- 20 siert eine Anordnung von Speicherzellen 102, die zustand sehr rasch annimmt, unabhängig davon, funktionell in Zeilen und Spalten angeordnet sind, welche Werte die Arbeitsimpedanzen 12, 22 haben. Jede Zeile des Speichers 100 vermag ein anderes Die Ausgangsspannungen nehmen außerdem diesen Informationswort, also eine Nachricht od. dgl., zu Zustand an, ohne daß es wie bisher erforderlich ist, speichern. Auf der linken Seite der Zeichnung ist ein daß sich die Flip-Flop-Transistoren 10, 20 und das 25 erster Decoder 104 dargestellt, der eine Anzahl von sie über Kreuz koppelnde Netzwerk erholen müssen. Wortleitungen W₁, W₂ ... W_x aufweist, die jeweilsthan being in the set state and a binary 1 F i g. 3 shows a block diagram of a word-organizing storage system if the output-based storage system has these values as an example of a supply voltage. Note that rather, in the memory cells according to the invention, the flip-flop can be used with the input voltage mentioned. The block 100 symbolizes the output signal described - an arrangement of memory cells 102, which assumes the state very quickly, regardless of whether they are functionally arranged in rows and columns, which values the working impedances 12, 22 have. Each line of the memory 100 is capable of a different one. The output voltages also accept this information word, that is to say a message or the like, to the state without it being necessary to store it as before. On the left-hand side of the drawing is shown that the flip-flop transistors 10, 20 and the 25 first decoder 104 must recover a number of them cross-coupling network. Word lines W ₁ , W ₂ ... W _x , each

Nach Beendigung des Verschiebeimpulses nehmen verschiedenen Zeilen der Speicherzellen zugeordnet alle Parallelstromwege durch die äußeren Transisto- sind, für jede Zeile des Speichers ist also eine Wortren wieder den Zustand hoher Impedanz an. Wenn leitung vorhanden. Rechts befindet sich ein zweiter die Spannung am zweiten Eingangssignalanschluß 84 30 Decoder 106 mit einer Anzahl von Ausgangs-Wortden Wert + V₀ hat und die Spannung am ersten Ein- leitungen W₁, W₂'... W_x'. Jede dieser letztgenanngangssignalanschluß 82 gleich Massepotential ist und ten Leitungen ist einer anderen Speicherzellenzeile der nächste Verschiebeimpuls angelegt wird, werden zugeordnet, und wieder ist für jede Zeile eine Leider vierte, fünfte, sechste und siebte Transistor in tung vorhanden. Jeder Speicherzellenzeile sind also den Zustand niedriger Impedanz ausgesteuert und 35 zwei Wortleitungen zugeordnet, eine vom Decoder bilden Parallelstromwege niedriger Impedanz zwi- 104 und eine zweite vom Decoder 106.
sehen dem Punkt B und Masse bzw. dem Punkt A Bei dem Speicher kann es sich um einen Typ han- und der positiven Klemme der Spannungsquelle 14. dein, der für jede Spalte des Speichers zwei Ziffern-Die Spannung am Punkt B nimmt dadurch sehr rasch leitungen aufweist. Die Ziffernleitung D_{1 a} ist also Massepotential an, während die Spannung am 40 die erste Ziffernleitung der Spalte 1, und die Leitung Punkt A sehr rasch von Massepotential auf H-F₀VoIt D₁₆ ist die zweite Ziffernleitung der Spalte 1. Alle ansteigt. Ziffernleitungen sind mit einem Block 110 verbunden,After the end of the shift pulse, all of the parallel current paths through the outer transistor are assigned to different rows of the memory cells, so for each row of the memory one word is again in the high impedance state. If there is a line. On the right there is a second, the voltage at the second input signal connection 84 30 decoder 106 with a number of output words has the value + V ₀ and the voltage at the first inputs W ₁ , W ₂ '... W _x '. Each of these last-mentioned input signal terminals 82 is equal to ground potential and th lines are assigned to a different memory cell row, the next shift pulse is applied, and unfortunately a fourth, fifth, sixth and seventh transistor is present for each row. The low impedance state is thus controlled for each memory cell row and two word lines are assigned; one from the decoder forms parallel current paths of low impedance between 104 and a second from the decoder 106.
see point B and ground or point A. The memory can be of one type and the positive terminal of the voltage source 14. your, which has two digits for each column of the memory - the voltage at point B therefore increases very quickly has lines. The digit line D _{1 a} is ground potential, while the voltage at 40 is the first digit line in column 1, and the line point A very quickly from ground potential to HF ₀ VoIt D ₁₆ is the second digit line in column 1. All rises. Digit lines are connected to a block 110 ,

Man beachte, daß der sechste, siebte und achte der Schaltungsanordnungen zum Einspeichern und Transistor 60, 70 bzw. 80 im leitenden Zustand als Herauslesen von Daten enthält. Diese Schaltungen Qüellenverstärker (Quellenfolger) arbeiten. Wie bi- 45 liefern also im Speicher zu speichernde Datenpolare Transistoren haben auch die hier verwendeten eingangssignal, und sie enthalten außerdem Lese-Feldeffekttransistoren einen Leitungsschwellwert, der schaltungen für abgefragte Signale. Ein Speicher der überschritten werden muß, damit der Strompfad des beschriebenen Art hat den Vorteil, daß zum Spei-Transistors eine niedrige Impedanz annimmt. Da bei ehern und Lesen von Information in einer Speicher-Verwendung in einem Schieberegister, wie erwähnt, 50 zelle dieselbe Ziffernleitung verwendet werden kann, die den Steuerelektroden dieser Transistoren züge- was besonders bei integrierten Speichern von Vorteil führte positivere Spannung den Wert + V₀ Volt hat ist, da die Anzahl von Leitungen hier möglichst nied- und da die Spannung höheren Pegels an den Aus- rig gehalten werden muß. Ein weiteres Merkmal, auf gangsverbindungspunkten A oder B den Endweit das noch eingegangen wird, besteht darin, daß zwei + V_a hat, kehrt offensichtlich jeder der leitenden 55 Wörter im Speicher, also zwei Datenzeilen, gleich-Transistoren 60, 70 oder 80 in den Zustand hoher zeitig aus dem Speicher herausgelesen werden kön-Impedanz zurück, bevor die Ausgangsspannung am nen, wobei das eine Wort durch den Decoder 104 zugehörigen Punkt A oder B den Wert V₀ Volt er- und das andere Wort durch den Decoder 106 adresreicht. In diesem Falle muß dann der restliche Strom siert wird.It should be noted that the sixth, seventh and eighth of the circuit arrangements for storing and including transistors 60, 70 and 80 in the conductive state for reading out data. These circuits source amplifiers (source followers) work. Like bi- 45, data polar transistors to be stored in the memory also have the input signal used here, and they also contain read field effect transistors a conduction threshold value, the circuits for interrogated signals. A memory that must be exceeded so that the current path of the type described has the advantage that it assumes a low impedance to the storage transistor. Since when reading and reading information in a memory use in a shift register, as mentioned, the same digit line can be used that pulls the control electrodes of these transistors - which is particularly advantageous with integrated memories, more positive voltage resulted in the value + V ₀ volts is because the number of lines here has to be as low as possible and since the voltage at a higher level has to be kept at the output. Another feature on through connection points A or B the Endweit which will be discussed, is that two + V _a has obviously versa each of the conductive 55 words in memory, that is, two lines of data equal to transistors 60, 70, or 80 in the state are high time read out from the memory Kgs impedance back before the output voltage at NEN, wherein said one word associated by decoder 104 point a or B is V ER- ₀ volts and the other word adresreicht by the decoder 106th In this case, the remaining current must then be sated.

zum Aufladen der Ausgangskapazität durch das eine 60 Die in F i g. 1 dargestellte Zelle entspricht der am oder andere Ausgangsimpedanzelement 12 oder 22 Schnittpunkt der Wortleitung W_x und der Ziffernfließen, das ja eine hohe Impedanz hat. Der erste und leitungen D_1n und D₁₆ befindlichen Speicherzelle. In zweite Transistor 10, 20 können also zwar rasch um- diesem Falle kann dann der erste Eingangssignalschalten, die Ausgangsspannung an den Punkten A anschluß 82 (F i g. 1) mit dem Eingangsende der und B kann jedoch ihre Gleichgewichtswerte nicht 65 Ziffernleitung D₁₆ und der zweite Eingangssignaiso schnell erreichen. anschluß 84 mit dem Eingangsende der Ziffern-for charging the output capacitance through the one 60 die in FIG. 1 corresponds to the intersection of the word line W _x and the digit flow, which has a high impedance, at or other output impedance element 12 or 22. The first memory cell located on _{lines D 1n} and D _16. In the second transistor 10, 20 , the first input signal can then switch quickly, the output voltage at the points A connection 82 (FIG. 1) with the input end of the and B can not, however, their equilibrium values 65 digit line D ₁₆ and quickly reach the second entrance signal. connection 84 with the input end of the digit

Ein noch schnelleres Arbeiten des Flip-Flops ist leitung D₁₀ verbunden sein. Wie erwähnt, sind dieseAn even faster operation of the flip-flop is line D _{10 to be} connected. As mentioned, these are

möglich, wenn das hochpegelige Eingangssignal posi- Ziffernleitungen allen Speicherzellen der ersten Spaltepossible if the high-level input signal is positive digit lines in all memory cells of the first column

gemeinsam. Der dritte Eingangssignalanschluß 86 kann sich am Eingangsende der Wortleitung W_x befinden, die vom Decoder 104 kommt, und bei der dritten Eingangsschaltung 88 kann es sich dann um eine Treiberstufe des Decoders handeln.together. The third input signal connection 86 can be located at the input end of the word line W _x , which comes from the decoder 104, and the third input circuit 88 can then be a driver stage of the decoder.

Der zweite Eingangssignalanschluß 84 ist an den Ausgang einer Eingangsschaltung 120 a angeschlossen, der eine kombinierte Zifferneingang-Leseausgangs-Schaltung darstellt. Diese Schaltung enthält einen ersten bipolaren PNP-Transistor 122 a und einen zweiten bipolaren NPN-Transistor 124 a, deren Emitterelektroden beide mit dem zweiten Eingangssignalanschluß 84 verbunden sind. Der Kollektor des Transistors 124 a ist direkt" mit einer positiven Klemme einer Spannungsquelle 126 a, die eine Spannung von F₀VoIt liefert, verbunden, die negative Klemme dieser Spannungsquelle liegt an Masse. Der Kollektor des Transistors 122 a ist über einen Widerstand 128 α an eine negative Klemme einer Spannungsquelle 130 α angeschlossen, die eine Spannung von V_c Volt liefert und deren positive Klemme an Masse liegt. Mit dem Kollektor des ersten bipolaren Transistors 122 a ist eine Ausgangsklemme 132 a verbunden. An die Basiselektroden des ersten und zweiten bipolaren Transistors 182 a, 124 α ist eine gemeinsame Eingangssignalquelle 134α, z.B. eine Treiberstufe, angeschlossen.The second input signal connection 84 is connected to the output of an input circuit 120 a, which represents a combined digit input-read output circuit. This circuit contains a first bipolar PNP transistor 122 a and a second bipolar NPN transistor 124 a, the emitter electrodes of which are both connected to the second input signal terminal 84. The collector of the transistor 124 a is directly connected to a positive terminal of a voltage source 126 a, which _{supplies a voltage of F 0} VoIt, the negative terminal of this voltage source is connected to ground. The collector of the transistor 122 a is via a resistor 128 α connected to a negative terminal of a voltage source 130 α, which supplies a voltage of V _c volts and whose positive terminal is connected to ground. with the collector of the first bipolar transistor 122 a, an output terminal 132 is connected a. at the base electrodes of the first and second bipolar A common input signal source 134α, for example a driver stage, is connected to the transistor 182a , 124α.

Für die andere Ziffernleitung D_{1 b} ist eine entsprechende, eine Zifferneingang-Leseausgangs-Schaltung darstellende Eingangsschaltung 120 b vorgesehen. Entsprechende Schaltungselemente der Schaltungen 120 q, 120 b sind mit gleichen Bezugszahlen versehen, wobei die Schaltungselemente der Schaltung 120 & durch den Index b unterschieden sind.For the other digit line D _{1 b} , a corresponding input circuit 120 b representing a digit input / read output circuit is provided. Corresponding circuit elements of circuits 120 q, 120 b are provided with the same reference numbers, the circuit elements of circuit 120 & being distinguished by the index b .

Die Eingangssignalquellen 134 a, 134 & liefern solche Ausgangssignale, daß die an einer Ziffernleitung auftretende Spannung entweder annähernd Massepotential ist oder einen Wert hat, der vorzugsweise positiver als V_a ist. Es sei beispielsweise die Eingangsschaltung 120 a betrachtet. Wenn die durch die Quelle 134 α gelieferte Spannung ihren niedrigeren Pegel annimmt, sind der erste bipolare Transistor 122a in den Flußbereich und der zweite bipolare Transistor 124 a in den Sperrbereich vorgespannt. Die Spannung an der Ziffernleitung D_{1 a} ist dann etwa gleich Massepotential. Wenn die durch die Eingangssignalquelle 134 a gelieferte Spannung ihren höheren Pegel annimmt, leitet der zweite Transistor 124 a, während der erste Transistor 122 a sperrt. Die Spannung an der Ziffernleitung D_{1 a} ist dann positiver als V_a Volt.The input signal sources 134 a, 134 & supply such output signals that the voltage appearing on a digit line is either approximately ground potential or has a value which is preferably more positive than V _a . For example, consider the input circuit 120a. When the voltage supplied by the source 134 α assumes its lower level, the first bipolar transistor 122 a are biased into the forward region and the second bipolar transistor 124 a into the blocking region. The voltage on the digit line D _{1 a} is then approximately equal to ground potential. When the voltage supplied by the input signal source 134 a assumes its higher level, the second transistor 124 a conducts, while the first transistor 122 a blocks. The voltage on the digit line D _{1 a} is then more positive than V _a volts.

Die in der Zelle gespeicherte Information kann mittels zweier Transistoren 140, 142 vom N-Typ herausgelesen werden, deren Strompfade in der angegebenen Reihenfolge zwischen den zweiten Schaltungspunkt 16 und die Ziffernleitung D_{1 a} geschaltet sind. Die Steuerelektrode des Transistors 140 ist an den Schaltungspunkt B angeschlossen, während die Steuerelektrode des Transistors 142 mit der Wortleitung W_x verbunden ist. Um ein gleichzeitiges Abfragen zweier Zeilen des Speichers zu ermöglichen, ist der Strompfad eines zusätzlichen Transistors 144 zwischen den Verbindungspunkt der Transistoren 140, 142 und die andere Ziffernleitung D₁₆ geschaltet. Die Steuerelektrode dieses letztgenannten Transistors ist mit der Wortleitung W_x verbunden.The information stored in the cell can be read out by means of two transistors 140, 142 of the N-type, the current paths of which are connected in the specified order between the second circuit point 16 and the digit line D _{1 a} . The control electrode of transistor 140 is connected to node B , while the control electrode of transistor 142 is connected to word line W _x . In order to enable two rows of the memory to be queried at the same time, the current path of an additional transistor 144 is connected between the connection point of the transistors 140, 142 and the other digit line D ₁₆ . The control electrode of this last-mentioned transistor is connected to the word line W _x .

Die Zelle des Speichers arbeitet folgendermaßen: Wenn die Binärziffer 1 in der Zelle gespeichert werden soll, liefert die Eingangssignalquelle 134 b eine Spannung hohen Pegels an die Basiselektroden der Transistoren 122 b, 124 b. Gleichzeitig liefert die Eingangssignalquelle 134 α ein Signal niedrigen Pegels. Die Spannung an der Ziffernleitung D_{1 a} ist dementsprechend annähernd Massepotential, während die Spannung der Ziffernleitung D_{1 b} positiver ist als V_a. Um die Information in der Speicherzelle zu speichern, wird die Spannung auf der Wortleitung W_x von Massepotential auf einen Wert erhöht, der positiver ist als V_a Volt. Die Transistoren 30, 40, 70, 80 werden dadurch in den leitenden Zustand vorgespannt und bilden Stromwege niedriger Impedanz parallel zum Impedanzelement 12 und zum ersten Transistor 10. Als Folge davon fällt die Spannung am Punkt A rasch auf Massepotential, wenn sie nicht schon vorher diesen Wert hatte, und die Spannung am Punkt B steigt rasch auf + V_a Volt an, wenn sie nicht schon vorher diesen Wert hatte.The cell of the memory operates as follows: When the binary digit 1 is to be stored in the cell, provides the input signal source 134 b is a high-level voltage to the base electrodes of the transistors 122 b, 124 b. At the same time, the input signal source 134 a supplies a signal of low level. The voltage on the digit line D _{1 a} is accordingly approximately ground potential, while the voltage of the digit line D _{1 b is} more positive than V _a . In order to store the information in the memory cell, the voltage on the word line W _{x is increased} from ground potential to a value which is more positive than V _a volts. The transistors 30, 40, 70, 80 are thereby biased into the conductive state and form low-impedance current paths parallel to the impedance element 12 and to the first transistor 10. As a result, the voltage at point A quickly drops to ground potential if it has not already been this Had value, and the voltage at point B rises rapidly to + V _a volts, if it had not already had this value.

Wenn andererseits die Eingangssignalquelle 134 a ein Signal hohen Pegels und die Eingangssignalquelle 134 b ein Signal niedrigen Pegels liefert, werden die Transistoren 40, 50, 60 und 70 beim Auftreten eines Wortimpulses in den leitenden Zustand ausgesteuert. In diesem Falle werden dann Stromwege niedriger Impedanz parallel zum zweiten Transistor 20 und zum Ausgangsimpedanzweg 12 gebildet. Die Spannung am Punkt A steigt dann rasch auf + V_a Volt an, während die Spannung am Punkt B rasch auf Massepotential abfällt.On the other hand, if the input signal source 134 a supplies a high level signal and the input signal source 134 b supplies a low level signal, the transistors 40, 50, 60 and 70 are switched to the conductive state when a word pulse occurs. In this case, current paths of low impedance are then formed in parallel with the second transistor 20 and with the output impedance path 12. The voltage at point A then rises rapidly to + V _a volts, while the voltage at point B drops rapidly to ground potential.

Zum Abfragen der in der Zelle des Speichers gespeicherten Daten kann entweder der Wortleitung W_x oder der Wortleitung W_x ein positiver Spannungspegel in einem Zeitpunkt zugeführt werden, in dem die Ausgänge der beiden Eingangssignalquellen 134 a, 134 b Signale niedrigen Pegels liefern. Wenn diese Quellen Ausgangssignale niedrigen Pegels liefern, werden die Spannungen auf den beiden Ziffernleitungen D_{1 a}, D_{1 b} durch die Emitterverstärkerwirkung der Transistoren 122 a, 122 b ungefähr auf Massepotential gehalten. Die Transistoren 30, 50, 60 und 80 der Speicherzelle werden dementsprechend gesperrt, und der Zustand der Speicherzelle kann sich nicht ändern.To query the data stored in the cell of the memory, either the word line W _x or the word line W _x can be supplied with a positive voltage level at a point in time at which the outputs of the two input signal sources 134 a, 134 b supply low-level signals. When these sources supply output signals of a low level, the voltages on the two digit lines D _{1 a} , D _{1 b} are kept approximately at ground potential by the emitter amplifier effect of the transistors 122 a, 122 b. The transistors 30, 50, 60 and 80 of the memory cell are accordingly blocked and the state of the memory cell cannot change.

Wenn in der Speicherzelle in diesem Zeitpunkt die Binärziffer 1 gespeichert ist, hat die Spannung am Verbindungspunkt B den Wert +V_a Volt. Diese Spannung läßt den Transistor 140 im Lesekreis leiten. Wenn die Spannung auf der Wortleitung W_x zu diesem Zeitpunkt ihren hohen Pegel annimmt, leitet auch der Transistor 142. Es fließt dann ein Strom von der positiven Klemme der Spannungsquelle 14 durch die Strompfade der Transistoren 140, 142, über die Ziffernleitung D_{1 a} und durch den Transistor 122 a und den Kollektorwiderstand 128 α zur Spannungsquelle 130 a. Dieser Stromfluß läßt am Kollektorwiderstand 128 a einen Spannungsabfall entstehen, der an der Ausgangsklemme 132 wahrgenommen und als Anzeige einer gespeicherten 1 ausgewertet werden kann. Wenn andererseits im Flip-Flop eine 0 gespeichert ist, liegt am Verbindungspunkt B Massepotential, der Transistor 140 sperrt, und es fließt kein Strom durch den Kollektorwiderstand 128 a. If the binary digit 1 is stored in the memory cell at this point in time, the voltage at connection point B has the value + V _a volts. This voltage causes transistor 140 in the read circuit to conduct. If the voltage on the word line W _x assumes its high level at this point in time, the transistor 142 also conducts. A current then flows from the positive terminal of the voltage source 14 through the current paths of the transistors 140, 142, via the digit line D _{1 a} and through the transistor 122 a and the collector resistor 128 α to the voltage source 130 a. This current flow causes a voltage drop to occur at the collector resistor 128 a, which can be perceived at the output terminal 132 and evaluated as an indication of a stored 1. If, on the other hand, a 0 is stored in the flip-flop, there is ground potential at the connection point B , the transistor 140 blocks, and no current flows through the collector resistor 128 a.

Die in der Zelle gespeicherte Information kann auch durch Anlegen einer Spannung hohen Pegels an die Wortleitung W_x' herausgelesen werden. In diesem Falle fließt Strom von der Spannungsquelle 14 durch die Transistoren 140,144, den Transistor 122 b und den Kollektorwiderstand 128 b in der zweitenThe information stored in the cell can also be read out by applying a high level voltage to the word line W _x ' . In this case, current flows from the voltage source 14 through the transistors 140, 144, the transistor 122 b and the collector resistor 128 b in the second

009 548/366009 548/366

Schaltung 120 b. wenn das Flip-Flop eine 1 speichert. Der Stromfluß durch den Widerstand 128 b erzeugt einen Spannungsabfall, der an der Ausgangsklemme 132 b wahrgenommen werden kann. Wenn die Zelle andererseits eine 0 speichert, befindet sich der Verbindungspunkt B auf Massepotential, der Transistor 140 sperrt, und am Kollektorwiderstand 128 b tritt kein Spannungsabfall auf.Circuit 120 b. when the flip-flop stores a 1. The current flow through the resistor 128 b produces a voltage drop which can be perceived at the output terminal 132 b. On the other hand, if the cell stores a 0, the connection point B is at ground potential, the transistor 140 blocks, and there is no voltage drop across the collector resistor 128 b.

Beim Betrieb der in F i g. 1 dargestellten Speicherzelle in einem Speicher der beschriebenen Art werden entsprechende Wortleitungen von den beiden Decodern 104, 106 (F i g. 3) bei einem Lesevorgang nie gleichzeitig erregt. Wenn zwei Wörter gleichzeitig aus dem Speicher herausgelesen werden sollen, wird die Wortleitung für die eine Zeile durch den Decoder 104 erregt, und die Information wird durch den den ersten ZiffernleitungenD₁ „, D_2a...D_m zugeordneten Leseverstärkern wahrgenommen. Die Wortleitung der anderen abzufragenden Zeile wird durch den Decoder 106 erregt, und die Information für dieses Wort wird von den Leseverstärkern wahrgenommen, die den anderen Ziffernleitungen D₁₀, D_2b...D_nb zugeordnet ' sind. Durch die Möglichkeit, zwei Wörter gleichzeitig aus dem Speicher herauslesen zu können, lassen sich viele Operationen in einer Datenverarbeitungsanlage in wesentlich kürzerer Zeit als bisher durchführen.When operating the in F i g. 1 in a memory of the type described, corresponding word lines are never excited simultaneously by the two decoders 104, 106 (FIG. 3) during a read operation. If two words are to be read out of the memory at the same time, the word line for the one row is excited by the decoder 104 and the information is perceived by the sense amplifier assigned to _{the first digit lines D 1} ″, D _2a ... D _m. The word line of the other row to be interrogated is excited by the decoder 106, and the information for this word is perceived by the sense amplifiers which are assigned to the other digit lines D ₁₀ , D _2b ... D _nb . The ability to read two words from the memory at the same time means that many operations in a data processing system can be carried out in a significantly shorter time than before.

In F i g. 1 sind die Transistoren 142, 144 mit den gemeinsamen Ziffernleitungen D₁₀ bzw. D₁₆ verbunden. Selbstverständlich könnten die Ausgänge dieser Transistoren Lesekreisen anderer Art zugeführt werden, die unabhängig von den Zifferntreibern sind. Statt der dargestellten Feldeffekttransistoren vom N-Typ können selbstverständlich auch solche Transistoren vom P-Typ verwendet werden, vorausgesetzt, daß die üblichen Änderungen in den Anschlüssen zu den Spannungsquellen, den Pegeln der Eingangssignale usw. vorgenommen werden und die Schreib-Lese-Schaltungen für die Steuerung von Transistoren des P-Leitungstyps angepaßt werden.In Fig. 1, the transistors 142, 144 are connected to the common digit lines D ₁₀ and D ₁₆ , respectively. Of course, the outputs of these transistors could be fed to reading circuits of other types which are independent of the digit drivers. Instead of the N-type field effect transistors shown, such P-type transistors can of course also be used, provided that the usual changes in the connections to the voltage sources, the levels of the input signals, etc. are made and the read-write circuits for the Control of transistors of the P conduction type can be adapted.

Claims

40 claims:

1. Arrangement with at least one memory cell with several, each one input and an output electrode defining a current path through the transistor, and a control electrode containing transistors belonging to the same conductivity type, of which a first and a second each with its input electrode with a first node and with its output electrode at which an output signal is removable, via a first or second impedance in separate circuits are coupled to a second node, further to a circuit arrangement through which the output electrodes of the first and second transistor crossed with the control electronics. of the second and first transistor, respectively, and are the same with additional transistors Line type, some of which are connected in parallel to the impedances, characterized in that that the memory cell is one of the current paths of a third transistor (30) and an additional fourth transistor (40) containing the current path of the first transistor (10) bridging first parallel circuit, one of the current paths of the fourth transistor (40) and of an additional fifth transistor (SO) containing the current path of the second transistor

(20) bridging second parallel circuit, one containing the current path of a sixth and a seventh additional transistor (60 or 70), the one impedance element (12). bridging third parallel circuit and the current path of the seventh transistor (70) and an additional eighth transistor (80) containing, the second impedance element (22) bridging fourth parallel circuit that the control electrodes of the third and eighth transistor (30 and 80) together a first input circuit (120 b) can be connected, that the control electrodes of the fifth and sixth transistors (SO and 60, respectively) can be connected together to a second input circuit (120 α) and that the control electrodes of the fourth and seventh transistor are connected together to a third input circuit ( 88) can be connected.

2. Arrangement according to claim 1, characterized in that the interconnected control electrodes of the third and eighth transistor (30 and 80) and the interconnected control electrodes of the fifth and sixth transistor (50 and 60) from the first and second input circuit ( 120 b or 12Oq) signals of opposite binary values can be supplied.

3. Arrangement according to claim 1 or 2, characterized in that the transistors from There are field effect transistors, the input and output electrodes of which are determined by the source and Drain electrode are formed.

4. Arrangement according to claim 3, characterized in that the two impedances (12, 22) consist of a ninth or tenth field effect transistor (24 in FIG. 2) of the mentioned conductivity type that the ninth transistor with its drain electrode connected to the second circuit point (16) and with his Current path in the circuit between the second node and the output electrode of the first transistor (10) is connected, that the tenth transistor with its drain electrode on connected to the second circuit point (16) and with its current path in the circuit between the second node and the output electrode of the second transistor (20) is connected, and that the control electrodes of the ninth and tenth transistor each with the Drain electrode of the associated transistor are connected.

5. Arrangement according to claim 3 or 4, characterized in that the current paths of an eleventh and a twelfth field effect transistor (140 or 144) of the mentioned conductivity type in series between the first output circuit (12Qb) and one at a fixed potential (+ F ₀ ) lying circuit point are connected that the control electrode of the eleventh transistor (140) is connected to the drain electrode of the first or second transistor (10 or 20) and that the control electrode of the twelfth transistor (144) is connected to a control signal terminal (W _x ') .

6. Arrangement according to claim 5, characterized in that the current paths of the eleventh Transistor (140) and a thirteenth transistor (142) in the specified order between

see the point of fixed potential (+ V _a ) and the second input circuit (120 ä) are connected and that the control electrode of the thirteenth transistor (142) is connected to a second control signal terminal (86).

7. Arrangement according to claim 6, characterized in that the control electrode of the twelfth or thirteenth transistor (144 or 142) with the control electrodes of the fourth and seventh Transistor (40 or 70) are connected.

1 sheet of drawings