DE10134100A1

DE10134100A1 - Production of integrated semiconductor circuit comprises forming first electrically insulating layer on semiconductor substrate, applying and structuring mask layer, etching trenches in insulating layer, and further processing

Info

Publication number: DE10134100A1
Application number: DE10134100A
Authority: DE
Inventors: Matthias Uwe Lehr
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-07-13
Filing date: 2001-07-13
Publication date: 2002-10-02

Abstract

Production of an integrated semiconductor circuit comprises forming a first electrically insulating layer (2) on a semiconductor substrate (1); applying and structuring a mask layer; etching trenches in the insulating layer; depositing an electrically conducting material; removing the conducting material up to the upper edge of the trenches to produce strip conductors (15); depositing a second electrically insulating layer (4); and etching. Before the mask layer is applied, an etch stop layer (3) made from an electrically insulating material is applied so that the trench is etched through the etch stop layer and extends up to the upper side of the etch stop layer. Preferred Features: The etch stop layer is made from silicon nitride and is directly applied to the first insulating layer. The etch stop layer has a thickness of 3-30 nm.

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer in tegrierten Halbleiterschaltung mit einer Leiterbahnebene, wo bei das Verfahren die folgende Reihenfolge von Schritten auf weist:
The invention relates to a method for producing an integrated semiconductor circuit with a conductor track level, where the method has the following sequence of steps:

a) producing a first electrically insulating layer a semiconductor substrate,
b) applying and structuring a mask layer,
c) etching trenches in the first insulating layer,
d) depositing an electrically conductive material, wherein the trenches are filled and the conductive material over the trenches form a coherent layer,
e) removing the conductive material up to the top edges of the Trenches, so that separate conductor tracks in the trenches stand,
f) depositing a second electrically insulating layer and
g) performing an etching process in which, with the aid of a Etchant a contact hole for contacting a conductor path is etched.

Die Erfindung betrifft ferner eine integrierte Halbleiter schaltung mit einer Leiterbahnebene, wobei die Halbleiter schaltung Leiterbahnen, die nach dem Damascene-Verfahren in eine erste Schicht aus einem elektrisch isolierenden Material eingelassen sind, und oberhalb der Leiterbahnen und der er sten Schicht eine zweite Schicht aus einem elektrisch isolie renden Material aufweist.The invention further relates to an integrated semiconductor circuit with a conductor track level, the semiconductor circuit interconnects, which according to the Damascene process a first layer of an electrically insulating material are embedded, and above the conductor tracks and he most layer, a second layer of electrical insulation material.

Das oben genannte Verfahren wird zur Herstellung von Leiter bahnen eingesetzt, die in eine Oxidschicht eines Halbleiter substrats eingelassen sind und von oben stellenweise durch Kontaktöffnungen kontaktiert werden. Aufgrund der Einbettung der Leiterbahnen in eine Oxidschicht wird ein solches Verfah ren als Damascene-Verfahren bezeichnet in Abgrenzung zu Ver fahren, bei denen eine leitende Schicht auf eine planare Iso latorschicht aufgebracht, strukturiert und dadurch zu Leiter bahnen geformt wird. Die freiliegenden Flächen der Leiterbah nen werden anschließend mit einer weiteren Isolatorschicht bedeckt.The above process is used to manufacture conductors tracks used in an oxide layer of a semiconductor are embedded and in places from above Contact openings can be contacted. Because of the embedding Such a method is used for the conductor tracks in an oxide layer ren referred to as Damascene process in contrast to Ver drive where a conductive layer on a planar iso lator layer applied, structured and thus to conductor webs is formed. The exposed areas of the conductor rail NEN then with another layer of insulator covered.

Bei beiden Herstellungsverfahren wird eine Leiterbahn von al len Seiten durch die untere und die obere Oxidschicht iso liert. Die elektrische Kontaktierung erfolgt von oben durch die zweite Oxidschicht hindurch. Die Kontakte werden dort in die zweite Oxidschicht eingebracht, wo unter ihr eine Leiter bahn verläuft. Mit Hilfe justierter Maskenstrukturen kann ei ne Justierung zur bereits hergestellten Leiterbahn in latera ler Richtung erreicht werden.In both manufacturing processes, a conductor track from al len sides through the lower and the upper oxide layer iso profiled. The electrical contact is made from above through the second oxide layer. The contacts are in there introduced the second oxide layer, where there is a ladder below it railway runs. With the help of adjusted mask structures, egg ne adjustment to the already made conductor track in latera direction.

Wie die meisten integrierten Halbleiterstrukturen werden auch Leiterbahnen in vielen Metallisierungsebenen so klein wie möglich dimensioniert. Die untere Grenze für die Breite einer Leiterbahn und für die Abmessungen eines Kontaktlochs sind durch die Strukturbreite der jeweiligen Herstellungstechnolo gie vorgegeben. Integrierte Halbleiterstrukturen werden mit seitlichen Abmessungen teilweise genau dieser Strukturbreite hergestellt.Like most integrated semiconductor structures, too Conductor tracks in many metallization levels as small as possible dimensioned. The lower limit for the width of one Track and for the dimensions of a contact hole are due to the structure of the respective manufacturing technology specified. Integrated semiconductor structures are included lateral dimensions partly exactly this structure width manufactured.

Bei jeder lithographischen Strukturierung führen Lagefehler zu Verformungen und Versetzungen der herzustellenden Struktu ren gegenüber ihrer Soll-Lage. Die Versetzungen müssen mög lichst klein gehalten werden und innerhalb vorgegebener Tole ranzen liegen, insbesondere bei übereinanderliegenden und elektrisch miteinander zu verbindenden Strukturen. Andern falls ist eine erfolgreiche Kontaktierung nicht möglich.Any lithographic structuring leads to position errors for deformations and dislocations of the structure to be manufactured compared to their target position. The transfers must be possible be kept as small as possible and within the specified tol satchels lie, especially with one another Structures to be electrically connected to one another. other if successful contacting is not possible.

Wenn eine Leiterbahnebene durch eine darüberliegende Oxid schicht hindurch mit Kontaktöffnungen kontaktiert wird, kommt es vor, daß die Kontaktöffnungen nicht genau die Leiterbahnen treffen, sondern nur die Seitenkanten von Leiterbahnen frei legen oder in dem unteren Oxid zwischen benachbarten Leiter bahnen münden. Solche an falscher Stelle auf teilweise zwi schen die Leiterbahnen geratene Kontaktöffnungen führen zu Kurzschlüssen, wenn sie sich zu nahe an der benachbarten Lei terbahn befinden und im Rahmen der Kontaktlochfüllung mit ei nem Metall oder sonstigen elektrischen Leiter gefüllt werden.If a conductor level through an overlying oxide layer is contacted with contact openings it that the contact openings are not exactly the conductor tracks meet, but only the side edges of conductor tracks place or in the lower oxide between adjacent conductors pathways. Such in the wrong place on partially between Contact openings that get into the conductor tracks lead to Short circuits if they are too close to the neighboring lei terbahn and within the contact hole filling with egg metal or other electrical conductors.

Der leitende Kontakt führt vor allem deshalb leicht zu Kurz schlüssen, weil der Prozeß der Kontaktlochätzung stets etwas länger durchgeführt wird, als zur Erreichung der Oberseite der Leiterbahnen erforderlich. Eine gewisse zeitliche Verlän gerung dieses Ätzprozesses ist sogar erforderlich, um eine sichere elektrische Verbindung zwischen der einzubringenden Kontaktlochfüllung und der Leiterbahn herzustellen. Wird je doch eine Leiterbahn ganz oder teilweise verfehlt, so gräbt sich das Kontaktloch an der Seitenwand der Leiterbahn entlang in die Tiefe und nähert sich - auch durch seine mit zunehmen der Ätzdauer wachsenden Querschnitt - in Richtung der benach barten Leiterbahn. Durch den anisotropen Kontaktlochätzprozeß kann bei sehr langer Ätzdauer auch eine Leiterbahn einer tie feren Metallisierungsebene kontaktiert werden.The main reason for this is that the contact leads to short conclude because the contact hole etching process is always something is carried out longer than to reach the top of the conductor tracks required. A certain time extension This etching process is even necessary in order to achieve a secure electrical connection between the to be inserted Contact hole filling and the conductor track. Will ever but a trace is completely or partially missing, so digs the contact hole along the side wall of the conductor track in depth and approaching - also by taking it with you the etching time growing cross section - in the direction of the neighboring beard trace. Through the anisotropic contact hole etching process If the etching time is very long, a conductor track of a tie further metallization level can be contacted.

Zumindest die Kontaktierung tiefer gelegener Leiterbahnen läßt sich durch eine hinreichend kleine Dauer der Kontakt lochätzung vermeiden. Zwischen benachbarten Leiterbahnen be steht jedoch auch dann die Gefahr eines Kurzschlusses, da be nachbarte Leiterbahnen sich auf derselben Höhe auf dem Sub strat befinden und auf dieser Höhe kontaktiert werden müssen.At least the contacting of lower-lying conductor tracks can be achieved through a sufficiently short duration of contact avoid hole etching. Be between adjacent traces However, there is also the risk of a short circuit, since be neighboring conductor tracks are at the same height on the sub strat and must be contacted at this height.

Es ist die Aufgabe der vorliegenden Erfindung, die Gefahr ei nes Kurzschlusses zwischen benachbarten Leiterbahnen infolge versetzter Kontaktanschlüsse zu vermeiden, zumindest aber deutlich zu verringern.It is the object of the present invention to avoid the risk short circuit between adjacent conductor tracks as a result to avoid staggered contact connections, at least decrease significantly.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß
This object is achieved in that

- Before applying the mask layer in step b) Etch stop layer made of an electrically insulating material, which is etched more slowly by the etchant than it and the second electrically insulating layer is brought so that the trench through the etch stop layer is etched through and extends to the top of the etch stop layer extends, and
- That the etching process for the contact hole etching after reaching the conductor tracks and the etch stop layer is terminated before the etch stop layer is etched back by the etchant.

Erfindungsgemäß wird eine Ätzstopschicht aufgebracht. Sie dient dazu, dort, wo die zweite isolierende Schicht durch ein Kontaktloch durchbrochen wird, welches die Ätzstopschicht er reicht, eine weitergehende Ätzung in die erste isolierende Schicht, das heißt in den Bereich zwischen benachbarten Lei terbahnen hinein, zu verhindern. Das Material, aus dem die Ätzstopschicht besteht, muß daher gegen das bei der Kontakt lochätzung eingesetzte Ätzmittel resistent sein, d. h. es darf selbst nicht oder nur mit geringerer Ätzrate als die darunter bzw. darüber angeordnete erste bzw. zweite isolie rende Schicht geätzt werden. Die Ätzstopschicht muß außerdem elektrisch isolierend sein, da andernfalls benachbarte Lei terbahnen durch die Ätzstopschicht kurzgeschlossen werden.According to the invention, an etch stop layer is applied. she serves where the second insulating layer is through a Contact hole is broken, which he the etch stop layer a further etching into the first insulating is sufficient Layer, that is, in the area between neighboring lei tracks in to prevent. The material from which the Etching stop layer exists, must therefore against the contact hole etching used etchants be resistant, d. H. it may not itself or only with a lower etching rate than that first or second insulation arranged below or above layer can be etched. The etch stop layer must also be electrically insulating, otherwise neighboring Lei tracks are short-circuited through the etch stop layer.

Erfindungsgemäß wird die Ätzstopschicht zu Beginn des Verfah rens aufgebracht, nämlich noch vor der Aufbringung und Struk turierung der Maskenschicht. Die Ätzstopschicht wird auf die erste isolierende Schicht aufgebracht, in die die Leiterbah nen eingebettet werden sollen. Die Ätzstopschicht wird zusam men mit der ersten isolierenden Schicht strukturiert, d. h. die geätzten Gräben für die Leiterbahnen werden zuerst in die Ätzstopschicht und dann tiefer in die erste isolierende Schicht geätzt. Die Gräben ragen mit ihren Seitenwänden daher bis an die Oberseite der Ätzstopschicht; auf dieser Höhe wird sich später auch die Oberseite der Leiterbahnen befinden. According to the invention, the etch stop layer is applied at the start of the process rens applied, namely before the application and structure turization of the mask layer. The etch stop layer is on the applied the first insulating layer into which the conductor track should be embedded. The etch stop layer becomes together structured with the first insulating layer, d. H. the etched trenches for the conductor tracks are first in the Etch stop layer and then deeper into the first insulating Layer etched. The trenches therefore protrude with their side walls up to the top of the etch stop layer; at that height the upper side of the conductor tracks will also be located later.

Die erfindungsgemäße Aufbringung der Ätzstopschicht direkt auf die die Gräben einbettende untere isolierende Schicht führt dazu, daß die Ätzstopschicht sich genau dort befindet, wo die Kontaktlöcher unerwünscht sind, nämlich in den Zwi schenräumen zwischen den Leiterbahnen. Trifft nun ein Kon taktloch auf einen solchen Zwischenbereich, in dem die untere isolierende Schicht durch die Ätzstopschicht bedeckt ist, so kann sich das Kontaktloch nicht weiter nach unten ausbreiten. Es kann somit nicht in den Zwischenraum zwischen benachbarten Leiterbahnen eindringen und später einen Kurzschluß in der integrierten Schaltung verursachen. Während der Zeit, in der der Ätzprozeß für die Kontaktlochätzung nach Erreichen der Unterseite der zu durchdringenden oberen isolierenden Schicht fortgesetzt wird, kann sich das Kontaktloch allenfalls auf der Leiterbahn vergrößern und einen Teil der Ätzstopschicht ätzen, jedoch nicht in die untere isolierende Schicht unter halb der Ätzstopschicht eindringen. Es genügt daher eine sehr dünne Ätzstopschicht, die gegen das Ätzmittel resistent ist, an dem oberen Rand der Leiterbahnen, um ein Eindringen des Kontaktlochs in den Zwischenraum auszuschließen.The application of the etch stop layer according to the invention directly on the lower insulating layer embedding the trenches causes the etch stop layer to be right there, where the contact holes are undesirable, namely in the twos spaces between the conductor tracks. Now hits a con clock hole on such an intermediate area, in which the lower insulating layer is covered by the etch stop layer, so the contact hole cannot spread further down. It cannot therefore enter the space between adjacent ones Penetrate conductor tracks and later a short circuit in the cause integrated circuit. During the time when the etching process for the contact hole etching after reaching the Underside of the upper insulating layer to be penetrated continued, the contact hole may at most enlarge the conductor track and part of the etch stop layer etch, but not under the lower insulating layer penetrate half of the etch stop layer. One is therefore very sufficient thin etch stop layer that is resistant to the etchant, at the top of the traces to prevent intrusion of the Exclude contact hole in the space.

Erfindungsgemäß wird die Ätzstopschicht vor der Ausbildung der Leiterbahnen aufgebracht und in denjenigen Bereichen, in denen die Leiterbahnen gefertigt werden, wieder durchbrochen, d. h. entfernt. Dadurch kann die spätere Kontaktlochätzung in einem einzigen Ätzschritt durchgeführt werden, weil die Ätz stopschicht nicht auf den Leiterbahnen selbst liegt, sondern nur in deren Zwischenräumen. Daher braucht nur die zweite isolierende Schicht durch die Kontaktlochätzung durchbrochen zu werden. Wenn die Ätzstopschicht erst nach der Fertigstel lung der Leiterbahnen abgeschieden würde, befände sie sich auch auf den Leiterbahnen und müßte durch einen zusätzliches Ätzmittel separat geätzt werden. Hierbei müßte die Kontakt lochätzung als zweistufiger Ätzprozeß durchgeführt werden, da zwei Schichten aus verschiedenen Materialien - die zweite isolierende Schicht und die Ätzstopschicht - in der Regel auch verschiedene Ätzmittel erfordern. According to the invention, the etch stop layer is formed before the formation the conductor tracks applied and in those areas in where the conductor tracks are made, broken through again, d. H. away. This allows the later contact hole etching in a single etching step because the etching stop layer is not on the conductor tracks themselves, but only in between. Therefore only the second needs insulating layer broken through the contact hole etching to become. If the etch stop layer only after the finish If the conductor tracks were separated, it would be also on the conductor tracks and would need an additional one Etching agents are etched separately. This would require contact hole etching can be carried out as a two-stage etching process since two layers of different materials - the second insulating layer and the etch stop layer - usually also require different etchants.

Die Ausbildung der Ätzstopschicht ausschließlich zwischen den Leiterbahnen hat noch den weiteren Vorteil, daß kapazitive Kopplungen zwischen Leiterbahnen übereinanderliegender Lei terbahnebenen vermieden werden. Ätzstopschichten sind meist Hartmaskenschichten aus einem Material, das eine höhere Di elektrizitätskonstante besitzt als beispielsweise ein Oxid, welches in der Regel als isolierende Schicht oberhalb und un terhalb von Leiterbahnen eingesetzt wird. Würde die Ätz stopschicht auch auf die Leiterbahnen aufgebracht, so würde in Richtung höher gelegener Leiterbahnen ein parasitärer Kon densator ausgebildet, dessen Kapazität etwas höher ist als diejenige der Oxidschicht allein. Bei der erfindungsgemäßen Ausbildung der Ätzstopschicht ausschließlich zwischen benach barten Leiterbahnen innerhalb einer Leiterbahnebene tritt diese erhöhte Kapazität zu höher gelegenen Metallisierungse benen nicht auf.The formation of the etch stop layer exclusively between the Traces has the further advantage that capacitive Couplings between tracks of superimposed lei subway levels can be avoided. Etch stop layers are mostly Hard mask layers made of a material that has a higher di has electricity constant as, for example, an oxide, which usually as an insulating layer above and un is used below conductor tracks. Would the etch stop layer also applied to the conductor tracks, so would a parasitic con in the direction of higher-lying conductor tracks formed capacitor, the capacity of which is somewhat higher than that of the oxide layer alone. In the case of the invention Formation of the etch stop layer exclusively between neighboring beard traces occurs within a trace level this increased capacity to higher level metallizations don't give up.

Vorzugsweise wird die Ätzstopschicht (3) direkt auf die erste isolierende Schicht (2) aufgebracht. Jedoch können weitere Schichten dazwischen vorgesehen sein, etwa Diffusionsbarrie ren.The etching stop layer ( 3 ) is preferably applied directly to the first insulating layer ( 2 ). However, further layers can be provided in between, such as diffusion barriers.

Vorzugsweise ist vorgesehen, daß eine Ätzstopschicht aus ei nem nitridhaltigen Material aufgebracht wird. Nitridhaltige Verbindungen eignen sich sehr gut als Ätzstopschicht bei der für die Kontaktlochbildung üblicherweise eingesetzten Oxid ätzung. Die Selektivität eines Oxidätzprozesses zu einer ni tridhaltigen Schicht ist in der Regel sehr groß, so daß der Ätzprozeß auch bei längerer Ätzdauer die Ätzstopschicht nicht angreift.It is preferably provided that an etch stop layer made of egg a nitride-containing material is applied. nitride Compounds are very suitable as an etch stop layer in the oxide usually used for contact hole formation etching. The selectivity of an oxide etching process to a ni trid-containing layer is usually very large, so the Etching process, even with a longer etching time, the etching stop layer attacks.

Insbesondere ist vorgesehen, daß eine Ätzstopschicht aus ei nem Nitrid, vorzugsweise aus Siliziumnitrid, oder alternativ eine Ätzstopschicht aus einem Oxinitrid, vorzugsweise Silizi umoxinitrid, aufgebracht wird. Siliziumnitrid und Siliziu moxinitrid sind gängige Materialien mit gut erforschten Ei genschaften in Verbindung mit benachbarten Oxidschichten. Da durch läßt sich die Ätzstopschicht leicht in den Herstel lungsprozeß integrieren.In particular, it is provided that an etch stop layer made of egg Nem nitride, preferably made of silicon nitride, or alternatively an etch stop layer made of an oxynitride, preferably silicon umoxinitride, is applied. Silicon nitride and silicon moxinitride are common materials with well-researched egg properties in connection with neighboring oxide layers. because the etch stop layer can easily be made into the product integration process.

Eine Weiterbildung der Erfindung sieht vor, daß das leitfähi ge Material in Schritt e) durch chemischmechanisches Polie ren entfernt wird und die Ätzstopschicht während des Polie rens als Polierstopschicht eingesetzt wird. Hierdurch erhält die erfindungsgemäße Ätzstopschicht die zweite Funktion, die chemisch-mechanische Polierung in geeigneter Poliertiefe au tomatisch abzubrechen. Vor allem nitridhaltige Materialien eignen sich auch bei der Polierung zur Entfernung des Leiter bahnmetalls als Planarisierungsstopschicht. Dadurch kann der Polierprozeß auch über die erforderliche Zeitdauer hinaus et was länger durchgeführt werden, ohne die Leiterbahnen selbst anzugreifen.A further development of the invention provides that the conductive ge material in step e) by chemical mechanical polishing Ren is removed and the etch stop layer during polishing rens is used as a polishing stop layer. This gives the etch stop layer according to the invention has the second function, the chemical-mechanical polishing in a suitable polishing depth au cancel automatically. Especially nitride-containing materials are also suitable for polishing to remove the conductor sheet metal as a planarization stop layer. This allows the Polishing process also beyond the required period of time et what can be done longer without the traces themselves attack.

Eine andere Weiterbildung der Erfindung sieht vor, daß bei der Grabenätzung in Schritt c) mit Hilfe der strukturierten Maskenschicht nur die Ätzstopschicht bis zur ersten isolie renden Schicht geätzt wird und nach Entfernen der Masken schicht die erste isolierende Schicht mit Hilfe der Ätz stopschicht als Hartmaske geätzt wird.Another development of the invention provides that at the trench etching in step c) using the structured Mask layer only the etch stop layer up to the first isolie layer is etched and after removing the masks layer the first insulating layer using the etch stop layer is etched as a hard mask.

Danach wird die Ätzstopschicht mit Hilfe der strukturierten Maskenschicht zu einer Hartmaske für die Grabenätzung struk turiert und verbleibt nach der Grabenätzung (Schritt c)) auf dem Substrat als Ätzstopschicht für die spätere Kontakt lochätzung (Schritt g)). Dementsprechend erhält die Ätz stopschicht in diesem Verfahrensschritt eine dritte Funktion. Bei der anfänglichen Strukturierung einer Maskenschicht, durch deren Öffnungen die Lage der Leiterbahnen vorgegeben wird, kann erst eine Hartmaske aufgebracht und durch die Lackmaske strukturiert werden, bevor die erste isolierende Schicht mit Hilfe der Hartmaske geätzt werden kann. Dies hat den Grund, daß die Lackmaske trotz ihrer viel größeren Dicke im Vergleich zur Hartmaske zu stark angegriffen wird, d. h. verbraucht wird, um tiefere Ätzungen in beispielsweise einem Oxid durchführen zu können. In der Regel wird daher eine Hartmaske eingesetzt, die nach der Ätzung des Oxids selbst wieder entfernt wird.Then the etch stop layer is structured using the Mask layer to a hard mask for trench etching struk tured and remains on after the trench etching (step c)) the substrate as an etch stop layer for later contact hole etching (step g)). Accordingly, the etch gets stop layer a third function in this process step. When structuring a mask layer initially, through their openings the position of the conductor tracks is specified first, a hard mask can be applied and through the Paint mask to be structured before the first insulating Layer can be etched using the hard mask. this has the reason that the paint mask despite its much larger thickness is attacked too strongly compared to the hard mask, d. H. is consumed to produce deeper etchings in e.g. To be able to perform oxide. As a rule, therefore Hard mask used after the etching of the oxide itself is removed again.

Wenn jedoch die Ätzstopschicht selbst als Hartmaske verwendet wird, ist eine eigene Hartmaskenschicht nicht mehr erforder lich. Damit entfallen Prozeßschritte für deren Auftragung und Entfernung. Die Ätzstopschicht kann nach der Durchführung der Grabenätzung auf dem Substrat verbleiben, um erfindungsgemäß die Ausbildung von Kontaktlochspitzen zwischen den Leiterbah nen zu verhindern.However, if the etch stop layer itself is used as a hard mask a separate hard mask layer is no longer required Lich. Process steps for their application and Distance. The etch stop layer can be carried out after the Trench etching remains on the substrate in accordance with the invention the formation of contact hole tips between the conductor track to prevent them.

Die Ätzstopschicht kann als einzige Maske eingesetzt werden oder aber zusätzlich zu einer weiteren Maske, etwa einer ARC- Schicht (Anti-Reflective Layer), eingesetzt werden. Eine ARC- Schicht dient zur Verminderung von Reflexionen innerhalb ei ner Lackmaskenschicht bei deren Belichtung. Wird die zwischen der Ätzstopschicht und der Lackmaskenschicht angeordnete ARC- Schicht gemeinsam mit der Lackmaske strukturiert und danach die Lackmaske entfernt, kann die ARC-Schicht, beispielsweise eine Schicht aus einem organischen Schichtmaterial, wiederum zur Strukturierung der Ätzstopschicht verwendet werden. Auf grund der viel geringeren Schichtdicke der ARC-Schicht im Vergleich zur Lackschicht kann die Ätzstopschicht noch maßge nauer strukturiert werden, wodurch bei der eigentlichen Gra benätzung die Leiterbahnen präziser geformt werden.The etch stop layer can be used as a single mask or in addition to another mask, such as an ARC Layer (anti-reflective layer). An ARC Layer serves to reduce reflections within an egg ner paint mask layer when exposed. Will the between the ARC layer and the resist mask layer arranged ARC Structured layer together with the paint mask and afterwards the paint mask removed, the ARC layer, for example a layer of an organic layer material, again can be used to structure the etch stop layer. on due to the much smaller layer thickness of the ARC layer in the The etch stop layer can still be compared to the lacquer layer are structured more precisely, which means that the actual Gra etching the conductor tracks are formed more precisely.

Eine Weiterbildung der Erfindung sieht vor, daß die Ätz stopschicht in Schritt b) selbst als ARC-Schicht (Anti- Reflective Layer) zur besseren Strukturierung der Masken schicht eingesetzt wird. In diesem Fall wird über der Ätz stopschicht keine eigene ARC-Schicht verwendet, sondern die Ätzstopschicht selbst wird mit einer solchen Dicke abgeschie den, daß sie bei der Lackmaskenätzung Reflexionen an ihrer Oberseite minimiert. Für das übrige Verfahren ist die genaue Dicke der Ätzstopschicht, sofern diese nur ausreichend dünn ist, ohne Bedeutung, so daß die Schichtdicke der Ätz stopschicht zur Reflexminimierung bei der Lackmaskenätzung angepaßt werden kann.A further development of the invention provides that the etching stop layer in step b) itself as an ARC layer (anti Reflective layer) for better structuring of the masks layer is used. In this case, the etch stop layer does not use its own ARC layer, but the Etch stop layer itself is shot with such a thickness the fact that they reflect on their paint mask etching Top side minimized. For the rest of the procedure is the exact one Thickness of the etch stop layer, provided that it is only sufficiently thin is of no importance, so that the layer thickness of the etch stop layer to minimize reflexes when etching mask lacquers can be adjusted.

Vorzugsweise ist vorgesehen, daß die Ätzstopschicht mit einer Dicke zwischen 3 und 30 nm abgeschieden wird. Die Schichtdic ke wird innerhalb dieses Bereichs aufgrund der Anforderungen der Kontaktlochätzung, des Poliervorgangs und der lithogra phischen Maskenstrukturierung optimiert.It is preferably provided that the etch stop layer with a Thickness between 3 and 30 nm is deposited. The shift dic ke is within this range due to the requirements contact hole etching, polishing and lithography optimized mask structuring.

Schließlich ist vorgesehen, daß das Kontaktloch mit einem Me tall, vorzugsweise mit Wolfram gefüllt wird. Die elektrisch leitfähige Kontaktlochfüllung trifft bei seitlichem Versatz gegenüber der Leiterbahn auf die Ätzstopschicht, die selbst aus einem elektrisch isolierenden Material besteht. Kurz schlüsse zwischen benachbarten Leiterbahnen können aufgrund der Ätzstopschicht nicht entstehen.Finally, it is provided that the contact hole with a Me tall, preferably filled with tungsten. The electric conductive contact hole filling meets with lateral offset opposite the conductor track on the etch stop layer, which itself consists of an electrically insulating material. short inferences between adjacent traces can result the etch stop layer does not arise.

Die der Erfindung zugrundeliegende Aufgabe wird bei der ein gangs beschriebenen integrierten Halbleiterschaltung dadurch gelöst, daß zwischen der ersten und der zweiten Schicht eine Schicht aus einem anderen elektrisch isolierenden Material vorgesehen ist, wobei die Schicht dünner ist als die Leiter bahnen, unterhalb der Oberseiten der Leiterbahnen angeordnet ist und lateral ausschließlich zwischen den Leiterbahnen ver läuft.The object underlying the invention is in a integrated semiconductor circuit described above solved that between the first and second layers Layer of another electrically insulating material is provided, the layer being thinner than the conductor tracks, arranged below the tops of the conductor tracks is and laterally ver only between the conductor tracks running.

Durch die zwischen den Leiterbahnen angeordnete Ätzstop schicht sind Kontaktlochfüllungen in jedem Fall nur bis in Höhe der Oberseiten der Leiterbahnen ausgebildet, die sie kontaktieren sollen. Auch bei einem seitlichen Versatz der Kontaktfüllungen gegenüber den Leiterbahnen erstrecken sich die Kontaktlochfüllungen nicht tiefer als die Oberseite einer Leiterbahn, da seitlich von ihr die Ätzstopschicht das Kon taktloch nach unten hin begrenzt. Da die dünne Schicht aus einem anderen Material besteht als die erste isolierende Schicht, kann sie durch einen Ätzprozeß nicht gleichzeitig mit der zweiten isolierenden Schicht entfernt werden, da die üblicherweise eingesetzte Trockenätzung mit Hilfe reaktiver Ionen meist selektiv bestimmte Materialien ätzt. Daher bildet sich das Kontaktloch und damit die Kontaktlochfüllung nur bis zu dieser dünnen Zwischenschicht aus; Kurzschlüsse in der in tegrierten Halbleiterschaltung können bei der erfindungsgemä ßen Bauweise nicht entstehen. Die Grenze für die Tiefen erstreckung der Kontaktlöcher ist durch die Ebene gegeben, die gemeinsam durch die Oberseiten der Leiterbahnen und der Ätzstopschicht gebildet wird.Due to the etching stop arranged between the conductor tracks In any case, contact hole fillings are only up to Height of the tops of the traces they formed should contact. Even if the Contact fillings opposite the conductor tracks extend the contact hole fillings no deeper than the top of one Conductor, since the etch stop layer on the side of the con clock hole limited at the bottom. Because the thin layer a different material than the first insulating one Layer, it cannot be simultaneously through an etching process with the second insulating layer, since the Usually used dry etching with the help of reactive Ions mostly selectively etch certain materials. Therefore forms the contact hole and thus the contact hole filling only up to to this thin intermediate layer; Shorts in the in tegrated semiconductor circuit can in the invention not build. The limit for the depths extension of the contact holes is given by the plane, which together through the tops of the traces and the Etching stop layer is formed.

Die erfindungsgemäße integrierte Halbleiterschaltung wird vor zugsweise nach einem Verfahren der vorgenannten Ausführungs arten hergestellt.The semiconductor integrated circuit according to the invention is before preferably according to a method of the aforementioned execution species made.

Die Erfindung wird nachstehend anhand der Fig. 1A bis 1C und 2A bis 2F beschrieben. Es zeigen:The invention is described below with reference to FIGS. 1A to 1C and 2A to 2F. Show it:

die Fig. 1A bis 1C Ausschnitte einer Metallisierungse bene einer integrierten Halbleiterschaltung mit verschieden großen lateralen Versetzungen eines Kontaktlochs gegenüber Leiterbahnen und FIGS. 1A to 1C cutouts Metallisierungse a plane of a semiconductor integrated circuit with different large lateral displacements of a contact hole with respect to strip conductors and

die Fig. 2A bis 2F eine integrierte Halbleiterschaltung in verschiedenen Schritten des erfindungsgemäßen Herstel lungsverfahrens. FIGS. 2A to 2F, a semiconductor integrated circuit in different steps of the manufacturer according to the invention averaging method.

Fig. 1A zeigt schematisch einen Ausschnitt einer Metallisie rungsebene, die sich auf einem Substrat 1 mit einer inte grierten Halbleiterschaltung befindet. In eine untere Oxid schicht 2 sind Leiterbahnen 15 eingelassen, von denen in Fig. 1A nur eine einzige dargestellt ist. Die Leiterbahn ist auch an den Seiten von der Oxidschicht 2 umgeben; sie wurde nachträglich in eine zuerst ausgebildete Grabenöffnung der Schicht 2 eingebracht. Dieses Einbettungsverfahren von Lei terbahnen wird als Damascene-Verfahren bezeichnet. Eine sol che Damascene-Ebene braucht nur noch mit einer weiteren Oxid schicht 4 bedeckt zu werden und stellenweise über den Leiter bahnen 15 kontaktiert zu werden. Dazu dienen Kontakte 5, die im Idealfall, wie in Fig. 1A abgebildet, zentral auf den Leiterbahnquerschnitt 15 angeordnet sind. Über sie wird die Leiterbahn mit höher gelegenen Leiterbahnen oberhalb der Schicht 4 verbunden. Fig. 1A shows schematically a section of a metallization level, which is located on a substrate 1 with an inte grated semiconductor circuit. In a lower oxide layer 2 conductor tracks 15 are embedded, of which only one is shown in Fig. 1A. The conductor track is also surrounded on the sides by the oxide layer 2 ; it was subsequently introduced into a trench opening of layer 2 which was formed first. This embedding process of conductor tracks is referred to as the Damascene process. Such a damascene level only needs to be covered with another oxide layer 4 and in places over the conductor tracks 15 to be contacted. This is done by contacts 5 , which are ideally arranged centrally on the conductor cross section 15 , as shown in FIG. 1A. It is used to connect the conductor track to higher-level conductor tracks above layer 4 .

Fig. 1B zeigt die häufig auftretende Situation von Lagefeh lern der Kontakte 5 zu Leiterbahnen 15, wenn Maskenstrukturen bei der Belichtung der unteren Oxidschicht 2 und der oberen Oxidschicht 4 mit einem gewissen lateralen Versatz zueinander strukturiert worden sind. Infolge dieser Versetzung landet der Kontakt 5 nicht auf der Leiterbahn 15, sondern seitlich versetzt zu ihr. Dies ist unproblematisch, solange die Lei terbahn 15 noch über eine ausreichende Kontaktfläche mit dem Kontakt verbunden wird und keine benachbarten Leiterbahnen ebenfalls durch denselben Kontakt berührt werden. FIG. 1B shows the common situation of Lagefeh learning of the contacts 5 to conductor tracks 15 when mask structures have been patterned in exposure of the lower oxide layer 2 and the upper oxide layer 4 with a certain lateral offset to each other. As a result of this displacement, the contact 5 does not land on the conductor track 15 , but laterally offset to it. This is not a problem as long as the conductor track 15 is still connected to the contact via a sufficient contact area and no adjacent conductor tracks are also touched by the same contact.

Häufig kommt es jedoch gerade durch Kontakte 5, die - wie in Fig. 1C dargestellt - zwei benachbarte Leiterbahnen 15a und 15b gleichzeitig kontaktieren, zu Kurzschlüssen durch den seitlich versetzt eingebrachten Kontakt 5. In Fig. 1C ist der Abstand zwischen den Leiterbahnen 15a und 15b übertrieben eng dargestellt. Der durch das Oxid 2 gefüllte Zwischenraum zwischen den Leiterbahnen wird durch den Kontakt 5, d. h. durch ein elektrisch leitendes Material ersetzt, was in dem umgrenzten Bereich 25 - am ehesten an der Oberkante der Lei terbahn 15b - zu Kurzschlüssen führt.Frequently, however, short-circuits occur due to contacts 5 , which - as shown in FIG. 1C - contact two adjacent conductor tracks 15 a and 15 b at the same time, due to the laterally offset contact 5 . In Fig. 1C, the distance between the conductor tracks 15 a and 15 b is shown exaggeratedly narrow. The space filled by the oxide 2 between the conductor tracks is replaced by the contact 5 , ie by an electrically conductive material, which leads to short circuits in the defined area 25 - most likely at the upper edge of the conductor track 15 b.

Die räumliche Nähe seitlich versetzter Kontakte zu benachbar ten Leiterbahnen 15b, die eigentlich nicht durch diesen Kon takt kontaktiert werden sollen, entsteht auch durch die Not wendigkeit, die Kontaktlochätzung stets etwas länger durchzu führen, als zur Erreichung der Oberseiten der Kontakte erfor derlich. Die verlängerte Dauer des entsprechenden Ätzprozes ses zur Ausbildung von Kontaktlöchern für die Kontakte 5 ist erforderlich, um die Oberseiten der Leiterbahnen sicher zu kontaktieren, und wird herkömmlich auch dazu verwandt, um bei einem seitlichen Versatz die zu kontaktierende Leiterbahn 15a auch von einer Seitenwand her zu kontaktieren. Dadurch wird die Kontaktfläche zwischen Kontakt 5 und Leiterbahn 15a ver größert. Dadurch erhöht sich jedoch auch die Gefahr von Kurz schlüssen zu benachbarten Leiterbahnen 15b an deren Oberkan ten 25.The spatial proximity of laterally offset contacts to neighboring conductor tracks 15 b, which should not actually be contacted by this contact, also arises from the necessity to always carry out the contact hole etching somewhat longer than is necessary to reach the top of the contacts. The extended duration of the corresponding Ätzprozes ses to form contact holes for the contacts 5 is required to safely contact the tops of the conductor tracks, and is also conventionally used to the conductor track 15 a to be contacted also from a side wall in the event of a lateral offset to contact. As a result, the contact area between contact 5 and interconnect 15 a is enlarged ver. However, this also increases the risk of short circuits to adjacent conductor tracks 15 b at their upper edges 25th

Um dieses Problem zu lösen, wird das erfindungsgemäße Verfah ren vorgeschlagen, das beispielhaft anhand der Fig. 2A bis 2F dargestellt ist. Auf einem Halbleitersubstrat 1, das eine integrierte Schaltung mit einer ersten Oxidschicht 2 auf weist, wird eine Ätzstopschicht 3 aufgebracht, die erfin dungsgemäß in Fig. 2F zur Tiefenbegrenzung von Kontaktöff nungen 5 eingesetzt wird. Die Ätzstopschicht 3 wird in Fig. 2A mit einer Maskenschicht 6 bedeckt, die in bereits struktu riertem Zustand dargestellt ist, in dem sich bereits Masken öffnungen am Ort der zu strukturierenden Leiterbahngräben des Damascene-Verfahrens herzustellen sind. Fakultativ kann zwi schen der Ätzstopschicht 3 und der Maskenschicht 6 eine wei ter Schicht 7 als ARC-Schicht (Anti-Reflective Layer) befin den, mit deren Hilfe Reflexionen bei der Maskenbelichtung verhindert werden. In Fig. 2A ist die Maske schon struktu riert, so daß durch die Maskenöffnungen die ARC-Schicht 7 strukturiert werden kann. Danach wird die Maskenschicht 6 entfernt, so daß die in Fig. 2B dargestellte Struktur ent steht. Die Schicht 7 kann nun für eine noch präzisere Struk turierung der Ätzstopschicht 3 verwendet werden, da die Schicht 7 dünner ist als die Maskenschicht 6 und sich das Ätzprofil somit maßgenauer auf die darunterliegende Schicht überträgt.To solve this problem, the inventive method is proposed, which is illustrated by way of example with reference to FIGS . 2A to 2F. On a semiconductor substrate 1 , which has an integrated circuit with a first oxide layer 2 , an etching stop layer 3 is applied, which is used according to the invention in FIG. 2F for the depth limitation of contact openings 5 . The etch stop layer 3 is covered in FIG. 2A with a mask layer 6 , which is shown in an already structured state, in which mask openings are already to be produced at the location of the conductor track trenches to be structured using the Damascene method. Optionally, a further layer 7 as ARC layer (anti-reflective layer) can be found between the etching stop layer 3 and the mask layer 6 , with the aid of which reflections during mask exposure are prevented. In Fig. 2A, the mask is already riert struc so that it can be patterned by the mask openings, the ARC layer 7. Thereafter, the mask layer 6 is removed so that the structure shown in FIG. 2B is formed. The layer 7 can now be used for an even more precise structuring of the etching stop layer 3 , since the layer 7 is thinner than the mask layer 6 and the etching profile is thus more accurately transferred to the layer below.

Wird keine ARC-Schicht 7 verwendet, so wird bei der in Fig. 2A dargestellten Struktur die Ätzstopschicht 3 direkt mit Hilfe der Maskenschicht 6 geätzt und entsprechend zu Fig. 2B anschließend die Oxidschicht 2 mit Hilfe der strukturierten Ätzstopschicht 3. Die Maskenschicht und die eventuell einge setzte ARC-Schicht 7 werden entfernt, so daß die in Fig. 2C dargestellte strukturierte Ätzstopschicht 3 zur Strukturie rung der Leiterbahngräben 10 in die Oxidschicht 2 eingesetzt werden kann. In Fig. 2C sind bereits die fertig ausgebilde ten Grabenöffnungen 10 dargestellt; das unterhalb der gestri chelten Linien zunächst vorhandene Oxid wurde bereits durch die Grabenätzung entfernt. Die Aufbringung der Maskenschicht 3 zu Anfang des erfindungsgemäßen Verfahrens und die Ätzung der Grabenöffnungen 10 auch durch die Schicht 3 hindurch, wie in Fig. 2C dargestellt, ist erforderlich, wenn sich die Ätz stopschicht 3 während der Kontaktlochätzung in Fig. 2F, in der sie erst als Ätzstopschicht eingesetzt wird, ausschließ lich zwischen den Leiterbahnen 15, nicht jedoch über ihnen befinden soll.If no ARC layer 7 is used, then in the structure shown in FIG. 2A, the etch stop layer 3 is etched directly with the aid of the mask layer 6 and, corresponding to FIG. 2B, the oxide layer 2 is subsequently etched with the aid of the structured etch stop layer 3 . The mask layer and the possibly inserted ARC layer 7 are removed, so that the structured etching stop layer 3 shown in FIG. 2C can be used for structuring the conductor track trenches 10 in the oxide layer 2 . In Fig. 2C, the finished trench openings 10 are already shown; the oxide initially present below the dashed lines has already been removed by the trench etching. The application of the mask layer 3 at the beginning of the method according to the invention and the etching of the trench openings 10 also through the layer 3 , as shown in FIG. 2C, is necessary if the etching stop layer 3 is located during the contact hole etching in FIG. 2F, in which it is only used as an etch stop layer, exclusively between the conductor tracks 15 , but should not be above them.

Zusätzlich können jedoch, wie anhand der Fig. 2A bis 2C erläutert, die Leiterbahngräben präziser strukturiert werden, wenn die Ätzstopschicht 3 zusätzlich als Maske unmittelbar bei der Ätzung in das Oxid 2 verwendet wird.In addition, however, as explained with reference to FIGS. 2A to 2C, the conductor track trenches can be structured more precisely if the etching stop layer 3 is additionally used as a mask during the etching into the oxide 2 .

Auf die in Fig. 2C dargestellte Struktur wird das für die Leiterbahn bestimmte Material abgeschieden. Die Abscheidung erfolgt dabei in einer ausreichenden Dicke, um sowohl die Gräben 10 zu füllen, als auch über der Schicht 3 eine zusam menhängende Schicht des Leiterbahnmaterials zu bilden, wie in Fig. 2D dargestellt. Das Leiterbahnmaterial 11 befindet sich oberhalb der Grenzfläche 13, die die Höhe der Oberkante der späteren Leiterbahnen über die Oberseite der Schicht 3 fest legt, eine zusammenhängende Schicht 12 bildet. Diese wird nach dem Auffüllen der Gräben chemisch-mechanisch zurückpo liert bis auf die Schicht 3, d. h. bis auf die Ätz stopschicht.The material intended for the conductor track is deposited on the structure shown in FIG. 2C. The deposition takes place in a thickness sufficient to both fill the trenches 10 and to form a coherent layer of the conductor material over the layer 3 , as shown in FIG. 2D. The conductor track material 11 is located above the interface 13 , which defines the height of the upper edge of the later conductor tracks above the top of the layer 3 , forms a coherent layer 12 . After the trenches have been filled, this is chemically-mechanically polished back to layer 3 , ie to the etch stop layer.

Wird die in Fig. 2D dargestellte Struktur durch einen che misch-mechanischen Poliergang zurückpoliert, so erhält die erfindungsgemäß in Fig. 2F eingesetzte Ätzstopschicht 3 be reits hier eine zusätzliche Funktion als Polierstopschicht. If the structure shown in FIG. 2D is polished back by a chemical-mechanical polishing process, the etching stop layer 3 used according to the invention in FIG. 2F already has an additional function as a polishing stop layer.

Der Poliervorgang erfolgt, wie in Fig. 2D dargestellt, mit Hilfe eines Polierpads, das gegen die Halbleiterschaltung 1 gedrückt wird und unter dem Einfluß chemischer Substanzen, die das Leitermaterial 12 oberhalb der Leiterbahnen angrei fen, unter Druck mechanisch in Richtung des Doppelpfeils über die Oberfläche der Schicht 12 bewegt wird. Bei diesem Polier vorgang wird die Schicht 12 mechanisch und chemisch abgetra gen, bis die gegen das bei diesem Poliervorgang eingesetzte Ätzmittel resistente Ätzstopschicht 3 erreicht ist. Sobald die Abtragung der Schicht 12 die Grenzfläche 13 zur Schicht 3, der Ätzstopschicht, erreicht, findet keine weitere Abtra gung mehr statt, da die Ätzstopschicht 3 hier als Polier stopschicht das weitere Eindringen des Polierpads 16 in das Halbleitersubstrat 1 hinein verhindert. Hierdurch wird die Oberseite der Leiterbahnen 15 festgelegt.The polishing process takes place, as shown in Fig. 2D, with the help of a polishing pad which is pressed against the semiconductor circuit 1 and under the influence of chemical substances which attack the conductor material 12 above the conductor tracks, under pressure mechanically in the direction of the double arrow over the surface the layer 12 is moved. In this polishing process, the layer 12 is mechanically and chemically removed until the etch stop layer 3 which is resistant to the etchant used in this polishing process is reached. As soon as the removal of the layer 12 reaches the interface 13 to the layer 3 , the etch stop layer, no further removal takes place, since the etch stop layer 3 here as a polishing stop layer prevents the further penetration of the polishing pad 16 into the semiconductor substrate 1 . As a result, the top of the conductor tracks 15 is fixed.

Das Erreichen des Endpunkts des Poliervorgangs, d. h. das Auftreffen des Polierpads 16 auf die Polierstopschicht 3 kann durch eine Endpunkterkennung, die die Erwärmung des Polier pads beim Erreichen der Ätzstopschicht ausnutzt, thermisch festgestellt werden.Reaching the end point of the polishing process, ie the impingement of the polishing pad 16 on the polishing stop layer 3, can be determined thermally by means of an end point detection, which uses the heating of the polishing pad when the etching stop layer is reached.

Die nach der Polierung erhaltende Struktur ist in Fig. 2E dargestellt. Auf ihr bilden die Oberseite der Schicht 3 und der Leiterbahnen 15 eine gemeinsame Ebene. Wird nun auf diese Struktur eine weitere Oxidschicht 4 abgeschieden und diese dann durch ein Kontaktloch 5 lokal bis zur Ebene 13 durchbro chen, wie in Fig. 2F dargestellt, so begrenzt die Schicht 3 erfindungsgemäß als Ätzstopschicht die Tiefe des Kontaktlochs 5, so daß dieses bei einem seitlichen Versatz gegenüber einer Leiterbahn 15 nicht mehr in das erste Oxid 2 eindringen kann. Es endet statt dessen auf gleicher Höhe wie die Leiterbahn oberseite auf der Oberseite der Ätzstopschicht 3 und führt daher auch bei einem seitlichen Versatz über das in der Zeichnung dargestellte Maß hinaus nicht zu Kurzschlüssen zu benachbarten Leiterbahnen, sofern es nicht unmittelbar auf der falschen Leiterbahn mündet. Aufgrund der Breite des Kon taktlochs 5 kann es jedoch - sofern es nicht tiefer in das Oxid 2 in den Zwischenräumen eindringt - stets nur eine ein zige Leiterbahn gleichzeitig kontaktieren. Das Eindringen in die Zwischenräume zwischen benachbarten Leiterbahnen aber wird gerade durch die erfindungsgemäße Ätzstopschicht 3 ver hindert, wodurch die Gefahr von Kurzschlüssen unterbunden wird. Die Ätzstopschicht 3 ist gegen ein Ätzmittel 8 resi stent, d. h. wird nur mit sehr geringer Ätzrate geätzt, so daß das Kontaktloch 5 sich nicht nach unten ausdehnen kann.The structure obtained after polishing is shown in Fig. 2E. The top of the layer 3 and the conductor tracks 15 form a common plane on it. If a further oxide layer 4 is then deposited on this structure and this is then broken through locally through a contact hole 5 up to the level 13 , as shown in FIG. 2F, the layer 3 limits the depth of the contact hole 5 according to the invention as an etch stop layer, so that this a lateral offset with respect to a conductor track 15 can no longer penetrate into the first oxide 2 . Instead, it ends at the same height as the top of the conductor track on the top of the etch stop layer 3 and therefore does not lead to short-circuits to adjacent conductor tracks even in the event of a lateral offset beyond the dimension shown in the drawing, unless it leads directly to the wrong conductor track. Due to the width of the contact hole 5 Kon, however, it can - unless it penetrates deeper into the oxide 2 in the spaces - always contact only a single conductor track at a time. The penetration into the gaps between adjacent conductor tracks is prevented by the etching stop layer 3 according to the invention, thereby preventing the risk of short circuits. The etch stop layer 3 is resistant to an etchant 8 , ie is only etched at a very low etching rate, so that the contact hole 5 cannot expand downwards.

In den Figuren sind unterhalb der Ätzstopschicht Leiterbahnen 15 und oberhalb der Ätzstopschicht Kontaktlöcher 5 darge stell, die jeweils einfache, rechteckförmige Querschnitte be sitzen. Jedoch können sowohl die unteren Strukturen 15 als auch die oberen Strukturen 5 eine Dual-Damascene-Strukturen sein, d. h. Ätzstrukturen, die die Konturen sowohl von Leiter bahnen als auch von Kontaktlöchern in sich vereinigen. So kann etwa der Graben 15 in seinem Grabenboden stellenweise tiefere Ausnehmungen der unteren Oxidschicht 2 aufweisen, die zur Kontaktierung tieferliegender Leiterbahnebenen dienen. Eine solche Ätzstruktur wird in zwei Ätzschritten herge stellt. Entweder werden in den Grabenboden nachträglich noch tiefere Kontaktlochenden geätzt, oder es werden zuerst Kon taktlöcher geringer Breite geätzt und nachher diese durch ei ne Grabenätzung bis zu einer mittleren Ätztiefe verbunden.In the figures, conductor tracks 15 are below the etch stop layer and contact holes 5 are above the etch stop layer, each of which has simple, rectangular cross sections. However, both the lower structures 15 and the upper structures 5 can be a dual damascene structure, that is to say etching structures that trace the contours of both conductors and unite contact holes. For example, the trench 15 may have deeper recesses in the lower oxide layer 2 in places in its trench bottom, which serve for contacting deeper interconnect levels. Such an etching structure is produced in two etching steps. Either even deeper contact hole ends are subsequently etched into the trench bottom, or contact holes of small width are first etched and then connected by a trench etching to a medium etching depth.

In gleicher Weise können die oberen Strukturen 5 Dual- Damascene-Strukturen sein, d. h. im oberen Bereich der Kon taktlöcher 5 können Grabenöffnungen größeren Querschnitts, aber geringerer Tiefe ausgebildet sein.In the same way, the upper structures 5 can be dual damascene structures, that is to say, in the upper region of the contact holes 5 , trench openings of a larger cross section but of less depth can be formed.

Die Ausbildung der zu ätzenden Strukturen 15 und 5 hat keine Auswirkung auf die erfindungsgemäße Ausbildung der Ätz stopschicht zwischen den unteren Ätzstrukturen 15 und den oberen Ätzstrukturen 5. The formation of the structures 15 and 5 to be etched has no effect on the formation of the etching stop layer according to the invention between the lower etching structures 15 and the upper etching structures 5 .

Die fertige integrierte Halbleiterschaltung 20 ist daran zu erkennen, daß die als Ätzstopschicht, vorzugsweise auch als Polierstopschicht und/oder als Hartmaskenschicht eingesetzte Schicht 3 die Oxidschichten 2 und 4 von einander trennt, und zwar in einer solchen Höhe, bei der die Schicht 3 nicht über die Oberseiten der Leiterbahnen 15 hinausragt. Die dünne Schicht 3 verläuft daher direkt unterhalb der durch die Ober seiten der Leiterbahnen 15 und erstreckt sich lateral aus schließlich in denjenigen Flächenbereichen, in denen keine Leiterbahnen vorhanden sind. Durch die Schicht 3 werden daher nur die Zwischenräume der unteren Oxidschicht 2 oberflächlich bedeckt.The finished integrated semiconductor circuit 20 can be recognized from the fact that the layer 3 used as an etching stop layer, preferably also as a polishing stop layer and / or as a hard mask layer, separates the oxide layers 2 and 4 from one another, to such a height that the layer 3 does not have the upper sides of the conductor tracks 15 protrude. The thin layer 3 therefore runs directly below that through the upper sides of the conductor tracks 15 and extends laterally from finally in those surface areas in which there are no conductor tracks. Layer 3 therefore only superficially covers the spaces between the lower oxide layer 2 .

Im Falle von Nitridschichten, beispielsweise Siliziumnitrid oder Siliziumoxidnitrid, als Ätzstopschicht hat den weiteren Vorteil, daß kapazitiver Kopplungen zu höherliegenden Leiter bahnebenen vermieden werden, da die Ätzstopschicht erfin dungsgemäß nur zwischen den Leiterbahnen, nicht aber über ih nen eingebracht wird. Nitride besitzen gegenüber einem Oxid, eine geringere Dielektrizitätskonstante. Gegenüber einem Oxid mit einer Dielektrizitätskonstante von etwa 3.9, das meist für isolierende Schichten 2, 4 eingesetzt wird, haben Nitride und Oxidnitride eine Dielektrizitätskonstante zwischen 4 und 7 und würden daher kapazitive Kopplungen zu den nächsthöheren Leiterbahnen verstärken.In the case of nitride layers, for example silicon nitride or silicon oxide nitride, as the etch stop layer has the further advantage that capacitive couplings to higher conductor track levels are avoided, since the etch stop layer is inventively introduced only between the conductor tracks, but not above them. Nitrides have a lower dielectric constant than an oxide. Compared to an oxide with a dielectric constant of about 3.9, which is mostly used for insulating layers 2 , 4 , nitrides and oxide nitrides have a dielectric constant between 4 and 7 and would therefore strengthen capacitive couplings to the next higher conductor tracks.

Durch die erfindungsgemäße Abscheidung und Anordnung der Ätz stopschicht 3 wird auch ein Kurzschluß zwischen in einer Ebe ne liegenden benachbarten Leiterbahnen 15 vermieden. Zusätz lich kann die Ätzstopschicht 3, wie bereits erläutert, als Polierstopschicht und als Hartmaske eingesetzt werden. The inventive deposition and arrangement of the etching stop layer 3 also prevents a short circuit between adjacent conductor tracks 15 lying in a plane. In addition, as already explained, the etching stop layer 3 can be used as a polishing stop layer and as a hard mask.

LIST OF REFERENCE NUMBERS

11

Halbleitersubstrat
Semiconductor substrate

22

erste elektrisch isolierende Schicht
first electrically insulating layer

33

Ätzstopschicht
etch stop layer

44

zweite elektrisch isolierende Schicht
second electrically insulating layer

55

Kontaktloch
contact hole

66

strukturierte Maskenschicht
structured mask layer

77

ARC-Schicht
ARC layer

88th

Ätzmittel
etchant

1010

Graben
dig

1111

leitfähiges Material
conductive material

1212

zusammenhängende leitfähige Schicht
coherent conductive layer

1313

Grabenoberkante
grave top

1515

isolierte Leiterbahn
insulated conductor track

1515

a erste Leiterbahn
a first trace

1515

b zweite Leiterbahn
b second conductor track

1616

Polierpad
polishing

2020

integrierte Halbleiterschaltung
integrated semiconductor circuit

Claims

1. A method for producing an integrated semiconductor circuit ( 20 ) with a conductor track level, the method having the following sequence of steps:

a) producing a first electrically insulating layer ( 2 ) on a semiconductor substrate ( 1 ),
b) applying and structuring a mask layer ( 6 ),
c) etching trenches ( 10 ) into the first insulating layer ( 2 ),
d) depositing an electrically conductive material ( 11 ), the trenches ( 10 ) being filled and the conductive material ( 11 ) forming a coherent layer ( 12 ) over the trenches ( 10 ),
e) removing the conductive material ( 11 ) up to the upper edges ( 13 ) of the trenches ( 10 ), so that separated te conductor tracks ( 15 ) arise in the trenches,
f) depositing a second electrically insulating layer ( 4 ) and
g) carrying out an etching process in which a contact hole ( 5 ) for contacting a conductor track ( 15 ) is etched using an etchant ( 8 ),

characterized in that
before the application of the mask layer ( 6 ) (step b)) an etching stop layer ( 3 ) made of an electrically insulating material, which is etched more slowly by the etchant ( 8 ) than the first ( 2 ) and the second electrically insulating layer ( 4 ) , is applied so that the trench ( 10 ) is etched through the etch stop layer ( 3 ) and extends up to the upper side ( 13 ) of the etch stop layer ( 3 ), and
that the etching process for the contact hole etching is ended after reaching the conductor tracks ( 15 ) and the etching stop layer ( 3 ) before the etching stop layer ( 3 ) is etched back by the etching agent ( 8 ).

2. The method according to claim 1, characterized in that the etching stop layer ( 3 ) is applied directly to the first insulating layer ( 2 ).

3. The method according to claim 1 or 2, characterized in that an etching stop layer ( 3 ) is applied from a nitride-containing material.

4. The method according to claim 3, characterized in that an etch stop layer ( 3 ) made of a nitride, preferably made of silicon nitride, is applied.

5. The method according to claim 3, characterized in that an etching stop layer ( 3 ) made of an oxynitride, preferably made of silicon oxynitride, is applied.

6. The method according to any one of claims 1 to 5, characterized in that the conductive material ( 11 ) in step e) is removed by chemical mechanical polishing and the etching stop layer ( 3 ) is used as a polishing stop layer during polishing.

7. A method according to any one of claims 1 to 6, characterized in that during the trench etching (step c)) using the textured gray th mask layer (6), only the etching stop layer (3) is etched until he most insulating layer (2) and after removing the mask layer, the first insulating layer ( 2 ) is etched with the aid of the etching stop layer ( 3 ) as a hard mask.

8. The method according to any one of claims 1 to 7, characterized in that the etch stop layer ( 3 ) as an ARC layer (anti-reflective layer) for better structuring of the mask layer in step b) is formed.

9. The method according to any one of claims 1 to 8, characterized in that the etch stop layer ( 3 ) is deposited in a thickness between 3 and 30 nm.

10. The method according to any one of claims 1 to 9, characterized in that the contact hole ( 5 ) is filled with a metal, preferably with Wolf ram.

11. Integrated semiconductor circuit ( 20 ) with a conductor path adjacent, the semiconductor circuit conductor tracks ( 15 ), which are embedded in a first layer ( 2 ) made of an electrically insulating material according to the Damascene method, and above the conductor tracks ( 15 ) and the first layer ( 2 ) has a second layer ( 4 ) made of an electrically insulating material, characterized in that a layer ( 3 ) made of another electrically insulating material is provided between the first ( 2 ) and the second layer ( 2 ) , wherein the layer (3) is thinner is arranged as the conductor tracks (15), below the upper sides (13) of the conductor tracks (15) and laterally exclusively Zvi rule the conductor tracks (15).

12. Integrated semiconductor circuit according to claim 11, produced by a method according to one of claims 1 until 10.