CN218385228U - 电子器件 - Google Patents

电子器件 Download PDF

Info

Publication number
CN218385228U
CN218385228U CN202221495947.0U CN202221495947U CN218385228U CN 218385228 U CN218385228 U CN 218385228U CN 202221495947 U CN202221495947 U CN 202221495947U CN 218385228 U CN218385228 U CN 218385228U
Authority
CN
China
Prior art keywords
electronic
substrate
electronic component
leads
voltage regulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202221495947.0U
Other languages
English (en)
Inventor
李宝男
李长祺
康荣瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN202221495947.0U priority Critical patent/CN218385228U/zh
Application granted granted Critical
Publication of CN218385228U publication Critical patent/CN218385228U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本实用新型的实施例提供了一种电子器件，包括：基板，具有高密度线路区与低密度线路区；第一电子元件和第二电子元件，并排设置在基板上，第一电子元件和第二电子元件的无源面直接接触基板并且电连接高密度线路区；复数个第一引线，每个第一引线包括第一接点和第二接点，第一接点连接低密度线路区，第二接点连接第一电子元件或第二电子元件的有源面，第一引线用于传递信号。本实用新型的目的在于提供一种电子器件，以至少解决电源和信号之间相互干扰的问题。

Description

电子器件
技术领域
本实用新型的实施例涉及电子器件。
背景技术
在扇出型衬底上芯片(FOCOS)封装结构中，如图1所示，载体10配置有高密度线路区和低密度线路区，专用集成电路(ASIC)12与存储器元件 14通过高密度线路区进行信号沟通。随着输入/输出(I/O)数越来越多，电源(power)若也从专用集成电路(ASIC)12与存储元件14的有源面(图示下表面)馈入，将影响I/O数量，从而仅能通过增加载体10线路层数或尺寸来解决I/O以及电源对信号的干扰问题。
实用新型内容
针对相关技术中存在的问题，本实用新型的目的在于提供一种电子器件，以至少解决电源和信号之间相互干扰的问题。
为实现上述目的，本实用新型的实施例提供了一种电子器件，包括：基板，具有高密度线路区与低密度线路区；第一电子元件和第二电子元件，并排设置在基板上，第一电子元件和第二电子元件的有源面直接接触基板，基板通过高密度线路区与第一电子元件、第二电子元件进行信号沟通；复数个第一引线，每个第一引线包括第一接点和第二接点，第一接点连接低密度线路区，第二接点连接第一电子元件或第二电子元件的无源面，第一引线用于传递电源。
在一些实施例中，复数个第一引线延伸跨过第一电子元件的至少两个侧面。
在一些实施例中，从俯视角度观察，复数个第一引线的第二接点与高密度线路区不重叠。
在一些实施例中，电子器件还包括：第一电压调节器，配置在基板内并且电连接所述复数个第一引线的第一接点。
在一些实施例中，第一电压调节器位于高密度线路区下方，从俯视角度观察，第一电压调节器的第一部分与第一电子元件重叠，第一电压调节器的第二部分与第二电子元件重叠。
在一些实施例中，低密度线路区包括彼此物理隔离并且通过第一引线电连接第一电子元件或第二电子元件的无源面的多个的供电区，多个供电区接收来自第一电压调节器的至少一个电压。
一种电子器件，包括：基板，具有高密度线路区与低密度线路区；第一电子元件和第二电子元件，并排设置在基板上，第一电子元件和第二电子元件的无源面直接接触基板并且电连接高密度线路区；复数个第一引线，每个第一引线包括第一接点和第二接点，第一接点连接低密度线路区，第二接点连接第一电子元件或第二电子元件的有源面，第一引线用于传递信号。
在一些实施例中，复数个第一引线延伸跨过第一电子元件的至少两个侧面。
在一些实施例中，从俯视角度观察，复数个第一引线的第二接点与高密度线路区不重叠。
在一些实施例中，电子器件还包括：第一电压调节器，配置在基板内并且电连接第一电子元件、第二电子元件的无源面。
在一些实施例中，第一电压调节器位于高密度线路区下方。
在一些实施例中，从俯视角度观察，第一电压调节器的第一部分与第一电子元件重叠，第一电压调节器的第二部分与第二电子元件重叠。
在一些实施例中，低密度线路区包括彼此物理隔离并且电连接第一电子元件或第二电子元件的无源面的多个的供电区。
在一些实施例中，多个供电区接收来自第一电压调节器的至少一个电压。
在一些实施例中，从俯视角度观察，多个供电区和第一电子元件、第二电子元件重叠。
在一些实施例中，多个供电区提供不同的电源或电压。
在一些实施例中，多个供电区通过高密度线路区电连接第一电压调节器。
在一些实施例中，第一电压调节器位于第一电子元件和第二电子元件之间的间隔下方。
在一些实施例中，从俯视角度观察，除第一电子元件和第二电子元件的相互面对的侧面以外，第一电压调节器与第一电子元件、第二电子元件的其余侧面隔开。
在一些实施例中，电子器件还包括：第二电压调节器、第三电压调节器，位于基板上并且与第一电子元件、第二电子元件并排设置，第一电子元件、第二电子元件位于第二电压调节器、第三电压调节器之间。
在一些实施例中，电子器件还包括：第四电压调节器，位于基板的底面上。
在一些实施例中，从俯视角度观察，第一电压调节器与第二电子元件隔开。
在一些实施例中，电子器件还包括：第三电子元件，位于第一电子元件上并且电连接至基板。
在一些实施例中，电子器件还包括：复数个第二引线，将第三电子元件电连接至基板的低密度线路区。
在一些实施例中，第一电子元件是专用集成电路管芯。
在一些实施例中，第二电子元件是存储器元件。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本实用新型的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出了现有技术的电子器件的结构示意图。
图2、图4示出了根据本申请一些实施例的电子器件的俯视图。
图3示出了根据本申请一些实施例的电子器件的剖面图。
图5示出了根据本申请不同实施例的电子器件的剖面图。
具体实施方式
为更好的理解本申请实施例的精神，以下结合本申请的部分优选实施例对其作进一步说明。
本申请的实施例将会被详细的描示在下文中。在本申请说明书全文中，将相同或相似的组件以及具有相同或相似的功能的组件通过类似附图标记来表示。在此所描述的有关附图的实施例为说明性质的、图解性质的且用于提供对本申请的基本理解。本申请的实施例不应该被解释为对本申请的限制。
如本文中所使用，术语“大致”、“大体上”、“实质”及“约”用以描述及说明小的变化。当与事件或情形结合使用时，所述术语可指代其中事件或情形精确发生的例子以及其中事件或情形极近似地发生的例子。举例来说，当结合数值使用时，术语可指代小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于± 0.1％、或小于或等于±0.05％。举例来说，如果两个数值之间的差值小于或等于所述值的平均值的±10％(例如小于或等于±5％、小于或等于± 4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％)，那么可认为所述两个数值“大体上”相同。
在本说明书中，除非经特别指定或限定之外，相对性的用词例如：“中央的”、“纵向的”、“侧向的”、“前方的”、“后方的”、“右方的”、“左方的”、“内部的”、“外部的”、“较低的”、“较高的”、“水平的”、“垂直的”、“高于”、“低于”、“上方的”、“下方的”、“顶部的”、“底部的”以及其衍生性的用词(例如“水平地”、“向下地”、“向上地”等等)应该解释成引用在讨论中所描述或在附图中所描示的方向。这些相对性的用词仅用于描述上的方便，且并不要求将本申请以特定的方向建构或操作。
另外，有时在本文中以范围格式呈现量、比率和其它数值。应理解，此类范.围格式是用于便利及简洁起见，且应灵活地理解，不仅包含明确地指定为范围限制的数值，而且包含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值及子范围一般。
再者，为便于描述，“第一”、“第二”、“第三”等等可在本文中用于区分一个图或一系列图的不同组件。“第一”、“第二”、“第三”等等不意欲描述对应组件。
图2和图4示出了根据本申请不同实施例的电子器件100的俯视图，其中，图3是沿图2的B-B’线或沿图4的A-A’线截取的截面图。
在图3和图2相对应地实施例中，电子器件100包括：基板20，具有高密度线路区22与低密度线路区24；第一电子元件30和第二电子元件32，并排设置在基板20上，第一电子元件30和第二电子元件32的有源面(图 3所示的下表面)直接接触基板20，基板20通过高密度线路区22与第一电子元件30、第二电子元件32进行信号沟通；复数个第一引线40，每个第一引线40包括第一接点和第二接点，第一接点连接低密度线路区22，第二接点连接第一电子元件30或第二电子元件32的无源面，第一引线40 用于传递电源。根据本申请的实施例，第一电子元件30和第二电子元件 32的有源面直接接触基板20，基板20和第一电子元件30、第二电子元件 32直接传输信号，并且第一引线40用作向第一电子元件30、第二电子元件32传输电源的电源传输路径，电源传输路径和信号传输路径分隔开，减小了电源和信号之间的干扰。在一些实施例中，基板20可以是任何类型的半导体主体(例如，硅、SiGe、SOI等)，例如半导体晶圆和/或晶圆上的一个或多个管芯、以及与之相关的任何其他类型的半导体和/或外延层。在一些实施例中，基板20可以包括一个或多个介电层、一个或多个层间介电 (ILD)层、和/或一个或多个设置在半导体主体上方的互连件。在一些实施例中，第一电子元件30是专用集成电路管芯。在一些实施例中，第二电子元件32是存储器元件，例如高带宽存储器(high bandwidth memory,HBM)管芯。
在一些实施例中，复数个第一引线40延伸跨过第一电子元件30的至少两个侧面(例如，如图2所示的左侧面和上下侧面)。在一些实施例中，从俯视角度观察，复数个第一引线40的第二接点与高密度线路区22不重叠。在一些实施例中，第一引线40不跨过第一电子元件30、第二电子元件32的相互面对的面，即不位于第一电子元件30、第二电子元件32的正中间，以远离信号传输路径，避免与信号相互干扰。由于观察角度不同，图3中位于中间位置处的四条引线40在图2中示出为位于第一电子元件 30、第二电子元件32之间，即图2所示的位于第一电子元件30、第二电子元件32之间的引线40并非连接高密度线路区22，而是仅连接低密度线路区24。
在一些实施例中，电子器件还包括：第一电压调节器60，配置在基板 20内并且电连接(通过基板20的高密度线路区22和低密度线路区24)复数个第一引线40的第一接点。在一些实施例中，第一电压调节器60位于高密度线路区22下方，从俯视角度观察，第一电压调节器60的第一部分 (图2所示左侧)与第一电子元件30重叠，第一电压调节器60的第二部分(图2所示右侧)与第二电子元件32重叠。第一电压调节器60位于基板20内，并且位于第一电子元件30、第二电子元件32之间的间隔下方，第一电压调节器60通过基板20内部线路(高密度线路区22的部分和低密度线路区24的部分)、第一引线40向第一电子元件30、第二电子元件32 传送电压。在一些实施例中，多个供电区Vdd可以提供相同或不同的电源或电压，以满足不同电子元件、电子元件的不同区的不同供电需求。在一些实施例中，多个供电区Vdd接收来自第一电压调节器60的至少一个电压。在一些实施例中，多个供电区Vdd通过高密度线路区22、低密度线路区24 电连接第一电压调节器60。在一些实施例中，从俯视角度观察，多个供电区Vdd和第一电子元件30、第二电子元件32不重叠。
在一些实施例中，低密度线路区24包括彼此物理隔离并且通过第一引线40电连接第一电子元件30或第二电子元件32的无源面(图3所示的上表面)的多个的供电区Vdd(Vdd1和Vdd2对应于第一电子元件30，Vdd3 和Vdd4对应于第二电子元件32)，多个供电区Vdd接收来自第一电压调节器60的至少一个电压。
在图3和图4相对应地实施例中，参见图3和图4电子器件100，包括：基板20，具有高密度线路区22与低密度线路区24；第一电子元件30 和第二电子元件32，并排设置在基板20上，第一电子元件30和第二电子元件32的无源面(电源面，图3所示的下表面)直接接触基板20并且电连接高密度线路区22；复数个第一引线40，每个第一引线40包括第一接点和第二接点，第一接点连接低密度线路区24，第二接点连接第一电子元件30或第二电子元件32的有源面(信号面，图3所示的上表面)，第一引线40用于传递信号。在一些实施例中，基板20位于第一电子元件30、第二电子元件32之间的间隔的正下方的部分是高密度线路区22，基板20 的剩余部分是低密度线路区24，低密度线路区24围绕高密度线路区22。虚线D、C示出了电源分别提供给第一电子元件30和第二电子元件32。根据本申请的实施例，第一电子元件30和第二电子元件32的无源面直接接触基板20，基板20向第一电子元件30和第二电子元件32直接供电，缩短了电源传递路径，减少了电力损失，第一引线40用于传输信号，电源传输路径和信号传输路径分隔开，减小了电源和信号之间的干扰。在一些实施例中，基板20可以是任何类型的半导体主体(例如，硅、SiGe、SOI等)，例如半导体晶圆和/或晶圆上的一个或多个管芯、以及与之相关的任何其他类型的半导体和/或外延层。在一些实施例中，基板20可以包括一个或多个介电层、一个或多个层间介电(ILD)层、和/或一个或多个设置在半导体主体上方的互连件。在一些实施例中，第一电子元件30是专用集成电路管芯。在一些实施例中，第二电子元件32是存储器元件，例如高带宽存储器(high bandwidth memory,HBM)管芯。
在一些实施例中，基板20通过焊球50连接外部电源，以向第一电子元件30和第二电子元件32供电。在一些实施例中，例如参见图4，复数个第一引线40延伸跨过第一电子元件30的至少两个侧面(例如图4所示的上、下和左侧面)。在一些实施例中，第一引线40不跨过第一电子元件 30、第二电子元件32的相互面对的面，即不位于第一电子元件30、第二电子元件32的正中间，以远离电源传输路径，避免与电源相互干扰。由于观察角度不同，图4中位于中间位置处的四条引线40在图3中示出为位于第一电子元件30、第二电子元件32之间，即图3所示的位于第一电子元件30、第二电子元件32之间的引线40并非连接高密度线路区22，而是连接低密度线路区24。
在一些实施例中，如图4所示，从俯视角度观察，复数个第一引线40 的第二接点(接触第一电子元件30、第二电子元件32的顶面)与高密度线路区22不重叠。
在一些实施例中，电子器件100还包括：第一电压调节器(IVR)60，配置在基板20内并且电连接第一电子元件30、第二电子元件32的无源面。在一些实施例中，第一电压调节器60位于高密度线路区22下方。在一些实施例中，如图4所示，从俯视角度观察，第一电压调节器60的第一部分 (图4所示左侧)与第一电子元件30重叠，第一电压调节器60的第二部分(图4所示右侧)与第二电子元件32重叠。第一电压调节器60位于基板20内，并且位于第一电子元件30、第二电子元件32之间的间隔下方，第一电压调节器60通过基板20内部线路(高密度线路区22的部分和低密度线路区的部分)直接向第一电子元件30、第二电子元件32传送电压，可以减少基板20提供给第一电子元件30、第二电子元件32的电力的损失。
在一些实施例中，低密度线路区24包括彼此物理隔离并且电连接第一电子元件30或第二电子元件32的无源面的多个的供电区Vdd，Vdd1和 Vdd2对应于第一电子元件30，Vdd3和Vdd4对应于第二电子元件32。在一些实施例中，多个供电区Vdd可以提供相同或不同的电源或电压，以满足不用电子元件、电子元件的不同区的不同供电需求。在一些实施例中，多个供电区Vdd接收来自第一电压调节器60的至少一个电压。在一些实施例中，多个供电区Vdd通过高密度线路区22电连接第一电压调节器60。在一些实施例中，从俯视角度观察，多个供电区Vdd和第一电子元件30、第二电子元件32重叠，以向第一电子元件30、第二电子元件32直接供电。在一些实施例中，基板20位于第一电子元件30、第二电子元件32的直接下方以及位于第一电子元件30、第二电子元件32之间的间隔下方的区域用于传输电源，基板20的剩余区域用于传输信号。
在一些实施例中，从俯视角度观察，除第一电子元件30和第二电子元件32的相互面对的侧面以外，第一电压调节器60与第一电子元件30、第二电子元件32的其余侧面隔开，即第一电压调节器60不超过第一电子元件60、第二电子元件30的边缘。
在一些实施例中，封装层70包覆基板20、第一电子元件30和第二电子元件32。在一些实施例中，封装层70可以是有机物，例如，聚酰亚胺 (polyimide，PI)、环氧树脂(epoxy)、聚苯并恶唑(PBO)、阻燃4级材料(FR4)、聚丙烯(PP)、味之素堆积膜(Ajinomotobuild-upfilm，ABF)、双马来酰亚胺三嗪树脂(BT)；或/和无机物，例如，硅、玻璃、陶瓷、氧化物(例如，SiOx、 TaOx)、氮化物(例如，SiNx)等。在一些实施例中，使用沉积、层压、印刷、灌封、浸渍等工艺形成封装层70，并且采用有机光敏材料和/或非光敏液体和/或干膜材料。
图5示出了不同的实施例，在一些实施例中，电子器件100还包括：第二电压调节器62、第三电压调节器64，位于基板20上并且与第一电子元件30、第二电子元件32并排设置，第一电子元件30、第二电子元件32 位于第二电压调节器62、第三电压调节器64之间。在一些实施例中，电子器件100还包括：第四电压调节器66，位于基板20的底面上。在一些实施例中，从俯视角度观察，第一电压调节器60与第二电子元件32隔开，即第一电压调节器60不位于第二电子元件32正下方。在一些实施例中，电子器件还包括：第三电子元件34，位于第一电子元件30上并且电连接至基板20。在一些实施例中，第一电子元件30的有源面(图5所示上表面)为第三电子元件34提供电源，第二引线42用于在基板20和第三电子元件34之间传输信号。在一些实施例中，第二电压调节器60通过第三引线44电连接基板20，第三引线44用于传输电源。第二电压调节器62、第三电压调节器64、第四电压调节器66通过基板20的内部线路电连接至第一电子元件30和第二电子元件32的无源面(图5所示下表面)。与第一引线40类似地，第二引线42也不位于第一电子元件30、第二电子元件32 的正中间，即第二引线42不连接图3所示的高密度线路区22。在一些实施例中，第一引线40、第二引线42和第三引线44的材料包括铜。
以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种电子器件，其特征在于，包括：
基板，具有高密度线路区与低密度线路区；
第一电子元件和第二电子元件，并排设置在所述基板上，所述第一电子元件和所述第二电子元件的有源面直接接触所述基板，所述基板通过所述高密度线路区与所述第一电子元件、所述第二电子元件进行信号沟通；
复数个第一引线，每个所述第一引线包括第一接点和第二接点，所述第一接点连接所述低密度线路区，所述第二接点连接所述第一电子元件或所述第二电子元件的无源面，所述第一引线用于传递电源。
2.根据权利要求1所述的电子器件，其特征在于，所述复数个第一引线延伸跨过所述第一电子元件的至少两个侧面。
3.根据权利要求1所述的电子器件，其特征在于，从俯视角度观察，所述复数个第一引线的所述第二接点与所述高密度线路区不重叠。
4.根据权利要求1所述的电子器件，其特征在于，还包括：
第一电压调节器，配置在所述基板内并且电连接所述复数个第一引线的第一接点。
5.一种电子器件，其特征在于，包括：
基板，具有高密度线路区与低密度线路区；
第一电子元件和第二电子元件，并排设置在所述基板上，所述第一电子元件和所述第二电子元件的无源面直接接触所述基板并且电连接所述高密度线路区；
复数个第一引线，每个所述第一引线包括第一接点和第二接点，所述第一接点连接所述低密度线路区，所述第二接点连接所述第一电子元件或所述第二电子元件的有源面，所述第一引线用于传递信号。
6.根据权利要求5所述的电子器件，其特征在于，所述复数个第一引线延伸跨过所述第一电子元件的至少两个侧面。
7.根据权利要求5所述的电子器件，其特征在于，从俯视角度观察，所述复数个第一引线的所述第二接点与所述高密度线路区不重叠。
8.根据权利要求5所述的电子器件，其特征在于，还包括：
第一电压调节器，配置在所述基板内并且电连接所述第一电子元件、所述第二电子元件的无源面。
9.根据权利要求8所述的电子器件，其特征在于，所述第一电压调节器位于所述高密度线路区下方，从俯视角度观察，所述第一电压调节器的第一部分与所述第一电子元件重叠，所述第一电压调节器的第二部分与所述第二电子元件重叠。
10.根据权利要求8所述的电子器件，其特征在于，所述低密度线路区包括彼此物理隔离并且电连接所述第一电子元件或所述第二电子元件的无源面的多个的供电区，所述多个供电区接收来自所述第一电压调节器的至少一个电压。
CN202221495947.0U 2022-06-13 2022-06-13 电子器件 Active CN218385228U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202221495947.0U CN218385228U (zh) 2022-06-13 2022-06-13 电子器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202221495947.0U CN218385228U (zh) 2022-06-13 2022-06-13 电子器件

Publications (1)

Publication Number Publication Date
CN218385228U true CN218385228U (zh) 2023-01-24

Family

ID=84960118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202221495947.0U Active CN218385228U (zh) 2022-06-13 2022-06-13 电子器件

Country Status (1)

Country Link
CN (1) CN218385228U (zh)

Similar Documents

Publication Publication Date Title
US10347552B2 (en) Semiconductor device
US10748854B2 (en) Stairstep interposers with integrated shielding for electronics packages
US5817986A (en) Three dimensional package and architecture for high performance computer
CN103187377A (zh) 具有桥型中介片的半导体封装
US10276490B2 (en) Isolation devices with faraday shields
US10541195B2 (en) Package structure of capacitive coupling isolator
CN218385228U (zh) 电子器件
KR101139699B1 (ko) 수동소자가 적층된 반도체 칩, 이를 포함하는 3차원 멀티 칩 및 이를 포함하는 3차원 멀티 칩 패키지
KR20100030151A (ko) 전자소자 내장 인쇄회로기판
US20190088625A1 (en) Semiconductor device
US10283490B2 (en) Communicating optical signals between stacked dies
US10937754B1 (en) Semiconductor package and manufacturing method thereof
US11967559B2 (en) Electronic package
US20240030184A1 (en) Semiconductor device and method of manufacturing the same
KR20130085148A (ko) 반도체 칩, 3차원 적층 칩 및 3차원 적층 칩 패키지
US11121103B1 (en) Semiconductor package including interconnection member and bonding wires and manufacturing method thereof
US20220238485A1 (en) Packaged electronic system formed by electrically connected and galvanically isolated dice
US11469183B2 (en) Multirow semiconductor chip connections
US20220415777A1 (en) Semiconductor package
US6730946B2 (en) Semiconductor device
US20230420316A1 (en) Integrated Electronic Component
CN108336069B (zh) 电子模块及半导体封装装置
CN114420672A (zh) 半导体封装装置及其制造方法
JP2021153207A (ja) 電子装置
CN116759402A (zh) 半导体器件

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant