CN205452277U - 具有对准标记的半导体结构 - Google Patents

具有对准标记的半导体结构 Download PDF

Info

Publication number
CN205452277U
CN205452277U CN201620223877.1U CN201620223877U CN205452277U CN 205452277 U CN205452277 U CN 205452277U CN 201620223877 U CN201620223877 U CN 201620223877U CN 205452277 U CN205452277 U CN 205452277U
Authority
CN
China
Prior art keywords
alignment mark
metal level
registration mark
semiconductor structure
connecting line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201620223877.1U
Other languages
English (en)
Inventor
贺开庭
邓国贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201620223877.1U priority Critical patent/CN205452277U/zh
Application granted granted Critical
Publication of CN205452277U publication Critical patent/CN205452277U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本实用新型提供一种具有对准标记的半导体结构，包括：半导体衬底；电介质层，位于所述半导体衬底表面；金属层，位于所述电介质层表面；所述金属层内设有沟道；第一对准标记，位于所述沟道内；所述第一对准标记与所述金属层相隔一定的间距，并通过连线层与所述金属层相连接；第二对准标记，位于所述第一对准标记的表面。通过去除部分金属层以在所述金属层内形成由所述金属层本身构成的第一对准标记，所述第一对准标记通过由去除部分所述金属层形成的连线层与位于其周围的所述金属层相连接，第二对准标记形成于所述第一对准标记表面，即保证了所述第一对准标记的实用性，又避免了所述第二对准标记带电情况的发生，进而提高了CD-SEM量测的可靠性。

Description

具有对准标记的半导体结构
技术领域
本实用新型涉及半导体结构领域，特别是涉及一种具有对准标记的半导体结构。
背景技术
随着半导体工艺的发展，半导体的结构及工艺变得越来越复杂，在半导体工艺过程中，为保证工艺的精确，对半导体结构的对准量测是必要的一环；CD(关键尺寸)-SEM(扫描电子显微镜)量测是较常用的一种量测手段。
现有的一种具有对准标记的半导体结构如图1及图2所示，由图1及图2可知，所述半导体结构包括：半导体衬底10、位于所述半导体衬底10表面的电介质层11、位于所述电介质层11表面的金属层12、位于所述金属层12内的第一对准标记13、位于所述第一对准标记13表面的第二对准标记14；所述第一对准标记13及所述第二对准标记14的形状均为十字形；所述第一对准标记13为贯穿所述金属层12的沟道，所述第一对准标记13的底部位于所述电介质层11的表面，适于所述金属层12的对准；所述第二对准标记14为由多个连接通孔15构成的十字形标记，所述第二对准标记14为在芯片的连接通孔的光刻工艺步骤中形成于所述第二对准标记14的表面，适于连接通孔的对准。
在连接通孔的光刻工艺的润湿工艺(Rinseprocess)中，若所述金属层12内形成有开口区域，电荷很容易聚集在所述金属层12内的开口中并很难被去除，如图3所示，由图3可知，在润湿工艺中，电荷容易通过光刻胶层17中的开口，穿过抗反射涂层16聚集在所述金属层12的开口内；由于所述第一对准标记13为形成于所述金属层12内的沟道，而所述第二对准标记14位于所述第一对准标记13的表面，即位于所述金属层12的沟道内，这样的设计结构使得所述第二对准标记14非常容易带电；所述第二对准标记14容易带电，在CD-SEM过程中造成散光，使得SEM图形变得模糊不清，无法实现精确的对准，从而导致无法进行量测。
实用新型内容
鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种具有对准标记的半导体结构，用于解决现有技术中由于用于连接通孔对准的对准标记在CD-SEM过程中容易带电，使得量测过程中无法对标记图形进行精确对准，从而无法进行量测的问题。
为实现上述目的及其他相关目的，本实用新型提供一种具有对准标记的半导体结构，所述具有对准标记的半导体结构至少包括：
半导体衬底；
电介质层，位于所述半导体衬底表面；
金属层，位于所述电介质层表面；所述金属层内设有沟道；
第一对准标记，位于所述沟道内；所述第一对准标记与所述金属层相隔一定的间距，并通过连线层与所述金属层相连接；
第二对准标记，位于所述第一对准标记的表面。
作为本实用新型的具有对准标记的半导体结构的一种优选方案，所述第一对准标记的形状与所述第二对准标记的形状相同。
作为本实用新型的具有对准标记的半导体结构的一种优选方案，所述第一对准标记的形状为十字形，适于所述金属层的对准；
所述第二对准标记的形状为十字形，十字形的所述第二对准标记包括多个沿所述第一对准标记表面排布的连接通孔，适于连接通孔的对准。
作为本实用新型的具有对准标记的半导体结构的一种优选方案，十字形的所述第一对准标记的四个端面通过所述连线层与所述金属层相连接。
作为本实用新型的具有对准标记的半导体结构的一种优选方案，十字形的所述第一对准标记端面的宽度大于所述连线层的宽度。
作为本实用新型的具有对准标记的半导体结构的一种优选方案，所述第一对准标记、所述连线层及所述金属层的厚度相同。
作为本实用新型的具有对准标记的半导体结构的一种优选方案，所述第一对准标记、所述连线层及所述金属层的材料相同。
作为本实用新型的具有对准标记的半导体结构的一种优选方案，所述第一对准标记、所述连线层及所述金属层的材料均为TiN。
如上所述，本实用新型的具有对准标记的半导体结构，通过去除部分金属层以在所述金属层内形成由所述金属层本身构成的第一对准标记，所述第一对准标记通过由去除部分所述金属层形成的连线层与位于其周围的所述金属层相连接，第二对准标记形成于所述第一对准标记表面，即保证了所述第一对准标记的实用性，又避免了所述第二对准标记带电情况的发生，进而提高了CD-SEM量测的可靠性。
附图说明
图1为现有技术中的具有对准标记的半导体结构俯视结构示意图。
图2显示为图1沿AA方向的截面结构示意图。
图3显示为现有技术中的光刻工艺的润湿工艺中，电荷在金属层开口中聚集结构示意图。
图4为本实用新型的具有对准标记的半导体结构俯视结构示意图。
图5显示为图4沿BB方向的截面结构示意图。
元件标号说明
10半导体衬底
11电介质层
12金属层
13第一对准标记
14第二对准标记
15连接通孔
16抗反射涂层
17光刻胶层
18电荷
20半导体衬底
21电介质层
22金属层
23沟道
24第一对准标记
25连线层
26第二对准标记
27连接通孔
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。
请参阅图4至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，虽图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请参阅图4至图5，本发明提供一种具有对准标记的半导体结构，所述具有对准标记的半导体结构至少包括：半导体衬底20；电介质层21，所述电介质层21位于所述半导体衬底20表面；金属层22，所述金属层22位于所述电介质层21表面；所述金属层22内设有沟道23；第一对准标记24，所述第一对准标记24位于所述沟道23内；所述第一对准标记24与所述金属层22相隔一定的间距，并通过连线层25与所述金属层22相连接；第二对准标记26，所述第二对准标记26位于所述第一对准标记24的表面。
作为示例，所述第一对准标记24及所述第二对准标记26的形状可以根据实际需要设计，所述第一对准标记24的形状与所述第二对准标记26的形状可以相同，也可以不同，优选地，本实施例中，所述第一对准标记24与所述第二对准标记26的形状相同。
作为示例，所述第一对准标记24的形状可以为但不仅限于十字形，所述第一对准标记24适于所述金属层22的对准；所述第二对准标记26的形状可以为但不仅限于十字形，十字形的所述第二对准标记26包括多个沿所述第一对准标记24表面排布的连接通孔27，即所述连接通孔27沿所述第一对准标记24的表面排布成十字形；所述第二对准标记26适于所述连接通孔27的对准。
需要说明的是，所述第二对准标记26由多个所述连接通孔27组成，所述连接通孔27的外围并无图4中所示的虚线结构，图4中是为了更清楚的标识所述第二对准标记26，在所述连接通孔27外围人为增加了所述虚线。
作为示例，十字形的所述第一对准标记24的四个端面通过所述连线层25与所述金属层22相连接。
作为示例，十字形的所述第一对准标记24的端面的宽度大于所述连线层25的宽度。
作为示例，所述第一对准标记24、所述连线层25及所述金属层22的厚度相同。
作为示例，所述第一对准标记24、所述连线层25及所述金属层22的材料相同。
作为示例，所述第一对准标记24、所述连线层25及所述金属层22的材料均为TiN。优选地，本实施例中，所述第一对准标记24及所述连线层25为所述金属层22的一部分，是通过去除部分所述金属层22而在所述金属层22内形成的结构；即本实施例中的所述第一对准标记24与现有技术中的图1及图2所示所述第一对准标记13为反型结构：现有技术中，是在所述金属层12内形成沟道作为所述第一对准标记13，而本实施例中，是在需要形成所述第一对准标记24的位置的周围形成沟道，保留位于需要形成所述第一对准标记24的位置所述金属层22作为所述第一对准标记24。由于所述第一对准标记24周围形成有沟道使得所述第一对准标记24与位于其四周的所述金属层22相隔一定的间距，所述第一对准标记24通过所述连线层25与所述金属层22相连接。
综上所述，本实用新型的具有对准标记的半导体结构，所述具有对准标记的半导体结构至少包括：半导体衬底；电介质层，位于所述半导体衬底表面；金属层，位于所述电介质层表面；所述金属层内设有沟道；第一对准标记，位于所述沟道内；所述第一对准标记与所述金属层相隔一定的间距，并通过连线层与所述金属层相连接；第二对准标记，位于所述第一对准标记的表面。通过去除部分金属层以在所述金属层内形成由所述金属层本身构成的第一对准标记，所述第一对准标记通过由去除部分所述金属层形成的连线层与位于其周围的所述金属层相连接，第二对准标记形成于所述第一对准标记表面，即保证了所述第一对准标记的实用性，又避免了所述第二对准标记带电情况的发生，进而提高了CD-SEM量测的可靠性。
上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

Claims (8)

1.一种具有对准标记的半导体结构，其特征在于，所述具有对准标记的半导体结构至少包括：
半导体衬底；
电介质层，位于所述半导体衬底表面；
金属层，位于所述电介质层表面；所述金属层内设有沟道；
第一对准标记，位于所述沟道内；所述第一对准标记与所述金属层相隔一定的间距，并通过连线层与所述金属层相连接；
第二对准标记，位于所述第一对准标记的表面。
2.根据权利要求1所述的具有对准标记的半导体结构，其特征在于：所述第一对准标记的形状与所述第二对准标记的形状相同。
3.根据权利要求2所述的具有对准标记的半导体结构，其特征在于：
所述第一对准标记的形状为十字形，适于所述金属层的对准；
所述第二对准标记的形状为十字形，十字形的所述第二对准标记包括多个沿所述第一对准标记表面排布的连接通孔，适于连接通孔的对准。
4.根据权利要求3所述的具有对准标记的半导体结构，其特征在于：十字形的所述第一对准标记的四个端面通过所述连线层与所述金属层相连接。
5.根据权利要求3所述的具有对准标记的半导体结构，其特征在于：十字形的所述第一对准标记端面的宽度大于所述连线层的宽度。
6.根据权利要求1所述的具有对准标记的半导体结构，其特征在于：所述第一对准标记、所述连线层及所述金属层的厚度相同。
7.根据权利要求1所述的具有对准标记的半导体结构，其特征在于：所述第一对准标记、所述连线层及所述金属层的材料相同。
8.根据权利要求7所述的具有对准标记的半导体结构，其特征在于：所述第一对准标记、所述连线层及所述金属层的材料均为TiN。
CN201620223877.1U 2016-03-22 2016-03-22 具有对准标记的半导体结构 Active CN205452277U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201620223877.1U CN205452277U (zh) 2016-03-22 2016-03-22 具有对准标记的半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201620223877.1U CN205452277U (zh) 2016-03-22 2016-03-22 具有对准标记的半导体结构

Publications (1)

Publication Number Publication Date
CN205452277U true CN205452277U (zh) 2016-08-10

Family

ID=56573785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201620223877.1U Active CN205452277U (zh) 2016-03-22 2016-03-22 具有对准标记的半导体结构

Country Status (1)

Country Link
CN (1) CN205452277U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109273432A (zh) * 2018-08-15 2019-01-25 上海华力集成电路制造有限公司 用于通孔的cdsem检测的对准标记及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109273432A (zh) * 2018-08-15 2019-01-25 上海华力集成电路制造有限公司 用于通孔的cdsem检测的对准标记及其制造方法

Similar Documents

Publication Publication Date Title
CN102944196B (zh) 一种检测半导体圆形接触孔圆度的方法
JP2013243418A (ja) モニタリング方法、プラズマモニタリング方法、モニタリングシステム及びプラズマモニタリングシステム
US9093335B2 (en) Calculating carrier concentrations in semiconductor Fins using probed resistance
CN104658940B (zh) 一种鳍式场效晶体管电学特性的测量结构
CN205376473U (zh) 一种电迁移测试结构
CN106444190A (zh) 一种coa基板及其制造方法、液晶面板
CN205452279U (zh) 具有对准标记的半导体结构
WO2022205747A1 (zh) 对准量测标记结构及对准量测方法
CN205452277U (zh) 具有对准标记的半导体结构
CN105336639A (zh) 半导体测试结构、其形成方法及导电插塞性能的测试方法
CN103887283B (zh) 多晶硅残留监测结构
CN206282851U (zh) 半导体测试结构
CN104051427A (zh) 一种接触孔电阻测试结构及方法
CN103489839A (zh) 硬掩模间隙壁结构及其制作方法
CN107037692B (zh) 掩膜组件及对准量测方法
CN102456666B (zh) 数字坐标轴及栅氧化膜可靠性测试方法
CN110335861A (zh) 一种半导体器件及其制作方法
DE202013105955U1 (de) Sensorbaustein
CN103107140A (zh) 一种薄膜晶体管阵列基板及其制作方法
US9080863B2 (en) Method for monitoring alignment between contact holes and polycrystalline silicon gate
CN205723527U (zh) 可靠性测试结构
US8674355B2 (en) Integrated circuit test units with integrated physical and electrical test regions
CN102437068B (zh) 孔量测图形以及孔量测方法
CN102645586A (zh) 玻璃基板、过孔电阻测量方法和金属线电阻的测量方法
CN102800655B (zh) 测试布局结构

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant