CN1190831C - 半导体芯片的安装方法和安装设备 - Google Patents

半导体芯片的安装方法和安装设备 Download PDF

Info

Publication number
CN1190831C
CN1190831C CNB011329270A CN01132927A CN1190831C CN 1190831 C CN1190831 C CN 1190831C CN B011329270 A CNB011329270 A CN B011329270A CN 01132927 A CN01132927 A CN 01132927A CN 1190831 C CN1190831 C CN 1190831C
Authority
CN
China
Prior art keywords
picture
taking device
soldering tip
semiconductor chip
bonding portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011329270A
Other languages
English (en)
Other versions
CN1344016A (zh
Inventor
费力克斯·刘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Besi Switzerland AG
Original Assignee
Esec Trading AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Esec Trading AG filed Critical Esec Trading AG
Publication of CN1344016A publication Critical patent/CN1344016A/zh
Application granted granted Critical
Publication of CN1190831C publication Critical patent/CN1190831C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

半导体芯片(1)安装到有粘接部分(5)的衬底(4)上，焊头(3)下降到固定衬底(4)的支架(6)上面的预定高度H。同时，取片器(2)固定在(3)的上限位置中。焊头(3)到达高度H时，固定的取片器(2)松开，取片器(2)从上限位置下移，把半导体芯片压到粘接部分(5)上，固定的取片器(2)松开后的预定时间后，焊头(3)升高并移开。用方法特别适用的焊头(3)给小室(12)加压缩空气和/或抽真空，以连接取片器(2)和焊头(3)使在很大程度上能控制取片器(2)的移动。

Description

半导体芯片的安装方法和安装设备
技术领域
本发明涉及将半导体芯片安装到具有粘接到部分的衬底上的安装方法和安装设备。
技术背景
用半导体芯片的安装方法，把衬底定期输送到加粘接剂的配料后，之后、输送到放下一个半工半导体芯片的粘接站。随着电子构件的小型化程度的增加，某些应用领域中用的半导体芯片也变得极小。最小的半导体芯片的尺寸已近到0.2mm×0.2mm以下。如果用导电粘接剂构成衬底与半导体芯片之间的粘接层，那么，安装微型半导体芯片的任务是，使衬底与半导体芯片之间的粘接层的厚度均匀，变化限制在±5μm的误差范围内。只有按此方式才能使安装的半导体芯片的电性能始终保持高质量。而且，要求能用不同制造方法制成的衬底，这就是说，待处理的衬底厚度偏差在60至70μm。
目前，用公知的“过移动”方法来补偿衬底的厚度变化。自动组装机，即所谓的模片焊接机，包括有拾取半导体芯片用的取片器的焊头，焊头下降到衬底上方预定的高度，并规定，在任何情况下，半导体芯片紧压在与衬底实际厚度无关的粘接部分上。这样做，一方面压紧了粘接剂，另一方面，取片器相对于焊头偏转。使生成的粘接层厚度有很大变化。
发明内容
本发明的目的是，提出了一种半导体芯片的安装方法和安装设备，能满足上述的各种要求。
根据本发明的一个方面，提供了一种将半导体芯片安装到具有粘接部分的衬底上的方法，其特征是包括以下步骤：(a)将有粘接部分的衬底放在支架上；(b)由在焊头上的能在上限位置与下限位置之间沿垂直方向移动的取片器抓住半导体芯片；(c)将焊头下降到支架上方的预定高度，使取片器固定在焊头的上限位置上；(d)松开取片器的固定，使取片器向粘接部分下降，把半导体芯片压到粘接部分上，但焊头仍在所述高度上；和(e)在松开取片器的固定后，在预定时刻，将焊头升高移开。
根据本发明的另一个方面，提供了一种半导体芯片的安装设备，用于将半导体芯片安装到有粘接部分的衬底上，该安装设备包括：有带取片器的焊头，其特征是，取片器能沿垂直方向在上限位置与下限位置之间自由移动，焊头包括小室，该小室能被施加压缩空气和/或抽真空，使取片器的上端在密封轴承上移动，其中小室连接到压力室，压力室的容积比小室的容积至少大10倍。
为了完成发明的任务，在控制条件下把半导体芯片设置在粘接部分上。果断地制成厚度变化可忽略不计的粘接层，使紧压在粘接部分上的半导体芯片的碰撞与现有技术比明显减小。不是半导体芯片和整个焊接头撞击在粘接部分上，但是，只有半导体芯片和焊头压的一小部，即在取片器尖端放半导体芯片的位置部分，撞击在粘接部分上。
半导体芯片安装在有粘接部分的衬底上，焊头下降到固定衬底的支架上预定的高度H，下降的原则是，半导体芯片还没有接触粘接部分，或只是刚接触粘接部分，粘接部分的变形是可以忽略不计的。同时，取片器固定在焊头上的上限位置中。当焊头到高度H时，松开固定的拾取器，取片器从上限位置下移，把半导体芯片压到粘料上，取片器松开预定的时间后，焊头升高并移开。
特别适用的焊头是，用小盒子连接取片器和焊头，给小盒子加压缩空气和/或抽真空，从而在很大程度上能控制取片器的移动。
以下在附图基础上更详细说明按本发明的方法和适于实施发明方法的设备的实施例。
附图说明
图1A和1B是按本发明方法的两种状态；
图2是曲线图；
图3、4是适于实施发明方法的设备详细图；
图5是图4所示设备的附件。
具体实施方式
图1A和1B是按本发明的连续状态图。两个图中画出了半导体体芯片1，取片器2，焊头3，衬底4，粘接部分5和衬底4用的支架6。取片器2是焊头6的一部分。在由顶面8和9组合的取片器2上的凸轮10界定的上限位置与下限位置之间取片器2按垂直方向7移动。取片器2能自由移动，即，取片器2的移动不被弹簧抵消。
安装半导体芯片1时，第1步，在取片器2位于上限位置中时焊头3下降到支架6上方的预定高度H。该状态示于图1A中。预定的高度H相当于衬底4的最大预期厚度和粘接部分5的最大高度，设定的原则是，放在取片器2的尖端处的半导体芯片1还未接触粘接部分5，或者，只是刚接触粘接部分，而粘接部分的变形还可以忽略不计时。
焊头3现在保持在高度H处，在第2步，焊头3上的取片器2松开接触，取片器2由于地心引力而下降。半导体芯片1紧压在粘接部分5上，并较深地陷入粘接部分5中，使粘接层厚度连续减小。尽管粘接部分5有一定的抗变形能力。但是也不能补偿取片器2的重量造成的下陷。为了使半导体芯片停止下陷，必须移开焊头。那就是为什么要在第3步骤在取片器2松开后的预定时间τ使焊头3移开的原因。
图3B画出了焊头3马上要移开之前的状态。取片器2从它脱开焊头3的点到第1次与粘接部分5接触的下落时间很短，与时间τ差不多。按该方式，所得到的粘接部分5的层厚与衬底4的实际厚度无关。由于焊头3上的取片器2不受磨擦控制，因此，半导体芯片1碰撞在部分5上的程度与半导体芯片1和取片器2的质量成正比，因而，明显地小于所引用的“重调”方法的碰撞。而且，由于质量作用减小，取片器2的质量使半导体芯片较慢地下落到粘接部分5上。
图2中实线画的是在时间τ中在支架6上的焊头3的高度层h的冲程，虚线画的是在时间t中支架6上的取片器2的高度层的冲程。在时刻t1，焊头到达高度H，并在高度H保持时间τ，在时刻t2没有半导体芯片的焊头再次移开。直到达到高度H为止，取片器本身脱开焊头3后，它更快下落直到它与粘接部分5相遇为止，之后，它较慢地陷入粘接部分5中。
图3画出了实施本发明方法用的第1设备的详细图。用该设备，取片器2有通到其上端的可以抽真空以吸引半导体体芯片1的纵向钻孔。吸引半导体芯片1时，纵向钻孔11的下端密闭，由此，造成纵向钻孔11的下端与上端之间压力不同。产生了向上的力，该向上力足以把取片器2推到上限位置；按此方式，取片器2固定在焊头3的上限位置。
焊头3达到图1A所示位置后，纵向钻孔11上端的真空断开。作用在取片器2上的向上力使真空度连续下降，取片器2下落，半导体芯片1撞击在粘接部分5上，并不断压粘接部分，τ时间后，焊头3升高移开。只要真空度没有完全破坏，半导体芯片1仍保持与取片器2接触。因此，在取片器2的引导下以控制方式把半导体芯片1放到粘接部分5上。时间τ过去之后，真空度完全破坏，焊头3升高把半导体芯片留在粘接部分5上。
图4画出了实施发明方法用的第2设备的详细图。用该设备，把“夹持件”功能和“降下取片器”的功能片分开。焊头3包括能加压缩空气或抽真空的小室12，在小室12中，取片器2的上端在密封轴承上移动。小室12抽真空时，取片器2推到下降位置中。此外，取片器2有连到抽真空原的纵向钻孔11。
小室12加压缩空气把室内压力控制在预定值P1，吸引半导体芯片1。吸引半导体芯片1时，焊头可大大下降，使半导体芯片1与取片器2之间建立的力足以使取片器2偏移出它的下限位置。该力与偏移程度无关。由小室12中压力P1作用在取片器2上的取片器2的横截面积A确定，F1＝P1×A。这时，至少在纵向钻孔11抽真空，因此，能拾取半导体芯片1使其吸到取片器2上。
吸引了半导体芯片1之后，给小室12抽真空，使取片器2移入上限位置。像第1实施例一样，焊头3现在移到衬底(图(A))，在第1步中，焊头3下降到支架6上方的预定高度H。现在焊头3保持在高度H。现在，去掉小室12的真空度，取片器2相对于焊头3下降。在时间τ焊头3保持在高度H，此时，去掉真空度时，焊头3的端部升高移开。所述的焊头3在高度H的时间τ确定半导体芯片1压粘接部分5的程度，即，获得粘接厚度的程度。为了使没粘接半导体芯片1的焊头3移开，在所述时间τ过去之前的预定时刻应去掉纵向钻孔11的真空。
该第2实施例的优点是，在τ时间中能按给定的压力曲线控制小室12中的真空度或负压，使半导体芯片1按控制速度下降到粘接部分5。特别是与真空度瞬时除去的情况相比，下降速度降低。
而且，第2实施例适合于把较大的半导体芯片放到衬底4上，按预定粘接力把半导体芯片1压到衬底上。焊头3输送到衬4的过程中，给小室12加预定的过压力P2。选择过压力P2和焊头3在支架6上方的下降高度H1，使取片器2向上按垂直方向7相对于焊头3偏移，使凸头10既不撞击停止面8的顶，也不撞击停止面9的底。之后半导体芯片1用限定的粘接力F2＝P2×A压到粘接部分5上，半导体芯片1上的取片器2施加的粘接力F2与衬底厚度无关。粘接部分5的层厚与粘接部分加的真空度和压力P2有关。
图5画出了焊头3的小室12中的压力控制装置。该装置包括压缩气源13和真空源14，它们合适当的阀门15连接。真空源14最好经真空储存器16连接到适当的阀门15。适当的阀门15的出口连接到压力室17，当取片器12位于下限位置时，压力室17的容积至少比小室12的容积高10倍。压力室门内设有压力传感器18，用于测试它里边的主要压力P。由压力传感器18供给的信号馈入控制阀门15的控制器1P，使压力室17中的压力对应给定值。压力室17连接到焊头3的小室12，使小室12中的压力与室17中的压力相同。取片器2的纵向钻孔11经现在没有设置的可转换阀门分别连接到真空源14，用于吸引和释放半导体芯片1。

Claims (4)

1.一种将半导体芯片(1)安装到具有粘接部分(5)的衬底(4)上的方法，其特征是包括以下步骤：
(a)将有粘接部分(5)的衬底(4)放在支架(6)上；
(b)由在焊头(3)上的能在上限位置与下限位置之间沿垂直方向移动的取片器(2)抓住半导体芯片(1)；
(c)将焊头(3)下降到支架(6)上方的预定高度，使取片器(2)固定在焊头(3)的上限位置上；
(d)松开取片器(2)的固定，使取片器(2)向粘接部分(5)下降，把半导体芯片(1)压到粘接部分(5)上，但焊头(3)仍在所述高度上；和
(e)在松开取片器(2)的固定后，在预定时刻，将焊头(3)升高移开。
2.按权利要求1的方法，其特征是，用抽真空方式把取片器(2)固定在焊头(3)上。
3.按权利要求1或2的方法，其特征是，取片器(2)支承在焊头(3)上的小室(12)上，该小室被抽真空，按预定的曲线控制真空度，以控制取片器(2)在步骤(d)中的下降速度。
4.一种半导体芯片的安装设备，用于将半导体芯片(1)安装到有粘接部分(5)的衬底(4)上，该安装设备包括：有带取片器(2)的焊头(3)，其特征是，取片器(2)能沿垂直方向在上限位置与下限位置之间自由移动，焊头(3)包括小室(12)，该小室(12)能被施加压缩空气和/或抽真空，使取片器(2)的上端在密封轴承上移动，其中小室(12)连接到压力室(17)，压力室(17)的容积比小室(12)的容积至少大10倍。
CNB011329270A 2000-09-12 2001-09-11 半导体芯片的安装方法和安装设备 Expired - Fee Related CN1190831C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CH17682000 2000-09-12
CH20001768/2000 2000-09-12
CH20001768/00 2000-09-12

Publications (2)

Publication Number Publication Date
CN1344016A CN1344016A (zh) 2002-04-10
CN1190831C true CN1190831C (zh) 2005-02-23

Family

ID=4566191

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011329270A Expired - Fee Related CN1190831C (zh) 2000-09-12 2001-09-11 半导体芯片的安装方法和安装设备

Country Status (7)

Country Link
US (1) US6648215B2 (zh)
KR (1) KR100773170B1 (zh)
CN (1) CN1190831C (zh)
AT (1) AT412519B (zh)
HK (1) HK1044628A1 (zh)
SG (1) SG98455A1 (zh)
TW (1) TWI270158B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7441688B2 (en) * 2003-11-04 2008-10-28 Reactive Nanotechnologies Methods and device for controlling pressure in reactive multilayer joining and resulting product
US6616031B2 (en) * 2001-07-17 2003-09-09 Asm Assembly Automation Limited Apparatus and method for bond force control
DE10159974C1 (de) * 2001-12-06 2003-10-23 Infineon Technologies Ag Halbleiterchip-Montageanlage mit einem Saugnippel zur Abnahme eines Halbleiterchips
US6956223B2 (en) 2002-04-10 2005-10-18 Applied Materials, Inc. Multi-directional scanning of movable member and ion beam monitoring arrangement therefor
US7109157B2 (en) * 2003-02-27 2006-09-19 Lawnie Taylor Methods and equipment for removing stains from fabrics using a composition comprising hydroxide and hypochlorite
US20040105750A1 (en) * 2002-11-29 2004-06-03 Esec Trading Sa, A Swiss Corporation Method for picking semiconductor chips from a foil
US7628822B2 (en) * 2005-04-08 2009-12-08 Taylor Lawnie H Formation of patterns of fades on fabrics
US7303111B2 (en) * 2005-10-14 2007-12-04 Asm Technology Singapore Pte. Ltd. Lightweight bondhead assembly
DE102006020418A1 (de) * 2006-04-26 2007-10-31 Herrmann Ultraschalltechnik Gmbh & Co. Kg Vorrichtung zum Bearbeiten von Werkstücken mittels Ultraschall
KR101508507B1 (ko) 2008-07-11 2015-04-03 한미반도체 주식회사 비전검사장비의 픽커 유니트
US8113411B2 (en) * 2010-03-30 2012-02-14 Flextronics Ap, Llc Universal radio frequency shield removal
KR101521529B1 (ko) 2010-06-14 2015-05-19 삼성테크윈 주식회사 부품 실장기 헤드 및 이를 이용한 부품 실장 방법
US20120267423A1 (en) * 2011-04-19 2012-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and Apparatus for Thin Die Processing
JP2013197146A (ja) * 2012-03-16 2013-09-30 Renesas Electronics Corp 半導体装置の製造方法及び半導体製造装置
US9165902B2 (en) * 2013-12-17 2015-10-20 Kulicke And Soffa Industries, Inc. Methods of operating bonding machines for bonding semiconductor elements, and bonding machines
KR102231293B1 (ko) 2014-02-10 2021-03-23 삼성전자주식회사 다이 본딩 장치
KR101939013B1 (ko) * 2016-01-29 2019-01-15 예놉틱 옵틱컬 시스템즈 게엠베하 웨이퍼로부터 마이크로 칩을 분리하고 기판 상에 마이크로 칩을 배치하기 위한 방법 및 장치
KR102043646B1 (ko) * 2019-07-02 2019-11-14 주식회사 경성금형 반도체칩 접합장치
CN113764315B (zh) * 2021-09-27 2024-06-11 深圳市东彦通信科技有限公司 一种粘接工装及粘接方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6441230A (en) * 1987-08-06 1989-02-13 Mitsubishi Electric Corp Die-bonding device
US4875279A (en) * 1987-08-21 1989-10-24 E. I. Du Pont De Nemours And Company Die attach pickup tools
US5144747A (en) * 1991-03-27 1992-09-08 Integrated System Assemblies Corporation Apparatus and method for positioning an integrated circuit chip within a multichip module
JP2635889B2 (ja) 1992-06-24 1997-07-30 株式会社東芝 ダイボンディング装置
US5688716A (en) * 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
JPH08162797A (ja) * 1994-12-08 1996-06-21 Matsushita Electric Ind Co Ltd 電子部品実装装置
US5673844A (en) * 1995-12-29 1997-10-07 Gte Laboratories Incorporated Gas pressure adjustable diebonding apparatus and method
DE19613265C1 (de) * 1996-04-02 1997-04-17 Siemens Ag Bauelement in stickstoffhaltigem Halbleitermaterial
JPH10340931A (ja) * 1997-06-05 1998-12-22 Toray Eng Co Ltd チップボンディングツール
JP3955659B2 (ja) * 1997-06-12 2007-08-08 リンテック株式会社 電子部品のダイボンディング方法およびそれに使用されるダイボンディング装置
JP3625646B2 (ja) * 1998-03-23 2005-03-02 東レエンジニアリング株式会社 フリップチップ実装方法
JP3132496B2 (ja) * 1999-01-25 2001-02-05 松下電器産業株式会社 ダイボンディング装置
US6284564B1 (en) * 1999-09-20 2001-09-04 Lockheed Martin Corp. HDI chip attachment method for reduced processing

Also Published As

Publication number Publication date
KR20020020998A (ko) 2002-03-18
US20020030089A1 (en) 2002-03-14
TWI270158B (en) 2007-01-01
HK1044628A1 (zh) 2002-11-15
KR100773170B1 (ko) 2007-11-02
SG98455A1 (en) 2003-09-19
US6648215B2 (en) 2003-11-18
ATA14172001A (de) 2004-08-15
CN1344016A (zh) 2002-04-10
AT412519B (de) 2005-03-25

Similar Documents

Publication Publication Date Title
CN1190831C (zh) 半导体芯片的安装方法和安装设备
JP2014123731A (ja) 基板上に半導体チップを実装するための熱圧着ボンディング方法および装置
KR101360585B1 (ko) 다이 본더의 다이 픽업 제어 방법, 이 방법으로 구동되는 다이 픽업 장치 및 이를 구비한 다이 본더
US7731764B2 (en) Singulation metal mold and method for producing semiconductor device
KR101380816B1 (ko) 다이본딩 장치
JPH0755557B2 (ja) マスクからの衝撃吸収装置
JP3132496B2 (ja) ダイボンディング装置
KR19980018771A (ko) 도전성 볼의 탑재방법 및 이의 장치 (method of mounting conductive balls and device therefor)
CN114772332B (zh) 堆叠金属薄片分片机械臂及分片方法
EP1187181A2 (en) Method and apparatus for mounting semiconductor chips
JP4119598B2 (ja) 電子部品実装装置および電子部品実装方法
JPH09148790A (ja) 電子部品装着装置
JP2003197653A (ja) 半導体チップの実装装置
JP2002018758A (ja) 部品吸着装置
KR102075198B1 (ko) 본딩장치 및 이의 제어방법
JP3031060B2 (ja) 電子部品のボンディングヘッド装置及び電子部品のボンディング方法
CN114084870B (zh) 高真空状态下薄壳器件盖板组合式拾取机构
CN114212539B (zh) 高真空状态下薄壳器件盖板拾取机构的柔性拾取方法
JP3604037B2 (ja) 気密封止用抵抗溶接装置および方法
CN215199048U (zh) 一种用于整形机的快速上下料设备
JP3303684B2 (ja) 導電性ボール搭載装置及び導電性ボール搭載方法
JP3255030B2 (ja) 導電性ボールの搭載装置および搭載方法
JP3473345B2 (ja) リードフレームへのフィルム打抜き貼付け方法
JP2006156443A (ja) 電子部品実装方法
JP2002076044A (ja) 導電性ボールの搭載装置および搭載方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1044628

Country of ref document: HK

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050223

Termination date: 20130911