CN118073415A - 具有精确几何形状的半导体晶体管及其相关的制造方法 - Google Patents

具有精确几何形状的半导体晶体管及其相关的制造方法 Download PDF

Info

Publication number
CN118073415A
CN118073415A CN202311582811.2A CN202311582811A CN118073415A CN 118073415 A CN118073415 A CN 118073415A CN 202311582811 A CN202311582811 A CN 202311582811A CN 118073415 A CN118073415 A CN 118073415A
Authority
CN
China
Prior art keywords
fin
region
gate
layer
gate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311582811.2A
Other languages
English (en)
Inventor
卢超群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Invention Innovation And Cooperation Laboratory Co ltd
Original Assignee
Invention Innovation And Cooperation Laboratory Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Invention Innovation And Cooperation Laboratory Co ltd filed Critical Invention Innovation And Cooperation Laboratory Co ltd
Publication of CN118073415A publication Critical patent/CN118073415A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66818—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了半导体晶体管及其制造方法。所述半导体晶体管包含半导体基底、主动区、浅沟槽隔离区、第一导电区、第二导电区和间隔层。所述半导体基底具有原始表面。所述主动区具有鳍式结构。所述浅沟槽隔离区围绕所述主动区，以及栅极结构横跨所述鳍式结构。所述第一导电区和所述第二导电区位于所述主动区之内。所述间隔层与所述栅极结构的侧壁接触且在所述鳍式结构之上。所述鳍式结构在所述间隔层下方的宽度大于所述鳍式结构在所述栅极结构下方的宽度，所述鳍式结构在沿着平行于所述原始表面的方向上具有横向轮廓，且所述横向轮廓包含在所述间隔层下方的圆角。因此，所述半导体晶体管的面积较小且其鳍式结构不易崩塌。

Description

具有精确几何形状的半导体晶体管及其相关的制造方法
技术领域
本发明涉及一种半导体晶体管及其制造方法，尤其涉及一种具有精确和控制良好的几何形状(例如鳍式结构、鳍片宽度、源极/漏极区和/或连接源极/漏极区的金属插销的形状或尺寸)的半导体晶体管，从而减小所述半导体晶体管的面积并防止所述半导体晶体管的鳍式结构崩塌。
背景技术
在20纳米(nm)到5纳米的各种工艺节点中，应用最广泛的半导体金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor,MOSFET)是所谓的鳍式场效应晶体管(FinFET)或三栅极(tride-gate)场效应晶体管，其中所述鳍式场效应晶体管或所述三栅极场效应晶体管都是三维场效应晶体管，且这种三维场效应晶体管可有效实现其面积的微型化并提高其性能，而这正可满足摩尔定律(Moore’s Law)的要求。另外，表1显示了在不同制造商(例如制造商A和制造商B)的工艺技术中的晶体管密度(单位：百万晶体管/平方毫米(Mtr/mm2))。例如在16纳米工艺节点中，制造商A的晶体管密度(28.88Mtr/mm2)可和晶体管密度的理想目标(遵守摩尔定律)匹配。然而在工艺节点从16nm扩展到3nm的同时，不同制造商在单位面积上晶体管数量的增加根本无法满足摩尔定律的要求。例如，在7nm和5nm工艺节点中，晶体管密度的理想目标分别是150.88MTr/mm2和295.73MTr/mm2，但在制造商A和制造商B最先进的工艺能力下，每平方毫米的晶体管的实际数量却远低于晶体管数量的理想目标。以下为表1：
来源：https//www.anandtech.com/show/16656/ibm-creats-first-2nm-chip
表1
以所述鳍式场效应晶体管为例，限制所述鳍式场效应晶体管的面积缩放效果的原因之一是有关所述鳍式场效应晶体管的鳍式本体(fin body)的间距(pitch,也就是鳍片宽度(fin width)+鳍与鳍之间的空间)的缩放。例如请参照图1，图1是说明在现有技术中，14nm工艺节点的鳍式场效应晶体管的横截面的示意图，以及如图1所示，所述鳍式场效应晶体管的鳍式本体具有奇怪的尖锐形状：所述鳍式本体的顶部面积较小(约2至3nm)，所述鳍式本体的中间的宽度较宽(约5至8nm)，以及所述鳍式本体的底部的宽度更宽(约9.6至13nm)且与所述鳍式场效应晶体管的栅极的底部平齐。另外，在两个相邻鳍式场效应晶体管之间的浅沟槽隔离(Shallow Trench Isolation,STI)的底部的间距(pitch)也很宽，其中所述浅沟槽隔离通常为氧化物材料。因此，如图1所示，所述鳍式场效应晶体管的鳍式结构的垂直轮廓从较小的顶部区逐渐变化到所述浅沟槽隔离的非常宽的底部。另外，根据不同的制造商/工厂能力，所述浅沟槽隔离(Shallow Trench Isolation,STI)的底部的间距(pitch)可以达到约48nm，约为3.5F，其中F代表各制造商宣布的工艺节点的最小特征尺寸。因此，现有技术显露了一些缺点：
(1)影响所述鳍式场效应晶体管性能和品质的最重要参数无疑是所述鳍式本体的宽度，但正如图1所示，所述鳍式本体的宽度的变化很大难以精确控制；
(2)如图1所示，所述鳍式本体的“山丘”的形状很难保持一致，也很难将其变化降至最低；
(3)由于所述鳍式本体的“山丘”，导致在两个相邻鳍式场效应晶体管之间的浅沟槽隔离的宽度和深度都很难最佳化；
(4)因为所述浅沟槽隔离的底部的间距(pitch)至少大于3F至5F，所以不利于所述鳍式场效应晶体管的面积的缩放；
(5)所述鳍式场效应晶体管的性能和漏电的关键参数受所述鳍式本体的“山丘”的形状和尺寸影响，所以很难将所述鳍式场效应晶体管的性能和漏电的变化最小化；及
(6)因为所述鳍式场效应晶体管的尺寸缩小使得所述鳍式本体变得越来越窄，所以所述鳍式本体变得很容易弯曲或崩塌；或由于必须在更大和更复杂的晶圆上制造越来越多的鳍式场效应晶体管，所以这种鳍式本体的“山丘”的数量正在显着增加。
然而现有技术并没有很好的技术来解决上述问题，所以如何解决上述问题以符合摩尔定律中的单位面积上数量更多的晶体管以及每一晶体管的成本更低的要求已经成为一个挑战。
发明内容
本发明的一实施例提供一种半导体晶体管。所述半导体晶体管包含一半导体基底、一主动区、一浅沟槽隔离区(shallow trench isolation region)、一第一导电区、一第二导电区和一间隔层。所述半导体基底具有一原始表面(original surface)。所述主动区在所述半导体基底的基础上形成，其中所述主动区具有一鳍式结构。所述浅沟槽隔离区围绕所述主动区，以及所述半导体晶体管的栅极结构横跨所述鳍式结构。所述第一导电区和所述第二导电区位于所述主动区之内。所述间隔层与所述栅极结构的侧壁接触且在所述鳍式结构之上。所述鳍式结构在所述间隔层下方的宽度大于所述鳍式结构在所述栅极结构下方的宽度，所述鳍式结构在沿着平行于所述原始表面的方向上具有一横向轮廓(lateralprofile)，以及所述鳍式结构的横向轮廓包含在所述间隔层下方的一圆角(roundedcorner)。
在本发明的一实施例中，所述第一导电区受到所述浅沟槽隔离区的限制，且所述第一导电区的宽度大于所述鳍式结构在所述栅极结构下方的宽度。
在本发明的一实施例中，所述鳍式结构包含一鳍式本体和一鳍式基底，所述鳍式结构在沿着垂直于所述原始表面的方向上具有一垂直轮廓(perpendicular profile)，以及所述垂直轮廓包含在所述鳍式本体和所述鳍式基底之间的阶梯状变化(step-liketransition)或非渐进式变化(non-gradual transition)。
在本发明的一实施例中，所述鳍式结构的横向轮廓在所述栅极结构下方的所述鳍式结构与所述圆角之间还提供另一阶梯状变化或另一非渐进式变化。
在本发明的一实施例中，所述第一导电区与所述鳍式结构的第一端接触，所述第二导电区与所述鳍式结构的第二端接触，且所述第一导电区和所述第二导电区独立于鳍式结构。
在本发明的一实施例中，在所述浅沟槽隔离区上方的栅极结构的底部低于所述第一导电区的底部和/或所述第二导电区的底部。
在本发明的一实施例中，所述第一导电区或所述第二导电区的至少两边与一含金属区(metal-containing region)接触。
本发明的另一实施例提供一种半导体晶体管。所述半导体晶体管包含一半导体基底、一主动区、一浅沟槽隔离区(shallow trench isolation region)、一栅极结构、一第一导电区、一第二导电区、一沟槽和一内部间隔层。所述半导体基底具有一原始表面。所述主动区在所述半导体基底的基础上形成，其中所述主动区具有一鳍式结构。所述浅沟槽隔离区围绕所述主动区。所述栅极结构横跨所述鳍式结构并覆盖所述浅沟槽隔离区的第一部分。所述第一导电区和所述第二导电区位于所述主动区之内。所述沟槽沿着所述栅极结构的纵向方向。所述内部间隔层填充并接触所述栅极结构的一侧壁，其中所述内部间隔层的宽度受到所述沟槽的限制。所述鳍式结构包含一鳍式本体和一鳍式基底，所述鳍式本体被所述栅极结构覆盖，以及所述内部间隔层至少覆盖所述鳍式本体的侧壁。
在本发明的一实施例中，所述内部间隔层还覆盖所述鳍式基底的部分侧壁。
在本发明的一实施例中，所述内部间隔层是一复合间隔层，所述复合间隔层包含一氧化物子间隔层和一碳硅化物(SiCOH)子间隔层，且所述碳硅化物(SiCOH)子间隔层围绕所述氧化物子间隔层的侧壁和顶部。
在本发明的一实施例中，所述第一导电区或所述第二导电区的至少两边与一含金属区接触。
在本发明的一实施例中，所述浅沟槽隔离区被所述栅极结构覆盖的第一部分的顶部低于所述浅沟槽隔离区未被所述栅极结构覆盖的其他部分的顶部。
在本发明的一实施例中，所述鳍式结构在沿着垂直于所述原始表面的方向上具有一垂直轮廓，以及所述垂直轮廓提供一第一阶梯状变化或一第一非渐进式变化。
在本发明的一实施例中，所述第一阶梯状变化或所述第一非渐进式变化介于所述鳍式本体和所述鳍式基底之间。
在本发明的一实施例中，所述鳍式结构在沿着平行于所述原始表面的方向上具有一横向轮廓，以及所述横向轮廓提供一第二阶梯状变化或一第二非渐进式变化。
在本发明的一实施例中，所述第二阶梯状变化或所述第二非渐进式变化介于所述栅极结构与所述第一导电区之间。
在本发明的一实施例中，所述鳍式结构的横向轮廓还提供介于所述栅极结构与所述第二导电区之间的第三阶梯状变化或第三非渐进式变化。
在本发明的一实施例中，所述第一导电区和/或所述第二导电区受到所述浅沟槽隔离区的限制。
在本发明的一实施例中，位于所述浅沟槽隔离区的第一部分上方的所述栅极结构的底部低于所述第一导电区的底部和/或所述第二导电区的底部。
在本发明的一实施例中，所述第一导电区和所述第二导电区独立于所述鳍式结构且不在所述浅沟槽隔离区之上。
本发明的另一实施例提供一种半导体晶体管。所述半导体晶体管包含一半导体基底、一主动区、一浅沟槽隔离区、一栅极结构、一第一导电区、一第二导电区和一内部间隔层。所述半导体基底具有一原始表面。所述主动区在所述半导体基底的基础上形成，其中所述主动区具有一鳍式结构。所述浅沟槽隔离区围绕所述主动区。所述栅极结构横跨所述鳍式结构并覆盖所述浅沟槽隔离区的第一部分。所述第一导电区和所述第二导电区位于所述主动区之内。所述内部间隔层接触所述栅极结构的一侧壁。所述鳍式结构包含一鳍式本体和一鳍式基底，所述鳍式本体被所述栅极结构覆盖，以及所述内部间隔层至少覆盖所述鳍式本体的侧壁。所述所述鳍式结构在沿着垂直于所述原始表面的方向上具有一垂直轮廓，且所述垂直轮廓提供一第一阶梯状变化或一第一非渐进式变化。
在本发明的一实施例中，所述内部间隔层还覆盖所述鳍式基底的部分侧壁。
在本发明的一实施例中，所述内部间隔层是一复合间隔层，所述复合间隔层包含一氧化物子间隔层和一碳硅化物(SiCOH)子间隔层，且所述碳硅化物(SiCOH)子间隔层围绕所述氧化物子间隔层的侧壁和顶部。
在本发明的一实施例中，所述第一导电区或所述第二导电区的至少两边与一含金属区接触。
在本发明的一实施例中，所述浅沟槽隔离区被所述栅极结构覆盖的第一部分的顶部低于所述浅沟槽隔离区未被所述栅极结构覆盖的其他部分的顶部。
在本发明的一实施例中，所述第一阶梯状变化或所述第一非渐进式变化介于所述鳍式本体和所述鳍式基底之间。
在本发明的一实施例中，所述鳍式结构在沿着平行于所述原始表面的方向上具有一横向轮廓，其中所述横向轮廓提供一第二阶梯状变化或一第二非渐进式变化。
在本发明的一实施例中，所述第一导电区和/或所述第二导电区受到所述浅沟槽隔离区限制。
在本发明的一实施例中，位于所述浅沟槽隔离区的第一部分上方的所述栅极结构的底部低于所述第一导电区的底部和/或所述第二导电区的底部。
在本发明的一实施例中，所述第一导电区和所述第二导电区独立于所述鳍式结构且不在所述浅沟槽隔离区之上。
本发明的另一实施例提供一种半导体晶体管的制造方法。所述制造方法包含在一半导体基底的基础上，形成一鳍式结构，其中所述鳍式结构包含一鳍式本体和一鳍式基底；在所述鳍式结构上方形成一栅极结构；在所述鳍式结构上方形成一栅极间隔层；及控制所述鳍式本体在所述栅极结构中的宽度以使所述鳍式本体在所述栅极结构中和所述栅极间隔层外的宽度窄于所述鳍式本体在所述栅极间隔层下方的宽度，其中所述鳍式结构在沿着平行于所述半导体基底的原始表面的方向上具有一横向轮廓，以及所述鳍式结构的横向轮廓包含在所述栅极间隔层下方的一圆角。
在本发明的一实施例中，形成所述鳍式结构的步骤包含通过一衬垫覆盖层定义所述鳍式结构；在所述衬垫覆盖层的基础上，利用一第一蚀刻工艺蚀刻所述半导体基底以形成所述鳍式本体；形成一侧壁间隔层(side spacer layer)以覆盖所述鳍式本体的侧壁；及在所述衬垫覆盖层和所述侧壁间隔层的基础上，利用一第二蚀刻工艺进一步蚀刻所述半导体基底以形成所述鳍式基底。
在本发明的一实施例中，形成所述栅极结构的步骤包含形成一浅沟槽隔离区以围绕所述鳍式结构，其中所述浅沟槽隔离区的顶部高于所述半导体基底的原始表面；通过一图案化光阻(patterned photo-resistance)来定义所述栅极结构；及向下蚀刻在所述栅极结构中所述浅沟槽隔离区的部分和所述衬垫覆盖层的部分。
在本发明的一实施例中，在所述鳍式结构上方形成所述栅极间隔层的步骤包含形成覆盖所述栅极结构的侧壁的一多晶硅间隔层；形成一氮化钛层和一钨材料以填充所述栅极结构的其余部分；移除所述多晶硅间隔层以在所述栅极结构中形成沟槽；向下蚀刻所述沟槽内的浅沟槽隔离区；形成所述栅极间隔层以填充所述沟槽；及移除所述氮化钛层和所述钨材料。
在本发明的一实施例中，控制所述鳍式本体在所述栅极结构中的宽度的步骤包含向下蚀刻在所述栅极结构中的浅沟槽隔离区；移除在所述栅极结构内的侧壁间隔层以露出鳍式本体的侧壁；及横向蚀刻所述鳍式本体以使所述鳍式本体在所述栅极结构中和所述栅极间隔层外的宽度窄于所述鳍式本体在所述栅极间隔层下方的宽度。
在本发明的一实施例中，所述制造方法另包含移除在所述栅极结构内的衬垫覆盖层以露出所述鳍式本体的顶部；在所述鳍式本体的顶部和侧壁上形成一等效氧化物厚度(Equivalent oxide Thickness,EOT)间隔层；形成所述栅极结构以覆盖所述鳍式本体的顶部和侧壁以及所述鳍式基底的侧壁；其中所述栅极结构包含栅极介电层和一栅极导电层，且所述栅极导电层覆盖所述定义的栅极结构内的鳍式本体、鳍式基底和浅沟槽隔离区。
在本发明的一实施例中，所述制造方法另包含移除所述定义的栅极结构外的衬垫覆盖层以露出所述半导体基底的原始表面的第一部分；在所述原始表面的第一部分的基础上，蚀刻所述半导体基底以形成一第一沟槽；及在所述第一沟槽的基础上，形成一第一导电结构。
在本发明的一实施例中，形成所述第一导电结构的步骤包含在所述第一沟槽的表面的基础上，形成一覆盖氧化层；蚀刻所述覆盖氧化层的部分以形成所述半导体基底的暴露侧壁；在所述半导体基底的暴露侧壁的基础上，形成一掺杂半导体结构，其中所述掺杂半导体结构被所述浅沟槽隔离区限制；及形成一金属结构以填充所述第一沟槽并接触所述掺杂半导体结构。
在本发明的一实施例中，所述掺杂半导体结构包含一轻掺杂半导体区和一重掺杂半导体区。
附图说明
图1是说明在现有技术中，14nm工艺节点的鳍式场效应晶体管的横截面的示意图。
图2A是本发明的一实施例所公开的一种半导体晶体管的制造方法的流程图。
图2B、图2C、图2D、图2E、图2F是说明图2A的流程图。
图3、图4是说明在半导体基底的基础上，形成具有鳍式本体(fin body)和鳍式基底(fin base)的鳍式结构的示意图。
图5、图6、图7、图8，图9，图10是说明在所述鳍式结构之上定义栅极区的示意图。
图11、图12是说明在所述栅极区中薄型化所述鳍式结构的示意图。
图13是说明在所述栅极区形成栅极结构的示意图。
图14、图15、图16、图17是说明形成源极区和漏极区的示意图。
图18、图19、图20是说明是本发明的另一实施例所公开的一种不具有薄型化的鳍式结构半导体晶体管的示意图。
其中，附图标记说明如下：
<110> 结晶方向
200 p型基底
202 p型井
204 衬垫氧化层
206 衬垫氮化层
208 氧化间隔层-1
210 氮化间隔层-1
212 浅沟槽隔离区
602 氧化层-2
604 光阻层
702 间隔层
704、1708 氮化钛层
706 钨层
802、1502 沟槽
902、1202 碳硅化物层
904 氧化层
1302、2002 栅极介电层
1304、2004 栅极导电层
1306、2006 栅极覆盖层
13062、1602、20062 氮化层
13064、20064 硬光罩-氧化物层
1504 氧化物-3层
15042 氧化物-3V层
15044 氧化物-3B层
1702 n型轻掺杂漏极
1704 n型掺杂源极区
1706 n型掺杂漏极区
1710 钨插销
A、B 圆圈
OSS 原始硅表面
STI 浅沟槽隔离
10-70、102-142 步骤
具体实施方式
本发明公开了一种新的制造方法及其发明原理改善或消除上述问题以实现新的三维场效应晶体管(例如，鳍式场效应晶体管(FinFET)或三栅极(tride-gate)场效应晶体管)的结构，其中所述三维场效应晶体管具有更小的鳍片间距(fin pitch)和更精确的鳍片宽度(fin width)，从而减小所述三维场效应晶体管的平面面积以致于更接近摩尔定律中单位面积上数量更多的晶体管以及每一晶体管成本更低的要求。所述新的鳍式场效应晶体管(FinFET)或三栅极(tride-gate)场效应晶体管被命名为：矩形体鳍式场效应晶体管(RB-FinFET)或矩形体三栅极场效应晶体管(RB-tride-gate FET)，其可以通过图2A所述的制造方法来实现。所述制造方法的详细步骤如下：
步骤10：开始；
步骤20：在一半导体基底的基础上，形成具有一鳍式本体(fin body)和一鳍式基底(fin base)的鳍式结构；
步骤30：在所述鳍式结构之上定义一栅极区；
步骤40：在所述栅极区中薄型化所述鳍式结构；
步骤50：在所述栅极区形成一栅极结构；
步骤60：形成一源极区和一漏极区；
步骤70：结束。
请参考图2B、图3和图4。步骤20可包含：
步骤102：通过一覆盖层(如图3所示的具有一衬垫氧化层204和一衬垫氮化层206的复合层)定义一主动区；
步骤104：在所述覆盖层的基础上，使用一第一蚀刻工艺蚀刻所述半导体基底以形成所述鳍式结构的鳍式本体(图3)；
步骤106：形成一间隔层(例如具有一氧化间隔层-1 208和一氮化间隔层-1210的复合层)以覆盖所述鳍式本体的侧壁(图3)；
步骤108：在所述覆盖层和所述间隔层的基础上，使用一第二蚀刻工艺进一步蚀刻所述半导体基底以形成所述鳍式结构的鳍式基底(图4)。
然后请参考图2C、图5、图6、图7、图8，图9，图10。步骤30可包含：
步骤110：形成一浅沟槽隔离(shallow trench isolation,STI)区212以围绕所述鳍式结构(图5)；
步骤112：通过包含一氧化层-2 602和一光阻层604的图案化光阻(patternedphoto-resistance)来定义横跨所述主动区和浅沟槽隔离区212的一栅极区(图6)；
步骤114：移除光阻层604，形成一间隔层702，以及在所述栅极区内沉积一氮化钛层704和一厚的钨层706(图7)；
步骤116：移除间隔层702以形成一沟槽802并向下蚀刻沟槽802内的浅沟槽隔离区212，以及移除氧化层-2 602(图8)。
步骤118：移除沟槽802中较薄的衬垫氮化层，沉积一薄的碳硅化物(SiCOH)
层902，沉积一薄的氧化层904，然后使用化学机械研磨(chemicalmechanicalpolishing,CMP)技术抛光碳硅化物(SiCOH)层902、氧化层904、浅沟槽隔离区212以及氮化钛层704/钨层706(图9)；步骤120：向下蚀刻氧化层904(或复合深侧壁间隔层(也就是碳硅化物层902和氧化层904))的顶部，沉积一碳硅化物层1202，然后使用化学机械研磨(chemical mechanical polishing,CMP)技术抛光碳硅化物层1202，然后移除氮化钛层704/钨层706(图10)。
接着请参考图2D、图11、图12，步骤40可包含：
步骤122：向下蚀刻所述栅极区内的浅沟槽隔离区212，蚀刻掉所述栅极区内的氧化间隔层-1 208/氮化间隔层-1 210以露出所述鳍式本体的侧壁，以及横向蚀刻所述鳍式本体到一目标宽度(图11)；
步骤124：各向同性蚀刻内应力深间隔层(Inner Stress Deep Spacer)中的碳硅化物层902的部分，并移除所述栅极区内较薄的衬垫氮化层和衬垫氧化层204(图12)。
接着请参考图2E和图13，步骤50可包含：
步骤126：在所述栅极区内的所述较薄的鳍式本体上方形成一栅极介电层1302(图13)；
步骤128：在栅极介电层1302上方形成一栅极导电层1304(图13)；
步骤130：在栅极导电层1304上方形成一栅极覆盖层1306(图13)。
最后请参考图2F、图14、图15、图16、图17，步骤60可包含：
步骤132：移除所述栅极结构外部的覆盖层(图14)；
步骤134：在p型井202的原始硅表面OSS的暴露部分的基础上，蚀刻所述半导体基板以形成两个沟槽1502(图15)；
步骤136：以热生成方式长出一氧化物-3层1504(图15)；
步骤138：形成一氮化层1602(图16)；
步骤140：蚀刻掉氧化物-3层1504的部分(图16)；
步骤142：形成n型轻掺杂漏极(lightly doped drain,LDD)1702，形成n+掺杂源极区1704和n+掺杂漏极区1706，并在沟槽1502中形成包括一氮化钛层1708和一钨插销1710的金属接触(图17)。
前述制造方法的详细说明如下：从良好设计的一掺杂p型井202开始，其中p型井202是设置在一p型基底200中(但在本发明的另一实施例中，是从p型基底200开始，而不是由p型井202开始)。另外，本发明的一实施例中，p型基底200的掺杂浓度接近5x10^15掺杂物/cm^3，以及施加于p型基底200的电压(通常是一地电平，即0V)可被提供给所述鳍式结构晶体管的鳍式本体的大部分区域。
在步骤102中，如图3(a)所示，在原始硅表面OSS上热生长衬垫氧化层204，然后沉积衬垫氮化层206在衬垫氧化层204之上。然后利用一光刻技术(photolithographictechnique)定义所述主动区，其中所述鳍式结构晶体管的鳍式本体将形成在所述主动区中。
在步骤104中，如图3(a)所示，在衬垫氮化层206的基础上，所述第一蚀刻工艺包含利用各向异性蚀刻技术(anisotropic etching technique)将衬垫氮化层206和衬垫氧化层204从所述主动区中移除以及然后利用所述各向异性蚀刻技术(例如反应离子蚀刻(Reactive Ion Etching,RIE))移除或挖掘硅以在p型井202中形成深度约为50nm的沟槽。在本发明的一实施例中，在F＝5nm的工艺节点中，衬垫氮化层206在所述主动区上沿Y方向的宽度约为9nm以及两个主动区之间的空间为9nm，导致间距(pitch,也就是鳍片宽度+鳍与鳍之间的空间)为18nm＝3.6F。而在本发明的另一实施例中，在F＝12nm的工艺节点中，衬垫氮化层206沿Y方向的宽度可以是12nm，两个主动区之间的空间是10nm，导致所述间距为24nm＝2F。另外，列出上述尺寸仅是用于说明本发明，也就是本发明并不受限于上述尺寸。
然后，在步骤106中，如图3(a)所示，沿着曝露的硅侧壁进行热氧化以在所述鳍式本体外垂直地形成薄的氧化间隔层-1 208，并在氧化间隔层-1 208外垂直地形成氮化间隔层-1 210，其中氧化间隔层-1 208和氮化间隔层-1 210可以保护所述鳍式本体的结构。值得注意的是在本发明的一实施例中，氧化间隔层-1 208非常薄，所以几乎不会影响所述鳍片宽度(fin width)。另外，图3(b)是对应图3(a)的俯视图，其中图3(a)是沿着图3(b)所示的X方向的切割线的横截面图以及图3(c)是沿着图3(b)所示的Y方向的切割线的横截面图。
然后，在步骤108中，如图4(a)所示，在作为光罩的衬垫氮化层206和氮化间隔层-1210的基础上，利用所述各向异性蚀刻技术(也就是所述第二蚀刻工艺)再次移除p型井202的硅(例如100nm深度的硅)以形成更深的沟槽，如此，从原始硅表面OSS的顶部算起，所述更深的沟槽的深度约为150～200nm。另外，图4(b)是对应图4(a)的俯视图，其中图4(a)是沿着图4(b)所示的X方向的切割线的横截面图以及图4(c)是沿着图4(b)所示的Y方向的切割线的横截面图。如图4(c)所示，由于氧化间隔层-1 208和氮化间隔层-1 210的存在，所述鳍式结构的垂直剖面(沿着垂直于原始硅表面OSS的方向(Z轴))在所述第一蚀刻工艺所形成的所述鳍式结构的部分和所述第二蚀刻工艺所形成的所述鳍式结构的另一部分之间具有阶梯状变化(阶梯状变化)。另外，在本发明的另一实施例中，有可能的是在所述第一蚀刻工艺所形成的所述鳍式结构的部分和所述第二蚀刻工艺所形成的所述鳍式结构的另一部分之间具有非渐进式变化(非渐进式变化)。
在步骤110中，如图5(a)所示，沉积一层厚度足以填满所述更深的沟槽的氧化层。接着使用化学机械研磨(chemical mechanical polishing,CMP)技术移除衬垫氮化层206表面上额外沉积的氧化层以形成浅沟槽隔离(shallow trench isolation,STI)区212，其中浅沟槽隔离区212也称为浅沟槽隔离区-1(STI region-1)或简称浅沟槽隔离-1(STI-1)，以及浅沟槽隔离区212的顶部高于原始硅表面OSS和衬垫氮化层206的顶部平齐。另外，图5(b)是对应图5(a)的俯视图，其中图5(a)是沿着图5(b)所示的X方向的切割线的横截面图以及图5(c)是沿着图5(b)所示的Y方向的切割线的横截面图。
因此，通过氧化间隔层-1 208、氮化间隔层-1 210和浅沟槽隔离区212，由图4(c)所示的所述第一蚀刻工艺和所述第二蚀刻工艺形成的所述鳍式结构得到了很好的保护。在传统的鳍式场效应晶体管中，因为鳍式结构仅由一个蚀刻工艺形成，所述鳍式结构的鳍式本体具有渐进式变化的尖锐形状的垂直轮廓(其中具有渐进式变化的尖锐形状的垂直轮廓可参照图1所示的鳍式本体)，所以所述鳍式本体的宽度难以控制，以及所述鳍式本体很容易崩塌。然而根据本发明的多个蚀刻工艺(也就是所述第一蚀刻工艺和所述第二蚀刻工艺)和保护工艺，本发明可以防止所述鳍式结构在蚀刻工艺中崩塌，以及所述鳍式结构的形状可以是矩形或其他更理想的形状，特别是所述鳍式结构通过所述第一蚀刻工艺所形成的部分。
下面将介绍如何形成具有窄的鳍式本体的矩形体(rectangular body,RB)结构。在步骤112中，如图6(a)所示，沉积氧化层-2 602，然后利用光刻技术定义出未被光阻层604保护的栅极区。然后利用光阻层604作为保护光罩蚀刻掉在所述栅极区内的氧化层-2 602，以及将在所述栅极区内的衬垫氮化物206薄型化(称为较薄的衬垫氮化层)。另外，在所述栅极区内的浅沟槽隔离区212也被蚀刻直到在所述栅极区内的被蚀刻的浅沟槽隔离区212的底部的深度至所述较薄的衬垫氮化层的顶部的深度(其中被蚀刻的浅沟槽隔离区212被命名为较薄的浅沟槽隔离区-1)。另外，图6(b)是对应图6(a)的俯视图，其中图6(a)是沿着图6(b)所示的X方向的切割线的横截面图以及图6(c)是沿着图6(b)所示的Y方向的切割线的横截面图。
然后在步骤114中，如图7(a)所示，移除光阻层604。由于衬垫氮化层206/浅沟槽隔离区212的原始高度与较薄的衬垫氮化层和较薄的浅沟槽隔离区-1之间存在高度差，所以可在衬垫氮化层206的两边形成间隔层702(例如厚度为7～8nm的本质非晶硅(或多晶硅)间隔层)，也就是在所述栅极区内沉积一薄层本质非晶硅，然后利用所述各向异性蚀刻技术蚀刻所述本质非晶硅，从而形成间隔层702)。然后在所述较薄的衬垫氮化层的顶部沉积足够厚的氮化钛层704和钨(W)层706，然后使用所述化学机械研磨技术抛光氮化钛层704和钨层706直到露出间隔层702。另外，图7(b)是对应图7(a)的俯视图，其中图7(a)是沿着图7(b)所示的X方向的切割线的横截面图。
然后在步骤116中，如图8(a)所示，利用所述各向异性蚀刻技术移除间隔层702，从而在氮化钛层704和衬垫氮化层206之间形成沟槽802，其中沿着栅极纵向方向(可参考图6(b)所示的Y方向的切割线方向)，沟槽802的底部分别位于所述主动区中较薄的浅沟槽隔离区-1上和所述主动区中较薄的衬垫氮化层上。此后利用所述各向异性蚀刻技术来移除沟槽802内(但在所述主动区之外)的浅沟槽隔离区212至一深度更深的距离(例如～60nm深)，其中所述深度更深的距离比所述鳍式本体的深度更深。另外，氧化层-2 602也可以在步骤116中被移除。另外，图8(b)是对应图8(a)的俯视图，其中图8(a)是沿着图8(b)所示的X方向的切割线的横截面图以及图8(c)是沿着图8(b)所示的X1方向的切割线的横截面图。
然后在步骤118中，如图9(a)所示，移除沟槽802中较薄的衬垫氮化层，直到露出衬垫氧化层204，其中衬垫氧化层204位于原始硅表面OSS的上方。然后沉积碳硅化物层902于沟槽802的两个边缘，但碳硅化物层902的厚度不足以掩盖沟槽802(例如，碳硅化物层902的厚度约为2纳米，所以留下一个宽度约为4纳米的空腔)。
然后如图9(a)所示，沉积氧化层904以完全填满所述空腔。之后使用所述化学机械研磨技术在衬垫氮化层206、浅沟槽隔离区212和氮化钛层704/钨层706的顶部打磨碳硅化物层902/氧化层904。碳硅化物层902和氧化层904(例如，2nm碳硅化物层+中间4nm氧化层+2nm碳硅化物层)在原始硅表面OSS的下方形成一个复合深侧壁间隔层以向下围绕所述鳍式本体的深度且位于原始硅表面OSS和沟槽802内深鳍形状的衬垫氧化层204的顶部。所述复合深侧壁间隔层可提供应力，所以可称为内应力深间隔层(Inner Stress Deep Spacer)。另外，图9(b)是对应图9(a)的俯视图，其中图9(a)是沿着图9(b)所示的X方向的切割线的横截面图以及图9(c)是沿着图9(b)所示的X1方向的切割线的横截面图。
随后在步骤120中，如图10(a)所示，利用所述各向异性蚀刻技术蚀刻掉氧化层904(或所述复合深侧壁间隔层)的顶部部分(例如约5nm厚)以在所述复合深侧壁间隔层上留下一个顶沟槽。然后，沉积碳硅化物层1202(例如2nm厚)以完全填满所述复合深侧壁间隔层上的顶沟槽。然后，使用所述化学机械研磨技术移除碳硅化物层1202的顶部，直到氮化钛层704/钨层706的顶部、碳硅化物层1202顶部和衬垫氮化层206成为一个平面。
然后，移除氮化钛层704/W层706，使得从俯视图(如图10(b)所示)看的曝露区域中显示了在所述栅极区内的薄的衬垫氮化层、在所述栅极区内的围绕氧化区(也就是较低的浅沟槽隔离区212)以及带有碳硅化物盖(也就是碳硅化物层1202)的所述内应力深间隔层。
实施例1：具有薄型化的鳍片
然后，在步骤122中，如图11(a)所示，向下蚀刻所述栅极区内围绕氧化区(也就是较低的浅沟槽隔离区212)直到其顶部低于原始硅表面OSS约60nm。如此，被氧化物间隔-1208/氮化物间隔-1 210覆盖的鳍式本体就会显露出来，而所述鳍式基底的部分也会显露出来。
然后，如图11(c)所示，蚀刻掉所述栅极区内的氧化间隔层-1 208/氮化间隔层-1210以露出所述鳍式本体的侧壁。利用横向蚀刻技术移除两个内应力深间隔层之间的所述鳍式本体/所述鳍式基底暴露的硅以薄型化所述鳍式本体至一目标宽度(例如，每边横向移除约3nm的硅以使所述鳍式本体在所述栅极区内的剩余横向宽度缩小至约6纳米；但在其他主动区(在所述栅极区外)，在衬垫氮化层206/衬垫氧化层204下方的所述鳍式本体的宽度仍为约12nm)。因此，即使在所述栅极区中的所述鳍式本体被削薄，横向延伸至所述主动区的两端的余下的鳍式本体仍受到氧化间隔层-1 208、氮化间隔层-1 210和浅沟槽隔离区212的保护，而所述鳍式基底也是如此，从而有效防止所述薄型化的鳍式本体坍塌。另外，图11(b)是对应图11(a)的俯视图，其中图11(a)是沿着图11(b)所示的X1方向的切割线的横截面图以及图11(c)是沿着图11(b)所示的Y方向的切割线的横截面图。另外，沿着图11(b)所示的X方向的切割线的横截面图可参照图10(a)。
然后，在步骤124中，如图12(a)所示，对所述内应力深间隔层的碳硅化物层902进行约1～2nm的各向同性蚀刻以露出其下的硅。这里值得注意的是所述内应力深间隔层的碳硅化物层902的下方和周围的硅可能会被移除，并最终形成一个圆角(例如由于鳍片薄型化效应，所以所述圆角约为2nm＝3nm的66％)，这大约是碳硅化物层902的厚度(如图12(b)中圆圈A所示。此外，如图12(b)中圆圈B所示，所述鳍式结构的横向轮廓(沿着X方向)在所述圆角后进一步形成一阶梯状变化或一非渐进式变化。然后，移除较薄的衬垫氮化层，并移除在窄的鳍式结构(例如，所述窄的鳍式结构的宽度约为6nm)上方的衬垫氧化层204。另外，图12(b)是对应图12(a)的俯视图，其中图12(a)是沿着图12(b)所示的X方向的切割线的横截面图，图12(c)是沿着图12(b)所示的Y1方向的切割线的横截面图，图12(d)是沿着图12(b)所示的Y2方向的切割线的横截面图，以及图12(c)对应所述栅极区和图12(d)对应所述源极区/所述漏极区。
然后，在所述鳍式结构的顶部和侧壁形成约1.2nm的等效氧化层(equivalentoxide thickness,EOT)，其中所述等效氧化层可例如为高介电材料。另外，在上述圆角区也形成等效氧化层，其深度与较薄的鳍式本体曝露的深度相同。因此，位元于所述窄的鳍式结构的两边上的渠道区具有一个小的圆形延伸，其可延伸至在所述复合深侧壁间隔层下方的较宽的鳍式区域。从所述等效氧化层至所述窄的鳍式结构的渠道和本体，硅本体都是p型基底直到形成n型轻掺杂漏极(Lightly doped drain,LDD)为止。因此，在所述栅极区和所述漏极/源极区之间不会形成薄的等效氧化层，也不会形成额外的栅极到漏极/源极电容。因此，通过正确设计将所述n型轻掺杂漏极的边缘形成到所述栅极区就可以减少所述栅极和所述漏极/源极区之间的欠重叠或重叠问题。
然后，在步骤126中，如图13(a)所示，在所述栅极区形成栅极介电层1302(例如高介电值(Hi-k)栅极介电材料或氧化物栅极介电材料)。之后，在步骤128中，如图13(a)所示，沉积栅极导电层(例如N+多晶硅)1304，然后利用所述化学机械研磨技术蚀回栅极导电层1304。在步骤130中，如图13(a)所示，沉积栅极覆盖层1306的一氮化层13062和一硬光罩-氧化物层(HM_Oxide)13064，然后利用所述化学机械研磨技术抛光硬光罩-氧化物层13064和氮化层13062以使硬光罩-氧化物层13064的顶部与衬垫氮化层206的顶部对齐，其中栅极介电层1302、栅极导电层1304和栅极覆盖层1306作为所述栅极结构。另外，图13(b)是对应图13(a)的俯视图，其中图13(a)是沿着图13(b)所示的X方向的切割线的横截面图，以及图13(c)是沿着图13(b)所示的Y方向的切割线的横截面图。
接下来介绍形成所述源极区/所述漏极区的例子。在步骤132中，如图14(a)所示，移除所述栅极结构外的覆盖层(衬垫氮化层206和衬垫氧化层204)以露出原始硅表面OSS，以及浅沟槽隔离区212和硬光罩-氧化物层13064的部分也可一并移除。这里值得注意的是浅沟槽隔离区212的顶部(沿着图14(b)所示的X方向)高于原始硅表面OSS，所以较高的浅沟槽隔离区212有助于通过后面描述的选择性生长(selective growth)来限制所述源极区/所述漏极区的形成。另外，图14(b)是对应图14(a)的俯视图，其中图14(a)是沿着图14(b)所示的X方向的切割线的横截面图。
然后，在步骤134中，如图15(a)所示，蚀刻掉一些暴露的硅以为所述源极区/所述漏极区创建例如约80nm深的沟槽1502。
然后，在步骤136中，如图15(a)所示，首先使用一热氧化工艺(thermal oxidationprocess，称为氧化物-3工艺)长出氧化物-3层1504(包含穿透所述鳍式结构晶体管的鳍式本体的垂直侧壁的氧化物-3V层15042(假设具有陡峭的结晶方向<110>)，以及长出位于沟槽1502底部的顶部上的氧化物-3B层15044，其中因为所述氧化物-3工艺可在沟槽1502的所有侧壁上长出少量的氧化层(也就是氧化物-3层1504)，所以所述源极区/所述漏极区的宽度不会真正受到所述氧化物-3工艺的影响。如图15(a)所示，氧化物-3V层15042和氧化物-3B层15044的厚度在图15(a)和后续图中的厚度仅是用以说明本发明，且氧化物-3V层15042和氧化物-3B层15044的几何形状与那些图中所示的浅沟槽隔离区212的尺寸并不成比例。例如，氧化物-3V层15042和氧化物-3B层15044的厚度约为10～20nm，但浅沟槽隔离区212的垂直高度可能约为150～200nm。但非常重要的是在设计所述氧化物-3工艺时，在精确控制的热氧化温度、时间和生长速度的情况下，氧化物-3V层15042的厚度可以得到非常精确的控制。由于在定义明确的硅表面上进行所述热氧化工艺会造成氧化-3V层15042厚度的40％被移除，所以在所述鳍式结构晶体管的鳍式本体的垂直壁上曝露的硅表面<110>的厚度和氧化物-3V层15042其余60％的厚度会被视为所述鳍式结构晶体管的鳍式本体的垂直壁外的附加物。另外，图15(b)是对应图15(a)的俯视图，其中图15(a)是沿着图15(b)所示的X方向的切割线的横截面图。
然后，在步骤138中，如图16(a)所示，在氧化物-3B层15044的顶部上使用化学气相沉积(chemical vapor deposition,CVD)沉积氮化物，并蚀刻回所述氮化物以形成氮化层1602。(在本发明的另一实施例中，可以选择在氮化层1602的顶部进一步沉积钨并蚀回以形成钨层，然后在所述钨层上方沉积氮化钛(TiN)并蚀回以形成氮化钛层，其中所述氮化钛层的顶部低于原始硅表面OSS约20～40nm)。
然后，在步骤140中，如图16(a)所示，进行蚀刻工艺，蚀刻氧化物-3层1504，特别是氧化物-3V层15042以露出具有陡峭的结晶方向<110>的硅侧壁，其中露出的具有陡峭的结晶方向<110>的硅侧壁在沿着Y方向的宽度约为9nm，其大于所述栅极下方的鳍式本体的宽度(约6nm)。另外，图16(b)是对应图16(a)的俯视图，其中图16(a)是沿着图16(b)所示的X方向的切割线的横截面图。
之后，在步骤142中，如图17(a)所示，采用选择性生长技术(例如选择性外延生长(selective epitaxy growth,SEG)技术)从露出的具有陡峭的结晶方向<110>的硅侧壁中分别形成n型轻掺杂漏极(lightly doped drain,LDD)1702、n+掺杂源极区1704和n+掺杂漏极区1706，其中可对长出的n型n型轻掺杂漏极1702和/或n+掺杂源极区1704和n+掺杂漏极区1706进行退火处理以使n型轻掺杂漏极1702与p型井202的p型基底材料之间的介面接近较窄的渠道区。这里值得一提的是在形成所述渠道区、n+掺杂源极区1704和n+掺杂漏极区1706时，不需要进行离子布植也不需要高温和长时间的热退火来消除在形成上述区域时因重击而造成的损坏。另外，由于浅沟槽隔离区212的顶表面高于原始硅表面OSS，所以选择性生长的n型轻掺杂漏极1702、n+掺杂源极区1704和n+掺杂漏极区1706不仅会受限于较高的浅沟槽隔离区212(而不会生长在浅沟槽隔离区212之上)，且具有良好生长的陡峭的结晶方向<110>的结构。
最后，沉积氮化钛层1708，然后沉积钨插销1710以填充对应于所述源极区/所述漏极区(n+掺杂源极区1704和n+掺杂漏极区1706)的沟槽1502，以形成金属接触。如此，所述金属接触与n+掺杂漏极区1706自对准，而不须使用额外的光刻工艺来形成接触孔。到目前为止n+源极掺杂区1704和n+漏极掺杂区1706的高度约为40～50nm，且n+源极掺杂区1704和n+漏极掺杂区1706至少有两个侧面(顶部和一个最横向的侧壁)被氮化钛层1708和钨插销1710围绕，所以接触电阻大大降低。另外，由于对应于所述栅极区的浅沟槽隔离区212是从原始硅表面OSS的顶部向下蚀刻约60～80nm，所以所述栅极结构的底部(位于对应所述栅极结构的浅沟槽隔离区212上方，可参考图11(b)所示的Y方向)可低于n+掺杂源极区1704和n+掺杂漏极区1706的底部约10～20nm，从而也可以降低所述鳍式结构场效应晶体管的关闭电流(OFF current,Ioff)。另外，图17(b)是对应图17(a)的俯视图，其中图17(a)是沿着图17(b)所示的X方向的切割线的横截面图，图17(c)是沿着图17(b)所示的Y1方向的切割线的横截面图，图17(d)是沿着图17(b)所示的Y2方向的切割线的横截面图，以及图17(c)对应所述栅极区和图17(d)对应n+漏极掺杂区1706。另外，很明显地对应所述栅极区的鳍式本体具有较窄的宽度(例如6nm，如图17(c)所示)，而对应n+掺杂源极区1704(n+掺杂漏极区1706)的鳍式本体具有较宽的宽度(例如12nm，如图17(d)所示)。由于对应n+源极掺杂区1704(n+漏极区1706)的鳍式本体的宽度比对应所述栅极区的鳍式本体的宽度宽，所以n+源极掺杂区1704(n+漏极区1706)的电阻可以控制在可接受的范围内，且越宽的n+掺杂源极区1704(n+掺杂漏极区1706)也有利于所述金属接触。
虽然在上述实施例中，在形成n+掺杂源极区1704/n+掺杂漏极区1706之前首先形成所述栅极结构，但是本发明领域技术人员应当知晓「后栅极(gate-Last)」工艺可以在本发明中毫无困难地执行，所以在此不再赘述。
实施例2：不具有薄型化的鳍片
上述工艺(尤其是形成所述内应力深间隔层工艺)可应用于不具有薄型化的鳍式结构。接着请参照上述图10，向下蚀刻所述栅极区内的浅沟槽隔离区212直到其顶部低于原始硅表面OSS约60nm左右(如图18(a)所示)以使被氧化间隔层-1 208/氮化间隔层-1 210所覆盖的所述鳍式本体露出来，从而也露出鳍式基底的部分。然后蚀刻掉氧化间隔层-1 208/氮化间隔层-1 210以露出所述鳍式本体的侧壁(如图18(c)所示)。另外，图18(b)是对应图18(a)的俯视图，其中图18(a)是沿着图18(b)所示的X方向的切割线的横截面图，以及图18(c)是沿着图18(b)所示的Y方向的切割线的横截面图。另外，沿着图18(b)所示的X方向的切割线的横截面图可参照图10(a)，所以在此不再赘述。
然后，如图19(b)所示，去除窄的鳍式结构(例如，所述鳍式结构的宽度约6nm)的顶部上方的较薄的衬垫氮化物层和衬垫氧化层204。另外，图19(b)是对应图19(a)的俯视图，其中图19(a)是沿着图19(b)所示的Y1方向的切割线的横截面图，以及图19(c)是沿着图19(b)所示的Y2方向的切割线的横截面图。另外，沿着图19(b)所示的X方向的切割线的横截面图可参照图12(a)，所以在此不再赘述。
之后，如图20(a)所示，在定义的栅极区中形成一栅极介电层2002(例如高介电值(Hi-k)栅极介电材料或氧化物栅极介电材料)，以及沉积一栅极导电层(例如N+多晶硅)2004，然后利用所述化学机械研磨技术蚀回栅极导电层2004。之后，沉积一栅极覆盖层2006的一氮化层20062和一硬光罩-氧化物(HM_Oxide)层20064，然后利用所述化学机械研磨技术抛光硬光罩-氧化物层20064和氮化层20062以使硬光罩-氧化物层13064的顶部与衬垫氮化层206的顶部对齐。另外，图20(b)是对应图20(a)的俯视图，其中图20(a)是沿着图20(b)所示的X方向的切割线的横截面图，以及图20(c)是沿着图20(b)所示的Y方向的切割线的横截面图。之后用于形成所述源极区/所述漏极区的工艺可参照图14、图15、图16、图17，所以在此不再赘述。
总结而言，本发明公开了一种具有精确宽度和坚固的鳍式本体的3D场效应晶体管的结构。当所述3D场效应晶体管的鳍式本体的尺寸因缩放而变窄时，所述鳍式本体仍然可以是坚固且不易弯曲的。另外，因为所述3D场效应晶体管的源极区/漏极区在形成过程中受到良好限制，所以所述3D场效应晶体管的鳍片间距(fin pitch)可以更小从而减少所述3D场效应晶体管的面积，使其更接近摩尔定律的要求(即单位面积内晶体管数量更多和单位晶体管成本更低)。由于所述源极区/漏极区至少三边被钨层包围，所以源极区/漏极区与金属插销的接触电阻也较低。另外，所述鳍式结构的垂直剖面(沿着Z方向)具有阶梯状变化，以及所述鳍式本体可以是矩形。因为对应所述渠道区或栅极区的鳍式本体的宽度可通过上述鳍式本体薄型化工艺控制，所以对应所述渠道区的鳍式本体(作为所述3D场效应晶体管的渠道)具有较窄的宽度(例如6nm)，而对应所述源极区/漏极区的鳍式本体(作为所述源极区/漏极区)具有较宽的宽度(例如9nm)。因此，所述鳍式本体的横向轮廓(沿着X方向)也具有阶梯状变化。
综上所述，相较于传统的鳍式场效应晶体管结构，本发明的鳍式场效应晶体管的结构具有以下优点：
(1)所述内应力深间隔层是形成或填充在所述沟槽，所以所述内应力深间隔层的宽度是受到所述沟槽宽度的限制。
(2)所述传统的鳍式场效应晶体管结构的鳍式本体的形状和尺寸都难以控制。然而，本发明的鳍式场效应晶体管对应所述栅极结构的鳍式本体的尺寸和形状却可以很好地控制，以及对应所述栅极结构的鳍式本体的深度也很容易通过如图4(c)所示的横向蚀刻工艺(所述第一次蚀刻工艺)来控制(例如，即使技术节点大于10nm，所述鳍式本体的宽度也可以很容易地控制在3～6nm范围内)。因此，对应所述栅极结构的鳍式本体在Y方向的轮廓可以是矩形的形状，以及对应所述栅极结构的鳍式本体在X方向的轮廓上有介于所述薄型化鳍式本体和所述源极区/漏极区之间的圆角。
(3)所述传统的鳍式场效应晶体管结构的鳍式结构很容易崩塌，尤其是当技术节点降至10纳米或更低时。然而，在本发明中，所述鳍式本体和所述鳍式基底是通过个别的蚀刻工艺形成或定义的，所以即使对应所述栅极结构的鳍式本体变薄，但横向延伸至所述主动区两端的剩余的鳍式本体仍然受到所述氧化间隔层-1、所述氮化间隔层-1、和所述浅沟槽隔离区的保护而几乎不会崩塌。另外，所述鳍式本体下方的鳍式基底完全被所述浅沟槽隔离区包围，所以所述鳍式基底也是一个坚固的基底。
(4)所述传统的鳍式场效应晶体管(无论是离子布植还是选择性生长)的源/漏极的晶体结构和尺寸都难以控制，但另一方面在本发明中，n型轻掺杂漏极和所述源极区/漏极区仅根据<110>的晶体结构进行选择性生长。另外，因为所述浅沟槽隔离区的顶部高于所述原始硅表面，所以选择性生长的n型轻掺杂漏极和所述源极区/漏极区可能会受到较高的所述浅沟槽隔离区的限制或约束，而不会在所述浅沟槽隔离区上生长。
(5)在本发明中，由于所述鳍式本体在所述源极区/所述漏极区内的宽度比所述鳍式本体在所述栅极区内的宽度还宽，所以所述源极区/所述漏极区的电阻可以控制在可接受的范围内，且更宽的所述源极区/所述漏极区也有利于所述金属接触。
(6)所述栅极和所述源极区/所述漏极区之间没有形成额外的闸源极(闸漏极)电容。通过正确设计将所述n型轻掺杂漏极的边缘形成到所述栅极区就可以减少所述栅极和所述漏极/源极区之间的欠重叠或重叠问题。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (39)

1.一种半导体晶体管，其特征在于包含：
一半导体基底，具有一原始表面；
一主动区，在所述半导体基底的基础上形成，其中所述主动区具有一鳍式结构；
一浅沟槽隔离区，围绕所述主动区，以及所述半导体晶体管的栅极结构横跨所述鳍式结构；
一第一导电区和一第二导电区，位于所述主动区之内；及
一间隔层，与所述栅极结构的侧壁接触且在所述鳍式结构之上；
其中所述鳍式结构在所述间隔层下方的宽度大于所述鳍式结构在所述栅极结构下方的宽度，所述鳍式结构在沿着平行于所述原始表面的方向上具有一横向轮廓，以及所述鳍式结构的横向轮廓包含在所述间隔层下方的一圆角。
2.如权利要求1所述的半导体晶体管，其特征在于所述第一导电区受到所述浅沟槽隔离区的限制，且所述第一导电区的宽度大于所述鳍式结构在所述栅极结构下方的宽度。
3.如权利要求1所述的半导体晶体管，其特征在于所述鳍式结构包含一鳍式本体和一鳍式基底，所述鳍式结构在沿着垂直于所述原始表面的方向上具有一垂直轮廓，以及所述垂直轮廓包含在所述鳍式本体和所述鳍式基底之间的阶梯状变化或非渐进式变化。
4.如权利要求3所述的半导体晶体管，其特征在于所述鳍式结构的横向轮廓在所述栅极结构下方的所述鳍式结构与所述圆角之间还提供另一阶梯状变化或另一非渐进式变化。
5.如权利要求1所述的半导体晶体管，其特征在于所述第一导电区与所述鳍式结构的第一端接触，所述第二导电区与所述鳍式结构的第二端接触，且所述第一导电区和所述第二导电区独立于鳍式结构。
6.如权利要求1所述的半导体晶体管，其特征在于在所述浅沟槽隔离区上方的栅极结构的底部低于所述第一导电区的底部和/或所述第二导电区的底部。
7.如权利要求1所述的半导体晶体管，其特征在于所述第一导电区或所述第二导电区的至少两边与一含金属区接触。
8.一种半导体晶体管，其特征在于包含：
一半导体基底，具有一原始表面；
一主动区，在所述半导体基底的基础上形成，其中所述主动区具有一鳍式结构；
一浅沟槽隔离区，围绕所述主动区；
一栅极结构，横跨所述鳍式结构并覆盖所述浅沟槽隔离区的第一部分；
一第一导电区和一第二导电区，位于所述主动区之内；
一沟槽，沿着所述栅极结构的纵向方向；及
一内部间隔层，填充并接触所述栅极结构的一侧壁，其中所述内部间隔层的宽度受到所述沟槽的限制；
其中所述鳍式结构包含一鳍式本体和一鳍式基底，所述鳍式本体被所述栅极结构覆盖，以及所述内部间隔层至少覆盖所述鳍式本体的侧壁。
9.如权利要求8所述的半导体晶体管，其特征在于所述内部间隔层还覆盖所述鳍式基底的部分侧壁。
10.如权利要求8所述的半导体晶体管，其特征在于所述内部间隔层是一复合间隔层，所述复合间隔层包含一氧化物子间隔层和一碳硅化物子间隔层，且所述碳硅化物子间隔层围绕所述氧化物子间隔层的侧壁和顶部。
11.如权利要求8所述的半导体晶体管，其特征在于所述第一导电区或所述第二导电区的至少两边与一含金属区接触。
12.如权利要求8所述的半导体晶体管，其特征在于所述浅沟槽隔离区被所述栅极结构覆盖的第一部分的顶部低于所述浅沟槽隔离区未被所述栅极结构覆盖的其他部分的顶部。
13.如权利要求8所述的半导体晶体管，其特征在于所述鳍式结构在沿着垂直于所述原始表面的方向上具有一垂直轮廓，以及所述垂直轮廓提供一第一阶梯状变化或一第一非渐进式变化。
14.如权利要求13所述的半导体晶体管，其特征在于所述第一阶梯状变化或所述第一非渐进式变化介于所述鳍式本体和所述鳍式基底之间。
15.如权利要求13所述的半导体晶体管，其特征在于所述鳍式结构在沿着平行于所述原始表面的方向上具有一横向轮廓，以及所述横向轮廓提供一第二阶梯状变化或一第二非渐进式变化。
16.如权利要求15所述的半导体晶体管，其特征在于所述第二阶梯状变化或所述第二非渐进式变化介于所述栅极结构与所述第一导电区之间。
17.如权利要求16所述的半导体晶体管，其特征在于所述鳍式结构的横向轮廓还提供介于所述栅极结构与所述第二导电区之间的第三阶梯状变化或第三非渐进式变化。
18.依权利要求8所述的半导体晶体管，其特征在于所述第一导电区和/或所述第二导电区受到所述浅沟槽隔离区的限制。
19.如权利要求8所述的半导体晶体管，其特征在于位于所述浅沟槽隔离区的第一部分上方的所述栅极结构的底部低于所述第一导电区的底部和/或所述第二导电区的底部。
20.如权利要求8所述的半导体晶体管，其特征在于所述第一导电区和所述第二导电区独立于所述鳍式结构且不在所述浅沟槽隔离区之上。
21.一种半导体晶体管，其特征在于包含：
一半导体基底，具有一原始表面；
一主动区，在所述半导体基底的基础上形成，其中所述主动区具有一鳍式结构；
一浅沟槽隔离区，围绕所述主动区；
一栅极结构，横跨所述鳍式结构并覆盖所述浅沟槽隔离区的第一部分；
一第一导电区和一第二导电区，位于所述主动区之内；及
一内部间隔层，接触所述栅极结构的一侧壁；
其中所述鳍式结构包含一鳍式本体和一鳍式基底，所述鳍式本体被所述栅极结构覆盖，以及所述内部间隔层至少覆盖所述鳍式本体的侧壁；
其中所述鳍式结构在沿着垂直于所述原始表面的方向上具有一垂直轮廓，且所述垂直轮廓提供一第一阶梯状变化或一第一非渐进式变化。
22.如权利要求21所述的半导体晶体管，其特征在于所述内部间隔层还覆盖所述鳍式基底的部分侧壁。
23.如权利要求21所述的半导体晶体管，其特征在于所述内部间隔层是一复合间隔层，所述复合间隔层包含一氧化物子间隔层和一碳硅化物子间隔层，且所述碳硅化物子间隔层围绕所述氧化物子间隔层的侧壁和顶部。
24.如权利要求21所述的半导体晶体管，其特征在于所述第一导电区或所述第二导电区的至少两边与一含金属区接触。
25.如权利要求21所述的半导体晶体管，其特征在于所述浅沟槽隔离区被所述栅极结构覆盖的第一部分的顶部低于所述浅沟槽隔离区未被所述栅极结构覆盖的其他部分的顶部。
26.如权利要求21所述的半导体晶体管，其特征在于所述第一阶梯状变化或所述第一非渐进式变化介于所述鳍式本体和所述鳍式基底之间。
27.如权利要求21所述的半导体晶体管，其特征在于所述鳍式结构在沿着平行于所述原始表面的方向上具有一横向轮廓，其中所述横向轮廓提供一第二阶梯状变化或一第二非渐进式变化。
28.依据权利要求21所述的半导体晶体管，其特征在于所述第一导电区和/或所述第二导电区受到所述浅沟槽隔离区限制。
29.如权利要求21所述的半导体晶体管，其特征在于位于所述浅沟槽隔离区的第一部分上方的所述栅极结构的底部低于所述第一导电区的底部和/或所述第二导电区的底部。
30.如权利要求21所述的半导体晶体管，其特征在于所述第一导电区和所述第二导电区独立于所述鳍式结构且不在所述浅沟槽隔离区之上。
31.一种半导体晶体管的制造方法，其特征在于包含：
在一半导体基底的基础上，形成一鳍式结构，其中所述鳍式结构包含一鳍式本体和一鳍式基底；
在所述鳍式结构上方形成一栅极结构；
在所述鳍式结构上方形成一栅极间隔层；及
控制所述鳍式本体在所述栅极结构中的宽度以使所述鳍式本体在所述栅极结构中和所述栅极间隔层外的宽度窄于所述鳍式本体在所述栅极间隔层下方的宽度，其中所述鳍式结构在沿着平行于所述半导体基底的原始表面的方向上具有一横向轮廓，以及所述鳍式结构的横向轮廓包含在所述栅极间隔层下方的一圆角。
32.如权利要求31所述的制造方法，其特征在于形成所述鳍式结构的步骤包含：
通过一衬垫覆盖层定义所述鳍式结构；
在所述衬垫覆盖层的基础上，利用一第一蚀刻工艺蚀刻所述半导体基底以形成所述鳍式本体；
形成一侧壁间隔层以覆盖所述鳍式本体的侧壁；及
在所述衬垫覆盖层和所述侧壁间隔层的基础上，利用一第二蚀刻工艺进一步蚀刻所述半导体基底以形成所述鳍式基底。
33.如权利要求32所述的制造方法，其特征在于形成所述栅极结构的步骤包含：
形成一浅沟槽隔离区以围绕所述鳍式结构，其中所述浅沟槽隔离区的顶部高于所述半导体基底的原始表面；
通过一图案化光阻来定义所述栅极结构；及
向下蚀刻在所述栅极结构中所述浅沟槽隔离区的部分和所述衬垫覆盖层的部分。
34.如权利要求33所述的制造方法，其特征在于在所述鳍式结构上方形成所述栅极间隔层的步骤包含：
形成覆盖所述栅极结构的侧壁的一多晶硅间隔层；
形成一氮化钛层和一钨材料以填充所述栅极结构的其余部分；
移除所述多晶硅间隔层以在所述栅极结构中形成沟槽；
向下蚀刻所述沟槽内的浅沟槽隔离区；
形成所述栅极间隔层以填充所述沟槽；及
移除所述氮化钛层和所述钨材料。
35.如权利要求34所述的制造方法，其特征在于控制所述鳍式本体在所述栅极结构中的宽度的步骤包含：
向下蚀刻在所述栅极结构中的浅沟槽隔离区；
移除在所述栅极结构内的侧壁间隔层以露出鳍式本体的侧壁；及
横向蚀刻所述鳍式本体以使所述鳍式本体在所述栅极结构中和所述栅极间隔层外的宽度窄于所述鳍式本体在所述栅极间隔层下方的宽度。
36.如权利要求35所述的制造方法，其特征在于另包含：
移除在所述栅极结构内的衬垫覆盖层以露出所述鳍式本体的顶部；
在所述鳍式本体的顶部和侧壁上形成一等效氧化物厚度间隔层；及
形成所述栅极结构以覆盖所述鳍式本体的顶部和侧壁以及所述鳍式基底的侧壁；
其中所述栅极结构包含栅极介电层和一栅极导电层，且所述栅极导电层覆盖所述定义的栅极结构内的鳍式本体、鳍式基底和浅沟槽隔离区。
37.如权利要求36所述的制造方法，其特征在于另包含：
移除所述定义的栅极结构外的衬垫覆盖层以露出所述半导体基底的原始表面的第一部分；
在所述原始表面的第一部分的基础上，蚀刻所述半导体基底以形成一第一沟槽；及
在所述第一沟槽的基础上，形成一第一导电结构。
38.如权利要求37所述的制造方法，其特征在于形成所述第一导电结构的步骤包含：
在所述第一沟槽的表面的基础上，形成一覆盖氧化层；
蚀刻所述覆盖氧化层的部分以形成所述半导体基底的暴露侧壁；
在所述半导体基底的暴露侧壁的基础上，形成一掺杂半导体结构，其中所述掺杂半导体结构被所述浅沟槽隔离区限制；及
形成一金属结构以填充所述第一沟槽并接触所述掺杂半导体结构。
39.如权利要求38所述的制造方法，其特征在于所述掺杂半导体结构包含一轻掺杂半导体区和一重掺杂半导体区。
CN202311582811.2A 2022-11-24 2023-11-24 具有精确几何形状的半导体晶体管及其相关的制造方法 Pending CN118073415A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263427845P 2022-11-24 2022-11-24
US63/427,845 2022-11-24

Publications (1)

Publication Number Publication Date
CN118073415A true CN118073415A (zh) 2024-05-24

Family

ID=88965594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311582811.2A Pending CN118073415A (zh) 2022-11-24 2023-11-24 具有精确几何形状的半导体晶体管及其相关的制造方法

Country Status (6)

Country Link
US (1) US20240178320A1 (zh)
EP (1) EP4376095A1 (zh)
JP (1) JP2024076375A (zh)
KR (1) KR20240077460A (zh)
CN (1) CN118073415A (zh)
TW (1) TW202422876A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7132333B2 (en) * 2004-09-10 2006-11-07 Infineon Technologies Ag Transistor, memory cell array and method of manufacturing a transistor
KR102073967B1 (ko) * 2013-07-30 2020-03-02 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자
KR20170124284A (ko) * 2016-05-02 2017-11-10 삼성전자주식회사 반도체 장치
DE102019111297B4 (de) * 2018-11-30 2023-01-26 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiter-Bauelement und Verfahren

Also Published As

Publication number Publication date
KR20240077460A (ko) 2024-05-31
JP2024076375A (ja) 2024-06-05
TW202422876A (zh) 2024-06-01
EP4376095A1 (en) 2024-05-29
US20240178320A1 (en) 2024-05-30

Similar Documents

Publication Publication Date Title
JP6329294B2 (ja) ホウ素ドープゲルマニウムの濃度が高いトランジスタ
US11404574B2 (en) P-type strained channel in a fin field effect transistor (FinFET) device
TWI737787B (zh) 具有減少之串聯總電阻之鰭狀場效電晶體
US6828203B2 (en) Semiconductor device and method of manufacturing the same
KR20130014041A (ko) 치환 소스/드레인 ｆｉｎｆｅｔ 제조
US7008835B2 (en) Method of manufacturing a semiconductor device having a gate structure with low parasitic capacitance
KR102494305B1 (ko) 나노-fet에 대한 이온 주입
US7300848B2 (en) Semiconductor device having a recess gate for improved reliability
US7012014B2 (en) Recessed gate structure with reduced current leakage and overlap capacitance
US20220406774A1 (en) Doped well for semiconductor devices
CN118073415A (zh) 具有精确几何形状的半导体晶体管及其相关的制造方法
CN109599366B (zh) 半导体器件及其形成方法
KR100944356B1 (ko) 반도체 소자 및 그 제조 방법
EP4358153A1 (en) Semiconductor transistor
CN117913138A (zh) 具有精确几何形状的三维晶体管的结构及其制造方法
US20090275184A1 (en) Fabricating Method of Semiconductor Device
TW202410451A (zh) 電晶體結構及其製造方法
TW202335292A (zh) 電晶體結構
KR20060046909A (ko) 리세스 채널을 갖는 트랜지스터 제조방법
TW202420562A (zh) 半導體結構及電晶體結構
CN115207078A (zh) 晶体管结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination