CN116169022A - 金属微细结构的制备方法 - Google Patents

金属微细结构的制备方法 Download PDF

Info

Publication number
CN116169022A
CN116169022A CN202111406278.5A CN202111406278A CN116169022A CN 116169022 A CN116169022 A CN 116169022A CN 202111406278 A CN202111406278 A CN 202111406278A CN 116169022 A CN116169022 A CN 116169022A
Authority
CN
China
Prior art keywords
pattern
metal
hard mask
metal layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111406278.5A
Other languages
English (en)
Inventor
张永恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Industrial Utechnology Research Institute
Original Assignee
Shanghai Industrial Utechnology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Industrial Utechnology Research Institute filed Critical Shanghai Industrial Utechnology Research Institute
Priority to CN202111406278.5A priority Critical patent/CN116169022A/zh
Publication of CN116169022A publication Critical patent/CN116169022A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种金属微细结构的制备方法，包括：1)于基底上形成硬掩膜层；2)于硬掩膜层上形成光刻胶图形；3)刻蚀硬掩膜层，以在硬掩膜层中形成凹槽图形，去除光刻胶图形；4)在凹槽图形内和硬掩膜层表面形成金属层；5)对金属层进行平坦化处理，使凹槽图形内的金属层顶面与硬掩膜层顶面齐平，以获得位于凹槽图形内的图形金属层；6)于图形金属层上形成保护图形；7)通过干法刻蚀去除硬掩膜层，并去除保护图形，以获得位于基底上的图形金属层。本发明可以有效改善现有金属剥离工艺中的金属图形侧壁及表面容易出现不规则毛刺的问题以及改善金属图形两侧底部容易出现接触不良的问题。

Description

金属微细结构的制备方法
技术领域
本发明属于半导体制造领域，特别是涉及一种金属微细结构的制备方法。
背景技术
在半导体或MEMS产品的生产制造过程中，都需要金属的微细加工。半导体制造中常用的金属微细加工方式包括金属刻蚀和金属剥离。一些金属，比如金、白金等，用刻蚀方式很难进行微细加工。比如，金薄膜的厚度500nm以上时，金属刻蚀方式就变得困难，其难度随着金属厚度增加而增加。因此，一些金属微细结构往往需要用金属剥离工艺完成。金属剥离工艺步骤主要包括用光刻方式形成光刻胶图形、金属蒸镀、然后通过溶液去除光刻胶，同时把光刻胶上面的金属一同剥离掉，在光刻胶图形开口处(即基板的表面裸露处)的基板101上留下想得到的金属图形102。然而，金属剥离工艺中，由于蒸镀形成的金属薄膜粘附性不够好，剥离过程中金属图形完整性不够好的问题。比如，剥离后的金属图形102侧壁会产生不规则的突起毛刺103，如图1所示，以及金属图形102底部凹陷104而导致出现从基板上脱离的现象，如图2所示。而且，金属薄膜厚度越厚，金属剥离变得越为困难。上述金属刻蚀和金属剥离的问题，都会影响器件的性能，并且会导致产品良率降低；同时，使得金属图形的微细化受到制约。
应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种金属微细结构的制备方法，用于解决现有技术中金属剥离过程中金属图形完整性容易收到破坏的问题。
为实现上述目的及其他相关目的，本发明提供一种金属微细结构的制备方法，所述制备方法包括：1)提供一基底，于所述基底上形成硬掩膜层；2)于所述硬掩膜层上形成光刻胶图形；3)刻蚀所述硬掩膜层，以在所述硬掩膜层中形成凹槽图形，去除所述光刻胶图形；4)在所述凹槽图形内和硬掩膜层表面形成金属层；5)对所述金属层进行平坦化处理，使所述凹槽图形内的所述金属层顶面与所述硬掩膜层顶面齐平，以获得位于所述凹槽图形内的图形金属层；6)于所述图形金属层上形成保护图形；7)通过干法刻蚀去除所述硬掩膜层，并去除所述保护图形，以获得位于所述基底上的图形金属层。
可选地，步骤1)所述硬掩膜层包括二氧化硅层，步骤3)通过干法刻蚀工艺刻蚀所述硬掩膜层，以获得底部显露所述基底且具有光滑致密侧壁的凹槽图形。
可选地，所述凹槽图形的侧壁与所述基底表面的夹角为88～90度之间。
可选地，步骤4)采用溅射工艺在所述凹槽图形内和硬掩膜层表面形成金属层，以保证所述金属层与所述基底的粘附强度。
可选地，步骤5)采用化学机械抛光工艺对所述金属层进行平坦化处理。
可选地，所述图形金属层的平面形状包括点阵图形、线状图形、面状图形、网状图形及插指图形中的一种。
可选地，所述图形金属层的材料包括Al和Cu中的一种或两种组成的合金。
可选地，步骤6)于所述图形金属层上形成保护图形后，所述保护图形的宽度与所述图形金属层的宽度相等。
可选地，步骤6)所述的保护图形包括光刻胶。
可选地，所述硬掩膜层和所述图形金属层的厚度大于或等于500纳米。
可选地，步骤7)通过干法刻蚀去除所述硬掩膜层的离子刻蚀方向为垂直所述基底表面，且在所述干法刻蚀过程中，所述图形金属层上至少保留所述保护图形的部分厚度，以全程保护所述图形金属层的顶面。
可选地，步骤7)所获得的图形金属层具有光洁的侧壁和表面。
如上所述，本发明的金属微细结构的制备方法，具有以下有益效果：
本发明可以有效改善现有金属剥离工艺中的金属图形侧壁及表面容易出现不规则毛刺的问题以及改善金属图形两侧底部容易出现接触不良的问题。
本发明的制备方法相比于现有的金属剥离工艺，可用于尺寸更小更精细的先进产品中。
本发明改善现有工艺中金属难以完全剥离干净的问题。
本发明可以通过采用金属溅射的方式沉积金属，避免了金属蒸镀金属粘附性差的问题，大大增加了金属和基底的粘附强度。
本发明有效克服了传统金属刻蚀的局限性，可以通过本发明的制备方法得到想要的规则的金属图案，具有广泛的应用场景和应用前景。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于说明本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例。
图1～图2显示为现有技术中金属剥离工艺造成的金属层的缺陷示意图。
图2～图12显示为本发明实施例的金属微细结构的制备方法各步骤所呈现的结构示意图。
元件标号说明
101 基板
102 金属图形
103 突起毛刺
104 底部凹陷
201 基底
202 硬掩膜层
203 光刻胶层
204 光刻胶图形
205 凹槽图形
206 图形金属层
207 保护图形
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
应该强调，术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在，但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。
针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图2～图12所示，本实施例提供一种金属微细结构的制备方法，所述制备方法包括：
如图3所示，首先进行步骤1)，提供一基底201，于所述基底201上形成硬掩膜层202。
在一个实施例中，所述基底201可以为硅、锗、锗硅、绝缘体上硅、绝缘体上锗、绝缘体上锗硅、碳化硅、三五族半导体化合物、蓝宝石等。在本实施例中，所述基底201的材料选用为硅。
在一个实施例中，所述硬掩膜层202可以为二氧化硅层，其可以采用如等离子体增强化学气相沉积(PECVD)工艺或热氧化工艺等制备，所述硬掩膜层202的厚度可以依据后续图形金属层206所需的厚度进行设定，也就是说，本发明可以通过控制所述硬掩膜层202的厚度，精确地控制所述图形金属层206的厚度，且具有较高的精度。在一个实施例中，所述硬掩膜层202和后续的图形金属层206的厚度均大于或等于500纳米。
如图4～图5所示，然后进行步骤2)，于所述硬掩膜层202上形成光刻胶图形204。
具体地，先通过旋涂工艺于所述硬掩膜层202上形成光刻胶层203，然后对所述光刻胶层203进行曝光和显影，以形成光刻胶图形204。
如图6～图7所示，接着进行步骤3)，刻蚀所述硬掩膜层202，以在所述硬掩膜层202中形成凹槽图形205，去除所述光刻胶图形204。
在一个实施例中，通过干法刻蚀工艺刻蚀所述硬掩膜层202，以获得底部显露所述基底201且具有光滑致密侧壁的凹槽图形205。
在一个实施例中，所述凹槽图形205的侧壁与所述基底201表面的夹角为88～90度之间。本示例通过控制刻蚀气体、功率等条件，将所述凹槽图形205的侧壁与所述基底201表面的夹角保持在凹槽图形205的侧壁与所述基底201表面的夹角，可以保证后续在刻蚀去除所述硬掩膜层202时，图形金属层206不会对其侧壁的硬掩膜层202造成遮挡，使得硬掩膜层202可以被完全去除干净，保证图形金属的质量。优选地，所述凹槽图形205的侧壁与所述基底201表面的夹角为90度。
由于所述凹槽图形205可以通过先进的半导体制程进行制作，因此，相比于现有的金属剥离工艺，本申请的可用于尺寸更小更精细的先进产品中。
如图8所示，然后进行步骤4)，在所述凹槽图形205内和硬掩膜层202表面形成金属层。
在一个实施例中，采用溅射工艺在所述凹槽图形205内和硬掩膜层202表面形成金属层，以保证所述金属层与所述基底201的粘附强度。本发明可以通过采用金属溅射的方式沉积金属，避免了金属蒸镀金属粘附性差的问题，大大增加了金属和基底201的粘附强度。
在一个实施例中，所述金属层的沉积厚度可以设定为正好填满所述凹槽图形205，或略大于所述凹槽图形205的深度，以避免金属的浪费，有利于节约沉积的时间成本和材料成本，也有利于后续的平坦化工艺。在本实施例中，所述金属层的沉积厚度为略大于所述凹槽图形205的深度，以保证所述凹槽图形205被完全填满，且在后续平坦化工艺过程中，不会造成金属层在凹槽图形205处的凹陷。
如图9所示，接着进行步骤5)，对所述金属层进行平坦化处理，使所述凹槽图形205内的所述金属层顶面与所述硬掩膜层202顶面齐平，以获得位于所述凹槽图形205内的图形金属层206。
在一个实施例中，采用化学机械抛光工艺对所述金属层进行平坦化处理。
在一个实施例中，所述图形金属层206的平面形状包括点阵图形、线状图形、面状图形、网状图形及插指图形中的一种。
在一个实施例中，所述图形金属层206的材料包括Au、Pt、Al、Cu、Ag、Ti及Ni中的一种、两种以上组成的叠层或两种以上组成的合金。
在一个实施例中，所述图形金属层206的厚度大于或等于500纳米，例如为1000纳米～5000纳米。
如图10所示，然后进行步骤6)，于所述图形金属层206上形成保护图形207。
在一个实施例中，于所述图形金属层206上形成保护图形207后，所述保护图形207的宽度与所述图形金属层206的宽度相等。例如，所述的保护图形207可以为光刻胶。所述保护图形207可以保护所述图形金属层206的表面，使其在后续干法刻蚀的过程中不被刻蚀损坏。
如图11～图12所示，最后进行步骤7)，通过干法刻蚀去除所述硬掩膜层202，并去除所述保护图形207，以获得位于所述基底201上的图形金属层206。
在一个实施例中，通过干法刻蚀去除所述硬掩膜层202的离子刻蚀方向为垂直所述基底201表面，且在所述干法刻蚀过程中，所述图形金属层206上至少保留所述保护图形207的部分厚度，以全程保护所述图形金属层206的顶面。
在一个实施例中，一方面，相比于光刻胶凹槽，所述硬掩膜层202的凹槽图形205的侧壁可以做得更加致密光滑，从而保证了图形金属层206具有光洁的侧壁，另外，在所述干法刻蚀过程中，所述图形金属层206上至少保留所述保护图形207的部分厚度，以全程保护所述图形金属层206的顶面，所述图形金属层206可以获得光洁的顶面，因此，本申请所获得的图形金属层206具有光洁的侧壁和表面。本发明可以有效改善现有金属剥离工艺中的金属图形侧壁及表面容易出现不规则毛刺的问题以及改善金属图形两侧底部容易出现接触不良的问题。
本发明通过干法刻蚀工艺可以将所述硬掩膜层202完全去除，本发明可以有效改善现有工艺中金属难以完全剥离干净的问题。
如上所述，本发明的金属微细结构的制备方法，具有以下有益效果：
本发明可以有效改善现有金属剥离工艺中的金属图形侧壁及表面容易出现不规则毛刺的问题以及改善金属图形两侧底部容易出现接触不良的问题。
本发明的制备方法相比于现有的金属剥离工艺，可用于尺寸更小更精细的先进产品中。
本发明改善现有工艺中金属难以完全剥离干净的问题。
本发明可以通过采用金属溅射的方式沉积金属，避免了金属蒸镀金属粘附性差的问题，大大增加了金属和基底201的粘附强度。
本发明有效克服了传统金属刻蚀的局限性，可以通过本发明的制备方法得到想要的规则的金属图案，具有广泛的应用场景和应用前景。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种金属微细结构的制备方法，其特征在于，所述制备方法包括：
1)提供一基底，于所述基底上形成硬掩膜层；
2)于所述硬掩膜层上形成光刻胶图形；
3)刻蚀所述硬掩膜层，以在所述硬掩膜层中形成凹槽图形，去除所述光刻胶图形；
4)在所述凹槽图形内和硬掩膜层表面形成金属层；
5)对所述金属层进行平坦化处理，使所述凹槽图形内的所述金属层顶面与所述硬掩膜层顶面齐平，以获得位于所述凹槽图形内的图形金属层；
6)于所述图形金属层上形成保护图形；
7)通过干法刻蚀去除所述硬掩膜层，并去除所述保护图形，以获得位于所述基底上的图形金属层。
2.根据权利要求1所述的金属微细结构的制备方法，其特征在于：步骤1)所述硬掩膜层包括二氧化硅层，步骤3)通过干法刻蚀工艺刻蚀所述硬掩膜层，以获得底部显露所述基底且具有光滑致密侧壁的凹槽图形。
3.根据权利要求1所述的金属微细结构的制备方法，其特征在于：所述凹槽图形的侧壁与所述基底表面的夹角为88～90度之间。
4.根据权利要求1所述的金属微细结构的制备方法，其特征在于：步骤4)采用溅射工艺在所述凹槽图形内和硬掩膜层表面形成金属层，以保证所述金属层与所述基底的粘附强度。
5.根据权利要求1所述的金属微细结构的制备方法，其特征在于：步骤5)采用化学机械抛光工艺对所述金属层进行平坦化处理。
6.根据权利要求1所述的金属微细结构的制备方法，其特征在于：所述图形金属层的平面形状包括点阵图形、线状图形、面状图形、网状图形及插指图形中的一种。
7.根据权利要求1所述的金属微细结构的制备方法，其特征在于：所述图形金属层的材料包括Al和Cu中的一种或两种组成的合金。
8.根据权利要求1所述的金属微细结构的制备方法，其特征在于：步骤6)于所述图形金属层上形成保护图形后，所述保护图形的宽度与所述图形金属层的宽度相等。
9.根据权利要求1所述的金属微细结构的制备方法，其特征在于：步骤6)所述的保护图形包括光刻胶。
10.根据权利要求1所述的金属微细结构的制备方法，其特征在于：所述硬掩膜层和所述图形金属层的厚度大于或等于500纳米。
11.根据权利要求1所述的金属微细结构的制备方法，其特征在于：步骤7)通过干法刻蚀去除所述硬掩膜层的离子刻蚀方向为垂直所述基底表面，且在所述干法刻蚀过程中，所述图形金属层上至少保留所述保护图形的部分厚度，以全程保护所述图形金属层的顶面。
12.根据权利要求1所述的金属微细结构的制备方法，其特征在于：步骤7)所获得的图形金属层具有光洁的侧壁和表面。
CN202111406278.5A 2021-11-24 2021-11-24 金属微细结构的制备方法 Pending CN116169022A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111406278.5A CN116169022A (zh) 2021-11-24 2021-11-24 金属微细结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111406278.5A CN116169022A (zh) 2021-11-24 2021-11-24 金属微细结构的制备方法

Publications (1)

Publication Number Publication Date
CN116169022A true CN116169022A (zh) 2023-05-26

Family

ID=86413678

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111406278.5A Pending CN116169022A (zh) 2021-11-24 2021-11-24 金属微细结构的制备方法

Country Status (1)

Country Link
CN (1) CN116169022A (zh)

Similar Documents

Publication Publication Date Title
US5804083A (en) Method of forming a microstructure
US7264984B2 (en) Process for forming MEMS
KR20120024616A (ko) 요철 패턴 형성 방법
US6548408B1 (en) Method of minimizing repetitive chemical-mechanical polishing scratch marks, method of processing a semiconductor wafer outer surface, method of minimizing undesired node-to-node shorts of a length less than or equal to 0.3 micron, and semiconductor processing method
EP1602749A1 (en) Metal photo-etching product and production method therefor
US7271022B2 (en) Process for forming microstructures
CN104217968B (zh) 用于加工半导体工件的方法
JPH06320580A (ja) モールドをパターニングする方法
TW200952055A (en) Semiconductor wafer and method for producing same
CN101462691B (zh) 刻蚀牺牲层形成间隙的方法
US20030151020A1 (en) Global planarization method
TW201523127A (zh) 金屬遮罩製造方法以及金屬遮罩
CN113421825B (zh) 一种基于Cr/Cu双层金属掩膜的硅湿法刻蚀方法
KR101679034B1 (ko) 에칭 방법, 마스크, 기능 부품 및 기능 부품의 제조 방법
EP1114791A3 (en) Method of forming structure having surface roughness due to nano-sized surface features
TW201414686A (zh) 具波浪形表面之玻璃基板的製造方法
US20020093119A1 (en) Silicon micro-mold and method for fabrication
EP0114133B1 (fr) Procédé de fabrication de conducteurs pour circuits intégrés, en technologie planar
CN115279053A (zh) 一种氮化铝线路板的加工方法
CN116169022A (zh) 金属微细结构的制备方法
JP2003266396A (ja) 微細構造およびその製造方法
JP2984539B2 (ja) 酸化シリコン膜のドライエッチング方法
CN116169023A (zh) 台阶金属结构及硅光子器件结构的制备方法
CN115043375A (zh) 金属微结构及半导体器件的制备方法
JP2009256164A (ja) メタルマスクおよびその製造方法、ならびに、ガラス成形型およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination