CN112701111A - 一种三电平电路碳化硅功率模块 - Google Patents

Abstract

本发明公开了一种三电平电路碳化硅功率模块，属于电力电子技术领域。该功率模块包括：底层直接覆铜陶瓷DBC基板；焊接在底层DBC基板上的碳化硅功率芯片、驱动电阻、功率端子、驱动端子，碳化硅功率芯片和驱动电阻构成三电平全桥电路；碳化硅功率芯片之间通过金属键合线连接；底层直接覆铜陶瓷DBC基板焊接在底板上。本发明提供的功率模块通过合理的DBC铜层布局，对换流回路进行优化，实现并联芯片回路的均衡，并且大大降低了回路的寄生电感，减小了模块的体积，提高了模块的功率密度。

Description

一种三电平电路碳化硅功率模块

技术领域

本发明属于电力电子技术领域，更具体地，涉及一种三电平电路碳化硅功率模块。

背景技术

电力电子技术在航空航天、轨道交通、电动汽车以及电力系统等多个领域应用广泛。随着大功率电力电子装置的发展，PWM变换器由两电平变换器向多电平变换器方向发展，其中尤其以三电平变换器为主。

为了使电力电子装置的结构更为紧凑、体积减小，常常把多个电力电子器件及必要的辅助元件做成模块的形式。目前，市面上已经出现的商用三电平功率模块使用功率器件仍以硅器件为主，无法有效提高模块的功率密度。使用碳化硅等新型宽禁带半导体功率器件可以很好地提高模块的工作频率、降低模块损耗，提高模块的功率密度。

然而碳化硅器件的高频操作使得开关器件承受更大的电压应力和电流应力，使其对回路的寄生参数反应更为敏感。此外，三电平电路长短换流回路长度的不同，会导致不同开关管上承受的电压、电流应力及热损耗分布不均。

基于以上情况，目前急需一种能够实现低寄生电感、开关管均流、高功率密度的三电平碳化硅功率模块。

发明内容

针对现有技术的缺陷，本发明的目的在于提供一种三电平电路碳化硅功率模块，旨在解决现有三电平功率模块存在的寄生电感、开关管不均流、功率密度不高的问题。

为实现上述目的，本发明提供了一种三电平电路碳化硅功率模块，包括：底层直接覆铜陶瓷DBC基板、焊接在底层DBC基板上的碳化硅功率芯片、驱动电阻、功率端子、驱动端子以及封装外壳，碳化硅功率芯片和驱动电阻构成三电平全桥电路，包括第一三电平有源中点钳位ANPC型半桥功率电路、第二三电平ANPC型半桥功率电路；碳化硅功率芯片之间通过金属键合线连接；底层直接覆铜陶瓷DBC基板焊接在底板上。

进一步地，DBC基板包括：

导热层，用来将所述碳化硅功率芯片的热量导出所述功率模块；

绝缘层和电路层，绝缘层位于导热层和电路层之间，电路层通过焊接方式与碳化硅功率芯片的相应端口连接。

进一步地，DBC基板电路层包括第一芯片区、第二芯片区、第三芯片区、第四芯片区、第五芯片区、第一栅极控制区、第二栅极控制区、第三栅极控制区、第四栅极控制区、第五栅极控制区、第六栅极控制区、负极功率端子区；所述第一芯片区、第二芯片区、第三芯片区、第四芯片区依次排布组成矩形区域，所述第五芯片区位于矩形区域中央，所述第一栅极控制区、第二栅极控制区、第三栅极控制区、第四栅极控制区、第五栅极控制区、第六栅极控制区依次呈犬牙交错排列在第一芯片区至第五芯片区周围，所述负极功率端子区位于矩形区域的边缘。其中，通过不同连接区之间的合理布局设计，使回路长度减小，从而降低换流回路寄生电感，提高模块的可靠性三电平ANPC型电路可以工作在更高电压等级、更高开关频率下，输出电压电流畸变率更小，可以有效提高模块输出电能质量，并且提高模块的功率密度。

进一步地，DBC基板电路层各连接区(第一芯片区、第二芯片区、第三芯片区、第四芯片区、第五芯片区、第一栅极控制区、第二栅极控制区、第三栅极控制区、第四栅极控制区、第五栅极控制区、第六栅极控制区、负极功率端子区)呈犬牙交错排列，在保证绝缘安全的前提下，有利于各个连接区尽量紧密放置，充分利用了空间，避免了模块体积增加。

进一步地，第一芯片区和第二芯片区相邻紧密放置，极大地减小了上桥臂短换流回路的路径；巧妙地将第五芯片区布置在每侧DBC基板的中央，使得其与其他芯片连接区距离均较小，可以同时减小剩下的三种换流回路的路径。通过所述DBC基板电路层连接区的布局，可以实现三电平电路中四种换流回路路径的优化，降低了回路寄生电感，提高模块的性能与可靠性。

进一步地，第一至第六栅极控制区平行放置在第一至第五芯片区两侧，且与并联的碳化硅功率芯片平行放置，这样可以实现并且芯片驱动回路路径一致，实现均衡的开关驱动性能。

进一步地，部分并联的碳化硅功率芯片放置方向与其连接键合线方向垂直放置，可以实现并联芯片功率回路长度均衡，达到良好的动态均流和稳态均流性能。

进一步地，第一三电平ANPC型半桥功率电路和所述第二三电平ANPC型半桥功率电路关于功率模块中线呈对称分布；所述第一三电平ANPC型半桥功率电路和所述第二三电平ANPC型半桥功率电路可单独作为半桥电路使用或者并联起来作为三电平ANPC全桥电路使用。

通过本发明所构思的以上技术方案，与现有技术相比，本发明提供的三电平电路碳化硅功率模块，将碳化硅半导体芯片通过芯片互连技术焊接在导热板上，与现有功率模块对比，使用碳化硅半导体器件，模块能工作在更高压等级、更高频率、更高温度下，能有效提高模块的工作性能，改善输出电压电流波形的质量，进而减小相应无源滤波器件的体积，实现高功率密度。进一步地，针对三电平电路结构的特点以及碳化硅器件对寄生参数敏感的特点，本发明提出了新的DBC电路层连接区的布局，并通过合理安排不同连接区的组合放置位置，优化回路布局，实现模块的低寄生参数以及并联芯片的均流。

附图说明

图1是本发明实施例提供的三电平电路碳化硅功率模块的结构示意图；

图2是本发明实施例提供的DBC基板的结构示意图；

图3是本发明实施例提供的三电平ANPC型全桥功率半导体电路的电路结构示意图；

图4是本发明实施例提供的三电平ANPC型全桥功率半导体电路中功率芯片平面布置图；

图5是本发明实施例提供的电路层连接区分布示意图。

具体实施方式

以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。

同时，在以下说明中，出于解释的目的而阐述了许多具体细节，以提供对本发明实施例的彻底理解。然而，对本领域的技术人员来说显而易见的是，本发明可以不用这里的具体细节或者所描述的特定方式来实施。

本发明提供了一种三电平电路碳化硅功率模块，包括：底层直接覆铜陶瓷DBC基板、焊接在底层DBC基板上的碳化硅功率芯片、驱动电阻、功率端子、驱动端子以及封装外壳，碳化硅功率芯片和驱动电阻构成三电平全桥电路，包括第一三电平有源中点钳位ANPC型半桥功率电路、第二三电平ANPC型半桥功率电路；碳化硅功率芯片之间通过金属键合线连接；底层直接覆铜陶瓷DBC基板焊接在底板上。

实施例

图1示出了本实例提供的三电平全桥碳化硅功率模块的结构示意图，该模块包括，正极功率端子1、负极功率端子2、交流输出功率端子3、中性点功率端子4、驱动端子5、碳化硅功率芯片6、DBC基板7、底板以及封装外壳8。其中，碳化硅功率芯片6构成两个ANPC型半桥功率电路，焊接在DBC基板7上，功率端子与DBC基板7相连。

图2示出了本实例的DBC基板结构图，包括第一DBC基板71和第二DBC基板72。第一DBC基板71包括第一散热层71c、第一绝缘层71b和第一电路层71a；第二DBC基板72包括第二散热层72c、第二绝缘层72b和第二电路层72a。碳化硅功率芯片6焊接在第一电路层71a和第二电路层72a上。功率端子1～4和驱动端子5与相应第一电路层71a和第二电路层72a连接。

本实例中，碳化硅功率芯片6和第一电路层71a和第二电路层72a工作时产生的热量，通过第一绝缘层71b和第二绝缘层72b传导到第一散热层71c和第二散热层72c上，并通过散热层传导到模块外部，实现散热。

图3示出了本实例的三电平ANPC型全桥功率半导体电路的电路结构示意图。本实例中的三电平ANPC型全桥半导体功率电路包括第一碳化硅功率芯片601、第二碳化硅功率芯片602、第三碳化硅功率芯片603、第四碳化硅功率芯片604、第五碳化硅功率芯片605、第六碳化硅功率芯片606、第七碳化硅功率芯片607、第八碳化硅功率芯片608、第九碳化硅功率芯片609、第十碳化硅功率芯片610、第十一碳化硅功率芯片611和第十二碳化硅功率芯片612。其中功率芯片601～606构成三电平ANPC型全桥功率半导体电路中第一半桥电路，功率芯片607～612构成三电平ANPC型全桥功率半导体电路中第二半桥电路。本实施例中提到的电路可以单独使用一个半桥电路，也可以同时使用两个半桥电路作为全桥电路使用，本发明不限制用法。

图4示出了本发明一个实施例的三电平ANPC型全桥功率半导体电路中功率芯片平面布置图。本实例中使用的功率芯片601～604和607～610为三个碳化硅MOSFET功率芯片进行并联，可以提高模块的载流能力，使得模块可以工作在更高的功率等级下。

需要指出的是，在本发明的不同实施例中，三电平ANPC型全桥半导体功率电路中包含的各个碳化硅功率芯片可以采用不同的芯片来实现，本发明不限于此。例如，在本发明的一个实施例中，可以采用带续流二极管的碳化硅MOSFET芯片。

进一步地，需要指出的是，在本发明的不同实施例中，三电平ANPC型全桥半导体功率电路中包含的各个碳化硅功率芯片可以采用不同数量的芯片并联实现，本发明不限于此。例如，在本发明的一个实施例中，可以采用三个碳化硅功率芯片进行并联。

图5示出了本实施例的电路层连接区分布示意图。包括第一电路层71a和第二电路层72a。可以看出第一电路层71a和第二电路层72a是对称分布的。本实施例中的三电平ANPC型全桥功率半导体电路中第一半桥电路焊接在第一电路层71a上，第二半桥焊接在第二电路板72a上。本实施例中，第一电路层71a包括有：第一芯片区701、第二芯片区702、第三芯片区703、第四芯片区704、第五芯片区705、第一栅极控制区706、第二栅极控制区707、第三栅极控制区708、第四栅极控制区709、第五栅极控制区710、第六栅极控制区711、负极功率端子区712。

其中，第一碳化硅功率芯片601焊接在第一芯片区701上，第二碳化硅功率芯片602和第五碳化硅功率芯片605焊接在第二芯片区702上，第三碳化硅功率芯片603焊接在第三芯片区703上，第四碳化硅功率芯片604焊接在第四芯片区704上，第六碳化硅功率芯片焊接在第五芯片区705上。正极功率端子1焊接在第一芯片区701上、负极功率端子2焊接在负极功率端子区712上、交流输出功率端子3焊接在第三芯片区703上，中性点功率端子4安装在第五芯片区705上。

在本实施例中，正极功率端子1、功率芯片601和605，中性点功率端子4构成上桥臂短换流回路。将正极功率端子1和功率芯片601都焊接在第一芯片区，功率芯片605焊接在第二芯片区，同时第一芯片区和第二芯片区相邻紧密放置，中性点功率端子焊接在第五芯片区，紧邻第一芯片区和第二芯片区放置，有效地减小此回路的路径，降低回路寄生电感。并且，为了保证第五芯片区能够紧邻第一芯片区和第二芯片区放置，在给功率芯片焊接留下足够空间的前提下，第二芯片区和第五芯片的形状为不规则多边形，且保证两者绝缘距离的情况下，交错咬合放置。在本实施例中，其他电路层连接区形状均为不规则多边形，这样布置，可以实现各个连接区尽量紧密放置，同时充分利用空间，避免增加模块体积。

在本实施例中，为了减小长换流回路的路径，第三芯片区放置在第二芯片区下方，第四芯片区相邻紧密放置在第三芯片区右侧。可以实现电路中四种换流回路路径的最优。

在本实施例中，在各芯片连接区一侧平行放置栅极控制区，一方面可以减小栅极控制区到芯片连接区上焊接功率芯片的驱动回路距离，减小驱动回路的寄生电感；另一方面，栅极控制区和被控制并联功率芯片平行放置，使得各个并联芯片的驱动回路长度尽可能均衡。

在本实施例中，功率芯片601和功率芯片603的三个并联芯片放置方向和其上键合线连接方向垂直，使得并联芯片功率回路长度均衡，实现良好的静态均流和动态均流特性。

本实施例中，第二电路层72a包括有：第一芯片区801、第二芯片区802、第三芯片区803、第四芯片区804、第五芯片区805、第一栅极控制区806、第二栅极控制区807、第三栅极控制区808、第四栅极控制区809、第五栅极控制区810、第六栅极控制区811、负极功率端子区812。

其中，第七碳化硅功率芯片607通过焊接层焊接在第一芯片区801上，第八碳化硅功率芯片608和第十一碳化硅功率芯片611焊接在第二芯片区802上，第九碳化硅功率芯片609焊接在第三芯片区803上，第十碳化硅功率芯片610焊接在第四芯片区804上，第十二碳化硅功率芯片焊接在第五芯片区805上。正极功率端子1焊接在第一芯片区801上、负极功率端子2焊接在负极功率端子区812上、交流输出功率端子3焊接在第三芯片区803上，中性点功率端子4安装在第五芯片区805上。进一步地，第二电路层和第一电路层连接区布局关于模块垂直中线对称，设计原则一致，在此不再赘述。

从上述描述中可以看出，本实施例提供的三电平碳化硅功率模块将具有特定功率转化功能的功率芯片通过特定技术焊接在散热板的电路层上，通过优化电路层电路连接区的布局设置，使得三电平ANPC全桥电路换流回路对称。并且在保证模块绝缘条件的基础上，减小换流回路的长度，可以避免较长的换流回路引入的较大的寄生电感的问题，从而保证模块的可靠性以及降低损耗。

进一步地，图5示出了本实施例的电路层连接区分布示意图。其中，驱动端子5和驱动电阻焊接在栅极控制区706～711上。驱动端子通过驱动电阻连接到功率芯片的栅源极，通过驱动信号控制功率芯片的关断。本实施例中并联功率芯片使用的驱动电阻值大小相同。需要指出的是，在本发明的不同实施例中，如果并联芯片驱动回路长度不均衡较为严重，可以给并联芯片选择不同阻值的驱动电阻，解决由于驱动回路寄生电感不同引入的不均流问题，实现并联功率芯片良好的均流性能。其他并联芯片的均流原理与此相同，此处不再赘述。

进一步地，需要指出的是，驱动电阻阻值的选择可以根据实际需求选取，本发明不限于此。

从上述描述中可以看出，本实施例提供了一种三电平电路碳化硅功率模块，三电平电路拓扑结构使得模块能够工作在更高电压等级、更高功率等级下。同时，使用碳化硅器件，模块可以工作在更高的开关频率下，减小模块无源器件的体积，减小模块中损耗，从而实现高功率密度。进一步地，针对三电平电路结构的特点以及碳化硅器件对寄生参数敏感的特点，本发明提出了新的DBC电路层连接区的布局，并通过合理安排不同连接区的组合放置位置，优化回路布局，减小换流回路寄生电感的影响，实现模块的低寄生参数以及并联芯片的均流，降低模块损耗，提高模块运行可靠性。

应该理解的是，本发明所公开的实施例不限于这里所公开的特定结构、处理步骤或材料，而应当延伸到相关领域的普通技术人员所理解的这些特征的等同替代。还应当理解的是，在此使用的术语仅用于描述特定实施例的目的，而并不意味着限制。

说明书中提到的“一个实施例”或“实施例”意指结合实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，说明书通篇各个地方出现的短语“一个实施例”或“实施例”并不一定均指同一个实施例。

为了方便，在此使用的多个项目、结构单元、组成单元和/或材料可出现在共同列表中。然而，这些列表应解释为该列表中的每个元素分别识别为单独唯一的成员。因此，在没有反面说明的情况下，该列表中没有一个成员可仅基于它们出现在共同列表中便被解释为相同列表的任何其它成员的实际等同物。另外，在此还可以连同针对各元件的替代一起来参照本发明的各种实施例和示例。应当理解的是，这些实施例、示例和替代并不解释为彼此的等同物，而被认为是本发明的单独自主的代表。

此外，所描述的特征、结构或特性可以任何其他合适的方式结合到一个或多个实施例中。在上面的描述中，提供一些具体的细节，例如长度、高度等，以提供对本发明的实施例的全面理解。然而，相关领域的技术人员将明白，本发明无需上述一个或多个具体的细节便可实现，或者也可采用其它方法、组件、材料等实现。在其它示例中，周知的结构、材料或操作并未详细示出或描述以免模糊本发明的各个方面。

虽然上述示例用于说明本发明在一个或多个应用中的原理，但对于本领域的技术人员来说，在不背离本发明的原理和思想的情况下，明显可以在形式上、用法及实施的细节上作各种修改而不用付出创造性劳动。因此，本发明由所附的权利要求书来限定。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种三电平电路碳化硅功率模块，其特征在于，所述功率模块包括：底层直接覆铜陶瓷DBC基板、焊接在底层DBC基板上的碳化硅功率芯片、驱动电阻、功率端子和驱动端子，碳化硅功率芯片和驱动电阻构成三电平全桥电路，包括第一三电平有源中点钳位ANPC型半桥功率电路、第二三电平ANPC型半桥功率电路；碳化硅功率芯片之间通过金属键合线连接。

2.如权利要求1所述的功率模块，其特征在于，所述DBC基板包括：

导热层，用来将所述碳化硅功率芯片的热量导出所述功率模块；

绝缘层和电路层，绝缘层位于导热层和电路层之间，电路层通过焊接方式与所述碳化硅功率芯片的相应端口连接。

3.如权利要求2所述的功率模块，其特征在于，所述电路层包括第一芯片区、第二芯片区、第三芯片区、第四芯片区、第五芯片区、第一栅极控制区、第二栅极控制区、第三栅极控制区、第四栅极控制区、第五栅极控制区、第六栅极控制区、负极功率端子区；所述第一芯片区、第二芯片区、第三芯片区、第四芯片区依次排布组成矩形区域，所述第五芯片区位于矩形区域中央，所述第一栅极控制区、第二栅极控制区、第三栅极控制区、第四栅极控制区、第五栅极控制区、第六栅极控制区依次呈犬牙交错排列在第一芯片区至第五芯片区周围，所述负极功率端子区位于矩形区域的边缘。

4.如权利要求3所述的功率模块，其特征在于，第一芯片区和第二芯片区相邻紧密放置，第五芯片区布置在DBC基板的中央。

5.如权利要求3所述的功率模块，其特征在于，第一至第六栅极控制区平行放置在第一至第五芯片区两侧，且与并联的碳化硅功率芯片平行放置。

6.如权利要求1所述的功率模块，其特征在于，并联的碳化硅功率芯片放置方向与其连接键合线方向垂直。

7.如权利要求1所述的功率模块，其特征在于，所述第一三电平ANPC型半桥功率电路和所述第二三电平ANPC型半桥功率电路关于功率模块中线呈对称分布；所述第一三电平ANPC型半桥功率电路和所述第二三电平ANPC型半桥功率电路可单独作为半桥电路使用或者并联起来作为三电平ANPC全桥电路使用。

Images