CN104716145B - 一种显示基板及其制造方法、显示装置 - Google Patents

一种显示基板及其制造方法、显示装置 Download PDF

Info

Publication number
CN104716145B
CN104716145B CN201510141487.XA CN201510141487A CN104716145B CN 104716145 B CN104716145 B CN 104716145B CN 201510141487 A CN201510141487 A CN 201510141487A CN 104716145 B CN104716145 B CN 104716145B
Authority
CN
China
Prior art keywords
underlay substrate
booster structure
drain electrode
cushion block
booster
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510141487.XA
Other languages
English (en)
Other versions
CN104716145A (zh
Inventor
冯博
苗青
马禹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510141487.XA priority Critical patent/CN104716145B/zh
Publication of CN104716145A publication Critical patent/CN104716145A/zh
Priority to US15/514,328 priority patent/US10256260B2/en
Priority to PCT/CN2016/074125 priority patent/WO2016155429A1/zh
Application granted granted Critical
Publication of CN104716145B publication Critical patent/CN104716145B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种显示基板及其制造方法、显示装置，涉及显示技术领域，改善了像素电极爬升至漏极的顶部表面时产生断裂的问题。本发明实施例提供的显示基板包括衬底基板和形成在衬底基板上的薄膜晶体管，所述薄膜晶体管包括漏极，所述漏极的外侧设置有至少一个垫高结构；每个所述垫高结构的顶部表面与所述衬底基板之间的垂直距离，小于所述漏极的顶部表面与所述衬底基板之间的垂直距离，且大于位于所述垫高结构的远离所述漏极的一侧的顶部表面与所述衬底基板之间的垂直距离。本发明应用于显示技术领域。

Description

一种显示基板及其制造方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示基板及其制造方法、显示装置。
背景技术
现有技术中，液晶显示装置包括阵列基板，如图1所示，阵列基板中每个像素包括依次设置在衬底基板1'上的薄膜晶体管2'和板状的像素电极3'；薄膜晶体管2'包括栅极21'、栅极绝缘层22'、有源层23'以及位于同一层的源极24'和漏极25'，其中，栅极绝缘层22'延伸至像素电极3'所在的区域；像素电极3'形成在栅极绝缘层22'上，并由栅极绝缘层22'延伸至漏极25'的顶部表面，从而与漏极25'搭接。
在阵列基板的制造过程中，为了减少掩膜次数，通常利用灰度掩膜板对阵列基板进行曝光，其中，漏极25'及有源层23'的漏极区对应灰度掩膜板的完全不透光区，该过程使得漏极25'的外侧边缘与有源层23'的边缘对齐。在漏极25'的外侧边缘处，漏极25'与栅极绝缘层22'之间的落差等于漏极25'的厚度与有源层23'的厚度之和，通常，漏极25'的厚度为0.4μm，有源层23'的厚度为0.25μm，因此，该落差为0.65μm，相对于像素电极3'的0.05μm的厚度，该落差较大，导致像素电极3'由栅极绝缘层22'爬升至漏极25'的顶部表面时产生断裂，从而影响了显示装置的显示效果。
发明内容
本发明提供了一种显示基板及其制造方法、显示装置，目的在于避免出现像素电极爬升至漏极的顶部表面时产生断裂的问题。
为达到上述目的，本发明的实施例采用如下技术方案：
一种显示基板，该显示基板包括衬底基板和形成在衬底基板上的薄膜晶体管，所述薄膜晶体管包括漏极，所述漏极的外侧设置有至少一个垫高结构；每个所述垫高结构的顶部表面与所述衬底基板之间的垂直距离，小于所述漏极的顶部表面与所述衬底基板之间的垂直距离，且大于位于所述垫高结构的远离所述漏极的一侧的顶部表面与所述衬底基板之间的垂直距离。
当所述显示基板包括两个所述垫高结构时，所述垫高结构包括向远离所述漏极的方向依次设置的第一垫高结构和第二垫高结构，所述第二垫高结构的顶部表面与所述衬底基板之间的垂直距离小于所述第一垫高结构的顶部表面与所述衬底基板之间的垂直距离。
在上述两个垫高结构中，至少一个所述垫高结构包括垫块。具体地，上述第一垫高结构和第二垫高结构包括以下两种具体结构：
第一种，所述垫块包括相互连接的第一垫块和第二垫块；所述薄膜晶体管包括依次形成在所述衬底基板上的栅极绝缘层、有源层、位于同一层的源极及漏极；所述第一垫高结构包括位于所述第一垫高结构所在位置的所述第一垫块、所述栅极绝缘层和所述有源层；所述第二垫高结构包括位于所述第二垫高结构所在位置的所述第二垫块和所述栅极绝缘层。
第二种，所述薄膜晶体管包括依次形成在所述衬底基板上的栅极绝缘层、有源层、位于同一层的源极及漏极；所述第一垫高结构包括位于所述第一垫高结构所在位置的所述栅极绝缘层和所述有源层；所述第二垫高结构包括位于所述第二垫高结构所在位置的所述垫块和所述栅极绝缘层。
在以上两种具体结构中，所述薄膜晶体管还包括位于所述栅极绝缘层和所述衬底基板之间的栅极；所述垫块与所述栅极位于同一层，且所述垫块的材质与所述栅极的材质相同。
进一步地，所述垫块的厚度小于等于所述栅极的厚度。
本发明实施例提供的显示基板中，由于在漏极的外侧设置有至少一个垫高结构，使得在后续形成像素电极时，像素电极首先由与衬底基板之间的垂直距离最小的垫高结构的远离漏极的一侧的顶部表面爬升至与衬底基板之间的垂直距离居中的垫高结构的顶部表面，然后再爬升至与衬底基板之间的垂直距离最大的漏极的顶部表面，使得像素电极分至少两次逐步爬升至漏极的顶部表面，每次爬升的高度较小，从而避免出现现有技术中像素电极一次爬升高度较大情况，进而能够避免出现像素电极爬升至漏极的顶部表面时产生断裂的问题。
本发明实施例还提供了一种显示装置，该显示装置包括如上所述的显示基板。
本发明实施例还提供了一种显示基板的制造方法，该制造方法包括：在衬底基板上形成薄膜晶体管和至少一个垫高结构；其中，所述垫高结构位于所述薄膜晶体管的漏极的外侧；每个所述垫高结构的顶部表面与所述衬底基板之间的垂直距离，小于所述漏极的顶部表面与所述衬底基板之间的垂直距离，且大于位于所述垫高结构的远离所述漏极的一侧的顶部表面与所述衬底基板之间的垂直距离。
具体地，所述在衬底基板上形成薄膜晶体管和至少一个垫高结构，具体包括：在所述衬底基板上形成栅极金属层，通过一次构图工艺形成包括栅极和垫块的图形；在形成有所述栅极和所述垫块的所述衬底基板上形成栅极绝缘层，从而形成第二垫高结构；在形成有栅极绝缘层的衬底基板上形成有源层材料层和源漏极金属层，通过一次构图工艺形成包括有源层、源极和漏极的图形，从而形成第一垫高结构和薄膜晶体管。
本发明实施例提供的显示基板的制造方法中，在衬底基板上形成薄膜晶体管，并在漏极的外侧形成至少一个垫高结构，使得在后续形成像素电极时，像素电极首先由与衬底基板之间的垂直距离最小的垫高结构的远离漏极的一侧的顶部表面爬升至与衬底基板之间的垂直距离居中的垫高结构的顶部表面，然后再爬升至与衬底基板之间的垂直距离最大的漏极的顶部表面，使得像素电极分至少两次逐步爬升至漏极的顶部表面，每次爬升的高度较小，从而避免出现现有技术中像素电极一次爬升高度较大情况，进而能够避免出现像素电极爬升至漏极的顶部表面时产生断裂的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中的一种阵列基板的结构示意图；
图2为本发明实施例提供的第一种显示基板的结构示意图；
图3为本发明实施例提供的第二种显示基板的结构示意图；
图4为本发明实施例提供的第三种显示基板的结构示意图；
图5为本发明实施例提供的显示基板的制造方法流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种显示基板，如图2所示，该显示基板包括衬底基板1和形成在衬底基板1上的薄膜晶体管2，薄膜晶体管2包括漏极21，漏极21的外侧设置有至少一个垫高结构3；每个垫高结构3的顶部表面与衬底基板1之间的垂直距离，小于漏极21的顶部表面与衬底基板1之间的垂直距离，且大于位于垫高结构3的远离漏极21的一侧的顶部表面与衬底基板1之间的垂直距离。
需要说明的是，本发明实施例中的显示基板可以为液晶显示装置的阵列基板，当然也可以为具有薄膜晶体管的其它显示基板。该显示基板上的薄膜晶体管的漏极与像素电极连接，从而实现显示功能。
本发明实施例提供的显示基板中，由于在漏极的外侧设置有至少一个垫高结构，使得在后续形成像素电极时，像素电极首先由与衬底基板之间的垂直距离最小的垫高结构的远离漏极的一侧的顶部表面爬升至与衬底基板之间的垂直距离居中的垫高结构的顶部表面，然后再爬升至与衬底基板之间的垂直距离最大的漏极的顶部表面，使得像素电极分至少两次逐步爬升至漏极的顶部表面，每次爬升的高度较小，从而避免出现现有技术中像素电极一次爬升高度较大情况，进而能够避免出现像素电极爬升至漏极的顶部表面时产生断裂的问题。
为了进一步改善像素电极在爬升时产生断裂的问题，优选地，该显示基板包括多个垫高结构3。为了便于本领域技术人员理解，本发明实施例以两个垫高结构3为例对该显示基板进行详细说明，如图2和图3所示，向远离漏极21的方向，垫高结构3依次包括第一垫高结构31和第二垫高结构32。优选地，第二垫高结构32的顶部表面与衬底基板1之间的垂直距离小于第一垫高结构31的顶部表面与衬底基板1之间的垂直距离，从而使得漏极21的顶部表面、第一垫高结构31的顶部表面、第二垫高结构32的顶部表面和第二垫高结构32远离漏极21一侧的顶部表面与衬底基板1之间的垂直距离依次减小，从而进一步避免像素电极在爬升过程中断裂的问题出现。
上述两个垫高结构3由形成在衬底基板1上的不同功能的层结构来形成；其中，至少一个垫高结构3包括垫块4，从而形成顶部表面与衬底基板1之间的垂直距离不同的垫高结构3。为了便于本领域技术人员理解，本发明实施例具体提供了以下两种结构的显示基板，这两种显示基板的区别在于第一垫高结构31是否包括垫块4：
第一种显示基板，如图2所示，垫块4包括相互连接的第一垫块41和第二垫块42；薄膜晶体管2包括依次形成在衬底基板1上的栅极绝缘层22、有源层23、位于同一层的源极24及漏极21；第一垫高结构31包括位于第一垫高结构31所在位置的第一垫块41、栅极绝缘层22和有源层23；第二垫高结构32包括位于第二垫高结构32所在位置的第二垫块42和栅极绝缘层22。
第二种显示基板，如图3所示，薄膜晶体管2包括依次形成在衬底基板1上的栅极绝缘层22、有源层23、位于同一层的源极24及漏极21；第一垫高结构31包括位于第一垫高结构31所在位置的栅极绝缘层22和有源层23；第二垫高结构32包括位于第二垫高结构32所在位置的垫块4和栅极绝缘层22。
需要说明地是，本领域技术人员在基于上述两种显示基板的基础上，在不付出创造性劳动的前提下还可以获得其他可能的具体实施方式，本发明实施例不再一一赘述。
在以上两种显示基板中，垫块4可以位于栅极绝缘层22之上；优选地，垫块4位于栅极绝缘层22与衬底基板1之间，具体地，薄膜晶体管2还包括位于栅极绝缘层22和衬底基板1之间的栅极25，垫块4与栅极25位于同一层，且垫块4的材质与栅极25的材质相同，使得垫块4与栅极25通过一次构图工艺同时形成，从而简化了显示基板的制造方法。
进一步地，垫块4的厚度小于等于栅极25的厚度。当垫块4的厚度等于栅极25的厚度时，构图工艺中所应用的掩膜板为普通掩膜板即可，不需要使用灰阶掩膜板，从而降低了显示基板的制造难度。当垫块4的厚度小于栅极25的厚度时，可以根据实际需要调整垫块4的厚度，从而使得漏极21的顶部表面、第一垫高结构31的顶部表面、第二垫高结构32的顶部表面和第二垫高结构32远离漏极21的一侧的顶部表面与衬底基板1之间的垂直距离依次减小的幅度接近或相同，从而进一步避免像素电极在爬升过程中断裂的问题出现。
需要说明的是，如图4所示，对第一垫高结构31包括位于第一垫高结构31所在位置的栅极绝缘层22和有源层23的显示基板而言，当栅极25的厚度较大时，垫块4的厚度也可能较厚，例如，当栅极25的厚度为0.4μm，垫块4的厚度也为0.4μm，栅极绝缘层22的厚度为0.4μm，有源层23的厚度为0.25μm，则第二垫高结构32的顶部表面与衬底基板1之间的垂直距离为0.8μm，第一垫高结构31的顶部表面与衬底基板1之间的垂直距离为0.65μm，此时，虽然第二垫高结构32的顶部表面与衬底基板1之间的垂直距离大于第一垫高结构31的顶部表面与衬底基板1之间的垂直距离，但是，由于第二垫高结构32的顶部表面与衬底基板1之间的垂直距离仍然小于漏极21的顶部表面与衬底基板1之间的垂直距离，因此，也可以避免像素电极在爬升过程中断裂的问题出现，当然，优选地，垫块4的厚度小于有源层23的厚度，从而使得第二垫高结构32的顶部表面与衬底基板1之间的垂直距离小于第一垫高结构31的顶部表面与衬底基板1之间的垂直距离。
本发明实施例还提供一种显示装置，该显示装置包括上述的显示基板。该显示装置可以为：液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本发明实施例中，由于显示基板能够避免显示装置中像素电极爬升至漏极的顶部表面时产生断裂的问题出现，因此，包括该显示基板的显示装置也能够避免显示装置中像素电极爬升至漏极的顶部表面时产生断裂的问题出现。
本发明实施例还提供了一种上述显示基板的制造方法，该制造方法包括：在衬底基板1上形成薄膜晶体管2和至少一个垫高结构3；其中，垫高结构3位于薄膜晶体管2的漏极21的外侧；每个垫高结构3的顶部表面与衬底基板1之间的垂直距离，小于漏极21的顶部表面与衬底基板1之间的垂直距离，且大于位于垫高结构3的远离漏极21的一侧的顶部表面与衬底基板1之间的垂直距离。
本发明实施例提供的显示基板的制造方法中，在衬底基板上形成薄膜晶体管，并在漏极的外侧形成至少一个垫高结构，使得在后续形成像素电极时，像素电极首先由与衬底基板之间的垂直距离最小的垫高结构的远离漏极的一侧的顶部表面爬升至与衬底基板之间的垂直距离居中的垫高结构的顶部表面，然后再爬升至与衬底基板之间的垂直距离最大的漏极的顶部表面，使得像素电极分至少两次逐步爬升至漏极的顶部表面，每次爬升的高度较小，从而避免出现现有技术中像素电极一次爬升高度较大情况，进而能够避免出现像素电极爬升至漏极的顶部表面时产生断裂的问题。
为了便于本领域技术人员理解，本发明实施例具体以显示基板包括第一垫高结构31和第二垫高结构32共两个垫高结构3为例对显示基板的制造过程进行详细说明，具体地，在衬底基板1上形成薄膜晶体管2和至少一个垫高结构3，包括如图5所示的步骤，最终形成图2-4中的任一种的结构，具体如下：
S1、在衬底基板1上形成栅极金属层，通过一次构图工艺形成包括栅极25和垫块4的图形。
其中，垫块4可以只位于第二垫高结构32所在位置，或者，垫块4包括相互连接的第一垫块41和第二垫块42，其中，第一垫块41位于第一垫高结构31所在位置，第二垫块42位于第二垫高结构32所在位置。
需要说明的是，本发明所有实施例中描述的构图工艺包括：涂敷光刻胶，使用掩膜板遮盖，曝光、显影之后，进行刻蚀，最后剥离光刻胶。
该步骤S1所形成的结构中，垫块4的厚度小于或等于栅极25的厚度。当形成垫块4的厚度小于栅极25的厚度的结构时，需要应用灰阶掩膜板对衬底基板1曝光，灰阶掩模板上对应栅极25的位置处为完全不透光区，对应垫块4的位置处为半透光区，其他位置处为完全透光区，曝光显影后，完全透光区的光刻胶被去除，半透光区的光刻胶半保留，完全不透光区的光刻胶完全保留，经过一次刻蚀后将无光刻胶遮盖的栅极金属层完全去除，再经过灰化工艺，将半保留的光刻胶去除，再对新暴露的栅极金属层进行刻蚀，并且通过控制刻蚀条件，例如刻蚀时间，从而至刻蚀掉部分厚度的栅极金属层，从而形成包括栅极25和厚度小于栅极25的厚度的垫块4的图形。
S2、在形成有栅极25和垫块4的衬底基板1上形成栅极绝缘层22，从而形成第二垫高结构32。
其中，第二垫高结构32包括位于第二垫高结构32所在位置的垫块4和栅极绝缘层22。
S3、在形成有栅极绝缘层22的衬底基板1上形成有源层材料层和源漏极金属层，通过一次构图工艺形成包括有源层23、源极24和漏极21的图形，从而形成第一垫高结构31和薄膜晶体管2。
在该步骤S3中，由于要同时在有源层材料层和源漏极金属层两层上形成不同的图形，因此，在该次构图工艺中，需要应用灰阶掩膜板，灰阶掩模板上对应源极24和漏极21的位置处为完全不透光区，对应有源层23的位置处为半透光区，其他位置处为完全透光区，曝光显影后，完全透光区的光刻胶被去除，半透光区的光刻胶半保留，完全不透光区的光刻胶完全保留，经过一次刻蚀后将无光刻胶遮盖的源漏极金属层和有源层材料层完全去除，再经过灰化工艺，将半保留的光刻胶去除，再对新暴露的源漏极金属层进行刻蚀，最后剥离光刻胶，从而形成包括有源层23、源极24和漏极21的图形。
该过程中，灰度掩膜板的完全不透光区同时对应漏极21及有源层23的漏极区，使得漏极21的外侧边缘与有源层23的边缘对齐，但在曝光之后的刻蚀过程中，位于漏极21的外侧的源漏极金属层首先被刻蚀掉，之后位于漏极21的外侧的有源层材料层也被刻蚀掉，在刻蚀有源层材料层的同时，漏极21也会被刻蚀掉一部分，使得漏极21内缩，有源层23超出漏极21的外侧边缘而形成第一垫高结构31。
当第一垫高结构31包括位于第一垫高结构31所在位置的第一垫块41、栅极绝缘层22和有源层23，第二垫高结构32包括位于第二垫高结构32所在位置的第二垫块42和栅极绝缘层22时，形成如图2所示的显示基板。
当第一垫高结构31包括位于第一垫高结构31所在位置的栅极绝缘层22和有源层23，第二垫高结构32包括位于第二垫高结构32所在位置的垫块4和栅极绝缘层22时，形成如图3和图4所示的显示基板。进一步地，当第二垫高结构32的顶部表面与衬底基板1之间的垂直距离小于第一垫高结构31的顶部表面与衬底基板1之间的垂直距离时，形成如图3所示的显示基板；当第二垫高结构32的顶部表面与衬底基板1之间的垂直距离大于第一垫高结构31的顶部表面与衬底基板1之间的垂直距离时，形成如图4所示的显示基板。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种显示基板，包括衬底基板和形成在衬底基板上的薄膜晶体管，所述薄膜晶体管包括漏极，其特征在于，所述漏极的外侧设置有至少一个垫高结构；每个所述垫高结构的顶部表面与所述衬底基板之间的垂直距离，小于所述漏极的顶部表面与所述衬底基板之间的垂直距离，且大于位于所述垫高结构的远离所述漏极的一侧的顶部表面与所述衬底基板之间的垂直距离；
所述显示基板包括多个垫高结构，所述多个垫高结构有形成在所述衬底基板上的功能层结构形成；其中，至少一个垫高结构包括垫块，所述垫块用于控制所述垫高结构的顶部表面与所述衬底基板之间的垂直距离。
2.根据权利要求1所述的显示基板，其特征在于，所述垫高结构包括向远离所述漏极的方向依次设置的第一垫高结构和第二垫高结构，所述第二垫高结构的顶部表面与所述衬底基板之间的垂直距离小于所述第一垫高结构的顶部表面与所述衬底基板之间的垂直距离。
3.根据权利要求2所述的显示基板，其特征在于，所述垫块包括相互连接的第一垫块和第二垫块；
所述薄膜晶体管包括依次形成在所述衬底基板上的栅极绝缘层、有源层、位于同一层的源极及漏极；
所述第一垫高结构包括位于所述第一垫高结构所在位置的所述第一垫块、所述栅极绝缘层和所述有源层；
所述第二垫高结构包括位于所述第二垫高结构所在位置的所述第二垫块和所述栅极绝缘层。
4.根据权利要求3所述的显示基板，其特征在于，所述薄膜晶体管包括依次形成在所述衬底基板上的栅极绝缘层、有源层、位于同一层的源极及漏极；
所述第一垫高结构包括位于所述第一垫高结构所在位置的所述栅极绝缘层和所述有源层；
所述第二垫高结构包括位于所述第二垫高结构所在位置的所述垫块和所述栅极绝缘层。
5.根据权利要求3或4所述的显示基板，其特征在于，所述薄膜晶体管还包括位于所述栅极绝缘层和所述衬底基板之间的栅极；
所述垫块与所述栅极位于同一层，且所述垫块的材质与所述栅极的材质相同。
6.根据权利要求5所述的显示基板，其特征在于，所述垫块的厚度小于等于所述栅极的厚度。
7.一种显示装置，其特征在于，包括权利要求1-6任一项所述的显示基板。
8.一种显示基板的制造方法，其特征在于，包括：
在衬底基板上形成薄膜晶体管和至少一个垫高结构；
其中，所述垫高结构位于所述薄膜晶体管的漏极的外侧；每个所述垫高结构的顶部表面与所述衬底基板之间的垂直距离，小于所述漏极的顶部表面与所述衬底基板之间的垂直距离，且大于位于所述垫高结构的远离所述漏极的一侧的顶部表面与所述衬底基板之间的垂直距离；
其中，所述显示基板包括多个垫高结构，所述垫高结构由形成在所述衬底基板上的功能层结构形成；其中，至少一个所述垫高结构包括垫块，所述垫块用于控制所述垫高结构的顶部表面与所述衬底基板之间的垂直距离。
9.根据权利要求8所述的显示基板的制造方法，其特征在于，所述在衬底基板上形成薄膜晶体管和至少一个垫高结构的步骤，具体包括：
在所述衬底基板上形成栅极金属层，通过一次构图工艺形成包括栅极和垫块的图形；
在形成有所述栅极和所述垫块的所述衬底基板上形成栅极绝缘层，从而形成第二垫高结构；
在形成有栅极绝缘层的衬底基板上形成有源层材料层和源漏极金属层，通过一次构图工艺形成包括有源层、源极和漏极的图形，从而形成第一垫高结构和薄膜晶体管。
CN201510141487.XA 2015-03-27 2015-03-27 一种显示基板及其制造方法、显示装置 Active CN104716145B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510141487.XA CN104716145B (zh) 2015-03-27 2015-03-27 一种显示基板及其制造方法、显示装置
US15/514,328 US10256260B2 (en) 2015-03-27 2016-02-19 Display substrate, manufacturing method therefor and display device
PCT/CN2016/074125 WO2016155429A1 (zh) 2015-03-27 2016-02-19 显示基板及其制造方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510141487.XA CN104716145B (zh) 2015-03-27 2015-03-27 一种显示基板及其制造方法、显示装置

Publications (2)

Publication Number Publication Date
CN104716145A CN104716145A (zh) 2015-06-17
CN104716145B true CN104716145B (zh) 2018-03-20

Family

ID=53415306

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510141487.XA Active CN104716145B (zh) 2015-03-27 2015-03-27 一种显示基板及其制造方法、显示装置

Country Status (3)

Country Link
US (1) US10256260B2 (zh)
CN (1) CN104716145B (zh)
WO (1) WO2016155429A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716145B (zh) * 2015-03-27 2018-03-20 京东方科技集团股份有限公司 一种显示基板及其制造方法、显示装置
CN104952887A (zh) 2015-06-26 2015-09-30 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN107068719B (zh) * 2017-04-19 2019-07-30 京东方科技集团股份有限公司 一种显示基板、其制作方法及显示装置
CN107238962A (zh) * 2017-07-27 2017-10-10 京东方科技集团股份有限公司 一种显示基板的制作方法、显示基板及显示装置
CN108594547B (zh) * 2018-05-02 2021-08-10 京东方科技集团股份有限公司 像素结构及其制作方法、阵列基板和显示装置
CN118234292A (zh) * 2019-10-23 2024-06-21 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1560901A (zh) * 2004-03-08 2005-01-05 友达光电股份有限公司 薄膜晶体管阵列基板及薄膜叠层结构的制造方法
CN101567391A (zh) * 2006-01-24 2009-10-28 友达光电股份有限公司 薄膜晶体管的结构

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255130B1 (en) 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
KR100372579B1 (ko) * 2000-06-21 2003-02-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
US20040218133A1 (en) * 2003-04-30 2004-11-04 Park Jong-Wan Flexible electro-optical apparatus and method for manufacturing the same
KR20080048861A (ko) * 2006-11-29 2008-06-03 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
DE102008004886A1 (de) 2008-01-17 2009-07-23 Continental Aktiengesellschaft Fahrzeugluftreifen
KR101681483B1 (ko) * 2008-09-12 2016-12-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
EP2172804B1 (en) * 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
CN102109691B (zh) 2009-12-25 2012-10-31 上海天马微电子有限公司 一种触摸显示装置和触摸位置判定方法
KR101666368B1 (ko) * 2010-05-20 2016-10-25 삼성디스플레이 주식회사 표시 기판, 표시 장치 및 이의 제조 방법
CN101963729B (zh) * 2010-06-08 2012-10-03 友达光电股份有限公司 显示面板
CN102683424B (zh) * 2012-04-28 2013-08-07 京东方科技集团股份有限公司 显示装置、阵列基板、薄膜晶体管及其制作方法
CN103293745B (zh) * 2013-05-17 2016-04-20 北京京东方光电科技有限公司 液晶显示屏、显示装置及单色量子点层的制备方法
KR102081107B1 (ko) * 2013-05-30 2020-02-25 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법
KR102178196B1 (ko) * 2013-11-29 2020-11-12 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR102297760B1 (ko) * 2014-12-31 2021-09-03 엘지디스플레이 주식회사 산화물 박막 트랜지스터를 구비한 액정표시장치
CN104716145B (zh) * 2015-03-27 2018-03-20 京东方科技集团股份有限公司 一种显示基板及其制造方法、显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1560901A (zh) * 2004-03-08 2005-01-05 友达光电股份有限公司 薄膜晶体管阵列基板及薄膜叠层结构的制造方法
CN101567391A (zh) * 2006-01-24 2009-10-28 友达光电股份有限公司 薄膜晶体管的结构

Also Published As

Publication number Publication date
US10256260B2 (en) 2019-04-09
CN104716145A (zh) 2015-06-17
WO2016155429A1 (zh) 2016-10-06
US20170287948A1 (en) 2017-10-05

Similar Documents

Publication Publication Date Title
CN104716145B (zh) 一种显示基板及其制造方法、显示装置
CN109935621A (zh) 阵列基板及其制造方法、显示装置
CN108292712A (zh) 显示基板、显示面板、显示设备和制造显示基板和显示面板的方法
CN102842587B (zh) 阵列基板及其制作方法、显示装置
CN108008583A (zh) 柔性显示器件及其制备方法
CN106935546B (zh) 阵列基板的制备方法、阵列基板、显示面板和显示装置
CN102651322A (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示器件
CN107068692B (zh) 显示装置、阵列基板及其制造方法
CN103474439B (zh) 一种显示装置、阵列基板及其制作方法
CN103882375A (zh) 一种掩膜板及其制作方法
CN104779301B (zh) 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN104952934B (zh) 薄膜晶体管及制造方法、阵列基板、显示面板
CN106898616A (zh) Tft基板的制作方法及tft基板
CN106549022A (zh) 一种阵列基板及其制造方法、显示面板、电子设备
CN104409510A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104393020B (zh) 一种阵列基板及其制备方法、显示装置
CN104952887A (zh) 一种阵列基板及其制备方法、显示装置
CN109390413A (zh) 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN105097949B (zh) 一种薄膜晶体管及其制备方法、阵列基板和显示装置
US8269310B2 (en) Storage capacitor having an increased aperture ratio and method of manufacturing the same
CN104112711B (zh) 共平面型氧化物半导体tft基板的制作方法
CN104112778B (zh) 一种薄膜晶体管及其制造方法、显示装置
CN103050441B (zh) 氧化物薄膜晶体管制程方法
CN102610524A (zh) 一种具有埋入式栅极结构的金属氧化物薄膜晶体管的制作方法
CN106129062B (zh) 绝缘层的制造方法、阵列基板的制造方法及阵列基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant