CN104617086A - 一种并联结构的集成led芯片及其生产方法 - Google Patents

一种并联结构的集成led芯片及其生产方法 Download PDF

Info

Publication number
CN104617086A
CN104617086A CN201510062397.1A CN201510062397A CN104617086A CN 104617086 A CN104617086 A CN 104617086A CN 201510062397 A CN201510062397 A CN 201510062397A CN 104617086 A CN104617086 A CN 104617086A
Authority
CN
China
Prior art keywords
layer
epitaxial wafer
led chip
integrated led
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510062397.1A
Other languages
English (en)
Inventor
李俊承
杨凯
白继锋
林鸿亮
王英
张园园
马祥柱
张双翔
张永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangzhou Changelight Co Ltd
Original Assignee
Yangzhou Changelight Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangzhou Changelight Co Ltd filed Critical Yangzhou Changelight Co Ltd
Priority to CN201510062397.1A priority Critical patent/CN104617086A/zh
Publication of CN104617086A publication Critical patent/CN104617086A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)

Abstract

一种并联结构的集成LED芯片及其生产方法,属于半导体材料的封装技术领域。在外延片P型面上制备多行P面金属连接电极,通过苯并环丁烯,将外延片与蓝宝石衬底键合在一起,将外延片一侧的临时衬底去除后,在外延片上分别制出隔离槽,使仅在同一行的各个芯粒的P面相互金属连接,且在同一行的各个芯粒的N面彼此隔离;再通过聚酰亚胺使每一个单独芯粒得到固定的同时,也实现了绝缘,再使N面电极使用金属连接起来,使每一列的芯粒纵向连接;从而实现每个芯粒之间的并联。封装时,只需在特定电极上面打线即可,并且芯片均匀一致,可避免封装时出现上述的问题,极大地降低了封装难度,提高封装后芯片的稳定性。

Description

一种并联结构的集成LED芯片及其生产方法
技术领域
本发明涉及发光二极管制备技术,属于半导体材料的封装技术领域。
背景技术
目前对于多芯片的LED集成封装,因其固有属性,有其固有的缺陷,例如对于带封装的一个个独立的LED芯片,要进行电性能的挑选,正向电压差别不应超过0.1V,而反向的电压则必须在10V以上;并且在制作时要特别注意防静电,一旦个别芯片出现静电问题,很有可能导致大面积失效。在接下来的固晶时,所有的LED芯片在纵向位置上需保持同样的高度,在铝基板上面挖槽的时候,槽的大小和深度,要根据芯片的多少和出光角度的大小来确定等等,封装要求较高。所有的这些缺陷,使得下游客户在封装时,为了保持芯片均匀一致,以及成品的稳定性,往往会付出极大的努力。这就提高了封装难度,保持封装后芯片的稳定性也比较困难。
发明内容
针对现有技术上的缺陷,本发明目的是提出一种方便下游客户在封装的并联结构的集成LED芯片。
本发明技术方案是:在同一蓝宝石透明衬底上通过粘合层粘合有若干网格状排列的芯粒,同一行的各个芯粒的P极相互电连接,并在各行芯粒的一端设置P焊线连接位点,同一列的各个芯粒的N极相互电连接,并在各列芯粒的一端设置N焊线连接位点。
本发明采用金属互联的方式,使分开的芯粒可以互相导通。P面金属连接,同时起到P面电极作用,使每一行的芯粒横向连接。N面电极使用金属连接起来,使每一列的芯粒纵向连接。那么用户可以不需要每个芯粒都焊接电极,只在特定区域电极上面焊接,就能达到控制芯粒发光与否的一种芯片。使用时,如需要使集成LED芯片中的某一芯粒发光,只需要让电流通过该芯粒所在的行和列上的P与N电极,就可以让该芯粒发光。
本发明在芯片端即实现多芯粒的连接,使得下游客户在封装时,只需在特定电极上面打线即可。并且芯片均匀一致,可避免封装时出现上述的问题,极大地降低了封装难度,提高封装后芯片的稳定性。
本发明另一目的是提出以上并联结构的集成LED芯片的生产工艺。
其技术方案包括以下步骤:
1)在外延片P型面上制备至少两行P面金属连接电极:
在临时衬底GaAs上制作形成外延片;
在外延片的P型面上沉积SiO2层,再在SiO2层上腐蚀出通孔;采用电子束蒸镀方法,在SiO2层及其通孔中填充入图形为至少两行的金属层,以使金属布满整个外延片P型面层外表面,形成欧姆连接层和反射层;然后采用化学蚀刻的办法,制作出至少两行P面金属连接电极;
在P面金属连接电极的外延层表面涂覆苯并环丁烯。
2)在表面洁净的蓝宝石衬底表面涂覆苯并环丁烯。
3)将涂覆苯并环丁烯的外延片与蓝宝石衬底键合在一起。
4)将外延片一侧的临时衬底GaAs去除;从而把外延层转移到绝缘的蓝宝石衬底上。
5)利用电感耦合等离子蚀刻技术,在位于蓝宝石衬底上的各行的外延片上分别制出隔离槽,使仅在同一行的各个芯粒的P面相互金属连接,且在同一行的各个芯粒的N面彼此隔离。
6)在外延片上面,采用旋涂方法涂覆聚酰亚胺层,然后在聚酰亚胺层上面涂覆光刻胶,再将半制品曝光、显影、冲水后,用KOH水溶液对聚酰亚胺层进行腐蚀,使得聚酰亚胺只存在位于每行芯粒的之间的隔离槽内并且填满隔离槽;再将涂覆聚酰亚胺层的外延片经120℃~230℃固化后降温;使得聚酰亚胺稳定的存在于隔离槽中;通过聚酰亚胺使每一个单独芯粒得到固定的同时,也实现了绝缘。
7)采用负性光刻胶制作出N面电极图形,采用电子束蒸镀方法填充入金属层;然后制作出N面金属连接电极。N面电极使用金属连接起来,使每一列的芯粒纵向连接;从而实现每个芯粒之间的并联。
本发明在步骤1)中,利用高反射率的金属反射光线,利用BCB键合技术进行粘合,由于反射层金属本身是带有图形的,所以保证在同一行的芯粒被集成在一起,而相邻行的芯粒可以实现P面隔离。
通过步骤3)将外延片倒装粘合在的蓝宝石基板上,再在步骤4)中用化学腐蚀的方式剥离移除吸光的GaAs衬底,并且在外延片和蓝宝石基板中间镀上有图形的、导电、导热性能良好且具有高反射率的多层金属组。
通过步骤5)蚀刻出切割道,实现在同一行的相邻的芯粒之间的N面相互隔离。
通过步骤7)使在不同行,但在同一列的各芯料之间的N极相互并联。
本发明采用旋涂方式涂覆苯并环丁烯层,加温固化后将有源层与转移蓝宝石衬底粘合在一起,即能起到支撑的作用,又可以使整个器件不容易破碎。在后续工艺中,通过光刻掩膜,等离子体去胶,碱性溶液腐蚀的技术,制作出需要器件结构,并且使用聚酰亚胺进行固化隔离。最后形成设计需要的产品。
另外,本发明在所述步骤1)中,以4000转/min的速度将粘度为1800~2000cp的苯并环丁烯涂覆在P面金属连接电极的外延层表面。粘度为1800~2000cp苯并环丁烯化学成分比较稳定,导热较好。速度4000转是为了把厚度控制在0.5μm以内。转速与厚度关系是通过实验试验出来的。
涂覆的苯并环丁烯厚度为0.5μm。如果苯并环丁烯厚度整体超过1μm,会影响散热,键合时也会溢出到晶片表面,造成污染。
在所述步骤2)中,以3000转/min的速度将粘度为1800~2000cp的苯并环丁烯涂覆在蓝宝石衬底上。同样速度3000转是为了把厚度控制在0.5μm以内。转速与厚度关系是通过实验试验出来的较佳技术方案。
为了保证苯并环丁烯厚度整体不超过1μm,涂覆的苯并环丁烯厚度为0.5μm。
在所述步骤3)中,所述键合的压力条件为300kg/m2,温度为200℃,压力作用时间为1h。压力300kg/m2的话,使用苯并环丁烯这种物质进行键合,由于它类似于粘性液体,虽然经过烘干,但是如果压力太大的话,还是会造成溢出或者局部厚度不均匀。温度为200℃,为了将苯并环丁烯中的一些溶剂挥发掉,能好的粘合,起一个固化的效果。经过试验,如压力作用时间过短,溶剂挥发不干净,而压力作用时间过长,则中间的粘合层就会变黑、开裂,所以本发明优选压力作用时间为1h。
在所述步骤6)中,在聚酰亚胺层上以5000转/min的速度涂覆光刻胶;在显影时,使用质量百分比为3.5%的KOH水溶液、在20~25℃环境温度下显影45s的显影;腐蚀用的KOH水溶液的质量百分比为的3%。
聚酰亚胺本身粘度比较高,如果在转速较低的情况下,底膜厚度有可能不均匀,因为衬底表面有会有不可避免的缺陷,使用高转速匀胶,可以避免衬底缺陷的影响,整个表面厚度会比较均匀。通过多次实验验证,5000转/min的转速是比较适合本工艺的。
使用不同比例的KOH水溶液,是针对不同的材料,对光刻胶,使用3.5%,速度快,图形质量好,但是这个浓度对于聚酰亚胺就比较高了,会有比较大的侧蚀,所以在腐蚀聚酰亚胺时,就把比例降低了。温度和显影时间的优选,都是根据多次反应实验摸索出来的。
在所述步骤6)中,所述固化是:先在温度为120℃的环境下烘烤1小时,然后将温度均匀地提升到150℃后,恒温再烘烤1小时,再将温度提升到230℃并保持一个小时后降温;所述降温的过程分为两个阶段,第一阶段,在一个小时内,将温度由230℃降低到150℃,第二阶段,用一个小时,将温度由150℃降低到初始的120℃。这种分阶段控温的方法,可以有效地防止固化的聚酰亚胺薄膜脆化、开裂。
在所述步骤1)中,金属层分两次蒸镀三层金属,先蒸镀厚度500Å的底金,然后蒸镀厚度为1000Å的金属AuZn层,最后再蒸镀厚度为5500~6000Å的金属Au层。
第一层是底金,目的是增加金属与晶片表面粘附性的,但是为了不影响欧姆接触,所以不能太厚,500Å还是合适的。第二层是金属AuZn层,就是欧姆接触掺杂层,通过合金,使电极和半导体之间形成欧姆接触,Zn是用来做掺杂的。最后的金属Au,采用厚度为6000Å是起到一个稳定保护的作用,当然电极整体厚一些,导电率也会有提高。这些金属蒸镀层分层分布于整个SiO2层及其通孔中。
在所述步骤4)中,所述碱性腐蚀液由NH4OH、H2O2和H2O按体积比为1:5:5的比例混合制成。对于GaAs材料来说,NH4OH与H2O2混合液腐蚀是效果比较快的,但是由于该化学反应为放热反映,容易引起腐蚀过头的现象,为了有效控制反应进程,采取特定比例的混合溶液是十分有必要的,经过多次实验验证,1:5:5的比例具有很好的效果。
在所述步骤7)中,N电极材料采用AuGe/Au/Al/Au制成,厚度分别为1500 Å、1000 Å、60000 Å、和500 Å。
从整体来看,电极具有一定的厚度,可以提高光生电流的收集效率,使用Al这种导电性非常优秀,成本相对低廉的金属作为电极,是比较合适的。并且Au与Al共融的情形非常显著,使得电极分层的可能性很小。后一层Au是为了现有封装技术考虑的,因为在现有工艺条件下Au比较容易焊接。AuGe同样是为了形成欧姆接触蒸镀的,实验证明,对于本发明采用的外延结构,1500 Å的AuGe就可以形成很好的欧姆接触。
附图说明
图1为本发明的一种平面视图。
图2为图1的A-A向剖示图。
图3为本发明生产方法的工艺流程图。
图4为生产过程中取得半制品的一个示意图。
图5为生产过程中取得另一半制品的一个示意图。
具体实施方式
具体制作方法,如图3所示:
1、利用PECVD技术,在临时衬底GaAs上制作的外延片上涂覆一层厚度为800~900nm的折射率为1.6的SiO2
2、在沉积SiO2后,利用光刻胶掩膜技术,并且针对光刻胶的工艺,加长了曝光的时间,使得光刻胶可以充分的进行曝光,在显影方面,使用4%的KOH溶液进行显影,温度控制在20~25℃之间,经过1min的显影,KOH溶液将光刻胶上面的图形制作了出来,此时把带有光刻胶的wafer进行冲水快排,经过一段时间的冲水,水分子将光刻胶图形内的KOH溶液分子置换出来,这样做得目的是防止KOH溶液对SiO2层的腐蚀,最后,使用HF溶液,将没有光刻胶保护的地方的SiO2蚀刻掉。这样,就在SiO2层上面制作出了有规律的图形通孔。
3、在外延片的带有通孔的SiO2层上,采用电子束蒸镀技术填充入金属层:整个金属层分为三层进行蒸镀:第一蒸镀层为Au,厚度大约为500埃;第二蒸镀层为AuZn,厚度为1000埃;第三蒸镀层为Au,厚度为5500~6000埃。这些金属蒸镀层分层分布于整个SiO2层及其通孔中。
4、采用光刻掩膜技术,利用光刻胶在金属层表面制作出分为若干行的P电极图形形状,然后使用I与KI混合液,对金属进行蚀刻,最终得到P面电极连接图形。这些金属与之前沉积的SiO2一起,构成全金属反射镜(ODR)层。
如图4所示,由于反射层金属本身是带有图形的,所以保证在同一行的芯粒被集成在一起,而相邻行的芯粒可以实现P面隔离,即在图4中可见分成行排列的P1、P2、P3和P4行。
5、在全金属反射镜(ODR)层表面沉积一层厚度为2000埃的SiO2后,450℃退火15min。使得P面形成欧姆接触。然后再将SiO2去除。
6、以4000转/min的速度将粘度为1800~2000cp的苯并环丁烯涂覆在P面金属连接电极的外延层表面,涂覆的苯并环丁烯厚度为0.5μm。以3000转/min的速度将粘度为1800~2000cp的苯并环丁烯涂覆在蓝宝石衬底上,涂覆的苯并环丁烯厚度为0.5μm。
在300kg压力、200℃条件下,将外延片上的苯并环丁烯层和蓝宝石衬底上的苯并环丁烯层相对压合60min,使两者键合在一起。
7、使用碱性腐蚀液去除掉(或者剥离)去键合后半制品的外延片上的临时衬底GaAs。使外延结构转移至蓝宝石衬底上。
其中,碱性腐蚀液采用NH4OH与H2O2与H2O按体积比为1:5:5混合制成。
8、利用光刻胶作为掩膜,使用ICP(电感耦合等离子蚀刻),在位于蓝宝石衬底上的各行的外延片上分别制出隔离槽,使仅在同一行的各个芯粒的P面相互金属连接,且在同一行的各个芯粒的N面彼此隔离。如图5所示。
9、首先沉积一层保护SiO2,然后在基板旋转的情况下,将高粘度的聚酰亚胺(5000~6000cp)涂覆在有基底膜的基板上。形成具有厚度为50~120μm的聚酰亚胺层。在旋涂后,利用光刻胶掩膜技术,在聚酰亚胺上面涂覆一层光刻胶,选择低转速匀胶,因为转速过高会导致之前涂覆的聚酰亚胺出现不均匀的现象。针对光刻胶的厚胶工艺,加长了曝光的时间,使得光刻胶可以充分的进行曝光,在显影方面,使用4%的KOH溶液进行显影,温度控制在20~25℃之间,经过1min的显影,KOH溶液将光刻胶上面的图形制作了出来,此时把带有光刻胶与聚酰亚胺的wafer进行冲水快排,经过一段时间的冲水,水分子将光刻胶图形内的KOH溶液分子置换出来,这样做得目的是防止KOH溶液对聚酰亚胺层的腐蚀,因为在这一步,含有光刻胶分子的KOH溶液对聚酰亚胺层腐蚀速率较快,会导致聚酰亚胺层图形被侧蚀的比较厉害。在冲水快排后,用3%KOH溶液,对聚酰亚胺层进行进一步的腐蚀,由于减低了KOH溶液浓度,聚酰亚胺的图形得到了很好的控制,此时用丙酮将聚酰亚胺上面的光刻胶去除,这样,就在每个芯片之间,使用聚酰亚胺做出隔离层。
10、将上步制成的制品在120℃~230℃环境温度下进行固化,然后降温。
固化时,在第一阶段,采用4小时的时间,在温度有120℃的环境下,烘烤一个小时,把聚酰亚胺中的水分充分的蒸发掉,然后在接下来的一个小时内,把温度由120℃均匀的提升到150℃,并且在150℃恒温一个小时,使不同粘度的聚酰亚胺融合在一起,在聚酰亚胺融合在一起后,利用1小时的时间,将温度提升到230℃并保持一个小时,让融合在一起的聚酰亚胺得到固化,此时开始降温。
降温的过程分为两个阶段,第一阶段,在一个小时内,将温度由230℃降低到150℃,第二阶段,同样利用一个小时,将温度由150℃降低到初始的120℃左右。这种分阶段降温的方法,可以有效的防止固化的聚酰亚胺薄膜脆化,开裂。
11、固化后,先去除截止层,使用电极一次蒸镀和负胶剥离技术,完成各个芯粒的N面电极和在同一列上的相邻芯粒之间的N面金属连接线的制作。并且腐蚀掉表面露出的GaAs。
其中,N面电极材料与N面金属连接线采用AuGe/Au/Al/Au制成,厚度分别为1500 Å、1000 Å、60000 Å、和500 Å。
12、测试、划片。
二、形成的产品结构特点:
如图1、2所示,在同一蓝宝石透明衬底500上通过苯并环丁烯粘合层300粘合有若干网格状排列的芯粒100,同一行的各个芯粒100的P极相互连接,相邻行的P极之间以粘合层300相互间隔,并在各行芯粒的一端设置P焊线连接位点P1、P2、P3、P4,同一列的各个芯粒的N极通过N面金属连接线900相互连接,并在各列芯粒的一端设置N焊线连接位点N1、N2、N3。
从图2可见,在同一行的各个芯粒100的P面相互金属连接。在同一行的各个芯粒100的N面通过隔离槽200彼此隔离,在隔离槽200内和同一行相邻的各个芯粒100的N面之间设置有N面金属连接线900。
使用时只需要在图1中P1、P2、P3、P4与N1、N2、N3位置进行焊接,就可以控制任何一个芯粒发光。例如,想要使图1中位于P3行和N2列所在的一个芯粒发光,只需要让电流通过P3与N2电极,就可以让该芯粒发光。

Claims (10)

1.一种并联结构的集成LED芯片,其特征在于在同一蓝宝石透明衬底上通过粘合层粘合有若干网格状排列的芯粒,同一行的各个芯粒的P极相互电连接,并在各行芯粒的一端设置P焊线连接位点,同一列的各个芯粒的N极相互电连接,并在各列芯粒的一端设置N焊线连接位点。
2.一种如权利要求1所述并联结构的集成LED芯片的生产方法,其特征在于包括以下步骤:
1)在外延片P型面上制备至少两行P面金属连接电极:
在临时衬底GaAs上制作形成外延片;
在外延片的P型面上沉积SiO2层,再在SiO2层上腐蚀出通孔;采用电子束蒸镀方法,在SiO2层及其通孔中填充入图形为至少两行的金属层,以使金属布满整个外延片P型面层外表面,形成欧姆连接层和反射层;然后采用化学蚀刻的办法,制作出至少两行P面金属连接电极;
在P面金属连接电极的外延层表面涂覆苯并环丁烯;
2)在表面洁净的蓝宝石衬底表面涂覆苯并环丁烯;
3)将涂覆苯并环丁烯的外延片与蓝宝石衬底键合在一起;
4)将外延片一侧的临时衬底GaAs去除;
5)利用电感耦合等离子蚀刻技术,在位于蓝宝石衬底上的各行的外延片上分别制出隔离槽,使仅在同一行的各个芯粒的P面相互金属连接,且在同一行的各个芯粒的N面彼此隔离;
6)在外延片上面,采用旋涂方法涂覆聚酰亚胺层,然后在聚酰亚胺层上面涂覆光刻胶,再将半制品曝光、显影、冲水后,用KOH水溶液对聚酰亚胺层进行腐蚀,使得聚酰亚胺只存在位于每行芯粒的之间的隔离槽内并且填满隔离槽;再将涂覆聚酰亚胺层的外延片经120℃~230℃固化后降温;
7)采用负性光刻胶制作出N面电极图形,采用电子束蒸镀方法填充入金属层;然后制作出N面金属连接电极。
3.根据权利要求2所述并联结构的集成LED芯片的生产方法,其特征在于在所述步骤1)中,以4000转/min的速度将粘度为1800~2000cp的苯并环丁烯涂覆在P面金属连接电极的外延层表面,涂覆的苯并环丁烯厚度为0.5μm。
4.根据权利要求2所述并联结构的集成LED芯片的生产方法,其特征在于在所述步骤2)中,以3000转/min的速度将粘度为1800~2000cp的苯并环丁烯涂覆在蓝宝石衬底上,涂覆的苯并环丁烯厚度为0.5μm。
5.根据权利要求2所述并联结构的集成LED芯片的生产方法,其特征在于在所述步骤3)中,所述键合的压力条件为300kg/m2,温度为200℃,压力作用时间为1h。
6.根据权利要求2所述并联结构的集成LED芯片的生产方法,其特征在于在所述步骤6)中,在聚酰亚胺层上以5000转/min的速度涂覆光刻胶;在显影时,使用质量百分比为3.5%的KOH水溶液、在20~25℃环境温度下显影45s的显影;腐蚀用的KOH水溶液的质量百分比为的3%。
7.根据权利要求2所述并联结构的集成LED芯片的生产方法,其特征在于在所述步骤6)中,所述固化是:先在温度为120℃的环境下烘烤1小时,然后将温度均匀地提升到150℃后,恒温再烘烤1小时,再将温度提升到230℃并保持一个小时后降温;所述降温的过程分为两个阶段,第一阶段,在一个小时内,将温度由230℃降低到150℃,第二阶段,用一个小时,将温度由150℃降低到初始的120℃。
8.根据权利要求2或3或4或5或6或7所述并联结构的集成LED芯片的生产方法,其特征在于在所述步骤1)中,金属层分两次蒸镀三层金属,先蒸镀厚度500Å的底金,然后蒸镀厚度为1000Å的金属AuZn层,最后再蒸镀厚度为5500~6000Å的金属Au层。
9.根据权利要求2或3或4或5或6或7所述并联结构的集成LED芯片的生产方法,其特征在于在所述步骤4)中,所述碱性腐蚀液由NH4OH、H2O2和H2O按体积比为1:5:5的比例混合制成。
10.根据权利要求2或3或4或5或6或7所述并联结构的集成LED芯片的生产方法,其特征在于在所述步骤7)中,N电极材料采用AuGe/Au/Al/Au制成,厚度分别为1500 Å、1000 Å、60000 Å、和500 Å。
CN201510062397.1A 2015-02-06 2015-02-06 一种并联结构的集成led芯片及其生产方法 Pending CN104617086A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510062397.1A CN104617086A (zh) 2015-02-06 2015-02-06 一种并联结构的集成led芯片及其生产方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510062397.1A CN104617086A (zh) 2015-02-06 2015-02-06 一种并联结构的集成led芯片及其生产方法

Publications (1)

Publication Number Publication Date
CN104617086A true CN104617086A (zh) 2015-05-13

Family

ID=53151461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510062397.1A Pending CN104617086A (zh) 2015-02-06 2015-02-06 一种并联结构的集成led芯片及其生产方法

Country Status (1)

Country Link
CN (1) CN104617086A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030020084A1 (en) * 1991-01-18 2003-01-30 Kopin Corporation Method of making light emitting diode displays
CN1734796A (zh) * 2004-08-02 2006-02-15 晶元光电股份有限公司 具有黏结层的发光二极管及其制法
CN101090128A (zh) * 2007-06-20 2007-12-19 中国科学院长春光学精密机械与物理研究所 Led阵列微显示器件及制作方法
CN104157757A (zh) * 2014-08-15 2014-11-19 天津三安光电有限公司 一种透明衬底的四元发光二极管及其制备方法
CN104300059A (zh) * 2014-10-14 2015-01-21 扬州乾照光电有限公司 具有分布式导电孔结构的发光二极管及其制造方法
CN204441283U (zh) * 2015-02-06 2015-07-01 扬州乾照光电有限公司 一种并联结构的集成led芯片

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030020084A1 (en) * 1991-01-18 2003-01-30 Kopin Corporation Method of making light emitting diode displays
CN1734796A (zh) * 2004-08-02 2006-02-15 晶元光电股份有限公司 具有黏结层的发光二极管及其制法
CN101090128A (zh) * 2007-06-20 2007-12-19 中国科学院长春光学精密机械与物理研究所 Led阵列微显示器件及制作方法
CN104157757A (zh) * 2014-08-15 2014-11-19 天津三安光电有限公司 一种透明衬底的四元发光二极管及其制备方法
CN104300059A (zh) * 2014-10-14 2015-01-21 扬州乾照光电有限公司 具有分布式导电孔结构的发光二极管及其制造方法
CN204441283U (zh) * 2015-02-06 2015-07-01 扬州乾照光电有限公司 一种并联结构的集成led芯片

Similar Documents

Publication Publication Date Title
EP3161865B1 (fr) Dispositif optoélectronique comprenant des diodes électroluminescentes sur un circuit de commande
CN100483612C (zh) 用于制造垂直结构的复合半导体器件的方法
JP5869204B2 (ja) 光学素子用の金属トレース形成
CN102106004B (zh) 包含窗口层和导光结构的半导体发光器件
US9224932B2 (en) Wafer level photonic device die structure and method of making the same
CN102255013B (zh) 一种通过湿法剥离GaN基外延层和蓝宝石衬底来制备垂直结构发光二极管的方法
CN103594539B (zh) 一种柔性多结GaAs太阳电池及其制备方法
CN102931311B (zh) 一种倒装led芯片的制作方法
CN103187508B (zh) Led圆片级芯片尺寸封装结构及封装工艺
CN102142465A (zh) 一种肖特基二极管的正面电极结构及其工艺制造方法
CN105047780B (zh) 一种并联GaN基LED芯片制备方法
WO2015077623A1 (en) Led submount with integrated interconnects
KR20230104720A (ko) Emi 차폐물이 내장된 패키지 구조들
CN202523750U (zh) Led圆片级芯片尺寸封装结构
WO2004012226A2 (fr) Procede de fabrication de film polymere conducteur anisotrope sur tranche de semi-conducteur
FR2983638A1 (fr) Procede de formation d'un circuit integre
FR3018953A1 (fr) Puce de circuit integre montee sur un interposeur
EP2738796A2 (fr) Procédé de réalisation d'une structure pour l'assemblage de dispositifs microélectroniques en puce retournée comprenant un bloc isolant de guidage d'un élément de connexion et dispositif correspondant
CN204441283U (zh) 一种并联结构的集成led芯片
CN211350634U (zh) 一种晶圆级封装芯片
CN108470812A (zh) 一种薄膜倒装led芯片及其制作方法
JP2001274432A (ja) 半導体装置の製造方法
US20120193671A1 (en) Light-emitting diode device and method for manufacturing the same
CN104617086A (zh) 一种并联结构的集成led芯片及其生产方法
KR102328383B1 (ko) 광전자 반도체 칩을 제조하기 위한 방법, 및 광전자 반도체 칩

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150513

RJ01 Rejection of invention patent application after publication