CN103972119B - 一种测试装置和使用该测试装置测量对准偏差的方法 - Google Patents
一种测试装置和使用该测试装置测量对准偏差的方法 Download PDFInfo
- Publication number
- CN103972119B CN103972119B CN201310030240.1A CN201310030240A CN103972119B CN 103972119 B CN103972119 B CN 103972119B CN 201310030240 A CN201310030240 A CN 201310030240A CN 103972119 B CN103972119 B CN 103972119B
- Authority
- CN
- China
- Prior art keywords
- symmetric
- group
- region
- along
- photoetching process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明实施例提供了一种测试装置和使用该测试装置测量不同光刻工艺层的对准偏差的方法,用以解决现有技术在测量没有留下可见标记的光刻工艺层的对准偏差时,无法通过光学方法只能通过破坏性的分析方法来测量的问题。该测试装置包括:基片,以及位于基片的光刻工艺层上的至少一个第一对称图形和至少一个第二对称图形,一个第一对称图形与一个第二对称图形组成一组,同组中的第一对称图形与第二对称图形位于不同的光刻工艺层;由每组中的第二对称图形形成的区域沿着该组中的第一对称图形的第一对称轴方向将由该组中的第一对称图形形成的区域分隔为两个部分,所述两个部分沿着该组中的第一对称图形的第一对称轴方向上的两端中最多有一端相连。
Description
技术领域
本发明涉及半导体集成电路制造领域,尤其涉及一种测试装置和使用该测试装置测量对准偏差的方法。
背景技术
集成电路制造过程中,通常包含十几次甚至几十次光刻工艺,每一次光刻都会形成一个光刻工艺层,不同光刻工艺层的对准精度极为重要。目前,通常会在每一层光刻版设计一套游标尺和对准记号,其中对准记号用于光刻之前的对版,即将上一次光刻、刻蚀之后留下的在硅片上留下的对准记号与这一次光刻时的光刻版上的记号对准,而游标尺用于在光刻、刻蚀之后,通过专门的测量机台或直接在显微镜下读数来判断对准是否在标准范围以内,如果在光刻之后,发现对准不在标准范围之内,那么可以洗掉光刻胶,重新进行光刻,而如果在刻蚀或者注入之后,发现对准不在标准范围内,那么只能将采用一些纠正的方法或停止后续工艺。
在集成电路制造中,通常在主要基片的外围设计各种测试装置在芯片出货之前通过电性能测试来监控制造工艺和器件性能的好坏。集成电路制造领域中,现有的测试装置只能用来测量和监控各层次的掺杂浓度,金属线与器件的连接状况,芯片所包含器件的各种电学性能等等。
对于一些没有在硅片上留下可见标记的掺杂层次,例如,对硅片中的某个区域进行掺杂,由于掺杂之后的区域的表面与未掺杂的区域的表面在显微镜下看时没有任何区别,因此在对硅片中的该区域进行掺杂后并去掉光刻胶以后,不会在硅片上留下任何可见的标记,无法判断两次掺杂的相对位置是否符合标准。即使后面的电性测试中发现器件失效时,也无法通过机器测量或者显微镜读数的方法来确定对准偏差。现有的分析方法只能通过断面切割,并用化学试剂染色,在扫描隧道显微镜下测量对准偏差,并且测量出的准确率还不太高。
综上所述,现有技术中,如果集成电路制造工艺中包含一些不能留下可见标记的光刻工艺层,那么后面电性测试中发现器件失效时,如果需要测量这些没有留下可见标记的光刻工艺层的对准偏差时,只能通过断面切割,并用化学试剂染色,在扫描隧道显微镜下测量对准偏差。
发明内容
本发明实施例提供了一种测试装置和使用该测试装置测量对准偏差的方法,用以解决现有技术中在测量没有留下可见标记的光刻工艺层的对准偏差时,只能通过破坏性的分析方法来测量的问题。
基于上述问题,本发明实施例提供的一种测试装置,包括:基片,以及位于基片的光刻工艺层上的至少一个第一对称图形,以及位于基片的光刻工艺层上的至少一个第二对称图形,所述第一对称图形和所述第二对称图形的数量相同,一个第一对称图形与一个第二对称图形组成一组,同组中的第一对称图形与第二对称图形位于不同的光刻工艺层,由不同组中的第二对称图形形成的区域相互之间不重叠,由不同组中的第一对称图形形成的区域和由不同组中的第二对称图形形成的区域相互之间不重叠;
由每组中的第二对称图形形成的区域沿着该组中的第一对称图形的第一对称轴方向将由该组中的第一对称图形形成的区域分隔为两个部分,所述两个部分沿着该组中的第一对称图形的第一对称轴方向上的两端中最多有一端相连;每组中的第二对称图形的一个对称轴和该组中的第一对称图形的第一对称轴平行。
本发明实施例还提供一种使用本发明实施例提供的测试装置测量对准偏差的方法,包括:
针对同一组中的第一对称图形和第二对称图;若将由该第一对称图形形成的区域分隔得到的两个部分不相连,则分别测量这两个部分沿着该组中的第一对称图形的第一对称轴方向的电阻;
若将由该第一对称图形形成的区域分隔得到的两个部分沿着该第一对称图形的第一对称轴方向上的两端中有一端相连,测量这两个部分中的第一部分的不相连端与第一测量点之间沿着该第一对称图形的第一对称轴方向上的电阻,所述第一测量点沿着该方向与第一部分中的不相连端的距离不小于该第一对称图形与该第二对称图形的重叠区域沿着该方向的长度,不大于由该第一对称图形形成的区域沿着该方向的长度;并测量两个部分中的第二部分的不相连端与第二测量点之间沿着该第一对称图形的第一对称轴方向上的电阻,所述第二测量点沿着该方向与第二部分中的不相连端的距离不小于该第一对称图形与该第二对称图形的重叠区域沿着该方向的长度,不大于由该第一对称图形形成的区域沿着该方向的长度;所述第一测量点沿着该方向与第一部分中的不相连端的距离等于所述第二测量点沿着该方向与第二部分中的不相连端的距离;
根据测量得到的电阻的差值,确定该第一对称图形所在的光刻工艺层与该第二对称图形所在的光刻工艺层沿着垂直于该第一对称图形的第一对称轴方向的对准偏差。
本发明实施例的有益效果包括:
本发明实施例提供的一种测试装置和使用该测试装置测量对准偏差的方法,通过在基片上光刻至少一个第一对称图形和至少一个第二对称图形,其中第一对称图形和第二对称图形的数量相同,一个第一对称图形与一个第二对称图形组成一组,同组中的第一对称图形与第二对称图形位于不同的光刻工艺层,由不同组中的第二对称图形形成的区域相互之间不重叠,由不同组中的第一对称图形形成的区域和由不同组中的第二对称图形形成的区域相互之间不重叠;每组中的第二对称图形的一个对称轴和该组中的第一对称图形的第一对称轴平行;由每组中的第二对称图形形成的区域沿着该组中的第一对称图形的第一对称轴方向将由该组中的第一对称图形形成的区域分隔为两个部分,所述两个部分沿着该组中的第一对称图形的第一对称轴方向上的两端中最多有一端相连。在后续的电性测量中,分别测量将由同一组中的第一对称图形形成的区域分隔得到的两个部分沿着该组中第一对称图形的第一对称轴方向的电阻,并根据测量得到的电阻的差值,确定该组中的第一对称图形所在的光刻工艺层与该组中第二对称图形所在的光刻工艺层沿着垂直于该组中的第一对称图形的第一对称轴方向的对准偏差。其中,同一组中的第一对称图形和第二对称图形可以分别设置于需要测量对准偏差的两个光刻工艺层中,这样只需要在形成这两个光刻工艺层时顺便形成第一对称图形和第二对称图形即可,而需要测量这两个光刻工艺层的对准偏差时,只需要在后续电性测量中多测量两个电阻即可。因此,制造该测试装置时不需要额外增加制造工艺,测量该芯片中的不同光刻工艺层的对准偏差时,也可以在后续电性测量中顺便进行,而不需要破坏该芯片,从而克服了现有技术中在测量没有留下可见标记的光刻工艺层的对准偏差时,只能通过破坏性的分析方法来测量的问题。
附图说明
图1a图1b为本发明实施例提供的测试装置中包含的同一组中的第一对称图形和第二对称图形的位置关系的俯视图;
图2为本发明实施例提供的测试装置中包含的两个第一对称图形重叠时,包含这两个第一对称图形的两个组中的图形的位置关系的俯视图;
图3A为本发明实施例提供的由同一组中的第一对称图形形成的区域和由该组中的第二对称图形形成的区域均为掺杂区域的测试装置的剖面图;
图3B1和图3B2为本发明实施例提供的由同一组中的第一对称图形形成的区域和由该组中的第二对称图形形成的区域均为掺杂区域的测试装置的俯视图;
图3C-图3E为制作本发明实施例提供的由同一组中的第一对称图形形成的区域和由该组中的第二对称图形形成的区域均为掺杂区域的测试装置的中间工艺流程的示意图;
图4A为本发明实施例提供的由同一组中的第一对称图形形成的区域为离子注入区域且由该组中的第二对称图形形成的区域为注入阻挡区域的测试装置的剖面图;
图4B1和图4B2为本发明实施例提供的由同一组中的第一对称图形形成的区域为离子注入区域且由该组中的第二对称图形形成的区域为注入阻挡区域的测试装置的俯视图;
图4C-图4F为制作本发明实施例提供的由同一组中的第一对称图形形成的区域为离子注入区域且由该组中的第二对称图形形成的区域为注入阻挡区域的测试装置的中间的工艺流程的示意图;
图5a为本发明实施例提供的使用本发明实施例提供的测试装置测量对准偏差的方法之一的流程图;
图5b为本发明实施例提供的使用本发明实施例提供的测试装置测量对准偏差的方法之二的流程图。
具体实施方式
本发明实施例提供的一种测试装置和使用该测试装置测量对准偏差的方法,通过在需要测量对准偏差的光刻工艺层中的分别形成同一组中的第一对称图形和第二对称图形,并测量将由该组中的第一对称图形形成的区域分隔得到的两个部分沿着该组中的第一对称图形的第一对称轴方向的电阻,根据测量得到的电阻的差值,确定该组中的第一对称图形所在的光刻工艺层与该组中第二对称图形所在的光刻工艺层沿着垂直于该组中的第一对称图形的第一对称轴方向的对准偏差,从而克服了现有技术中在测量没有留下可见标记的光刻工艺层的对准偏差时,只能通过破坏性的分析方法来测量的问题。
下面结合说明书附图,对本发明实施例提供的一种测试装置和使用该测试装置测量对准偏差的方法的具体实施方式进行说明。
本发明实施例提供的一种测试装置,包括:基片,以及位于基片的光刻工艺层上的至少一个第一对称图形,以及位于基片的光刻工艺层上的至少一个第二对称图形,其中,第一对称图形和第二对称图形的数量相同,一个第一对称图形与一个第二对称图形组成一组,同组中的第一对称图形与第二对称图形位于不同的光刻工艺层,由不同组中的第二对称图形形成的区域相互之间不重叠,由不同组中的第一对称图形形成的区域和由不同组中的第二对称图形形成的区域相互之间不重叠;由每组中的第二对称图形形成的区域沿着该组中的第一对称图形的第一对称轴方向将由该组中的第一对称图形形成的区域分隔为两个部分,这两个部分沿着该组中的第一对称图形的第一对称轴方向上的两端中最多有一端相连,即这两个部分中任意一个部分沿着该组中的第一对称图形的第一对称轴方向上的两端中最多有一端与另一个部分相连;每组中的第二对称图形的一个对称轴和该组中的第一对称图形的第一对称轴平行。
其中,对基片光刻一次就是在基片上增加了一个光刻工艺层。
在某一具体应用场景中,第一对称图形位于光刻工艺层A中的与基片中的可接受测试区域的相对应的区域,第二对称图形位于光刻工艺层B中的与基片中的可接受测试区域的相对应的区域。在经过先后两次光刻及后续注入或刻蚀工艺后,光刻工艺层A和光刻工艺层B的图形先后形成在基片上,与此同时,第一对称图形和第二对称图形也在基片上形成,它们位于基片中的在可接受测试区域之中。
一组第一对称图形和第二对称图形,只能测量该组中的第一对称图形所在的光刻工艺层与该组中的第二对称图形所在的光刻工艺层沿着垂直于该组中的第一对称图形的第一对称轴方向的对准偏差。如果要测量两个光刻工艺层沿着两个方向,如第一方向和第二方向的对准偏差,就必须在这两个光刻工艺层上做出两组第一对称图形和第二对称图形,其中,一组中的第一对称图形的第一对称轴垂直于第一方向,另一组中的第一对称图形的第一对称轴垂直于第二方向。
另外,由不同组中的第二对称图形形成的区域相互之间不重叠,由不同组中的第一对称图形形成的区域和由不同组中的第二对称图形形成的区域相互之间不重叠;但是,由不同组中的第一对称图形形成的区域相互之间可以重叠,也可以不重叠。
在实际操作中可以采用各种对称图形作为第一对称图形和第二对称图形,例如,第一对称图形采用“工”字形的图形、“T”字形的图形、矩形等对称图形;第二对称图形采用“工”字形的图形、“T”字形的图形、矩形等对称图形。
下面以第一对称图形和第二对称图形均采用矩形来进行说明。
由每组中的第二对称图形形成的区域沿着该组中的第一对称图形的第一对称轴方向将由该组中的第一对称图形形成的区域分隔为两个部分,这两个部分沿着该组中的第一对称图形的第一对称轴方向上的两端中最多有一端相连。这包括了两种情况,一是,这两个部分有一端相连;二是,这两个部分不相连。
当这两个部分有一端相连时,如图1a所示,由每组中的第二对称图形形成的区域102沿着该组中的第一对称图形的第一对称轴103方向将由该组中的第一对称图形形成的区域101分隔为两个部分,一个部分包括A1部分和A2部分,另一个部分包括B1部分和B2部分;如果去掉A2部分和B2部分,那么A1部分和B1部分不能电导通,也就是说A1部分和B1部分只能通过A2部分和B2部分电导通。
当这两个部分不相连时,如图1b所示,由每组中的第二对称图形形成的区域102沿着该组中的第一对称图形的第一对称轴103方向将由该组中的第一对称图形形成的区域101分隔为两个部分,这两个部分不会电导通。
在某一具体应用场景中,需要对基片A光刻3次,也就是说基片上增加了3个光刻工艺层,分别为光刻工艺层A、光刻工艺层B和光刻工艺层C,其中光刻工艺层A是图形A、光刻工艺层B是图形B、光刻工艺层C是图形C。如果要测量光刻工艺层A与光刻工艺层B沿着的第一方向的对准偏差,也就是测量图形A和图形B的沿着第一方向对准偏差,那么就需要在光刻图形A时在与基片中的可接受测试区域的相对应的区域做出第一对称图形A1,第一对称图形A1的第一对称轴垂直于第一方向,在光刻图形B时在与基片中的可接受测试区域的相对应的区域做出第二对称图形B1,第一对称图形A1和第二对称图形B1组成一组;如果要测量光刻工艺层A与光刻工艺层C沿着的第一方向的对准偏差,也就是测量图形A和图形C沿着第一方向的对准偏差,那么就需要在光刻图形A时在与基片中的可接受测试区域的相对应的区域做出第一对称图形A2,第一对称图形A2的第一对称轴垂直于第一方向,在光刻图形C时在与基片中的可接受测试区域的相对应的区域做出第二对称图形C1,第一对称图形A2和第二对称图形C1组成一组;如果要测量光刻工艺层B与光刻工艺层C沿着的第一方向对准偏差,也就是测量图形B和图形C沿着第一方向的对准偏差,那么就需要在光刻图形B时在与基片中的可接受测试区域的相对应的区域做出第一对称图形B2,第一对称图形B2的第一对称轴垂直于第一方向,在光刻图形C时在与基片中的可接受测试区域的相对应的区域做出第二对称图形C2,第一对称图形B2和第二对称图形C2组成一组;如果还需要测量光刻工艺层B与光刻工艺层C沿着的第二方向对准偏差,其中,第二方向垂直于第一方向,也就是测量图形B和图形C沿着第二方向的对准偏差,那么就需要在光刻图形B时在与基片中的可接受测试区域的相对应的区域再做出第一对称图形D1,第一对称图形D1的第一对称轴垂直于第二方向,在光刻图形C时再在与基片中的可接受测试区域的相对应的区域做出第二对称图形D2,第一对称图形D1和第二对称图形D2组成一组。
其中,由第二对称图形B1形成的区域、由第二对称图形C1形成的区域、由第二对称图形C2形成的区域、由第二对称图形D2形成的区域相互之间不重叠;由第二对称图形B1形成的区域、由第一对称图形A2形成的区域、由第一对称图形B2形成的区域、由第一对称图形D1形成的区域相互之间不重叠;由第二对称图形C1形成的区域、由第一对称图形A1形成的区域、由第一对称图形B2形成的区域、由第一对称图形D1形成的区域相互之间不重叠;由第二对称图形C2形成的区域、由第一对称图形A1形成的区域、由第一对称图形A2形成的区域、由第一对称图形D1形成的区域相互之间不重叠;由第二对称图形D2形成的区域、由第一对称图形A1形成的区域、由第一对称图形A2形成的区域、由第一对称图形B2形成的区域相互之间不重叠。
图2给出了当由第一对称图形B2形成的区域201与由第一对称图形D1形成的区域203相互重叠时,由第一对称图形B2形成的区域201、由第二对称图形C2形成的区域202、由第一对称图形D1形成的区域203、由第二对称图形D2形成的区域204的位置关系。
较佳地,由第一对称图形A1形成的区域、由第一对称图形A2形成的区域、由第一对称图形B2形成的区域、由第一对称图形D1形成的区域相互之间不重叠。
进一步地,由同一组中的第一对称图形形成的区域和由该组中的第二对称图形形成的区域均为掺杂区域,如图3A和图3B1(或者图3B2)所示。在实际操作过程中,可以通过以下步骤形成图3A和图3B1(或者图3B2)所示的两个掺杂区域:首先,在基片10上镀第一掩膜层11,在第一掩膜层11中光刻出第一对称图形,如图3C所示;然后,对基片10中未被第一掩膜层11覆盖的区域进行掺杂,得到由第一对称图形形成的区域12,如图3D所示;然后,再将第一掩膜层11去除,并形成第二掩膜层13,在第二掩膜层13中光刻出第二对称图形,如图3E所示;然后,对基片中未被第二掩膜层13覆盖的区域进行掺杂,得到由第二对称图形形成的区域14,并去除第二掩模层13,如图3A所示。区域12和区域14的掺杂类型不同,且区域14的深度要大于区域12的深度,区域14的掺杂浓度也要大于区域12的掺杂浓度。当该组中的第一对称图形形成的区域与该组中的第二对称图形形成的区域的位置关系如图3B1所示时,即区域12被区域14分隔的两个部分不相连,因此区域12被区域14分隔的两个部分之间由于两个PN结的存在而不会导通;当该组中的第一对称图形形成的区域与该组中的第二对称图形形成的区域的位置关系如图3B2所示时,即区域12被区域14分隔的两个部分沿着该组中的第一对称图形的第一对称轴方向上的两端中有一端相连,这两个部分去除连接部分之后的区域由于两个PN结的存在而不会电导通,即这两个部分只能通过连接部分电导通,这两个部分的分界线为该组中第一对称图形的对称轴。
在图3A及图3B1(或者图3B2)所示的情况中,当第一对称图形所在的光刻工艺层与第二对称图形所在的光刻工艺层完全对准时,区域12被区域14分隔的两部分完全相同;而第一对称图形所在的光刻工艺层与第二对称图形所在的光刻工艺层的对准偏差会导致区域12被区域14分隔的两部分不相同;因此第一对称图形所在的光刻工艺层与第二对称图形所在的光刻工艺层的对准偏差可以用区域12被区域14分隔的两部分的差异,如电阻的差值来表示。
进一步地,由同一组中的第一对称图形形成的区域为离子注入区域,由该组中的第二对称图形形成的区域为注入阻挡区域,如图4A和图4B1(或者图4B2)所示。在实际操作过程中,可以通过以下步骤在基片上形成图4A和图4B1(或者图4B2)所示的离子注入区域和注入阻挡区域:首先,在基片10上用某种材料镀膜,形成膜层21,其中,该材料可以为多晶硅,如图4C所示,该材料形成的层最后包含在芯片中;然后,在基片上镀第三掩膜层22,并在第三掩膜层22中将第二对称图形之外的第三掩膜层去除,如图4D所示;然后,对基片10进行刻蚀,将除第三掩膜层22之下的区域以外的区域中的膜层21全部去除,并去除第三掩膜层22,得到注入阻挡区域23,如图4E所示;然后,在基片上镀第四掩膜层24,并在第四掩膜层24中光刻出第一对称图形,如图4F所示;然后,再对基片进行离子注入,得到两个离子注入区域25,并去除第四掩膜层24,如图4A所示。其中,当该组中的第一对称图形形成的区域与该组中的第二对称图形形成的区域的位置关系如图4B1所示时,两个离子注入区域25不相连;当该组中的第一对称图形形成的区域与该组中的第二对称图形形成的区域的位置关系如图4B2所示时,两个离子注入区域25通过连接部分相连,并且这两个部分的分界线为该组中第一对称图形的对称轴。
较佳地,由每组中的第二对称图形形成的区域沿着该组中的第一对称图形的第一对称轴方向将由该组中的第一对称图形形成的区域分隔为两个不会电导通的部分,也就是说这两个部分不会相连。
在图4A及图4B1所示的情况中,当第一对称图形所在的光刻工艺层与第二对称图形所在的光刻工艺层完全对准时,两个离子注入区域25完全相同;第一对称图形所在的光刻工艺层与第二对称图形所在的光刻工艺层的对准偏差会导致两个离子注入区域25不相同;因此第一对称图形所在的光刻工艺层与第二对称图形所在的光刻工艺层的对称偏差可以用两个离子注入区域25之间的差异,如电阻的差值来表示。
在实际应用中,每组中的第一对称图形所在的光刻工艺层与第二对称图形所在的光刻工艺层的对准偏差有一个最大值,若这两个光刻工艺层的对准偏差超过该最大值,就会导致芯片失效,该最大值为最大可容忍对准偏差。
因此,较佳地,在本发明实施例提供的测试装置中,将由每组中第一对称图形形成的区域被分隔得到的两个部分中的任意一个部分中的不相连端沿着垂直于该组中的第一对称图形的第一对称轴方向的长度,和该组中的第一对称图形所在的光刻工艺层与该组中的第二对称图形所在的光刻工艺层沿着垂直于该组中的第一对称图形的第一对称轴方向的最大可容忍对准偏差δ的比值不大于第一阈值,其中,第一阈值可以为10,也就是说,将由每组中第一对称图形形成的区域分隔得到的两个部分中的任意一个部分沿着垂直于该组中的第一对称图形的第一对称轴方向的长度,与最大可容忍对准偏差δ为同一数量级。
在图3A所示的情况中,区域12被区域14分隔得到的两个部分中的两个不相连端沿着垂直于第一对称图形的第一对称轴方向的长度分别为w11和w12;当w11和w12均远大于最大可容忍偏差δ时,在后续电性测量中分别测量区域12被区域14分隔得到的两个部分沿着第一对称图形的第一对称轴方向的电阻时,由于w11和w12过大导致测量到的两个电阻值过小,从而很难分辨出这两个电阻值的差值,因此w11和w12均要与最大可容忍偏差δ为同一数量级。
在图4A所示的情况中,两个离子注入区域25中的不相连端沿着垂直于第一对称图形的第一对称轴方向的长度分别为w21和w22;当w21和w22均远大于最大可容忍偏差δ时,在后续电性测量中分别测量两个离子注入区域25沿着第一对称图形的第一对称轴方向的电阻时,由于w21和w22过大导致测量到的两个电阻值过小,从而很难分辨出这两个电阻值的差值,因此,w21和w22均要与最大可容忍偏差δ为同一数量级,因此w21和w22也均要与最大可容忍偏差δ为同一数量级。
进一步地,由于在实际工艺过程中,由第一对称图形所形成的区域的深度在各个位置处并不是完全相同的,区域边界处的深度略小于区域中间位置的深度。
因此,较佳地,在本发明实施例提供的测试装置中,由每组中的第一对称图形形成的区域的深度,小于将由该组中的第一对称图形形成的区域分隔得到的两个部分中的任意一个部分中的不相连端沿着垂直于该组中的第一对称图形的第一对称轴方向的长度。
在图3A所示的情况中,区域12被区域14分隔得到的两个部分中任意一个部分中靠近区域14的位置处的深度要略大于该部分中远离区域14的位置处的深度。当w11和w12小于由第一对称图形形成的区域中的中间位置处的深度时,第一对称图形形成的区域的深度的不均匀性不能忽略,在后续电性测量中分别测量区域12被区域14分隔得到的两个部分沿着第一对称图形的第一对称轴方向的电阻时,很难根据测量得到的两个电阻值确定出w11和w12。因此,w11和w12要均大于由第一对称图形形成的区域中的中间位置处的深度。
在图4A所示的情况中,两个离子注入区域25中的任意一个离子注入区域的中间位置处的深度要略大于边界位置处的深度。当w21和w22小于任意一个离子注入区域的中间位置处的深度时,由第一对称图形形成的区域的深度的不均匀性不能忽略,在后续电性测量中分别两个离子注入区域25沿着第一对称图形的第一对称轴方向的电阻时,很难根据测量得到的两个电阻值确定出w21和w22。因此,w21和w22要均大于任意一个离子注入区域的中间位置处的深度。
较佳地,在本发明实施例提供的测试装置中,每组中的第一对称图形和该组中的第二对称图形的重叠区域沿着该组中的第一对称图形的第一对称轴方向的长度,大于将由该组中的第一对称图形形成的区域分隔得到的两个部分中的任意一个部分中的不相连端沿着垂直于该组中的第一对称图形的第一对称轴方向的长度。
当该组中的第一对称图形所在的光刻工艺层与该组中的第二对称图形所在的光刻工艺层在垂直于该组中的第一对称图形的第一对称轴方向上存在对准偏差时,该组中的第一对称图形和该组中的第二对称图形的重叠区域沿着该组中的第一对称图形的第一对称轴方向的长度越大,分别测量将将由该组中的第一对称图形形成的区域分隔得到的两个部分沿着该组中的第一对称图形的第一对称轴方向的电阻时,测量得到的两个电阻的差值就越大。因此,每组中的第一对称图形和该组中的第二对称图形的重叠区域沿着该组中的第一对称图形的第一对称轴方向的长度,要远大于将由该组中的第一对称图形形成的区域分隔得到的两个部分中的任意一个部分中的不相连端沿着垂直于该组中的第一对称图形的第一对称轴方向的长度。
在图3A和图3B1所示的情况中,区域12被区域14分隔得到的两个部分的两个不相连端沿着垂直于第一对称图形的第一对称轴方向的长度w11和w12,均要远小于区域12与区域14的重叠区域沿着第一对称图形的第一对称轴方向的长度l1。
在图4A和图4B1(或者图4B2)所示的情况中,两个离子注入区域25的两个不相连端沿着垂直于第一对称图形的第一对称轴方向的长度w21和w22,均要远小于形成两个离子注入区域25的第一对称图形和第二对称图形的重叠区域沿着第一对称图形的第一对称轴方向的长度l2。
本发明实施例还提供一种使用本发明实施例提供的测试装置测量对准偏差的方法,在将由该第一对称图形形成的区域分隔得到的两个部分不相连的情况下(图3B1与图4B1所示的情况),如图5a所示,包括下列步骤:
S5a01、针对一组中的第一对称图形和第二对称图形,分别测量将由该组中的第一对称图形形成的区域分隔得到的两个部分沿着该组中的第一对称图形的第一对称轴方向的电阻;
S5a02、根据测量得到的电阻的差值,确定该组中的第一对称图形所在的光刻工艺层与该组中的第二对称图形所在的光刻工艺层沿着垂直于该组中的第一对称图形的第一对称轴方向的对准偏差。
其中,根据下列公式确定该组中的第一对称图形所在的光刻工艺层与该组中的第二对称图形所在的光刻工艺层沿着垂直于该组中的第一对称图形的对称轴方向的对准偏差:
其中,ρ为由该组中的第一对称图形形成的区域的电阻率;d为由该组中的第一对称图形形成的区域的深度;l为由该组中的第一对称图形形成的区域沿着该组中的第一对称图形的第一对称轴方向的长度;R1为将由该组中的第一对称图形形成的区域分隔得到的两个部分中的一个部分沿着该组中的第一对称图形的第一对称轴方向的电阻;R2为这两个部分中的另一个部分沿着该组中的第一对称图形的第一对称轴方向的电阻。
在图3A和图3B1所示的情况中,d为d1,l为l1,ΔX为w11-w12;在图4A和图4B1所示的情况中,d为d2,l为l2,ΔX为w21-w22。
本发明实施例还提供一种使用本发明实施例提供的测试装置测量对准偏差的方法,在将由该第一对称图形形成的区域分隔得到的两个部分沿着该第一对称图形的第一对称轴方向上的两端中有一端相连的情况下,如图5b所示,包括下列步骤:
S5b01、针对一组中的第一对称图形和第二对称图形,若将由该第一对称图形形成的区域分隔得到的两个部分沿着该第一对称图形的第一对称轴方向上的两端中有一端相连,测量这两个部分中的第一部分的不相连端与第一测量点之间沿着该第一对称图形的第一对称轴方向上的电阻,该第一测量点沿着该方向与第一部分中的不相连端的距离不小于该第一对称图形与该第二对称图形的重叠区域沿着该第一对称图形的第一对称轴方向的长度,不大于由该第一对称图形形成的区域沿着该第一对称图形的第一对称轴方向的长度;并测量两个部分中的第二部分的不相连端与第二测量点之间沿着该第一对称图形的第一对称轴方向上的电阻,该第二测量点沿着该第一对称图形的第一对称轴方向与第二部分中的不相连端的距离不小于该第一对称图形与该第二对称图形的重叠区域沿着该第一对称图形的第一对称轴方向的长度,不大于由该第一对称图形形成的区域沿着该第一对称图形的第一对称轴方向的长度;所述第一测量点沿着该第一对称图形的第一对称轴方向与第一部分中的不相连端的距离等于所述第二测量点沿着该第一对称图形的第一对称轴方向与第二部分中的不相连端的距离;也就是说第一测量点和第二测量点都位于图1a中的A2区域和B2区域;
S5b02、根据测量得到的电阻的差值,确定该组中的第一对称图形所在的光刻工艺层与该组中的第二对称图形所在的光刻工艺层沿着垂直于该组中的第一对称图形的第一对称轴方向的对准偏差。
较佳地,可以选择沿着该第一对称图形的第一对称轴方向与第一部分中的不相连端的距离等于该第一对称图形与该第二对称图形的重叠区域沿着该方向的长度的点作为第一测量点,并选择沿着该第一对称图形的第一对称轴方向与第二部分中的不相连端的距离等于该第一对称图形与该第二对称图形的重叠区域沿着该方向的长度的点作为第二测量点。
在图3A和图3B2所示的情况中,d为d1,l不小于l1且不大于由第一对称图形形成的区域沿着该第一对称图形的第一对称轴方向的长度,ΔX为w11-w12;在图4A和图4B2所示的情况中,d为d2,l不小于l2且不大于由第一对称图形形成的区域沿着该第一对称图形的第一对称轴方向的长度,ΔX为w21-w22。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (9)
1.一种测试装置,其特征在于,包括:基片,以及位于基片的光刻工艺层上的至少一个第一对称图形,以及位于基片的光刻工艺层上的至少一个第二对称图形,所述第一对称图形和所述第二对称图形的数量相同,一个第一对称图形与一个第二对称图形组成一组,同组中的第一对称图形与第二对称图形位于不同的光刻工艺层,由不同组中的第二对称图形形成的区域相互之间不重叠,由不同组中的第一对称图形形成的区域和由不同组中的第二对称图形形成的区域相互之间不重叠;
由每组中的第二对称图形形成的区域沿着该组中的第一对称图形的第一对称轴方向将由该组中的第一对称图形形成的区域分隔为两个部分,所述两个部分沿着该组中的第一对称图形的第一对称轴方向上的两端中最多有一端相连;每组中的第二对称图形的一个对称轴和该组中的第一对称图形的第一对称轴平行。
2.如权利要求1所述的测试装置,其特征在于,所述两个部分不会电导通。
3.如权利要求1所述的测试装置,其特征在于,所述两个部分中的任意一个部分中的不相连端沿着垂直于该组中的第一对称图形的第一对称轴方向的长度,和该组中的第一对称图形所在的光刻工艺层与该组中的第二对称图形所在的光刻工艺层沿着垂直于该组中的第一对称图形的第一对称轴方向的最大可容忍对准偏差的比值不大于第一阈值。
4.如权利要求3所述的测试装置,其特征在于,由每组中的第一对称图形形成的区域的深度,小于所述两个部分中的任意一个部分中的不相连端沿着垂直于该组中的第一对称图形的第一对称轴方向的长度。
5.如权利要求1所述的测试装置,其特征在于,每组中的第一对称图形与该组中的第二对称图形的重叠区域沿着该组中的第一对称图形的第一对称轴方向的长度,大于所述两个部分中的任意一个部分中的不相连端沿着垂直于该组中的第一对称图形的第一对称轴方向的长度。
6.如权利要求1所述的测试装置,其特征在于,由同一组中的第一对称图形形成的区域和由该组中的第二对称图形形成的区域均为掺杂区域。
7.如权利要求1所述的测试装置,其特征在于,由同一组中的第一对称图形形成的区域为离子注入区域,由该组中的第二对称图形形成的区域为注入阻挡区域。
8.一种使用权利要求1-7任一所述的测试装置测量对准偏差的方法,其特征在于,包括:
针对同一组中的第一对称图形和第二对称图;若将由该第一对称图形形成的区域分隔得到的两个部分不相连,则分别测量这两个部分沿着该组中的第一对称图形的第一对称轴方向的电阻;
若将由该第一对称图形形成的区域分隔得到的两个部分沿着该第一对称图形的第一对称轴方向上的两端中有一端相连,测量这两个部分中的第一部分的不相连端与第一测量点之间沿着该第一对称图形的第一对称轴方向上的电阻,所述第一测量点沿着第一方向与第一部分中的不相连端的距离不小于该第一对称图形与该第二对称图形的重叠区域沿着第一方向的长度,不大于由该第一对称图形形成的区域沿着第一方向的长度;并测量两个部分中的第二部分的不相连端与第二测量点之间沿着该第一对称图形的第一对称轴方向上的电阻,所述第二测量点沿着第一方向与第二部分中的不相连端的距离不小于该第一对称图形与该第二对称图形的重叠区域沿着第一方向的长度,不大于由该第一对称图形形成的区域沿着第一方向的长度;所述第一测量点沿着第一方向与第一部分中的不相连端的距离等于所述第二测量点沿着第一方向与第二部分中的不相连端的距离,其中第一方向指的是第一对称图形的第一对称轴方向;
根据测量得到的电阻的差值,确定该第一对称图形所在的光刻工艺层与该第二对称图形所在的光刻工艺层沿着垂直于该第一对称图形的第一对称轴方向的对准偏差。
9.如权利要求8所述的方法,其特征在于,根据下列公式确定该第一对称图形所在的光刻工艺层与该第二对称图形所在的光刻工艺层沿着垂直于该第一对称图形的对称轴方向的对准偏差:
其中,ρ为由该第一对称图形形成的区域的电阻率;d为由该第一对称图形形成的区域的深度;R1为将由该第一对称图形形成的区域分隔得到的两个部分中的一个部分沿着该第一对称图形的第一对称轴方向的电阻;R2为所述两个部分中的另一个部分沿着该第一对称图形的第一对称轴方向的电阻;l为由该组中的第一对称图形形成的区域沿着该组中的第一对称图形的第一对称轴方向的长度;若所述两个部分相连,则l不小于第一对称图形与第二对称图形重叠的区域沿着所述第一方向的长度,不大于该第一对称图形形成的区域沿着所述第一方向的长度;若所述两个部分不相连,则l为该第一对称图形形成的区域沿着所述第一方向的长度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310030240.1A CN103972119B (zh) | 2013-01-25 | 2013-01-25 | 一种测试装置和使用该测试装置测量对准偏差的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310030240.1A CN103972119B (zh) | 2013-01-25 | 2013-01-25 | 一种测试装置和使用该测试装置测量对准偏差的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103972119A CN103972119A (zh) | 2014-08-06 |
CN103972119B true CN103972119B (zh) | 2016-08-03 |
Family
ID=51241477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310030240.1A Active CN103972119B (zh) | 2013-01-25 | 2013-01-25 | 一种测试装置和使用该测试装置测量对准偏差的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103972119B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107316823B (zh) * | 2017-07-12 | 2020-08-28 | 南京溧水高新创业投资管理有限公司 | 一种离子注入层图形套准偏差的检测方法 |
CN110349874B (zh) * | 2018-04-04 | 2021-06-04 | 中芯国际集成电路制造(上海)有限公司 | 一种套刻对准的检测方法 |
CN116864490B (zh) * | 2023-07-04 | 2024-04-02 | 深圳市美浦森半导体有限公司 | 沟槽mosfet的接触孔光刻对准精度监测结构及方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1534387A (zh) * | 2002-09-20 | 2004-10-06 | Asml荷兰有限公司 | 光刻标记结构、光刻投射装置和进行基片对准的方法 |
CN1627190A (zh) * | 2003-12-12 | 2005-06-15 | 中国科学院微电子研究所 | X射线光刻对准标记 |
CN101435998A (zh) * | 2007-11-15 | 2009-05-20 | 上海华虹Nec电子有限公司 | 降低光刻机镜头畸变引起的光刻对准偏差的方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100274594B1 (ko) * | 1997-10-29 | 2000-12-15 | 윤종용 | 반도체 웨이퍼의 검사장치 및 검사방법. |
-
2013
- 2013-01-25 CN CN201310030240.1A patent/CN103972119B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1534387A (zh) * | 2002-09-20 | 2004-10-06 | Asml荷兰有限公司 | 光刻标记结构、光刻投射装置和进行基片对准的方法 |
CN1627190A (zh) * | 2003-12-12 | 2005-06-15 | 中国科学院微电子研究所 | X射线光刻对准标记 |
CN101435998A (zh) * | 2007-11-15 | 2009-05-20 | 上海华虹Nec电子有限公司 | 降低光刻机镜头畸变引起的光刻对准偏差的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103972119A (zh) | 2014-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11876054B2 (en) | Overlay mark and method of making | |
CN103489807B (zh) | 测试探针对准控制的方法 | |
US7880493B2 (en) | Probe pad, substrate having a semiconductor device, method of testing a semiconductor device and tester for testing a semiconductor device | |
CN104425302A (zh) | 半导体器件的缺陷检测方法和装置 | |
CN103972119B (zh) | 一种测试装置和使用该测试装置测量对准偏差的方法 | |
CN101441245A (zh) | 一种测试负偏压下温度不稳定性的方法 | |
US9244365B2 (en) | Method for measuring pattern misalignment | |
JP2008166691A (ja) | テグパターン及びそのパターンを利用した半導体素子の検査方法 | |
CN105304514A (zh) | 一种半导体深孔刻蚀后的工艺监控方法 | |
CN110335861A (zh) | 一种半导体器件及其制作方法 | |
US8674355B2 (en) | Integrated circuit test units with integrated physical and electrical test regions | |
WO2024041431A1 (zh) | 集成器件、电子设备及集成器件的制作方法 | |
US9851398B2 (en) | Via leakage and breakdown testing | |
CN102522360B (zh) | 光刻对准精度检测方法 | |
CN104282661A (zh) | 集成电路中可靠性分析的测试结构及其测试方法 | |
CN203787419U (zh) | 一种用于检测对准偏差的测试结构 | |
CN116864490B (zh) | 沟槽mosfet的接触孔光刻对准精度监测结构及方法 | |
CN110780090A (zh) | 基于碳化硅材料的压阻式加速度传感器及其制造方法 | |
US20160126194A1 (en) | Measurement mark structure and manufacturing method thereof | |
JP2007300046A (ja) | 半導体評価装置及びそれを用いた評価方法 | |
KR100698075B1 (ko) | 반도체 소자의 테스트 패턴 및 패턴 쉬프트 측정방법 | |
CN204577423U (zh) | 失效检测结构 | |
KR100665190B1 (ko) | 게이트 미스얼라인 측정 구조 및 그 측정 방법 | |
CN111834245A (zh) | 半导体pcm结构及其检测方法 | |
CN104465621A (zh) | 双重图形化电学测试结构及监控方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20220722 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |