TWI745515B - 電子裝置與其製造方法 - Google Patents

電子裝置與其製造方法 Download PDF

Info

Publication number
TWI745515B
TWI745515B TW106145374A TW106145374A TWI745515B TW I745515 B TWI745515 B TW I745515B TW 106145374 A TW106145374 A TW 106145374A TW 106145374 A TW106145374 A TW 106145374A TW I745515 B TWI745515 B TW I745515B
Authority
TW
Taiwan
Prior art keywords
insulating substrate
sub
chip
matrix
circuit board
Prior art date
Application number
TW106145374A
Other languages
English (en)
Other versions
TW201929215A (zh
Inventor
李晉棠
Original Assignee
啟耀光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 啟耀光電股份有限公司 filed Critical 啟耀光電股份有限公司
Priority to TW106145374A priority Critical patent/TWI745515B/zh
Priority to CN201811422652.9A priority patent/CN109962082A/zh
Priority to US16/220,610 priority patent/US10797034B2/en
Priority to EP18212887.6A priority patent/EP3503182B1/en
Publication of TW201929215A publication Critical patent/TW201929215A/zh
Application granted granted Critical
Publication of TWI745515B publication Critical patent/TWI745515B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本發明揭露一種電子裝置與其製造方法。該製造方法包括：提供一絕緣基板，其中絕緣基板具有相對之一第一表面與一第二表面；形成複數次矩陣電路於絕緣基板上，各次矩陣電路包含至少一薄膜電晶體；設置至少一功能晶片於第一表面上，其中功能晶片與次矩陣電路電性連接；形成多個通孔於絕緣基板並將至少一導電材料設置於該些通孔，使功能晶片經由該些次矩陣電路及導電材料電性連接至第二表面；設置一保護層於第一表面並覆蓋該些功能晶片；以及切割絕緣基板及保護層，以形成複數個電子封裝單元。

Description

電子裝置與其製造方法
本發明係關於一種電子裝置與其製造方法。
傳統的光電裝置的製造中，都是在基材上製作多個薄膜電晶體而形成薄膜電晶體基板後，利用薄膜電晶體驅動對應的光電元件。以有機發光二極體顯示裝置為例，這種以薄膜電晶體驅動有機發光二極體發光的作法，若有多種不同產品尺寸或功能時，必須針對每一種有機發光二極體裝置的產品尺寸或功能設計對應的薄膜製程，而且需使用昂貴的薄膜電晶體製程/光罩/基板/材料，十分不利於變化多樣的產品需求，應用上也相當沒有彈性。
本發明的目的為提供一種電子裝置與其製造方法。本發明不需針對每一種產品尺寸與功能設計其製程，除了可以節省昂貴的薄膜電晶體製程/光罩/基板/材料的費用而使成本較低外，更具有應用上的彈性而可適用於變化多樣的產品需求。
為達上述目的，依據本發明之一種電子裝置的製造方法，該製造方法包括：提供一絕緣基板，其中絕緣基板具有相對之一第一表面與一第二表面；形成複數次矩陣電路於絕緣基板上，各次矩陣電路包含至少一薄膜電晶體；設置至少一功能晶片於第一表面上，其中功能晶片與次矩陣電路電性連接；形成多個通孔於絕緣基板並將至少一導電材料設置於該些通孔，使功能晶片經由該些次矩陣電路及導電材料電性連接至第二表面；設置一保護層於第一表面並覆蓋該些功能晶片；切割絕緣基板及保護層，以形成複數個電子封裝單元；以及電性連接電子封裝單元之導電材料 至一驅動電路板，其中驅動電路板面向絕緣基板的第二表面，且該些功能晶片經由該些次矩陣電路及該些通孔內的導電材料電性連接至驅動電路板。
在一實施例中，於形成該些通孔的步驟中，係透過一激光照射絕緣基板，以於絕緣基板上形成該些通孔。
在一實施例中，該製造方法更包括：設置導電材料係由第二表面對該些通孔進行表面處理，以於該些通孔內形成一導電層。
在一實施例中，各次矩陣電路更包括至少一掃描線與至少一資料線，薄膜電晶體與掃描線及資料線電性連接。
在一實施例中，功能晶片包含光電晶片、熱電晶片、壓電晶片、或感測晶片。
在一實施例中，驅動電路板包含至少一驅動晶片。
在一實施例中，導電材料係利用表面貼裝技術或利用異方性導電膏貼附以電性連接至驅動電路板。
在一實施例中，絕緣基板之材質包含玻璃、樹脂、或陶瓷。
為達上述目的，依據本發明之一種電子裝置，包括一驅動電路板；以及複數個電子封裝單元設置於驅動電路板，每一個電子封裝單元包括一絕緣基板、一次矩陣電路、至少一功能晶片以及一保護層。絕緣基板具有複數通孔及相對之一第一表面和一第二表面。次矩陣電路設置於絕緣基板上，次矩陣電路包括至少一薄膜電晶體。功能晶片設置於第一表面，功能晶片經由次矩陣電路及該些通孔與驅動電路板電性連接。保護層設置於絕緣基板之第一表面並覆蓋功能晶片；其中，驅動電路板面向絕緣基板的第二表面，且該些功能晶片分別經由該些次矩陣電路及該些通孔內的導電材料電性連接至驅動電路板。
在一實施例中，絕緣基板的厚度小於50微米，薄膜電晶體的厚度小於20微米。
在一實施例中，絕緣基板之材質包含玻璃、樹脂、或陶瓷。
在一實施例中，次矩陣電路更包括至少一掃描線與至少一資料線，薄膜電晶體與掃描線及資料線電性連接。
在一實施例中，電子封裝單元包括複數功能晶片，其中，與該些功能晶片電性連接的該些次矩陣電路形成一矩陣電路。
在一實施例中，該些電子封裝單元的該些次矩陣電路組合形成一矩陣電路。
在一實施例中，驅動電路板包含至少一連接電路，連接電路包含複數連接墊及複數導線，該些連接墊與該些導線串接次矩陣電路。
在一實施例中，驅動電路板更包含至少一驅動晶片，驅動晶片經由該些連接電路電性連接該些電子封裝單元的次矩陣電路。
在一實施例中，功能晶片包含光電晶片、熱電晶片、或壓電晶片。
在一實施例中，該些電子封裝單元的其中一個的邊長大於50微米。
在一實施例中，該些電子封裝單元為個別封裝。
在一實施例中，個別封裝的電子封裝單元的該些次矩陣電路組合形成一矩陣電路。
為達上述目的，依據本發明之一種電子裝置，包括複數個電子封裝單元以及一驅動電路板。各電子封裝單元包含一絕緣基板、至少一次矩陣電路、至少一功能晶片及一保護層。絕緣基板具有複數通孔及相對之一第一表面和一第二表面。次矩陣電路設置於絕緣基板上，次矩陣電路包括至少一薄膜電晶體。功能晶片設置於絕緣基板之第一表面。保護層設置於絕緣基板之第一表面並覆蓋功能晶片。驅動電路板面對於絕緣基板之第二表面，該些功能晶片分別經由該些次矩陣電路及該些通孔與驅動電路板電性連接。
在一實施例中，該些電子封裝單元為個別封裝。
承上所述，在本發明之電子裝置與其製造方法中，通過將絕緣基板上的多個次矩陣電路和功能晶片封裝在一起，並利用導電材料使功能晶片經由該些次矩陣電路及導電材料電性連接至絕緣基板的第二表面，藉此可以達成利用同一種薄膜電晶體基板(電子封裝單元)共用於許多不同電子裝置的目的。因此，本發明不需針對每一種電子裝置的產品尺寸或 功能設計薄膜製程，除了可以節省昂貴的薄膜電晶體製程/光罩/基板/材料的費用而使成本較低外，更具有應用上的彈性而可適用於變化多樣的產品需求。
1、1a、1b:電子封裝單元
11、11a:絕緣基板
12:矩陣電路
121、121b:次矩陣電路
122:電性連接墊
123、125:金屬層
124:絕緣層
13:功能晶片
14:保護層
15:導電層
16:導電材料
2、2a:驅動電路板
21、21a、21b:驅動晶片
22:連接電路
23:基材
3、3a、3b:電子裝置
A-A、B-B:直線
C:電容
DL:資料線
E1、E2:電極
H、H1至H4:通孔
L:導線
P、P1、P2、P3:連接墊
S01至S06:步驟
S1:第一表面
S2:第二表面
SL:掃描線
T、T1、T2:薄膜電晶體
Vdd、Vss:電壓
圖1為本發明較佳實施例之一種電子封裝單元之製造方法的流程示意圖。
圖2A至圖2F分別為本發明一實施例之電子封裝單元的製造過程示意圖。
圖3A至圖3C分別為本發明另一實施例之電子封裝單元的製造過程示意圖。
圖4A為本發明一實施例之電子封裝單元與一驅動電路板配合應用的示意圖。
圖4B為本發明一實施例之多個電子封裝單元與驅動電路板的俯視示意圖。
圖5A與圖5B分別為本發明另一實施例的電子封裝單元的電路示意圖與佈局示意圖。
圖6A與圖6B分別為圖5B的電子封裝單元中，沿直線A-A與直線B-B的剖視示意圖。
圖6C與圖6D分別為圖5B之電子封裝單元沿直線B-B之剖視的不同實施態樣示意圖。
圖7為為本發明一實施例的電子裝置的佈局示意圖。
以下將參照相關圖式，說明依本發明較佳實施例之電子裝置與其製造方法，其中相同的元件將以相同的參照符號加以說明。
圖1為本發明較佳實施例之一種電子封裝單元之製造方法的流程示意圖。如圖1所示，電子封裝單元的製造方法可包括：提供一絕緣基板，其中絕緣基板具有相對之一第一表面與一第二表面(步驟S01)； 形成複數次矩陣電路於絕緣基板上，各次矩陣電路包含至少一薄膜電晶體(步驟S02)；設置至少一功能晶片於第一表面上，其中功能晶片與次矩陣電路電性連接(步驟S03)；形成多個通孔於絕緣基板並將至少一導電材料設置於該些通孔，使功能晶片經由該些次矩陣電路及導電材料電性連接至第二表面(步驟S04)；設置一保護層於第一表面並覆蓋該些功能晶片(步驟S05)；以及切割絕緣基板及保護層，以形成複數個電子封裝單元(步驟S06)。其中，絕緣基板可包含硬性基材或軟性基材。在一些實施例中，若絕緣基板為軟性基材時，為了使後續的元件可通過後續製程順利地形成在軟性基材上，且方便對於此軟性基板操作，則需先將軟性基材形成於一剛性載板上(可例如通過黏著層黏著)，且在之後的步驟，再移除上述剛性載板。不過，若絕緣基板為硬性基材時，則不需要。另外，上述的步驟順序並不一定依照S01至S06的順序，在不同的實施例中，其順序可能不同，以下會以實施例來說明。
請參照圖1並配合圖2A至圖2F，以說明上述的每個步驟。 其中，圖2A至圖2F分別為本發明一實施例之電子封裝單元1的製造過程示意圖。
首先，如圖2A所示，步驟S01為：提供一絕緣基板11，其中絕緣基板11具有相對之一第一表面S1與一第二表面S2。絕緣基板11的材質可為玻璃、樹脂、金屬或陶瓷、或是複合材質。其中，樹脂材質可具有可撓性，並可包含有機高分子材料，有機高分子材料的玻璃轉換溫度(Glass Transition Temperature,Tg)例如可介於攝氏250度至攝氏600度之間，較佳的溫度範圍例如可介於攝氏300度至攝氏500度之間。藉由如此高的玻璃轉換溫度，可於後續的製程中可直接進行薄膜製程而形成薄膜電晶體與其他元件或線路。於此，有機高分子材料可為熱塑性材料，例如為聚醯亞胺(PI)、聚乙烯(Polyethylene,PE)、聚氯乙烯(Polyvinylchloride,PVC)、聚苯乙烯(PS)、壓克力(丙烯，acrylic)、氟化聚合物(Fluoropolymer)、聚酯纖維(polyester)或尼龍(nylon)。在一些實施例中，若絕緣基板11想為一軟性基板時，可利用聚醯亞胺(PI)的材料，先將PI基材以例如膠合或塗佈方式設置，並經固化(熱固化或光固化)後形成於剛性載板上， 即形成一軟性基板。
接著，如圖2A所示，步驟S02：形成複數次矩陣電路121於絕緣基板11上，其中各次矩陣電路121可包含至少一薄膜電晶體。於此，絕緣基板11上的各次矩陣電路121可彼此連接或不連接，不連接時即為各次矩陣電路121間隔設置。另外，各次矩陣電路121更可包含交錯的第一導線和第二導線。再者，多個次矩陣電路121可定義成一矩陣電路12，於此，次矩陣電路121可為矩陣電路12的最小單位或其組合，任意複數個次矩陣電路121可組合成矩陣電路12，而組合成的矩陣電路12可為矩形、菱形、三角形、或其他凹多邊形或凸多邊形，各次矩陣電路121可包含至少一薄膜電晶體T。本實施例的薄膜電晶體T是以薄膜製程形成在絕緣基板11的上表面(第一表面S1)上為例，在不同的實施例中，薄膜電晶體T也可形成在絕緣基板11的下表面(第二表面S2)上，並不限制。次矩陣電路121除了薄膜電晶體T之外，還可包含其他的薄膜元件或線路，例如薄膜電阻、電容、導電層、金屬層、第一導線或第二導線等。在一些實施例中，絕緣基板11的厚度可小於50微米，薄膜電晶體T的厚度可小於20微米，絕緣基板11加上矩陣電路12的全部厚度例如可小於100微米，因此可使得整個電子封裝單元1易於彎折而具有可撓性。上述的薄膜製程可為半導體製程，並可包含低溫多晶矽(LTPS)製程、非晶矽(α-Si)製程或金屬氧化物(如IGZO)半導體製程，並不限制。
之後，可利用例如印刷製程製作電性連接墊122。在一些實施例中，為了方便進行後續的晶片封裝製程，可在步驟S02完成之後，先將圖2A的基板切割為適當尺寸以適用於封裝製程設備。接著，如圖2B所示，步驟S03：設置至少一功能晶片13於絕緣基板11的第一表面S1上，其中功能晶片13與次矩陣電路121電性連接。本實施例的次矩陣電路121與功能晶片13直接設置在絕緣基板11上。於此，功能晶片13可以打線接合(wire bonding)或覆晶接合(flip chip)設置於絕緣基板11的第一表面S1上，並與次矩陣電路121電性連接。在一些實施例中，功能晶片13可包含光電晶片、熱電晶片、壓電晶片或感測晶片。於此，光電晶片可包含但不限於為發光二極體晶片(LED chip)、微發光二極體晶片(microLED chip)，或是其他的光電晶片，而感測晶片可包含紅外線感測晶片、超音波感測晶片、溫度感測晶片、或影像感測器(image sensor)。當功能晶片13為光電晶片、壓電晶片或是熱電晶片時，於矩陣電路12外的控制器可藉由第一導線、第二導線以及薄膜電晶體T來控制功能晶片13的開關；當功能晶片13為感測晶片時，則由功能晶片感測到的資料，可由第一導線、第二導線以及薄膜電晶體傳送至外部。
另外，本實施例的各次矩陣電路121更可包括至少一金屬層123，金屬層123設置於絕緣基板11的第一表面S1上，而至少一電性連接墊122則形成於金屬層123上並與金屬層123連接，使功能晶片13可經由電性連接墊122與次矩陣電路121的金屬層123電性連接。於此，功能晶片13與電性連接墊122的接合方式可為打線接合(wire bonding)或覆晶接合(flip chip)、共晶接合(eutectic bonding，例如Au-Sn)、異方性導電薄膜(Anisotropic Conductive Film,ACF)接合、異方性導電塗膠(anisotropic conductive paste,ACP)接合、錫球接合或超音波接合，本發明不特別限定。 在本實施例中，功能晶片13可為光電晶片(例如為LED)，且其電極可使用覆晶接合(flip chip)設置在電性連接墊122上，以通過電性連接墊122、金屬層123與薄膜電晶體T電性連接為例。在一些實施例中，例如可通過加熱方式熔化材料為錫球或金凸塊(Au bump)等導電材料，或者利用銅膠、銀膠、或異方性導電膠(ACP)等材料，使功能晶片13的兩電極分別與電性連接墊122及金屬層123電性連接。在一些實施例中，與功能晶片13的兩電極E1、E2(圖中未標示)電連接的電性連接墊122可例如但不限於為加厚的銅膠銲墊。
如圖2C所示，步驟S04為形成多個通孔H於絕緣基板11並將至少一導電材料(未繪示)設置於該些通孔H，使功能晶片13經由該些次矩陣電路121及導電材料電性連接至第二表面S2。於此，係可透過一激光(例如雷射)照射絕緣基板11，以形成貫通第一表面S1與第二表面S2的多個通孔H。其中，激光可由第一表面S1往下照射絕緣基板11而形成通孔H；或由第二表面S2往上照射絕緣基板11而形成通孔H，以曝露出部分的金屬層123。圖2C的實施例是以激光由第二表面S2往上照射絕 緣基板11而形成通孔H為例。於此實施例中，功能晶片13的其中一電極以及薄膜電晶體T的其中兩電極(閘極與源極，或閘極與汲極)可經由通孔H填入導電材料後而電性導通至第二表面S2。另外，為了使導電材料與金屬層123的接著力較好，在一些實施例中，如圖2D所示，更可由第二表面S2對通孔H內的金屬層123進行一表面處理製程，以於通孔H內形成一導電層15，藉此提高金屬層123與導電材料的接合強度，使功能晶片13與次矩陣電路121可經由通孔H與導電材料電性連接至第二表面S2，例如電性連接至設置於第二表面S2的連接墊。其中，表面處理可為化學鍍錫、化學鍍金、及/或塗佈銅膠，並不限制。特別一提的是，在步驟S04中，若是由第二表面S2形成通孔H而且絕緣基板11的材料是軟性基材(例如PI)的話，則需在形成通孔H之前先將剛性基材移除，才能進行鑽孔製程。
接著，如圖2E所示，步驟S05為設置一保護層14於絕緣基板11之第一表面S1並覆蓋該些功能晶片13。於此，保護層14可利用樹脂轉注成型(Resin Transfer Molding)或是密封膠點膠覆蓋在該些功能晶片13上。本實施例的保護層14除了覆蓋該些功能晶片13外，更可覆蓋至少部分該些次矩陣電路121，以保護次矩陣電路121與功能晶片13，避免被異物或水氣侵入而破壞其特性。
再說明的是，在上述的步驟S03~步驟S05中，若是由第二表面S2形成通孔H的話，則可於進行功能晶片13的設置(步驟S03)後，先進行保護層14的設置(步驟S05)，再進行形成通孔H與設置導電材料的步驟S04。此外，若是由第一表面S1形成通孔H的話，則可先進行形成通孔H並填入導電材料(例如銅膠)的步驟S04之後，再進行功能晶片13的設置(步驟S03)，之後，再進行保護層14的設置(步驟S05)。
最後，如圖2F所示，步驟S06為：切割絕緣基板11及保護層14，以形成複數個個別封裝的電子封裝單元1。在一些實施例中，製造方法更可包括：電性連接導電材料至一驅動電路板(未繪示)。於此，導電材料可例如利用表面貼裝技術或利用異方性導電膏貼附以電性連接至驅動電路板。其中，驅動電路板可包含至少一驅動晶片及連接電路，且驅動晶片可藉由連接電路並經由連接墊、導電材料與次矩陣電路121驅動功能 晶片13。
請參照圖3A至圖3C所示，其分別為本發明另一實施例之電子封裝單元的製造過程示意圖。
在本實施例中，在完成上述的步驟S01與步驟S02之後，如圖3A所示，激光可由第一表面S1往下照射絕緣基板11而形成通孔H，之後，如圖3B所示，可由第一表面S1填入一導電材料16至通孔H內，使功能晶片13可經由次矩陣電路121及導電材料16電性連接至第二表面S2。於此，導電材料16例如但不限於銅膠、銀膠、錫膏或異方性導電膠(ACP)等材料經固化而成。另外，若導電材料16以銅膠為例的話，則填充在通孔H內的銅膠可部分外露於絕緣基板11的第一表面S1，以直接在絕緣基板11的第一表面S1側形成電性連接墊122的態樣，使功能晶片13與次矩陣電路121可經由電性連接墊122、通孔H內的導電材料16電性連接至第二表面S2，如圖3C所示。當然，也可在導電材料16上例如以印刷製程形成電性連接墊122，並不限制。另外，若由第一表面S1填入導電材料16(例如銅膠)至通孔H時可部份位於第二表面S2，且外露於第二表面S2的導電材料16也可再進行表面處理，防止外露的導電材料16氧化。此外，若絕緣基板11是軟性基材，且是由第一表面S1形成通孔H並填入導電材料16的話，則可在對導電材料16進行表面處理前再將剛性基材移除，或是在設置保護層14的步驟S05之後，再移除剛性基材即可。
請參照圖4A所示，其為本發明一實施例之電子封裝單元1a與一驅動電路板2配合應用的示意圖。電子裝置3a可包括電子封裝單元1a及驅動電路板2。本實施例的電子封裝單元1a可搭配一驅動電路板2。電子封裝單元1a可包括一絕緣基板11、至少一次矩陣電路121、至少一功能晶片13以及一保護層14。絕緣基板11具有複數通孔H及相對之第一表面S1和第二表面S2，次矩陣電路121設置於絕緣基板11的第一表面S1上，且次矩陣電路121可包括至少一薄膜電晶體T。功能晶片13設置於第一表面S1，且功能晶片13經由次矩陣電路121及該些通孔H與驅動電路板2電性連接。保護層14設置於絕緣基板11之第一表面S1並覆蓋功能晶片13與次矩陣電路121。另外，電子封裝單元1a的其他技術特徵可參照上述的 電子封裝單元1，在此不再贅述。
在一些實施例中，電子封裝單元1a的邊長可大於50微米。在一些實施例中，電子封裝單元1a的邊長可介於400微米~600微米之間。在一些實施例中，電子封裝單元1a可包括複數個薄膜電晶體T。在一些實施例中，電子封裝單元1a可包括複數個功能晶片13，亦即一個封裝單元內可包括有多個功能晶片13或多個薄膜電晶體T。另外，與該些功能晶片13電性連接的該些次矩陣電路121可形成一矩陣電路。在一些實施例中，也可多個電子封裝單元1a的多個次矩陣電路121組合而形成一個矩陣電路。其中，矩陣電路與驅動電路板2電性連接，以藉由驅動電路板2驅動該些電子封裝單元1a的矩陣電路中的該些功能晶片13。此外，驅動電路板2可為軟性電路板或硬性電路板，並不限制。
在本實施例中，驅動電路板2是面對絕緣基板11之第二表面S2，且功能晶片13可分別經由次矩陣電路121、該些通孔H、該些連接墊P而與驅動電路板2電性連接，使驅動電路板2可驅動電子封裝單元1a。其中，通孔H內可填滿導電材料16(例如銅膠、銀膠、錫膏或ACP等材料)，使驅動電路板2可通過該些連接墊P、該些通孔H內的導電材料16與功能晶片13及次矩陣電路121電性連接。在一些實施例中，導電材料16可例如利用表面貼裝技術(Surface Mount Technology,SMT)，或利用異方性導電膏(anisotropic conductive paste,ACP)等方式，貼附以電性連接至驅動電路板2。在一些實施例中，該些連接墊P可為導電材料16(例如銅膠)填入通孔H且外露於絕緣基板11之第二表面S2經固化而形成。換言之，該些連接墊P與導電材料16的材料可為相同。
請參照圖4B所示，其為本發明一實施例之多個電子封裝單元1a與驅動電路板2a電性連接的俯視示意圖。電子裝置3b可包括多個電子封裝單元1a及驅動電路板2a。本實施例的驅動電路板2a可包含至少一驅動晶片(於此顯示兩個驅動晶片21a、21b)、至少一連接電路22(於此顯示多個連接電路22)及一基材23，基材23可為軟性基材或硬性基材，且驅動晶片21a、21b與多個連接電路22可設置於基材23上，並面對絕緣基板11之第二表面。
多個電子封裝單元1a間隔設置於驅動電路板2a上(可依客戶端的需求，而排列成一直行、或一橫列、或行與列的矩陣狀，或是排列成多邊形或不規則狀)，且分別與驅動電路板2a電性連接。本實施例的多個電子封裝單元1a是組成行與列排列的矩陣狀，以成為一個主動矩陣式(AM)電子裝置，例如但不限於為主動矩陣式LED顯示器、主動矩陣式microLED顯示器、主動矩陣式感測器陣列、主動矩陣式天線陣列、主動矩陣式雷射陣列、主動矩陣式投影陣列、或主動矩陣式毫米波雷達陣列。
在一些實施例中，連接電路22可包含複數連接墊P與複數導線L，且連接電路22的該些連接墊P與該些導線L可串接電子封裝單元1a的次矩陣電路121。各電子封裝單元1a的功能晶片13可分別經由次矩陣電路121、通孔、連接墊P及對應的導線L(連接電路22)而分別與驅動電路板2a之對應的驅動晶片21a、21b電性連接，使驅動電路板2a可分別驅動該些電子封裝單元1a，或是接受該些電子封裝單元1a的感測資料。在一些實施例中，驅動晶片21a可例如但不限於包含掃描驅動晶片，而驅動晶片21b可例如但不限於包含資料驅動晶片，且驅動晶片21a、21b可分別通過對應連接的連接電路22驅動對應的電子封裝單元1a。其中，驅動電路板2a的連接電路22於此係以二維的虛線為例，連接電路22的複數導線L則為一段段的二維虛線，也就是說有縱向也有橫向的，但彼此未電性連接。 經由具有次矩陣電路121的電子封裝單元1a跨接後，即可組合成一個面積及形狀都更有設計自由度的矩陣式電子裝置。也就是說，廠商可自行設計所需的驅動電路板2a尺寸，再將電子封裝單元1a電性連接上去，即可完成電子裝置。電子封裝單元1a與驅動電路板2a的技術特徵可參照上述的相同元件，於此不再贅述。
圖5A與圖5B分別為本發明另一實施例的電子封裝單元1b的電路示意圖與佈局示意圖，而圖6A與圖6B分別為圖5B的電子封裝單元1b中，沿直線A-A與直線B-B的剖視示意圖。於此，圖5A之電子封裝單元1b的電路是以2T1C為例。
如圖5A與圖5B所示，在本實施例中，電子封裝單元1b的次矩陣電路121b(圖6A)包括兩個薄膜電晶體T1、T2、至少一掃描線SL、 至少一資料線DL與一電容C。薄膜電晶體T1、T2分別與掃描線SL及資料線DL電性連接，本實施例的功能晶片13例如為一發光二極體(LED，以虛線方框作表示)。電子封裝單元1b的元件連接關係可參照圖5A的電路，在此不再多作說明。此外，可通過一驅動電路板(未繪示)面對電子封裝單元1b的絕緣基板11之第二表面S2，且該些功能晶片13可分別經由次矩陣電路121b及該些通孔H與驅動電路板電性連接，使驅動電路板可通過該些連接墊P驅動電子封裝單元1b。
在圖5B中，包括有電連接至資料訊號(資料線DL)的連接墊P1、電連接至掃描訊號(掃描線SL)的連接墊P2及電連接至一電壓(Vdd)的連接墊P3。特別說明的是，在上述形成通孔H的步驟中，因為在絕緣基板11上鑽孔需一定的面積，並僅針對絕緣基板11鑽孔，若不傷害到第一表面S1側的連接墊的話，鑽孔後即可通過導電材料而導通；另外，若鑽孔後填入通孔H的導電材料是以銅膠為例的話，則填充在通孔H內的銅膠可外露於絕緣基板11的第一表面S1與第二表面S2，以直接在絕緣基板11的第一表面S1側與第二表面S2側皆形成有連接墊的情況(例如圖5B的態樣)。在此情況下，鑽孔面積可以小於或等於第一表面S1側的連接墊的面積；而位於第二表面S2側且由銅膠形成的連接墊的尺寸可以小於、等於或大於第一表面S1側的連接墊P的尺寸，並不限制。
如圖5B、圖6A與圖6B所示，掃描訊號可通過位於第二表面S2側的連接墊(未繪示)、通孔H2(及連接墊P2)與薄膜電晶體T1的閘極(金屬層123)電連接，資料訊號可通過位於第二表面S2側的連接墊(未繪示)、通孔H1(及連接墊P1)、金屬層123與薄膜電晶體T1的汲極(或源極)電連接，而電壓Vdd可通過位於第二表面S2側的連接墊(未繪示)、通孔H3(及連接墊P3)電連接至金屬層123與薄膜電晶體T2的汲極(或源極)，且另一電壓Vss(例如接地)可通過位於第二表面S2側的連接墊(未繪示)、通孔H4電連接至金屬層123與功能晶片13的電極E1。此外，電子封裝單元1b的其他技術特徵可參照上述的電子封裝單元1或1a，在此不再說明。
另外，請參照圖6C與圖6D所示，其分別為圖5B之電子 封裝單元沿直線B-B之剖視的不同實施態樣示意圖。
在圖6B中，與功能晶片13的電極E2電連接的次矩陣電路121b由絕緣基板11的第一表面S1往上依序為絕緣層124、金屬層125(薄膜電晶體T2的源極或汲極)與電性連接墊122，但在圖6C中，與功能晶片13電連接的電極E2的次矩陣電路由絕緣基板11的第一表面S1往上依序為金屬層123、金屬層125(薄膜電晶體T2的源極或汲極)與電性連接墊122(絕緣層124具有通孔，金屬層125位於通孔內)。另外，在圖6D中，與功能晶片13的電極E2電連接的次矩陣電路由絕緣基板11的第一表面S1往上依序為金屬層123與電性連接墊122(絕緣層124具有通孔，電性連接墊122位於通孔內)，且薄膜電晶體T2的源極或汲極(金屬層125)透過金屬層123與電性連接墊122及功能晶片13的電極E2電性連接。
圖7為本發明一實施例的電子裝置3的佈局示意圖。如圖7所示，在本實施例中，電子裝置3係以包括有三個並排配置且電連接的電子封裝單元1b(以矩形虛線表示)以及一驅動電路板(未顯示，但可例如圖4B的驅動電路板2a)為例，其中，驅動電路板可面對絕緣基板11a之第二表面，且該些功能晶片13可分別經由該些次矩陣電路及該些通孔內的導電材料與驅動電路板電性連接，使驅動電路板可驅動該些電子封裝單元1b。其中，驅動電路板可包括上述驅動電路板2、2a的所有技術特徵，而驅動電路板2、2a與電子封裝單元1b的技術內容已於上述中詳述，在此不再多作說明。
在一些實施例中，電子裝置3的三個電子封裝單元1b可為三個次像素，三個次像素中的三個功能晶片13可分別為紅色、藍色與綠色的LED，以形成全彩的一像素單元，藉此可構成全彩的LED顯示器，且可通過驅動電路板驅動該些電子封裝單元1b顯示影像。當然，在不同的實施例中，也可更小於或大於3個電子封裝單元1b組合成一個電子裝置，本發明並不限制。由於各電子封裝置單元1b具有次矩陣電路，而複數次矩陣電路的組合，可以驅動電路板上形成任何尺寸的主動矩陣電路以及相對應的功能晶片矩陣，藉此能控制功能晶片或是接受由功能晶片來的訊號。
承上，本案的電子封裝單元可依據電子裝置的產品應用需求 而拼接出想要的尺寸，應用彈性相當大。另外，在習知的電子裝置中，利用導線架(lead frame)進行驅動的方式皆為被動矩陣式(PM)，使得驅動IC的用量較多，但是本案由多個電子封裝單元組成的電子裝置可為主動矩陣式電子裝置，在相同解析度的情況下，驅動IC的用量可以較少，成本可較低。在一些實施例中，若電子裝置為LED或microLED背光源時，還可達成局部調光(local dimming)的功能。
此外，在傳統薄膜電晶體驅動光電元件的作法，例如以薄膜電晶體基板上的薄膜電晶體驅動有機發光二極體(OLED)發光時，需針對每一種產品的尺寸或功能進行設計而使用昂貴的薄膜電晶體製程、光罩、基板與材料，十分不利於變化多樣的產品需求。但本案將矩陣電路拆分為多個次矩陣電路，並和功能晶片封裝在一起，可以達成同一種薄膜電晶體基板(電子封裝單元)共用於許多產品的目的，藉此可解決上述問題。同時，在實施相同像素面積但不同解析度之顯示器時，本案的電子封裝單元可任意組合，較直接以大基板形成之顯示器而言，本案可省下光罩套數、降低成本。此外，所需薄膜電晶體基板的總面積(即次矩陣電路基板的面積總和)，遠小於傳統TFT矩陣基板面積的作法，更可進一步降低電子裝置的成本。因此，本案應用在製作大尺寸的電子裝置時，可使大尺寸的基板具有較佳的面積利用率，並且藉由不同的應用組合可形成多樣的尺寸，可善用薄膜電晶體基板的切割而節省製造成本。
綜上所述，在本發明之電子裝置與其製造方法中，通過將絕緣基板上的多個次矩陣電路和功能晶片封裝在一起，並利用導電材料使功能晶片經由該些次矩陣電路及導電材料電性連接至絕緣基板的第二表面，藉此可以達成利用同一種薄膜電晶體基板(電子封裝單元)共用於許多不同電子裝置的目的。因此，本發明不需針對每一種電子裝置的產品尺寸或功能設計薄膜製程，除了可以節省昂貴的薄膜電晶體製程/光罩/基板/材料的費用而使成本較低外，更具有應用上的彈性而可適用於變化多樣的產品需求。
以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專 利範圍中。
S01至S06:步驟

Claims (20)

  1. 一種電子裝置的製造方法，包括：提供一絕緣基板，其中該絕緣基板具有相對之一第一表面與一第二表面；形成複數次矩陣電路於該絕緣基板上，各該次矩陣電路包含至少一薄膜電晶體；設置至少一功能晶片於該絕緣基板的該第一表面上，其中該功能晶片與該次矩陣電路電性連接，且該功能晶片及該次矩陣電路是直接形成於該絕緣基板上；形成多個通孔於該絕緣基板並將至少一導電材料設置於該些通孔，使該功能晶片經由該些次矩陣電路及該導電材料電性連接至該第二表面；設置一保護層於該絕緣基板之該第一表面並覆蓋該些功能晶片；切割該絕緣基板及該保護層，以形成複數個個別封裝的電子封裝單元；以及電性連接該電子封裝單元之該導電材料至一驅動電路板，其中該驅動電路板面向該絕緣基板的該第二表面，且該些功能晶片經由該些次矩陣電路及該些通孔內的導電材料電性連接至該驅動電路板。
  2. 如申請專利範圍第1項所述的製造方法，其中於形成該些通孔的步驟中，係透過一激光照射該絕緣基板，以於該絕緣基板上形成該些通孔。
  3. 如申請專利範圍第1項所述的製造方法，其中設置該導電材料係由該第二表面對該些通孔進行表面處理，以於該些通孔內形成一導電層。
  4. 如申請專利範圍第1項所述的製造方法，其中各該次矩陣電路更包括至少一掃描線與至少一資料線，該薄膜電晶體與該掃描線及該資料線電性連接。
  5. 如申請專利範圍第1項所述的製造方法，其中該功能晶片包含光電晶片、熱電晶片、壓電晶片、或感測晶片。
  6. 如申請專利範圍第1項所述的製造方法，其中該驅動電路板包含至少一驅動晶片。
  7. 如申請專利範圍第6項所述的製造方法，其中該導電材料係利用表面貼 裝技術或利用異方性導電膏貼附以電性連接至該驅動電路板。
  8. 如申請專利範圍第1項所述的製造方法，其中該絕緣基板之材質包含玻璃、樹脂、或陶瓷。
  9. 一種電子裝置，包括：一驅動電路板；以及複數個個別封裝的電子封裝單元，設置於該驅動電路板，每一個該電子封裝單元包括：一絕緣基板，具有複數通孔及相對之一第一表面和一第二表面；一次矩陣電路，設置於該絕緣基板上，該次矩陣電路包括至少一薄膜電晶體；至少一功能晶片，設置於該第一表面，該功能晶片經由該次矩陣電路及該些通孔與該驅動電路板電性連接，且該功能晶片及該次矩陣電路是直接形成於該絕緣基板上；以及一保護層，設置於該絕緣基板之該第一表面並覆蓋該功能晶片；其中，該驅動電路板面向該絕緣基板的該第二表面，且該些功能晶片分別經由該些次矩陣電路及該些通孔內的導電材料電性連接至該驅動電路板。
  10. 如申請專利範圍第9項所述的電子裝置，其中該絕緣基板的厚度小於50微米，該薄膜電晶體的厚度小於20微米。
  11. 如申請專利範圍第9項所述的電子裝置，其中該絕緣基板之材質包含玻璃、樹脂、或陶瓷。
  12. 如申請專利範圍第9項所述的電子裝置，其中該次矩陣電路更包括至少一掃描線與至少一資料線，該薄膜電晶體與該掃描線及該資料線電性連接。
  13. 如申請專利範圍第9項所述的電子裝置，其包括複數功能晶片，其中，與該些功能晶片電性連接的該些次矩陣電路形成一矩陣電路。
  14. 如申請專利範圍第9項所述的電子裝置，其中該些個別封裝的電子封裝單元的該些次矩陣電路組合形成一矩陣電路。
  15. 如申請專利範圍第13項或第14項所述的電子裝置，其中該驅動電路 板包含至少一連接電路，該連接電路包含複數連接墊及複數導線，該些連接墊與該些導線串接該次矩陣電路。
  16. 如申請專利範圍第15項所述的電子裝置，其中該驅動電路板更包含至少一驅動晶片，該驅動晶片經由該些連接電路電性連接該些個別封裝的電子封裝單元的該次矩陣電路。
  17. 如申請專利範圍第9項所述的電子裝置，其中該功能晶片包含光電晶片、熱電晶片、壓電晶片、或感測晶片。
  18. 如申請專利範圍第9項所述的電子裝置，其中該些個別封裝的電子封裝單元的其中一個的邊長大於50微米。
  19. 如申請專利範圍第9項所述的電子裝置，其中該些個別封裝的電子封裝單元的該些次矩陣電路組合形成一矩陣電路。
  20. 一種電子裝置，包括：複數個個別封裝的電子封裝單元，各該電子封裝單元包含：一絕緣基板，具有複數通孔及相對之一第一表面和一第二表面，至少一次矩陣電路，設置於該絕緣基板上，該次矩陣電路包括至少一薄膜電晶體；至少一功能晶片，設置於該絕緣基板之該第一表面，且該功能晶片及該次矩陣電路是直接形成於該絕緣基板上；及一保護層，設置於該絕緣基板之該第一表面並覆蓋該功能晶片；以及一驅動電路板，面對於該絕緣基板之該第二表面，該些功能晶片分別經由該些次矩陣電路及該些通孔與該驅動電路板電性連接。
TW106145374A 2017-12-22 2017-12-22 電子裝置與其製造方法 TWI745515B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW106145374A TWI745515B (zh) 2017-12-22 2017-12-22 電子裝置與其製造方法
CN201811422652.9A CN109962082A (zh) 2017-12-22 2018-11-27 电子封装单元与其制造方法及电子装置
US16/220,610 US10797034B2 (en) 2017-12-22 2018-12-14 Electronic device having individual wrapping of electronic package units and manufacturing method thereof
EP18212887.6A EP3503182B1 (en) 2017-12-22 2018-12-17 Electronic device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106145374A TWI745515B (zh) 2017-12-22 2017-12-22 電子裝置與其製造方法

Publications (2)

Publication Number Publication Date
TW201929215A TW201929215A (zh) 2019-07-16
TWI745515B true TWI745515B (zh) 2021-11-11

Family

ID=64959120

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106145374A TWI745515B (zh) 2017-12-22 2017-12-22 電子裝置與其製造方法

Country Status (4)

Country Link
US (1) US10797034B2 (zh)
EP (1) EP3503182B1 (zh)
CN (1) CN109962082A (zh)
TW (1) TWI745515B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI804122B (zh) * 2021-12-21 2023-06-01 友達光電股份有限公司 顯示裝置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI667643B (zh) * 2018-04-18 2019-08-01 英屬開曼群島商錼創科技股份有限公司 微型發光二極體顯示面板
CN110660824A (zh) * 2018-06-29 2020-01-07 启耀光电股份有限公司 电子装置及其制造方法
EP3588478B1 (en) * 2018-06-29 2022-03-23 GIO Optoelectronics Corp. Electronic device
JP7004921B2 (ja) * 2019-04-26 2022-01-21 日亜化学工業株式会社 発光モジュールの製造方法及び発光モジュール
CN112701444B (zh) * 2019-10-22 2022-06-28 华为技术有限公司 天线、天线封装方法及终端
TWI736051B (zh) 2019-12-06 2021-08-11 啟耀光電股份有限公司 電子裝置
CN113013131A (zh) * 2019-12-20 2021-06-22 群创光电股份有限公司 发光装置及包含其的拼接式显示器
JP7402706B2 (ja) * 2020-02-10 2023-12-21 アオイ電子株式会社 発光装置の製造方法、および発光装置
CN111341768B (zh) * 2020-03-06 2022-01-11 弘凯光电(深圳)有限公司 一种传感模组
CN113451494B (zh) * 2020-05-09 2022-09-27 重庆康佳光电技术研究院有限公司 一种led背板
TWI751554B (zh) * 2020-05-12 2022-01-01 台灣愛司帝科技股份有限公司 影像顯示器及其拼接式電路承載與控制模組
TW202203707A (zh) * 2020-07-07 2022-01-16 啟耀光電股份有限公司 電子裝置
WO2022041176A1 (zh) * 2020-08-31 2022-03-03 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN114765924B (zh) * 2020-12-30 2024-03-22 方略电子股份有限公司 电子装置
TWI742991B (zh) * 2021-01-20 2021-10-11 啟耀光電股份有限公司 基板結構與電子裝置
JP2023043862A (ja) * 2021-09-16 2023-03-29 方略電子股▲ふん▼有限公司 電子装置
CN114999339B (zh) * 2022-05-30 2023-12-05 安徽精卓光显技术有限责任公司 显示面板、显示屏及电子设备
US20230395484A1 (en) * 2022-06-01 2023-12-07 Innolux Corporation Electronic device and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7683981B2 (en) * 2006-02-23 2010-03-23 Samsung Electronics Co., Ltd. Light emitting diode substrate, method of manufacturing the same, and liquid crystal display device using the same
US9478583B2 (en) * 2014-12-08 2016-10-25 Apple Inc. Wearable display having an array of LEDs on a conformable silicon substrate

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100703446B1 (ko) 2006-02-21 2007-04-03 삼성에스디아이 주식회사 유기 전계 발광표시장치의 제조방법
EP2172804B1 (en) * 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
KR101269812B1 (ko) * 2009-09-04 2013-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 패널, 표시 모듈, 전자 기기 및 표시 장치
KR101648200B1 (ko) * 2009-10-22 2016-08-12 삼성전자주식회사 이미지 센서 및 그 제조 방법
CN103094287B (zh) * 2013-01-31 2015-12-09 北京京东方光电科技有限公司 阵列基板及其制备方法、显示装置
TWI696023B (zh) * 2014-02-28 2020-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法及電子裝置的製造方法
KR102367274B1 (ko) * 2014-06-25 2022-02-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시패널과 그 제조방법
US9438184B2 (en) * 2014-06-27 2016-09-06 Freescale Semiconductor, Inc. Integrated passive device assemblies for RF amplifiers, and methods of manufacture thereof
US9825202B2 (en) * 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
JP6761351B2 (ja) * 2015-01-29 2020-09-23 ソニーセミコンダクタソリューションズ株式会社 表示装置
KR102289838B1 (ko) * 2015-04-28 2021-08-13 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102317720B1 (ko) * 2015-04-29 2021-10-26 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US10026721B2 (en) * 2015-06-30 2018-07-17 Apple Inc. Electronic devices with soft input-output components
TWI588984B (zh) 2016-03-14 2017-06-21 群創光電股份有限公司 顯示裝置
KR101760317B1 (ko) * 2016-05-02 2017-07-21 순천대학교 산학협력단 발광장치
CN105789225B (zh) * 2016-05-30 2019-10-25 京东方科技集团股份有限公司 阵列基板母板及其制作方法、显示装置及其制作方法
US10217678B2 (en) * 2016-06-14 2019-02-26 Innolux Corporation Display device and method of manufacturing the display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7683981B2 (en) * 2006-02-23 2010-03-23 Samsung Electronics Co., Ltd. Light emitting diode substrate, method of manufacturing the same, and liquid crystal display device using the same
US9478583B2 (en) * 2014-12-08 2016-10-25 Apple Inc. Wearable display having an array of LEDs on a conformable silicon substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI804122B (zh) * 2021-12-21 2023-06-01 友達光電股份有限公司 顯示裝置

Also Published As

Publication number Publication date
TW201929215A (zh) 2019-07-16
US20190198490A1 (en) 2019-06-27
EP3503182B1 (en) 2022-05-04
EP3503182A1 (en) 2019-06-26
US10797034B2 (en) 2020-10-06
CN109962082A (zh) 2019-07-02

Similar Documents

Publication Publication Date Title
TWI745515B (zh) 電子裝置與其製造方法
TWI748166B (zh) 電子裝置及其製造方法
US10403650B2 (en) Electronic device and manufacturing method thereof
TWI646873B (zh) 電子裝置與其製造方法
US12080836B2 (en) Electronic device
KR102322539B1 (ko) 반도체 패키지 및 이를 포함하는 디스플레이 장치
US10615185B2 (en) Display apparatus and manufacturing method thereof
EP3588478B1 (en) Electronic device
US11075330B2 (en) Package structure and electronic device
CN110660824A (zh) 电子装置及其制造方法
TWI736051B (zh) 電子裝置
CN217134373U (zh) 具有主动型元件的发光基板
TWI744893B (zh) 電子裝置及其製造方法
US20220013513A1 (en) Electronic device
CN113921510A (zh) 电子装置
CN111508848A (zh) 电子封装件及其制造方法
CN110035604A (zh) 软性电路板、电子装置及其制造方法