TWI298223B - Data recovery circuit, phase detection circuit and method for detecting and correcting phase conditions - Google Patents

Description

1298223 玖、發明說明 【發明所屬之技術領域】 本發明係關於一種資料回復電路，特別係關於一種在資 料回復電路中用於消除取樣時脈之相位誤差的電路與方 法0 【先前技術】 數位影像介面（DVI; Digital Visual Interface)係為一 種數位顯示介面標準，其係由多家電腦與繪囷卡大廠所共 同發展之介面。由於DVI標準的傳輸速率快，且數位方式 之傳輸可達到較佳的顯示效果，因此可預見其未來將成為 廣泛使用之影像顯示的標準介面。 囷1例示一 DVI顯示系統之資料傳輸架構，其主要可分 為一電腦主機端10與一顯示器端20。在電腦主機端1〇 中’一繪圖卡12係用於產生紅、綠、藍三原色個別之8 位元影像信號R[0:7]、G[0:7]與B[0:7]。根據DVI之標準， 此等8位元影像信號被傳輸至一 DVI編碼器14進行編碼， 轉換成 10 位元 DVI 影像信號 r，[〇:9]、G，[0:9；^B，[0:9]。 接著，一 DVI發送器16將此等1〇位元DVI影像信號轉換 成串列之差動影像號[R+:R-]、[(}+:(}-]與，並透 過一 DVI傳輸線18傳送至顯示器端20。此三原色之差動 影像信號係分別利用一對信號線傳送。此外，由於將10 位元DVI影像信號轉換成差動影像信號係經過一並列至串 列之轉換，因此，三原色之差動影像信號應以十倍的速度 傳送。然而，DVI發送器16所產生之差動時脈信號 1298223 [CK+:CK_]仍係以原速度傳送。在圖1中，僅以一 DVI傳 輸線18代表所有差動傳輸線。顯示器端20的一 DVI接收 器22係用於接收差動影像信號，並將其回復成10位元DVI 影像信號。接著，利用一 DVI解碼器24將10位元DVI 影像信號轉換成8位元影像信號，即可將影像資料顯示於 一顯示器面板（圖未示）上。 為了將所接收之差動影像信號回復，DVI接收器22中必 須設置一資料回復電路，利用所接收之時脈信號產生一取 樣時脈，來取樣所接收之差動影像信號，以獲得回復資料 信號。習知串列傳輸之資料取樣方法係顯示於圖3(a)，一 頻率與輸入資料30相同之時脈信號32係用於取樣輸入資 料30。時脈信號32之上升邊緣係大約地對準輸入資料30 每一資料位元之中央部位36，以確保能獲得正確的取樣 值。然而，由於DVI資料傳輸係以極高之速率進行，例如 頻率約為數十億赫茲（GHz)，產生此種高頻取樣時脈相當 困難。再者，在頻率高達數十億赫茲（GHz)之資料傳輸 中，傳輸資料信號極易受到抖動（jitter)與高頻反射干擾 的影響，使得一資料位元的有效取樣區間大幅減小。此種 情形係顯示於圖2,受到反射干擾28a的影響，一週期為T 之資料位元28的有效取樣區間縮小成僅剩T/2。當取樣時 脈產生偏移時，亦即，如圖3(b)所示，取樣時脈34與輸入 資料30不同相，使其取樣邊緣之位置38未對準輸入資料 30資料位元之中央部位36，則很可能會得到錯誤的取樣。 因此，亟需要發展出一種適合用於高頻串列傳輸之資料 1298223 回復電路，其可使用較低頻率之取樣時脈信號進行取樣， 並可確保取樣時脈之取樣邊緣隨時對準所欲取樣之資料位 元的中央部位。 【發明内容】 本發明之目的在於提供一種資料回復電路，其具有可操 作於較低頻率之取樣電路，因此可應用於高頻串列傳輸之 資料回復。 本發明之另一目的在於提供一種資料回復電路，其具有 一相位誤差偵測與修正電路，可動態地控制取樣時脈信號 之相位，確保其取樣邊緣隨時對準所欲取樣之資料位元的 中央部位，以獲得最正確之回復資料。 為達成上述目的，本發明之資料回復電路包含：一時脈 產生器，用於產生一第一組取樣時脈與一第二組取樣時 脈，其可受控於一相位修正控制信號，而改變所產生之第 一組取樣時脈與第二組取樣時脈之相位；一資料與時脈取 樣電路，其可利用第一組取樣時脈對一輸入資料序列之鄰 近每一資料位元中央部位進行取樣，而產生一第一取樣資 料序列，並利用第二組取樣時脈對輸入資料序列之鄰近每 松鄰二資料位元間轉態部位進行取樣，而產生一第二取樣 資料序列；及一相位誤差偵測與修正電路，其可判別第二 取樣資料序列中之每一位元以及第一取樣資料序列中對應 之前、後相鄰之二位元的相似性，若較相似於對應二位元 之前者，則判定取樣時脈之相位為提前，若較相似於對應 二位元之後者，則判定取樣時脈之相位為遲延，根據提前 1298223 或遲延之判定結果，相位誤差偵測與修正電路可產生相位 修正控制信號輸出至時脈產生器，以對取樣時脈之相位進 行向後調整或向前調整。 【實施方式】 為能讓貴_查委員能更瞭解本發明之技術内容，特舉一 較佳具體例說明如下。 請再次參照圓1，並同時參照圓4與圓5。圖4顯示本發 明之資料回復電路40之較佳具體例的示意方塊圖。資料回 復電路40主要包含一時脈產生器42、一資料與時脈取樣 電路44及一相位誤差偵測與修正電路48 ^此外，並設置 一解多工器46 ,耦接於資料與時脈取樣電路44及相位誤 差偵測與修正電路48之間。

透過圖1之DVI傳輸線18從電腦主機端10傳送至顯示 器端20之差動時脈信號[CK+:CK·]，係耦接至時脈產生器 42。時脈產生器42可利用所接收之差動時脈信號 [CK+:CK-]，來產生頻率為差動時脈信號[ck+:CK-]之五倍 的一第一組取樣時脈與一第二組取樣時脈，其中，第一組 取樣時脈包括一第一時脈信號CKI與一第三時脈信號 CKIZ，第二組取樣時脈包括一第二時脈信號Ckq與一第 四時脈信號CKQZ。如先前圖1中所述，三原色之差動影 像號[R+:R-]、[G+:G-]與[Β+·Β-]係以十倍的速度傳送， 因此本發明之資料回復電路40中所使用之第一組取樣時 脈CKI、CKIZ與第二組取樣時脈CKQ、CKQZ的頻率僅 為輸入資料的一半。四時脈信號CKI、CKIZ、CKQ、CKQZ 1298223 之波形係顯不於圖5中。第一時脈信號CKI與第二時脈信 號CKQ之相位實質上相差90度，本例中，第一時脈信號 cki之相位領先第二時脈信號CKq。第三時脈信號CKIZ 係為第一時脈信號CKI之反向信號，亦即，相位相差180 度。第四時脈信號CKQZ之相位則與第二時脈信號CKQ 相差180度。一種用於產生相位相差9〇度之二時脈信號的 範例電路係揭示於同一申請人於92年7月23日所提出之 中華民國發明專利申請案第092120139號。此外，亦可使 用其他電路來產生上述之四時脈信號。 資料與時脈取樣電路44係連接於時脈產生器42，其可 利用時脈產生器42所產生之四時脈信號CKI、CKIZ、 CKQ、CKQZ來取樣一輸入資料序列Ιη[η] 50。為了簡化說 明起見，此處僅以輸入資料序列Ιη[η]代表圖1中所述三原 色之差動影像信號[R+:R-]、[G+:G-]與[Β+:Β·]其中的任何 一者。資料與時脈取樣電路44係設計成利用第一時脈信號 CKI之上升邊緣來取樣輸入資料序列Ιη[η] 50之偶數位元 Ιη[0]、Ιη[2]、…之鄰近中央部位52a，產生圖5所示之取 樣資料序列D-cki，並利用第三時脈信號CKIZ之上升邊緣 來取樣輸入資料序列In[n] 50之奇數位元“Π]、In[3]、… 之鄰近中央部位52b，產生取樣資料序列D-ckiz。並且， 資料與時脈取樣電路44可利用第二時脈信號CKQ之上升 邊緣來取樣輸入資料序列In[n] 50之偶數位元至奇數位元 之間的鄰近轉態部位54a，產生取樣資料序列Q-ckcl ’並利 用第四時脈信號CKQZ之上升邊緣來取樣輸入資料序列 1298223

In[n] 50之奇數位元至偶數位元之間的鄰近轉態部位 54b，產生取樣資料序列Q-ckqz。取樣資料序列D-cki與 取樣資料序列D_ckiz結合形成一第一取樣資料序列 D[n]，而取樣資料序列Q-ckq與取樣資料序列（^(；1〇12結合 形成一第二取樣資料序列Q[n]。 雖然本具體例中係使用四時脈信號CKI、CKIZ、CKQ、 CKQZ之上升邊緣來取樣輸入資料序列In[n]，然其僅係舉 例說明，而非限制本發明之範圍。在其他具艘例中，亦可 僅使用二相位相差90度之時脈信號cki、cKQ進行取樣， 在此種情況中’可同時利用時脈信號CKI、CKQ之上升邊 緣與下降邊緣做為取樣邊緣。另一種方式，可使用頻率與 輸入資料序列相同、且相位相差18〇度之二時脈信號，來 分別取樣每一資料位元的中央部位及二相鄰資料位元之間 的轉態部位。此外，亦可使用其他頻率及其他數量之時脈 信號，只要可達到上述之取樣效果即可。 解多工器46係連接於資料與時脈取樣電路44之輸出 端，其係為一 1:8解多工器，可將資料與時脈取樣電路44 所產生之第一取樣資料序列D[n]與第二取樣資料序列Q[n] 從串列信號轉換成並列信號，即第一取樣資料序列Dbus 與第二取樣資料序列Qbus，同時使其頻率降為原來的 1 /8。經轉換之第一取樣資料序列Dbus可供輸出進行後續 之資料回復步驟。此處之1:8解多工器之設置係為了便於 後續資料回復處理，其僅為舉例性質，而非限制性。亦可 將此1:8解多工器替換成1:4、1:16或其他解多工器，或者， 12 1298223 亦可不設置解多工器。 相位誤差偵測與修正電路48係連接於解多工器扑之輸 出端，接收巳轉換成並列信號之第一取樣資料序列 與第二取樣資料序列Qbus。相位誤差偵測與修正電路48 可根據第一取樣資料序列Dbus與第二取樣資料序列QbM 而判斷時脈信號CKI、CKIZ、CKQ、CKQZ之相位是否具 有偏移，如具有偏移，其可產生一相位修正控制信號至時 脈產生器42,以適當地調整時脈信號cki、CKIZ、CKQ、 CKQZ之相位’使得第二時脈信號CKQ與第四時脈信號 CKQZ之取樣邊緣對準二相鄰資料位元之間的轉態部位， 藉此可確保第一時脈信號CKI與第三時脈信號CKIZ之取 樣邊緣對準每一資料位元之中央部位，以獲得最正確之回 復資料。 相位誤差偵測與修正電路48之相位判別原理係說明如 下。當第二時脈信號CKQ與第四時脈信號CKQZ之取樣 邊緣對準之轉態部位恰有發生轉態時，亦即，其所對應前、 後二相鄰資料位元之其中一位元為”1”而另一位元為”〇”， 則其所獲得之取樣值為”1”的機率應相等於取樣值為”0”的 機率。因此，參照圖5之時序圖中的第一取樣資料序列D[n] 與第二取樣資料序列Q[n]，若第二時脈信號CKQ與第四 時脈信號CKQZ之取樣邊緣向左偏移，而未對準二相鄰資 料位元之間的轉態部位，則其所獲得之取樣值將有較大的 機率會相同於對應二相鄰資料位元的前者’亦即’ 相 同於D[〇]、Q[l]相同於DH]、Q[2]相同於D[2]…。若第二 13 1298223 時脈信號CKQ與第四時脈信號CKQZ之取樣邊緣向右偏 移，而未對準二相鄰資料位元之間的轉態部位，則其所獲 得之取樣值將有較大的機率會相似於對應二相鄰資料位元 的後者，亦即，Q[0]相同於D[l]、Q[l]相同於D[2]、Q[2] 相同於D[3]...。利用此原理，在相位誤差偵測與修正電路 48中，可判別第二取樣資料序列Q[n]中之每一位元以及第 一取樣資料序列D[n]中對應前、後相鄰之二位元的相似 性，並定義相似於前者之狀態表示第二時脈信號CKQ與 第四時脈信號CKQZ之取樣邊緣「提前」（即向左偏移）， 而相似於後者之狀態表示第二時脈信號CKQ與第四時脈 信號CKQZ之取樣邊緣「遲延」（即向右偏移）。依據「提 前」或「遲延」之判別結果，產生相位修正控制信號輸出 至時脈產生器42，以對取樣時脈CKQ與CKQZ進行向後 修正或向前修正。 參照圖6,其顯示本發明相位誤差偵測與修正電路48之 較佳具體例的電路方塊圖。如圖所示，相位誤差偵測與修 正電路48包含一提前/遲延判別電路482、一提前/遲延累 計電路483與一低通濾波器489。經1:8解多工器46轉換 之第一取樣資料序列Dbus與第二取樣資料序列Qbus饋入 提前/遲延判別電路482，以8個取樣資料位元為一組之方 式，判別第二取樣資料序列Qbus中每一位元係相似於第 一取樣資料序列Dbus中對應二相鄰位元的前者或後者， 並根據判別結果而產生一提前信號Early或一遲延信號 Late。提前/遲延判別電路482之詳細電路結構係說明如下。 1298223 請參照圓7 ’其例示圖6中提前/遲延判別電路482之較 佳具體例的電路囷。當第一取樣資料序列Dbus中的一組8 位元取樣資料與第二取樣資料序列Qbus中的一組8 位元取樣Q[〇:7]資料饋入提前/遲延判別電路482時，其中 之取樣資料D[0:7]與Q[0:6]係連同D_正反器72a與72b中 所留置之前一組取樣資料之最後一位元D，[7]與Q，[7]—同 送入一相似性偵測電路74進行相似性的判別。相似性摘測 電路74之較佳具體例的電路圖係顯示於圖8，其包含8個 相似性偵測單元74丨〜748，每一相似性偵測單元741〜748 可偵測第一取樣資料序列中的取樣資料D，[7]與D[0:7]中 之二相鄰位元是否相同（亦即偵測其是否發生轉態），在其 為不相同的情況下（亦即有發生轉態），偵測第二取樣資料 序列中對應該轉態之位元係相同於二相鄰位元之前者或後 者’而針對該對應轉態之位元產生一相似性信號early [η] 或late[n]。以相似性偵測單元742為例，在D[〇]9tD[l]的 情況下，即D[0]與D[l]之間發生轉態，此時若q[〇]=d[〇]， 則相似性信號early[l]=l而iate[i]=〇，反之若， 則相似性信號early[l]=〇而iate[i]=i。在d[〇]=d[1]的情 況下，由於未發生轉態，無法判別取樣時脈之取樣邊緣為 提前或遲延，故eady[l]與late[1]均為以此方式所產生 之二組8位元相似性信號eariy[〇:7]與late[〇:7]被饋入一提 前/遲延決定電路75中，其包含二計數器76a與76b，可 分別計算一組8位元相似性信號early[〇:7】與一組8位元相 似性信號late[0:7]中值為”ι”的次數N-early與N-late。提 15 1298223 前/遲延決定電路75又包含一比較電路78，用於比較次數 N-early與N-late的大小。當N-early>N-late時，表示在此 一組判別中，取樣資料Q[n]較相似於第一取樣資料序列對 應二相鄰位元的前者，因此輸出提前信號Early= 1 ;反之， 當N-early<N-late時，貝丨J輸出遲延信號Late=l 〇若 N-early=N_late，無法判別取樣時脈之取樣邊緣為提前或遲 延，故提前信號Early與遲延信號Late均為0。 請再次參照圖6，提前/遲延判別電路482所產生之提前 信號Early與遲延信號Late被進一步送至提前/遲延累計電 路483進行累計。提前/遲延累計電路483具有一多工器 484,當提前信號Early為”1”而遲延信號Late為”0”時，其 輸出值為”1”，當提前信號Early為”0”而遲延信號Late 為”1”時，其輸出值為”-1”，當提前信號Early與遲延信號 Late均為”0”時，其輸出值為”0”。提前/遲延累計電路483 又包含一加法器486與一例如為20位元之暫存器488。加 法器486可對多工器484之輸出值（-1、0、1)與暫存器 488所儲存之累計值進行加法運算，產生一新的累計值儲 存於暫存器488中，做為一提前/遲延累計信號。藉此，每 當提前/遲延累計電路483接收到一提前信號Early時，則 可對累計值進行加一運算，而接收到一遲延信號Late時， 則可對累計值進行減一運算。 提前/遲延累計電路483之輸出端係連接至低通濾波器 489。在經過一預定時間之後、或經過一預定次數之累計運 算之後，低通濾波器489可檢查提前/遲延累計信號。若提 16 1298223 前/遲延累計信號為正值，則表示提前信號Early之次數多 於遲延信號Late之次數，因此判定第二時脈信號CKQ與 第四時脈信號CKQZ之取樣邊緣為「提前」，故低通濾波 器489產生一相位修正控制信號輸出至時脈產生器42,以 對取樣時脈CKQ與CKQZ進行適當的向後修正。相反地， 若提前/遲延累計信號為負值，則表示遲延信號Late之次 數多於提前信號Early之次數，因此判定第二時脈信號 CKQ與第四時脈信號CKQZ之取樣邊緣為「遲延」，故低 通濾波器489產生一相位修正控制信號輸出至時脈產生器 42，以對取樣時脈CKQ與CKQZ進行適當的向前修正。 當提前/遲延累計信號為零的情況，則不進行任何修正。每 當低通濾波器489檢查提前/遲延累計信號之後，便將暫存 器之累計值歸零，以便進行後續之累計。關於低通濾波器 489檢查提前/遲延累計信號之時間點，較佳係選擇於非傳 送顯示資料之空白區間（blank period )進行，以避免影響 顯示品質。在實際應用中，當初始系統尚未達到穩定狀態 時，低通濾波器489可較頻繁地檢查提前/遲延累計信號， 並執行相位修正，例如，每100〜200次累計即進行檢查； 而，當經過一段時間使系統達到穩定狀態時，則可降低檢 查的頻率，例如，每600〜1000次累計才進行檢查。 上述具體例僅為例示性說明本發明之原理及其功效，而 非用於限制本發明之範圍。任何熟於此項技藝之人士均可 在不違背本發明之技術原理及精神下，對具體例作修改與 變化。本發明之權利保護範圍應如後述之申請專利範圍所 17 1298223 述。 【圓式簡單說明】 圖1係為一 DVI顯示系統之資料傳輸架構圖。 圖2顯示高頻傳輸資料受干擾之示意圖。 囷3(a)與3(b)顯示習知技術之串列資料取樣方法，其中 圓3(a)之取樣時脈不具有相位偏移，而圖3(b)之取樣時脈 具有相位偏移。 圓4係為本發明之資料回復電路之較佳具艎例的示意方 塊囷。 圖5係為本發明資料回復電路中各信號之時序圖。 圖6係為本發明相位誤差偵測與修正電路之較佳具體例 的電路方塊圖。 圖7係為圖6中提前/遲延判別電路之較佳具體例的電路 圖。 圖8係為圖7中相似性偵測電路之較佳具體例的電路圖。 (元件符號說明） 10 ·· 電腦主機端 12 ： 繪圖卡 14 ·· DVI編碼器 16 ： DVI發送器 18 ： DVI傳輸線 20 ： 顯示器端 22 ： DVI接收器 24 ： DVI解碼器 28 ·· 資料位元 28a :反射干擾 30 ： 輸入資料 32 ： 時脈信號 34 ·· 取樣時脈 36 ： 資料位元之中央部位 38 ： 取樣邊緣之位置 40 ： 資料回復電路 1298223 42:時脈產生器 44:資料與時脈取樣電路 46 :解多工器 48 :相位誤差偵測與修正電路 482 :提前/遲延判別電路 483 :提前/遲延累計電路 484 :多工器 486 :加法器 488 ··暫存器 489 :低通濾波器 50 :輸入資料序列 52a :鄰近中央部位 52b :鄰近中央部位 54a :鄰近轉態部位 54b :鄰近轉態部位 72a :D-正反器 72b : D-正反器 74 ： 相似性偵測電路 741〜748 :相似性偵測單元 75 :提前/遲延決定電路 76a :計數器 76b :計數器 78 ： 比較電路 19

Claims (1)

1. 聰,/厶、丨 7、 拾、申請專利範圍 1· 一種資料回復電路，包含： 一時脈產生器，其可產生一第一組取樣時脈與一第二 組取樣時脈，用於對一輸入資料序列進行取樣，該第一 組取樣時脈之每一個取樣邊緣與該第二組取樣時脈之 每一個取樣邊緣彼此交替相間，且彼此之間隔係為該輸 入資料序列之週期的一半，該時脈產生器可受控於一相 位修正控制信號，而改變該第一組取樣時脈與該第二組 取樣時脈之相位； 一資料與時脈取樣電路，其接收該輸入資料序列及該 第一組取樣時脈與該第二組取樣時脈，以該第一組取樣 時脈對該輸入資料序列進行取樣，而產生一第一取樣資 料序列，並以該第二組取樣時脈對該輸入資料序列進行 取樣，而產生一第二取樣資料序列；及 一相位誤差偵測與修正電路，耦接至該資料與時脈取 樣電路，其可判別該第二取樣資料序列中之每一位元以 及該第一取樣資料序列中對應取樣邊緣與該每一位元 之取樣邊緣前、後相鄰之二位元的相似性，並依據判別 結果而產生該相位修正控制信號。 2.如申請專利範圍第i項之資料回復電路，其中，該第一 取樣資料序列係做為資料回復輸出。 3·如申請專利範圍第1項之資料回復電路，其中該第一 組取樣時脈與該第二組取樣時脈之頻率相同，且^該 輸入資料序列之頻率的一半。 20 1298223 4.如申請專利範圍第3項之資料回復電路，其中，該第一 組取樣時脈係包含一第一時脈信號，該第二組取樣時脈 係包含一第二時脈信號，該第一時脈信號與該第二時脈 信號之相位相差90度，且該第一時脈信號與該第二時 脈信號之上升邊緣與下降逄緣均做為該取樣邊緣。 5·如申請專利範圍第3項之資料回復電路，其中，該第- 組取樣時脈係包含-第一時脈信號與一第三時脈信

   號，該第二組取樣時脈係包含一第二時脈信號與一第四 時脈信號，該第一時脈信號與該第二時脈信號之相位相 差9〇度，且該第三時脈信號與該第四時脈信號之相位 刀别和該第脈號與該第二時脈信號之相位相差 180 度。 •如申請專利範圍第5項之資料回復電路，其中，該第 至第四時脈&號之上升邊緣做為該取樣邊緣。 該第 7·如申請專利範圍第5項之資料回復電路，其中

   =四時脈信號之下降邊緣做為該取樣邊緣。 .申請專利範圍第！項之資料回復電 二取:時脈與該第二組取樣時脈之頻等: 輸入資料序列之頻率。 且等於 9. ΠΓ=圍第1項之資料回復電路，其又包含-測與修正電路=資Γ時脈取樣電路與該相位誤差 二取樣資料序列==將該第一取樣資料序列與該 10. 如申請專利範i第？信號轉換為並列信號。 圍第1項之資料回復電路，其中，該相 21 1298223 誤差偵測與修正電路包含： 一提前/遲延判別電路，接收該第一取樣資料序列與 該第二取樣資料序列，判別該第二取樣資料序列中之每 一位元以及該第一取樣資料序列中對應取樣邊緣與該 每一位元之取樣邊緣前、後相鄰之二位元的相似性，而 選擇性地產生一提前信號或一遲延信號； 一提前/遲延累計電路，接收複數個該提前信號與該 遲延信號，並根據其累計之結果，而產生一提前/遲延 累計信號；及 一低通濾波器，接收該提前/遲延累計信號，而產生 該相位修正控制信號。 11·如申請專利範圍第1〇項之資料回復電路，其中，該提 前/遲延判別電路包含： 一相似性偵測電路，偵測該第一取樣資料序列中之該 前、後相鄰之二位元是否相同，在其為不相同的情況 下’摘測該第二取樣資料序列中之該每一位元係相同於 該二位元之前者或後者，而產生該每一位元之相似性信 號；及 一提前/遲延決定電路，接收一預定數量位元之相似 性#號’比較相同於前者與相同於後者之次數，而選擇 性地產生該提前信號或該遲延信號。 12·如申請專利範圍第1〇項之資料回復電路，其中，該提 刖/遲延累計電路’係根據所接收之該提前信號或該遲延 信號’而對於—累計值進行加-運算或減-運算，做為 22 1298223 該提前/遲延累計信號，而，該低通濾波器係根據該提前 /遲延累計電路進行一預定次數之累計運算後所得到之 該提前/遲延累計信號的正負，而產生該相位修正控制信 號。 13· —種相位誤差偵測電路，用於在一資料回復電路中偵測 一第一組取樣時脈與一第二組取樣時脈之相位狀態，該 第一組取樣時脈係用於對一輸入資料序列之鄰近每一 資料位元中央部位進行取樣，產生一第一取樣資料序 列，而該第二組取樣時脈係用於對該輸入資料序列之鄰 近每相鄰二資料位元間轉態部位進行取樣，產生一第二 取樣資料序列，該相位誤差偵測電路包含： 一提前/遲延判別電路，其接收該第一取樣資料序列 與該第一取樣資料序列》包含： 一相似性偵測電路，具有複數個相似性偵測單元， 分別用於偵測該第二取樣資料序列中複數個位元之 每一位元係相同於該第一取樣資料序列中對應之二 相鄰位元的前者或後者，而產生複數個相似性信號； 及 一提前/遲延決定電路，接收該複數個對應於該每 一位元之栢似性信號，比較相同於前者與相同於後者 之次數’而選擇性地產生一提前信號或一遲延信號。 14·如申請專利範圍第13項之相位誤差偵測電路，其又包 含一提前/遲延累計電路，接收複數個該提前信號與該遲 延信號，並根據其累計之結果，而產生一提前/遲延累計 23 1298223 信號。 15·如申請專利範圍第14項之相位誤差偵測電路，其中， 該提前/遲延累計電路係根據所接收之該提前信號或該 遲延信號，而對於一累計值進行加一運算或減一運算， 做為該提前/遲延累計信號。 16· —種相位誤差偵測電路，用於在一資料回復電路中偵測 一第一組取樣時脈與一第二組取樣時脈之相位狀態，該 第一組取樣時脈係用於對一輸入資料序列之鄰近每一 資料位元中央部位進行取樣，產生一第一取樣資料序 列，而該第二組取樣時脈係用於對該輸入資料序列之鄰 近每相鄰二資料位元間轉態部位進行取樣，產生一第二 取樣資料序列，該相位誤差偵測電路包含： 一提前/遲延判別電路，其接收該第一取樣資料序列 與該第二取樣資料序列，藉由偵測該第二取樣資料序列 中複數個位元之每一位元係相同於該第一取樣資料序 列中對應之二相鄰位元的前者或後者，而判斷該第一取 樣資料序列與該第二取樣資料序列之相似性，並產生一 提前信號或一遲延信號；及 一提前/遲延累計電路，接收複數個該提前信號與該 遲延號’並根據其累計之結果，而產生一提前/遲延 累計信號。 17·—種資料回復電路，包含： 一時脈產生器，其可產生一第一組取樣時脈與一第二 組取樣時脈，用於對一輸入資料序列進行取樣，該第一 24 1298223 組取樣時脈之每一個取樣邊緣與該第二組取樣時脈之 每一個取樣邊緣彼此交替相間，且彼此之間隔係為該輸 入資料序列之週期的一半，該時脈產生器可受控於一相 位修正控制信號，而改變該第一組取樣時脈與該第二組 取樣時脈之相位； 一資料與時脈取樣電路，其接收該輸入資料序列及該 第一組取樣時脈與該第二組取樣時脈，以該第一組取樣 時脈對該輸入資料序列之鄰近每一資料位元中央部位 進行取樣，而產生一第一取樣資料序列，並以該第二組 取樣時脈對該輸入資料序列之鄰近每相鄰二資料位元 間轉態部位進行取樣，而產生一第二取樣資料序列；及 一相位誤差偵測與修正電路，耦接至該資料與時脈取 樣電路，其可判別該第二取樣資料序列中之每一位元以 及該第一取樣資料序列中對應之前、後相鄰之二位元的 相似性，若該每一位元較相似於對應二位元之前者，則 判定該第一組取樣時脈與該第二組取樣時脈之相位為 提前，若該每一位元較相似於對應二位元之後者，則判 定該第一組取樣時脈與該第二組取樣時脈之相位為遲 延，並根據提前或遲延之判定結果產生該相位修正控制 信號，以對該第一組取樣時脈與該第二組取樣時脈之相 位進行向後調整或向前調整。 18·如申請專利範圍第17項之資料回復電路，其中，該第 一取樣資料序列係做為資料回復輸出。 19.如申請專利範圍第17項之資料回復電路，其中，該第 25 ⑽223 組取樣時脈與該第二組 該輪入⑽序狀财的脈之解相同，且係為 2〇.如申請專利範圍第19項之資料回 :::r脈係包含-第-時脈信號，該二= 脈信號二第一時脈信號，該第一時脈信號與該第二時 時脈俨號目位相差90度，且該第一時脈信號與該第二 21如申^之上升邊緣與下降邊緣均做為該取樣邊緣。

   •一如申晴專利_帛19項之資料喊電路，其中， 號，時脈係包含一第一時脈信號與-第三時脈信 拉’ 4二組取樣時脈係包含—第二時脈信號與一第四 差财::號’該第一時脈信號與該第二時脈信號之相位相 八0度，且該第三時脈信號與該第四時脈信號之相位 1⑽^該第時脈信號與該第二時脈信號之相位相差

   申清專利範圍第21項之資料回復電路，其中，該第 —至第四時脈信號之上升邊緣做為該取樣邊緣。 •如申凊專利範圍第21項之資料回復電路，纟中，該第 至第四時脈信號之下降邊緣做為該取樣邊緣。 24·如申请專利範圍第17項之資料回復電路，纟中，該第 組取樣時脈與該第二組取樣時脈之頻率相同，且等於 該輸入資料序列之頻率。 25·如申請專利範圍第17項之資料回復電路，其又包含一 解多工器’輕接於該資料與時脈取樣電路與該相位誤差 俄測與修正電路之間，用以將該第一取樣資料序列與該 26 1298223 第二取樣資料序列之串列信號轉換為並列信號。 26·如申請專利範圍第17項之資料回復電路，其中，該相 位誤差偵測與修正電路包含： 一提前/遲延判別電路，接收該第一取樣資料序列與 該第二取樣資料序列，可判別該第二取樣資料序列中之 每一位元係相似於該第一取樣資料序列中對應之前、後 相鄰之二位元的前者或後者，而選擇性地產生一提前信 號或一遲延信號； 一提前/遲延累計電路，接收複數個該提前信號與該 遲延信號’並根據其累計之結果，而產生一提前/遲延 累計信號；及 一低通濾波器，接收該提前/遲延累計信號，而產生 該相位修正控制信號，以對該第一組取樣時脈與該第二 組取樣時脈之相位進行向後調整或向前調整。 27·如申請專利範圍第26項之資料回復電路，其中，該提 前/遲延累計電路，係根據所接收之該提前信號或該遲延 信號，而對於一累計值進行加一運算或減一運算，做為 該提前/遲延累計信號，而，該低通濾波器係根據該提前 /遲延累計電路進行一預定次數之累計運算後所得到之 該提前/遲延累計信號的正負，而產生該相位修正控制信 號。 28·—種在資料回復電路中用於偵測與修正相位誤差之方 法，包含： 以一第一組取樣時脈對一輸入資料序列之鄰近每一 27 1298223 資料位元中央部位進行取樣，而產生一第一取樣資料序 列，並以一第二組取樣時脈對該輸入資料序列之鄰近每 相鄰二資料位元間轉態部位進行取樣，而產生一第二取 樣資料序列； 偵測該第二取樣資料序列之每一位元係相同於該第 一取樣資料序列中對應之二相鄰位元的前者或後者； 累計複數次偵測結果，以判別該第一組取樣時脈與該 第二組取樣時脈之相位為提前或遲延；及 根據提前或遲延判別結果，以對該第一組取樣時脈與 該第二組取樣時脈之相位進行向後調整或向前調整。 29. —種在資料回復電路中用於偵測與修正相位誤差之方 法，包含： 以一第一組取樣時脈對一輸入資料序列之鄰近每一 資料位元中央部位進行取樣，而產生一第一取樣資料序 列，並以一第二組取樣時脈對該輸入資料序列之鄰近每 相鄰二資料位元間轉態部位進行取樣，而產生一第二取 樣資料序列； 將第一取樣資料序列中一預定數目之位元結合為一 群組，形成複數個第一取樣資料群組，並將第二取樣資 料序列中一預定數目之位元結合為一群組，形成複數個 第二取樣資料群組； 在每一第一取樣資料群組與其對應第二取樣資料群 組中，偵測該第二取樣資料序列之每一位元係相同於該 第一取樣資料序列中對應之二相鄰位元的前者或後 28 1298223 者’並分別計算相同於前者與相同於後者之次數； 在每一第一取樣資料群組與其對應第二取樣資料群 組中’若相同於前者之次數大於相同於後者之次數，則 產生一提前信號，若相同於後者之次數大於相同於前者 之次數，則產生一遲延信號； 累計複數次該提前信號與該遲延信號，以判別該第一 組取樣時脈與該第二組取樣時脈之相位為提前或遲 延；及 根據提前或遲延判別結果，以對該第一組取樣時脈與 該第二組取樣時脈之相位進行向後調整或向前調整。 30. 如申請專利範圍第29項之方法，其中，該累計複數次 該提前信號與該遲延信號之步驟，係根據所接收之該提 前信號或該遲延信號，而對於一累計值進行加一運算或 減一運算，以做為一提前/遲延累計信號。 31. 如申請專利範圍第30項之方法，其中，該對該第一組 取樣時脈與該第二組取樣時脈之相位進行向後調整或 向前調整之步驟，係依據該提前/遲延累計信號的正負而 執行。 29