RU157108U1

RU157108U1 - PASSIVE INTERFERENCE PHASE COMPENSATION DEVICE

Info

Publication number: RU157108U1
Application number: RU2015111389/07U
Authority: RU
Inventors: Дмитрий Иванович Попов
Priority date: 2015-03-30
Filing date: 2015-03-30
Publication date: 2015-11-20

Abstract

Устройство компенсации фазы пассивных помех, содержащее блок оценивания фазы, первый блок комплексного умножения, второй блок комплексного умножения, блок комплексного сопряжения, первый блок задержки и синхрогенератор, при этом первые входы первого блока комплексного умножения соединены с выходами блока комплексного сопряжения, выходы второго блока комплексного умножения соединены с объединенными входами блока комплексного сопряжения и первого блока задержки, выходы первого блока задержки соединены с первыми входами второго блока комплексного умножения, выход синхрогенератора соединен с синхровходами блока оценивания фазы, первого и второго блоков комплексного умножения, блока комплексного сопряжения и первого блока задержки, отличающееся тем, что введены второй блок задержки, первый умножитель, первый косинусно-синусный функциональный преобразователь, второй умножитель, второй косинусно-синусный функциональный преобразователь, первый блок памяти, комплексный сумматор, дополнительный вычислитель фазы, второй блок памяти, дополнительный блок оценивания фазы, третий и четвертый косинусно-синусные функциональные преобразователи, первый дополнительный блок комплексного умножения, дополнительный блок комплексного сопряжения, третий блок задержки, четвертый блок задержки и второй дополнительный блок комплексного умножения, при этом входы блока оценивания фазы через второй блок задержки соединены со вторыми входами первого блока комплексного умножения, выход блока оценивания фазы соединен с первым входом первого умножителя, второй вход которого соединен с выходом первого блока памяти, выхоA passive interference phase compensation device comprising a phase estimation unit, a first complex multiplication unit, a second complex multiplication unit, a complex conjugation unit, a first delay unit and a clock generator, wherein the first inputs of the first complex multiplication unit are connected to the outputs of the complex conjugation unit, the outputs of the second complex unit multiplications are connected to the combined inputs of the complex conjugation unit and the first delay unit, the outputs of the first delay unit are connected to the first inputs of the second unit complex multiplication, the output of the sync generator is connected to the sync inputs of the phase estimation unit, the first and second complex multiplication units, the complex conjugation unit and the first delay unit, characterized in that the second delay unit, the first multiplier, the first cosine-sine function converter, the second multiplier, the second cosine-sine functional converter, first memory unit, complex adder, additional phase calculator, second memory unit, additional phase estimation unit , the third and fourth cosine-sine function converters, the first additional complex multiplication unit, the additional complex conjugation unit, the third delay unit, the fourth delay unit and the second additional complex multiplication unit, while the inputs of the phase estimator through the second delay unit are connected to the second inputs of the first complex multiplication unit, the output of the phase estimator is connected to the first input of the first multiplier, the second input of which is connected to the output of the first memory block, the output

Description

Устройство относится к радиолокационной технике и предназначено для автоматической компенсации доплеровских сдвигов фазы пассивных помех; может быть использовано в адаптивных устройствах режектирования многочастотных пассивных помех.The device relates to radar technology and is designed to automatically compensate for Doppler phase shifts of passive interference; can be used in adaptive devices for rejecting multi-frequency passive interference.

Известен фильтр с компенсацией доплеровской фазы пассивных помех, содержащий блоки задержки, блок комплексного сопряжения, блоки комплексного умножения, блок оценивания фазы и функциональные преобразователи [1]. Однако это устройство имеет низкую точность измерения и компенсации текущего значения доплеровской фазы пассивных помех.A known filter with compensation for the Doppler phase of passive interference, containing delay units, complex conjugation blocks, complex multiplication blocks, phase estimation block and functional converters [1]. However, this device has a low accuracy of measurement and compensation of the current value of the Doppler phase of passive interference.

Известен также измеритель доплеровской фазы пассивных помех [2], содержащий блок оценивания фазы, блок комплексного умножения, блок задержки, блок усреднения и вычислитель фазы. Однако данное устройство обладает низкой точностью измерения доплеровской фазы пассивных помех.Also known is a Doppler phase meter of passive interference [2], comprising a phase estimation unit, a complex multiplication unit, a delay unit, an averaging unit, and a phase calculator. However, this device has low accuracy in measuring the Doppler phase of passive interference.

Наиболее близким к заявляемому устройству является выбранное в качестве прототипа устройство с компенсацией доплеровской фазы пассивных помех [3], содержащее блок оценивания фазы, блок задерживания, первый и второй блоки комплексного умножения, блок комплексного сопряжения и блок задержки, при этом входы блока оценивания фазы через блок задерживания соединены с первыми входами первого блока комплексного умножения, вторые входы которого соединены с выходами блока комплексного сопряжения, выходы второго блока комплексного умножения соединены с объединенными входами блока комплексного сопряжения и блока задержки, выходы блока задержки соединены с первыми входами второго блока комплексного умножения. Однако данное устройство имеет низкую точность измерения и компенсации доплеровской фазы пассивных помех.Closest to the claimed device is a device selected as a prototype with compensation for the Doppler phase of passive interference [3], comprising a phase estimation unit, a delay unit, the first and second complex multiplication units, a complex conjugation unit and a delay unit, while the inputs of the phase evaluation unit through the delay unit is connected to the first inputs of the first complex multiplication unit, the second inputs of which are connected to the outputs of the complex conjugation unit, the outputs of the second complex multiplication unit with dineny combined with complex conjugation block inputs and a delay block, delay block outputs are connected to first inputs of the second complex multiplication unit. However, this device has a low accuracy of measurement and compensation of the Doppler phase of passive interference.

Задачей, решаемой в заявляемом устройстве, является повышение точности компенсации текущего значения доплеровской фазы многочастотных пассивных помех за счет применения совместной обработки частотных компонент многочастотных пассивных помех.The problem to be solved in the claimed device is to increase the accuracy of compensation of the current value of the Doppler phase of multi-frequency passive interference due to the use of joint processing of the frequency components of multi-frequency passive interference.

Для решения поставленной задачи в устройство компенсации фазы пассивных помех, содержащее блок оценивания фазы, блок задерживания, первый и второй блоки комплексного умножения, блок комплексного сопряжения, блок задержки и синхрогенератор, введены первый и второй умножители, первый, второй, третий и четвертый функциональные преобразователи, первый и второй блоки памяти, комплексный сумматор, дополнительный вычислитель фазы, дополнительный блок оценивания фазы, первый и второй дополнительные блоки комплексного умножения, дополнительный блок комплексного сопряжения, дополнительный блок задержки и дополнительный блок задерживания.To solve the problem, a first and second multipliers, first, second, third and fourth functional converters are introduced into the passive interference phase compensation device, which contains a phase estimation unit, a delay unit, first and second complex multiplication blocks, a complex conjugation unit, a delay unit and a clock generator. , the first and second blocks of memory, a complex adder, an additional phase calculator, an additional phase estimator, the first and second additional blocks of complex multiplication, additional th complex conjugate unit, additional delay unit and an additional unit retention.

Дополнительные блоки, введенные в предлагаемое устройство, являются известными. Так, соединенные вместе в блоке оценивания фазы блок задержки, блок комплексного сопряжения, блок комплексного умножения, блок усреднения и вычислитель фазы позволяют выделить доплеровский набег фазы за интервал между соседними отсчетами пассивной помехи. Однако неизвестно совместное применение первого и второго умножителей, первого, второго, третьего и четвертого функциональных преобразователей, первого и второго блоков памяти, комплексного сумматора, дополнительного вычислителя фазы, дополнительного блока оценивания фазы, дополнительных блоков комплексного умножения, дополнительного блока задержки и дополнительного блока задерживания. Новыми являются связи первого умножителя с блоком оценивания фазы, первым функциональным преобразователем и первым блоком памяти, дополнительного блока оценивания фазы с третьим функциональным преобразователем, первого и третьего функциональных преобразователей с комплексным сумматором, комплексного сумматора с дополнительным вычислителем фазы, дополнительного вычислителя фазы со вторым умножителем и четвертым функциональным преобразователем, второго и четвертого функциональных преобразователей соответственно со вторым блоком комплексного умножения и первым дополнительным блоком комплексного умножения, что обеспечивает повышение точности измерения и автокомпенсации текущего значения доплеровской фазы многочастотных пассивных помех. Связи между синхрогенератором и всеми блоками устройства компенсации фазы пассивных помех обеспечивают согласованную обработку компонент многочастотных пассивных помех.Additional blocks introduced into the proposed device are known. So, the delay unit, the complex conjugation unit, the complex multiplication unit, the averaging unit, and the phase calculator connected together in the phase estimation block, allow us to isolate the Doppler phase advance for the interval between adjacent passive interference samples. However, the combined use of the first and second multipliers, the first, second, third and fourth functional converters, the first and second memory blocks, the complex adder, the additional phase calculator, the additional phase estimation unit, the additional complex multiplication blocks, the additional delay unit and the additional delay unit is unknown. The connections of the first multiplier with the phase estimator, the first functional converter and the first memory block, the additional phase estimator with the third functional converter, the first and third functional converters with the complex adder, the complex adder with the additional phase calculator, the additional phase calculator with the second multiplier, and the fourth functional converter, the second and fourth functional converters, respectively, with the second block complex multiplication and the first additional unit of complex multiplication, which improves the accuracy of measurement and auto-compensation of the current value of the Doppler phase of multi-frequency passive interference. Communications between the sync generator and all blocks of the passive interference phase compensation device provide consistent processing of multi-frequency passive interference components.

Техническим результатом, обеспечиваемым приведенной совокупностью признаков, является повышение точности компенсации текущего значения доплеровской фазы многочастотных пассивных помех.The technical result provided by the given set of features is to increase the accuracy of the compensation of the current value of the Doppler phase of multi-frequency passive interference.

Заявляемое решение носит технический характер, осуществимо, воспроизводимо и, следовательно, является промышленно применимым.The claimed solution is technical in nature, feasible, reproducible and, therefore, is industrially applicable.

На фиг. 1 представлена структурная электрическая схема устройства компенсации фазы пассивных помех; на фиг. 2 - блока оценивания фазы; на фиг. 3 - блока задерживания и блока задержки; на фиг. 4 - блока комплексного сопряжения; на фиг. 5 - блока комплексного умножения; на фиг. 6 - блока усреднения; на фиг. 7 - вычислителя фазы; на фиг. 8 - блока присвоения знака; на фиг. 9 - комплексного сумматора.In FIG. 1 is a structural electrical diagram of a passive interference phase compensation device; in FIG. 2 - phase estimation unit; in FIG. 3 - block delay and block delay; in FIG. 4 - block complex conjugation; in FIG. 5 - block complex multiplication; in FIG. 6 - averaging unit; in FIG. 7 - phase calculator; in FIG. 8 - character assignment unit; in FIG. 9 - complex adder.

Устройство компенсации фазы пассивных помех (фиг. 1) содержит блок 1 оценивания фазы, блок 2 задерживания, первый блок 3 комплексного умножения, второй блок 4 комплексного умножения, блок 5 комплексного сопряжения, блок 6 задержки, синхрогенератор 7, первый умножитель 8, первый функциональный преобразователь 9, второй умножитель 10, второй функциональный преобразователь 11, первый блок памяти 12, комплексный сумматор 13, дополнительный вычислитель фазы 14, второй блок памяти 15, дополнительный блок оценивания фазы 16, третий 17 и четвертый 18 функциональные преобразователи, первый дополнительный блок 19 комплексного умножения, дополнительный блок 20 комплексного сопряжения, дополнительный блок 21 задержки, дополнительный блок 22 задерживания и второй дополнительный блок 23 комплексного умножения, при этом входы блока 1 оценивания фазы через блок 2 задерживания соединены с первыми входами первого блока 3 комплексного умножения, вторые входы которого соединены с выходами блока 5 комплексного сопряжения, выходы второго блока 4 комплексного умножения соединены с объединенными входами блока 5 комплексного сопряжения и блока 6 задержки, выходы блока 6 задержки соединены с первыми входами второго блока 4 комплексного умножения, выход блока 1 оценивания фазы соединен с первым входом первого умножителя 8, второй вход которого соединен с выходом первого блока 12 памяти, выход первого умножителя 8 соединен с входом первого функционального преобразователя 9, выходы которого соединены с первыми входами комплексного сумматора 13, выходы комплексного сумматора 13 соединены с входами дополнительного вычислителя фазы 14, выход которого соединен с объединенными первым входом второго умножителя 10 и входом четвертого функционального преобразователя 18, второй вход второго умножителя 10 соединен с выходом второго блока 15 памяти, выход второго умножителя 10 соединен с входом второго функционального преобразователя 11, выходы которого соединены со вторыми входами второго блока 4 комплексного умножения, выход дополнительного блока 16 оценивания фазы соединен с входом третьего функционального преобразователя 17, выходы которого соединены со вторыми входами комплексного сумматора 13, выходы первого дополнительного блока 19 комплексного умножения соединены с объединенными входами дополнительного блока 20 комплексного сопряжения и дополнительного блока 21 задержки, выходы дополнительного блока 21 задержки соединены с первыми входами первого дополнительного блока 19 комплексного умножения, вторые входы которого соединены с выходами четвертого функционального преобразователя 18, входы дополнительного блока 16 оценивания фазы через дополнительный блок 22 задерживания соединены с первыми входами второго дополнительного блока 23 комплексного умножения, вторые входы которого соединены с выходами дополнительного блока 20 комплексного сопряжения, выход синхрогенератора соединен с синхровходами блока 1 оценивания фазы, блока 2 задерживания, первого 3 и второго 4 блоков комплексного умножения, блока 5 комплексного сопряжения, блока 6 задержки, первого 8 и второго 10 умножителей, первого 9, второго 11, третьего 17 и четвертого 18 функциональных преобразователей, первого 12 и второго 15 блоков памяти, комплексного сумматора 13, дополнительного вычислителя фазы 14, дополнительного блока 16 оценивания фазы, первого 19 и второго 23 дополнительных блоков комплексного умножения, дополнительного блока 20 комплексного сопряжения, дополнительного блока 21 задержки и дополнительного блока 22 задерживания, причем первыми и вторыми входами устройства компенсации фазы пассивных помех являются соответственно входы блока 1 оценивания фазы и дополнительного блока 16 оценивания фазы, а первыми и вторыми выходами - соответственно выходы первого блока 3 комплексного умножения и второго дополнительного блока 23 комплексного умножения.The passive interference phase compensation device (Fig. 1) contains a phase estimation unit 1, a delay unit 2, a first complex multiplication unit 3, a second complex multiplication unit 4, an integrated conjugation unit 5, a delay unit 6, a clock 7, a first multiplier 8, a first functional converter 9, second multiplier 10, second functional converter 11, first memory block 12, complex adder 13, additional phase calculator 14, second memory block 15, additional phase estimation block 16, third 17 and fourth 18 functional converters, the first additional complex multiplication unit 19, the additional complex conjugation unit 20, the additional delay unit 21, the additional delay unit 22 and the second additional complex multiplication unit 23, while the inputs of the phase estimator 1 through the delay unit 2 are connected to the first inputs of the first unit 3 complex multiplication, the second inputs of which are connected to the outputs of block 5 complex conjugation, the outputs of the second block 4 complex multiplication are connected to the combined inputs of block 5 to multiplexing and delay unit 6, the outputs of the delay unit 6 are connected to the first inputs of the second complex multiplication unit 4, the output of the phase estimator 1 is connected to the first input of the first multiplier 8, the second input of which is connected to the output of the first memory unit 12, the output of the first multiplier 8 is connected with the input of the first functional converter 9, the outputs of which are connected to the first inputs of the complex adder 13, the outputs of the complex adder 13 are connected to the inputs of an additional phase computer 14, the output of which is connected combined with the first input of the second multiplier 10 and the input of the fourth functional converter 18, the second input of the second multiplier 10 is connected to the output of the second memory unit 15, the output of the second multiplier 10 is connected to the input of the second functional converter 11, the outputs of which are connected to the second inputs of the second complex multiplication unit 4 , the output of the additional phase estimation unit 16 is connected to the input of the third functional converter 17, the outputs of which are connected to the second inputs of the complex adder 13, the output The odes of the first additional complex multiplication unit 19 are connected to the combined inputs of the additional complex conjugation unit 20 and the additional delay unit 21, the outputs of the additional delay unit 21 are connected to the first inputs of the first additional complex multiplication unit 19, the second inputs of which are connected to the outputs of the fourth functional converter 18, the inputs an additional phase estimation unit 16 through an additional delay unit 22 is connected to the first inputs of the second additional unit and 23 complex multiplication, the second inputs of which are connected to the outputs of the additional complex conjugation unit 20, the output of the clock is connected to the synchro inputs of the phase estimation unit 1, delay unit 2, the first 3 and second 4 complex multiplication units, complex conjugation unit 5, delay unit 6, the first 8 and the second 10 multipliers, the first 9, the second 11, the third 17 and the fourth 18 functional converters, the first 12 and second 15 memory blocks, a complex adder 13, an additional phase computer 14, additionally about phase estimation block 16, the first 19 and second 23 additional complex multiplication blocks, additional complex conjugation block 20, additional delay block 21 and additional delay block 22, the first and second inputs of the passive interference phase compensation device being respectively the inputs of the phase estimation block 1 and additional block 16 phase estimation, and the first and second outputs are respectively the outputs of the first block 3 complex multiplication and the second additional block 23 complex multiplication .

Блок 1 оценивания фазы и дополнительный блок 16 оценивания фазы (фиг. 2) содержат последовательно соединенные блок 24 задержки, блок 25 комплексного сопряжения, блок 26 комплексного умножения, блок 27 усреднения и вычислитель фазы 28, вторые входы блока 26 комплексного умножения объединены с входами блока 24 задержки и являются входами блоков оценивания фазы, выходами которых являются выходы вычислителя фазы 28.The phase estimator 1 and the additional phase estimator 16 (Fig. 2) contain a delay unit 24 connected in series, the complex conjugation unit 25, the complex multiplication unit 26, the averaging unit 27 and the phase calculator 28, the second inputs of the complex multiplication unit 26 are combined with the inputs of the unit 24 delays and are the inputs of the phase estimation blocks, the outputs of which are the outputs of the phase 28 computer.

Блок 2 задерживания и дополнительный блок 22 задерживания (фиг. 3) содержат две цифровые линии задерживания 29 на временной интервал t_з, входом блоков задерживания являются входы цифровых линий задерживания 29, выходы которых являются выходами блоков задерживания.The delay block 2 and the additional delay block 22 (Fig. 3) contain two digital delay lines 29 for a time interval t _s , the input of the delay blocks are the inputs of the digital delay lines 29, the outputs of which are the outputs of the delay blocks.

Блоки 6 и 24 задержки и дополнительный блок 21 задержки выполняются аналогично блокам 2 и 22 задерживания (фиг. 3) и содержат две цифровые линии задержки 29 на временной интервал T, входом блоков задержки являются входы цифровых линий задержки 29, выходы которых являются выходами блоков задержки.The delay units 6 and 24 and the additional delay unit 21 are performed similarly to the delay units 2 and 22 (Fig. 3) and contain two digital delay lines 29 for the time interval T, the input of the delay units are the inputs of the digital delay lines 29, the outputs of which are the outputs of the delay units .

Блоки 5 и 25 комплексного сопряжения и дополнительный блок 20 комплексного сопряжения (фиг. 4) содержат инвертор 30, первый вход блоков комплексного сопряжения является его первым выходом, вторым входом является вход инвертора 30, выход которого является вторым выходом блоков комплексного сопряжения.Integrated coupling units 5 and 25 and an additional integrated coupling unit 20 (Fig. 4) comprise an inverter 30, the first input of the integrated coupling units is its first output, the second input is the input of the inverter 30, the output of which is the second output of the integrated coupling units.

Блоки 3 и 4 комплексного умножения и дополнительные блоки 19 и 23 комплексного умножения (фиг. 5) содержат два канала (I, II), каждый из которых включает первый перемножитель 31, последовательно включенные второй перемножитель 32 и сумматор 33, выход первого перемножителя 31 одного канала соединен со вторым входом сумматора 33 другого канала, а первыми и вторыми входами блока комплексного умножения соответственно являются объединенные между собой первые входы первого и второго перемножителей 31 и 32 каждого из каналов, объединенные вторые входы вторых перемножителей 32 и объединенные вторые входы первых перемножителей 31, а выходами блока комплексного умножения являются выходы сумматоров 33 каждого из каналов.Blocks 3 and 4 of complex multiplication and additional blocks 19 and 23 of complex multiplication (Fig. 5) contain two channels (I, II), each of which includes a first multiplier 31, serially connected second multiplier 32 and adder 33, the output of the first multiplier 31 of one the channel is connected to the second input of the adder 33 of the other channel, and the first and second inputs of the complex multiplication block, respectively, are the first inputs of the first and second multipliers 31 and 32 of each channel connected together, the second second inputs are combined multipliers 32 and the combined first inputs of the second multipliers 31 and the output unit are complex multiplication outputs of adders 33 of each of the channels.

Блок 27 усреднения (фиг. 6) содержит два канала (I, II), каждый из которых состоит из n последовательно включенных цифровых элементов 34 задержки на интервал временной дискретизации t_д и n-1 последовательно включенных сумматоров 35, входами блока усреднения являются объединенные входы первого элемента задержки 34 и первого сумматора 35 каждого канала (I, II), выход k-го (k=1…n) элемента задержки 34, кроме (n/2)-го, соединен со вторым входом k-го (k=1…n-1) сумматора 35 каждого канала (I, II), выходами блока усреднения служат выходы (n-1)-x сумматоров.The averaging block 27 (Fig. 6) contains two channels (I, II), each of which consists of n series-connected digital delay elements 34 for the time sampling interval t _d and n-1 of series-connected adders 35, the inputs of the averaging block are the combined inputs the first delay element 34 and the first adder 35 of each channel (I, II), the output of the k-th (k = 1 ... n) delay element 34, except for the (n / 2) th, is connected to the second input of the k-th (k = 1 ... n-1) of the adder 35 of each channel (I, II), the outputs of the averaging block are the outputs of the (n-1) -x adders.

Вычислитель фазы 28 и дополнительный вычислитель фазы 14 (фиг. 7) состоят из последовательно включенных делителя 36, функционального преобразователя 37, модульного блока 38, сумматора 39, блока 40 присвоения знака и первого ключа 41, выход функционального преобразователя 37 соединен с входом второго ключа 42, второй вход сумматора 39 соединен с выходом блока 44 памяти, управляющие входы первого и второго ключей 41 и 42 соединены с входом делителя 36, соответствующим входу действительной части комплексного числа, второй вход блока 40 присвоения знака соединен с входом делителя 36, соответствующим входу мнимой части комплексного числа, выходы первого и второго ключей 41 и 42 соединены с входами сумматора 43, выход которого является выходом вычислителя фазы, входами вычислителя фазы являются входы делителя 36.The phase 28 calculator and the additional phase 14 calculator (Fig. 7) consist of a series divider 36, a functional converter 37, a modular block 38, an adder 39, a character assignment block 40 and a first key 41, the output of the functional converter 37 is connected to the input of the second key 42 , the second input of the adder 39 is connected to the output of the memory unit 44, the control inputs of the first and second keys 41 and 42 are connected to the input of the divider 36 corresponding to the input of the real part of the complex number, the second input of the connection sign unit 40 ene with an input divider 36 corresponding entry of the imaginary part of a complex number, the outputs of the first and second keys 41 and 42 are connected to inputs of an adder 43, whose output is the output of the phase calculator, the phase inputs of the calculator 36 are input divider.

Блок 40 присвоения знака (фиг. 8) содержит блоки 45 и 48 умножения, блок 46 памяти и ограничитель 47, причем второй вход блока присвоения знака является первым входом блока 45 умножения, второй вход которого соединен с выходом блока 46 памяти, выход блока 45 умножения соединен с входом ограничителя 47, выход которого соединен с первым входом блока 48 умножения, второй вход которого является первым входом блока присвоения знака, выходом блока присвоения знака служит выход блока 48 умножения.The character assigning unit 40 (FIG. 8) contains multiplication units 45 and 48, a memory unit 46 and a limiter 47, the second input of the character assigning unit being the first input of the multiplying unit 45, the second input of which is connected to the output of the memory unit 46, the output of the multiplying unit 45 connected to the input of the limiter 47, the output of which is connected to the first input of the multiplication unit 48, the second input of which is the first input of the character assignment unit, the output of the character assignment unit is the output of the multiplication unit 48.

Комплексный сумматор 13 (фиг. 9) содержит два сумматора 49, первые входы которых являются первыми входами комплексного сумматора, а вторые входы - вторыми входами комплексного сумматора, выходы сумматоров 49 являются выходами комплексного сумматора.The complex adder 13 (Fig. 9) contains two adders 49, the first inputs of which are the first inputs of the complex adder, and the second inputs are the second inputs of the complex adder, the outputs of the adders 49 are the outputs of the complex adder.

Устройство компенсации фазы пассивных помех работает следующим образом.The compensation device phase passive interference operates as follows.

Два частотных компонента многочастотной пассивной помехи, значительно превышающих сигнал от цели, раздельно поступают на входы приемников каждого частотного канала, в которых усиливаются, в квадратурных фазовых детекторах переносятся на видеочастоту, а затем подвергаются аналого-цифровому преобразованию (соответствующие блоки на фиг. 1 не показаны). На первые и вторые входы устройства компенсации фазы пассивных помех в каждом элементе разрешения по дальности каждого периода повторения поступают цифровые отсчеты комплексных огибающих соответствующих частотных компонент пассивной помехиTwo frequency components of multi-frequency passive interference, significantly exceeding the signal from the target, are separately fed to the inputs of the receivers of each frequency channel, in which they are amplified, are transferred to the video frequency in quadrature phase detectors, and then undergo analog-to-digital conversion (the corresponding blocks in Fig. 1 are not shown ) The first and second inputs of the passive noise phase compensation device in each resolution element in the range of each repetition period receive digital samples of the complex envelopes of the corresponding frequency components of the passive interference

,

где

,

- цифровые коды действительной и мнимой частей отсчетов

; j и k - текущие номера соответственно периода повторения и элемента разрешения по дальности, причем

; l - номер частотного компонента, причем l=1,2; φ_0l - начальная фаза l-го частотного компонента; φ_l - доплеровский сдвиг фазы l-го частотного компонента помехи, равныйWhere

,

- digital codes of the real and imaginary parts of the samples

; j and k are the current numbers of the repetition period and the range resolution element, respectively, and

; l is the number of the frequency component, with l = 1.2; φ _0l is the initial phase of the l-th frequency component; φ _l - Doppler phase shift of the l-th frequency component of the interference, equal to

φ_l=2πf_дlT=4πν_rf_нlT/c, l=1,2,φ _l = 2πf _dl T = 4πν _r f _нl T / c, l = 1,2,

где f_дl=2ν_rf_нl/c - доплеровская частота помехи; T - период повторения зондирующих импульсов; ν_r - радиальная скорость источника мешающих отражений (пассивной помехи); f_нl - несущая частота l-го частотного компонента, причем f_н2=rf_н1, r<1; c - скорость распространения радиоволн. В устройстве компенсации фазы пассивных помех (фиг. 1) отсчеты

и

поступают соответственно на входы блока 1 оценивания фазы и дополнительного блока 16 оценивания фазы (фиг. 2), где в блоках 24 задержки (фиг. 3) задерживаются на период повторения T. После этого в блоках 25 комплексного сопряжения (фиг. 4) путем инвертирования с помощью инвертора 30 знаков мнимых проекций осуществляется комплексное сопряжение задержанных отсчетов

. Далее в блоках 26 комплексного умножения (фиг. 5) в каждом элементе разрешения по дальности реализуется попарное умножение отсчетов в соответствии с алгоритмомwhere f _dl = 2ν _r f _nl / c is the Doppler interference frequency; T is the repetition period of the probe pulses; ν _r is the radial velocity of the source of interfering reflections (passive interference); f _nl is the carrier frequency of the l-th frequency component, and f _n2 = rf _n1 , r <1; c is the propagation velocity of radio waves. In the device for compensating the phase of passive interference (Fig. 1) readings

and

respectively arrive at the inputs of the phase estimator 1 and the additional phase estimator 16 (Fig. 2), where in the blocks 24 the delays (Fig. 3) are delayed by the repetition period T. After that, in the complex coupling blocks 25 (Fig. 4) by inverting with the help of an inverter 30 characters of imaginary projections, complex conjugation of delayed samples is carried out

. Further, in blocks 26 of complex multiplication (Fig. 5), in each element of the range resolution, pairwise multiplication of samples is implemented in accordance with the algorithm

, l=1,2.

, l = 1,2.

С выходов блоков 26 комплексного умножения полученные произведения

поступают в блоки 27 усреднения (фиг. 6), осуществляющие с помощью элементов 34 задержки и сумматоров 35 скользящее вдоль дальности в каждом периоде повторения суммирование величин

с n+1 смежных элементов разрешения по дальности временного строба, кроме элемента с номером n/2+1, для чего выходные величины элемента 34 задержки с номером n/2 поступают только на последующий элемент 34 задержки (фиг. 6). При этом на выходах блоков 27 усреднения образуются величиныFrom the outputs of the blocks 26 complex multiplication of the resulting product

enter the averaging units 27 (Fig. 6), which, using delay elements 34 and adders 35, summarize values along the range in each repetition period

from n + 1 adjacent resolution elements along the range of the time strobe, except for the element with the number n / 2 + 1, for which the output values of the delay element 34 with the number n / 2 are supplied only to the subsequent delay element 34 (Fig. 6). In this case, at the outputs of the averaging units 27, values are formed

, l=1,2,

, l = 1,2,

аргументами которых являются межпериодные доплеровские сдвиги фазы помехи

в j-м периоде повторения l-го частотного компонента (l=1,2).the arguments of which are inter-period Doppler phase shifts of the interference

in the j-th repetition period of the l-th frequency component (l = 1,2).

Величины

и

в блоках 1 и 16 поступают на соответствующие входы вычислителей фазы 28 (фиг. 7), где на основе блоков 36 деления и арктангенсных функциональных преобразователей 37 вычисляются оценкиQuantities

and

in

blocks

1 and 16 are fed to the corresponding inputs of the phase 28 calculators (Fig. 7), where, based on the division blocks 36 and the arctangent functional converters 37, the estimates are calculated

, l=1,2.

, l = 1,2.

Последующие преобразования оценок

зависят от знака величины

. При

открыт второй ключ 42, и оценка

через сумматор 43 непосредственно поступает на выход вычислителя фазы 28. При

открыт первый ключ 41, а второй ключ 42 закрыт.При этом в модульном блоке 38 образуется

, вычитаемый в сумматоре 39 из величины π, поступающей от блока 44 памяти. Полученной разности

в блоке 40 присваивается знак величины

Subsequent grade conversions

depend on the sign of the quantity

. At

the second key is open 42, and the score

through the adder 43 directly goes to the output of the phase 28 computer. When

the first key 41 is open, and the second key 42 is closed. In this case, a modular block 38 is formed

subtracted in the adder 39 from the value of π coming from the block 44 of the memory. The resulting difference

in block 40, a sign of magnitude is assigned

Блок 40 присвоения знака (фиг. 8) работает следующим образом. На второй вход блока 40 присвоения знака поступает величина

, где в блоке 45 умножения производится ее умножение на постоянный множитель из блока 46 памяти с целью масштабирования и дальнейшего ограничения в ограничителе 47 по уровню ±1. Таким образом, после ограничения величина на выходе ограничителя 47 имеет смысл знака величины

, который, поступая на первый вход блока 48 умножения, присваивается разности

, поступающей с выхода сумматора 39 на первый вход блока 40 присвоения знака, т.е. на второй вход блока 48 умножения.Block 40 character assignment (Fig. 8) works as follows. The second input of the block 40 character assignment receives the value

, where in the multiplication block 45 it is multiplied by a constant factor from the memory block 46 in order to scale and further limit the limiter 47 to a level of ± 1. Thus, after the restriction, the value at the output of the limiter 47 has the meaning of the sign of the quantity

which, arriving at the first input of the multiplication unit 48, is assigned the difference

coming from the output of the adder 39 to the first input of the character assignment unit 40, i.e. to the second input of multiplication unit 48.

Рассмотренные операции позволяют в вычислителе фазы 28 сначала найти оценку доплеровского сдвига фазы помехи, находящуюся в интервале [-π/2, π/2], а затем при помощи последующих логических преобразований в блоках 38, 39 и 40 расширить пределы ее однозначного измерения до интервала [-π, π] в соответствии с алгоритмомThe considered operations allow firstly to find in the phase 28 calculator an estimate of the Doppler phase shift of the interference located in the interval [-π / 2, π / 2], and then, using subsequent logical transformations in blocks 38, 39 and 40, expand the limits of its unambiguous measurement to the interval [-π, π] according to the algorithm

l=1,2.

l = 1.2.

Первый умножитель 8 (фиг. 1) осуществляет умножение найденной в блоке 1 оценивания фазы l-го частотного канала оценки

на коэффициент r, хранящийся в первом блоке 12 памяти, что приводит к получению пересчитанной по отношению ко 2-му частотному каналу оценкиThe first multiplier 8 (Fig. 1) multiplies the phase of the lth frequency channel of the estimate found in block 1 of the estimate

by the coefficient r stored in the first memory block 12, which leads to an estimate, recalculated with respect to the 2nd frequency channel

.

Данная пересчитанная оценка

и найденная в дополнительном блоке 16 оценивания фазы 2-го частотного канала оценка

подвергаются межканальному усреднению. Так как непосредственное усреднение оценок

и

вследствие цикличности фазовых сдвигов приводит к существенным ошибкам, то усреднению подлежат тригонометрические функции этих оценок. Для этого в первом 9 и третьем 17 косинусно-синусных функциональных преобразователях определяются соответственно величиныThis recalculated estimate

and the estimate found in the supplementary block 16 for estimating the phase of the 2nd frequency channel

are subjected to inter-channel averaging. Since direct averaging of estimates

and

due to the cyclical nature of the phase shifts leads to significant errors, then the trigonometric functions of these estimates are subject to averaging. For this, in the first 9 and third 17 cosine-sine functional converters, the quantities

,

.

,

.

Межканальное усреднение осуществляется в комплексном сумматоре 13 (фиг. 9) путем раздельного суммирования действительных и мнимых проекций входных величин, приводящего к вычислению выходной величиныInterchannel averaging is carried out in the complex adder 13 (Fig. 9) by separately summing the real and imaginary projections of the input quantities, leading to the calculation of the output quantity

.

В дополнительном вычислителе фазы 14 (фиг. 7) определяется усредненная оценка для 2-го частотного канала:In the additional phase 14 calculator (Fig. 7), the average estimate for the 2nd frequency channel is determined:

.

Во втором умножителе 10 данная оценка умножается на хранящийся во втором блоке 15 памяти коэффициент 1/r, что приводит к получению усредненной оценки для 1-го частотного канала:In the second multiplier 10, this estimate is multiplied by the coefficient 1 / r stored in the second memory block 15, which leads to an average estimate for the 1st frequency channel:

.

Во втором 11 и четвертом 18 косинусно-синусных функциональных преобразователях определяются соответственно величиныIn the second 11 and fourth 18 cosine-sine functional converters, the quantities

,

.

,

.

Второй блок 4 комплексного умножения совместно с блоком 6 задержки и первый дополнительный блок 19 комплексного умножения совместно с дополнительным блоком 21 задержки в каждом элементе разрешения по дальности осуществляют рекуррентное накопление оценок межпериодного доплеровского сдвига фазы помехи соответственно для 1-го и 2-го частотных каналов:The second complex multiplication unit 4 together with the delay unit 6 and the first additional complex multiplication unit 19, together with the additional delay unit 21 in each range resolution element, recursively accumulate estimates of the inter-period Doppler phase shift of the interference phase for the 1st and 2nd frequency channels, respectively:

,

.

Ввиду однородности помехи по доплеровской скорости в пределах каждого элемента разрешения по дальности и равноточности оценок

и

Due to the homogeneity of the interference with respect to Doppler velocity within each resolution element in the range and uniformity of estimates

and

,

что соответствует с точностью до начальной фазы текущей фазе помехи.which corresponds, up to the initial phase, to the current phase of the interference.

В блоке 5 комплексного сопряжения и в дополнительном блоке 20 комплексного сопряжения с помощью инвертора 30 знаков мнимых проекций происходит инвертирование знака текущей фазы, приводя к величинамIn block 5 complex conjugation and in the additional block 20 complex conjugation using an inverter 30 characters of imaginary projections, the sign of the current phase is inverted, leading to values

,

что позволяет в первом блоке 3 комплексного умножения и втором дополнительном блоке 23 комплексного умножения путем двумерного поворота поступающих в каждом частотном канале отсчетов

и

в соответствии с выражениямиwhich allows in the first block 3 of complex multiplication and the second additional block 23 of complex multiplication by two-dimensional rotation of the samples received in each frequency channel

and

according to expressions

,

скомпенсировать доплеровские сдвиги фазы помехи.compensate for Doppler phase shifts of the interference.

Задерживание исходных отсчетов

и

на временной интервал t_з=nt_д/2+t_в (где f_д - интервал временной дискретизации, t_в - интервал задерживания при вычислениях), реализуемое в блоке 2 задерживания и в дополнительном блоке 22 задерживания, обеспечивает временное совмещение компенсации с исключенным из обучающей выборки средним элементом с номером n/2+1 в стробе скользящего суммирования, реализуемого блоком 27 усреднения. Тогда в случае сигнала, соизмеримого по величине с помехой, или разрывной помехи при последующем режектировании отсчетов помехи с элемента разрешения, содержащего сигнал, исключается возможность ослабления или подавления сигнала за счет его влияния на используемые оценки.Retention of Source Samples

and

for the time interval t _s = nt _d / 2 + t _in (where f _d is the time sampling interval, t _in is the delay interval in the calculations), implemented in block 2 of the delay and in the additional block 22 of the delay, provides a temporary combination of compensation with excluded from the training sample by the middle element with the number n / 2 + 1 in the strobe of the moving summation implemented by the averaging unit 27. Then, in the case of a signal commensurate in magnitude with the interference, or discontinuous interference during the subsequent rejection of the interference samples from the resolution element containing the signal, the possibility of attenuation or suppression of the signal due to its influence on the estimates used is excluded.

Синхронизация устройства компенсации фазы пассивных помех осуществляется подачей на все блоки заявляемого устройства последовательности синхронизирующих импульсов, вырабатываемых синхронизатором 7 (фиг. 1) с периодом повторения, равным интервалу временной дискретизации t_д, выбираемому из условия требуемой разрешающей способности по дальности.The synchronization of the passive interference phase compensation device is performed by applying to all the blocks of the claimed device a sequence of synchronizing pulses generated by the synchronizer 7 (Fig. 1) with a repetition period equal to the time sampling interval t _d selected from the condition of the required range resolution.

Достижение технического результата объясняется следующим образом. Погрешность усредненной оценки

в предложенном устройстве характеризуется дисперсиейThe achievement of the technical result is explained as follows. The error of the average estimate

in the proposed device is characterized by dispersion

, l=1,2,

, l = 1,2,

где r₁=1, r₂=r;

- коэффициент межпериодной корреляции помехи в l-м частотном канале (l=1,2);

- нормированная ширина спектра помехи в l-м частотном канале (l=1,2). Дисперсия оценки

для известного устройства (прототипа)where r ₁ = 1, r ₂ = r;

- coefficient of inter-period correlation of interference in the l-th frequency channel (l = 1,2);

is the normalized width of the interference spectrum in the l-th frequency channel (l = 1,2). Estimation variance

for a known device (prototype)

.

Как видим, дисперсия усредненной оценки

в предложенном устройстве меньше дисперсии в известном устройстве, что соответствует повышению точности измерения и компенсации доплеровской фазы помехи, зависящей от номера частотного канала. Расчеты показывают, что при r=0,95 и β_п=Δf_пT=0,1 для 1-го частотного канала (l=1) точность измерения и компенсации повышается в 2 раза, а для 2-го частотного канала (l=2) - в 2,2 раза.As you can see, the variance of the average estimate

in the proposed device there is less dispersion in the known device, which corresponds to an increase in the accuracy of measurement and compensation of the Doppler phase of the interference, depending on the number of the frequency channel. Calculations show that for r = 0.95 and β _p = Δf _p T = 0.1 for the 1st frequency channel (l = 1), the measurement and compensation accuracy is doubled, and for the 2nd frequency channel (l = 2) - 2.2 times.

Таким образом, устройство компенсации фазы пассивных помех позволяет повысить точность измерения и компенсации текущего значения доплеровского сдвига фазы многочастотных пассивных помех.Thus, the passive interference phase compensation device allows to increase the accuracy of measuring and compensating the current value of the Doppler phase shift of the multi-frequency passive interference.

БиблиографияBibliography

1. А.С. 934816 (СССР), МПК G01S 7/36, G01S 13/52. Режекторный фильтр / Д.И. Попов. - Опубл. 27.11.1998. - Изобретения. - 1998. - №33. - С. 407-408.1. A.S. 934816 (USSR), IPC G01S 7/36, G01S 13/52. Notch filter / D.I. Popov. - Publ. 11/27/1998. - Inventions. - 1998. - No. 33. - S. 407-408.

2. А.С. 1136620 (СССР), МПК G01S 7/292. Измеритель параметров пассивных помех / Д.И. Попов, В.В. Гладких. - Опубл. 27.11.1998. - Изобретения. - 1998. - №33. - С. 405.2. A.S. 1136620 (USSR), IPC G01S 7/292. Passive jammer / D.I. Popov, V.V. Smooth. - Publ. 11/27/1998. - Inventions. - 1998. - No. 33. - S. 405.

3. А.С. 1098399 (СССР), МПК G01S 7/36. Устройство адаптивной режекции пассивных помех / Д.И. Попов. - Опубл. 20.12.1998. - Изобретения. - №35. - С. 377-378.3. A.S. 1098399 (USSR), IPC G01S 7/36. Device adaptive rejection of passive interference / D.I. Popov. - Publ. 12/20/1998. - Inventions. - No. 35. - S. 377-378.

Claims

A passive interference phase compensation device comprising a phase estimation unit, a first complex multiplication unit, a second complex multiplication unit, a complex conjugation unit, a first delay unit and a clock generator, wherein the first inputs of the first complex multiplication unit are connected to the outputs of the complex conjugation unit, the outputs of the second complex unit multiplications are connected to the combined inputs of the complex conjugation unit and the first delay unit, the outputs of the first delay unit are connected to the first inputs of the second unit complex multiplication, the output of the sync generator is connected to the sync inputs of the phase estimation unit, the first and second complex multiplication units, the complex conjugation unit and the first delay unit, characterized in that the second delay unit, the first multiplier, the first cosine-sine function converter, the second multiplier, the second cosine-sine functional converter, first memory unit, complex adder, additional phase calculator, second memory unit, additional phase estimation unit , the third and fourth cosine-sine function converters, the first additional complex multiplication unit, the additional complex conjugation unit, the third delay unit, the fourth delay unit and the second additional complex multiplication unit, while the inputs of the phase estimator through the second delay unit are connected to the second inputs of the first complex multiplication unit, the output of the phase estimator is connected to the first input of the first multiplier, the second input of which is connected to the output of the first memory block, the output q the first multiplier is connected to the input of the first cosine-sine functional converter, the outputs of which are connected to the first inputs of the complex adder, the outputs of the complex adder are connected to the inputs of an additional phase calculator, the output of which is connected to the combined first input of the second multiplier and the input of the fourth cosine-sine functional 2 converter , the second input of the second multiplier is connected to the output of the second memory block, the output of the second multiplier is connected to the input of the second cosine-s a functional converter, the outputs of which are connected to the second inputs of the second complex multiplication block, the output of the additional phase estimation block is connected to the input of the third cosine-sine functional converter, the outputs of which are connected to the second inputs of the complex adder, the outputs of the first additional complex multiplication block are connected to the combined inputs of the additional complex conjugation unit and the third delay unit, the outputs of the third delay unit are connected to the first the inputs of the first additional complex multiplication block, the second inputs of which are connected to the outputs of the fourth cosine-sine functional converter, the inputs of the additional phase estimation block through the fourth delay block are connected to the first inputs of the second additional complex multiplication block, the second inputs of which are connected to the outputs of the additional complex conjugation block , the output of the clock generator is connected to the clock inputs of the second, third and fourth delay blocks, the first and second multipliers, the first, second, third and fourth cosine-sine function converters, the first and second memory blocks, a complex adder, an additional phase calculator, an additional phase estimation unit, the first and second additional complex multiplication blocks and an additional complex conjugation unit, the first and second the inputs of the passive interference phase compensation device are respectively the inputs of the phase estimator and the additional phase estimator, and the first and second and outputs - respectively, the outputs of the first block of complex multiplication and the second additional block of complex multiplication.