KR20230093579A - Ceramic capacitor and method for manufacturing thereof - Google Patents
Ceramic capacitor and method for manufacturing thereof Download PDFInfo
- Publication number
- KR20230093579A KR20230093579A KR1020210182329A KR20210182329A KR20230093579A KR 20230093579 A KR20230093579 A KR 20230093579A KR 1020210182329 A KR1020210182329 A KR 1020210182329A KR 20210182329 A KR20210182329 A KR 20210182329A KR 20230093579 A KR20230093579 A KR 20230093579A
- Authority
- KR
- South Korea
- Prior art keywords
- ceramic body
- ceramic
- internal electrode
- dielectric layer
- manufacturing
- Prior art date
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title description 5
- 239000000919 ceramic Substances 0.000 claims abstract description 199
- 238000005520 cutting process Methods 0.000 claims abstract description 115
- 238000010304 firing Methods 0.000 claims description 12
- 238000004080 punching Methods 0.000 claims description 12
- 239000003989 dielectric material Substances 0.000 claims description 9
- 238000010030 laminating Methods 0.000 claims description 3
- 239000007772 electrode material Substances 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 238000009413 insulation Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02G—INSTALLATION OF ELECTRIC CABLES OR LINES, OR OF COMBINED OPTICAL AND ELECTRIC CABLES OR LINES
- H02G13/00—Installations of lightning conductors; Fastening thereof to supporting structure
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/13—Energy storage using capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
본 발명은 세라믹 커패시터에 관한 것으로, 더욱 상세하게는 외부전극과 내부전극의 접촉시 최대한의 면적을 구현할 수 있는 세라믹 커패시터 및 이의 제조방법에 관한 것이다.The present invention relates to a ceramic capacitor, and more particularly, to a ceramic capacitor capable of realizing a maximum area when external electrodes and internal electrodes contact each other and a manufacturing method thereof.
커패시터(Capacitor)는 전압이 일정하게 유지되어야 하는 부품이 있을 때 전기를 저장했다가 부품이 필요로 하는 만큼 전기를 균일하고 안정적으로 공급함으로써 해당 부품을 보호하는 용도로 사용하거나, 전자기기 안에서 노이즈를 제거하는 용도로 사용하거나, 직류와 교류가 섞여 있는 신호에서 교류 신호만 통과시키는 용도로 사용한다.Capacitors store electricity when there is a part whose voltage needs to be kept constant, and supply electricity uniformly and stably as needed by the part to be used to protect the part or to reduce noise in electronic devices. It is used for the purpose of removing, or used for the purpose of passing only the alternating current signal in the mixed signal of direct current and alternating current.
일반적으로, 세라믹 커패시터는 유전체, 내부전극 및 외부전극으로 구성된다. 세라믹 커패시터는 내부전극이 마주보는 사이에 전하가 축적되므로 한정된 공간에 많은 층의 내부전극을 쌓아 소형화와 고용량화를 구현하고 있다. 이러한 커패시터는 외부전극과 내부전극의 접촉시 접촉면적이 넓어야 외부전극과 내부전극의 접속 강도가 높아지고 접촉 저항이 감소하는데, 현재로서는 내부전극이 한 면으로만 노출되고 노출된 면에서 내부전극이 일자로 균일하게 노출되기 어려운 점 등으로 인해 외부전극과 내부전극의 접촉면적을 최대한으로 확보하는 것이 어려운 문제점이 있다. In general, ceramic capacitors are composed of a dielectric, internal electrodes and external electrodes. In ceramic capacitors, since charges are accumulated between internal electrodes facing each other, miniaturization and high capacity are realized by stacking many layers of internal electrodes in a limited space. In such a capacitor, when the external electrode and the internal electrode are in contact, the contact area should be wide to increase the connection strength between the external electrode and the internal electrode and reduce the contact resistance. Currently, the internal electrode is exposed on only one side and the internal electrode is straight on the exposed side There is a problem in that it is difficult to secure the maximum contact area between the external electrode and the internal electrode due to the difficulty in uniform exposure.
이상의 배경기술에 기재된 사항은 발명의 배경에 대한 이해를 돕기 위한 것으로서, 공개된 종래 기술이 아닌 사항을 포함할 수 있다.Matters described in the background art above are intended to help understand the background of the invention, and may include matters that are not disclosed prior art.
본 발명의 목적은 외부전극과 내부전극의 접촉시 최대한의 접촉면적이 확보되도록 구현하여 외부전극과 내부전극의 접속 강도를 높이고, 접촉 저항을 감소시키며, 대량 생산이 용이하도록 한 적층형 세라믹 커패시터 및 이의 제조방법을 제공하는 것이다.An object of the present invention is to increase the connection strength between external electrodes and internal electrodes by securing the maximum contact area when contacting external electrodes with internal electrodes, reduce contact resistance, and facilitate mass production of multilayer ceramic capacitors and the same. It is to provide a manufacturing method.
상기한 과제를 해결하기 위한 본 발명의 실시예에 따른 세라믹 커패시터는 복수의 유전체층을 포함하며, 서로 마주보는 전 후면, 서로 마주보는 상 하면 및 서로 마주보는 양 단면을 구비하는 세라믹 바디와, 세라믹 바디의 양 단면 중 일 단면과 세라믹 바디의 전 후면이 각각 만나도록 형성된 제1 모서리 커팅면과, 세라믹 바디의 양 단면 중 일 단면과 대향하는 타 단면과 세라믹 바디의 전 후면이 각각 만나도록 형성된 제2 모서리 커팅면과, 세라믹 바디의 내부에 배치되며 상기 세라믹 바디의 일 단면, 제1 모서리 커팅면 및 세라믹 바디의 전 후면에 상호 연결되도록 노출되는 적어도 하나 이상의 제1 내부전극과, 세라믹 바디의 내부에 배치되며 세라믹 바디의 타 단면, 제2 모서리 커팅면 및 세라믹 바디의 전 후면에 상호 연결되도록 노출되고 제1 내부전극과 오버랩되는 부분을 포함하는 적어도 하나 이상의 제2 내부전극을 포함한다.A ceramic capacitor according to an embodiment of the present invention for solving the above problems includes a ceramic body including a plurality of dielectric layers and having front and rear surfaces facing each other, upper and lower surfaces facing each other, and both end surfaces facing each other; A first edge cutting surface formed so that one end surface of both end surfaces of the ceramic body meets the front and rear surfaces of the ceramic body, and the other end surface opposite to one end surface of both end surfaces of the ceramic body and the front rear surface of the ceramic body meet each other. a corner cutting surface, at least one first internal electrode disposed inside the ceramic body and exposed to be connected to one end surface of the ceramic body, the first corner cutting surface, and the front rear surface of the ceramic body; and at least one second inner electrode including a portion overlapping the first inner electrode and exposed to be connected to the other end surface of the ceramic body, the second edge cutting surface, and the front rear surface of the ceramic body.
제1 모서리 커팅면은 곡면으로 형성될 수 있다.The first corner cutting surface may be formed as a curved surface.
제1 모서리 커팅면은 외부에서 내부로 함몰된 형상일 수 있다.The first edge cutting surface may have a shape recessed from the outside to the inside.
세라믹 바디의 전 후면에 접합되며 세라믹 바디의 전 후면으로 노출되는 제1 내부전극과 상기 제2 내부전극을 덮는 사이드 커버부를 포함한다.It includes a first internal electrode bonded to the front rear surface of the ceramic body and exposed to the front rear surface of the ceramic body, and a side cover portion covering the second internal electrode.
사이드 커버부는 유전체로 이루어질 수 있다.The side cover portion may be made of a dielectric material.
세라믹 바디의 양 단면에 각각 배치되어 제1 내부전극 및 제2 내부전극에 각각 연결되는 제1 및 제2 외부전극을 포함하며, 제1 외부전극은 세라믹 바디의 일 단면과 제1 모서리 커팅면을 덮는다.It includes first and second external electrodes disposed on both end surfaces of the ceramic body and connected to the first internal electrode and the second internal electrode, respectively, wherein the first external electrode covers one end surface of the ceramic body and a first corner cutting surface. cover
제1 외부전극은 사이드 커버부의 일부까지 덮는다.The first external electrode covers even a part of the side cover part.
제1 내부전극은 일면이 세라믹 바디의 일 단면으로 노출되고 대향하는 타면이 세라믹 바디의 내부에 배치되며, 제1 내부전극의 타면은 제2 모서리 커팅면과 일정거리 이격된다.One surface of the first internal electrode is exposed as one end surface of the ceramic body, and the opposite surface is disposed inside the ceramic body, and the other surface of the first internal electrode is spaced apart from the second corner cutting surface by a predetermined distance.
제1 내부전극은 유전체층에 배치되고, 유전체층은 제1 내부전극의 양 측면을 외부로 노출시킨다.The first internal electrodes are disposed on the dielectric layer, and the dielectric layer exposes both side surfaces of the first internal electrodes to the outside.
제1 내부전극이 인쇄된 유전체층과 제2 내부전극이 인쇄된 유전체층을 포함하는 복수의 유전체층을 적층하여 세라믹 시트 적층체를 제조하는 단계(S10)와, 세라믹 시트 적층체의 설정 위치마다 관통홀을 형성하는 단계(S20)와 관통홀의 중심을 기준으로 관통홀이 4등분이 되게 세라믹 시트 적층체를 복 수개의 단위 셀로 절단하여 제1 및 제2 모서리 커팅면이 형성된 복수 개의 세라믹 바디를 제조하는 단계(S30)와 세라믹 바디의 전 후면에 사이드 커버부를 접합하는 단계(S40)를 포함한다.Manufacturing a ceramic sheet laminate by laminating a plurality of dielectric layers including a dielectric layer on which first internal electrodes are printed and a dielectric layer on which second internal electrodes are printed (S10); Forming (S20) and manufacturing a plurality of ceramic bodies having first and second corner cutting surfaces formed thereon by cutting the ceramic sheet laminate into a plurality of unit cells so that the through holes are divided into quarters based on the center of the through hole. (S30) and bonding the side cover to the front and rear surfaces of the ceramic body (S40).
제1 내부전극이 인쇄된 유전체층과 제2 내부전극이 인쇄된 유전체층을 포함하는 복수의 유전체층을 적층하여 세라믹 시트 적층체를 제조하는 단계에서, 제1 내부전극은 유전체층에 복수 개가 인쇄될 수 있다.In the step of manufacturing a ceramic sheet laminate by stacking a plurality of dielectric layers including a dielectric layer on which first internal electrodes are printed and a dielectric layer on which second internal electrodes are printed, a plurality of first internal electrodes may be printed on the dielectric layer.
제1 내부전극이 인쇄된 유전체층과 제2 내부전극이 인쇄된 유전체층을 포함하는 복수의 유전체층을 적층하여 세라믹 시트 적층체를 제조하는 단계에서, 제1 내부전극은 일면이 유전체층의 일 단면에 접하거나 일 단면이 될 절단선 부분에 접하고, 타면이 유전체층의 타 단면이 될 절단선 부분이나 유전체층의 타 단면에서 일정거리 이격되며, 양 측면이 유전체층의 전 후면으로 노출되게 상기 유전체층의 상면에 복수 개가 인쇄될 수 있다/.In the step of manufacturing a ceramic sheet laminate by stacking a plurality of dielectric layers including a dielectric layer on which a first internal electrode is printed and a dielectric layer on which a second internal electrode is printed, one surface of the first internal electrode is in contact with one end surface of the dielectric layer, or A plurality of pieces are printed on the upper surface of the dielectric layer so that the other side is in contact with the cutting line part to be one end surface, and the other surface is spaced a certain distance from the cutting line part to be the other end surface of the dielectric layer or the other end surface of the dielectric layer, and both sides are exposed to the front and back sides of the dielectric layer. can be/.
제1 내부전극이 인쇄된 유전체층과 제2 내부전극이 인쇄된 유전체층을 포함하는 복수의 유전체층을 적층하여 세라믹 시트 적층체를 제조하는 단계에서, 제2 내부전극은 일면이 유전체층의 타 단면에 접하거나 타 단면이 될 절단선 부분에 접하고, 타면이 유전체층의 일 단면이 될 절단선 부분이나 유전체층의 일 단면에서 일정거리 이격되며, 양 측면이 유전체층의 전 후면으로 노출되게 상기 유전체층의 상면에 복수 개가 인쇄된다.In the step of manufacturing a ceramic sheet laminate by laminating a plurality of dielectric layers including a dielectric layer on which a first internal electrode is printed and a dielectric layer on which a second internal electrode is printed, one surface of the second internal electrode is in contact with the other end surface of the dielectric layer, or A plurality of pieces are printed on the upper surface of the dielectric layer so that the other side is in contact with the cutting line part to be the other end surface, and the other surface is spaced a certain distance from the cutting line part to be one end surface of the dielectric layer or one end surface of the dielectric layer, and both sides are exposed to the front and back sides of the dielectric layer. do.
세라믹 시트 적층체의 설정 위치마다 관통홀을 형성하는 단계는, 원기둥 형상의 펀칭기 또는 레이저를 이용하여 상기 관통홀을 형성할 수 있다.In the step of forming through-holes at set positions of the ceramic sheet laminate, the through-holes may be formed using a cylindrical punching machine or a laser.
세라믹 시트 적층체의 설정 위치마다 관통홀을 형성하는 단계와 관통홀의 중심을 기준으로 관통홀이 4등분이 되게 세라믹 시트 적층체를 복 수개의 단위 셀로 절단하여 모서리 커팅면이 형성된 복수 개의 세라믹 바디를 제조하는 단계는, 원기둥 형상의 펀칭기와 펀치 날을 갖는 펀칭 장치를 이용하여 동시에 수행될 수 있다.Forming a through hole at each set position of the ceramic sheet laminate, cutting the ceramic sheet laminate into a plurality of unit cells so that the through hole is divided into 4 parts based on the center of the through hole, and manufacturing a plurality of ceramic bodies having corner cutting surfaces formed thereon. The manufacturing step may be performed simultaneously using a cylindrical punching machine and a punching device having a punch blade.
세라믹 바디의 전 후면에 사이드 커버부를 접합하는 단계는, 모서리 커팅면을 제외한 세라믹 바디의 전 후면에 유전체로 이루어진 평판 형상의 사이드 커버부를 접합하거나, 모서리 커팅면을 제외한 세라믹 바디의 전 후면에 유전체 재료를 인쇄하여 사이드 커버부를 형성할 수 있다.In the step of bonding the side cover to the front and rear surfaces of the ceramic body, the plate-shaped side cover made of a dielectric is bonded to the front and rear surfaces of the ceramic body except for the edge cutting surfaces, or the dielectric material is attached to the front and rear surfaces of the ceramic body except for the edge cutting surfaces. It is possible to form a side cover portion by printing.
세라믹 바디의 전 후면에 사이드 커버부를 접합하는 단계 후, 세라믹 바디를 소성하는 단계를 수행할 수 있다.After bonding the side cover to the front and rear surfaces of the ceramic body, firing the ceramic body may be performed.
세라믹 바디를 소성하는 단계 후, 세라믹 바디의 양 단면에 제1 및 제2 내부전극에 각각 연결되는 제1 및 제2 외부전극을 형성하는 단계를 수행하며, 제1 외부전극은 세라믹 바디의 일 단면과 제1 모서리 커팅면을 덮도록 형성한다.After the firing of the ceramic body, forming first and second external electrodes connected to the first and second internal electrodes are formed on both end surfaces of the ceramic body, the first external electrodes being one end surface of the ceramic body. And it is formed to cover the first corner cutting surface.
세라믹 바디를 소성하는 단계 후, 세라믹 바디의 양 단면에 상기 제1 및 제2 내부전극에 각각 연결되는 제1 및 제2 외부전극을 형성하는 단계를 수행하며, 제1 외부전극은 상기 세라믹 바디의 일 단면과 상기 제1 모서리 커팅면과 상기 사이드 커버부의 일부까지 덮도록 형성할 수 있다.After firing the ceramic body, forming first and second external electrodes connected to the first and second internal electrodes on both end surfaces of the ceramic body, the first external electrodes of the ceramic body. It may be formed to cover one end surface, the first corner cutting surface, and a part of the side cover part.
본 발명은 세라믹 시트 적층체를 복 수개의 단위 셀로 절단하여 모서리 커팅면이 형성된 복수 개의 세라믹 바디를 제조하므로, 모서리 커팅면을 통해 노출되는 내부전극에 의해 외부전극과 내부면적의 접촉면적이 커지고, 이로 인해 외부전극과 내부전극의 접촉저항이 감소되고 등가직렬저항(ESR)이 감소하는 효과를 기대할 수 있다.In the present invention, since the ceramic sheet laminate is cut into a plurality of unit cells to manufacture a plurality of ceramic bodies having edge cutting surfaces, the contact area between the external electrode and the internal area is increased by the internal electrode exposed through the edge cutting surface, As a result, an effect of reducing the contact resistance between the external electrode and the internal electrode and reducing the equivalent series resistance (ESR) can be expected.
또한, 본 발명은 세라믹 시트 적층체를 단위 셀로 절단하여 세라믹 바디를 제조하므로 깨끗한 절단면을 가져 내부전극이 균일하게 노출되고 외부전극과 내부면적의 접촉면적이 커지게 되므로, 외부전극과 내부전극의 접촉면적을 최대한으로 높여 등가직렬저항(ESR)을 감소시키는 효과를 기대할 수 있다.In addition, the present invention manufactures a ceramic body by cutting the ceramic sheet laminate into unit cells, so that the internal electrodes are uniformly exposed and the contact area between the external electrode and the internal area is increased by having a clean cut surface, so that the external electrode and the internal electrode are contacted. The effect of reducing the equivalent series resistance (ESR) can be expected by maximizing the area.
또한, 본 발명은 대면적으로 제조한 세라믹 시트 적층체를 단위 셀로 절단하여 세라믹 바디를 제조하되, 세라믹 바디의 전 후면으로 내부전극의 양 측면이 노출되는 구조이므로 내부전극의 인쇄 및 제조가 용이하고, 세라믹 바디의 전 후면으로 노출된 내부전극의 양 측면에는 사이드 커버부를 접합하여 절연성을 확보할 수 있으며, 깨끗한 절단면을 가져 내부전극도 균일하게 노출되고 외부전극과 내부면적의 접촉면적이 커지게 되므로 외부전극과 내부전극의 접촉면적도 최대한으로 높일 수 있는 효과가 있다.In addition, the present invention manufactures a ceramic body by cutting a ceramic sheet laminate manufactured in a large area into unit cells, and since both sides of the internal electrode are exposed through the front and rear surfaces of the ceramic body, it is easy to print and manufacture the internal electrode. , Insulation can be secured by bonding the side covers to both sides of the internal electrodes exposed on the front and rear surfaces of the ceramic body, and the internal electrodes are evenly exposed due to the clean cut surface, and the contact area between the external electrodes and the internal area increases. There is an effect of maximally increasing the contact area between the external electrode and the internal electrode.
도 1은 본 발명의 실시예에 의한 세라믹 커패시터의 세라믹 바디에 사이드 커버부를 접합하기 전 모습을 보인 부분 투시도이다.
도 2는 본 발명의 실시예에 의한 세라믹 커패시터의 세라믹 바디에 사이드 커버부가 접합된 상태를 보인 사시도이다.
도 3은 본 발명의 실시예에 의한 세라믹 커패시터를 보인 사시도이다.
도 4는 본 발명의 실시예에 의한 세라믹 커패시터를 보인 종단면도이다.
도 5는 본 발명의 실시예에 의한 세라믹 커패시터를 보인 분해 사시도이다.
도 6은 본 발명의 실시예에 의한 세라믹 커패시터 제조방법을 보인 플로차트이다.
도 7은 본 발명의 실시예에 의한 세라믹 커패시터 제조방법을 보인 구성도이다.1 is a partial perspective view showing a state before bonding a side cover to a ceramic body of a ceramic capacitor according to an embodiment of the present invention.
2 is a perspective view showing a state in which a side cover unit is bonded to a ceramic body of a ceramic capacitor according to an embodiment of the present invention.
3 is a perspective view showing a ceramic capacitor according to an embodiment of the present invention.
4 is a longitudinal cross-sectional view showing a ceramic capacitor according to an embodiment of the present invention.
5 is an exploded perspective view showing a ceramic capacitor according to an embodiment of the present invention.
6 is a flowchart showing a method of manufacturing a ceramic capacitor according to an embodiment of the present invention.
7 is a configuration diagram showing a method of manufacturing a ceramic capacitor according to an embodiment of the present invention.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명의 세라믹 커패시터는 외부전극과 내부전극의 접촉시 최대한의 접촉면적을 구현할 수 있도록 세라믹 바디의 모서리 부분을 홀 펀칭하여 내부전극을 추가로 노출시키고, 내부전극의 측면이 외부로 노출되지 않도록 세라믹 바디의 전 후면에 절연을 위한 사이드 커버부를 접합한 것에 특징이 있다. 세라믹 커패시터는 MLCC(Multi-Layer Ceramic Capacitor)인 것을 일 예로 한다. The ceramic capacitor of the present invention additionally exposes internal electrodes by hole-punching the corners of the ceramic body so that the maximum contact area can be realized when the external electrodes and internal electrodes contact each other. It is characterized by bonding the side cover for insulation to the front and back of the body. An example of the ceramic capacitor is a Multi-Layer Ceramic Capacitor (MLCC).
도 1은 본 발명의 실시예에 의한 세라믹 커패시터의 세라믹 바디에 사이드 커버부를 접합하기 전 모습을 보인 부분 투시도이고, 도 2는 본 발명의 실시예에 의한 세라믹 커패시터의 세라믹 바디에 사이드 커버부가 접합된 상태를 보인 사시도이다. 도면에서 상대적인 두께, 길이나 상대적인 크기는 설명의 편의 및 명확성을 위해 과장될 수 있다.1 is a partial perspective view showing a side cover of a ceramic capacitor according to an embodiment of the present invention before bonding to a ceramic body, and FIG. 2 is a partial perspective view showing a side cover of a ceramic capacitor according to an embodiment of the present invention bonded to a ceramic body. It is a perspective view showing the state. Relative thickness, length or relative size in the drawings may be exaggerated for convenience and clarity of explanation.
도 1에 도시된 바에 의하면, 본 발명의 실시예에 의한 세라믹 커패시터(100)는 세라믹 바디(110), 제1 및 제2 내부전극(121,122), 모서리 커팅면(131,132,133,134)을 포함한다. As shown in FIG. 1 , a
세라믹 바디(110)는 복수의 유전체층을 포함한다. 세라믹 바디(110)는 복수의 유전체층(111)을 수평이 되게 적층한 다음 소성하여 형성한 것이다. 복수의 유전체층(111)은 소결된 상태이며, 인접하는 유전체층(111) 사이의 경계는 확인하기 곤란할 정도로 일체화될 수 있다.The
유전체층(111)의 재료는 유전율이 큰 티탄산바륨(BaTiO3)계 세라믹일 수 있다. 이외에도 유전체층(111)을 형성하는 재료는 (Ca, Zr)(Sr, Ti)O3를 사용하거나 이를 추가로 포함할 수 있다. 그러나 정전용량은 유전체의 유전율에 비례하므로 유전율이 큰 유전체 재료 BaTiO3를 사용하는 것이 바람직하다.The material of the
세라믹 바디(110)는 대략 직육면체 형성으로 형성되며, 서로 마주보는 전 후면, 서로 마주보는 상 하면 및 서로 마주보는 양 단면을 구비한다. 세라믹 바디(110)의 하면이 기판에 실장되는 실장면이고, 하면과 마주보는 면이 상면이며, 상 하면과 직교하는 길이가 긴 두 면이 전 후면이고 상 하면과 직교하는 길이가 짧은 두 면이 양 단면이다. 즉, 세라믹 바디(110)에서 a 방향으로 마주보는 두 면이 전 후면이고, b 방향으로 마주보는 두 면이 상 하면이고, c 방향으로 마주보는 두 면이 양 단면이다. The
제1 내부전극(121)과 제2 내부전극(122)은 세라믹 바디(110)의 내부에 적어도 한 층 이상이 배치된다. 일 예로, 제1 내부전극(121)과 제2 내부전극(122)은 세라믹 바디(110)의 내부에 3층 이상으로 배치될 수 있으며, 정전용량을 증가시키기 위해서는 수십 또는 수백 층으로 배치될 수 있다.At least one layer of the first
제1 내부전극(121)은 일면이 세라믹 바디(110)의 양 단면 중 일 단면으로 노출되고, 일면에 대향하는 타면은 세라믹 바디(110)의 내부에 위치된다. 또한 제1 내부전극(121)의 양 측면은 세라믹 바디(110)의 전 후면으로 세라믹 바디(110)의 일 단면과 접하도록 각각 노출된다. 제2 내부전극(122)은 일면이 세라믹 바디(110)의 양 단면 중 일 단면과 대향하는 타 단면으로 노출되고, 일면에 대향하는 타면이 세라믹 바디(110)의 내부에 위치된다. 또한 제2 내부전극(122)은 세라믹 바디(110)의 전 후면으로 세라믹 바디(110)의 타 단면과 접하도록 각각 노출되고, 제1 내부전극(121)과 오버랩되는 부분을 포함한다. 제1 내부전극(121)과 제2 내부전극(122)이 오버랩되는 부분에 정전용량이 형성된다. One surface of the first
제1 내부전극(121)과 제2 내부전극(122)은 다양한 형상으로 형성될 수 있으며, 실시예에서 제1 내부전극(121)과 제2 내부전극(122)은 폭에 비해 길이가 긴 사각 형상인 것을 일 예로 한다. 제1 내부전극(121)과 제2 내부전극(122)은 세라믹 바디(110)의 양 단면으로 노출되는 부분을 일면으로 지칭하고 일면과 대향하는 면을 타면으로 지칭하며, 세라믹 바디(110)의 전 후면과 마주하는 면을 양 측면으로 지칭한다.The first
모서리 커팅면(131,132,133,134)은 세라믹 바디(110)의 네 모서리를 상하방향으로 커팅하여 형성되며, 모서리 커팅면(131,132,133,134)로 제1 내부전극(121) 또는 제2 내부전극(122)의 커팅된 모서리면이 노출된다. 세라믹 바디(110)의 일 단면과 이웃하여 접하는 두 모서리 커팅면(131,132)로 제1 내부전극(121)이 노출되고, 세라믹 바디(110)의 일 단면과 대향하는 타 단면과 이웃하여 접하는 두 모서리 커팅면(133,134)로 제2 내부전극(122)이 노출된다.The corner cutting surfaces 131 , 132 , 133 , and 134 are formed by cutting four corners of the
실시예에서, 모서리 커팅면(131,132,133,134)은 제1 모서리 커팅면(131,132)과 제2 모서리 커팅면(133,134)으로 구분된다. 제1 모서리 커팅면(131,132)은 세라믹 바디(110)의 양 단면 중 일 단면과 세라믹 바디(110)의 전 후면이 각각 만나도록 형성되고, 제2 모서리 커팅면(133,134)은 세라믹 바디(110)의 양 단면 중 일 단면과 대향하는 타 단면과 세라믹 바디의 전 후면이 각각 만나도록 형성된다. 그리고, 제1 내부전극(121)은 세라믹 바디(110)의 내부에 배치되며, 세라믹 바디(110)의 일 단면, 제1 모서리 커팅면(131,132) 및 세라믹 바디(110)의 전 후면에 상호 연결되도록 노출되는 적어도 하나 이상으로 구성된다. 제2 내부전극(122)은 세라믹 바디(110)의 내부에 배치되며, 세라믹 바디(110)의 타 단면, 제2 모서리 커팅면(133,134) 및 세라믹 바디(110)의 전 후면에 상호 연결되도록 노출되고 제1 내부전극(121)과 오버랩되는 부분을 포함하는 적어도 하나 이상으로 구성된다.In the embodiment, the corner cutting surfaces 131 , 132 , 133 , and 134 are divided into first
모서리 커팅면(131,132,133,134)은 곡면으로 형성될 수 있다. 일 예로, 모서리 커팅면(131,132,133,134)은 외부에서 내부로 함몰된 형상일 수 있다. 모서리 커팅면(131,132,133,134)은 제1 내부전극(121)과 제2 내부전극(122)을 추가로 노출시킨다. 모서리 커팅면(131,132,133,134)을 통해 노출된 제1 내부전극(121)과 제2 내부전극(122)은 제1 내부전극(121)과 제2 내부전극(122)의 노출 면적 및 노출 길이를 증가시켜 외부전극과의 접촉면적을 넓힌다. The edge cutting surfaces 131 , 132 , 133 , and 134 may be formed as curved surfaces. For example, the corner cutting surfaces 131 , 132 , 133 , and 134 may have shapes that are recessed from the outside to the inside. The corner cutting surfaces 131 , 132 , 133 , and 134 further expose the first
이 외에도 모서리 커팅면(131,132,133,134)은 제1 내부전극(121)과 제2 내부전극(122)의 모서리를 자른 직선 경사 형상일 수 있다. 그러나 외부전극(141,142)과 내부전극(121,122)의 접촉면적을 넓히고 접속 신뢰성을 높이기 위하여 모서리 커팅면(131,132,133,134)은 곡면으로 형성되는 것이 바람직하다.In addition to this, the corner cutting surfaces 131 , 132 , 133 , and 134 may have straight and inclined shapes by cutting corners of the first
세라믹 바디(110)의 전 후면에 사이드 커버부(151,152)가 접합된다. 사이드 커버부(151,152)는 세라믹 바디(110)의 전 후면으로 노출되는 제1 내부전극(121)과 제2 내부전극(122)을 덮어 외부로 노출되지 않도록 한다. 즉, 사이드 커버부(151,152)는 세라믹 바디(110)의 전 후면으로 노출되는 제1 내부전극(121)과 제2 내부전극(122)을 외부전극과 절연한다. 사이드 커버부(151,152)는 절연성이 우수하고 제조가 용이하도록 세라믹 바디(110)를 구성하는 유전체와 동일한 유전체 재질로 이루어질 수 있다.
도 2에 도시된 바에 의하면, 실시예에서, 제1 내부전극(121)은 양 측면이 사이드 커버부(151)로 덮혀져 외부로 노출되지 않고, 세라믹 바디(110)의 양 단면 중 일 단면으로 노출되며, 또한 세라믹 바디(110)의 일 단면과 이웃하는 제1 모서리 커팅면(131,132)을 통해 노출되어 노출된 부분이'ㄷ' 형상을 형성한다. 제2 내부전극(122)은 양 측면이 사이드 커버부(151,152)로 덮혀져 외부로 노출되지 않고, 세라믹 바디(110)의 양 단면 중 타 단면으로 노출되며, 또한 세라믹 바디(110)의 타 단면과 이웃하는 제2 모서리 커팅면(133,134)을 통해 노출되어 노출된 부분이'ㄷ' 형상을 형성한다. As shown in FIG. 2 , in the embodiment, both side surfaces of the first
제1 내부전극(121)과 제2 내부전극(122)의'ㄷ' 형상의 노출 구조는 외부전극(141,142)과 내부전극(121,122)의 접촉시 최대한의 접촉면적을 확보하여 외부전극(141,142)과 내부전극(121,122)의 접속 강도를 높이고 접촉 저항을 감소시킨다. 접촉 저항 감소는 등가직렬저항(ESR)을 감소시켜 회로 전체의 안정성을 높이고 수명을 향상시킨다.The 'c'-shaped exposed structure of the first
도 1을 참조하면, 제1 내부전극(121)의 타면과 제2 내부전극(122)의 타면은 마주하는 위치에 있는 제2 모서리 커팅면(133,134)과 일정 거리(n) 이격된다. 만약, 제1 내부전극(121)의 타면이 마주하는 제2 모서리 커팅면(133,134)까지 연장되어 배치되거나 제2 내부전극(122)의 타면이 마주하는 제1 모서리 커팅면(131,132)까지 연장되어 배치되면, 제1 내지 제4 모서리 커팅면(131,132,133,134)에 제1 내부전극(121)과 제2 내부전극(122)이 모두 노출되므로, 외부전극(141,142)을 형성하면 혼촉이 발생하게 된다.Referring to FIG. 1 , the other surface of the first
제1 내지 제4 모서리 커팅면(131,132,133,134)의 폭은 세라믹 바디(110)의 양 단면의 폭에 비해 작은 것이 바람직하다. 이는 제1 내지 제4 모서리 커팅면(131,132,133,134)의 폭이 세라믹 바디(110)의 양 단면의 폭과 같거나 상대적으로 크면 대략 세라믹 바디(110)를 직육면체 형상으로 제조하기 어렵고, 세라믹 바디(110)의 양 단면의 면적이 과도하게 작아져 원하는 특성의 세라믹 커패시터를 제조하기 어렵기 때문이다.It is preferable that the widths of the first to fourth
제1 및 제2 내부전극(121,122)은 Cu, Ni, Pd- Ag 중 하나 또는 이들의 합금으로 형성될 수 있다. 고온에서 수행되는 소성공정 중 내부전극의 산화를 억제하기 위해 고가의 귀금속인 Pd를 내부전극으로 사용할 수 있으나, MLCC의 소형화 및 고용량화의 요구에 따른 원가 절감을 위해 Ag-Pd, Ni, Cu 등을 내부전극으로 사용할 수 있다.The first and second
도 3은 본 발명의 실시예에 의한 세라믹 커패시터를 보인 사시도이다. 3 is a perspective view showing a ceramic capacitor according to an embodiment of the present invention.
도 3에 도시된 바에 의하면, 세라믹 커패시터(100)는 제1 및 제2 외부전극(141,142)을 포함한다. 제1 및 제2 외부전극(141,142)은 세라믹 바디(110)의 양 단면에 각각 배치되고 제1 내부전극(121) 및 제2 내부전극(122)에 각각 연결된다. As shown in FIG. 3 , the
도 2 및 도 3를 참조하면, 제1 외부전극(141)은 세라믹 바디(110)의 일 단면과 제1 모서리 커팅면(131,132)을 덮도록 형성된다. 제2 외부전극(142)은 세라믹 바디(110)의 타 단면과 제2 모서리 커팅면(133,134)을 덮도록 형성된다.Referring to FIGS. 2 and 3 , the first
또는, 제1 외부전극(141)은 세라믹 바디(110)의 일 단면과 제1 모서리 커팅면(131,132)을 덮고, 사이드 커버부(151,152)의 일부까지 덮도록 형성된다. 제2 외부전극(142)은 세라믹 바디(110)의 타 단면과 제2 모서리 커팅면(133,134)을 덮고, 사이드 커버부(151,152)의 일부까지 덮도록 형성된다.Alternatively, the first
실시예에서, 제1 및 제2 외부전극(141,142)은 세라믹 바디(110)의 양 단면과 모서리 커팅면(131,132,133,134)과 사이드 커버부(151,152)의 일부를 덮도록 형성된다. 제1 및 제2 외부전극(141,142)은 모서리 커팅면(131,132,133,134)과 사이드 커버부(151,152)의 일부를 덮도록 형성됨에 의해 모서리 커팅면(131,132,133,134)을 통해 노출된 제1 내부전극(121) 및 제2 내부전극(122)과도 접촉되어 접촉면적을 최대화할 수 있고, 모서리 커팅면(131,132,133,134)을 통해 노출된 제1 내부전극(121) 및 제2 내부전극(122)으로 습기가 유입되는 것도 방지할 수 있다. In an embodiment, the first and second
제1 및 제2 외부전극(141,142)은 세라믹 바디(110)의 양 단면과 모서리 커팅면(131,132,133,134)과 사이드 커버부(151,152)의 일부를 덮도록 외부 전극 재료를 도금하여 형성될 수 있다. 제1 및 제2 외부전극(141,142)은 모서리 커팅면(131,132,133,134)을 완전히 덮고 사이드 커버부(151,152)의 일부를 덮는 형태로 형성될 수 있다.The first and second
외부 전극 재료는 전기 전도성이 높은 Ag, Cu가 사용될 수 있다. 제1 및 제2 외부전극(141,142)에는 Ni 및 Sn을 도금하여 도금층을 더 형성할 수 있다. 제1 및 제2 외부전극(141,142)에 Ni 및 Sn 도금층을 더 형성하면 기판에 부착력이 증가되고 내습성을 향상시킬 수 있다. 일 예로, 제1 및 제2 외부전극(141,142)은 Cu층과 Cu층을 덮도록 형성된 Ni층과 Ni층을 덮도록 형성된 Sn층을 포함하는 3층 구조로 형성될 수 있다. 또는 제1 및 제2 외부전극(141,142)은 Cu층과 Ni층의 사이에 Ag 에폭시층을 더 포함하여 충격 완충 기능을 가지는 4층 구조로 형성될 수 있다.As the external electrode material, Ag or Cu having high electrical conductivity may be used. A plating layer may be further formed by plating Ni and Sn on the first and second
도 4는 본 발명의 실시예에 의한 세라믹 커패시터를 보인 종단면도이다(도 3의 A-A 단면을 보인 도면이다).4 is a longitudinal cross-sectional view showing a ceramic capacitor according to an embodiment of the present invention (a view showing a cross-section A-A in FIG. 3).
도 4에 도시된 바에 의하면, 제1 및 제2 내부전극(121,122)은 세라믹 바디(110)의 내부에 형성된다. 제1 내부전극(121)은 세라믹 바디(110)의 양 단면 중 일 단면으로 노출되고, 제2 내부전극(122)은 세라믹 바디(110)의 양 단면 중 타 단면으로 노출되며 제1 내부전극(121)과 오버랩되는 부분을 포함한다. As shown in FIG. 4 , the first and second
제1 및 제2 내부전극(121,122)은 세라믹 바디(110)의 양 단면을 각각 감싸도록 배치되는 제1 및 제2 외부전극(141,142)에 각각 전기적으로 연결된다. 세라믹 커패시터(100)는 제1 및 제2 외부전극(141,142)에 전압을 인가하면 제1 내부전극(121)과 제2 내부전극(122)의 사이에 전하가 축적되고, 이때 정전용량은 제1 내부전극(121)과 제2 내부전극(122)이 오버랩되는 영역의 면적과 비례하게 된다. 제1 및 제2 내부전극(121,122)은 복수 개로 이루어질 수 있다. 제1 및 제2 내부전극(121,122)은 유전체층 상에 내부전극 물질을 인쇄하여 형성될 수 있다. The first and second
도 5는 본 발명의 실시예에 의한 세라믹 커패시터를 보인 분해 사시도이다. 5 is an exploded perspective view showing a ceramic capacitor according to an embodiment of the present invention.
도 5에 도시된 바에 의하면, 세라믹 커패시터(100)는 유전체만으로 이루어진 적어도 1층 이상의 제1 유전체층(s1)과, 제1 유전체층(s1)의 상부에 제1 내부전극(121)이 배치된 제2 유전체층(s2)과 제2 내부전극(122)이 배치된 제3 유전체층(s3)이 적어도 1회 이상 교대로 적층되고, 그 상부에 유전체만으로 이루어진 제1 유전체층(s1)이 적어도 1회 이상 더 적층된 형태일 수 있다.As shown in FIG. 5 , the
제1 내부전극(121)과 제2 내부전극(122)은 서로 오버랩 될 수 있도록 일정 면적을 가지며, 제1 내부전극(121)과 제2 내부전극(122)의 양 측면이 제2 유전체층(s2)과 제3 유전체층(s3)의 전 후면으로 각각 노출된 구조를 가진다.The first
제1 내부전극(121)과 제2 내부전극(122)의 양 측면이 제2 유전체층(s2)과 제3 유전체층(s3)의 전 후면으로 각각 노출된 부분에는 사이드 커버부(151,152)가 접합되어 전 후면으로 노출되는 제1 내부전극(121)과 제2 내부전극(122)을 외부전극(141,142)과 절연한다.Side cover
제1 내부전극(121)과 제2 내부전극(122)은 각각 단부로 노출되어 외부전극과 연결될 수 있다. 즉, 제1 내부전극(121)은 제2 유전체층(s2)의 일 단면 및 일 단면과 이웃하는 제1 모서리 커팅면(131,132)의 3면으로 노출된 부분이 제1 외부전극(141)과 연결될 수 있다. 또한 제2 내부전극(122)은 제3 유전체층(s3)의 타 단면 및 타 단면과 이웃하는 제2 모서리 커팅면(133,134)의 3면으로 노출된 부분이 제2 외부전극(142)과 연결될 수 있다.The first
제1 내부전극(121)과 제2 내부전극(122)은 제2 유전체층(s2)과 제3 유전체층(s3)의 상면에 내부전극 물질을 인쇄하여 형성될 수 있다. The first
제1 및 제2 외부전극(141,142)은 각 유전체층들을 적층하고 압착, 절단 및 소성하여 제작한 세라믹 바디(110)의 양 단면에 외부 전극 재료를 인쇄 또는 도포하여 형성될 수 있다.The first and second
도 6은 본 발명의 실시예에 의한 세라믹 커패시터 제조방법을 보인 플로차트이고, 도 7은 본 발명의 실시예에 의한 세라믹 커패시터 제조방법을 보인 구성도이다.6 is a flow chart showing a method for manufacturing a ceramic capacitor according to an embodiment of the present invention, and FIG. 7 is a configuration diagram showing a method for manufacturing a ceramic capacitor according to an embodiment of the present invention.
도 6 및 도 7에 도시된 바에 의하면, 세라믹 커패시터 제조방법은 제1 내부전극(121)이 인쇄된 제2 유전체층(s2)과 제2 내부전극(122)이 인쇄된 제3 유전체층(s3)을 포함하는 복수의 유전체층(111)을 적층하여 세라믹 시트 적층체(ss)를 제조하는 단계(S10)와, 세라믹 시트 적층체(ss)의 설정 위치마다 관통홀(130)을 형성하는 단계(S20)와 관통홀(130)의 중심을 기준으로 관통홀(130)이 4등분이 되게 세라믹 시트 적층체(ss)를 복 수개의 단위 셀로 절단하여 모서리 커팅면(131,132,133,134)이 형성된 복수 개의 세라믹 바디(110)를 제조하는 단계(S30)와 세라믹 바디(110)의 전 후면에 사이드 커버부(151,152)를 접합하는 단계(S40)를 포함한다. As shown in FIGS. 6 and 7 , the method of manufacturing a ceramic capacitor includes a second dielectric layer s2 on which the first
세라믹 바디(110)의 전 후면에 사이드 커버부(151,152)를 접합하는 단계(S40) 후, 세라믹 바디(110)의 일 단면에 세라믹 바디(110)의 일 단면과 제1 모서리 커팅면(131,132)을 덮는 제1 외부전극(141)을 형성하고, 세라믹 바디(110)의 타 단면에 세라믹 바디(110)의 타 단면과 제2 모서리 커팅면(133,134)을 덮는 제2 외부전극(142)을 형성하는 단계(S50)를 더 포함한다.After bonding the
제1 외부전극(141)은 세라믹 바디(110)의 일 단면과 제1 모서리 커팅면(131,132)을 덮고 사이드 커버부(151,152)의 일부까지 덮는 형상이고, 제2 외부전극(142)은 세라믹 바디(110)의 타 단면과 제2 모서리 커팅면(133,134)을 덮고 사이드 커버부(151,152)의 일부까지 덮는 형상일 수 있다.The first
도 7에 도시된 바에 의하면, 세라믹 시트 적층체를 제조하는 단계(S10)에서, 제1 내부전극(121)은 제2 유전체층(s2')에 복수 개가 인쇄되어 배치되며, 제2 내부전극(122)은 제3 유전체층(s3')에 제1 내부전극(121)과 오버랩되는 부분을 포함하도록 복수 개가 인쇄되어 배치된다.As shown in FIG. 7 , in the step of manufacturing the ceramic sheet laminate (S10), a plurality of first
제1 유전체층(s1')은 유전체 재료만으로 제조한 세라믹 시트이고, 제2 유전체층(s2')은 유전체 재료로 제조한 세라믹 시트의 상면에 복수 개의 제1 내부전극(121)을 인쇄한 것이며, 제3 유전체층(s3')은 유전체 재료로 제조한 세라믹 시트의 상면에 복수 개의 제2 내부전극(122)을 인쇄한 것이다.The first dielectric layer s1' is a ceramic sheet made of only a dielectric material, and the second dielectric layer s2' is a ceramic sheet made of a dielectric material by printing a plurality of first
제1 내부전극(121)은 일면이 제2 유전체층(s2')의 일 단면에 접하거나 일 단면이 될 절단선(c) 부분에 접하고, 타면이 제2 유전체층(s2')의 타 단면이 될 절단선(c) 부분이나 제2 유전체층(s2')의 타 단면에서 일정거리 이격되며, 양 측면이 제2 유전체층(s1')의 전 후면으로 노출되게 제2 유전체층(s2')의 상면에 복수 개가 인쇄된다.One surface of the first
유전체층(111)의 재료는 유전율이 큰 티탄산바륨(BaTiO3)계 세라믹일 수 있다.The material of the
제1 및 제2 내부전극(121,122)의 재료는 Cu, Ni, Pd- Ag 중 하나 또는 이들의 합금으로 형성될 수 있다.The first and second
제2 내부전극(122)은 일면이 제3 유전체층(s3')의 타 단면에 접하거나 타 단면이 될 절단선(c) 부분에 접하고, 타면이 제3 유전체층(s3')의 일 단면이 될 절단선(c) 부분이나 제3 유전체층(s3')의 일 단면에서 일정거리 이격되며, 양 측면이 제3 유전체층(s3')의 전 후면으로 노출되게 제3 유전체층(s3')의 상면에 복수 개가 인쇄된다. The second
제1 내부전극(121)과 제2 내부전극(122)은 각 유전체층(s2',s3')에 인쇄시 내부전극 간 양 측면 간격을 두지 않고 전체로 인쇄하므로 얼라인(align)이 보다 용이하다.When the first
세라믹 시트 적층체의 설정 위치마다 관통홀을 형성하는 단계(S20)는 원기둥 형상의 펀칭기 또는 레이저를 이용하여 관통홀(130)을 형성할 수 있다. 실시예에서는 원기둥 형상의 펀칭기를 이용하여 세라믹 시트 적층체(ss)에 복수 개의 관통홀(130)을 일정 간격으로 형성하는 것을 일 예로 한다.In the step of forming through-holes at each set position of the ceramic sheet laminate (S20), the through-
세라믹 시트 적층체의 설정 위치마다 관통홀을 형성하는 단계(S20)와 관통홀의 중심을 기준으로 관통홀이 4등분이 되게 세라믹 시트 적층체(ss)를 절단하여 모서리 커팅면(131,132,133,134)이 형성된 복수 개의 세라믹 시트 적층체 단위 셀을 제조하는 단계(S30)는 원기둥 형상의 펀칭기와 펀치 날을 갖는 펀칭 장치를 이용하여 동시에 수행할 수 있다. 관통홀 형성과 세라믹 시트 적층체(ss)의 절단을 펀칭 장치를 이용하여 동시에 수행하면 제조 시간을 단축하므로 대량 생산에 유리하다.A plurality of
관통홀(130)의 중심을 기준으로 관통홀(130)이 4등분이 되게 세라믹 시트 적층체를 절단하여 모서리 커팅면(131,132,133,134)이 형성된 복수 개의 세라믹 바디(110)를 제조하면 동일한 깨끗한 절단면을 가져 외부전극(141,142)과 접촉시 최대한의 접촉면적을 구현하기 용이하다. 외부전극(141,142)과 내부전극(121,122)의 접촉면적이 최대한으로 구현되면 ESR을 감소시킬 수 있다.When a plurality of
관통홀의 중심을 기준으로 관통홀이 4등분이 되게 적층체를 절단하여 모서리 커팅면(131,132,133,134)이 형성된 복수 개의 세라믹 바디(110)를 제조하는 단계(S30) 후, 세라믹 바디(110)의 전 후면에 사이드 커버부(151,152)를 접합하는 단계(S40)를 수행한다.After the step of manufacturing a plurality of
세라믹 바디(110)의 전 후면에 사이드 커버부(151,152)를 접합하는 단계는, 모서리 커팅면(131,132,133,134)을 제외한 세라믹 바디(110)의 전 후면에 유전체로 이루어진 평판 형상의 사이드 커버부(151,152)를 접합하거나, 모서리 커팅면(131,132,133,134)을 제외한 세라믹 바디(110)의 전 후면에 유전체 재료를 인쇄하여 사이드 커버부를 형성할 수 있다.In the step of bonding the side cover
세라믹 바디의 전 후면에 사이드 커버부(151,152)를 접합하는 단계 후, 세라믹 바디(110)를 소성하는 단계를 수행한다. 소성하는 단계에서 사이드 커버부(151,152)가 세라믹 바디(110)에 소결 접합되고 접합된 상태가 견고하게 유지된다.After the step of bonding the side cover
세라믹 바디(110)를 소성하는 단계 후, 세라믹 바디(110)의 양 단면과 모서리 커팅면(131,132,133,134)을 덮도록 제1 및 제2 외부전극(141,142)을 형성하는 단계(S50)를 수행한다.After the firing of the
외부 전극 재료는 전기 전도성이 높은 Ag, Cu가 사용될 수 있다.As the external electrode material, Ag or Cu having high electrical conductivity may be used.
실시예에서는 세라믹 바디의 전 후면에 사이드 커버부(151,152)를 접합하는 단계 후, 세라믹 바디(110)를 소성하고, 소성한 세라믹 바디(110)의 양 단면과 모서리 커팅면(131,132,133,134)과 사이드 커버부(151,152)의 일부를 덮도록 제1 및 제2 외부전극(141,142)을 형성하는 것을 도시하였다.In the embodiment, after bonding the side covers 151 and 152 to the front and rear surfaces of the ceramic body, the
상술한 실시예는 깨끗한 절단면을 가져 외부전극과 내부전극의 접촉시 최대한의 접촉면적을 구현하기 용이하고, 모서리 커팅면을 통해 내부전극이 추가로 노출되고 외부전극과 접촉되므로 외부전극과 내부전극의 접촉면적을 보다 높일 수 있고, 또한 제1 내부전극(121)과 제2 내부전극(122)이 세라믹 바디(110)의 양 측면으로 노출되게 제조하더라도 사이드 커버부(151,152)를 통해 절연성을 확보할 수 있으므로, 간단한 제조 공정으로 세라믹 커패시터의 대량 생산이 가능한 이점이 있다.The above-described embodiment has a clean cut surface so that it is easy to realize the maximum contact area when contacting the external electrode and the internal electrode, and the internal electrode is additionally exposed through the corner cut surface and contacts the external electrode, so that the external electrode and the internal electrode are in contact with each other. The contact area can be increased, and even if the first
즉, 상술한 방법에 의해 제조된 본 발명의 실시예는 세라믹 시트 적층체를 복 수개의 단위 셀로 절단하여 모서리 커팅면이 형성된 복수 개의 세라믹 바디를 제조하므로, 모서리 커팅면을 통해 노출되는 내부전극에 의해 외부전극과 내부면적의 접촉면적이 커지고, 이로 인해 외부전극과 내부전극의 접촉저항이 감소되고 등가직렬저항(ESR)이 감소하게 된다.That is, in the embodiment of the present invention manufactured by the above-described method, a plurality of ceramic bodies having corner cutting surfaces are manufactured by cutting the ceramic sheet laminate into a plurality of unit cells, so that internal electrodes exposed through the corner cutting surfaces are formed. As a result, the contact area between the external electrode and the internal area increases, and as a result, the contact resistance between the external electrode and the internal electrode decreases and the equivalent series resistance (ESR) decreases.
또한, 본 발명의 실시예는 세라믹 시트 적층체를 단위 셀로 절단하여 세라믹 바디를 제조하므로 깨끗한 절단면을 가져 사이드 커버부(151,152)의 접합 안정성이 보다 높아지고, 내부전극도 균일하게 노출되므로 외부전극과 내부면적의 접촉면적이 커지게 된다. 이와 같이, 본 발명의 실시예는 외부전극과 내부전극의 접촉면적을 최대한으로 높여 ESR을 감소시킬 수 있다.In addition, in the embodiment of the present invention, since a ceramic body is manufactured by cutting a ceramic sheet laminate into unit cells, the bonding stability of the
상술한 실시예의 세라믹 커패시터는 스마트폰, PC, TV, 전기자동차 등 다양한 품목에 적용되는 MLCC로 사용할 수 있다.The ceramic capacitor of the above-described embodiment can be used as an MLCC applied to various items such as smart phones, PCs, TVs, and electric vehicles.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The above description is merely an example of the technical idea of the present invention, and various modifications and variations can be made to those skilled in the art without departing from the essential characteristics of the present invention. Therefore, the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, but to explain, and the scope of the technical spirit of the present invention is not limited by these embodiments. The protection scope of the present invention should be construed according to the following claims, and all technical ideas within the equivalent range should be construed as being included in the scope of the present invention.
100: 세라믹 커패시터
110: 세라믹 바디
111: 유전체층
121: 제1 내부전극
122: 제2 내부전극
131,132: 제1 모서리 커팅면
133,134: 제2 모서리 커팅면
141: 제1 외부전극
142: 제2 외부전극
151,152: 사이드 커버부
s1: 제1 유전체층
s2: 제2 유전체층
s3: 제3 유전체층
c: 절단선
ss: 세라믹 시트 적층체
130: 관통홀100: ceramic capacitor 110: ceramic body
111: dielectric layer 121: first internal electrode
122: second
133,134: second corner cutting surface 141: first external electrode
142: second
s1: first dielectric layer s2: second dielectric layer
s3: third dielectric layer c: cutting line
ss: ceramic sheet laminate 130: through hole
Claims (19)
상기 세라믹 바디의 양 단면 중 일 단면과 상기 세라믹 바디의 전 후면이 각각 만나도록 형성된 제1 모서리 커팅면;
상기 세라믹 바디의 양 단면 중 일 단면과 대향하는 타 단면과 상기 세라믹 바디의 전 후면이 각각 만나도록 형성된 제2 모서리 커팅면;
상기 세라믹 바디의 내부에 배치되며, 상기 세라믹 바디의 일 단면, 상기 제1 모서리 커팅면 및 상기 세라믹 바디의 전 후면에 상호 연결되도록 노출되는 적어도 하나 이상의 제1 내부전극; 및
상기 세라믹 바디의 내부에 배치되며, 상기 세라믹 바디의 타 단면, 상기 제2 모서리 커팅면 및 상기 세라믹 바디의 전 후면에 상호 연결되도록 노출되고 상기 제1 내부전극과 오버랩되는 부분을 포함하는 적어도 하나 이상의 제2 내부전극;
을 포함하는 세라믹 커패시터.a ceramic body including a plurality of dielectric layers and having front and rear surfaces facing each other, upper and lower surfaces facing each other, and both end surfaces facing each other;
a first corner cutting surface formed so that one end surface of both end surfaces of the ceramic body and the front rear surface of the ceramic body respectively meet;
a second edge cutting surface formed so that the other end surface facing one end surface of both end surfaces of the ceramic body and the front and rear surfaces of the ceramic body respectively meet;
at least one first internal electrode disposed inside the ceramic body and exposed to be interconnected with one end surface of the ceramic body, the first edge cutting surface, and the front rear surface of the ceramic body; and
It is disposed inside the ceramic body, and includes at least one or more portions including a portion that is exposed to be connected to the other end surface of the ceramic body, the second edge cutting surface, and the front and rear surfaces of the ceramic body and overlaps with the first internal electrode. a second internal electrode;
A ceramic capacitor comprising a.
상기 제1 모서리 커팅면은 곡면으로 형성된 세라믹 커패시터.According to claim 1,
The first corner cutting surface is a ceramic capacitor formed as a curved surface.
상기 제1 모서리 커팅면은 외부에서 내부로 함몰된 형상인 세라믹 커패시터. According to claim 1,
The ceramic capacitor of claim 1 , wherein the first edge cutting surface is recessed from the outside to the inside.
상기 세라믹 바디의 전 후면에 접합되며 상기 세라믹 바디의 전 후면으로 노출되는 상기 제1 내부전극과 상기 제2 내부전극을 덮는 사이드 커버부를 포함하는 세라믹 커패시터.According to claim 1,
A ceramic capacitor comprising: a side cover portion bonded to the front rear surface of the ceramic body and covering the first internal electrode and the second internal electrode exposed through the front rear surface of the ceramic body.
상기 사이드 커버부는 유전체로 이루어지는 세라믹 커패시터.According to claim 4,
The side cover portion ceramic capacitor made of a dielectric.
상기 세라믹 바디의 양 단면에 각각 배치되어 상기 제1 내부전극 및 상기 제2 내부전극에 각각 연결되는 제1 및 제2 외부전극을 포함하며,
상기 제1 외부전극은 상기 세라믹 바디의 일 단면과 상기 제1 모서리 커팅면을 덮는 세라믹 커패시터. According to claim 4,
first and second external electrodes respectively disposed on both end surfaces of the ceramic body and respectively connected to the first internal electrode and the second internal electrode;
The first external electrode covers one end surface of the ceramic body and the first corner cutting surface of the ceramic capacitor.
상기 제1 외부전극은 상기 사이드 커버부의 일부까지 덮는 세라믹 커패시터.According to claim 6,
The first external electrode covers a portion of the side cover portion of the ceramic capacitor.
상기 제1 내부전극은 일면이 상기 세라믹 바디의 일 단면으로 노출되고 대향하는 타면이 상기 세라믹 바디의 내부에 배치되며,
상기 제1 내부전극의 타면은 상기 제2 모서리 커팅면과 일정거리 이격된 세라믹 커패시터.According to claim 1,
The first internal electrode has one surface exposed to one end surface of the ceramic body and the opposite surface disposed inside the ceramic body;
The other surface of the first internal electrode is spaced apart from the second corner cutting surface by a predetermined distance.
상기 제1 내부전극은 유전체층에 배치되고,
상기 유전체층은 상기 제1 내부전극의 양 측면을 외부로 노출시키는 세라믹 커패시터.According to claim 1,
The first internal electrode is disposed on a dielectric layer,
The dielectric layer exposes both side surfaces of the first internal electrode to the outside of the ceramic capacitor.
상기 세라믹 시트 적층체의 설정 위치마다 관통홀을 형성하는 단계;
상기 관통홀의 중심을 기준으로 상기 관통홀이 4등분이 되게 상기 세라믹 시트 적층체를 복 수개의 단위 셀로 절단하여 일 단면 양측에 제1 모서리 커팅면이 형성되고 타 단면 양측에 제2 모서리 커팅면이 형성된 복수 개의 세라믹 바디를 제조하는 단계; 및
상기 세라믹 바디의 전 후면에 사이드 커버부를 접합하는 단계;
를 포함하는 세라믹 커패시터 제조방법.manufacturing a ceramic sheet laminate by laminating a plurality of dielectric layers including a dielectric layer on which first internal electrodes are printed and a dielectric layer on which second internal electrodes are printed;
forming a through hole at each set position of the ceramic sheet laminate;
The ceramic sheet laminate is cut into a plurality of unit cells so that the through holes are divided into quarters based on the center of the through hole, so that first corner cutting surfaces are formed on both sides of one end surface and second corner cutting surfaces are formed on both sides of the other end surface. manufacturing a plurality of formed ceramic bodies; and
bonding side cover parts to the front and rear surfaces of the ceramic body;
A ceramic capacitor manufacturing method comprising a.
상기 제1 내부전극이 인쇄된 유전체층과 제2 내부전극이 인쇄된 유전체층을 포함하는 복수의 유전체층을 적층하여 세라믹 시트 적층체를 제조하는 단계에서,
상기 제1 내부전극은 유전체층에 복수 개가 인쇄되는 세라믹 커패시터 제조방법.According to claim 10,
In the step of manufacturing a ceramic sheet laminate by stacking a plurality of dielectric layers including a dielectric layer on which the first internal electrode is printed and a dielectric layer on which the second internal electrode is printed,
A method of manufacturing a ceramic capacitor in which a plurality of first internal electrodes are printed on a dielectric layer.
상기 제1 내부전극이 인쇄된 유전체층과 제2 내부전극이 인쇄된 유전체층을 포함하는 복수의 유전체층을 적층하여 세라믹 시트 적층체를 제조하는 단계에서,
상기 제1 내부전극은
일면이 유전체층의 일 단면에 접하거나 일 단면이 될 절단선 부분에 접하고,
타면이 유전체층의 타 단면이 될 절단선 부분이나 유전체층의 타 단면에서 일정거리 이격되며,
양 측면이 유전체층의 전 후면으로 노출되게 상기 유전체층의 상면에 복수 개가 인쇄되는 세라믹 커패시터 제조방법.According to claim 10,
In the step of manufacturing a ceramic sheet laminate by stacking a plurality of dielectric layers including a dielectric layer on which the first internal electrode is printed and a dielectric layer on which the second internal electrode is printed,
The first internal electrode is
One side is in contact with one end surface of the dielectric layer or in contact with the cutting line portion to be one end surface,
The other surface is spaced a certain distance from the other end face of the dielectric layer or the cut line portion to be the other end face of the dielectric layer,
A method of manufacturing a ceramic capacitor in which a plurality of ceramic capacitors are printed on the upper surface of the dielectric layer so that both sides are exposed to the entire rear surface of the dielectric layer.
상기 제1 내부전극이 인쇄된 유전체층과 제2 내부전극이 인쇄된 유전체층을 포함하는 복수의 유전체층을 적층하여 세라믹 시트 적층체를 제조하는 단계에서,
상기 제2 내부전극은
일면이 유전체층의 타 단면에 접하거나 타 단면이 될 절단선 부분에 접하고,
타면이 유전체층의 일 단면이 될 절단선 부분이나 유전체층의 일 단면에서 일정거리 이격되며,
양 측면이 유전체층의 전 후면으로 노출되게 상기 유전체층의 상면에 복수 개가 인쇄되는 세라믹 커패시터 제조방법.According to claim 10,
In the step of manufacturing a ceramic sheet laminate by stacking a plurality of dielectric layers including a dielectric layer on which the first internal electrode is printed and a dielectric layer on which the second internal electrode is printed,
The second internal electrode is
One side is in contact with the other end face of the dielectric layer or in contact with the cut line portion to be the other end face,
The other surface is spaced a certain distance from the cut line portion to be one end surface of the dielectric layer or one end surface of the dielectric layer,
A method of manufacturing a ceramic capacitor in which a plurality of ceramic capacitors are printed on the upper surface of the dielectric layer so that both sides are exposed to the entire rear surface of the dielectric layer.
상기 세라믹 시트 적층체의 설정 위치마다 관통홀을 형성하는 단계는,
원기둥 형상의 펀칭기 또는 레이저를 이용하여 상기 관통홀을 형성하는 세라믹 커패시터 제조방법.According to claim 10,
Forming a through hole at each set position of the ceramic sheet laminate,
A method of manufacturing a ceramic capacitor in which the through hole is formed using a cylindrical punching machine or a laser.
상기 세라믹 시트 적층체의 설정 위치마다 관통홀을 형성하는 단계와 상기 관통홀의 중심을 기준으로 상기 관통홀이 4등분이 되게 상기 세라믹 시트 적층체를 복 수개의 단위 셀로 절단하여 모서리 커팅면이 형성된 복수 개의 세라믹 바디를 제조하는 단계는,
원기둥 형상의 펀칭기와 펀치 날을 갖는 펀칭 장치를 이용하여 동시에 수행되는 세라믹 커패시터 제조방법.According to claim 10,
Forming a through hole at each set position of the ceramic sheet laminate, and cutting the ceramic sheet laminate into a plurality of unit cells so that the through hole is divided into quarters based on the center of the through hole, thereby forming a plurality of corner cutting surfaces. The step of manufacturing the ceramic body of the dog,
A ceramic capacitor manufacturing method performed simultaneously using a cylindrical punching machine and a punching device having a punch blade.
상기 세라믹 바디의 전 후면에 사이드 커버부를 접합하는 단계는,
상기 모서리 커팅면을 제외한 상기 세라믹 바디의 전 후면에 유전체로 이루어진 평판 형상의 사이드 커버부를 접합하거나,
상기 모서리 커팅면을 제외한 상기 세라믹 바디의 전 후면에 유전체 재료를 인쇄하여 사이드 커버부를 형성하는 세라믹 커패시터 제조방법.According to claim 10,
The step of bonding the side cover to the front and rear surfaces of the ceramic body,
A plate-shaped side cover made of dielectric is bonded to the entire rear surface of the ceramic body except for the corner cutting surface, or
A method of manufacturing a ceramic capacitor in which a dielectric material is printed on the entire rear surface of the ceramic body except for the corner cutting surface to form a side cover.
상기 세라믹 바디의 전 후면에 사이드 커버부를 접합하는 단계 후,
상기 세라믹 바디를 소성하는 단계를 수행하는 세라믹 커패시터 제조방법.According to claim 10,
After bonding the side cover to the front and rear surfaces of the ceramic body,
A ceramic capacitor manufacturing method comprising firing the ceramic body.
상기 세라믹 바디를 소성하는 단계 후,
상기 세라믹 바디의 양 단면에 상기 제1 및 제2 내부전극에 각각 연결되는 제1 및 제2 외부전극을 형성하는 단계를 수행하며,
상기 제1 외부전극은 상기 세라믹 바디의 일 단면과 상기 제1 모서리 커팅면을 덮도록 형성하는 세라믹 커패시터 제조방법.According to claim 17,
After firing the ceramic body,
forming first and second external electrodes respectively connected to the first and second internal electrodes on both end surfaces of the ceramic body;
The first external electrode is formed to cover one end surface of the ceramic body and the first edge cutting surface.
상기 세라믹 바디를 소성하는 단계 후,
상기 세라믹 바디의 양 단면에 상기 제1 및 제2 내부전극에 각각 연결되는 제1 및 제2 외부전극을 형성하는 단계를 수행하며,
상기 제1 외부전극은 상기 세라믹 바디의 일 단면과 상기 제1 모서리 커팅면과 상기 사이드 커버부의 일부까지 덮도록 형성하는 세라믹 커패시터 제조방법.According to claim 17,
After firing the ceramic body,
forming first and second external electrodes respectively connected to the first and second internal electrodes on both end surfaces of the ceramic body;
The first external electrode is formed to cover one end surface of the ceramic body, the first corner cutting surface, and a part of the side cover part.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210182329A KR102704672B1 (en) | 2021-12-20 | 2021-12-20 | Ceramic capacitor and method for manufacturing thereof |
PCT/KR2022/019713 WO2023121057A1 (en) | 2021-12-20 | 2022-12-06 | Ceramic capacitor and method for manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210182329A KR102704672B1 (en) | 2021-12-20 | 2021-12-20 | Ceramic capacitor and method for manufacturing thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20230093579A true KR20230093579A (en) | 2023-06-27 |
KR102704672B1 KR102704672B1 (en) | 2024-09-09 |
Family
ID=86946810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020210182329A KR102704672B1 (en) | 2021-12-20 | 2021-12-20 | Ceramic capacitor and method for manufacturing thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102704672B1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101630040B1 (en) | 2014-05-28 | 2016-06-13 | 삼성전기주식회사 | Multi-layered ceramic capacitor and board having the same mounted thereon |
JP2017191861A (en) * | 2016-04-14 | 2017-10-19 | 太陽誘電株式会社 | Multilayer ceramic capacitor and method of manufacturing the same |
KR20180007865A (en) * | 2016-07-14 | 2018-01-24 | 삼성전기주식회사 | Multi-layered capacitor and board having the same mounted thereon |
-
2021
- 2021-12-20 KR KR1020210182329A patent/KR102704672B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101630040B1 (en) | 2014-05-28 | 2016-06-13 | 삼성전기주식회사 | Multi-layered ceramic capacitor and board having the same mounted thereon |
JP2017191861A (en) * | 2016-04-14 | 2017-10-19 | 太陽誘電株式会社 | Multilayer ceramic capacitor and method of manufacturing the same |
KR20180007865A (en) * | 2016-07-14 | 2018-01-24 | 삼성전기주식회사 | Multi-layered capacitor and board having the same mounted thereon |
Also Published As
Publication number | Publication date |
---|---|
KR102704672B1 (en) | 2024-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101019323B1 (en) | Multi-terminal type laminated capacitor and manufacturing method thereof | |
KR102076145B1 (en) | Multi-layered ceramic electronic part, board for mounting the same and manufacturing method thereof | |
KR101499717B1 (en) | Multi-layered ceramic capacitor and board for mounting the same | |
CN109461578B (en) | Capacitor assembly and method of manufacturing the same | |
KR102004776B1 (en) | Multi-layered ceramic electronic parts and board having the same mounted thereon | |
KR101792282B1 (en) | Multi-layered ceramic capacitor and circuit board for mounting the same | |
US10515765B2 (en) | Multilayer ceramic capacitor | |
KR20180007865A (en) | Multi-layered capacitor and board having the same mounted thereon | |
KR20150017966A (en) | Multi-layered ceramic capacitor and board for mounting the same | |
KR101813365B1 (en) | Multi-layered capacitor and board having the same | |
KR102193956B1 (en) | Multi-layered ceramic capacitor and board for mounting the same | |
KR20170110467A (en) | Multi-layered ceramic capacitor and board for mounting the same | |
KR101504002B1 (en) | Multi-layered ceramic capacitor and board for mounting the same | |
CN110880417B (en) | Ceramic electronic component | |
JP2014216637A (en) | Multilayered ceramic electronic component and board for mounting the same | |
JP2014072516A (en) | Multilayer ceramic electronic component | |
US10763041B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
US10707023B2 (en) | Electronic components | |
KR20170078136A (en) | Multi-layer electronic component and method for manufacturing the same | |
KR20230093579A (en) | Ceramic capacitor and method for manufacturing thereof | |
KR102704653B1 (en) | Ceramic capacitor and method for manufacturing thereof | |
KR101462785B1 (en) | Multi-layered ceramic electronic component and method of manufacturing the same | |
CN114823145A (en) | Multilayer capacitor and method for manufacturing the same | |
JP2010098052A (en) | Laminated feedthrough capacitor | |
KR20180004521A (en) | Multilayer ceramic capacitor and manufacturing method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |