KR20230045711A - 표시 장치 - Google Patents
표시 장치 Download PDFInfo
- Publication number
- KR20230045711A KR20230045711A KR1020210127764A KR20210127764A KR20230045711A KR 20230045711 A KR20230045711 A KR 20230045711A KR 1020210127764 A KR1020210127764 A KR 1020210127764A KR 20210127764 A KR20210127764 A KR 20210127764A KR 20230045711 A KR20230045711 A KR 20230045711A
- Authority
- KR
- South Korea
- Prior art keywords
- pixels
- values
- difference
- value
- threshold voltage
- Prior art date
Links
- 238000000034 method Methods 0.000 claims description 21
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 208000006930 Pseudomyxoma Peritonei Diseases 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 229920000306 polymethylpentene Polymers 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G3/2096—Details of the interface to the display terminal specific for a flat panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
- G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
표시 장치는 복수의 화소들을 포함하는 표시 패널, 상기 복수의 화소들에 데이터 전압들을 제공하고, 상기 복수의 화소들의 문턱 전압들을 센싱하는 데이터 구동부, 및 초기 구동에서 상기 복수의 화소들 중 N번째 화소 행에 포함된 제1 화소들과 상기 복수의 화소들 중 N+1번째 화소 행에 포함된 제2 화소들 사이의 상기 데이터 전압들의 차를 계산하여 제1 차이 값들을 생성하고, 상기 제1 차이 값들을 기초로 상기 제2 화소들의 한계 오프셋 값들을 계산하며, 상기 제2 화소들의 상기 문턱 전압들을 기초로 상기 제2 화소들의 문턱 전압 보상 값들을 생성하고, 상기 문턱 전압 보상 값들 및 상기 한계 오프셋 값들을 기초로 상기 제2 화소들에 대한 입력 영상 데이터를 보상하는 구동 제어부를 포함한다.
Description
본 발명은 표시 장치에 관한 것이다. 보다 상세하게는, 구동 트랜지스터의 문턱 전압을 센싱하여 입력 영상 데이터를 보상하는 표시 장치 및 이의 구동 방법에 관한 것이다.
일반적으로, 표시 장치는 표시 패널, 게이트 구동부, 데이터 구동부, 및 구동 제어부를 포함한다. 표시 패널은 복수의 게이트 라인들, 복수의 데이터 라인들, 및 복수의 화소들을 포함한다. 게이트 구동부는 복수의 게이트 라인들에 게이트 신호들을 제공하고, 데이터 구동부는 데이터 라인들에 데이터 전압을 제공하며, 구동 제어부는 게이트 구동부 및 데이터 구동부를 제어한다.
종래의 표시 장치는 화소들에 포함된 구동 트랜지스터의 문턱 전압을 센싱하여 각각의 화소들의 문턱 전압의 편차를 보상할 수 있다. 다만, 문턱 전압을 센싱할 때, 전원 전압의 흔들림, 정전기(electrostatic discharge, ESD) 전압 등에 의해 오보상이 발생될 수 있다.
본 발명의 일 목적은 입력 영상 데이터를 초기 구동에서 계산된 데이터 전압들의 차를 기초로 계산된 한계 오프셋 값들을 기초로 보상하는 표시 장치를 제공하는 것 입니다.
다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 복수의 화소들을 포함하는 표시 패널, 상기 복수의 화소들에 데이터 전압들을 제공하고, 상기 복수의 화소들의 문턱 전압들을 센싱하는 데이터 구동부, 및 초기 구동에서 상기 복수의 화소들 중 N번째 화소 행에 포함된 제1 화소들과 상기 복수의 화소들 중 N+1번째 화소 행에 포함된 제2 화소들 사이의 상기 데이터 전압들의 차를 계산하여 제1 차이 값들을 생성하고, 상기 제1 차이 값들을 기초로 상기 제2 화소들의 한계 오프셋 값들을 계산하며, 상기 제2 화소들의 상기 문턱 전압들을 기초로 상기 제2 화소들의 문턱 전압 보상 값들을 생성하고, 상기 문턱 전압 보상 값들 및 상기 한계 오프셋 값들을 기초로 상기 제2 화소들에 대한 입력 영상 데이터를 보상하는 구동 제어부를 포함한다(N은 자연수).
일 실시예에 있어서, 상기 제1 차이 값들 각각은 동일한 데이터 라인에 연결된 상기 제1 화소와 상기 제2 화소 사이의 동일한 계조를 표시하기 위한 상기 데이터 전압들의 차일 수 있다.
일 실시예에 있어서, 상기 구동 제어부는 상기 초기 구동에서, 상기 화소들의 얼룩 보상 값들을 생성하고 상기 얼룩 보상 값들 및 초기 문턱 전압 보상 값들을 기초로 입력 영상 데이터를 보상할 수 있다.
일 실시예에 있어서, 상기 구동 제어부는 상기 초기 구동에서, 상기 표시 패널에 표시되는 영상을 촬상하고 촬상된 상기 영상을 기초로 상기 얼룩 보상 값들을 생성할 수 있다.
일 실시예에 있어서, 상기 구동 제어부는 상기 제1 차이 값들 중 제1 최대 차이 값을 결정하고, 상기 제1 최대 차이 값을 기초로 상기 한계 오프셋 값들을 계산할 수 있다.
일 실시예에 있어서, 상기 구동 제어부는 상기 제1 화소들과 상기 제2 화소들 사이의 상기 문턱 전압 보상 값들의 차를 계산하여 제2 차이 값들을 생성하고, 상기 제2 차이 값들 및 상기 제1 최대 차이 값을 기초로 상기 한계 오프셋 값들을 계산할 수 있다.
일 실시예에 있어서, 상기 제2 차이 값들 각각은 동일한 데이터 라인에 연결된 상기 제1 화소와 상기 제2 화소 사이의 상기 문턱 전압 보상 값의 차일 수 있다.
일 실시예에 있어서, 상기 구동 제어부는 각각의 상기 제2 차이 값들과 상기 제1 최대 차이 값의 차들을 계산하여 상기 한계 오프셋 값들을 계산할 수 있다.
일 실시예에 있어서, 상기 구동 제어부는 상기 제1 최대 차이 값보다 큰 상기 제2 차이 값에 상응하는 상기 제2 화소들을 오보상 화소들로 결정하고, 상기 오보상 화소들의 상기 문턱 전압 보상 값들과 상기 오보상 화소들의 상기 한계 오프셋 값들의 차를 계산하여 제3 차이 값들을 계산하며, 상기 제3 차이 값들을 기초로 상기 오보상 화소들에 대한 입력 영상 데이터를 보상할 수 있다.
일 실시예에 있어서, 상기 데이터 구동부는 파워-오프 구간에서 상기 문턱 전압들을 센싱할 수 있다.
일 실시예에 있어서, 상기 화소들 각각은 제1 노드에 연결되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 제2 노드에 연결되는 출력 전극을 포함하는 제1 스위칭 소자, 제1 신호가 인가되는 제어 전극, 데이터 전압이 인가되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 제2 스위칭 소자, 상기 제2 노드에 연결되는 제1 전극 및 제2 전원 전압이 인가되는 제2 전극을 포함하는 발광 소자, 및 제2 신호가 인가되는 제어 전극, 상기 제2 노드에 연결되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제3 스위칭 소자를 포함할 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 복수의 화소들을 포함하는 표시 패널, 상기 복수의 화소들에 데이터 전압들을 제공하고, 상기 복수의 화소들의 문턱 전압들을 센싱하는 데이터 구동부, 및 초기 구동에서 상기 복수의 화소들 중 N번째 화소 행에 포함된 제1 화소들과 상기 복수의 화소들 중 N+1번째 화소 행에 포함된 제2 화소들 사이의 상기 데이터 전압들의 차를 계산하여 제1 차이 값들을 생성하고, 상기 제1 차이 값들, 상기 제1 화소들의 평균 문턱 전압 보상 값, 및 상기 제2 화소들의 평균 문턱 전압 보상 값을 기초로 상기 제2 화소들의 한계 오프셋 값을 계산하며, 상기 제2 화소들의 상기 문턱 전압들을 기초로 상기 제2 화소들의 문턱 전압 보상 값들을 생성하고, 상기 문턱 전압 보상 값들 및 상기 한계 오프셋 값을 기초로 상기 제2 화소들에 대한 입력 영상 데이터를 보상하는 구동 제어부를 포함한다(N은 자연수).
일 실시예에 있어서, 상기 제1 차이 값들 각각은 동일한 데이터 라인에 연결된 상기 제1 화소와 상기 제2 화소 사이의 동일한 계조를 표시하기 위한 상기 데이터 전압들의 차일 수 있다.
일 실시예에 있어서, 상기 구동 제어부는 상기 초기 구동에서, 상기 화소들의 얼룩 보상 값들을 생성하고 상기 얼룩 보상 값들 및 상기 문턱 전압 보상 값들을 기초로 입력 영상 데이터를 보상할 수 있다.
일 실시예에 있어서, 상기 구동 제어부는 상기 초기 구동에서, 상기 표시 패널에 표시되는 영상을 촬상하고 촬상된 상기 영상을 기초로 상기 얼룩 보상 값들을 생성할 수 있다.
일 실시예에 있어서, 상기 구동 제어부는 상기 제1 차이 값들 중 제1 최대 차이 값을 결정하고, 상기 제1 최대 차이 값을 기초로 상기 한계 오프셋 값을 계산할 수 있다.
일 실시예에 있어서, 상기 구동 제어부는 상기 제1 화소들의 상기 평균 문턱 전압 보상 값과 상기 제2 화소들의 상기 평균 문턱 전압 보상 값의 차를 계산하여 제4 차이 값을 생성하고, 상기 제4 차이 값 및 상기 제1 최대 차이 값을 기초로 상기 한계 오프셋 값을 계산할 수 있다.
일 실시예에 있어서, 상기 구동 제어부는 상기 제4 차이 값과 상기 제1 최대 차이 값의 차를 계산하여 상기 한계 오프셋 값들을 계산할 수 있다.
일 실시예에 있어서, 상기 구동 제어부는 상기 제4 차이 값이 상기 제1 최대 차이 값보다 큰 경우, 상기 제2 화소들을 오보상 화소들로 결정하고, 상기 오보상 화소들의 상기 문턱 전압 보상 값들과 상기 한계 오프셋 값의 차를 계산하여 제5 차이 값을 계산하며, 상기 문턱 전압 보상 값들 및 상기 제5 차이 값을 기초로 상기 오보상 화소들에 대한 입력 영상 데이터를 보상할 수 있다.
일 실시예에 있어서, 상기 데이터 구동부는 파워-오프 구간에서 상기 문턱 전압들을 센싱할 수 있다.
본 발명의 실시예들에 따른 표시 장치 및 표시 장치 구동 방법은 초기 구동에서 얼룩 보상을 수행함으로써, 초기 구동에서 영상에 표시되는 얼룩을 제거할 수 있다.
본 발명의 실시예들에 따른 표시 장치는 초기 구동 이후 인접한 화소 행들 사이의 데이터 전압들의 차가 초기 구동에서 인접한 화소 행들 사이의 데이터 전압들의 차의 최대 값을 넘지 않도록 함으로써, 초기 구동 이후 영상에 표시되는 얼룩을 제거할 수 있다.
본 발명의 실시예들에 따른 표시 장치는 초기 구동 이후 인접한 화소 행들 사이의 데이터 전압들의 차의 평균이 초기 구동에서 인접한 화소 행들 사이의 데이터 전압들의 차의 최대 값을 넘지 않도록 함으로써, 초기 구동 이후 영상에 표시되는 얼룩을 제거할 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 도면이다.
도 2는 도 1의 표시 장치의 화소들의 일 예를 나타내는 회로도이다.
도 3은 파워-오프 구간에서 도 1의 표시 장치의 화소들의 입출력 신호의 일 예를 나타내는 타이밍도이다.
도 4는 파워-온 구간에서 도 1의 표시 장치의 화소들의 입출력 신호의 일 예를 나타내는 타이밍도이다.
도 5는 도 1의 표시 장치가 초기 구동에서에 입력 영상 데이터를 보상하는 일 예를 나타내는 도면이다.
도 6은 도 1의 표시 장치의 표시 패널의 일 예를 나타내는 도면이다.
도 7 내지 도 9는 도 1의 표시 장치가 제2 화소들에 대한 입력 영상 데이터를 보상하는 일 예를 설명하기 위한 표이다.
도 10 내지 도 12는 본 발명의 실시예들에 따른 표시 장치가 제2 화소들에 대한 입력 영상 데이터를 보상하는 일 예를 설명하기 위한 표이다.
도 2는 도 1의 표시 장치의 화소들의 일 예를 나타내는 회로도이다.
도 3은 파워-오프 구간에서 도 1의 표시 장치의 화소들의 입출력 신호의 일 예를 나타내는 타이밍도이다.
도 4는 파워-온 구간에서 도 1의 표시 장치의 화소들의 입출력 신호의 일 예를 나타내는 타이밍도이다.
도 5는 도 1의 표시 장치가 초기 구동에서에 입력 영상 데이터를 보상하는 일 예를 나타내는 도면이다.
도 6은 도 1의 표시 장치의 표시 패널의 일 예를 나타내는 도면이다.
도 7 내지 도 9는 도 1의 표시 장치가 제2 화소들에 대한 입력 영상 데이터를 보상하는 일 예를 설명하기 위한 표이다.
도 10 내지 도 12는 본 발명의 실시예들에 따른 표시 장치가 제2 화소들에 대한 입력 영상 데이터를 보상하는 일 예를 설명하기 위한 표이다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예들에 따른 표시 장치(1000)를 나타내는 도면이다.
도 1을 참조하면, 표시 장치(1000)는 표시 패널(100), 구동 제어부(200), 게이트 구동부(300), 데이터 구동부(400)를 포함할 수 있다. 실시예에 따라, 구동 제어부(200) 및 데이터 구동부(400)는 하나의 칩에 집적될 수 있다.
표시 패널(100)은 영상을 표시하는 표시부(AA) 및 표시부(AA)에 이웃하여 배치되는 주변부(PA)를 포함할 수 있다. 실시예에 따라, 게이트 구동부(300)는 주변부(PA)에 실장될 수 있다.
표시 패널(100)은 게이트 라인들(GL), 데이터 라인들(DL), 센싱 라인들(SL), 및 게이트 라인들(GL), 데이터 라인들(DL), 및 센싱 라인들(SL)에 전기적으로 연결된 복수의 화소들(P)을 포함할 수 있다. 게이트 라인들(GL)은 제1 방향(D1)으로 연장되고, 데이터 라인들(DL)은 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장될 수 있다. 센싱 라인들(SL)은 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장될 수 있다.
구동 제어부(200)는 호스트 프로세서(예를 들어, 그래픽 프로세싱 유닛(graphic processing unit; GPU) 등)로부터 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신할 수 있다. 예를 들어, 입력 영상 데이터(IMG)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 실시예에 따라, 입력 영상 데이터(IMG)는 백색 영상 데이터를 더 포함할 수 있다. 다른 예를 들어, 입력 영상 데이터(IMG)는 마젠타색(magenta) 영상 데이터, 황색(yellow) 영상 데이터 및 시안색(cyan) 영상 데이터를 포함할 수 있다. 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.
구동 제어부(200)는 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)에 기초하여 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 및 출력 영상 데이터(OIMG)를 생성할 수 있다.
구동 제어부(200)는 입력 제어 신호(CONT)에 기초하여 게이트 구동부(300)의 동작을 제어하기 위한 제1 제어 신호(CONT1)를 생성하여 게이트 구동부(300)에 출력할 수 있다. 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.
구동 제어부(200)는 입력 제어 신호(CONT)에 기초하여 데이터 구동부(400)의 동작을 제어하기 위한 제2 제어 신호(CONT2)를 생성하여 데이터 구동부(400)에 출력할 수 있다. 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.
구동 제어부(200)는 입력 영상 데이터(IMG) 및 제어 신호(CONT)를 수신하여 출력 영상 데이터(OIMG)를 생성할 수 있다. 구동 제어부(200)는 출력 영상 데이터(OIMG)를 데이터 구동부(400)에 출력할 수 있다.
게이트 구동부(300)는 구동 제어부(200)로부터 입력 받은 제1 제어 신호(CONT1)에 응답하여 게이트 라인들(GL)을 구동하기 위한 게이트 신호들을 생성할 수 있다. 게이트 구동부(300)는 게이트 신호들을 게이트 라인들(GL)에 출력할 수 있다. 예를 들어, 게이트 구동부(300)는 게이트 신호들을 게이트 라인들(GL)에 순차적으로 출력할 수 있다.
데이터 구동부(400)는 구동 제어부(200)로부터 제2 제어 신호(CONT2) 및 출력 영상 데이터(OIMG)를 입력 받을 수 있다. 데이터 구동부(400)는 출력 영상 데이터(OIMG)를 아날로그 형태의 전압으로 변환한 데이터 전압을 생성할 수 있다. 데이터 구동부(400)는 데이터 전압을 데이터 라인(DL)에 출력할 수 있다. 데이터 구동부(400)는 센싱 전압을 센싱 라인(DL)을 통해 입력받을 수 있다. 데이터 구동부(400)는 상기 센싱 전압을 기초로 화소들(P)의 문턱 전압들을 센싱할 수 있다.
도 2는 도 1의 표시 장치(1000)의 화소들(P)의 일 예를 나타내는 회로도이고, 도 3은 파워-오프 구간에서 도 1의 표시 장치(1000)의 화소들(P)의 입출력 신호의 일 예를 나타내는 타이밍도이다.
도 1 내지 도 3을 참조하면, 상기 표시 패널(100)의 화소들(P) 중 적어도 하나는 제1 노드(N1)에 연결되는 제어 전극, 제1 전원 전압(ELVDD)이 인가되는 입력 전극 및 제2 노드(N2)에 연결되는 출력 전극을 포함하는 제1 스위칭 소자(T1), 제1 신호(S1)가 인가되는 제어 전극, 데이터 전압(VDATA)이 인가되는 입력 전극 및 제1 노드(N1)에 연결되는 출력 전극을 포함하는 제2 스위칭 소자(T2), 제2 노드(N2)에 연결되는 제1 전극 및 제2 전원 전압(ELVSS)이 인가되는 제2 전극을 포함하는 발광 소자(EL), 및 제2 신호(S2)가 인가되는 제어 전극, 상기 제2 노드(N2)에 연결되는 입력 전극 및 제3 노드(N3)에 연결되는 출력 전극을 포함하는 제3 스위칭 소자(T3)를 포함할 수 있다.
일 실시예에서, 각각의 화소들(P)은 상기 제1 노드(N1)에 연결되는 제1 전극 및 제2 노드(N2)에 연결되는 제2 전극을 갖는 저장 캐패시터(CST)를 더 포함할 수 있다. 또한, 표시 패널(100)의 기생 캐패시턴스는 CP로 표시되었다.
데이터 구동부(400)는 화소들(P)에 데이터 전압들(VDATA)을 출력할 수 있다. 또한, 데이터 구동부(400)는 화소들(P)로부터 센싱 전압들(VSENSE)을 수신할 수 있다.
데이터 구동부(400)는 파워-오프 구간에서 화소들(P)로부터 센싱 전압들(VSENSE)을 수신할 수 있다. 파워-오프 구간에서, 표시 장치(1000)는 화소들(P) 사이의 구동 트랜지스터의 문턱 전압의 편차를 보상하기 위해 화소들(P)의 제1 스위칭 소자(T1)(즉, 구동 트랜지스터)의 문턱 전압(VTH(T1))을 센싱할 수 있다. 표시 장치(1000)는 센싱한 상기 문턱 전압(VTH(T1))을 기초로 문턱 전압 보상 값을 생성하고, 상기 문턱 전압 보상 값을 기초로 입력 영상 데이터(IMG)를 보상함으로써, 문턱 전압(VTH(T1))의 편차를 보상할 수 있다.
상기 파워-오프 구간에서 제1 신호(S1), 제2 신호(S2)는 활성화 상태를 가질 수 있다. 상기 파워-오프 구간에서 기준 전압(VREF)이 상기 제1 스위칭 소자(T1)의 상기 제어 전극에 인가될 수 있다. 예를 들어, 상기 파워-오프 구간에서 데이터 전압(VDATA)이 기준 전압(VREF)일 수 있다.
상기 파워-오프 구간에서 제1 스위칭 소자(T1)는 소스 팔로워(source follower)로 동작하며, 센싱 라인(SL)의 센싱 전압(VSENSE)은 기준 전압(VREF)에서 제1 스위칭 소자(T1)의 문턱 전압(VTH(T1))을 뺀 값(VREF-VTH(T1))까지 충전된다.
표시 장치(1000)는 센싱 전압(VSENSE)을 감지할 수 있다. 표시 장치(1000)는 센싱 전압(VSENSE)을 기초로 상기 제1 스위칭 소자(T1)의 문턱 전압(VTH(T1))을 판단할 수 있다.
도 4는 파워-온 구간에서 도 1의 표시 장치(1000)의 화소들(P)의 입출력 신호의 일 예를 나타내는 타이밍도이다.
도 1 내지 도 4를 참조하면, 구동 제어부(200)는 센싱 라인(SL)으로부터 수신한 센싱 전압(VSENSE)을 기초로 화소들(P)의 제1 스위칭 소자(T1)의 문턱 전압(VTH(T1))을 센싱하고, 문턱 전압(VTH(T1))을 기초로 문턱 전압 보상 값을 생성할 수 있다. 구동 제어부(200)는 상기 문턱 전압 보상 값을 기초로 입력 영상 데이터(IMG)를 보상하여 출력 영상 데이터(OIMG)를 생성할 수 있다.
구동 제어부(200)는 문턱 전압(VTH(T1))의 편차가 보상된 출력 영상 데이터(OIMG)를 데이터 구동부(500)에 출력하고, 데이터 구동부(400)는 출력 영상 데이터(OIMG)를 변환하여 데이터 전압(VDATA)을 화소들(P)에 출력할 수 있다.
상기 파워-온 구간에서 제1 신호(S1)는 화소들(P)의 게이트 신호이며, 화소들(P)의 구동 타이밍에 맞게 스캐닝 구동될 수 있다.
상기 파워-온 구간에서 데이터 전압(VDATA)은 화소들(P)의 데이터 전압(VDATA)이며, 화소들(P)의 계조에 대응하는 값을 가질 수 있다.
상기 파워-온 구간에서 제2 신호(S2)는 비활성화 상태를 가질 수 있다. 상기 파워-온 구간에서 상기 비활성화 상태를 갖는 제2 신호(S2)에 의해 제3 스위칭 소자(T3)는 턴 오프되므로, 상기 파워-온 구간에서 제3 스위칭 소자(T3)는 화소들(P)의 동작에 영향을 미치지 않는다.
도 5는 도 1의 표시 장치(1000)가 초기 구동에서에 입력 영상 데이터를 보상하는 일 예를 나타내는 도면이다.
도 5를 참조하면, 상기 초기 구동에서, 구동 제어부(200)는 화소들(P)의 얼룩 보상 값들(MC)을 생성하고 얼룩 보상 값들(MC) 및 초기 문턱 전압 보상 값들(ITC)을 기초로 입력 영상 데이터(IMG)를 보상할 수 있다. 상기 초기 구동에서, 구동 제어부(200)는 표시 패널(100)에 표시되는 영상을 촬상하고 촬상된 상기 영상을 기초로 얼룩 보상 값들(MC)을 생성할 수 있다. 일 실시예에서, 상기 초기 구동은 표시 장치(1000)가 제조된 후 첫번째 구동일 수 있다. 상기 초기 구동은 파워-온 구간에 포함될 수 있다.
예를 들어, 상기 초기 구동에서, 표시 장치(1000)는 초기 문턱 전압 보상 값들(ITC)만을 기초로 보상된 입력 영상 데이터(IMG)의 영상을 촬상할 수 있다. 초기 문턱 전압 보상 값들(ITC)은 상기 초기 구동 직전의 상기 파워-오프 구간에서 생성된 문턱 전압 보상 값들일 수 있다. 초기 문턱 전압 보상 값들(ITC)만을 기초로 보상된 입력 영상 데이터(IMG)의 상기 영상은 얼룩(mura)을 포함할 수 있다. 표시 장치(1000)는 촬상된 상기 영상을 기초로 상기 얼룩의 위치 및 상기 얼룩을 제거하기 위한 얼룩 보상 값들(MC)을 생성할 수 있다. 상기 초기 구동에서, 표시 장치(1000)는 초기 문턱 전압 보상 값들(ITC) 및 얼룩 보상 값들(MC)을 기초로 입력 영상 데이터(IMG)를 보상할 수 있다. 일 실시예에서, 구동 제어부(200)는 초기 문턱 전압 보상 값(ITC)과 얼룩 보상 값(MC)의 합만큼 데이터 전압(DV)이 상승하도록 입력 영상 데이터(IMG)를 보상할 수 있다. 예를 들어, 특정 화소의 초기 문턱 전압 보상 값(ITC)과 상기 특정 화소의 얼룩 보상 값(MC)의 합이 0.1V이고 255계조를 표시하기 위한 계조 전압이 2V일 때, 255계조를 표시하기 위해 상기 특정 화소에 인가되는 데이터 전압(DV)은 2.1V일 수 있다. 따라서, 초기 문턱 전압 보상 값들(ITC) 및 얼룩 보상 값들(MC)을 기초로 보상된 입력 영상 데이터(IMG)의 영상은 상기 얼룩이 나타나지 않을 수 있다. 다만, 얼룩 보상(즉, 얼룩 보상 값(MD)을 기초로 입력 영상 데이터(IMG)를 보상)은 영상의 촬상이 필요하므로, 상기 초기 구동에서만 이루어질 수 있다.
도 6은 도 1의 표시 장치(1000)의 표시 패널(100)의 일 예를 나타내는 도면이다. 도 7 내지 도 9는 도 1의 표시 장치(1000)가 제2 화소들(P21, P22, P23, P24)에 대한 입력 영상 데이터(IMG)를 보상하는 일 예를 설명하기 위한 표이다.
도 6 내지 도 9를 참조하면, 구동 제어부(200)는, 상기 초기 구동에서, N(N은 자연수)번째 화소 행(PR[N])에 포함된 제1 화소들(P11, P12, P13, P14)과 N+1번째 화소 행(PR[N+1])에 포함된 제2 화소들(P21, P22, P23, P24) 사이의 데이터 전압들(DV)의 차를 계산하여 제1 차이 값들(D1)을 생성할 수 있다. 구동 제어부(200)는, 상기 초기 구동 이후, 제1 차이 값들(D1)을 기초로 제2 화소들(P21, P22, P23, P24)의 한계 오프셋 값들(LO)을 계산하고, 제2 화소들(P21, P22, P23, P24)의 문턱 전압들을 기초로 제2 화소들(P21, P22, P23, P24)의 문턱 전압 보상 값들(TC)을 생성하며, 문턱 전압 보상 값들(TC) 및 한계 오프셋 값들(LO)을 기초로 제2 화소들(P21, P22, P23, P24)에 대한 입력 영상 데이터를 보상할 수 있다. 구동 제어부(200)는 N은 임의의 자연수 이므로 표시 패널(100)의 모든 화소들(P)에 대한 입력 영상 데이터를 보상할 수 있다.
다만, 일 실시예에서, 구동 제어부(200)는, 상기 초기 구동에서, 첫번째 화소 행에 포함된 화소들과 두번째 화소 행에 포함된 화소들 사이의 데이터 전압들(DV)의 차를 계산하여 제1 차이 값들(D1)을 생성할 수 있다. 구동 제어부(200)는, 상기 초기 구동 이후, 제1 차이 값들(D1)을 기초로 상기 첫번째 화소 행에 포함된 상기 화소들의 한계 오프셋 값들(LO)을 계산하고, 상기 첫번째 화소 행에 포함된 상기 화소들의 문턱 전압들을 기초로 상기 첫번째 화소 행에 포함된 상기 화소들의 문턱 전압 보상 값들(TC)을 생성하며, 문턱 전압 보상 값들(TC) 및 한계 오프셋 값들(LO)을 기초로 상기 첫번째 화소 행에 포함된 상기 화소들에 대한 입력 영상 데이터를 보상할 수 있다.
도 5 내지 도 7을 참조하면, 구동 제어부(200)는, 상기 초기 구동에서, N번째 화소 행(PR[N])에 포함된 제1 화소들(P11, P12, P13, P14)과 N+1번째 화소 행(PR[N+1])에 포함된 제2 화소들(P21, P22, P23, P24) 사이의 데이터 전압들(DV)의 차를 계산하여 제1 차이 값들(D1)을 생성할 수 있다. 제1 차이 값들(D1) 각각은 동일한 데이터 라인(DL)에 연결된 제1 화소와 제2 화소(즉, 제1 화소가 P11일 때, 제2 화소는 P21) 사이의 동일한 계조를 표시하기 위한 데이터 전압들(DV)의 차일 수 있다. 제1 차이 값들(D1) 각각은 동일한 데이터 라인(DL)에 연결된 제1 화소와 제2 화소(즉, 제1 화소가 P11일 때, 제2 화소는 P21) 사이의 동일한 계조를 표시하기 위한 데이터 전압들(DV)의 차의 절대 값일 수 있다. 구동 제어부(200)는 제1 차이 값들(D1) 중 제1 최대 차이 값(MD1)을 결정할 수 있다. 제1 최대 차이 값(MD1)은 제1 차이 값들(D1) 중 가장 큰 값일 수 있다. 상술하였듯이, 상기 초기 구동에서 초기 문턱 전압 보상 값(ITC) 및 얼룩 보상 값(MC)을 기초로 보상된 입력 영상 데이터(IMG)를 기초로 표시된 영상은 상기 얼룩이 나타나지 않을 수 있다. 상기 얼룩은 인접한 화소들(P)간의 휘도 차이로 인하여 발생될 수 있다. 즉, 인접한 화소들(즉, 인접한 화소 행들) 사이의 데이터 전압들(DV)의 차이가 상기 초기 구동에서의 인접한 화소들(즉, 인접한 화소 행들) 사이의 데이터 전압들(DV)의 차이의 최대 값(즉, 제1 최대 차이 값(MD1))보다 작거나 같을 때, 상기 얼룩은 나타나지 않을 수 있다.
예를 들어, 255계조를 표시하기 계조 전압은 2V이고, P11 화소의 초기 문턱 전압 보상 값(ITC)과 P11 화소의 얼룩 보상 값(MC)의 합은 0이며, P12 화소의 초기 문턱 전압 보상 값(ITC)과 P12 화소의 얼룩 보상 값(MC)의 합은 0이고, P13 화소의 초기 문턱 전압 보상 값(ITC)과 P13 화소의 얼룩 보상 값(MC)의 합은 -0.1이며, P14 화소의 초기 문턱 전압 보상 값(ITC)과 P14 화소의 얼룩 보상 값(MC)의 합은 0이고, P21 화소의 초기 문턱 전압 보상 값(ITC)과 P21 화소의 얼룩 보상 값(MC)의 합은 0이며, P22 화소의 초기 문턱 전압 보상 값(ITC)과 P22 화소의 얼룩 보상 값(MC)의 합은 0.1이고, P23 화소의 초기 문턱 전압 보상 값(ITC)과 P23 화소의 얼룩 보상 값(MC)의 합은 0.1이며, P24 화소의 초기 문턱 전압 보상 값(ITC)과 P24 화소의 얼룩 보상 값(MC)의 합은 0.1이라 가정한다. 이 경우, 제1 차이 값들(D1)은 0(2-2=0), 0.1(2.1-2=0.1), 0.2(2.1-1.9=0.2), 및 0.1(2.1-2)일 수 있다. 제1 차이 값들(D1) 중 가장 큰 값은 0.2이므로, 제1 최대 차이 값(MD1)은 0.2이다.
도 5 내지 도 8을 참조하면, 구동 제어부(200)는, 상기 초기 구동 이후, 제1 차이 값들(D1)을 기초로 제2 화소들(P21, P22, P23, P24)의 한계 오프셋 값들(LO)을 계산할 수 있다. 구동 제어부(200)는 제1 최대 차이 값(MD1)을 기초로 한계 오프셋 값들(LO)을 계산할 수 있다. 구동 제어부(200)는 제1 화소들(P11, P12, P13, P14)과 제2 화소들(P21, P22, P23, P24) 사이의 문턱 전압 보상 값들(TC)의 차를 계산하여 제2 차이 값들(D2)을 생성하고, 제2 차이 값들(D2) 및 제1 최대 차이 값(MD1)을 기초로 한계 오프셋 값들(LO)을 계산할 수 있다. 제2 차이 값들(D2) 각각은 동일한 데이터 라인(DL)에 연결된 상기 제1 화소와 상기 제2 화소(즉, 제1 화소가 P11일 때, 제2 화소는 P21) 사이의 문턱 전압 보상 값(TC)의 차일 수 있다. 제2 차이 값들(D2) 각각은 동일한 데이터 라인(DL)에 연결된 상기 제1 화소와 상기 제2 화소(즉, 제1 화소가 P11일 때, 제2 화소는 P21) 사이의 문턱 전압 보상 값(TC)의 차의 절대 값일 수 있다. 일 실시예에서, 구동 제어부(200)는 각각의 제2 차이 값들(D2)과 제1 최대 차이 값(MD1)의 차들을 계산하여 한계 오프셋 값들(LO)을 계산할 수 있다. 즉, 실시예에 따라, 한계 오프셋 값들(LO)은 각각의 제2 차이 값들(D2)과 제1 최대 차이 값(MD1)의 차들 일 수 있다. 구동 제어부(200)는, 상기 초기 구동 이후, 제1 최대 차이 값(MD1)보다 큰 제2 차이 값(D2)에 상응하는 제2 화소들을 오보상 화소들(MP)로 결정할 수 있다. 상술하였듯이, 인접한 화소들(즉, 인접한 화소 행들)(예를 들어, 제1 화소들(P11, P12, P13, P14) 및 제2 화소들(P21, P22, P23, P24)) 사이의 데이터 전압들(DV)의 차이(즉, 계조 전압은 모든 화소들(P)이 동일하고 상기 얼룩 보상은 상기 초기 구동에서만 수행되므로, 문턱 전압 보정 값(TC)의 차)가 상기 초기 구동에서의 인접한 화소들(즉, 인접한 화소 행들) 사이의 데이터 전압들(DV)의 차이의 최대 값(즉, 제1 최대 차이 값(MD1))보다 작거나 같을 때, 상기 얼룩은 나타나지 않을 수 있다. 즉, 제2 차이 값(D2)이 제1 최대 차이 값(MD1)보다 클 때, 제1 최대 차이 값(MD1)보다 큰 제2 차이 값(D2)에 상응하는 상기 제2 화소들로 인하여 상기 얼룩이 발생될 수 있다. 따라서, 구동 제어부(200)는, 제2 차이 값(D2)이 제1 최대 차이 값(MD1)보다 클 때, 제1 최대 차이 값(MD1)보다 큰 제2 차이 값(D2)에 상응하는 상기 제2 화소들에 대한 입력 영상 데이터(IMG)를 한계 오프셋 값(LO)을 기초로 추가로 보정할 수 있다.
예를 들어, P11 화소의 문턱 전압 보상 값(TC)은 0.1이고, P12 화소의 문턱 전압 보상 값(TC)은 0.1 이며, P13 화소의 문턱 전압 보상 값(TC)은 0.3이고, P14 화소의 문턱 전압 보상 값(TC)은 -0.1 이며, P21 화소의 문턱 전압 보상 값(TC)은 0.4이고, P22 화소의 문턱 전압 보상 값(TC)은 0.3 이며, P23 화소의 문턱 전압 보상 값(TC)은 0.4이고, P24 화소의 문턱 전압 보상 값(TC)은 0.5이며, 제1 최대 차이 값(MD1)은 0.2라 가정한다. 이 경우, P21 화소의 제2 차이 값(D2)은 0.3(0.4-0.1=0.3)이고, P22 화소의 제2 차이 값(D2)은 0.2(0.3-0.1=0.2)이며, P23 화소의 제2 차이 값(D2)은 0.1(0.4-0.3=0.1)이고, P24 화소의 제2 차이 값(D2)은 0.6(0.5-(-0.1)=0.6)일 수 있다. 또한, P21 화소의 한계 오프셋 값(LO)은 0.1(0.3-0.2=0.1)이고, P22 화소의 한계 오프셋 값(LO)은 0(0.2-0.2=0)이며, P23 화소의 한계 오프셋 값(LO)은 -0.1(0.1-0.2=-0.1)이고, P24 화소의 한계 오프셋 값(LO)은 0.4(0.6-0.2=0.4)일 수 있다. 따라서, 제1 최대 차이값(MD1)(즉, 0.2)보다 큰 제2 차이 값(D2)에 상응하는 제2 화소들은 P21 화소 및 P24 화소이다. 따라서, P21 화소 및 P24 화소는 오보상 화소들(MP)로 결정될 수 있다.
도 5 내지 도 9를 참조하면, 구동 제어부(200)는, 상기 초기 구동 이후, 제2 화소들(P21, P22, P23, P24)의 문턱 전압들을 기초로 제2 화소들(P21, P22, P23, P24)의 문턱 전압 보상 값들(TC)을 생성하며, 문턱 전압 보상 값들(TC) 및 한계 오프셋 값들(LO)을 기초로 제2 화소들(P21, P22, P23, P24)에 대한 입력 영상 데이터를 보상할 수 있다. 구동 제어부(200)는, 상기 초기 구동 이후, 제1 최대 차이 값(MD1)보다 큰 상기 제2 차이 값(D2)에 상응하는 제2 화소들(P21, P22, P23, P24)을 오보상 화소들(MP)로 결정하고, 오보상 화소들(MP)의 문턱 전압 보상 값들(TC)과 오보상 화소들(MP)의 한계 오프셋 값들(LO)의 차를 계산하여 제3 차이 값들(D3)을 계산하며, 제3 차이 값들(D3)을 기초로 오보상 화소들(MP)에 대한 입력 영상 데이터를 보상할 수 있다. 일 실시예에서, 구동 제어부(200)는 제3 차이 값들(D3)만큼 데이터 전압들(DV)이 상승하도록 오보상 화소들(MP)에 대한 상기 입력 영상 데이터를 보상할 수 있다. 예를 들어, 특정 오보상 화소의 제3 차이 값(D3)이 0.3V이고 255계조를 표시하기 위한 계조 전압이 2V일 때, 255계조를 표시하기 위해 상기 특정 오보상 화소에 인가되는 데이터 전압(DV)은 2.3V일 수 있다. 구동 제어부(200)는 문턱 전압 보상 값들(TC)을 기초로 오보상 화소들(MP) 이외의 화소들에 대한 입력 영상 데이터를 보상할 수 있다. 예를 들어, 오보상 화소(MP)가 아닌 특정 화소의 문턱 전압 보상 값(TC)이 0.3V이고 255계조를 표시하기 위한 계조 전압이 2V일 때, 255계조를 표시하기 위해 오보상 화소(MP)가 아닌 상기 특정 화소에 인가되는 데이터 전압(DV)은 2.3V일 수 있다.
예를 들어, 255계조를 표시하기 위한 계조 전압은 2V이고, P21 화소의 한계 오프셋 값(LO)은 0.1이고, P22 화소의 한계 오프셋 값(LO)은 0이며, P23 화소의 한계 오프셋 값(LO)은 -0.1이고, P24 화소의 한계 오프셋 값(LO)은 0.4이며, P21 화소의 문턱 전압 보상 값(TC)은 0.4이고, P22 화소의 문턱 전압 보상 값(TC)은 0.3이며, P23 화소의 문턱 전압 보상 값(TC)은 0.4이고, P24 화소의 문턱 전압 보상 값(TC)은 0.5이며, 제1 최대 차이 값(MD1)은 0.2이고, P21 화소 및 P24 화소를 오보상 화소(MP)로 가정한다. P21 화소의 제3 차이 값(D3)은 0.3(0.4-0.1=0.3)이고, P24 화소의 제3 차이 값(D3)은 0.1(0.5-0.4)이다. 따라서, P21 화소의 255계조를 표시하기 위한 데이터 전압(DV)은 2.3(2+0.3=2.3)이고, P24 화소의 255계조를 표시하기 위한 데이터 전압(P24)은 2.1(2+0.1=2.1)일 수 있다. 그 결과, 도 8 및 도 9에 나타난 바와 같이, P11 화소의 255계조를 표시하기 위한 데이터 전압(DV)(2+0.1)과 P21 화소의 255계조를 표시하기 위한 데이터 전압(DV)(2+0.3)의 차는 0.2로 제1 최대 차이 값(MD1)과 동일 할 수 있다. 또한, 도 8 및 도 9에 나타난 바와 같이, P14 화소의 255계조를 표시하기 위한 데이터 전압(DV)(2-0.1)과 P24 화소의 255계조를 표시하기 위한 데이터 전압(DV)(2+0.1)의 차는 0.2로 제1 최대 차이 값(MD1)과 동일 할 수 있다. 오보상 화소들(MP) 이외의 화소들(즉, P22 화소 및 P23 화소)에 대한 입력 영상 데이터는 문턱 전압 보상 값(TC)으로만 보상될 수 있다. 따라서, P22 화소의 255계조를 표시하기 위한 데이터 전압(DV)은 2.3(2+0.3)이고, P23 화소의 255계조를 표시하기 위한 데이터 전압(DV)은 2.4(2+0.4)일 수 있다. 따라서, 표시 장치(1000)는 상기 초기 구동 이후 인접한 화소 행들 사이의 데이터 전압들(DV)의 차가 상기 초기 구동에서 인접한 화소 행들 사이의 데이터 전압들(DV)의 차의 최대 값을 넘지 않도록 함으로써, 상기 초기 구동 이후 상기 영상에 표시되는 상기 얼룩을 제거할 수 있다.
도 10 내지 도 12는 본 발명의 실시예들에 따른 표시 장치가 제2 화소들(P21, P22, P23, P24)에 대한 입력 영상 데이터(IMG)를 보상하는 일 예를 설명하기 위한 표이다.
본 실시예들에 따른 표시 장치는 상기 초기 구동 이후 입력 영상 데이터(IMG)의 보상 과정을 제외하면, 도 1의 표시 장치(1000)와 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.
도 6 및 도 10 내지 도 12를 참조하면, 구동 제어부(200)는, 상기 초기 구동에서, N번째 화소 행(PR[N])에 포함된 제1 화소들(P11, P12, P13, P14)과 N+1번째 화소 행(PR[N+1])에 포함된 제2 화소들(P21, P22, P23, P24) 사이의 데이터 전압들(DV)의 차를 계산하여 제1 차이 값들(D1)을 생성할 수 있다. 구동 제어부(200)는, 상기 초기 구동 이후, 제1 차이 값들(D1), 제1 화소들(P11, P12, P13, P14)의 평균 문턱 전압 보상 값(ATC), 및 제2 화소들(P21, P22, P23, P24)의 평균 문턱 전압 보상 값(ATC)을 기초로 제2 화소들(P21, P22, P23, P24)의 한계 오프셋 값(LO)을 계산하고, 제2 화소들(P21, P22, P23, P24)의 문턱 전압들을 기초로 제2 화소들(P21, P22, P23, P24)의 문턱 전압 보상 값들(TC)을 생성하며, 문턱 전압 보상 값들(TC) 및 한계 오프셋 값(LO)을 기초로 제2 화소들(P21, P22, P23, P24)에 대한 입력 영상 데이터를 보상할 수 있다. 구동 제어부(200)는 N은 임의의 자연수 이므로 표시 패널(100)의 모든 화소들(P)에 대한 입력 영상 데이터를 보상할 수 있다.
다만, 일 실시예에서, 구동 제어부(200)는, 상기 초기 구동에서, 첫번째 화소 행에 포함된 화소들과 두번째 화소 행에 포함된 화소들 사이의 데이터 전압들(DV)의 차를 계산하여 제1 차이 값들(D1)을 생성할 수 있다. 구동 제어부(200)는, 상기 초기 구동 이후, 제1 차이 값들(D1), 첫번째 화소 행에 포함된 화소들의 평균 문턱 전압 보상 값(ATC), 및 두번째 화소 행에 포함된 화소들의 평균 문턱 전압 보상 값(ATC)을 기초로 상기 첫번째 화소 행에 포함된 상기 화소들의 한계 오프셋 값(LO)을 계산하고, 상기 첫번째 화소 행에 포함된 상기 화소들의 문턱 전압들을 기초로 상기 첫번째 화소 행에 포함된 상기 화소들의 문턱 전압 보상 값들(TC)을 생성하며, 문턱 전압 보상 값들(TC) 및 한계 오프셋 값(LO)을 기초로 상기 첫번째 화소 행에 포함된 상기 화소들에 대한 입력 영상 데이터를 보상할 수 있다.
도 5, 도 6, 및 도 10을 참조하면, 구동 제어부(200)는, 상기 초기 구동에서, N번째 화소 행(PR[N])에 포함된 제1 화소들(P11, P12, P13, P14)과 N+1번째 화소 행(PR[N+1])에 포함된 제2 화소들(P21, P22, P23, P24) 사이의 데이터 전압들(DV)의 차를 계산하여 제1 차이 값들(D1)을 생성할 수 있다. 제1 차이 값들(D1) 각각은 동일한 데이터 라인(DL)에 연결된 제1 화소와 제2 화소(즉, 제1 화소가 P11일 때, 제2 화소는 P21) 사이의 동일한 계조를 표시하기 위한 데이터 전압들(DV)의 차일 수 있다. 제1 차이 값들(D1) 각각은 동일한 데이터 라인(DL)에 연결된 제1 화소와 제2 화소(즉, 제1 화소가 P11일 때, 제2 화소는 P21) 사이의 동일한 계조를 표시하기 위한 데이터 전압들(DV)의 차의 절대 값일 수 있다. 구동 제어부(200)는 제1 차이 값들(D1) 중 제1 최대 차이 값(MD1)을 결정할 수 있다. 제1 최대 차이 값(MD1)은 제1 차이 값들(D1) 중 가장 큰 값일 수 있다. 상술하였듯이, 상기 초기 구동에서 초기 문턱 전압 보상 값(ITC) 및 얼룩 보상 값(MC)을 기초로 보상된 입력 영상 데이터(IMG)를 기초로 표시된 영상은 상기 얼룩이 나타나지 않을 수 있다. 상기 얼룩은 인접한 화소들(P)간의 휘도 차이로 인하여 발생될 수 있다. 즉, 인접한 화소들(즉, 인접한 화소 행들) 사이의 데이터 전압들(DV)의 차이가 상기 초기 구동에서의 인접한 화소들(즉, 인접한 화소 행들) 사이의 데이터 전압들(DV)의 차이의 최대 값(즉, 제1 최대 차이 값(MD1))보다 작거나 같을 때, 상기 얼룩은 나타나지 않을 수 있다.
예를 들어, 255계조를 표시하기 계조 전압은 2V이고, P11 화소의 초기 문턱 전압 보상 값(ITC)과 P11 화소의 얼룩 보상 값(MC)의 합은 0이며, P12 화소의 초기 문턱 전압 보상 값(ITC)과 P12 화소의 얼룩 보상 값(MC)의 합은 0이고, P13 화소의 초기 문턱 전압 보상 값(ITC)과 P13 화소의 얼룩 보상 값(MC)의 합은 -0.1이며, P14 화소의 초기 문턱 전압 보상 값(ITC)과 P14 화소의 얼룩 보상 값(MC)의 합은 0이고, P21 화소의 초기 문턱 전압 보상 값(ITC)과 P21 화소의 얼룩 보상 값(MC)의 합은 0이며, P22 화소의 초기 문턱 전압 보상 값(ITC)과 P22 화소의 얼룩 보상 값(MC)의 합은 0.1이고, P23 화소의 초기 문턱 전압 보상 값(ITC)과 P23 화소의 얼룩 보상 값(MC)의 합은 0.1이며, P24 화소의 초기 문턱 전압 보상 값(ITC)과 P24 화소의 얼룩 보상 값(MC)의 합은 0.1이라 가정한다. 이 경우, 제1 차이 값들(D1)은 0(2-2=0), 0.1(2.1-2=0.1), 0.2(2.1-1.9=0.2), 및 0.1(2.1-2)일 수 있다. 제1 차이 값들(D1) 중 가장 큰 값은 0.2이므로, 제1 최대 차이 값(MD1)은 0.2이다.
도 5, 도 6, 도 10, 및 도 11을 참조하면, 구동 제어부(200)는, 상기 초기 구동 이후, 제1 차이 값들(D1), 제1 화소들(P11, P12, P13, P14)의 평균 문턱 전압 보상 값(ATC), 및 제2 화소들(P21, P22, P23, P24)의 평균 문턱 전압 보상 값(ATC)을 기초로 제2 화소들(P21, P22, P23, P24)의 한계 오프셋 값(LO)을 계산할 수 있다. 구동 제어부(200)는 제1 최대 차이 값(MD1)을 기초로 한계 오프셋 값(LO)을 계산할 수 있다. 구동 제어부(200)는 제1 화소들(P11, P12, P13, P14)의 평균 문턱 전압 보상 값(ATC) 및 제2 화소들(P21, P22, P23, P24)의 평균 문턱 전압 보상 값(ATC)의 차를 계산하여 제4 차이 값(D4)을 생성하고, 제4 차이 값(D4) 및 제1 최대 차이 값(MD1)을 기초로 한계 오프셋 값(LO)을 계산할 수 있다. 제4 차이 값(D4)은 동일한 데이터 라인(DL)에 연결된 상기 제1 화소와 상기 제2 화소(즉, 제1 화소가 P11일 때, 제2 화소는 P21) 사이의 평균 문턱 전압 보상 값(ATC)의 차일 수 있다. 제4 차이 값(D4)은 동일한 데이터 라인(DL)에 연결된 상기 제1 화소와 상기 제2 화소(즉, 제1 화소가 P11일 때, 제2 화소는 P21) 사이의 평균 문턱 전압 보상 값(ATC)의 차의 절대 값일 수 있다. 일 실시예에서, 구동 제어부(200)는 제4 차이 값(D2)과 제1 최대 차이 값(MD1)의 차들을 계산하여 한계 오프셋 값(LO)을 계산할 수 있다. 즉, 실시예에 따라, 한계 오프셋 값(LO)은 각각의 제4 차이 값(D4)과 제1 최대 차이 값(MD1)의 차들 일 수 있다. 구동 제어부(200)는, 상기 초기 구동 이후, 제4 차이 값(D4)이 제1 최대 차이 값(MD1)보다 큰 경우, 제2 화소들(P21, P22, P23, P24)을 오보상 화소들(MP)로 결정할 수 있다. 상술하였듯이, 인접한 화소들(즉, 인접한 화소 행들)(예를 들어, 제1 화소들(P11, P12, P13, P14) 및 제2 화소들(P21, P22, P23, P24)) 사이의 데이터 전압들(DV)의 차이(즉, 계조 전압은 모든 화소들(P)이 동일하고 상기 얼룩 보상은 상기 초기 구동에서만 수행되므로, 문턱 전압 보정 값(TC)의 차)가 상기 초기 구동에서의 인접한 화소들(즉, 인접한 화소 행들) 사이의 데이터 전압들(DV)의 차이의 최대 값(즉, 제1 최대 차이 값(MD1))보다 작거나 같을 때, 상기 얼룩은 나타나지 않을 수 있다. 즉, 제4 차이 값(D4)이 제1 최대 차이 값(MD1)보다 클 때, 제2 화소들(P21, P22, P23, P24)로 인하여 상기 얼룩이 발생될 수 있다. 따라서, 구동 제어부(200)는, 제4 차이 값(D2)이 제1 최대 차이 값(MD1)보다 클 때, 제2 화소들(P21, P22, P23, P24)에 대한 입력 영상 데이터(IMG)를 한계 오프셋 값(LO)을 기초로 추가로 보정할 수 있다.
예를 들어, P11 화소의 문턱 전압 보상 값(TC)은 0.1이고, P12 화소의 문턱 전압 보상 값(TC)은 0.1 이며, P13 화소의 문턱 전압 보상 값(TC)은 0.3이고, P14 화소의 문턱 전압 보상 값(TC)은 -0.1 이며, P21 화소의 문턱 전압 보상 값(TC)은 0.4이고, P22 화소의 문턱 전압 보상 값(TC)은 0.3 이며, P23 화소의 문턱 전압 보상 값(TC)은 0.4이고, P24 화소의 문턱 전압 보상 값(TC)은 0.5이며, 제1 최대 차이 값(MD1)은 0.2라 가정한다. 이 경우, 제1 화소들(P11, P12, P13, P14)의 평균 문턱 전압 보상 값(ATC)은 0.1이고, 제2 화소들(P21, P22, P23, P24)의 평균 문턱 전압 보상 값(ATC)은 0.4이며, 제4 차이 값(D4)은 0.3(0.4-0.1=0.3)일 수 있다. 또한, 제2 화소들(P21, P22, P23, P24)의 한계 오프셋 값(LO)은 0.1(0.3-0.2)일 수 있다. 따라서, 제4 차이 값(D4)(즉, 0.3)이 제1 최대 차이값(MD1)(즉, 0.2)보다 크므로, 구동 제어부(200)는 제2 화소들(P21, P22, P23, P24)을 오보상 화소들(MP)로 결정할 수 있다.
도 5, 도 6, 및 도 10 내지 도 12를 참조하면, 구동 제어부(200)는, 상기 초기 구동 이후, 제2 화소들(P21, P22, P23, P24)의 문턱 전압들을 기초로 제2 화소들(P21, P22, P23, P24)의 문턱 전압 보상 값들(TC)을 생성하며, 문턱 전압 보상 값들(TC) 및 한계 오프셋 값(LO)을 기초로 제2 화소들(P21, P22, P23, P24)에 대한 입력 영상 데이터를 보상할 수 있다. 구동 제어부(200)는, 상기 초기 구동 이후, 제4 차이 값(D4)이 제1 최대 차이 값(MD1)보다 큰 경우, 제2 화소들(P21, P22, P23, P24)을 오보상 화소들(MP)로 결정하고, 오보상 화소들(MP)의 문턱 전압 보상 값들(TC)과 오보상 화소들(MP)의 한계 오프셋 값(LO)의 차를 계산하여 제5 차이 값(D5)을 계산하며, 제5 차이 값(D5)을 기초로 오보상 화소들(MP)에 대한 입력 영상 데이터를 보상할 수 있다. 일 실시예에서, 구동 제어부(200)는 제5 차이 값들(D5)만큼 데이터 전압들(DV)이 상승하도록 오보상 화소들(MP)에 대한 상기 입력 영상 데이터를 보상할 수 있다. 예를 들어, 오보상 화소들(MP)의 제5 차이 값(D5)이 0.3V이고 255계조를 표시하기 위한 계조 전압이 2V일 때, 255계조를 표시하기 위해 오보상 화소들(MP)에 인가되는 데이터 전압(DV)은 2.3V일 수 있다. 구동 제어부(200)는 문턱 전압 보상 값들(TC)을 기초로 오보상 화소들(MP) 이외의 화소들에 대한 입력 영상 데이터를 보상할 수 있다. 예를 들어, 오보상 화소(MP)가 아닌 특정 화소의 문턱 전압 보상 값(TC)이 0.3V이고 255계조를 표시하기 위한 계조 전압이 2V일 때, 255계조를 표시하기 위해 오보상 화소(MP)가 아닌 상기 특정 화소에 인가되는 데이터 전압(DV)은 2.3V일 수 있다.
예를 들어, 255계조를 표시하기 위한 계조 전압은 2V이고, 제2 화소들(P21, P22, P23, P24)의 한계 오프셋 값(LO)은 0.1이며, P21 화소의 문턱 전압 보상 값(TC)은 0.4이고, P22 화소의 문턱 전압 보상 값(TC)은 0.3이며, P23 화소의 문턱 전압 보상 값(TC)은 0.4이고, P24 화소의 문턱 전압 보상 값(TC)은 0.5이며, 제1 최대 차이 값(MD1)은 0.2이고, 제2 화소들(P21, P22, P23, P24)을 오보상 화소들(MP)로 가정한다. P21 화소의 제5 차이 값(D5)은 0.3(0.4-0.1=0.3)이고, P22 화소의 제5 차이 값(D5)은 0.2(0.3-0.1)이며, P23 화소의 제5 차이 값(D5)은 0.3(0.4-0.1)이고, P24 화소의 제5 차이 값(D5)은 0.4(0.5-0.1)이다. 따라서, P21 화소의 255계조를 표시하기 위한 데이터 전압(DV)은 2.3V(2+0.3=2.3)이고, P22 화소의 255계조를 표시하기 위한 데이터 전압(DV)은 2.2V(2+0.2=2.2)이며, P23 화소의 255계조를 표시하기 위한 데이터 전압(DV)은 2.3V(2+0.3=2.3)이고, P24 화소의 255계조를 표시하기 위한 데이터 전압(P24)은 2.4V(2+0.4=2.4)일 수 있다. 그 결과, 도 11 및 도 12에 나타난 바와 같이, 제1 화소들(P11, P12, P13, P14)의 255계조를 표시하기 위한 데이터 전압(DV)의 평균 값과 제2 화소들(P21, P22, P23, P24)의 255계조를 표시하기 위한 데이터 전압(DV)의 평균값의 차는 제1 최대 차이 값(MD1)과 동일할 수 있다. 따라서, 표시 장치(1000)는 상기 초기 구동 이후 인접한 화소 행들 사이의 데이터 전압들(DV)의 평균 값의 차가 상기 초기 구동에서 인접한 화소 행들 사이의 데이터 전압들(DV)의 차의 최대 값을 넘지 않도록 함으로써, 상기 초기 구동 이후 상기 영상에 표시되는 상기 얼룩을 제거할 수 있다.
본 발명은 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 디지털 TV, 3D TV, 휴대폰, 스마트 폰, 태블릿 컴퓨터, VR 기기, PC, 가정용 전자기기, 노트북 컴퓨터, PDA, PMP, 디지털 카메라, 음악 재생기, 휴대용 게임 콘솔, 내비게이션 등에 적용될 수 있다.
이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
1000: 표시 장치
100: 표시 패널
200: 구동 제어부 300: 게이트 구동부
400: 데이터 구동부
200: 구동 제어부 300: 게이트 구동부
400: 데이터 구동부
Claims (20)
- 복수의 화소들을 포함하는 표시 패널;
상기 복수의 화소들에 데이터 전압들을 제공하고, 상기 복수의 화소들의 문턱 전압들을 센싱하는 데이터 구동부; 및
초기 구동에서 상기 복수의 화소들 중 N번째 화소 행에 포함된 제1 화소들과 상기 복수의 화소들 중 N+1번째 화소 행에 포함된 제2 화소들 사이의 상기 데이터 전압들의 차를 계산하여 제1 차이 값들을 생성하고, 상기 제1 차이 값들을 기초로 상기 제2 화소들의 한계 오프셋 값들을 계산하며, 상기 제2 화소들의 상기 문턱 전압들을 기초로 상기 제2 화소들의 문턱 전압 보상 값들을 생성하고, 상기 문턱 전압 보상 값들 및 상기 한계 오프셋 값들을 기초로 상기 제2 화소들에 대한 입력 영상 데이터를 보상하는 구동 제어부를 포함하는 것을 특징으로 하는 표시 장치(N은 자연수). - 제 1 항에 있어서, 상기 제1 차이 값들 각각은
동일한 데이터 라인에 연결된 상기 제1 화소와 상기 제2 화소 사이의 동일한 계조를 표시하기 위한 상기 데이터 전압들의 차인 것을 특징으로 하는 표시 장치. - 제 1 항에 있어서, 상기 구동 제어부는
상기 초기 구동에서, 상기 화소들의 얼룩 보상 값들을 생성하고 상기 얼룩 보상 값들 및 초기 문턱 전압 보상 값들을 기초로 입력 영상 데이터를 보상하는 것을 특징으로 하는 표시 장치. - 제 3 항에 있어서, 상기 구동 제어부는
상기 초기 구동에서, 상기 표시 패널에 표시되는 영상을 촬상하고 촬상된 상기 영상을 기초로 상기 얼룩 보상 값들을 생성하는 것을 특징으로 하는 표시 장치. - 제 3 항에 있어서, 상기 구동 제어부는
상기 제1 차이 값들 중 제1 최대 차이 값을 결정하고, 상기 제1 최대 차이 값을 기초로 상기 한계 오프셋 값들을 계산하는 것을 특징으로 하는 표시 장치. - 제 5 항에 있어서, 상기 구동 제어부는
상기 제1 화소들과 상기 제2 화소들 사이의 상기 문턱 전압 보상 값들의 차를 계산하여 제2 차이 값들을 생성하고, 상기 제2 차이 값들 및 상기 제1 최대 차이 값을 기초로 상기 한계 오프셋 값들을 계산하는 것을 특징으로 하는 표시 장치. - 제 6 항에 있어서, 상기 제2 차이 값들 각각은
동일한 데이터 라인에 연결된 상기 제1 화소와 상기 제2 화소 사이의 상기 문턱 전압 보상 값의 차인 것을 특징으로 하는 표시 장치. - 제 6 항에 있어서, 상기 구동 제어부는
각각의 상기 제2 차이 값들과 상기 제1 최대 차이 값의 차들을 계산하여 상기 한계 오프셋 값들을 계산하는 것을 특징으로 하는 표시 장치. - 제 8 항에 있어서, 상기 구동 제어부는
상기 제1 최대 차이 값보다 큰 상기 제2 차이 값에 상응하는 상기 제2 화소들을 오보상 화소들로 결정하고, 상기 오보상 화소들의 상기 문턱 전압 보상 값들과 상기 오보상 화소들의 상기 한계 오프셋 값들의 차를 계산하여 제3 차이 값들을 계산하며, 상기 제3 차이 값들을 기초로 상기 오보상 화소들에 대한 입력 영상 데이터를 보상하는 것을 특징으로 하는 표시 장치. - 제 1 항에 있어서, 상기 데이터 구동부는
파워-오프 구간에서 상기 문턱 전압들을 센싱하는 것을 특징으로 하는 표시 장치. - 제 1 항에 있어서, 상기 화소들 각각은
제1 노드에 연결되는 제어 전극, 제1 전원 전압이 인가되는 입력 전극 및 제2 노드에 연결되는 출력 전극을 포함하는 제1 스위칭 소자;
제1 신호가 인가되는 제어 전극, 상기 데이터 전압이 인가되는 입력 전극 및 상기 제1 노드에 연결되는 출력 전극을 포함하는 제2 스위칭 소자;
상기 제2 노드에 연결되는 제1 전극 및 제2 전원 전압이 인가되는 제2 전극을 포함하는 발광 소자; 및
제2 신호가 인가되는 제어 전극, 상기 제2 노드에 연결되는 입력 전극 및 제3 노드에 연결되는 출력 전극을 포함하는 제3 스위칭 소자를 포함하는 것을 특징으로 하는 표시 장치. - 복수의 화소들을 포함하는 표시 패널;
상기 복수의 화소들에 데이터 전압들을 제공하고, 상기 복수의 화소들의 문턱 전압들을 센싱하는 데이터 구동부; 및
초기 구동에서 상기 복수의 화소들 중 N번째 화소 행에 포함된 제1 화소들과 상기 복수의 화소들 중 N+1번째 화소 행에 포함된 제2 화소들 사이의 상기 데이터 전압들의 차를 계산하여 제1 차이 값들을 생성하고, 상기 제1 차이 값들, 상기 제1 화소들의 평균 문턱 전압 보상 값, 및 상기 제2 화소들의 평균 문턱 전압 보상 값을 기초로 상기 제2 화소들의 한계 오프셋 값을 계산하며, 상기 제2 화소들의 상기 문턱 전압들을 기초로 상기 제2 화소들의 문턱 전압 보상 값들을 생성하고, 상기 문턱 전압 보상 값들 및 상기 한계 오프셋 값을 기초로 상기 제2 화소들에 대한 입력 영상 데이터를 보상하는 구동 제어부를 포함하는 것을 특징으로 하는 표시 장치(N은 자연수). - 제 12 항에 있어서, 상기 제1 차이 값들 각각은
동일한 데이터 라인에 연결된 상기 제1 화소와 상기 제2 화소 사이의 동일한 계조를 표시하기 위한 상기 데이터 전압들의 차인 것을 특징으로 하는 표시 장치. - 제 12 항에 있어서, 상기 구동 제어부는
상기 초기 구동에서, 상기 화소들의 얼룩 보상 값들을 생성하고 상기 얼룩 보상 값들 및 상기 문턱 전압 보상 값들을 기초로 입력 영상 데이터를 보상하는 것을 특징으로 하는 표시 장치. - 제 14 항에 있어서, 상기 구동 제어부는
상기 초기 구동에서, 상기 표시 패널에 표시되는 영상을 촬상하고 촬상된 상기 영상을 기초로 상기 얼룩 보상 값들을 생성하는 것을 특징으로 하는 표시 장치. - 제 14 항에 있어서, 상기 구동 제어부는
상기 제1 차이 값들 중 제1 최대 차이 값을 결정하고, 상기 제1 최대 차이 값을 기초로 상기 한계 오프셋 값을 계산하는 것을 특징으로 하는 표시 장치. - 제 16 항에 있어서, 상기 구동 제어부는
상기 제1 화소들의 상기 평균 문턱 전압 보상 값과 상기 제2 화소들의 상기 평균 문턱 전압 보상 값의 차를 계산하여 제4 차이 값을 생성하고, 상기 제4 차이 값 및 상기 제1 최대 차이 값을 기초로 상기 한계 오프셋 값을 계산하는 것을 특징으로 하는 표시 장치. - 제 17 항에 있어서, 상기 구동 제어부는
상기 제4 차이 값과 상기 제1 최대 차이 값의 차를 계산하여 상기 한계 오프셋 값들을 계산하는 것을 특징으로 하는 표시 장치. - 제 18 항에 있어서, 상기 구동 제어부는
상기 제4 차이 값이 상기 제1 최대 차이 값보다 큰 경우, 상기 제2 화소들을 오보상 화소들로 결정하고, 상기 오보상 화소들의 상기 문턱 전압 보상 값들과 상기 한계 오프셋 값의 차를 계산하여 제5 차이 값을 계산하며, 상기 문턱 전압 보상 값들 및 상기 제5 차이 값을 기초로 상기 오보상 화소들에 대한 입력 영상 데이터를 보상하는 것을 특징으로 하는 표시 장치. - 제 12 항에 있어서, 상기 데이터 구동부는
파워-오프 구간에서 상기 문턱 전압들을 센싱하는 것을 특징으로 하는 표시 장치.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210127764A KR20230045711A (ko) | 2021-09-28 | 2021-09-28 | 표시 장치 |
CN202210948568.0A CN115881013A (zh) | 2021-09-28 | 2022-08-09 | 显示装置和对显示装置中的多个像素进行驱动的方法 |
US17/955,198 US11798459B2 (en) | 2021-09-28 | 2022-09-28 | Display apparatus and method of driving a plurality of pixels in the display apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210127764A KR20230045711A (ko) | 2021-09-28 | 2021-09-28 | 표시 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20230045711A true KR20230045711A (ko) | 2023-04-05 |
Family
ID=85705916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020210127764A KR20230045711A (ko) | 2021-09-28 | 2021-09-28 | 표시 장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11798459B2 (ko) |
KR (1) | KR20230045711A (ko) |
CN (1) | CN115881013A (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230096303A (ko) * | 2021-12-23 | 2023-06-30 | 엘지디스플레이 주식회사 | 패널 구동장치 및 그 방법과 전계 발광 표시장치 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4935979B2 (ja) * | 2006-08-10 | 2012-05-23 | カシオ計算機株式会社 | 表示装置及びその駆動方法、並びに、表示駆動装置及びその駆動方法 |
JP5240538B2 (ja) * | 2006-11-15 | 2013-07-17 | カシオ計算機株式会社 | 表示駆動装置及びその駆動方法、並びに、表示装置及びその駆動方法 |
JP4470955B2 (ja) * | 2007-03-26 | 2010-06-02 | カシオ計算機株式会社 | 表示装置及びその駆動方法 |
JP2009133914A (ja) * | 2007-11-28 | 2009-06-18 | Sony Corp | 表示装置 |
JP4760840B2 (ja) * | 2008-02-28 | 2011-08-31 | ソニー株式会社 | El表示パネル、電子機器及びel表示パネルの駆動方法 |
JP2010008521A (ja) * | 2008-06-25 | 2010-01-14 | Sony Corp | 表示装置 |
KR101493226B1 (ko) | 2011-12-26 | 2015-02-17 | 엘지디스플레이 주식회사 | 유기 발광 다이오드 표시 장치의 화소 구동 회로의 특성 파라미터 측정 방법 및 장치 |
WO2014141958A1 (ja) * | 2013-03-14 | 2014-09-18 | シャープ株式会社 | 表示装置およびその駆動方法 |
KR102203059B1 (ko) | 2013-12-31 | 2021-01-14 | 엘지디스플레이 주식회사 | 유기발광 디스플레이 장치와 이의 구동 방법 |
KR102232872B1 (ko) | 2014-10-13 | 2021-03-26 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
KR102627279B1 (ko) | 2016-07-25 | 2024-01-22 | 엘지디스플레이 주식회사 | 표시 장치 및 그의 구동 방법 |
KR102453947B1 (ko) | 2016-07-29 | 2022-10-14 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그 구동 방법 |
KR102536625B1 (ko) * | 2018-08-06 | 2023-05-25 | 엘지디스플레이 주식회사 | 데이터 구동회로, 컨트롤러, 표시장치 및 그 구동방법 |
KR102694393B1 (ko) * | 2019-10-16 | 2024-08-14 | 삼성디스플레이 주식회사 | 표시 장치 및 그의 구동 방법 |
-
2021
- 2021-09-28 KR KR1020210127764A patent/KR20230045711A/ko active Search and Examination
-
2022
- 2022-08-09 CN CN202210948568.0A patent/CN115881013A/zh active Pending
- 2022-09-28 US US17/955,198 patent/US11798459B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN115881013A (zh) | 2023-03-31 |
US20230101274A1 (en) | 2023-03-30 |
US11798459B2 (en) | 2023-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10467965B2 (en) | Pixel circuit, method for driving the same, OLED panel, and display device | |
US9293082B2 (en) | Organic light-emitting diode display | |
KR102218606B1 (ko) | 표시 패널 모듈, 이를 구비하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 구동 방법 | |
EP3040970B1 (en) | Display device | |
KR102661852B1 (ko) | 센싱 동작을 수행하는 표시 장치 | |
CN109599062A (zh) | 像素电路及其驱动方法、显示装置 | |
US11257431B2 (en) | Pixel of an organic light emitting diode display device, and organic light emitting diode display device | |
KR102555805B1 (ko) | 표시 패널의 화소 및 표시 장치 | |
KR20160053284A (ko) | 타이밍 컨트롤러, 표시장치 및 구동방법 | |
CN110675827B (zh) | 有机发光显示设备及其驱动方法 | |
US11482181B2 (en) | Display device, and method of operating a display device | |
KR102511348B1 (ko) | 표시 장치 및 이의 구동 방법 | |
KR20190126965A (ko) | 화소 유닛, 이를 포함하는 표시 장치 및 이의 구동 방법 | |
US20240212632A1 (en) | Display device and method of driving display device | |
US11727864B2 (en) | Pixel circuit boosted by a boost capacitor | |
US20210375209A1 (en) | Organic light emitting diode display system | |
KR102461293B1 (ko) | 표시 장치 및 그 구동 방법 | |
KR20230045711A (ko) | 표시 장치 | |
KR20170101331A (ko) | 표시 장치 및 이의 구동 방법 | |
KR100932988B1 (ko) | 표시 장치 및 그 구동 방법 | |
CN118298739A (zh) | 显示装置 | |
KR20170100388A (ko) | 터치 디스플레이 구동 집적 회로, 그것의 동작 방법 및 그것을 포함하는 터치 표시 장치 | |
US20220068194A1 (en) | Display device having a variable driving frequency | |
KR20230054539A (ko) | 화소 회로 및 이를 포함하는 표시 장치 | |
CN115775536A (zh) | 显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination |