KR20100025745A - 신호 처리 장치 및 방법 - Google Patents

신호 처리 장치 및 방법 Download PDF

Info

Publication number
KR20100025745A
KR20100025745A KR1020080084418A KR20080084418A KR20100025745A KR 20100025745 A KR20100025745 A KR 20100025745A KR 1020080084418 A KR1020080084418 A KR 1020080084418A KR 20080084418 A KR20080084418 A KR 20080084418A KR 20100025745 A KR20100025745 A KR 20100025745A
Authority
KR
South Korea
Prior art keywords
clock
count value
internal clock
value
internal
Prior art date
Application number
KR1020080084418A
Other languages
English (en)
Inventor
김응중
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080084418A priority Critical patent/KR20100025745A/ko
Priority to US12/427,217 priority patent/US20100058096A1/en
Priority to EP09162362A priority patent/EP2166767A1/en
Publication of KR20100025745A publication Critical patent/KR20100025745A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

신호 처리 장치 및 방법이 개시된다. 본 발명의 일 실시예에 따른 본 발명의 일 실시예에 따른 신호 처리 장치는, 내부 클럭을 카운트하는 카운트부, 방송신호에 포함되어 있는 외부클럭 카운트값과 카운트부의 내부클럭 카운트값을 비교하여 비교 결과에 따라 클럭 조정값을 결정하는 클럭 조정값 결정부, 및 결정된 클럭 조정값을 반영하여 내부 클럭을 조정하는 클럭 조정부를 포함한다. 이에 의해, 간단한 구조에 의해 외부클럭 카운트값 및 내부클럭 카운트값의 동기를 맞출 수 있다.
내부 클럭, 디코더, PCR, STC, 클럭 동기, 단순 크리스탈, 방송 신호

Description

신호 처리 장치 및 방법{Apparatus and method for processing signal}
본 발명은 신호 처리 장치 및 방법에 관한 것으로, 보다 상세하게는 단순한 크리스탈 발진소자를 사용하여 방송 송신 장치의 인코더 단의 클럭과 방송 수신 장치의 디코더 단의 클럭의 동기를 맞추는 신호 처리 장치 및 방법에 관한 것이다.
방송 송신 장치에는 방송 신호를 인코딩하기 위한 인코더가 구비되고, 방송 수신 장치에는 방송 송신 장치에서 인코딩된 방송 신호를 디코딩하기 위한 디코더가 구비된다. 이에 따라, 인코더의 시스템 클럭과 디코더의 시스템 클럭의 동기를 맞추기 위한 기술이 요구된다.
인코더의 시스템 클럭과 디코더의 시스템 클럭의 동기를 맞추기 위해, 통상 VCXO(Voltage Controlled Xtal Oscillator)를 사용한다. VCXO는 가변 제어되는 전압의 변화에 따라 주파수가 허용 규격치 사양을 만족할 수 있도록 하는 오실레이터이다.
VCXO의 내부 구조에는 PLL(Phase-locked loop) 구조가 사용되는데, 입력 클럭이 PLL의 소스로 사용됨에 따라, 출력 클럭이 입력 VCXO 변화의 영향을 그대로 받아 시스템이 불안정하며, VCXO 내부에 PLL 구조를 구성함에 따라, 그 구성이 복 잡하고 까다로운 단점이 있다. 또한, VCXO에 사용되는 크리스탈은 그 사양이 매우 까다롭기 때문에, 재료비적 측면에서 효율적이지 못한 단점이 있다.
본 발명의 목적은 단순한 크리스탈 발진소자에 의해 발생하는 내부 클럭을 방송 송신 장치의 인코단의 클럭과 동기를 맞추는 신호 처리 장치 및 방법을 제공하고자 하는데 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 신호 처리 장치는, 내부 클럭을 카운트하는 카운트부, 방송신호에 포함되어 있는 외부클럭 카운트값과 카운트부의 내부클럭 카운트값을 비교하여 비교 결과에 따라 클럭 조정값을 결정하는 클럭 조정값 결정부, 및 결정된 클럭 조정값을 반영하여 내부 클럭을 조정하는 클럭 조정부를 포함한다.
바람직하게, 내부 클럭을 발생하는 크리스탈 발진소자를 더 포함할 수 있다.
또한 바람직하게, 클럭 조정부는, 크리스탈 발진소자로부터 발생되는 내부 클럭을 수신하여 카운트부로 제공할 수 있다.
또한 바람직하게, 방송신호에 포함되어 있는 외부클럭 카운트값은 PCR(Program Clock Reference)이고, 카운트부의 내부클럭 카운트값은 STC(System Time Clock)일 수 있다.
또한 바람직하게, 방송신호로부터 외부클럭 카운트값을 추출하여 클럭 조정값 결정부에 제공하는 디멀티플렉싱부를 더 포함할 수 있다.
또한 바람직하게, 클럭 조정값 결정부는, 외부클럭 카운트값이 내부클럭 카 운트값보다 크면 내부 클럭을 증가시키는 방향으로 클럭 조정값을 결정하고, 외부클럭 카운트값이 내부클럭 카운트값보다 작으면 내부 클럭을 감소시키는 방향으로 클럭 조정값을 결정할 수 있다.
또한 바람직하게, 카운트부는, 클럭 조정부에 의해 조정된 내부 클럭을 재카운트하고, 재카운트된 내부클럭 카운트값을 클럭 조정값 결정부로 제공할 수 있다.
또한 바람직하게, 재카운트된 내부클럭 카운트값을 이용하여 방송신호에 포함되어 있는 비디오 신호 및 오디오 신호를 디코딩하는 디코딩부를 더 포함할 수 있다.
한편, 본 발명의 일 실시예에 따른 신호 처리 방법은, 내부 클럭을 카운트하는 단계, 방송신호에 포함되어 있는 외부클럭 카운트값과 카운트된 내부클럭 카운트값을 비교 하는 단계, 비교 결과에 따라 클럭 조정값을 결정하는 단계 및 결정된 클럭 조정값을 반영하여 내부 클럭을 조정하는 단계를 포함한다.
바람직하게, 크리스탈 발진소자로부터 발생되는 내부 클럭을 수신하는 단계를 더 포함할 수 있다.
또한 바람직하게, 외부클럭 카운트값은 PCR(Program Clock Reference)이고, 내부클럭 카운트값은 STC(System Time Clock)일 수 있다.
또한 바람직하게, 방송신호로부터 외부클럭 카운트값을 추출하는 단계를 더 포함할 수 있다.
또한 바람직하게, 클럭 조정값을 결정하는 단계에서, 외부클럭 카운트값이 내부클럭 카운트값보다 크면 내부 클럭을 증가시키는 방향으로 클럭 조정값을 결정 하고, 외부클럭 카운트값이 내부클럭 카운트값보다 작으면 내부 클럭을 감소시키는 방향으로 클럭 조정값을 결정할 수 있다.
또한 바람직하게, 조정된 내부 클럭을 재카운트하는 단계를 더 포함할 수 있다.
또한 바람직하게, 재카운트된 내부클럭 카운트값을 이용하여 방송신호에 포함되어 있는 비디오 신호 및 오디오 신호를 디코딩하는 단계를 더 포함할 수 있다.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 신호 처리 장치의 블럭도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 신호 처리 장치는 클럭 동기 장치(100) 및 크리스탈 발진소자(200)를 포함한다. 또한, 클럭 동기 장치(100)는 디멀티플렉싱부(110), 클럭 조정값 결정부(120), 클럭 조정부(130), 카운트부(140), 및 디코딩부(150)를 포함한다.
본 클럭 동기 장치(100)는 방송 수신 장치의 디코더 단에 대응될 수 있다. 또한, 클럭 동기 장치(100)는 내부 클럭을 발생하는 크리스탈 발진소자(200)로부터 내부 클럭을 수신한다. 여기서, 크리스탈 발진소자(200)에 적용되는 크리스탈은 정밀도가 낮은 까다롭지 않은 크리스탈로, VCXO(Voltage Controlled Xtal Oscillator)에 적용되는 크리스탈보다 저가인 장점이 있다.
디멀티플렉싱부(110)는 채널을 통해 입력되는 방송 신호 즉, TS(Transport Stream) 혹은 PS(Program Stream)를 수신하여 디멀티플렉싱을 수행한다. 디멀티플 렉싱부(110)의 동작에 의해 TS 혹은 PS는 오디오 및 비디오 신호와 외부클럭 카운트값으로 분리된다.
디멀티플렉싱부(110)는 디멀티플렉싱 동작 이후, 오디오 및 비디오 신호는 후술하는 디코딩부(150)로 제공하고, 외부클럭 카운트값은 후술하는 클럭 조정값 결정부(120)로 제공한다.
여기서, 외부클럭 카운트값은 PCR(Program Clock Reference)일 수 있다. PCR은 방송국의 시스템 클럭으로 동작시킨 카운터의 특정 순간에서의 값을 말하는 것으로, 보통 27 MHz 주기로 카운트 될 수 있다.
클럭 조정값 결정부(120)는 외부클럭 카운트값과 내부클럭 카운트값을 서로 비교하여 그 비교 결과에 따라 클럭 조정값을 결정한다. 본 실시예에서는, 방송 송신 장치로부터 방송 신호에 포함되어 입력되는 카운트값을 외부클럭 카운트값이라 하고, 클럭 동기 장치(100)가 포함되는 방송 수신 장치 내에서 발생하는 클럭의 카운트값을 내부클럭 카운트값이라 한다. 여기서, 내부클럭 카운트값은 STC(System Time Clock)일 수 있다.
클럭 조정값 결정부(120)는 디멀티플렉싱부(110)에 의해 추출된 외부클럭 카운트값 즉, PCR을 수신하고, 후술하는 카운트부(140)로부터 내부클럭 카운트값 즉, STC를 수신한 후, 외부클럭 카운트값과 내부클럭 카운트값을 서로 비교한다.
클럭 조정값 결정부(120)는 외부클럭 카운트값과 내부클럭 카운트값의 비교 결과에 따라 클럭 조정값을 결정한다. 보다 구체적으로, 클럭 조정값 결정부(120)는 외부클럭 카운트값이 내부클럭 카운트값보다 크면 즉, PCR > STC를 만족하면, 내부 클럭을 증가시키는 방향으로 클럭 조정값을 결정한다. 이 경우, 클럭 조정값은 양(+)의 값을 가질 수 있다. 또한, 클럭 조정값 결정부(120)는 외부클럭 카운트값이 내부클럭 카운트값보다 작으면 즉, PCR < STC를 만족하면, 내부 클럭을 감소시키는 방향으로 클럭 조정값을 결정한다. 이 경우, 클럭 조정값은 음(-)의 값을 가질 수 있다.
클럭 조정값 결정부(120)는 외부클럭 카운트값과 내부클럭 카운트값과의 비교 결과에 따라 클럭 조정값을 결정한 후, 결정된 클럭 조정값을 후술하는 클럭 조정부(130)로 제공한다.
클럭 조정부(130)는 크리스탈 발진소자(200)로부터 발생되는 내부 클럭을 카운트부(140)로 제공한다. 또한, 클럭 조정부(130)는 클럭 조정값 결정부(120)로부터 클럭 조정값이 입력되면, 입력받은 클럭 조정값을 반영하여 크리스탈 발진소자(200)로부터 발생된 내부 클럭을 조정한다.
보다 구체적으로, 클럭 조정부(130)는 클럭 조정값이 내부 클럭을 증가시키는 값일 경우 즉, 양의 값을 갖는 경우, 내부 클럭을 클럭 조정값만큼 증가시키고, 클럭 조정값이 내부 클럭을 감소시키는 값일 경우 즉, 음의 값을 가는 경우, 내부 클럭을 클럭 조정값만큼 감소시킨다.
카운트부(140)는 크리스탈 발진소자(200)로부터 발생된 내부 클럭을 매 주기마다 카운트한다. 카운트부(140)의 카운트 주기는 외부 카운트값이 카운트된 주기와 동일하게 설정된다. 즉, 카운트부(140)는 27 MHz마다 내부 클럭을 카운트할 수 있다.
카운트부(140)는 클럭 조정부(130)를 통해 크리스탈 발진소자(200)로부터 발생된 내부 클럭을 수신한다. 본 클럭 동기 장치(100)가 최초 동작시에는 크리스탈 발진소자(200)로부터 발생된 내부 클럭이 클럭 조정부(130)를 쓰루패스하여 카운트부(140)로 전달되므로, 카운트부(140)는 크리스탈 발진소자(200)에서 발생된 내부 클럭을 그대로 카운트하지만, 이후에는 클럭 조정부(130)에 의해 조정된 상태의 내부 클럭을 카운트하게 된다.
디코딩부(150)는 카운트부(140)로부터 입력되는 내부클럭 카운트값 즉, STC에 의해 디멀티플렉싱부(110)로부터 수신한 오디오 및 비디오 신호를 디코딩한다. 이때, 디코딩부(150)에 입력되는 내부클럭 카운트값은 클럭 조정값 결정부(120), 클럭 조정부(130), 및 카운트부(140)의 동작에 의해 외부클럭 카운트값과 동기가 맞춰진 카운트값이다.
클럭 동기 장치(100)에서는 클럭 조정값 결정부(120), 및 클럭 조정부(130)의 동작에 의해 외부클럭 카운트값과 내부클럭 카운트값의 동기를 맞출 수 있다. 그러므로, VCXO 및 PLL 구조를 사용하는 종래의 방송 수신 장치에 적용되는 디코더 단에 비하여 보다 간단하게 PCR과 STC의 동기를 맞추는 구조를 구성할 수 있는 장점이 있다.
도 2는 본 발명의 일 실시예에 따른 클럭 동기 방법을 설명하기 위한 흐름도이다.
여기에서는 도 1 및 도 2를 참조하여 본 발명의 일 실시예에 따른 클럭 동기 방법을 설명한다.
디멀티플렉싱부(110)는 클럭 동기 장치(100)로 입력되는 방송신호 즉, TS 혹은 PS를 수신하고, 크리스탈 발진소자(200)는 내부 클럭을 발생시킨다(S301). 여기서, 디멀티플렉싱부(110)에 입력되는 방송신호는 방송 송신 장치로부터 송출되어 방송 수신 장치에서 수신한 것으로, 통상의 복조, 등화와 같은 과정을 거친 신호이다.
디멀티플렉싱부(110)는 입력된 방송신호에 대한 디멀티플렉싱 동작을 수행한다. 디멀티플렉싱 동작에 의해, 방송신호는 오디오 및 비디오 신호와 외부신호 카운트값 즉, PCR로 분리된다. 오디오 및 비디오 신호는 디코딩부(150)로 제공되고, 외부신호 카운트값은 클럭 조정값 결정부(120)로 제공된다(S303).
크리스탈 발진소자(200)로부터 내부 클럭이 발생되면, 카운트부(140)는 클럭 조정부(130)를 통해 내부 클럭을 입력받으며, 기설정된 주기 예를 들면, 27 MHz 마다 내부 클럭을 카운트한다. 여기서, 카운트부(140)에 의해 카운트된 내부 클럭 카운트값은 STC이며, 카운트부(140)는 STC를 클럭 조정값 결정부(120)로 제공한다(S305).
클럭 조정값 결정부(120)는 디멀티플렉싱부(110)로부터 PCR을 제공받고, 카운트부(140)로부터 STC를 제공받는다. 클럭 조정값 결정부(120)는 PCR 및 STC가 입력되면, PCR과 STC의 크기를 비교한다(S307).
클럭 조정값 결정부(120)는 PCR과 STC의 비교 결과에 따라 클럭 조정값을 결정한다. PCR이 STC보다 크면(S307-Y), 클럭 조정값 결정부(120)는 내부 클럭을 증가시키는 방향으로 클럭 조정값을 결정한다(S309). 만약, PCR이 STC보다 작으 면(S307-N), 클럭 조정값 결정부(120)는 내부 클럭을 감소시키는 방향으로 클럭 조정값을 결정한다(S311).
클럭 조정값 결정부(120)에 의해 결정된 클럭 조정값은 클럭 조정부(130)로 제공되며, 클럭 조정부(130)는 입력받은 클럭 조정값을 반영하여 내부 클럭을 조정한다. 즉, 클럭 조정값이 양의 값을 가지면, 클럭 조정부(130)는 내부 클럭을 해당 수치만큼 증가가시키고, 클럭 조정값이 음의 값을 가지면, 클럭 조정부(130)는 내부 클럭을 해당 수치만큼 감소시킨다(S313).
클럭 조정부(130)에 의해 조정된 내부 클럭은 카운트부(140)로 입력된다. 카운트부(140)는 클럭 조정부(130)로부터 입력된 내부 클럭을 카운트한다(S315). 카운트부(140)에 의해 카운트된 내부클럭 카운트값은 클럭 조정값 결정부(120), 및 디코딩부(150)로 제공된다.
디코딩부(150)는 카운트부(140)로부터 입력받은 내부클럭 카운트값을 이용하여 오디오 및 비디오 신호를 디코딩하여 출력한다(S317).
S301 단계 내지 S317 단계는 본 클럭 동기 장치(100)에 방송 신호가 입력되는 동안 계속 반복되는 것으로, 크리스탈 발진소자(200)로부터 최초로 발생된 내부 클럭은 클럭 조정부(130)를 쓰루패스하여 카운트부(140)로 입력되므로, 카운트부(140)는 조정되지 않은 초기 상태의 내부 클럭을 카운트하게 되나, 이후부터는 클럭 조정부(130)에 의해 조정된 상태의 내부 클럭을 카운트하게 된다.
S301 단계 내지 S317 단계의 과정이 본 클럭 동기 장치(100)에 방송 신호가 입력되는 동안 계속 반복됨으로써, 크리스탈 발진소자(200)로부터 발생되는 내부 클럭의 카운트값 즉, STC 값이 방송 신호에 포함되어 입력되는 카운트값 즉, PCR 값을 쫓아갈 수 있도록 해준다. 즉, STC 값과 PCR 값의 동기를 맞출 수 있다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형 실시예들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안될 것이다.
도 1은 본 발명의 일 실시예에 따른 신호 처리 장치의 블럭도, 그리고,
도 2는 본 발명의 일 실시예에 따른 신호 처리 방법을 설명하기 위한 흐름도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 클럭 동기 장치 110 : 디멀티플렉싱부
120 : 클럭 조정값 결정부 130 : 클럭 조정부
140 : 카운트부 150 : 디코딩부
200 : 크리스탈 발진소자

Claims (15)

  1. 내부 클럭을 카운트하는 카운트부;
    방송신호에 포함되어 있는 외부클럭 카운트값과 상기 카운트부의 내부클럭 카운트값을 비교하여 상기 비교 결과에 따라 클럭 조정값을 결정하는 클럭 조정값 결정부; 및
    상기 결정된 클럭 조정값을 반영하여 상기 내부 클럭을 조정하는 클럭 조정부;를 포함하는 것을 특징으로 하는 신호 처리 장치.
  2. 제 1 항에 있어서,
    내부 클럭을 발생하는 크리스탈 발진소자;를 더 포함하는 것을 특징으로 하는 신호 처리 장치.
  3. 제 2 항에 있어서,
    상기 클럭 조정부는, 크리스탈 발진소자로부터 발생되는 내부 클럭을 수신하여 상기 카운트부로 제공하는 것을 특징으로 하는 신호 처리 장치.
  4. 제 1 항에 있어서,
    상기 방송신호에 포함되어 있는 외부클럭 카운트값은 PCR(Program Clock Reference)이고, 상기 카운트부의 내부클럭 카운트값은 STC(System Time Clock)인 것을 특징으로 하는 신호 처리 장치.
  5. 제 1 항에 있어서,
    상기 방송신호로부터 상기 외부클럭 카운트값을 추출하여 상기 클럭 조정값 결정부에 제공하는 디멀티플렉싱부;를 더 포함하는 것을 특징으로 하는 신호 처리 장치.
  6. 제 1 항에 있어서,
    상기 클럭 조정값 결정부는, 상기 외부클럭 카운트값이 상기 내부클럭 카운트값보다 크면 상기 내부 클럭을 증가시키는 방향으로 상기 클럭 조정값을 결정하고, 상기 외부클럭 카운트값이 상기 내부클럭 카운트값보다 작으면 상기 내부 클럭을 감소시키는 방향으로 상기 클럭 조정값을 결정하는 것을 특징으로 하는 신호 처리 장치.
  7. 제 1 항에 있어서,
    상기 카운트부는, 상기 클럭 조정부에 의해 조정된 내부 클럭을 재카운트하고, 상기 재카운트된 내부클럭 카운트값을 클럭 조정값 결정부로 제공하는 것을 특징으로 하는 신호 처리 장치.
  8. 제 7 항에 있어서,
    상기 재카운트된 내부클럭 카운트값을 이용하여 상기 방송신호에 포함되어 있는 비디오 신호 및 오디오 신호를 디코딩하는 디코딩부;를 더 포함하는 것을 특징으로 하는 신호 처리 장치.
  9. 내부 클럭을 카운트하는 단계;
    방송신호에 포함되어 있는 외부클럭 카운트값과 상기 카운트된 내부클럭 카운트값을 비교 하는 단계;
    상기 비교 결과에 따라 클럭 조정값을 결정하는 단계; 및
    상기 결정된 클럭 조정값을 반영하여 상기 내부 클럭을 조정하는 단계;를 포함하는 것을 특징으로 하는 신호 처리 방법.
  10. 제 9 항에 있어서,
    크리스탈 발진소자로부터 발생되는 내부 클럭을 수신하는 단계;를 더 포함하는 것을 특징으로 하는 신호 처리 방법.
  11. 제 9 항에 있어서,
    상기 외부클럭 카운트값은 PCR(Program Clock Reference)이고, 상기 내부클럭 카운트값은 STC(System Time Clock)인 것을 특징으로 하는 신호 처리 방법.
  12. 제 9 항에 있어서,
    상기 방송신호로부터 상기 외부클럭 카운트값을 추출하는 단계;를 더 포함하는 것을 특징으로 하는 신호 처리 방법.
  13. 제 9 항에 있어서,
    상기 클럭 조정값을 결정하는 단계에서, 상기 외부클럭 카운트값이 상기 내부클럭 카운트값보다 크면 상기 내부 클럭을 증가시키는 방향으로 상기 클럭 조정값을 결정하고, 상기 외부클럭 카운트값이 상기 내부클럭 카운트값보다 작으면 상기 내부 클럭을 감소시키는 방향으로 상기 클럭 조정값을 결정하는 것을 특징으로 하는 신호 처리 방법.
  14. 제 9 항에 있어서,
    상기 조정된 내부 클럭을 재카운트하는 단계;를 더 포함하는 것을 특징으로 하는 신호 처리 방법.
  15. 제 14 항에 있어서,
    상기 재카운트된 내부클럭 카운트값을 이용하여 상기 방송신호에 포함되어 있는 비디오 신호 및 오디오 신호를 디코딩하는 단계;를 더 포함하는 것을 특징으로 하는 신호 처리 방법.
KR1020080084418A 2008-08-28 2008-08-28 신호 처리 장치 및 방법 KR20100025745A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080084418A KR20100025745A (ko) 2008-08-28 2008-08-28 신호 처리 장치 및 방법
US12/427,217 US20100058096A1 (en) 2008-08-28 2009-04-21 Signal processing apparatus and method thereof
EP09162362A EP2166767A1 (en) 2008-08-28 2009-06-10 Signal processing apparatus and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080084418A KR20100025745A (ko) 2008-08-28 2008-08-28 신호 처리 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20100025745A true KR20100025745A (ko) 2010-03-10

Family

ID=40957604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080084418A KR20100025745A (ko) 2008-08-28 2008-08-28 신호 처리 장치 및 방법

Country Status (3)

Country Link
US (1) US20100058096A1 (ko)
EP (1) EP2166767A1 (ko)
KR (1) KR20100025745A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111586453B (zh) * 2020-05-21 2022-04-01 上海大因多媒体技术有限公司 一种屏幕拼接同步方法及系统
CN112003668B (zh) * 2020-08-28 2023-04-14 石家庄科林电气股份有限公司 一种实时动态跟踪的对时方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5588025A (en) * 1995-03-15 1996-12-24 David Sarnoff Research Center, Inc. Single oscillator compressed digital information receiver
US5848265A (en) * 1997-08-25 1998-12-08 Cypress Semiconductor Corp. Circuit and method for measuring the difference frequency between two clocks
US6356567B2 (en) * 1997-09-26 2002-03-12 International Business Machines Corporation Embedded clock recovery and difference filtering for an MPEG-2 compliant transport stream
JP2912347B1 (ja) * 1998-04-28 1999-06-28 日本電気アイシーマイコンシステム株式会社 自営用ｐｈｓ親機システムにおけるｉｓｄｎ網とのクロック同期補正方法および回路
JP3558983B2 (ja) * 2000-12-19 2004-08-25 株式会社東芝 デジタル放送の記録再生装置
US7139344B2 (en) * 2001-05-16 2006-11-21 Lexmark International, Inc. Method and apparatus for effecting synchronous pulse generation for use in variable speed serial communications
JP2004046686A (ja) * 2002-07-15 2004-02-12 Renesas Technology Corp クロック発生回路
JP4062504B2 (ja) * 2002-09-09 2008-03-19 ソニー株式会社 同期化方法、通信システムおよびデータ受信装置
KR20070007244A (ko) * 2003-10-06 2007-01-15 마츠시타 덴끼 산교 가부시키가이샤 Ｐｃｒ 프로그램 클럭 기준을 이용한 디지털 신호의 동기화
JP2006014089A (ja) * 2004-06-28 2006-01-12 Sony Corp 受信装置、通信システム、受信方法及び受信プログラム
JP4380598B2 (ja) * 2005-06-16 2009-12-09 株式会社日立製作所 受信装置及び受信方法
JP2007150855A (ja) * 2005-11-29 2007-06-14 Toshiba Corp 受信システム
US7778277B2 (en) * 2006-11-03 2010-08-17 Mediatek Inc. Timing recovery method and system thereof
KR101080416B1 (ko) * 2006-11-29 2011-11-04 삼성전자주식회사 멀티-프로그램 다중화/역다중화 장치 및 방법

Also Published As

Publication number Publication date
EP2166767A1 (en) 2010-03-24
US20100058096A1 (en) 2010-03-04

Similar Documents

Publication Publication Date Title
US20240137202A1 (en) Method and apparatus for time synchronisation in wireless networks
US7787578B2 (en) Method and apparatus for synchronizing multimedia data stream
KR100711178B1 (ko) 방송국 동기 방법 및 휴대 단말기
US7421048B2 (en) System and method for multimedia delivery in a wireless environment
CN101484939B (zh) 用于音频解码的时钟补偿技术
WO2006113283A3 (en) Synchronized audio/video decoding for network devices
WO2009097107A3 (en) System and method for sampling rate adjustment of digital radio receiver
WO2016162549A1 (en) Precision timing for broadcast network
EP1816867A4 (en) METHOD AND SYSTEM FOR SYNCHRONIZATION BETWEEN A RECEIVER AND A TELEVISION SERVICE BROADCAST SOURCE
US7711078B2 (en) Frequency synchronization
KR100707641B1 (ko) 디코더 장치
KR100619034B1 (ko) 디지털 멀티미디어 데이터 수신기에서 송수신 데이터 동기방법 및 장치
US20090128698A1 (en) Audio synchronizer for digital television broadcast
KR20100025745A (ko) 신호 처리 장치 및 방법
CN101051836B (zh) 传输流解码与编码定时同步的装置及方法
WO2006075418A1 (en) Wireless receiver
WO2007086564A1 (ja) 放送局同期方法、及び制御装置
US20080298399A1 (en) Methods for Synchronizing the Transmission and the Reception of a Media Stream Over a Network
US7600240B2 (en) Data processing apparatus and method
US7443213B2 (en) Staged locking of two phase locked loops
CN102316245B (zh) 一种模拟电视接收机本地行同步时钟的调整方法和装置
JP4947447B2 (ja) リアルタイムデータ伝送システム
JP2014150335A (ja) 情報処理装置、情報処理方法及びプログラム
KR20120077457A (ko) 디지털 방송 송신 장치 및 상기 장치를 이용한 ｐｃｒ 조정 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application