KR20080040141A - Plasma display device - Google Patents

Plasma display device Download PDF

Info

Publication number
KR20080040141A
KR20080040141A KR1020060107735A KR20060107735A KR20080040141A KR 20080040141 A KR20080040141 A KR 20080040141A KR 1020060107735 A KR1020060107735 A KR 1020060107735A KR 20060107735 A KR20060107735 A KR 20060107735A KR 20080040141 A KR20080040141 A KR 20080040141A
Authority
KR
South Korea
Prior art keywords
voltage
electrode
panel capacitor
sustain
turned
Prior art date
Application number
KR1020060107735A
Other languages
Korean (ko)
Inventor
이상영
진광호
최정진
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060107735A priority Critical patent/KR20080040141A/en
Publication of KR20080040141A publication Critical patent/KR20080040141A/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/043Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • G09G2330/023Power management, e.g. power saving using energy recovery or conservation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

A plasma display apparatus is provided to prevent distortion like overshoot or undershoot, by connecting a clamping unit between a sustain discharge voltage supplier and a panel capacitor electrically. A plasma display apparatus includes a plasma display panel having a panel capacitor between first and second electrodes and a driver for providing first and second voltages to the first and second electrodes. The driver includes an electric power recovery unit(510), a sustain discharge voltage supplier(520), and a clamping unit(530). The electric power recovery unit charges and discharges the panel capacitor. The sustain discharge voltage supplier which is connected between the electric power recovery unit and the panel capacitor, applies the first or second voltages to the panel capacitor and maintains the applied voltages. The clamping unit, which is connected between the sustain discharge voltage supplier and panel capacitor, maintains the voltage of the panel capacitor between first and second voltages.

Description

플라즈마 표시 장치{PLASMA DISPLAY DEVICE}Plasma display device {PLASMA DISPLAY DEVICE}

도 1은 종래의 전력 회수 회로를 나타낸 도면이다.1 is a view showing a conventional power recovery circuit.

도 2는 도 1에 도시한 전력 회수 회로에 의해 유지 기간에서 유지 전극에 인가되는 유지방전 펄스를 간략히 도시한 도면이다. FIG. 2 is a diagram schematically showing a sustain discharge pulse applied to the sustain electrode in the sustain period by the power recovery circuit shown in FIG.

도 3은 본 발명의 실시예에 따른 플라즈마 표시 장치를 나타내는 도면이다. 3 is a diagram illustrating a plasma display device according to an exemplary embodiment of the present invention.

도 4는 본 발명의 실시예에 따른 유지 전극 구동부의 회로도이다. 4 is a circuit diagram of a sustain electrode driver according to an exemplary embodiment of the present invention.

도 5는 도 4에 도시된 유지 전극 구동부의 회로의 구동 타이밍을 나타낸 도면이다.5 is a diagram illustrating driving timing of a circuit of the sustain electrode driver illustrated in FIG. 4.

도 6a 내지 도 6d는 도 4에 도시된 유지 전극 구동부의 회로에서 각 모드의 전류 경로를 나타내는 도면이다. 6A to 6D are diagrams showing current paths of respective modes in the circuit of the sustain electrode driver shown in FIG. 4.

본 발명은 플라즈마 표시 장치에 관한 것이다. The present invention relates to a plasma display device.

플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 방전 셀이 매트릭스 형태로 배열되어 있다.Plasma display devices are flat display devices that display characters or images using plasma generated by gas discharge, and dozens to millions or more of discharge cells are arranged in a matrix form according to their size.

플라즈마 표시 장치의 구동 방법은 시간적인 동작 변화로 표현하면 리셋 기간, 어드레싱 기간, 유지 기간으로 이루어진다. 리셋 기간은 셀에 어드레싱 동작이 원활히 수행되도록 하기 위해 각 셀의 상태를 초기화시키는 기간이며, 어드레스 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하기 위하여 켜지는 셀(어드레싱된 셀)에 어드레스 전압을 인가하여 벽 전하를 쌓아두는 동작을 수행하는 기간이다. 유지 기간은 유지방전 펄스를 인가하여 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이다. The driving method of the plasma display device includes a reset period, an addressing period, and a sustain period, which is expressed as a change in time. The reset period is a period for initializing the state of each cell in order to smoothly perform an addressing operation on the cell. The address period is an address voltage for a cell (addressed cell) that is turned on to select a cell that is turned on and a cell that is not turned on. It is a period of time to apply an operation to accumulate wall charges. The sustain period is a period in which a discharge for actually displaying an image in the addressed cells by applying a sustain discharge pulse is performed.

일반적으로 이러한 플라즈마 표시 장치의 유지 기간에서 주사 전극과 유지 전극에 하이 레벨 전압과 로우 레벨 전압을 교대로 가지는 유지방전 펄스를 반대 극성으로 인가하여 방전 셀에 유지방전을 일으킨다. 이때, 유지 전극과 주사 전극에 의해 형성되는 용량성 성분을 패널 커패시터로 모델링할 수 있다. 이러한 패널 커패시터를 충방전 시킬 때 발생하는 무효 소비 전력을 회수하기 위하여 전력 회수 회로의 인덕터와 패널 커패시터 간의 LC 공진을 이용하여 패널 커패시터를 충방전 시킨다.In general, in the sustain period of the plasma display device, a sustain discharge pulse having a high level voltage and a low level voltage alternately applied to the scan electrode and the sustain electrode is applied with the opposite polarity to cause sustain discharge in the discharge cell. In this case, the capacitive component formed by the sustain electrode and the scan electrode may be modeled as a panel capacitor. In order to recover the reactive power generated when the panel capacitor is charged and discharged, the panel capacitor is charged and discharged by using LC resonance between the inductor of the power recovery circuit and the panel capacitor.

도 1은 종래의 전력 회수 회로를 나타낸 도면이다. 그리고 도 2는 도 1에 도시한 전력 회수 회로에 의해 유지 기간에서 유지 전극에 인가되는 유지방전 펄스를 간략히 도시한 도면이다. 1 is a view showing a conventional power recovery circuit. 2 is a diagram briefly showing a sustain discharge pulse applied to the sustain electrode in the sustain period by the power recovery circuit shown in FIG.

도 1에 도시된 바와 같이, 전력 회수 회로는 전력 회수용 커패시터(Cxerc)로부터 패널 커패시터(Cp)에 전류를 충전하는 충전 경로 및 패널 커패시터(Cp)로부터 전력 회수용 커패시터(Cxerc)에 전류를 충전하는 방전 경로가 형성되며, 유지방전 스위칭 소자(S3, S4)를 포함하는 유지방전 경로가 형성된다. 이때, 유지 전극(X)은 스위칭 소자(S1), 다이오드(D1), 인덕터(L)의 경로를 통하여 충전되고, 인덕터(L), 다이오드(D2), 스위칭 소자(S1)를 통하여 방전된다. As shown in FIG. 1, the power recovery circuit charges a current from the power recovery capacitor Cxerc to the panel capacitor Cp and a current from the panel capacitor Cp to the power recovery capacitor Cxerc. Discharge paths are formed, and sustain discharge paths including sustain discharge switching elements S3 and S4 are formed. At this time, the sustain electrode X is charged through the path of the switching element S1, the diode D1, and the inductor L, and is discharged through the inductor L, the diode D2, and the switching element S1.

그런데 유지방전 스위칭 소자(S3, S4)의 동작에 의하여 패널 커패시터(Cp)의유지 전극(X)에 유지방전 펄스가 인가될 시에 도 2에 나타낸 바와 같이 유지 전극의 라인에 따라 오버슈트(overshoot) 또는 언더 슈트(undershoot)등의 파형 왜곡이 발생할 수 있다. 이처럼, 유지방전 펄스 인가 시 오버 슈트 또는 언더 슈트가 발생하면 각 방전 셀에 따라 유지방전 시작 지점의 전압이 다르게 되어 각 방전 셀의 휘도가 동일하지 않게 되는 문제가 발생하게 된다.However, when the sustain discharge pulse is applied to the sustain electrode X of the panel capacitor Cp by the operation of the sustain discharge switching elements S3 and S4, an overshoot is performed along the lines of the sustain electrodes as shown in FIG. 2. ) Or waveform distortion such as undershoot may occur. As such, when an overshoot or undershoot occurs when the sustain discharge pulse is applied, the voltage at the start point of the sustain discharge becomes different according to each discharge cell, resulting in a problem that the luminance of each discharge cell is not the same.

본 발명이 이루고자 하는 기술적 과제는 유지방전 펄스 인가 시 오버 슈트 또는 언더 슈트 등의 파형 왜곡의 발생을 방지하여 안정적인 유지 기간을 수행하기 위한 플라즈마 표시 장치를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a plasma display device for performing stable sustain period by preventing waveform distortion such as overshoot or undershoot when a sustain discharge pulse is applied.

이러한 기술적 과제를 달성하기 위한 본 발명의 특징에 따르면 플라즈마 표시 장치가 제공된다. 이 플라즈마 표시 장치는 제1 전극 및 제2 전극을 포함하며, 상기 제1 및 제2 전극 사이에 패널 커패시터가 형성되는 플라즈마 표시 패널 및 각 서브필드의 유지 기간에서 상기 제1 및 제2 전극에 제1 전압과 상기 제1전압보다 낮은 제2 전압을 교대로 가지는 유지방전 펄스를 인가하는 구동부를 포함한다. 상기 구동부는, 상기 패널 커패시터를 소정 시간 동안 충전 및 방전 시키는 전력 회 수부, 상기 전력 회수부와 상기 패널 커패시터 사이에 전기적으로 연결되어 상기 패널 커패시터에 상기 제1 전압 또는 상기 제2 전압을 인가하여 소정 시간 동안 유지시키는 유지방전 전압 공급부 및 상기 유지방전 전압 공급부와 상기 패널 커패시터 사이에 전기적으로 연결되어 상기 패널 커패시터의 전압을 상기 제1 전압보다 높아지지 않게 유지하고, 상기 제2 전압 이하로 낮아지지 않게 유지하는 클램핑부를 포함한다.According to a feature of the present invention for achieving the above technical problem is provided a plasma display device. The plasma display device includes a first electrode and a second electrode, the plasma display panel having a panel capacitor formed between the first and second electrodes and the first and second electrodes in the sustain period of each subfield. And a driver for applying a sustain discharge pulse alternately having one voltage and a second voltage lower than the first voltage. The driving unit may include a power recovery unit that charges and discharges the panel capacitor for a predetermined time, and is electrically connected between the power recovery unit and the panel capacitor to apply the first voltage or the second voltage to the panel capacitor. A sustain discharge voltage supply for maintaining time and an electrical connection between the sustain discharge voltage supply and the panel capacitor to maintain the voltage of the panel capacitor no higher than the first voltage and not lower than the second voltage. And a clamping portion for holding.

이때, 클램핑부는 상기 제1 전압을 공급하는 제1 전원과 상기 제1 전극 사이에 전기적으로 연결되는 제1 클램핑 다이오드, 상기 제2 전압을 공급하는 제2 전원과 상기 제1 전극 사이에 전기적으로 연결되는 제2 클램핑 다이오드를 포함하는 것이 바람직하다.In this case, the clamping unit is electrically connected between the first clamping diode electrically connected between the first power supply for supplying the first voltage and the first electrode, and the second power supply for supplying the second voltage and the first electrode. It is preferred to include a second clamping diode to be.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and like reference numerals designate like parts throughout the specification.

명세서 전체에서, 어떤 부분이 다른 부분과 “연결”되어 있다고 할 때, 이는 “직접적으로 연결”되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 “전기적으로 연결”되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 “포함”한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요 소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.Throughout the specification, when a part is said to be "connected" to another part, it includes not only "directly connected" but also "electrically connected" with another element in between. . In addition, when a part is said to "include" a certain component, it means that it can include other components rather than excluding other components unless specifically stated otherwise.

이제 본 발명의 실시예에 따른 플라즈마 표시 장치와 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.Now, a plasma display device and a driving method according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

먼저, 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 구조에 대해서 도 3을 참조하여 자세하게 설명한다. First, a schematic structure of a plasma display device according to an exemplary embodiment of the present invention will be described in detail with reference to FIG. 3.

도 3은 본 발명의 실시예에 따른 플라즈마 표시 장치를 나타내는 도면이다. 3 is a diagram illustrating a plasma display device according to an exemplary embodiment of the present invention.

본 발명의 실시예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 전극 구동부(300), 주사 전극 구동부(400) 및 유지 전극 구동부(500)를 포함한다. The plasma display device according to an exemplary embodiment of the present invention includes a plasma display panel 100, a controller 200, an address electrode driver 300, a scan electrode driver 400, and a sustain electrode driver 500.

플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(A1-Am), 행 방향으로 뻗어 있는 복수의 유지 전극(X1-Xn) 및 복수의 주사 전극(Y1-Yn)을 포함한다. 복수의 주사 전극(Y1-Yn) 및 유지 전극(X1-Xn)은 서로 쌍을 이루며 배열되어 있다. 그리고 인접하는 주사 전극과 유지 전극 및 이를 교차하는 어드레스 전극에 의해 방전 셀이 형성된다.The plasma display panel 100 includes a plurality of address electrodes A1-Am extending in the column direction, a plurality of sustain electrodes X1-Xn extending in the row direction, and a plurality of scan electrodes Y1-Yn. The plurality of scan electrodes Y1-Yn and the sustain electrodes X1-Xn are arranged in pairs with each other. The discharge cells are formed by the adjacent scan electrodes, the sustain electrodes, and the address electrodes crossing them.

제어부(200)는 외부로부터 영상신호를 수신하여 어드레스 전극 구동 제어신호, 유지 전극 구동 제어신호 및 주사 전극 구동 제어신호를 출력한다. 그리고 제어부(200)는 하나의 프레임을 복수의 서브필드로 분할하여 구동하고, 각 서브필드는 시간적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다.The controller 200 receives an image signal from the outside and outputs an address electrode driving control signal, a sustain electrode driving control signal, and a scan electrode driving control signal. The controller 200 divides and drives one frame into a plurality of subfields, and each subfield includes a reset period, an address period, and a sustain period when expressed as a temporal change in operation.

어드레스 전극 구동부(300)는 제어부(200)로부터 어드레스 전극 구동 제어신 호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다. The address electrode driver 300 receives an address electrode driving control signal from the controller 200 and applies a display data signal for selecting a discharge cell to be displayed to each address electrode.

주사 전극 구동부(400)는 제어부(200)로부터 주사 전극 구동 제어신호를 수신하여 주사 전극에 구동 전압을 인가한다. The scan electrode driver 400 receives a scan electrode driving control signal from the controller 200 and applies a driving voltage to the scan electrode.

유지 전극 구동부(500)는 제어부(200)로부터 유지 전극 구동 제어신호를 수신하여 유지 전극에 구동 전압을 인가한다. The sustain electrode driver 500 receives the sustain electrode driving control signal from the controller 200 and applies a driving voltage to the sustain electrode.

아래에서는 본 발명의 실시예에 따른 유지전극 구동부의 구조 및 동작에 대해서 도 4 내지 도 6d를 참조하여 자세하게 설명한다. Hereinafter, the structure and operation of the sustain electrode driver according to the exemplary embodiment of the present invention will be described in detail with reference to FIGS. 4 to 6D.

도 4는 본 발명의 실시예에 따른 유지 전극 구동부의 회로도이다. 4 is a circuit diagram of a sustain electrode driver according to an exemplary embodiment of the present invention.

도 4에 도시한 바와 같이, 본 발명의 실시예에 따른 유지 전극 구동부(500)는 전력 회수부(510), 유지방전 전압 공급부(520) 및 클램핑부(530)를 포함한다. 도 4에서 스위칭 소자(S1, S2, S3, S4)는 n 채널형 MOSFET로 표시하였으며, 각각의 스위칭 소자는 바디 다이오드를 포함할 수 있다. 또한, 스위칭 소자(S1, S2, S3, S4)는 동일 또는 유사한 기능을 하는 다른 스위칭 소자로 이루어질 수 있다.As shown in FIG. 4, the sustain electrode driver 500 according to an exemplary embodiment of the present invention includes a power recovery unit 510, a sustain discharge voltage supply unit 520, and a clamping unit 530. In FIG. 4, the switching elements S1, S2, S3, and S4 are denoted as n-channel MOSFETs, and each switching element may include a body diode. In addition, the switching elements S1, S2, S3, S4 may be composed of other switching elements having the same or similar function.

또한, 패널 커패시터(Cp)는 유지 전극(X)과 주사 전극(Y) 사이의 용량성 성분을 등가적으로 나타낸 것이다. 이때, 패널 커패시터(Cp)의 유지 전극(X)은 유지 전극 구동부(500)와 연결되어 있으며, 패널 커패시터(Cp)의 주사 전극(Y)은 주사 전극 구동부(400, 도 4에서는 "Y 구동부"로 도시함)가 연결되어 있다. 여기서, 주사 전극 구동부(400)는 유지 전극 구동부(500)와 동일하게 동작하므로 본 발명의 실시예에서는 설명의 편의를 위하여 유지 전극 구동부(500)의 동작만을 설명한다.In addition, the panel capacitor Cp equivalently represents the capacitive component between the sustain electrode X and the scan electrode Y. FIG. In this case, the sustain electrode X of the panel capacitor Cp is connected to the sustain electrode driver 500, and the scan electrode Y of the panel capacitor Cp is the scan electrode driver 400 (“Y driver” in FIG. 4). Shown) is connected. Here, since the scan electrode driver 400 operates in the same manner as the sustain electrode driver 500, only the operation of the sustain electrode driver 500 will be described in the embodiment of the present invention for convenience of description.

유지 전극 구동부(500)의 전력 회수부(510)는 전력 회수용 커패시터(Cxerc), 인덕터(L), 충전 경로를 형성하는 스위칭 소자(S1)와 다이오드(D1) 및 방전 경로를 형성하는 스위칭 소자(S2)와 다이오드(D2)를 포함한다. 이때, 스위칭 소자(S1)의 드레인과 스위칭 소자(S2)의 소스 사이에 전력 회수용 커패시터(Cxerc)의 일단이 전기적으로 연결된다. 또한, 인덕터(L)의 일단은 패널 커패시터(Cp)의 유지 전극(X)에 전기적으로 연결되고, 인덕터(L)의 타단은 스위칭 소자(S1)의 소스와 다이오드(D3)와 직렬로 연결되며 스위칭 소자(S1)의 드레인 및 다이오드(D1)와 전기적으로 연결된다. 여기서, 다이오드(D1)는 스위칭 소자(S1)가 바디 다이오드를 가질 경우 패널 커패시터(Cp)의 전압을 증가시키는 상승 경로를 설정하기 위한 것이고 다이오드(D2)는 스위칭 소자(S2)가 바디 다이오드를 가질 경우 패널 커패시터(Cp)의 전압을 하강시키는 하강 경로를 설정하기 위한 것이다. 이때, 스위칭 소자(S1, S2)가 바디 다이오드를 가지지 않는다면 다이오드(D1, D2)가 제거될 수도 있다. 이와 같이 연결된 전력 회수부(510)는 유지 전극(X)의 전압을 Vs 전압까지 충전시키거나 접지 전압(일반적으로, 0V)까지 방전시키는 역할을 한다. The power recovery unit 510 of the sustain electrode driver 500 includes a power recovery capacitor Cxerc, an inductor L, a switching element S1 forming a charge path, a diode D1, and a switching element forming a discharge path. (S2) and diode D2. At this time, one end of the power recovery capacitor Cxerc is electrically connected between the drain of the switching element S1 and the source of the switching element S2. In addition, one end of the inductor L is electrically connected to the sustain electrode X of the panel capacitor Cp, and the other end of the inductor L is connected in series with the source of the switching element S1 and the diode D3. The drain of the switching element S1 and the diode D1 are electrically connected to each other. Here, the diode D1 is for setting the rising path for increasing the voltage of the panel capacitor Cp when the switching element S1 has a body diode, and the diode D2 is for the switching element S2 having the body diode. In this case, the fall path for setting the panel capacitor Cp to fall is performed. In this case, if the switching elements S1 and S2 do not have a body diode, the diodes D1 and D2 may be removed. The connected power recovery unit 510 connects the voltage of the sustain electrode X to Vs. It charges to voltage or discharges to ground voltage (typically 0V).

유지방전 전압 공급부(520)는 각각 하이 레벨 전압(Vs)을 공급하는 전원단(Vs)과 연결되는 스위칭 소자(S3)과 로우 레벨 전압(0V)을 공급하는 접지단(GND)에 연결된 스위칭 소자(S4)를 포함한다. 이때, 전력 회수부(510)의 다이오드(D1, D2) 간의 접점과 유지방전 전압 공급부(520)의 스위칭 소자(S3, S4) 간의 접점에 패널 커패시터(Cp)의 유지 전극(X)이 직렬로 연결된다. 스위칭 소자(S3)는 하이 레 벨 전압(Vs)을 공급하는 전원단(Vs)과 패널 커패시터(Cp)의 유지 전극(X) 사이에 연결되며, 스위칭 소자(S4)는 로우 레벨 전압(0V)을 공급하는 접지단(GND)과 패널 커패시터(Cp)의 유지 전극(X) 사이에 연결된다.The sustain discharge voltage supply unit 520 is connected to a switching element S3 connected to a power supply terminal Vs for supplying a high level voltage Vs, and a switching element connected to a ground terminal GND for supplying a low level voltage 0V. (S4) is included. At this time, the sustain electrode X of the panel capacitor Cp is connected in series to the contact between the diodes D1 and D2 of the power recovery unit 510 and the switching elements S3 and S4 of the sustain discharge voltage supply unit 520. Connected. The switching element S3 is connected between the power supply terminal Vs supplying the high level voltage Vs and the sustain electrode X of the panel capacitor Cp, and the switching element S4 is connected to the low level voltage 0V. It is connected between the ground terminal (GND) for supplying the sustain electrode (X) of the panel capacitor (Cp).

클램핑부(530)는 패널 커패시터(Cp)에 과전압이 걸리지 않도록 클램핑하기 위한 클램핑 다이오드(D3, D4)를 포함한다. 이때, 클램핑 다이오드(D3)의 애노드는 스위칭 소자(S3)과 패널 커패시터(Cp)의 유지 전극(X) 사이에 연결되고, 캐소드는 전원단(Vs)과 연결된다. 이때, 클램핑 다이오드(D3)는 오버 슈트 등에 의해 패널 커패시터(Cp)로 인가되는 전압이 하이 레벨 전압(Vs) 이상으로 올라가지 않도록 클램핑한다. 한편, 클램핑 다이오드(D4)의 캐소드는 스위칭 소자(S4)와 패널 커패시터(Cp)의 유지 전극(X) 사이에 연결되고, 애노드는 접지단(GND)에 연결된다. 이때, 클램핑 다이오드(D4)는 언더 슈트 등에 의해 패널 커패시터(Cp)의 전압이 로우 레벨 전압(0V) 이하로 내려가지 않도록 클램핑한다.The clamping unit 530 includes clamping diodes D3 and D4 for clamping the panel capacitor Cp so that an overvoltage is not applied to the panel capacitor Cp. At this time, the anode of the clamping diode D3 is connected between the switching element S3 and the sustain electrode X of the panel capacitor Cp, and the cathode is connected to the power supply terminal Vs. At this time, the clamping diode D3 clamps the voltage applied to the panel capacitor Cp by the overshoot so as not to rise above the high level voltage Vs. Meanwhile, the cathode of the clamping diode D4 is connected between the switching element S4 and the sustain electrode X of the panel capacitor Cp, and the anode is connected to the ground terminal GND. At this time, the clamping diode D4 clamps the voltage of the panel capacitor Cp so as not to fall below the low level voltage (0V) by an undershoot or the like.

다음, 도 5를 참조하여 본 발명의 실시예에 따른 유지 전극 구동부의 유지 기간에서의 시계열적 동작 변화를 설명한다. 여기서, 동작 변화는 4개의 모드(M1∼M4)로 일순하며, 모드 변화는 스위칭 소자의 조작에 의해 생긴다. 그리고 여기서 공진으로 칭하고 있는 현상은, 연속적 발진은 아니며 스위칭 소자(S1, S2)의 턴온(turn on)시에 생기는 인덕터(L)와 패널 커패시터(Cp)에 의한 전압 및 전류의 변화 현상이다. Next, a time series operation change in the sustain period of the sustain electrode driver according to the exemplary embodiment of the present invention will be described with reference to FIG. 5. Here, the operation change is sequential in four modes M1 to M4, and the mode change is caused by the operation of the switching element. The phenomenon referred to herein as resonance is not a continuous oscillation but a change in voltage and current caused by the inductor L and the panel capacitor Cp generated when the switching elements S1 and S2 are turned on.

도 5는 도 4에 도시된 유지 전극 구동부 회로의 구동 타이밍을 나타낸 도면이고, 도 6a 내지 도 6d는 도 4에 도시된 유지 전극 구동부 회로에서 각 모드의 전 류 경로를 나타내는 도면이다.5 is a diagram illustrating driving timing of the sustain electrode driver circuit shown in FIG. 4, and FIGS. 6A to 6D are diagrams showing current paths of respective modes in the sustain electrode driver circuit illustrated in FIG. 4.

도 5에서는 유지 전극 구동부 회로의 구동 타이밍에 따른 유지 전극 전압(Vx)과 인덕터의 전류(IL)의 파형도를 함께 도시하였다. 또한, 도 6a에서 나타낸 모드 1(M1)이 시작되기 전에 커패시터(Cxerc)에 전압(Vs/2)이 충전되어 있는 것으로 가정한다.5 illustrates a waveform diagram of the sustain electrode voltage Vx and the current I L of the inductor according to the driving timing of the sustain electrode driver circuit. Further, it is assumed that the voltage Vs / 2 is charged in the capacitor Cxerc before the mode 1 M1 shown in FIG. 6A starts.

(1) 모드 1(M1) - 도 6a 참조(1) Mode 1 (M1)-see FIG. 6A

모드 1 구간에서는 스위칭 소자(S1)가 턴온 된다. 그러면, 도 6a에 도시한 바와 같이 커패시터(Cxerc), 스위칭 소자(S1), 다이오드(D1), 인덕터(L), 패널 커패시터(Cp)로 전류 경로(①)가 형성되어 인덕터(L)와 패널 커패시터(Cp) 사이에서 공진이 발생한다. 이 공진에 의해 패널 커패시터(Cp)가 충전되고, 도 5에 도시된 바와 같이 패널 커패시터(Cp)의 유지 전극 전압(Vx)은 0V에서 Vs 전압에 가까운 전압까지 서서히 증가한다. 또한, 도 5에 도시한 바와 같이 인덕터(L)에 흐르는 전류(IL)는 V/L의 기울기를 가지고 선형적으로 증가하다가 -(Vs-V)/L의 기울기를 가지고 선형적으로 감소한다. In the mode 1 section, the switching device S1 is turned on. Then, as illustrated in FIG. 6A, a current path ① is formed of the capacitor Cxerc, the switching element S1, the diode D1, the inductor L, and the panel capacitor Cp, thereby inducting the inductor L and the panel. Resonance occurs between the capacitors Cp. By this resonance, the panel capacitor Cp is charged, and as shown in FIG. 5, the sustain electrode voltage Vx of the panel capacitor Cp gradually increases from 0V to a voltage close to the Vs voltage. In addition, as shown in FIG. 5, the current I L flowing in the inductor L increases linearly with a slope of V / L and decreases linearly with a slope of-(Vs-V) / L. .

(2) 모드 2(M2) - 도 6b 참조(2) Mode 2 (M2)-see FIG. 6B

모드 2 구간에서는 인덕터(L)에 흐르는 전류(IL)가 0A까지 감소하면 스위칭 소자(S1)가 턴오프(turn off) 된다. 그리고 스위칭 소자(S3)가 턴온(turn on)되어 전원단(Vs), 스위칭 소자(S1), 패널 커패시터(Cp)로 전류 경로(②)가 형성되어 유지 전극(X)의 전압(Vx)은 Vs 전압으로 유지된다. In the mode 2 section, when the current I L flowing in the inductor L decreases to 0A, the switching element S1 is turned off. The switching element S3 is turned on to form a current path ② through the power supply terminal Vs, the switching element S1, and the panel capacitor Cp, so that the voltage Vx of the sustain electrode X is Maintained at Vs voltage.

한편, 앞서 도 2에서 나타낸 바와 같이 유지 기간에서 유지 전극(X)에 하이 레벨 전압(Vs) 인가 시 오버 슈트가 발생할 수 있다. 따라서, 본 발명의 실시예에서는 유지방전 전압 공급부(520)와 패널 커패시터(Cp) 사이에 클램핑부(530)가 위치한다. 즉, 스위칭 소자(S3) 턴온 시 오버 슈트가 발생하여 패널 커패시터(Cp)에 하이 레벨 전압(Vs) 전압 이상의 과전압이 인가될 경우 클램핑부(530)의 클램핑 다이오드(D3)가 온(on)된다. 그러면 도 6b에 나타낸 바와 같이, 패널 커패시터(Cp)-클램핑 다이오드(D3)-전원단(Vs)의 경로(③)를 통해 과전압이 클램핑된다. Meanwhile, as shown in FIG. 2, overshoot may occur when the high level voltage Vs is applied to the sustain electrode X in the sustain period. Therefore, in the exemplary embodiment of the present invention, the clamping unit 530 is positioned between the sustain discharge voltage supply unit 520 and the panel capacitor Cp. That is, when an overshoot occurs when the switching element S3 is turned on and an overvoltage higher than the high level voltage Vs is applied to the panel capacitor Cp, the clamping diode D3 of the clamping unit 530 is turned on. . Then, as illustrated in FIG. 6B, the overvoltage is clamped through the path ③ of the panel capacitor Cp, the clamping diode D3, and the power supply terminal Vs.

(3)모드 3(M3) - 도 6c 참조(3) Mode 3 (M3)-see FIG. 6C

모드 3 구간에서는 스위칭 소자(S3)이 턴오프되고, 스위칭 소자(S2)가 턴온된다. 그러면, 도 6c에 도시한 바와 같이 패널 커패시터(Cp), 인덕터(L), 스위칭 소자(S2) 및 커패시터(Cxerc)로 전류 경로(④)가 형성되어 인덕터(L)와 패널 커패시터(Cp) 사이에서 공진이 발생한다. 이 공진에 의해 패널 커패시터(Cp)의 유지 전극 전압(Vx)은 0V까지 서서히 감소한다. 즉, 패널 커패시터(Cp)가 방전되게 된다. 또한, 도 5에 도시된 바와 같이 모드 3 구간에서 인덕터(L)에 흐르는 전류(IL)는 기울기 -(Vs-V)/L를 가지고 선형적으로 감소하다가 V/L의 기울기를 가지고 증가한다.In the mode 3 section, the switching device S3 is turned off and the switching device S2 is turned on. Then, as illustrated in FIG. 6C, a current path ④ is formed of the panel capacitor Cp, the inductor L, the switching element S2, and the capacitor Cxerc to form a gap between the inductor L and the panel capacitor Cp. Resonance occurs at By this resonance, the sustain electrode voltage Vx of the panel capacitor Cp gradually decreases to 0V. That is, the panel capacitor Cp is discharged. In addition, as shown in FIG. 5, the current I L flowing in the inductor L in the mode 3 section decreases linearly with the slope − (Vs−V) / L and increases with the slope of V / L. .

(4)모드 4 (M4) - 도 6d 참조(4) Mode 4 (M4)-see FIG. 6D

모드 3 이후 인덕터(L)에 흐르는 전류(IL)가 0A가 되면 모드 4 구간에서는 스위칭 소자(S2)가 턴오프되고, 스위칭 소자(S4)가 턴온된다. 그러면 패널 커패시터(Cp), 스위칭 소자(S4), 접지단(GND)으로 전류 경로(⑤)가 형성되어 유지 전극의 전압(Vx)은 0V로 유지된다. When the current I L flowing in the inductor L becomes 0A after the mode 3, the switching device S2 is turned off and the switching device S4 is turned on in the mode 4 section. Then, a current path ⑤ is formed through the panel capacitor Cp, the switching element S4, and the ground terminal GND, so that the voltage Vx of the sustain electrode is maintained at 0V.

한편, 도 6d에 도시된 바와 같이 유지 기간에서 유지 전극에 로우 레벨 전압(0V) 인가 시 앞서 도 2에서 나타낸 바와 같이 언더 슈트가 발생할 수 있다. 따라서, 본 발명의 실시예에서는 유지방전 전압 공급부(520)와 패널 커패시터(Cp) 사이에 클램핑부(530)가 위치한다. 즉, 스위칭 소자(S4) 턴온 시 언더 슈트가 발생하여 패널 커패시터(Cp)에 로우 레벨 전압(0V) 전압 이하의 전압이 인가될 경우 클램핑부(530)의 클램핑 다이오드(D4)가 온(on)된다. 그러면 도 6d에 나타낸 바와 같이, 접지단(GND)-클램핑 다이오드(D4)-패널 커패시터(Cp)의 경로(⑥)를 통해 0V 미만의 전압이 클램핑된다. Meanwhile, as shown in FIG. 2, undershoot may occur when the low level voltage (0V) is applied to the sustain electrode in the sustain period as shown in FIG. 6D. Therefore, in the exemplary embodiment of the present invention, the clamping unit 530 is positioned between the sustain discharge voltage supply unit 520 and the panel capacitor Cp. That is, when an undershoot occurs when the switching element S4 is turned on and a voltage below the low level voltage (0V) is applied to the panel capacitor Cp, the clamping diode D4 of the clamping unit 530 is turned on. do. Then, as shown in FIG. 6D, a voltage of less than 0V is clamped through the path ⑥ of the ground terminal GND-clamping diode D4-panel capacitor Cp.

모드 4가 종료된 이후에는 주사 전극 구동부에서 모드 1~4의 동작이 반복된다. After the mode 4 ends, the operation of the modes 1 to 4 is repeated in the scan electrode driver.

이와 같이, 본 발명의 실시예에 따른 유지 전극 구동부(500)는 유지방전 전압 공급부(520)와 패널 커패시터(Cp) 사이에 클램핑부(530)를 전기적으로 연결함으로써 오버 슈트 또는 언더 슈트와 같은 파형 왜곡의 발생을 방지하여 안정적인 유지 기간을 수행한다. As such, the sustain electrode driver 500 according to an exemplary embodiment of the present invention has a waveform such as an overshoot or undershoot by electrically connecting the clamping unit 530 between the sustain discharge voltage supply unit 520 and the panel capacitor Cp. Stable holding period is achieved by preventing the occurrence of distortion.

이상에서 본 발명의 바람직한 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

본 발명의 실시예에 따르면, 클램핑 다이오드를 유지방전 전압 공급부와 패널 커패시터 사이에 연결하여 유지방전 전압 공급시 발생할 수 있는 오버 슈트 또는 언더 슈트와 같은 파형 왜곡을 방지할 수 있다. 따라서, 유지방전 시작 전압을 일정하게 함으로써 로드에 따른 휘도를 동일하게 하는 효과가 있다.According to an exemplary embodiment of the present invention, the clamping diode may be connected between the sustain discharge voltage supply unit and the panel capacitor to prevent waveform distortion such as overshoot or undershoot that may occur when the sustain discharge voltage is supplied. Therefore, there is an effect of equalizing the luminance according to the load by making the sustain discharge start voltage constant.

Claims (6)

제1 전극 및 제2 전극을 포함하며, 상기 제1 및 제2 전극 사이에 패널 커패시터가 형성되는 플라즈마 표시 패널; 및 A plasma display panel including a first electrode and a second electrode, the panel capacitor being formed between the first and second electrodes; And 각 서브필드의 유지 기간에서 상기 제1 및 제2 전극에 제1 전압과 상기 제1전압보다 낮은 제2 전압을 교대로 가지는 유지방전 펄스를 인가하는 구동부를 포함하며,A driving unit for applying a sustain discharge pulse alternately having a first voltage and a second voltage lower than the first voltage to the first and second electrodes in the sustain period of each subfield, 상기 구동부는, The driving unit, 상기 패널 커패시터를 소정 시간 동안 충전 및 방전 시키는 전력 회수부,A power recovery unit for charging and discharging the panel capacitor for a predetermined time; 상기 전력 회수부와 상기 패널 커패시터 사이에 전기적으로 연결되어 상기 패널 커패시터에 상기 제1 전압 또는 상기 제2 전압을 인가하여 소정 시간 동안 유지시키는 유지방전 전압 공급부 및A sustain discharge voltage supply unit electrically connected between the power recovery unit and the panel capacitor to maintain the predetermined time by applying the first voltage or the second voltage to the panel capacitor; 상기 유지방전 전압 공급부와 상기 패널 커패시터 사이에 전기적으로 연결되어 상기 패널 커패시터의 전압을 상기 제1 전압보다 높아지지 않게 유지하고, 상기 제2 전압 이하로 낮아지지 않게 유지하는 클램핑부를 포함하는 플라즈마 표시 장치.And a clamping unit electrically connected between the sustain discharge voltage supply unit and the panel capacitor to maintain the voltage of the panel capacitor not higher than the first voltage and not lower than the second voltage. . 제1항에 있어서,The method of claim 1, 상기 클램핑부는,The clamping unit, 상기 제1 전압을 공급하는 제1 전원과 상기 제1 전극 사이에 전기적으로 연 결되는 제1 클램핑 다이오드 및A first clamping diode electrically connected between a first power supply for supplying the first voltage and the first electrode; 상기 제2 전압을 공급하는 제2 전원과 상기 제1 전극 사이에 전기적으로 연결되는 제2 클램핑 다이오드를 포함하는 플라즈마 표시 장치.And a second clamping diode electrically connected between a second power supply for supplying the second voltage and the first electrode. 제2항에 있어서,The method of claim 2, 상기 제1 클램핑 다이오드는 상기 제1 전원에 캐소드가 연결되고 상기 제1 전극에 애노드가 연결되며,The first clamping diode has a cathode connected to the first power supply and an anode connected to the first electrode, 상기 제2 클램핑 다이오드는 상기 제2 전원에 애노드가 연결되고 상기 제1 전극에 캐소드가 연결되는 플라즈마 표시 장치.The second clamping diode is an anode connected to the second power source and a cathode connected to the first electrode. 제2항 또는 제3항에 있어서,The method according to claim 2 or 3, 상기 전력 회수부는,The power recovery unit, 상기 제1 전압과 상기 제2 전압 사이의 제3 전압을 충전하고 있는 제1 커패시터,A first capacitor charging a third voltage between the first voltage and the second voltage, 상기 제1 전극과 제1단이 전기적으로 연결되는 제1 인덕터,A first inductor electrically connected to the first electrode and the first end; 상기 제1 커패시터와 상기 제1 인덕터 사이에 전기적으로 연결되어 상기 제1 전극으로의 충전 경로를 형성하는 제1 스위칭 소자 및A first switching element electrically connected between the first capacitor and the first inductor to form a charging path to the first electrode; 상기 제1 커패시터와 상기 제1 인덕터 사이에 전기적으로 연결되어 상기 제1 전극으로의 방전 경로를 형성하는 제2 스위칭 소자를 포함하고,A second switching element electrically connected between the first capacitor and the first inductor to form a discharge path to the first electrode, 상기 유지방전 전압 공급부는,The sustain discharge voltage supply unit, 상기 제1 전압을 공급하는 제1 전원과 상기 제1 전극 사이에 전기적으로 연결되는 제3 스위칭 소자 및A third switching element electrically connected between a first power supply for supplying the first voltage and the first electrode; 상기 제2 전압을 공급하는 제2 전원과 상기 제1 전극 사이에 전기적으로 연결되는 제4 스위칭 소자를 포함하는 플라즈마 표시 장치.And a fourth switching element electrically connected between the second power supply for supplying the second voltage and the first electrode. 제4항에 있어서,The method of claim 4, wherein 제1 기간에서 상기 제1 스위칭 소자가 턴온되어 상기 제1 인덕터와 상기 제1 전극의 공진을 이용하여 상기 제1 전극의 전압이 상기 제1 전압까지 증가되고,In the first period, the first switching device is turned on to increase the voltage of the first electrode to the first voltage by using resonance of the first inductor and the first electrode. 제2 기간에서 상기 제1 스위칭 소자가 턴오프되고 상기 제3 스위칭 소자가 턴온되어 상기 제1 전극에 상기 제1 전압이 인가되어 유지 되고,In the second period, the first switching device is turned off and the third switching device is turned on to maintain the first voltage applied to the first electrode. 제3 기간에서 상기 제3 스위칭 소자가 턴오프되고 상기 제2 스위칭 소자가 턴온되어 상기 제2 인덕터와 상기 제1 전극의 공진을 이용하여 상기 제1 전극의 전압이 상기 제2 전압까지 감소되고,In the third period, the third switching device is turned off and the second switching device is turned on to reduce the voltage of the first electrode to the second voltage by using the resonance of the second inductor and the first electrode. 제4 기간에서 상기 제2 스위칭 소자가 턴오프되고 상기 제4 스위칭 소자가 턴온되어 상기 제1 전극에 상기 제2 전압이 인가되어 유지 되며,In the fourth period, the second switching device is turned off and the fourth switching device is turned on to maintain the second voltage applied to the first electrode. 상기 제2 기간에서 상기 제1 전극에 상기 제1 전압 인가 시 오버 슈트가 발생할 경우 상기 제1 클램핑 다이오드가 온(on) 되고,When the overshoot occurs when the first voltage is applied to the first electrode in the second period, the first clamping diode is turned on. 상기 제4 기간에서 상기 제1 전극에 상기 제2 전압 인가 시 언더 슈트가 발생할 경우 상기 제2 클램핑 다이오드가 온(on) 되는 플라즈마 표시 장치. And the second clamping diode is turned on when an undershoot occurs when the second voltage is applied to the first electrode in the fourth period. 제1항 내지 제5항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 5, 상기 제1 전극은 유지 전극인 플라즈마 표시 장치.And the first electrode is a sustain electrode.
KR1020060107735A 2006-11-02 2006-11-02 Plasma display device KR20080040141A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060107735A KR20080040141A (en) 2006-11-02 2006-11-02 Plasma display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060107735A KR20080040141A (en) 2006-11-02 2006-11-02 Plasma display device

Publications (1)

Publication Number Publication Date
KR20080040141A true KR20080040141A (en) 2008-05-08

Family

ID=39647863

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060107735A KR20080040141A (en) 2006-11-02 2006-11-02 Plasma display device

Country Status (1)

Country Link
KR (1) KR20080040141A (en)

Similar Documents

Publication Publication Date Title
KR100515330B1 (en) Plasma display panel and driving apparatus and method thereof
KR100497230B1 (en) Apparatus and method for driving a plasma display panel
KR100839370B1 (en) Plasma display device and driving method thereof
KR20060020810A (en) Plasma display device and driving method thereof
KR100578938B1 (en) Plasma display device and driving method thereof
KR20080040141A (en) Plasma display device
KR100852692B1 (en) Plasma display, and driving device and method thereof
KR100830992B1 (en) Plasma display device and driving method thereof
KR100670177B1 (en) Plasma display device and driving method thereof
KR100908715B1 (en) Plasma display device and driving method thereof
KR100839425B1 (en) Plasma display and control method thereof
KR100658685B1 (en) Plasma display and driving method thereof
KR100739626B1 (en) Plasma display and driving method thereof
KR100778444B1 (en) Plasma display, and driving device and method thereof
KR100778445B1 (en) Plasma display, and driving device and method thereof
KR100542216B1 (en) Driving device of plasma display panel and plasma display device
KR100658634B1 (en) Plasma display, and driving device and method thereof
KR100749491B1 (en) Driving method of plasma display to reduce power consumption
KR100670153B1 (en) Plasma display, and driving device and method thereof
KR100814829B1 (en) Plasma display, and driving device and method thereof
KR100805112B1 (en) Plasma display and driving method thereof
KR100649526B1 (en) Plasma display and driving method thereof
KR20080006348A (en) Plasma display, and driving device and method thereof
KR20080042554A (en) Plasma display device
KR20080033625A (en) Plasma display device and power device thereof

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination