KR101895297B1 - 발광 소자 및 이를 구비한 발광 장치 - Google Patents

발광 소자 및 이를 구비한 발광 장치 Download PDF

Info

Publication number
KR101895297B1
KR101895297B1 KR1020110133255A KR20110133255A KR101895297B1 KR 101895297 B1 KR101895297 B1 KR 101895297B1 KR 1020110133255 A KR1020110133255 A KR 1020110133255A KR 20110133255 A KR20110133255 A KR 20110133255A KR 101895297 B1 KR101895297 B1 KR 101895297B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
light emitting
semiconductor layer
substrate
Prior art date
Application number
KR1020110133255A
Other languages
English (en)
Other versions
KR20130066440A (ko
Inventor
엄동일
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110133255A priority Critical patent/KR101895297B1/ko
Publication of KR20130066440A publication Critical patent/KR20130066440A/ko
Application granted granted Critical
Publication of KR101895297B1 publication Critical patent/KR101895297B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예는 발광 소자 및 이를 구비한 발광 장치에 관한 것이다.
실시 예에 따른 발광소자는, 제1면에 복수의 제1돌기 및 상기 복수의 제1돌기 사이에 제1오목부를 갖는 제1패턴부, 및 제2면에 복수의 제2돌기 및 상기 복수의 제2돌기 사이에 제2오목부를 갖는 제2패턴부를 포함하는 투광성의 기판; 상기 기판의 제1면 아래에 배치되며, 제1도전형 반도체층; 상기 제2도전형 반도체층; 상기 제1반도체층과 상기 제2도전형 반도체층 사이에 배치된 활성층을 포함하는 발광 구조물; 상기 제1도전형 반도체층 아래에 배치된 제1전극; 상기 제2도전형 반도체층 아래에 배치된 전극층; 상기 전극층 아래에 배치된 제2전극; 상기 제1전극 아래에 배치된 제1연결 전극; 상기 제2전극 아래에 배치된 제2연결 전극; 및 상기 제1전극 및 상기 제2전극의 둘레에 배치된 지지 부재를 포함하며, 상기 복수의 제2돌기 중 적어도 하나는 상기 제1돌기의 적어도 일부와 수직 방향으로 오버랩되게 배치된다.

Description

발광 소자 및 이를 구비한 발광 장치{LIGHT EMITTING DEVICE AND LIGHT EMITTING APPARATUS HAVING THE SAME}
실시 예는 발광 소자 및 이를 구비한 발광 장치에 관한 것이다.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다.
발광 다이오드(Light Emitting Diode: LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
이러한 질화물 반도체 재료를 이용한 LED 혹은 LD는 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 핸드폰의 키 패드 발광부, 표시 장치, 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다.
실시 예는 새로운 발광 소자를 제공한다.
실시 예는 광 추출 효율이 개선된 발광 소자를 제공한다.
실시 예는 기판의 서로 대응되는 제1면과 제2면에 돌기를 배치함으로써, 광 추출 효율을 개선시켜 줄 수 있다.
실시 예는 기판의 서로 대응되는 제1면과 제2면에 돌기와 상기 돌기보다 작은 크기의 미세 요철을 배치하여, 광 추출 효율을 개선시켜 줄 수 있는 발광 소자를 제공한다.
실시 예는 웨이퍼 레벨 패키징된 발광 소자를 제공한다.
실시 예는 기판의 반대측 방향에 배치된 제1전극 및 제2전극의 둘레에 세라믹 재질의 첨가제를 갖는 지지부재를 포함하는 발광 소자 및 그 제조 방법을 제공한다.
실시 예는 발광 소자를 갖는 발광 장치, 발광 소자 패키지 및 조명 장치를 제공한다.
실시 예에 따른 발광소자는, 제1면에 복수의 제1돌기 및 상기 복수의 제1돌기 사이에 제1오목부를 갖는 제1패턴부, 및 제2면에 복수의 제2돌기 및 상기 복수의 제2돌기 사이에 제2오목부를 갖는 제2패턴부를 포함하는 투광성의 기판; 상기 기판의 제1면 아래에 배치되며, 제1도전형 반도체층; 상기 제2도전형 반도체층; 상기 제1반도체층과 상기 제2도전형 반도체층 사이에 배치된 활성층을 포함하는 발광 구조물; 상기 제1도전형 반도체층 아래에 배치된 제1전극; 상기 제2도전형 반도체층 아래에 배치된 전극층; 상기 전극층 아래에 배치된 제2전극; 상기 제1전극 아래에 배치된 제1연결 전극; 상기 제2전극 아래에 배치된 제2연결 전극; 및 상기 제1전극과 상기 제2전극의 둘레에 배치된 지지 부재를 포함하며, 상기 복수의 제2돌기 중 적어도 하나는 상기 제1돌기의 적어도 일부와 수직 방향으로 오버랩되게 배치된다.
실시 예에 따른 발광 장치는, 상기의 발광 소자; 제1패드 및 제2패드를 갖고, 상기 발광 소자의 제1연결 전극 및 제2연결 전극이 탑재된 모듈 기판을 포함하며, 상기 발광 소자의 제1연결 전극과 제2연결 전극, 및 지지 부재의 하면은 상기 모듈 기판의 상면과 동일한 간격을 포함한다.
실시 예는 플립 방식에서의 발광 소자의 탑재 공정을 개선시켜 줄 수 있다.
실시 예는 웨이퍼 레벨에서 패키징된 발광 소자를 제공함으로써, 패키징 공정을 생략할 수 있어 제조 공정을 줄여줄 수 있다.
실시 예는 발광소자의 광 추출 효율을 개선시켜 줄 수 있다.
실시 예는 발광소자의 방열 효율을 개선시켜 줄 수 있다.
실시 예는 기판의 서로 대응되는 면에 돌기를 형성하여, 광 추출 효율을 개선시켜 줄 수 있다.
실시 예는 플립 방식으로 탑재된 발광 소자를 갖는 발광 장치 및 표시 장치, 조명 장치의 신뢰성을 개선시켜 줄 수 있다.
도 1은 제1실시 예에 따른 발광소자의 측 단면도이다.
도 2는 도 1의 발광 소자의 저면도이다.
도 3은 제1실시 예에 따른 발광 소자에 있어서, 기판의 제1패턴부와 제2패턴부를 나타낸 도면이다.
도 4는 제2실시 예에 따른 발광 소자에 있어서, 기판의 제1패턴부와 제2패턴부를 나타낸 도면이다.
도 5 내지 도 10은 도 1의 발광 소자의 제조 과정을 나타낸 도면이다.
도 11은 도 1의 발광 소자를 갖는 발광 장치의 측 단면도이다.
도 12는 제2실시 예에 따른 발광소자의 측 단면도이다.
도 13는 제3실시 예에 따른 발광소자의 측 단면도이다.
도 14는 실시 예에 따른 제1돌기와 제2돌기 간의 중심 차이에 따른 광 추출 효율의 비교를 나타낸 그래프이다.
도 15는 도 1의 발광 소자를 갖는 발광 소자 패키지를 나타낸 측 단면도이다.
도 16은 실시 예에 따른 발광 소자를 갖는 표시장치를 나타낸 도면이다.
도 17은 실시 예에 따른 발광 소자를 갖는 표시장치의 다른 예를 나타낸 도면이다.
도 18은 실시 예에 따른 발광 소자를 갖는 조명장치를 나타낸 도면이다.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하, 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1은 제1실시 예에 따른 발광소자를 나타낸 측 단면도이며, 도 2는 도 1의 발광 소자의 저면도의 예를 나타낸 도면이다.
도 1 및 도 2를 참조하면, 발광 소자(100)는 제1패턴부(11) 및 제2패턴부(12)를 갖는 기판(111), 제1반도체층(113), 제1도전형 반도체층(115), 활성층(117), 제2도전형 반도체층(119), 전극층(131), 절연층(133), 제1전극(135), 제2전극(137), 제1연결 전극(141), 제2연결 전극(143), 및 지지부재(151)을 포함한다.
상기 기판(111)은 투광성이 있는 절연성 또는 투광성이 있는 도전성 기판을 이용할 수 있으며, 예컨대, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga2O3 중 적어도 하나를 이용할 수 있다.
상기 기판(111)은 반도체층이 형성되는 면을 제1면(S1)이라 하고, 상기 제1면(S1)의 반대측 면을 제2면(S2)로 정의할 수 있다. 상기 제1면(S1)은 도 1에서 기판(111)의 하면이 되며, 상기 제2면(S2)은 기판(111)의 상면이 될 수 있다.
상기 기판(111)의 제1면(S1)은 상기 기판(111)과 상기 제1반도체층(113) 사이에 제1패턴부(11)이 형성되며, 제2면(S2)은 상기 기판(111)의 임의의 광 출사 면에 제2패턴부(12)를 포함한다. 상기 제1패턴부(11)는 제1요철 구조 또는 제1광 추출 구조로 정의될 수 있으며, 상기 제2패턴부(12)는 제2요철 구조 또는 제2광 추출 구조로 정의될 수 있다.
상기 기판(111)의 두께(L1)는 120㎛~500㎛ 범위를 포함하며, 그 굴절률은 2.4 이하 예컨대, 2 이하의 물질로 형성될 수 있다. 여기서, 사파이어 기판은 1.78 굴절률을 갖는다.
상기의 기판(111)의 인접한 변의 길이가 서로 동일하거나 다를 수 있으며, 인접한 변들은 길이가 0.3mm×0.3mm 이상이거나, 대면적 예컨대, 1mm×1mm 또는 그 이상의 면적을 갖는 크기로 제공될 수 있다. 상기 기판(111)은 위에서 볼 때, 사각형, 육각형과 같은 다각형 형상으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1패턴부(11)는 복수의 제1돌기(11A) 및 복수의 제1돌기(11A) 사이에 배치된 제1오목부(11B)를 포함하며, 상기 제1돌기(11A)는 상기 기판(111)의 제1면(S1)에 대해 음각 형상으로 형성되며, 제1오목부(11B)는 상기 제1돌기(11A)를 제외한 영역에 양각 형상으로 형성될 수 있다. 상기 제1돌기(11A)는 하부 너비가 상부 너비보다 좁은 형상일 수 있다. 상기 제1돌기(11A)는 상기 발광 구조물(120)의 반대측 방향으로 돌출되며, 반구형 형상, 볼록한 돔형 렌즈, 또는 볼록 렌즈를 포함한다. 다른 예로서, 상기 제1돌기(11A)는 다른 형상 예컨대, 삼각형 또는 사각형과 같은 다각형 형상, 뿔 형상, 기둥 형상을 갖는 3차원 형상으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1돌기(11A)는 위에서 볼 때, 원형, 또는 다각형 형상을 포함한다.
상기 제1돌기(11A)는 복수개가 서로 분리되어 배치되며, 위에서 볼 때, 스트라이프 형태, 격자 형태 또는 매트릭스 형태로 배열될 수 있다.
상기 제1오목부(11B)는 상기 제1돌기(11A) 사이의 영역에 평탄한 면으로 형성되거나, 러프한 면으로 형성될 수 있다. 상기 제1오목부(11B)는 상기 제1돌기(11A)를 제외한 영역에 배치될 수 있다. 상기 제1돌기(11A)는 발광 구조물(120)에서 볼 때, 볼록한 홈으로서, 상기 제1반도체층(113)의 일부가 배치될 수 있다.
상기 제1오목부(11B)는 상기 제1돌기(11A)보다 상기 제1발광 구조물에 더 가깝게 배치될 수 있으며, 상기 제1돌기(11A)는 상기 제1오목부(11B)보다 상기 기판(111)의 제2면(S2)에 더 가깝게 배치될 수 있다.
상기 제2패턴부(12)는 복수의 제2돌기(12A) 및 복수의 제2돌기(12A) 사이에 배치된 제2오목부(12B)를 포함하며, 상기 제2돌기(12A)는 상기 기판(111)의 제2면(S2)에 양각 형상으로 형성될 수 있으며, 상기 제2오목부는 상기 제2돌기(12A) 사이에 음각 형상으로 형성될 수 있다. 상기 제2돌기(12A)는 하부 너비가 상부 너비보다 좁은 형상일 수 있다. 상기 제1돌기(11A)는 상기 발광 구조물(120)의 반대측 방향으로 돌출되며, 반구형 형상, 볼록한 돔형 렌즈, 또는 볼록 렌즈를 포함한다. 다른 예로서, 상기 제2돌기(12A)는 다른 형상 예컨대, 삼각형 또는 사각형과 같은 다각형 형상, 원뿔 형상, 다각뿔 형상, 원 기둥 또는 다각 기둥과 같은 기둥 형상, 또는 뿔 대 형상과 같은 형상으로 형성될 수 있다. 상기 각 돌기는 위에서 볼 때, 원 형상, 다각형 형상, 구면과 각면이 혼합된 형상을 포함할 수 있다. 상기 제2오목부(12B)는 상기 제2돌기(12A)의 표면보다 오목한 형상으로 형성될 수 있으며, 그 측 단면이 반구형상, 원뿔 형상, 다각뿔 형상, 원 기둥 또는 다각 기둥과 같은 기둥 형상, 또는 뿔 대 형상과 같은 형상으로 형성될 수 있다. 상기 제2오목부(12B)는 위에서 볼 때, 원 형상, 다각형 형상, 구면과 각면이 혼합된 형상을 포함할 수 있다.
상기 제2돌기(12A)는 복수개가 서로 분리되어 배치되며, 위에서 볼 때, 스트라이프 형태, 격자 형태 또는 매트릭스 형태로 배열될 수 있다.
상기 기판(111)의 제1면(S1) 아래에는 제1반도체층(113)이 형성되며, 상기 제1면(S1)의 반대측 제2면(S2)에는 상기 기판(111)의 제2면(S2)보다 상 방향으로 돌출된 복수의 제2돌기(12A) 및 상기 복수의 제2돌기(12A)에 형성된 제2오목부(12B)를 포함한다.
상기 제1돌기(11A)들은 일정한 주기로 형성되거나, 불규칙한 간격 또는 랜덤한 간격으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2오목부(12B)는 상기 제2돌기(12A) 사이의 영역에 평탄한 면으로 형성되거나, 러프한 면으로 형성될 수 있다. 상기 제2오목부(12B)는 상기 제2돌기(12A)를 제외한 영역에 배치될 수 있다.
상기 제2오목부(12B)는 상기 제2돌기(12A)보다 상기 제1발광 구조물에 더 가깝게 배치될 수 있으며, 상기 제2돌기(12A)는 상기 제2오목부(12B)보다 상기 기판(111)의 제2면(S2)으로부터 돌출된다. 상기 제2돌기(12A)들은 일정한 주기로 형성되거나, 불규칙한 간격 또는 랜덤한 간격으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 기판의 제1패턴부(11)는 제1면(S1)으로 입사되는 광의 임계각을 변환시켜 주며, 상기 제2패턴부(12)는 제2면(S2)으로 입사되는 광의 임계각을 변환시켜 주게 된다. 상기 기판(111)의 제1면(S1)과 제2면(S2)에 제1패턴부(11)와 제2패턴부(12)를 형성해 줌으로써, 입사되는 광의 전반사 비율을 낮추어 광 추출 효율을 개선시켜 줄 수 있다.
상기 제1돌기(11A) 및 제2돌기(12A)들은 일정한 주기로 형성되거나, 랜덤한 간격으로 형성될 수 있으며, 상기 제1 및 제2오목부(12B)들은 일정한 주기로 형성되거나, 랜덤한 간격으로 형성될 수 있다.
상기 기판(111) 제1면(S1) 아래에는 제1반도체층(113)이 형성될 수 있다. 상기 제1반도체층(113)은 II족 내지 VI족(II, III, IV, V, 및 VI) 화합물 반도체를 선택적으로 이용하여 형성될 수 있다. 상기 제1반도체층(113)은 II족 내지 VI족(II, III, IV, V, 및 VI) 화합물 반도체를 이용하여 적어도 한 층 또는 복수의 층으로 형성될 수 있다. 상기 제1반도체층(113)은 예컨대, III족-V족 화합물 반도체를 이용한 반도체층 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나를 포함할 수 있다. 상기 제1반도체층(113)은 ZnO 층과 같은 산화물로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1반도체층(113)은 버퍼층으로 형성될 수 있으며, 상기 버퍼층은 상기 기판과 질화물 반도체층 간의 격자 상수의 차이를 줄여줄 수 있다.
상기 제1반도체층(113)은 언도프드(undoped) 반도체층으로 형성될 수 있다. 상기 언도프드 반도체층은 III족-V족 화합물 반도체 예컨대, GaN계 반도체로 구현될 수 있다. 상기 언도프드 반도체층은 제조 공정시 의도적으로 n형 도펀트 및 p형 도펀트 중 적어도 하나의 도전형 도펀트를 도핑하지 않더라도 제1도전형 특성을 가지게 되며, 상기 제1도전형 반도체층(115)의 도전형 도펀트 농도보다는 낮은 농도를 가지게 된다.
상기 제1반도체층(113)은 버퍼층 및 언도프드 반도체층 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 기판(111) 아래에는 발광 구조물(120)이 형성될 수 있다. 상기 발광 구조물(120)은 III족-V족 화합물 반도체를 포함하며, 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체를 갖고, 자외선 대역부터 가시 광선 대역의 파장 범위 내에서 소정의 피크 파장을 발광할 수 있다.
상기 발광 구조물(120)은 제1도전형 반도체층(115), 제2도전형 반도체층(119), 상기 제1도전형 반도체층(115)과 상기 제2도전형 반도체층(119) 사이에 형성된 활성층(117)을 포함한다.
상기 제1반도체층(113) 아래에는 제1도전형 반도체층(115)이 형성될 수 있다. 상기 제1도전형 반도체층(115)은 제1도전형 도펀트가 도핑된 III족-V족 화합물 반도체로 구현되며, 상기 제1도전형 반도체층(115)은 N형 반도체층이며, 상기 제1도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함한다.
상기 제1도전형 반도체층(115)과 상기 제1반도체층(113) 사이에는 서로 다른 반도체층들이 교대로 적층된 초 격자 구조가 형성될 수 있으며, 이러한 초격자 구조는 격자 결함을 감소시켜 줄 수 있다. 상기 초 격자 구조의 각 층은 수 A 이상의 두께로 적층될 수 있다.
상기 제1도전형 반도체층(115)과 상기 활성층(117) 사이에는 제1도전형 클래드층이 형성될 수 있다. 상기 제1도전형 클래드층은 GaN계 반도체로 형성될 수 있으며, 그 밴드 갭은 상기 활성층(117)의 밴드 갭 이상으로 형성될 수 있다. 이러한 제1도전형 클래드층은 캐리어를 구속시켜 주는 역할을 한다.
상기 제1도전형 반도체층(115) 아래에는 활성층(117)이 형성된다. 상기 활성층(117)은 단일 양자 우물, 다중 양자 우물(MQW), 양자 선(quantum wire) 구조 또는 양자 점(quantum dot) 구조를 선택적으로 포함하며, 우물층과 장벽층의 주기를 포함한다. 상기 우물층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함하며, 상기 장벽층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함할 수 있다.
상기 우물층/장벽층의 주기는 예컨대, InGaN/GaN, AlGaN/GaN, InGaN/AlGaN, InGaN/InGaN의 적층 구조를 이용하여 1주기 이상으로 형성될 수 있다. 상기 장벽층은 상기 우물층의 밴드 갭보다 높은 밴드 갭을 가지는 반도체 물질로 형성될 수 있다.
상기 활성층(117) 아래에는 제2도전형 반도체층(119)이 형성된다. 상기 제2도전형 반도체층(119)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체로 형성되며, 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN와 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 제2도전형 반도체층(119)은 제2도전형 도펀트가 도핑되며, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba을 포함할 수 있다. 상기 제2도전형 반도체층(119)은 P형 반도체층으로 형성될 수 있다.
상기 제2도전형 반도체층(119)은 서로 다른 반도체층을 갖는 초격자 구조를 포함할 수 있으며, 상기 초격자 구조는 InGaN/GaN 초격자 구조 또는 AlGaN/GaN 초격자 구조를 포함할 수 있다. 상기 제2도전형 반도체층(119)의 초격자 구조는 비 정상적으로 전압에 포함된 전류를 확산시켜 주어, 활성층(117)을 보호할 수 있다.
또한 상기 발광 구조물(120)의 도전형을 반대로 구현할 수 있으며, 예컨대 제1도전형 반도체층(115)은 P형 반도체층, 상기 제2도전형 반도체층(119)은 N형 반도체층으로 구현될 수 있다. 상기 제2도전형 반도체층(119) 아래에는 상기 제2도전형과 반대의 극성을 갖는 제3도전형 반도체층이 형성할 수도 있다.
상기 발광소자(100)는 상기 제1도전형 반도체층(115), 활성층(117) 및 상기 제2도전형 반도체층(119)을 발광 구조물(120)로 정의될 수 있으며, 상기 발광 구조물은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다. 여기서, 상기 P는 P형 반도체층이며, 상기 N은 N형 반도체층이며, 상기 -은 P형 반도체층과 N형 반도체층이 직접 접촉되거나 간접 접촉된 구조를 포함한다. 이하, 설명의 편의를 위해, 발광 구조물(120)의 최 하층은 제2도전형 반도체층(119)으로 설명하기로 한다.
상기 제2도전형 반도체층(119) 아래에는 전극층(131)이 형성된다. 상기 전극층(131)은 전극층으로 사용될 수 있으며, 단층 또는 다층으로 형성될 수 있다. 상기 전극층(131)은 오믹 접촉층, 반사층, 및 확산 방지층, 보호층 중 적어도 하나를 포함한다.
상기 전극층(131)은 오믹 접촉층/반사층/확산 방지층/보호층의 구조로 형성되거나, 반사층/확산 방지층/보호층의 구조로 형성되거나, 오믹 접촉층/반사층/보호층의 구조로 형성되거나, 반사층/확산 방지층으로 형성되거나, 반사층으로 형성될 수 있다.
여기서, 상기 오믹 접촉층은 상기 제2도전형 반도체층(119) 아래에 접촉되며, 그 접촉 면적은 상기 제2도전형 반도체층(119)의 하면 면적의 70% 이상으로 형성될 수 있다. 상기 오믹 접촉층은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SnO, InO, INZnO, ZnO, IrOx, RuOx, NiO, Ni, Cr 및 이들의 선택적인 화합물 또는 합금 중에서 선택되며, 적어도 한 층으로 형성될 수 있다. 상기 오믹 접촉층의 두께는 1~1,000Å로 형성될 수 있다. 상기 오믹 접촉층은 금속 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 반사층은 상기 오믹 접촉층 아래에 반사율이 70% 이상인 물질 예컨대, Al, Ag, Ru, Pd, Rh, Pt, Ir의 금속과 상기의 금속 중 2 이상의 합금 중에서 선택될 수 있다. 상기 반사층의 금속은 상기 제2도전형 반도체층(119) 아래에 오믹 접촉될 수 있으며, 이 경우 상기 오믹 접촉층은 형성하지 않을 수 있다. 상기 반사층의 두께는 1~10,000Å으로 형성될 수 있다.
상기 확산 방지층은 Au, Cu, Hf, Ni, Mo, V, W, Rh, Ru, Pt, Pd, La, Ta, Ti 및 이들 중에서 2이상의 합금 중에서 선택될 수 있다. 상기 확산 방지층은 서로 다른 층의 경계에서 층간 확산을 방지하게 된다. 상기 확산 방지층의 두께는 1~10,000Å로 형성될 수 있다.
상기 보호층은 Au, Cu, Hf, Ni, Mo, V, W, Rh, Ru, Pt, Pd, La, Ta, Ti 및 이들 중에서 2이상의 합금 중에서 선택될 수 있으며, 그 두께는 1~10,000Å로 형성될 수 있다.
상기 전극층(131)은 다른 예로서, 투광성 전극층/반사층의 적층 구조를 포함할 수 있으며, 상기 투광성 전극층은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SnO, InO, INZnO, ZnO, IrOx, RuOx의 그룹 중에서 선택될 수 있다. 상기 투광성 전극층의 아래에는 반사층이 형성될 수 있으며, 상기 반사층은 제1굴절률을 갖는 제1층과 제2굴절률을 갖는 제2층이 교대로 2페어 이상 적층된 구조를 포함하며, 상기 제1 및 제2굴절률은 서로 다르고, 상기 제1층과 제2층은 1.5~2.4 사이의 물질 예컨대, 전도성 또는 절연성 물질로 형성될 수 있으며, 이러한 구조는 DBR(distributed bragg reflection) 구조로 정의될 수 있다.
상기 제2도전형 반도체층(119) 및 상기 전극층(131) 중 적어도 한 층의 표면에는 러프니스와 같은 광 추출 구조가 형성될 수 있으며, 이러한 광 추출 구조는 입사되는 광의 임계각을 변화시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다.
상기 제1도전형 반도체층(115)의 일부 영역(A1) 아래에는 제1전극(135)이 형성되며, 상기 전극층(131)의 일부 아래에는 제2전극(137)이 형성될 수 있다. 상기 제1전극(135) 아래에는 제1연결 전극(141)이 형성되며, 상기 제2전극(137) 아래에는 제2연결 전극(143)이 형성된다.
상기 제1전극(135)은 상기 제1도전형 반도체층(115)의 일부 영역(A1)에 전기적으로 연결된다. 상기 제1전극(135)은 전극 패드를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1전극(135)은 일부 영역(A1) 내에서 상기 활성층(117) 및 제2도전형 반도체층(119)의 측면과 이격되며, 상기 제1도전형 반도체층(115)의 일부 영역(A1) 보다 작은 면적으로 형성될 수 있다.
상기 제2전극(137)은 상기 전극층(131)을 통해 상기 제2도전형 반도체층(119)과 물리적 또는/및 전기적으로 접촉될 수 있다. 상기 제2전극(137)은 전극 패드를 포함한다.
상기 제1전극(135) 및 제2전극(137)은 접착층, 반사층, 확산 방지층, 및 본딩층 중 적어도 하나를 포함한다. 상기 접착층은 상기 제1도전형 반도체층(115)의 일부 영역(A1) 아래에 오믹 접촉되며, Cr, Ti, Co, Ni, V, Hf 및 이들의 선택적인 합금으로 형성될 수 있으며, 그 두께는 1~1,000Å으로 형성될 수 있다. 상기 반사층은 상기 접착층 아래에 형성되며, 그 물질은 Ag, Al, Ru, Rh, Pt, Pd 및 이들의 선택적인 합금으로 형성될 수 있으며, 그 두께는 1~10,000Å로 형성될 수 있다. 상기 확산 방지층은 상기 반사층 아래에 형성되며, 그 물질은 Ni, Mo, W, Ru, Pt, Pd, La, Ta, Ti 및 이들의 선택적인 합금으로 형성될 수 있으며, 그 두께는 1~10,000Å을 포함한다. 상기 본딩층은 상기 제1연결 전극(141)과 본딩되는 층이며, 그 물질은 Al, Ru, Rh, Pt 및 이들의 선택적인 합금으로 형성될 수 있으며, 그 두께는 1~10,000Å로 형성될 수 있다.
상기 제1전극(135)과 상기 제2전극(137)은 동일한 적층 구조이거나 다른 적층 구조로 형성될 수 있다. 상기 제2전극(137)의 적층 구조가 상기 제1전극(135)의 적층 구조보다 적을 수 있으며, 예컨대 상기 제1전극(135)은 접착층/반사층/확산 방지층/본딩층의 적층 구조 또는 접착층/확산방지층/본딩층의 적층 구조로 형성될 수 있으며, 상기 제2전극(137)은 접착층/반사층/확산 방지층/본딩층의 적층 구조 또는 접착층/확산방지층/본딩층의 적층 구조로 형성될 수 있다.
상기 제2전극(137)의 상면 면적은 상기 전극층(131)의 하면 면적과 동일한 면적이거나, 상기 제2연결 전극(143)의 상면 면적보다 적어도 큰 면적일 수 있다.
상기 제1전극(135) 및 상기 제2전극(137) 중 적어도 하나는 전극 패드로부터 분기된 암(arm) 또는 핑거(finger) 구조와 같은 전류 확산 패턴이 더 형성될 수 있다. 또한 상기 제1전극(135) 및 상기 제2전극(137)의 전극 패드는 하나 또는 복수로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1연결 전극(141) 및 상기 제2연결 전극(143)은 전원을 공급하는 리드(lead) 기능과 방열 경로를 제공하게 된다. 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)은 기둥 형상일 수 있으며, 예컨대 구형, 원 기둥 또는 다각 기둥과 같은 형상이거나 랜덤한 형상을 포함할 수 있다. 여기서, 상기 다각 기둥은 등각이거나 등각이 아닐 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 상면 또는 하면 형상은 원형, 다각형을 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 하면은 상면과 다른 면적으로 형성될 수 있으며, 예컨대 상기 하면 면적은 상면 면적보다 더 크거나 작을 수 있다.
상기 제1연결 전극(141) 및 상기 제2연결 전극(143) 중 적어도 하나는 상기 발광 구조물(120)의 하면 너비보다는 작게 형성될 수 있고, 상기 각 전극(135,137)의 하면 너비 또는 직경 보다는 크게 형성될 수 있다.
상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 직경 또는 너비는 1㎛~100,000㎛로 형성될 수 있으며, 그 높이는 1㎛~100,000㎛로 형성될 수 있다. 여기서, 상기 제1연결 전극(141)의 두께(H1)는 상기 제2연결 전극(143)의 두께(H2)보다 더 길게 형성될 수 있으며, 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 하면은 동일한 평면 (즉, 수평 면) 상에 배치될 수 있다.
상기 제1연결 전극(141) 및 제2연결 전극(143)은 어느 하나의 금속 또는 합금을 이용하여 단일 층으로 형성될 수 있으며, 상기의 단일 층의 너비 및 높이는 1㎛~100,000㎛로 형성될 수 있으며, 예컨대 상기 단일층 층의 두께는 상기 제2전극(143)의 두께보다 더 두꺼운 높이로 형성될 수 있다.
상기 제1연결 전극(141) 및 제2연결 전극(143)은 Ag, Al, Au, Cr, Co, Cu, Fe, Hf, In, Mo, Ni, Si, Sn, Ta, Ti, W 및 이들 금속의 선택적 합금 중 어느 하나로 형성될 수 있다. 상기 제1연결 전극(141) 및 제2연결 전극(143)은 상기 제1전극(135) 및 제2전극(137)과의 접착력 향상을 위하여 In, Sn, Ni, Cu 및 이들의 선택적인 합금 중의 어느 한 금속으로 도금될 수 있다. 이때 도금두께는 1~100,000Å이 적용 가능하다.
상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 표면에는 도금층이 더 형성될 수 있으며, 상기 도금층은 Tin 또는 이의 합금, Ni 또는 이의 합금, Tin-Ag-Cu 합금으로 형성될 수 있으며, 그 두께는 0.5㎛~10㎛로 형성될 수 있다. 이러한 도금층은 다른 본딩층과의 접합을 개선시켜 줄 수 있다.
상기 절연층(133)은 상기 전극층(131) 아래에 형성될 수 있다. 상기 절연층(133)은 상기 제2도전형 반도체층(119)의 하면, 상기 제2도전형 반도체층(119) 및 상기 활성층(117)의 측면, 상기 제1도전형 반도체층(115)의 일부 영역(A1)의 하면에 형성될 수 있다. 상기 절연층(133)은 상기 발광 구조물(120)의 하부 영역 중에서 상기 전극층(131), 제1전극(135) 및 제2전극(137)을 제외한 영역에 형성되어, 상기 발광 구조물(120)의 하부를 전기적으로 보호하게 된다.
상기 절연층(133)은 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 및 황화물 중 적어도 하나로 형성된 절연물질 또는 절연성 수지를 포함한다. 상기 절연층(133)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다. 상기 절연층(133)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 절연층(133)은 발광 구조물(120)의 아래에 플립 본딩을 위한 금속 구조물을 형성할 때, 상기 발광 구조물(120)의 층간 쇼트를 방지하기 위해 형성된다.
상기 절연층(133)은 상기 전극층(131) 하면에 형성되지 않고, 상기 발광 구조물(120)의 표면에만 형성될 수 있다. 이는 상기 전극층(131)의 하면에는 절연성의 지지 부재(151)가 형성됨으로써, 상기 절연층(133)을 상기 전극층(131)의 하면까지 연장하지 않을 수 있다.
상기 절연층(133)은 서로 다른 굴절률을 갖는 제1층과 제2층이 교대로 배치된 DBR 구조로 형성될 수 있으며, 상기 제1층은 SiO2, Si3N4, Al2O3, TiO2 중에서 어느 하나이며, 상기 제2층은 상기 제1층 이외의 물질 중 어느 하나로 형성될 수 있다. 이 경우, 상기 전극층은 형성하지 않을 수 있다.
상기 절연층(133)은 100~10,000Å 두께로 형성되며, 다층 구조로 형성된 경우 각 층은 1~50,000Å의 두께이거나, 각 층당 100~10,000Å의 두께로 형성될 수 있다. 여기서, 상기 다층 구조의 절연층(133)에서 각 층의 두께는 발광 파장에 따라 반사 효율을 변화시켜 줄 수 있다.
상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 재질은 Ag, Al, Au, Cr, Co, Cu, Fe, Hf, In, Mo, Ni, Si, Sn, Ta, Ti, W 및 이들의 선택적인 합금으로 형성될 수 있다. 또한 상기 제1연결 전극(141)과 상기 제2연결 전극(143)은 상기 제1전극(135)와 상기 제2전극(137)과의 접착력을 위해 In, Sn, Ni, Cu 및 이들의 합금을 이용한 도금층을 포함할 수 있으며, 상기 도금층의 두께는 1~100,000Å로 형성될 수 있다. 상기 제1연결 전극(141) 및 상기 제2 연결 전극(143)은 유테틱(eutectic) 본딩, 솔더 볼 또는 금속 범프로 본딩될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 재질은 Ag, Al, Au, Cr, Co, Cu, Fe, Hf, In, Mo, Ni, Si, Sn, Ta, Ti, W 및 이들의 선택적인 합금으로 형성될 수 있다. 또한 상기 제1연결 전극(141)과 상기 제2연결 전극(143)은 상기 제1전극(135)와 상기 제2전극(137)과의 접착력을 위해 In, Sn, Ni, Cu 및 이들의 합금을 이용한 도금층을 포함할 수 있으며, 상기 도금층의 두께는 1~100,000Å로 형성될 수 있다. 상기 제1연결 전극(141) 및 상기 제2 연결 전극(143)은 솔더 볼 또는 금속 범프와 같은 단일 금속으로 사용될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1전극(135) 및 제1연결 전극(141) 사이에는 적어도 하나의 접합 전극이 배치될 수 있으며, 상기 제2전극(137)과 상기 제2연결 전극(143) 사이에는 적어도 하나의 접합 전극이 배치될 수 있다. 상기 접합 전극 각각은 적어도 3개의 금속층으로 형성될 수 있으며, 접착층, 상기 접착층 아래에 지지층, 상기 지지층 아래에 보호층을 포함한다. 상기 접착층은 제2전극과 접착되며, Cr, Ti, Co, Cu, Ni, V, Hf 및 이들 중 2이상의 합금 중에서 형성될 수 있으며, 그 두께는 1~1,000Å로 형성된다. 상기 지지층은 상기 접착층의 두께보다 두껍게 형성된 층으로서, Ag, Al, Au, Co, Cu, Hf, Mo, Ni, Ru, Rh, Pt, Pd 및 이들 중 2이상의 합금 중에서 선택적으로 형성될 수 있으며, 그 두께는 1~500,000Å의 범위이고, 다른 예로서 1,000~10,000Å의 두께로 형성될 수 있다. 상기 보호층은 상기 제1도전형 반도체층에 미치는 영향을 보호하기 위한 층으로서, Au, Cu, Ni, Hf, Mo, V, W, Rh, Ru, Pt, Pd, La, Ta, Ti 및 이들 중 2이상의 합금 중에서 선택적으로 형성될 수 있으며, 그 두께는 1~50,000Å로 형성될 수 있다.
상기 지지 부재(151)는 발광 소자(100)를 지지하는 지지층으로 사용된다. 상기 지지 부재(151)는 절연성 재질로 형성되며, 상기 절연성 재질은 예컨대, 실리콘 또는 에폭시와 같은 수지층으로 형성된다. 다른 예로서, 상기 절연성 재질은 페이스트 또는 절연성 잉크를 포함할 수 있다. 상기 절연성 재질의 재질은 그 종류는 polyacrylate resin, epoxy resin, phenolic resin, polyamides resin, polyimides rein, unsaturated polyesters resin, polyphenylene ether resin (PPE), polyphenilene oxide resin (PPO), polyphenylenesulfides resin, cyanate ester resin, benzocyclobutene (BCB), Polyamido-amine Dendrimers (PAMAM), 및 Polypropylene-imine, Dendrimers (PPI), 및 PAMAM 내부 구조 및 유기-실리콘 외면을 갖는 PAMAM-OS(organosilicon)를 단독 또는 이들의 조합을 포함한 수지로 구성될 수 있다. 상기 지지부재(151)는 상기 절연층(133)과 다른 물질로 형성될 수 있다.
상기 지지 부재(151) 내에는 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 황화물과 같은 화합물들 중 적어도 하나가 첨가될 수 있다. 여기서, 상기 지지 부재(151) 내에 첨가된 화합물은 열 확산제일 수 있으며, 상기 열 확산제는 소정 크기의 분말 입자, 알갱이, 필러(filler), 첨가제로 사용될 수 있으며, 이하 설명의 편의를 위해 열 확산제로 설명하기로 한다. 여기서, 상기 열 확산제는 절연성 재질 또는 전도성 재질일 수 있으며, 그 크기는 1Å~100,000Å으로 사용 가능하며, 열 확산 효율을 위해 1,000Å~50,000Å로 형성될 수 있다. 상기 열 확산제의 입자 형상은 구형 또는 불규칙한 형상을 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 열 확산제는 세라믹 재질을 포함하며, 상기 세라믹 재질은 동시 소성되는 저온 소성 세라믹(LTCC: low temperature co-fired ceramic), 고온 소성 세라믹(HTCC: high temperature co-fired ceramic), 알루미나(alumina), 수정(quartz), 칼슘지르코네이트(calcium zirconate), 감람석(forsterite), SiC, 흑연, 용융실리카(fusedsilica), 뮬라이트(mullite), 근청석(cordierite), 지르코니아(zirconia), 베릴리아(beryllia), 및 질화알루미늄(aluminum nitride) 중 적어도 하나를 포함한다. 상기 세라믹 재질은 질화물 또는 산화물과 같은 절연성 물질 중에서 열 전도도가 질화물이나 산화물보다 높은 금속 질화물로 형성될 수 있으며, 상기 금속 질화물은 예컨대, 열 전도도가 140 W/mK 이상의 물질을 포함할 수 있다. 상기 세라믹 재질은 예컨대, SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, BN, Si3N4, SiC(SiC-BeO), BeO, CeO, AlN와 같은 세라믹 (Ceramic) 계열일 수 있다. 상기 열 전도성 물질은 C (다이아몬드, CNT)의 성분을 포함할 수 있다.
상기 지지 부재(151)는 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 지지 부재(151)는 내부에 세라믹 물질의 분말을 포함함으로써, 지지 부재(151)의 강도는 개선되고, 열 전도율 또한 개선될 수 있다.
상기 지지 부재(151) 내에 포함된 열 확산제는 1~99wt/% 정도의 함량 비율로 첨가될 수 있으며, 효율적인 열 확산을 위해 50~99wt% 범위의 함량 비율로 첨가될 수 있다. 이러한 지지 부재(151) 내에 열 확산제가 첨가됨으로써, 내부에서의 열 전도율은 더 개선될 수 있다. 또한 상기 지지 부재(151)의 열 팽창 계수는 4-11 [x106/℃]이며, 이러한 열 팽창 계수는 상기 기판(111) 예컨대, 사파이어 기판과 동일하거나 유사한 열 팽창 계수를 갖게 되므로, 상기 기판(111) 아래에 형성되는 발광 구조물(120)과의 열 팽창 차이에 의해 웨이퍼가 휘어지거나 결함이 발생되는 것을 억제하여 발광 소자의 신뢰성이 저하되는 것을 방지할 수 있다.
여기서, 상기 지지 부재(151)의 하면 면적은 상기 기판(111)의 상면과 실질적으로 동일한 면적으로 형성될 수 있다. 상기 지지 부재(151)의 하면 면적은 상기 제1도전형 반도체층(115)의 상면 면적과 실질적으로 동일한 면적으로 형성될 수 있다. 또한 상기 지지 부재(151)의 하면 너비는 상기 기판(111)의 상면과 상기 제1도전형 반도체층(115)의 상면 너비와 동일한 너비로 형성될 수 있다. 이는 지지 부재(151)를 형성한 다음 개별 칩으로 분리함으로써, 상기 지지부재(151)과 상기 기판(111) 및 상기 제1도전형 반도체층(115)의 측면이 동일 평면 상에 배치될 수 있다. 다른 예로서, 상기 지지 부재(151)의 하면 면적은 상기 기판(111)의 상면(S1) 면적보다 더 넓거나 더 좁을 수 있으며, 이에 대해 한정하지는 않는다.
실시 예는 사파이어 기판의 두께를 400㎛로 하고, 제1패턴부(11)와 제2패턴부(12)가 없는 비교 예1의 광 출력을 100%(W)할 때, 사파이어 기판에 제1패턴부(11)가 있는 비교 예2의 광 출력은 121.1%로 21% 정도 증가하게 된다. 그리고 사파이어 기판에 제1패턴부(11)와 제2패턴부(12)를 형성한 경우의 광 출력은 212.4%(W)으로서, 비교예 1, 2에 비해 거의 100% 이상 증가함을 알 수 있다. 이에 따라 기판(111)의 서로 반대 측 면에 제1패턴부(11)와 제2패턴부(12)를 배치함으로써, 광 추출 효율은 개선될 수 있다.
도 2를 참조하면, 상기 지지 부재(151)의 제1변의 길이(D1)는 상기 기판(111)의 제1변의 길이와 실질적으로 동일하거나 다르며, 상기 지지부재(151)의 제2변의 길이(D2)는 상기 기판(111)의 제2변의 길이와 실질적으로 동일하게 형성될 수 있다. 다른 예로서, 상기 지지 부재(151)의 각 변의 길이(D1,D2)는 상기 기판(111)의 각 변보다 길거나 작을 수 있으며, 이에 대해 한정하지는 않는다. 또한 제1연결 전극(141)과 제2연결 전극(143) 사이의 간격(D5)은 각 전극 패드 사이의 간격으로서, 발광 소자의 한 변의 길이의 1/2 이상 이격될 수 있다.
상기 지지 부재(151)의 하면은 실질적으로 평탄한 면으로 형성되거나, 불규칙한 면으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 지지 부재(151)의 제1영역의 두께(T1)는 상기 제2연결 전극(143)의 두께(H2)보다 적어도 두껍게 형성될 수 있다. 다른 예로서, 상기 지지 부재(151)의 제1영역의 두께(T1)는 상기 제2연결 전극(143)의 두께(H2)보다 얇게 형성될 수 있으며, 이는 상기 절연층(133)의 두께를 상기 제2연결 전극(137)의 두께보다 더 두껍게 형성함으로써, 상기 지지 부재(151)의 두께가 얇아질 수 있다. 상기 지지 부재(151)의 제2영역의 두께(T2)는 상기 제1연결 전극(141)의 두께보다 더 두껍게 형성될 수 있다. 상기 지지 부재(151)의 두께(T1)은 1㎛~100,000㎛ 범위에서 형성될 수 있으며, 다른 예로서 50㎛~1,000㎛ 범위로 형성될 수 있다.
상기 지지 부재(151)의 하면은 상기 제1전극(135) 및 상기 제2전극(137)의 하면보다 더 낮게 형성되고, 상기 제1연결 전극(141)의 하면, 상기 제2연결 전극(143)의 하면과 동일한 평면(즉, 수평 면) 상에 배치될 수 있다.
상기 지지 부재(151)는 상기 제1전극(135), 제2전극(137), 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 둘레 면에 접촉된다. 이에 따라 상기 제1전극(135), 제2전극(137), 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)으로부터 전도된 열은 상기 지지 부재(151)를 통해 확산되고 방열될 수 있다. 이때 상기 지지 부재(151)는 내부의 열 확산제에 의해 열 전도율이 개선되고, 전 표면을 통해 방열을 수행하게 된다. 따라서, 상기 발광 소자(100)는 열에 의한 신뢰성을 개선시켜 줄 수 있다.
또한 상기 지지 부재(151)의 한 측면 또는 한 측면 이상은 상기 발광 구조물(120) 및 상기 기판(111)의 측면과 동일한 평면 (즉, 수직 면) 상에 배치될 수 있다. 또한 상기 지지 부재(151)의 한 측면 또는 한 측면 이상은 상기 발광 구조물(120) 및 상기 기판(111)의 측면보다 더 돌출될 수 있으며, 이에 대해 한정하지는 않는다.
상기의 발광 소자(100)는 플립 방식으로 탑재되며, 기판(111)의 상면 방향으로 대부분의 광이 방출되고, 일부 광은 상기 기판(111)의 측면 및 상기 발광 구조물(120)의 측면을 통해 방출되기 때문에, 상기 제1전극(135) 및 제2전극(137)에 의한 광 손실을 줄여줄 수 있다. 이에 따라 상기의 발광 소자(100)의 상부에 배치된 상기 기판(111)의 서로 다른 사이즈를 갖는 제1패턴부(11)와 제2패턴부(12)에 의해 광 추출 효율이 개선되고, 상기 지지부재(151)에 의해 방열 효율은 개선될 수 있다.
도 3을 참조하면, 기판(111)의 제1패턴부(11)에서 제1돌기(11A)의 너비(B1)는 제1돌기(11A)의 최대 너비 또는 하부 너비로서, 제1오목부(11B)의 너비(B2)와 같거나 상기 제1오목부(11B)의 너비(B2)보다 넓게 형성될 수 있으며, 상기 제1돌기(11A)의 높이(L2)와 동일하거나 다른 값으로 형성될 수 있다. 상기 제1오목부(11B)의 너비(B2)는 인접한 제1돌기(11A) 사이의 간격이다.
상기 제1돌기(11A)의 너비(B1)와 상기 제1오목부(11B)의 너비(B2)의 비율은 1:1~4:2 정도일 수 있으며, 상기 제1돌기(11A)의 높이(L2)와 상기 제1오목부(11B)의 너비(B2)의 비율은 1:1~1:1/3의 범위로 형성될 수 있다. 상기 제1돌기(11A)의 너비(B1)는 3㎛±0.5㎛ 범위를 포함하며, 상기 제1오목부(11B)의 너비(B2)는 2㎛±0.5㎛ 범위를 포함하며, 상기 제1돌기(11A)의 높이(L2)는 0.8㎛~2.5㎛ 범위로 형성될 수 있다.
기판(111)의 제2패턴부(12)에서 제2돌기(12A)의 너비(B4)는 상기 제2돌기(12A)에서의 최대 너비 또는 하부 너비이며, 상기 제2오목부(12B)의 너비(B5)와 같거나 상기 제2오목부(12B)의 너비(B5)보다 넓게 형성될 수 있으며, 상기 제2돌기(12A)의 높이(L3)와 동일하거나 다르게 형성될 수 있다. 상기 제2오목부(12B)의 너비(B5)는 인접한 제2돌기(12A) 사이의 간격이다.
상기 제2돌기(12A)의 너비(B4)와 상기 제2오목부(12B)의 너비(B5)의 비율은 1:1~4:2 정도일 수 있으며, 상기 제2돌기(12A)의 높이(L3)와 상기 제2오목부(12B)의 너비(B5)의 비율은 1:1~1:1/3의 범위로 형성될 수 있다. 상기 제2돌기(12A)의 너비(B4)는 3㎛±0.5㎛ 범위를 포함하며, 상기 제2오목부(12B)의 너비(B5)는 2㎛±0.5㎛ 범위를 포함하며, 상기 제2돌기(12A)의 높이(L3)는 0.8㎛~2.5㎛ 범위로 형성될 수 있다.
상기 제1돌기(11A)와 상기 제2돌기(11B)의 높이(L2,L3)는 서로 동일하거나 다를 수 있다. 상기 제1돌기(11A) 간의 간격(B3)은 상기 제2돌기(12A) 간의 간격(B6)과 동일하거나 다른 간격으로 형성될 수 있다.
상기 제1돌기(11A)와 상기 제2돌기(12A)는 예컨대, 동일한 형상 및 동일한 크기를 갖고, 동일한 주기로 배치될 수 있다. 상기 제2돌기(12A) 각각은 상기 제1돌기(11A) 각각의 위에 수직 방향으로 중첩되도록 배치될 수 있다. 상기 제1돌기(11A)의 중심 축(C1)은 상기 제2돌기(12A)의 중심 축과 동일한 선 상에 배치되거나, 일정한 차이를 가지고 형성될 수 있다.
또한 다른 예로서, 상기 제1돌기(11A)의 중심은 상기 제2돌기(12A)의 중심과 다를 수 있으며, 상기 제2돌기(12A)가 상기 제1돌기(11A)의 일부에 수직 방향으로 오버랩되게 배치될 수 있다. 상기 제1돌기(11A)의 중심 축과 상기 제2돌기(12A)의 중심 축의 차이는 예컨대 0.1㎛~1.5㎛ 범위로 벗어날 수 있다.
도 4를 참조하면, 기판(111)에서 제1패턴부(11)의 제1돌기(11A)와 제1패턴부(11)와, 제2패턴부(12)의 제2돌기(12A)와 제2오목부(12B)는 형상 및 크기는 도 3의 설명을 참조하기로 한다.
상기 제1돌기(11A)의 중심 축(C1)과 상기 제2돌기(12A)의 중심 축(C2)은 서로 어긋나게 배치된다. 상기 제1돌기(11A)의 중심 축(C1)과 상기 제2돌기(12A)의 중심 축(C2)과의 차이(G1)는 2.5㎛-3.5㎛ 범위로 형성될 수 있으며, 상기 제2돌기(12A)의 중심 축(C2)과 상기 제1돌기(11A)의 외측 표면 사이의 수직 방향의 간격(G2)은 상기 제2돌기(12A)의 너비(B4)의 약 1/2 정도로 이격될 수 있으며, 예컨대 1㎛-1.6㎛를 포함한다. 이 경우 상기 제2돌기(12A)의 적어도 일부가 상기 제1돌기(11A)의 일부와 수직 방향으로 오버랩되게 배치될 수 있다. 반대로, 상기 제1돌기(11A)의 중심 축(C1)을 기준으로, 상기 제2돌기(12A)는 상기 제1돌기(11A)의 너비(B)의 1/2 정도로 이격될 수 있으며, 예컨대 1㎛-1.6㎛를 포함한다. 상기 제2돌기(12A)의 적어도 일부가 상기 제1돌기(11A)와 제1돌기(11A) 사이의 영역과 수직 방향으로 오버랩되게 배치될 수 있다. 또한 상기 복수의 제1돌기(11A) 중 적어도 하나의 중심 축(C1)은 상기 제2오목부(12B)에 수직 방향으로 대응되게 배치된다.
도 14에 도시된 바와 같이, 상기 제2돌기(12A)의 중심 축(C2)과 상기 제1돌기(11A) 사이의 수직 방향의 간격(G2)에 따른 광 효율을 보면, 간격(G2)이 1㎛ 이상일 때 예컨대, 1㎛-1.6㎛ 범위일 때, 발광 소자의 광 추출 효율(efficiency)이 증가됨을 알 수 있다.
도 5 내지 도 10는 제1실시 예에 따른 발광 소자의 제조 과정을 나타낸 도면이다. 이하의 제조 과정은 설명의 용이성을 위해 개별 소자로 도시되었으나, 웨이퍼 레벨에서 제조되며, 개별 소자는 후술하는 처리 공정을 통해 제조되는 것으로 설명될 수 있다. 또한 개별 소자의 후술하는 제조 공정으로 한정하는 것이 아니며, 각 공정의 특정 공정에 추가적인 공정 또는 더 적은 공정으로 제조될 수 있다.
도 5를 참조하면, 기판(111)은 성장 장비에 로딩되고, 그 위에 II족 내지 VI족 원소의 화합물 반도체를 선택적으로 이용하여 층 또는 패턴 형태로 형성될 수 있다. 상기 기판(111)은 성장 기판으로 사용된다.
여기서, 상기 기판(111)은 투광성 기판, 절연 기판 또는 전도성 기판으로 이루어질 수 있으며, 예컨대, 사파이어 기판(Al2O3), GaN, SiC, ZnO, Si, GaP, InP, Ga2O3, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있다. 이러한 기판(111)의 제1면(S1)에는 제1패턴부(11)가 형성되며, 상기 제1패턴부(11)는 상기 기판(111)의 제1면(S1)에 대해 미리 설정된 마스크 패턴을 배치하여 식각하여 복수의 제1돌기(11A)를 형성할 수 있다. 상기 제1패턴부(11)는 도 1 및 도 3을 참조하며, 이러한 제1패턴부(11)는 입사되는 광의 임계각을 변화시켜 주어 광 추출 효율을 개선시켜 줄 수 있다.
상기 기판(111)의 제1면(S1) 상에 마스크 패턴을 배치하고, 제1에칭 방식으로 에칭하여 복수의 제1돌기(11A) 및 제1오목부(11B)를 갖는 제1패턴부(11)를 형성하게 된다. 상기 복수의 제1돌기(11A)는 상기 기판(111)의 하 방향으로 음각 형태로 돌출될 수 있으며, 그 형상은 반구 형상, 또는 뿔 형상을 포함하며, 상기 제1오목부(11B)는 상기 제1돌기(11A)에 의해 양각 형상으로 돌출될 수 있다. 상기 제1에칭 방식은 습식 에칭 및 건식 에칭 중 적어도 하나로 이용할 수 있으며, 상기 제1패턴부(11)에 대한 상세한 설명은 도 1 및 도 3을 참조하기로 한다. 여기서, 상기 습식 에칭 방식을 이용하여 불 규칙적인 간격을 갖는 제1오목부(11B) 또는 돌기들을 형성할 수 있고, 건식 에칭 방식을 이용하여 주기적인 또는 불규칙적인 간격을 갖는 오목부 또는 돌기들을 형성할 수 있다.
상기 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator), 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다.
상기 기판(111) 위에는 제1반도체층(113)이 형성되며, 상기 제1반도체층(113)은 III족-V족 원소의 화합물 반도체를 이용하여 형성될 수 있다. 상기 제1반도체층(113)은 상기 기판(111)과의 격자 상수의 차이를 줄여주는 버퍼층으로 형성될 수 있다. 상기 제1반도체층(113)은 언도프드 반도체층으로 형성될 수 있으며, 상기 언도프드 반도체층은 의도적으로 도핑하지 않는 GaN계 반도체로 형성될 수 있다.
상기 제1반도체층(113) 위에는 발광 구조물(120)이 형성될 수 있다. 상기 발광 구조물(120)은 제1도전형 반도체층(115), 활성층(117) 및 제2도전형 반도체층(119)의 순서로 형성될 수 있다.
상기 제1도전형 반도체층(115)은 제1도전형 도펀트가 도핑된 III족-V족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제1도전형이 N형 반도체인 경우, 상기 제1도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트를 포함한다. 상기 제1도전형 반도체층(115)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1도전형 반도체층(115)은 서로 다른 물질을 갖는 초격자 구조를 더 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1도전형 반도체층(115) 위에는 활성층(117)이 형성되며, 상기 활성층(117)은 단일 양자 우물 구조, 다중 양자 우물 구조, 양자 선 구조, 양자 점 구조 중 적어도 하나를 포함할 수 있다. 상기 활성층(117)은 III족-V족 원소의 화합물 반도체 재료를 이용하여 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 장벽층의 주기, 예를 들면 InGaN 우물층/GaN 장벽층의 주기, InGaN 우물층/AlGaN 장벽층의 주기, InGaN우물층/InGaN 장벽층의 주기 등으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 활성층(117)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수 있으며, 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있다. 여기서, 상기 활성층(117)의 장벽층은 상기 우물층의 밴드 갭보다 높고, 상기 도전형 클래드층은 상기 장벽층의 밴드 갭보다 높게 형성될 수 있다.
상기 활성층(117) 위에는 상기 제2도전형 반도체층(119)이 형성되며, 상기 제 2도전형 반도체층(119)은 제2도전형 도펀트가 도핑된 III족-V족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2도전형이 P형 반도체인 경우, 상기 제2도전형 도펀트는 Mg, Zn 등과 같은 P형 도펀트를 포함한다. 상기 제2도전형 반도체층(119)은 단층 또는 다층으로 형성될 수 있고, 이에 대해 한정하지는 않는다. 상기 제2도전형 반도체층(119)은 서로 다른 물질을 갖는 초격자 구조를 더 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1도전형 반도체층(115), 상기 활성층(117) 및 상기 제2도전형 반도체층(119)은 발광 구조물(120)로 정의될 수 있다. 또한 상기 제2도전형 반도체층(119) 위에는 제2도전형과 반대의 극성을 갖는 제3도전형 반도체층 예컨대, N형 반도체층이 형성될 수 있다. 이에 따라 상기 발광 구조물(120)은 N-P 접합, P-N 접합, N-P-N 접합, P-N-P 접합 구조 중 적어도 하나로 형성될 수 있다.
도 6을 참조하면, 발광 구조물(120)의 일부 영역(A1)에 대해 에칭을 수행하게 된다. 상기 발광 구조물(120)의 일부 영역(A1)은 상기 제1도전형 반도체층(115)이 노출될 수 있으며, 상기 제1도전형 반도체층(115)의 노출 부분은 상기 활성층(117)의 상면보다 낮은 높이로 형성될 수 있다.
상기 에칭 과정은 상기 발광 구조물(120)의 상면 영역에 대해 마스크 패턴으로 마스킹한 다음, 상기 발광 구조물(120)의 일부 영역(A1)에 대해 건식 에칭을 수행하게 된다. 상기 건식 에칭은 ICP(Inductively Coupled Plasma) 장비, RIE(Reactive Ion Etching) 장비, CCP(Capacitive Coupled Plasma) 장비, 및 ECR(Electron Cyclotron Resonance) 장비 중 적어도 하나를 포함한다. 다른 에칭 방식으로서, 습식 에칭을 더 포함할 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 상기 발광 구조물(120)의 일부 영역(A1)은 에칭 영역으로서, 임의의 영역으로 설정될 수 있으며, 그 영역(A1)의 개수도 하나 또는 복수로 형성될 수 있다.
도 7를 참조하면, 상기 발광 구조물(120) 위에 전극층(131)을 형성하게 된다. 상기 전극층(131)은 상기 제2도전형 반도체층(119)의 상면 면적보다 작은 면적으로 형성될 수 있으며, 이는 전극층(131)의 제조 과정에 따른 쇼트를 방지할 수 있다. 여기서, 상기 전극층(131)은 상기 제2도전형 반도체층(119)의 상면 에지로부터 소정 거리(D3) 이격된 영역과 상기 발광 구조물(120)의 일부 영역(A1)에 마스크로 마스킹한 다음, 스퍼터(Sputter) 장비 또는/및 증착 장비로 증착시켜 줄 수 있다.
상기 전극층(131)은 적어도 반사율이 70% 이상이거나, 적어도 90% 이상인 금속 물질을 포함할 수 있다.
상기 전극층(131)은 오믹 접촉층/반사층/확산 방지층/보호층의 구조로 형성되거나, 반사층/확산 방지층/보호층의 구조로 형성되거나, 오믹 접촉층/반사층/보호층의 구조로 형성되거나, 반사층으로 형성될 수 있다. 상기 각 층의 물질 및 두께는 도 1의 설명을 참조하기로 한다.
상기 제1도전형 반도체층(115) 위에 제1전극(135)를 형성하고, 상기 전극층(131) 위에 제2전극(137)을 형성하게 된다. 상기 제1전극(135) 및 제2전극(137)은 전극 형성 영역 이외의 영역을 마스크로 마스킹한 다음, 스퍼터 또는/및 증착 장비로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1전극(135) 및 제2전극(137)은 Cr, Ti, Co, Ni, V, Hf, Ag, Al, Ru, Rh, Pt, Pd, Ni, Mo, W, La, Ta, Ti 및 이들의 선택적인 합금 중에서 선택적으로 형성될 수 있다. 상기 제1전극(135) 및 제2전극(137)은 다층으로 형성될 수 있으며, 예컨대 상기의 물질을 이용하여 접착층/반사층/확산방지층/본딩층 중 적어도 2층을 포함할 수 있다. 상기 제1전극(135)와 상기 제2전극(137)은 동일 공정으로 동일한 적층 구조로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2전극(137)은 상기 전극층(131)과 상기 제2도전형 반도체층(119)에 물리적으로 접촉될 수 있다.
상기 전극층(131) 위에 절연층(133)을 형성하게 된다. 상기 절연층(133)은 스퍼터 또는 증착 방식으로 형성될 수 있다. 상기 절연층(133)은 상기 제1전극(135) 및 상기 제2전극(137)을 제외한 영역 상에 형성되어, 상기 전극층(131) 및 상기 제2도전형 반도체층(119)의 상면, 상기 제1도전형 반도체층(115)의 노출된 영역을 커버하게 된다.
상기 절연층(133)은 Al, Cr, Si, Ti, Zn, Zr과 같은 물질의 산화물, 질화물, 불화물, 황화물 등 절연물질 또는 절연성 수지를 포함한다. 상기 절연층(133)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다. 상기 절연층(133)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 전극(135,137)의 형성 과정과 절연층(133)의 형성 과정은 서로 변경될 수 있다.
도 8을 참조하면, 상기 제1전극(135) 위에 제1연결 전극(141)을 본딩하고, 상기 제2전극(137) 위에 제2연결 전극(143)을 본딩하게 된다. 상기 제1 연결 전극(141)는 솔더 볼 또는/및 금속 범프와 같은 전도성 패드를 포함하며, 상기 제1전극(135) 상에 본딩된다. 상기 제1연결 전극(141)은 상기 제1도전형 반도체층(115)의 상면에 대해 수직한 방향으로 배치될 수 있다. 상기 제2연결 전극(143)은 솔더 볼 또는/및 금속 범프와 같은 전도성 패드를 포함하며, 상기 제2전극(137) 상에 본딩된다. 상기 제2연결 전극(143)은 상기 제2도전형 반도체층(119)의 상면에 대해 수직한 방향으로 배치될 수 있다.
여기서, 상기 제1연결 전극(141)의 두께(H1)는 상기 제2연결 전극(143)의 두께(H2)보다 적어도 길게 형성될 수 있으며, 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 하면은 서로 다른 평면 상에 배치되고, 이들의 상면은 동일한 평면 (즉, 수평 면)상에 배치된다.
도 9를 참조하면, 지지 부재(151)는 상기 절연층(133) 위에 스퀴지 또는/및 디스펜싱 방식으로 형성하게 된다. 상기 지지 부재(151)는 실리콘 또는 에폭시와 같은 수지물 내에 열 확산제를 첨가하여 절연성 지지층으로 형성된다. 상기 열 확산제는 Al, Cr, Si, Ti, Zn, Zr과 같은 물질을 갖는 산화물, 질화물, 불화물, 황화물 중 적어도 하나의 물질 예컨대, 세라믹 재질을 포함할 수 있다. 상기 열 확산제는 소정 크기의 분말 입자, 알갱이, 필러(filler), 첨가제로 정의될 수 있다.
상기 열 확산제는 세라믹 재질을 포함하며, 상기 세라믹 재질은 동시 소성되는 저온 소성 세라믹(LTCC: low temperature co-fired ceramic) 또는 고온 소성 세라믹(HTCC: high temperature co-fired ceramic)을 포함한다. 상기 세라믹 재질은 질화물 또는 산화물과 같은 절연성 물질 중에서 열 전도도가 질화물이나 산화물보다 높은 금속 질화물로 형성될 수 있으며, 상기 금속 질화물은 예컨대, 열 전도도가 140 W/mK 이상의 물질을 포함할 수 있다. 상기 세라믹 재질은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, BN, Si3N4, SiC(SiC-BeO), BeO, CeO, AlN와 같은 세라믹 (Ceramic) 계열일 수 있다. 상기 열 전도성 물질은 C (다이아몬드, CNT)의 성분을 포함할 수 있다. 상기 열 확산제는 상기 지지 부재(151) 내에 1~99Wt/% 정도로 포함될 수 있어, 열 확산 효율을 위해 50% 이상으로 첨가될 수 있다.
상기 지지 부재(151)는 잉크 또는 페이스트에 고분자 물질을 혼합하여 형성될 수 있으며, 상기 고분자 물질의 혼합 방식은 볼밀, 유성 볼밀, 임펠라 믹싱, Bead Mill, Basket Mill 을 이용한다. 이 경우 고른 분산을 위하여 용매와 분산제가 사용될 수 있으며, 용매는 점도 조절을 위해 첨가되며, 잉크의 경우 3 ~ 400Cps, 페이스트의 경우 1000 ~ 1백만 Cps 가 바람직하다. 또한, 그 종류는 물, 메탄올(Methanol), 에탄올(ethanol), 이소프로판올(isopropanol), 부틸카비톨(butylcabitol), MEK, 톨루엔(toluene), 자일렌(xylene), 디에틸렌글리콜(DiethyleneGlycol; DEG), 포름아미드(Formamide; FA), α-테르핀네올(α-terpineol; TP), γ-부티로락톤(γ-butylrolactone; BL), 메틸셀루로솔브(Methylcellosolve; MCS), 프로필메틸셀루로솔브(Propylmethylcellosolve; PM) 중 단독 또는 복수의 조합을 포함할 수도 있다. 추가적으로 입자간 결합을 증가 시키기 위해, 1-Trimethylsilylbut-1-yne-3-ol, Allytrimethylsilane, Trimethylsilyl methanesulfonate, Trimethylsilyl
tricholoracetate, Methyl trimethylsilylacetate, Trimethylsilyl propionic acid
등의 실란 계열의 첨가물이 들어 갈 수 있으나, 이의 경우 겔화 (gelation)의 위험
성이 있으므로 첨가의 선택은 신중을 기해야 한다.
여기서, 제조 공정 상에서, 솔더 범프와 같은 연결 전극은 미리 제조하여 본딩한 후, 상기 연결 전극의 둘레에 지지 부재를 형성할 수 있다. 반대로 잉크 또는 페이스트와 같은 절연층은 프린트 또는 디스펜싱한 다음, 경화시킨 후, 연결 전극에 상응하는 구멍을 형성한 후, 전도성 재질을 채워 연결 전극을 형성할 수 있다.
상기 지지 부재(151)의 두께(T1)는 상기 제1연결 전극(141) 및 제2연결 전극(143)의 상면 높이와 동일한 높이를 갖는 두께로 형성될 수 있다. 상기 지지 부재(151)의 두께(T1)는 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 상면이 노출되는 정도로 형성될 수 있다.
상기 지지 부재(151)는 상기 제1연결 전극(141), 상기 제2연결 전극(143), 상기 제1전극(135) 및 상기 제2전극(137)의 둘레에 채워지게 된다. 상기 지지 부재(151)의 상면에는 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 상면이 노출된다.
상기 지지 부재(151)는 절연성 지지층으로서, 복수의 연결 전극(141,143)의 둘레를 지지하게 된다. 즉, 상기 복수의 연결 전극(141,143)은 상기 지지 부재(151) 내에 삽입된 형태로 배치된다.
상기 지지 부재(151)에 대해 소정 온도 예컨대, 200℃±100℃ 내에서 경화되며, 이러한 경화 온도는 반도체층에 영향을 주지 않는 범위이다.
여기서, 상기 지지 부재(151)를 형성한 후, 상기 지지 부재(151) 내에 연결 전극 구멍을 형성한 후, 상기 제1 및 제2 연결 전극(141,143)을 형성할 수 있다.
여기서, 상기 기판(111)의 두께는 150㎛ 이상의 두께이거나, 상기 기판(111)의 하면의 폴리싱 과정을 거쳐 30㎛~500㎛ 범위의 두께로 형성될 수 있다. 이는 발광 소자(100) 내에 상기 기판(111)의 반대측에 별도의 지지 부재(151)을 더 구비함으로써, 기판(111)이 광을 방출하는 층으로 사용되므로, 상기 기판(111)의 두께는 더 얇게 가공될 수 있다. 여기서, 상기 지지 부재(151), 상기 제1연결 전극(141) 및 제2연결 전극(143)의 표면을 CMP(chemical mechanical polishing) 공정과 같은 폴리싱 공정을 수행할 수 있다. 다른 예로서, 상기 지지 부재(151)를 형성한 다음, 상기 지지 부재(151) 상에 전극 구멍을 각각 형성하고, 상기 전극 구멍을 통해 제1연결 전극 및 제2연결 전극을 형성하여 완성할 수 있다.
도 9와 같이 제조된 발광 소자를 180도 회전 시킨 후, 도 10과 같이 상기 기판(111)의 제1면(S1) 즉, 반도체층이 형성된 면의 반대측 제2면(S2) 위에 마스크 패턴을 배치하고, 제2에칭 방식을 통해 복수의 제2돌기(12A) 및 제2오목부(12B)를 갖는 제2패턴부(12)를 형성하게 된다. 상기 제2에칭 방식은 습식 에칭 및 건식 에칭 중 적어도 하나로 이용할 수 있다. 상기 제2에칭 방식은 습식 에칭 및 건식 에칭 중 적어도 하나로 이용할 수 있다. 상기 제2패턴부(12)에 대한 상세한 설명은 도 1 및 도 3을 참조하기로 한다. 여기서, 상기 습식 에칭 방식을 이용하여 불 규칙적인 간격을 갖는 오목부 또는 돌기들을 형성할 수 있고, 건식 에칭 방식을 이용하여 주기적인 또는 불규칙적인 간격을 갖는 오목부 또는 돌기들을 형성할 수 있다.
도 10의 발광 소자는 개별 칩 단위로 스크라이빙, 브레이킹 및 커팅 공정 중 적어도 한 공정에 의해 도 1과 같은 개별 발광 소자로 제공될 수 있다. 상기 발광 소자는 웨이퍼 레벨에서 패키징됨으로써, 모듈 기판 상에 별도의 와이어 없이 플립 본딩 방식으로 탑재될 수 있다.
도 11은 도 1의 발광 소자가 탑재된 발광 장치를 나타낸 도면이다.
도 11을 참조하면, 도 1의 발광 소자는 도 11과 같이 모듈 기판(170) 상에 탑재되어 발광 모듈과 같은 장치로 이용할 수 있다. 상기 발광 소자(100)는 모듈 기판(170) 상에 플립 방식으로 탑재된다.
상기 모듈 기판(170)은 금속층(171) 상에 절연층(172)이 배치되고, 상기 절연층(172) 상에 제1전극 패드(173) 및 제2전극 패드(174)가 형성되며, 상기 제1전극 패드(173) 및 제2전극 패드(174)는 랜드 패턴으로서, 전원을 공급해 주게 된다. 상기 절연층(172) 상에는 상기 전극 패드(173,174) 영역을 제외한 영역에 보호층(175)이 형성되며, 상기 보호층(175)은 솔더 레지스트(Solder resist) 층, 반사층 또는 절연층으로서, 백색 또는 녹색 보호층을 포함한다. 상기 보호층(175)은 광을 효율적으로 반사시켜 주어, 반사 광량을 개선시켜 줄 수 있다.
상기 모듈 기판(170)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 모듈 기판(170)은 수지 계열의 PCB, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다.
상기 제1전극 패드(173) 상에는 상기 발광 소자(100)의 제1연결 전극(141)이 대응되며, 상기 제2전극 패드(174) 상에는 상기 발광 소자(100)의 제2연결 전극(143)이 대응된다. 상기 제1전극 패드(173)과 상기 제1연결 전극(141)은 본딩 물질(177)에 의해 본딩되며, 상기 제2전극 패드(174) 및 상기 제2연결 전극(143)은 본딩 물질(177)에 의해 본딩된다.
상기 발광 소자(100)는 상기 제1전극 패드(173) 및 제2전극 패드(174)로부터 공급된 전원에 의해 동작하고, 발생된 열은 상기 제1연결 전극(141) 및 제2연결 전극(143)를 통해 전도된 후, 상기 지지 부재(151)의 전 표면을 통해 방열될 수 있다. 상기 지지 부재(151)의 하면은 상기 모듈 기판(170)의 상면으로부터 이격되며, 그 이격된 거리는 상기 본딩 물질(177)의 두께 정도로 이격될 수 있다.
상기 발광 소자(100)의 제1연결 전극(141), 제2연결 전극(143), 및 지지 부재(151)의 하면과 상기 모듈 기판(170)의 상면 사이의 간격은 동일한 간격으로 형성될 수 있다.
상기 모듈 기판(170) 상에는 하나의 발광 소자(100)를 탑재한 구성에 대해 개시하였으나, 복수의 발광 소자(100)를 어레이할 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자(100)는 기판(111)의 제1패턴부(11)와 제2패턴부(12)에 의해 광 추출 효율이 개선될수 있다.
도 12는 제2실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 11을 참조하면, 발광 소자는 제1패턴부(11) 및 제2패턴부(12)를 갖는 기판(111), 제1반도체층(113), 제1도전형 반도체층(115), 활성층(117), 제2도전형 반도체층(119), 전극층(131), 절연층(133), 제1전극(135), 제2전극(137), 제1연결 전극(141), 제2연결 전극(143), 및 지지부재(151)을 포함할 수 있다.
또한 상기 발광 소자는 상기 지지 부재(151)의 반대측 기판(111)의 제2면(S2)에 제2패턴부(12)와, 상기 제2면(S2)에 미세 요철 패턴(13)을 포함한다. 상기 미세 요철 패턴(13)은 상기 제2패턴부(12)의 제2오목부(12B) 또는 제2돌기(12A)의 크기보다는 적은 크기로 형성될 수 있다.
상기 미세 요철 패턴(13)은 상기 제2면(S2)에 상기 제2면(S2)보다 낮은 깊이의 제3오목부들이 서로 이격되어 배치되며, 상기 제3오목부는 상기 제2돌기(12A)의 사이즈에 비해 50% 이상 작은 사이즈로 형성될 수 있으며, 예컨대 상기 제2돌기(12A)의 사이즈에 비해 1/2~1/100 범위의 사이즈로 형성될 수 있다. 상기 제3오목부의 사이즈는 최대 너비, 한 변의 길이, 반지름, 두께 또는 높이 중 적어도 하나일 수 있으며, 이에 대해 한정하지는 않는다. 상기 제3오목부의 깊이 또는 너비의 사이즈는 0.1nm-100nm 범위로 형성되거나, 0.1nm-1㎛ 범위로 형성될 수 있다.
상기 제2패턴부(12)는 입사되는 광의 임계각을 변환시켜 주며, 상기 미세 요철 패턴(13)은 상기 제2패턴부(12)로 입사되는 광과 상기 기판(111) 제2면(S2)으로 입사되는 광의 임계각을 변환시켜 주게 된다. 상기 기판(111)의 상부에 서로 다른 사이즈를 갖는 요철 패턴을 형성해 줌으로써, 입사되는 광의 전반사 비율을 낮추어 광 추출 효율을 개선시켜 줄 수 있다.
상기 미세 요철 패턴(13)의 제3오목부들은 일정한 주기로 형성되거나, 랜덤한 간격 또는 불규칙한 간격으로 형성될 수 있다.
도 13은 제3실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 13을 참조하면, 발광 소자는 제1패턴부(11) 및 제2패턴부(12)를 갖는 기판(111), 제1반도체층(113), 제1도전형 반도체층(115), 활성층(117), 제2도전형 반도체층(119), 전극층(131), 절연층(133), 제1전극(135), 제2전극(137), 제1연결 전극(141), 제2연결 전극(143), 지지부재(152,152A) 및 형광체층(161)을 포함할 수 있다. 또한 상기 기판(111)은 제2면(S2)에 미세 요철 패턴(13)을 포함할 수 있다.
상기 형광체층(161)은 상기 기판(111) 및 상기 발광 구조물(120) 중 적어도 한 표면 위에 접착된 형광 필름이거나 도포된 층일 수 있으며, 단층 또는 다층으로 형성될 수 있다.
상기 형광체층(161)은 상기 기판(111)의 제2면(S2) 위, 상기 기판(111) 및 상기 발광 구조물(120)의 적어도 한 측면에 형성된다. 상기 형광체층(161)의 두께는 1~100,000㎛로 형성될 수 있으며, 다른 예로서 1~10,000㎛의 두께로 형성될 수 있다. 상기 형광체층(161)의 두께는 발광 구조물(120)의 두께 방향의 길이일 수 있다. 상기 형광체층(161)은 발광 구조물(120)의 측면 영역 중에서 제1전극(135)의 형성 영역을 제외한 영역에 형성되고, 형광체층(161)의 양 단부는 발광 구조물(120)의 제2도전형 반도체층(119)의 측면까지 연장되어 배치될 수 있다.
상기 형광체층(161)은 서로 다른 형광체층을 포함할 수 있으며, 상기 서로 다른 형광체층은 제1층은 적색, 황색, 녹색 형광체층 어느 한 형광체층이고, 제2층은 상기 제1층 위에 형성되며 상기 제1층과 다른 형광체층으로 형성될 수 있다. 상기 형광체층(161)은 중첩되지 않는 제1영역과 제2영역에 서로 다른 형광체층을 배치할 수 있다. 상기 형광체층(161)과 상기 발광 구조물의 측면에는 보호를 위한 투광성 수지 재질의 보호층이 더 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 형광체층(161)은 상기 발광 소자의 표면에 직접 접촉되거나, 투광성 수지층이나 접착층에 의해 접착될 수 있으며, 이에 대해 한정하지는 않는다.
상기 기판(111)은 제1면(S1)에 형성된 제1요철 구조의 제1패턴부(11)와, 상기 제2면(S2)에 형성된 제2패턴부(12) 및 미세 요철 패턴(13)을 포함한다. 상기 형광체층(161)은 상기 제2패턴부(12)를 따라 요철 구조로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 기판(111)의 상부를 통해 추출되는 광량을 증가시켜 줄 수 있으며, 이에 따라 상기 형광체층(161)에 의한 색 혼합이 개선될 수 있다.
또한 다른 예로서, 상기 기판(111)의 위 또는 상기 형광체층(161)의 위에는 렌즈가 형성될 수 있으며, 상기 렌즈는 몸체의 중심 축에 대해 전 반사 기울기를 갖는 전 반사면을 갖거나, 오목 및 볼록한 표면 중 적어도 하나를 포함할 수 있다
지지부재(152,152A)는 제1전극(135) 및 제1연결 전극(141)의 둘레에 제1지지부재(152)와, 상기 제1지지 부재(152)와 이격되며 상기 제2전극(137) 및 상기 제2연결 전극(143)의 둘레에 제2지지부재(152)를 포함한다. 상기 제1지지 부재(152)와 제2지지 부재(152A)는 분리 홈(152B)에 의해 서로 분리되므로, 절연성 물질뿐만 아니라, 전도성 물질로 형성될 수 있다. 상기 전도성 재질은 카본(Carbon), 실리콘 카바이드(SiC)와 같은 전도성 물질이거나 금속으로도 형성될 수 있다. 상기 제1지지 부재(152)와 상기 제2지지 부재(152A)가 전도성 재질인 경우, 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 재질과는 다른 재질로 형성될 수 있다.
상기 제1지지 부재(152)와 상기 제2지지 부재(152A)는 도 1의 물질을 사용할 수 있으며, 이에 대해 한정하지는 않는다.
도 15는 도 1의 발광 소자가 탑재된 발광 소자 패키지를 나타낸 도면이다.
도 15를 참조하면, 발광 소자 패키지(200)는 몸체부(211)와, 상기 몸체부(211)에 설치된 제1리드 전극(215) 및 제2리드 전극(217)과, 몰딩 부재(219), 및 발광소자(100)를 포함한다.
상기 몸체부(211)는 고반사 수지 계열(예; PPA), 폴리머 계열, 플라스틱 계열 중에서 선택적으로 사출 성형되거나, 단층 또는 다층의 기판 적층 구조로 형성될 수 있다. 상기 몸체부(211)는 투명한 실리콘 재질로 형성될 수 있다.
상기 몸체부(211)는 상부가 개방된 캐비티(212)를 포함하며, 상기 캐비티(212)의 둘레면은 경사지거나 캐비티 바닥면에 대해 수직하게 형성될 수 있다.
상기 캐비티(212) 내에는 적어도 하나의 리드 전극 예컨대, 2개 이상의 리드 전극이 배치될 수 있다. 상기 캐비티(212)의 바닥에는 제1리드 전극(215) 및 제2리드 전극(217)이 배치되며, 상기 제1리드 전극(215) 및 제2리드 전극(217)은 서로 이격된다.
상기 제1리드 전극(215) 및 제2리드 전극(217) 위에 발광 소자(100)가 플립 방식으로 본딩된다. 즉, 상기 발광 소자(100)의 제1연결 전극(141)은 제1리드 전극(215)에 본딩되며, 상기 제2연결 전극(143)은 제2리드 전극(217)에 본딩된다.
상기 제1리드 전극(215) 및 상기 제2리드 전극(217)의 상면과 상기 발광 소자(100)의 하면 즉, 제1연결 전극(141), 제2연결 전극(143), 및 상기 지지 부재(151)의 하면 사이의 간격은 동일한 간격으로 형성될 수 있다.
상기 발광 소자(100)의 지지 부재(151)는 상기 제1리드 전극(215) 및 상기 제2리드 전극(217) 상에 이격되며, 전 표면을 통해 방열하게 된다.
상기 캐비티(212) 내에는 몰딩 부재(219)가 형성되며, 상기 몰딩 부재(219)는 실리콘 또는 에폭시와 같은 투광성 수지 재질로 형성될 수 있으며, 형광체를 포함할 수 있다.
상기 발광소자(100)의 내부에서 발생된 광은 발광 소자(100)의 상면 및 측면을 통해 대부분의 광이 추출되며, 상기 추출된 광은 상기 몰딩 부재(219)를 통해 외부로 방출될 수 있다. 여기서, 상기 발광 소자(100)의 상면에 도 1과 같이 형성된 제1패턴부(11)와 제2패턴부(12)에 의해 기판의 상면을 통한 광 추출 효율은 더 개선될 수 있다.
상기 발광 소자 패키지(200)는 상기에 개시된 실시 예들의 발광 소자 중 하나 또는 복수로 탑재할 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지는 형광체층을 갖는 다른 실시 예의 발광 소자가 탑재된 경우, 상기 몰딩 부재(219) 내에 별도의 형광체를 첨가하지 않을 수 있으며, 서로 다른 형광체 또는 서로 유사한 컬러를 발광하는 형광체를 첨가할 수 있다.
<조명 시스템>
실시예에 따른 발광 소자 또는 발광 소자 패키지는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광 소자 또는 발광 소자 패키지가 어레이된 구조를 포함한다. 도 16 및 도 17에 도시된 표시 장치, 도 18에 도시된 조명 장치를 포함하고, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.
도 16은 실시 예에 따른 표시 장치의 분해 사시도이다.
도 16을 참조하면, 실시예에 따른 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)와, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.
상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.
상기 도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.
상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.
상기 발광모듈(1031)은 상기 바텀 커버(1011) 내에 적어도 하나가 배치되며, 상기 도광판(1041)의 적어도 한 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 모듈 기판(1033)과 상기에 개시된 실시 예에 따른 발광 소자(100)를 포함하며, 상기 발광 소자(100)는 상기 모듈 기판(1033) 상에 소정 간격으로 어레이될 수 있다. 다른 예로서, 상기 모듈 기판(1033) 위에는 실시 예에 따른 발광 소자 패키지가 어레이될 수 있다.
상기 모듈 기판(1033)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 모듈 기판(1033)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자(100)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 상기 모듈 기판(1033)은 제거될 수 있다. 여기서, 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다.
그리고, 상기 다수의 발광 소자(100)는 상기 모듈 기판(1033) 상에 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자(100)는 상기 도광판(1041)의 적어도 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.
상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 라이트 유닛(1050)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다.
상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
도 17은 실시 예에 따른 표시 장치를 나타낸 도면이다.
도 17을 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광 소자(100)가 어레이된 모듈 기판(1120), 광학 부재(1154), 및 표시 패널(1155)을 포함한다.
상기 모듈 기판(1120)과 상기 발광 소자(100)는 발광 모듈(1160)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1160), 광학 부재(1154)는 라이트 유닛으로 정의될 수 있다. 상기 모듈 기판(1120) 위에는 발광 소자가 플립 방식으로 탑재되어 어레이될 수 있다. 또한 상기 모듈 기판(1120) 상에는 실시 예에 개시된 발광 소자 패키지가 어레이될 수 있다. 상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다.
도 18은 실시 예에 따른 조명 장치의 사시도이다.
도 18을 참조하면, 조명 장치(1500)는 케이스(1510)와, 상기 케이스(1510)에 설치된 발광모듈(1530)과, 상기 케이스(1510)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1520)를 포함할 수 있다.
상기 케이스(1510)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.
상기 발광 모듈(1530)은 모듈 기판(1532)과, 상기 모듈 기판(1532)에 탑재되는 실시 예에 따른 발광소자(100)를 포함할 수 있다. 상기 발광 소자(100)는 복수개가 매트릭스 형태 또는 소정 간격으로 이격되어 어레이될 수 있다. 상기 모듈 기판(1532) 위에는 발광 소자가 플립 방식으로 탑재되거나, 실시 예에 따른 발광 소자 패키지로 어레이될 수 있다.
상기 모듈 기판(1532)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 수지계 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다.
또한, 상기 모듈 기판(1532)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등의 코팅층될 수 있다.
상기 모듈 기판(1532) 상에는 적어도 하나의 발광소자 패키지(200)가 탑재될 수 있다. 상기 발광소자 패키지(200) 각각은 적어도 하나의 LED(LED: Light Emitting Diode) 칩을 포함할 수 있다. 상기 LED 칩은 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, Ultraviolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.
상기 발광모듈(1530)은 색감 및 휘도를 얻기 위해 다양한 발광소자 패키지(200)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.
상기 연결 단자(1520)는 상기 발광모듈(1530)과 전기적으로 연결되어 전원을 공급할 수 있다. 상기 연결 단자(1520)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1520)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.
실시 예에 따른 발광소자 제조방법은, 기판의 제1면 위에 제1패턴부를 형성하는 단계; 상기 기판 위에 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하는 발광 구조물을 형성하는 단계; 상기 제1도전형 반도체층의 일부가 노출되도록 에칭하는 단계; 상기 발광 구조물 위에 전극층을 형성하는 단계; 상기 전극층 및 상기 발광 구조물의 위에 절연층을 형성하는 단계; 상기 제1도전형 반도체층 위에 제1전극 및 상기 전극층 위에 제2전극을 형성하는 단계; 상기 제1전극 위에 제1연결 전극 및 상기 제2전극 위에 제2연결 전극을 형성하는 단계; 및 상기 절연층 위에 형성되어 상기 제1 및 제2연결 전극의 상면 높이로 지지 부재를 형성하는 단계; 상기 지지 부재가 형성되면 상기 기판의 제2면을 에칭하여 제2패턴부를 형성하는 단계를 포함하며, 상기 지지 부재 내에는 세라믹 계열의 열 확산제를 포함한다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
11: 제1패턴부, 11A: 제1돌기, 11B: 제1오목부, 12: 제2패턴부, 12A: 제2돌기, 12B: 제2오목부, 13: 미세 요철 패턴, 100: 발광소자, 111: 기판, 113:제1반도체층, 115:제1도전형 반도체층, 117:활성층, 119:제2도전형 반도체층, 120:발광 구조물, 131:전극층, 133:절연층, 135:제1전극, 137:제2전극, 141:제1연결 전극, 143:제2연결 전극, 151,152,152A: 지지 부재, 170:모듈 기판, 200:발광 소자 패키지

Claims (21)

  1. 제1면과 상기 제1면의 반대측인 제2면을 포함하며 상기 제1면에 복수의 제1돌기 및 상기 복수의 제1돌기 사이에 제1오목부를 갖는 제1패턴부를 포함하는 기판;
    상기 기판의 제1면 아래에 배치되는 제1반도체층;
    상기 제1반도체층 아래에 배치되며 제1도전형 반도체층, 제2도전형 반도체층; 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치된 활성층을 포함하는 발광 구조물;
    상기 제1도전형 반도체층 아래에 배치된 제1전극;
    상기 제2도전형 반도체층 아래에 배치된 전극층;
    상기 전극층 아래에 배치된 제2전극;
    상기 제1전극 아래에 배치된 제1연결 전극;
    상기 제2전극 아래에 배치된 제2연결 전극;
    상기 제1전극 및 상기 제1연결전극 둘레에 배치되는 제1지지부재와 상기 제2전극 및 상기 제2연결전극의 둘레에 배치된 제2지지 부재를 포함하는 지지부재; 및
    상기 기판의 제2면 및 양측면과 상기 발광구조물의 양측면에 배치되는 형광체층을 포함하고,
    상기 기판의 제2면은 복수의 제2돌기 및 상기 복수의 제2돌기 사이에 제2오목부를 포함하는 제2패턴부를 포함하며,
    상기 기판의 제2면은 미세 요철패턴을 포함하고,
    상기 제1지지부재와 상기 제2지지부재는 분리홈에 의해 서로 분리되는 발광 소자.
  2. 제 1 항에 있어서,
    상기 제2도전형 반도체층, 상기 전극층, 상기 제1도전형 반도체층 하면 일부와 접촉하며 상기 제2전극 및 상기 제1전극의 측면과 접촉하는 절연층을 포함하는 발광 소자.
  3. 제1항에 있어서,
    상기 형광체층은 서로 중첩되지 않는 제1영역 및 제2영역에 다른 형광체를 포함하는 제1층 및 제2층을 포함하는 발광 소자.
  4. 제3항에 있어서,
    상기 제1돌기와 상기 제2돌기는 상기 발광 구조물의 반대측 방향으로 돌출되며,
    상기 제1돌기와 상기 제2돌기 중 적어도 하나는 반구형 형상을 포함하는 발광 소자.
  5. 제3항에 있어서,
    상기 지지부재는 절연성 물질 또는 전도성 물질로 형성되는 발광 소자.
  6. 제3항에 있어서,
    상기 미세 요철 패턴은 상기 제2돌기보다 작은 크기로 형성되는 발광 소자.
  7. 제1항에 있어서,
    상기 제1돌기의 높이는 상기 제1돌기의 너비보다 작고, 상기 제2돌기의 높이는 상기 제2돌기의 너비보다 작은 발광 소자.
  8. 제1항에 있어서,
    상기 제1돌기의 너비는 인접한 상기 제1돌기 사이의 간격보다 더 넓고,
    상기 제2돌기의 너비는 인접한 상기 제2돌기 사이의 간격보다 넓은 발광 소자.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
KR1020110133255A 2011-12-12 2011-12-12 발광 소자 및 이를 구비한 발광 장치 KR101895297B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110133255A KR101895297B1 (ko) 2011-12-12 2011-12-12 발광 소자 및 이를 구비한 발광 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110133255A KR101895297B1 (ko) 2011-12-12 2011-12-12 발광 소자 및 이를 구비한 발광 장치

Publications (2)

Publication Number Publication Date
KR20130066440A KR20130066440A (ko) 2013-06-20
KR101895297B1 true KR101895297B1 (ko) 2018-09-05

Family

ID=48862716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110133255A KR101895297B1 (ko) 2011-12-12 2011-12-12 발광 소자 및 이를 구비한 발광 장치

Country Status (1)

Country Link
KR (1) KR101895297B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102194804B1 (ko) * 2014-06-09 2020-12-24 엘지이노텍 주식회사 발광 소자
KR102170217B1 (ko) * 2014-07-01 2020-10-26 엘지이노텍 주식회사 발광 소자
CN104538514B (zh) * 2014-12-31 2017-07-11 杭州士兰微电子股份有限公司 倒装led芯片结构及其制作方法
US11271141B2 (en) * 2018-11-26 2022-03-08 Osram Opto Semiconductors Gmbh Light-emitting device with wavelenght conversion layer having quantum dots
CN110600598B (zh) * 2019-08-21 2021-02-05 苏州紫灿科技有限公司 一种双层纳米阵列结构的倒装紫外led及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130285A (zh) * 2010-11-03 2011-07-20 映瑞光电科技(上海)有限公司 发光二极管及其制造方法
JP2011155315A (ja) * 2011-05-20 2011-08-11 Toshiba Corp 発光装置の製造方法
US20110198635A1 (en) * 2007-08-08 2011-08-18 Sang Mook Kim Light Emitting Diode With Metal Piles and Multi-Passivation Layers and Its Manufacturing Method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100568297B1 (ko) * 2004-03-30 2006-04-05 삼성전기주식회사 질화물 반도체 발광 소자 및 그 제조 방법
KR20110093006A (ko) * 2010-02-11 2011-08-18 삼성엘이디 주식회사 질화물 반도체 발광소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110198635A1 (en) * 2007-08-08 2011-08-18 Sang Mook Kim Light Emitting Diode With Metal Piles and Multi-Passivation Layers and Its Manufacturing Method
CN102130285A (zh) * 2010-11-03 2011-07-20 映瑞光电科技(上海)有限公司 发光二极管及其制造方法
JP2011155315A (ja) * 2011-05-20 2011-08-11 Toshiba Corp 発光装置の製造方法

Also Published As

Publication number Publication date
KR20130066440A (ko) 2013-06-20

Similar Documents

Publication Publication Date Title
KR101969334B1 (ko) 발광 소자 및 이를 구비한 발광 장치
US9595640B2 (en) Light emitting device, light emitting device package and light emitting module
US9673366B2 (en) Light emitting device and light emitting apparatus
US20140159095A1 (en) Light emitting device
KR101210028B1 (ko) 발광소자, 발광 모듈 및 발광 소자 제조방법
KR101262509B1 (ko) 발광소자, 발광 모듈 및 발광 소자 제조방법
KR101979942B1 (ko) 발광 소자 패키지 및 이를 구비한 조명 시스템
KR101900276B1 (ko) 발광 소자 및 이를 구비한 발광 장치
KR101940617B1 (ko) 발광 소자 패키지 및 발광 모듈
KR101895297B1 (ko) 발광 소자 및 이를 구비한 발광 장치
KR101858254B1 (ko) 발광소자, 발광 모듈 및 발광 소자 제조방법
KR102175338B1 (ko) 발광소자 패키지
KR101896690B1 (ko) 발광소자 및 발광 소자 패키지
KR101901845B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 모듈
KR101901850B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 모듈
KR101900269B1 (ko) 발광 소자 및 이를 구비한 발광 장치
KR101901839B1 (ko) 발광소자, 발광 소자 패키지 및 발광 모듈
KR102175343B1 (ko) 발광소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant