KR101265329B1 - Thin film transistor and method for fabricating thereof and method for fabricating liquid crystal display device having thereof - Google Patents

Thin film transistor and method for fabricating thereof and method for fabricating liquid crystal display device having thereof Download PDF

Info

Publication number
KR101265329B1
KR101265329B1 KR1020060058357A KR20060058357A KR101265329B1 KR 101265329 B1 KR101265329 B1 KR 101265329B1 KR 1020060058357 A KR1020060058357 A KR 1020060058357A KR 20060058357 A KR20060058357 A KR 20060058357A KR 101265329 B1 KR101265329 B1 KR 101265329B1
Authority
KR
South Korea
Prior art keywords
forming
layer
substrate
ohmic contact
film
Prior art date
Application number
KR1020060058357A
Other languages
Korean (ko)
Other versions
KR20080000691A (en
Inventor
채기성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060058357A priority Critical patent/KR101265329B1/en
Publication of KR20080000691A publication Critical patent/KR20080000691A/en
Application granted granted Critical
Publication of KR101265329B1 publication Critical patent/KR101265329B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 박막 트랜지스터에 관한 것으로, 특히 박막 트랜지스터의 채널층 결정화와 오믹 콘택 영역 형성을 동시에 진행하여 공정을 단순화시킨 박막 트랜지스터, 그 제조방법 및 이를 구비한 액정표시장치 제조방법을 개시한다. 개시된 본 발명의 박막트랜지스터 제조방법은, 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 기판의 전면에 게이트 절연막을 형성하고, 계속해서 액상 실리콘막을 형성하는 단계; 상기 액상 실리콘 상의 채널 영역에 포토레지스트패턴을 형성하는 단계; 상기 포토레지스트패턴이 형성된 기판의 전면에 도전막을 형성하는 단계; 상기 포토레지스트패턴을 제거하여 채널 영역을 노출시키는 리프트 오프 공정을 진행하는 단계; 상기 채널 영역에 오믹콘택층과 채널층을 동시에 형성하는 단계; 및 상기 오믹콘택층과 채널층이 형성된 기판 상에 금속막을 형성한 다음, 식각하여 소스/드레인 전극을 형성하는 단계를 포함한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor, and more particularly, to a thin film transistor, a method of manufacturing the same, and a method of manufacturing a liquid crystal display device having the same, by simultaneously performing channel layer crystallization and ohmic contact region formation of the thin film transistor. The disclosed method of manufacturing a thin film transistor includes forming a gate electrode on a substrate; Forming a gate insulating film on the entire surface of the substrate on which the gate electrode is formed, and subsequently forming a liquid silicon film; Forming a photoresist pattern in the channel region on the liquid silicon; Forming a conductive film on an entire surface of the substrate on which the photoresist pattern is formed; Performing a lift-off process of removing the photoresist pattern to expose a channel region; Simultaneously forming an ohmic contact layer and a channel layer in the channel region; And forming a metal film on the substrate on which the ohmic contact layer and the channel layer are formed, and then etching to form a source / drain electrode.

본 발명은 액상실리콘을 이용하여 액정표시장치의 박막 트랜지스터의 채널층과 오믹 콘택층을 동시에 형성하여 제조 공정을 단순화되고, 생산 단가를 줄일 수 있는 효과가 있다. The present invention has the effect of simplifying the manufacturing process and reducing the production cost by simultaneously forming the channel layer and the ohmic contact layer of the thin film transistor of the liquid crystal display using liquid silicon.

액상 실리콘, 박막 트랜지스터, 액정표시장치, PSG, 확산 Liquid Silicon, Thin Film Transistor, Liquid Crystal Display, PSG, Diffusion

Description

박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치 제조방법{THIN FILM TRANSISTOR AND METHOD FOR FABRICATING THEREOF AND METHOD FOR FABRICATING LIQUID CRYSTAL DISPLAY DEVICE HAVING THEREOF}Thin film transistor, method for manufacturing same, and method for manufacturing liquid crystal display device having the same

도 1은 종래 기술에 따라 제조한 박막 트랜지스터를 도시한 단면도이다.1 is a cross-sectional view showing a thin film transistor manufactured according to the prior art.

도 2a 내지 도 2h는 본 발명에 따른 박막 트랜지스터 제조공정을 도시한 단면도이다.2A to 2H are cross-sectional views illustrating a thin film transistor manufacturing process according to the present invention.

도 3은 본 발명에 따른 액정표시장치의 화소 구조를 도시한 평면도이다.3 is a plan view illustrating a pixel structure of a liquid crystal display according to the present invention.

도 4a 내지 도 4g는 상기 도 3의 Ⅰ-Ⅰ'선을 따라 액정표시장치 제조공정을 도시한 단면도이다.4A to 4G are cross-sectional views illustrating a process of manufacturing a liquid crystal display device along the line II ′ of FIG. 3.

*도면의 주요 부분에 대한 부호의 설명*Description of the Related Art [0002]

100: 절연기판 102: 게이트 절연막100: insulating substrate 102: gate insulating film

103: 액상 실리콘 103a: 실리콘막103: liquid silicon 103a: silicon film

106: 도전막 170: 포토레지스트패턴106: conductive film 170: photoresist pattern

107a: 채널층 107b: 오믹 콘택층107a: channel layer 107b: ohmic contact layer

110a: 소스 전극 110b: 드레인 전극110a: source electrode 110b: drain electrode

206: 제 1 스토리지 전극 207: 제 2 스토리지 전극206: first storage electrode 207: second storage electrode

본 발명은 박막 트랜지스터에 관한 것으로, 특히 박막 트랜지스터의 채널층 결정화와 오믹 콘택 영역 형성을 동시에 진행하여 공정을 단순화시킨 박막 트랜지스터, 그 제조방법 및 이를 구비한 액정표시장치 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to thin film transistors, and more particularly, to a thin film transistor that simplifies the process by simultaneously performing channel layer crystallization and ohmic contact region formation of a thin film transistor, a method of manufacturing the same, and a method of manufacturing a liquid crystal display device having the same.

영상기기로서 그 응용의 폭이 넓은 액티브 매트릭스 액정표시장치는 주로 박막트랜지스터를 스위칭소자로 이용한다. 상기 박막트랜지스터(TFT:Thin Film Transistor)의 반도체층은 비정질실리콘층을 이용하는데, 소규모 TFT LCD의 제작에는 유리하지만, 이동도가 낮다는 단점 때문에 대화면 TFT LCD의 제조에는 적용하기 곤란하다.As an imaging device, an active matrix liquid crystal display device having a wide range of applications mainly uses a thin film transistor as a switching element. The semiconductor layer of the thin film transistor (TFT) uses an amorphous silicon layer, which is advantageous for manufacturing a small-size TFT LCD, but is difficult to apply to manufacturing a large-screen TFT LCD due to its low mobility.

그래서, 최근에는 이동도가 우수한 폴리실리콘층을 반도체층으로 이용하는 폴리실리콘 TFT의 연구가 활발하며, 이러한 폴리실리콘 TFT는 대화면 TFT LCD의 제작에 용이하게 적용시킬 수 있음은 물론, TFT 어레이 기판에 구동 드라이브 IC를 함께 집적시킬 수 있기 때문에 집적도 및 가격 경쟁력이 우수한 장점이 있다.Therefore, in recent years, research on polysilicon TFTs using a polysilicon layer having excellent mobility as a semiconductor layer has been actively conducted. Such a polysilicon TFT can be easily applied to fabrication of a large-screen TFT LCD, and of course, driven on a TFT array substrate. Drive ICs can be integrated together, providing an integrated density and competitive price.

폴리실리콘층을 형성하기 위한 방법으로는, 폴리실리콘을 직접 증착하는 방 법과, 비정질 실리콘을 증착한 후 폴리실리콘으로 결정화하는 방법이 있는데, 통상 기판 상에 비정질실리콘층을 형성한 후, 결정화 공정을 실시하여 상기 비정질실리콘층을 폴리실리콘층으로 전환시키는 후자의 방법이 이용된다.As a method for forming a polysilicon layer, there are a method of directly depositing polysilicon and a method of depositing amorphous silicon and then crystallizing it with polysilicon. After forming an amorphous silicon layer on a substrate, a crystallization process is generally performed. The latter method is used to carry out and convert the amorphous silicon layer into a polysilicon layer.

한편, 상기 폴리실리콘 박막트랜지스터는 게이트 전극, 액티브층, 소스/드레인 전극으로 구성되는데, 상기 패턴들은 절연막에 의해 선택적으로 절연되어 독립 적으로 동작한다.Meanwhile, the polysilicon thin film transistor is composed of a gate electrode, an active layer, and a source / drain electrode, and the patterns are selectively insulated by an insulating film to operate independently.

상기 절연막으로는 취급특성이 우수하고 금속과의 밀착성이 우수하며 절연 내압이 높은 실리콘질화물(SiNx) 또는 실리콘산화물(SiOx) 등의 무기절연막을 주로 사용한다.As the insulating film, an inorganic insulating film such as silicon nitride (SiNx) or silicon oxide (SiOx) having excellent handling characteristics, good adhesion to metal, and high dielectric breakdown voltage is mainly used.

도 1은 종래 기술에 따라 제조한 박막 트랜지스터를 도시한 단면도이다.1 is a cross-sectional view showing a thin film transistor manufactured according to the prior art.

도 1에 도시된 바와 같이, 박막 트랜지스터는 기판(10) 상에 절연막으로된 버퍼층(2)을 형성한 다음, 상기 버퍼층(2) 상에 아몰퍼스 실리콘(a-Si)층을 형성한다.As shown in FIG. 1, a thin film transistor forms a buffer layer 2 as an insulating film on a substrate 10, and then forms an amorphous silicon (a-Si) layer on the buffer layer 2.

상기 버퍼층(2)을 구성하는 절연막은 사이렌(SiH4) 가스를 사용하는 PECVD(Plasma-Enhanced CVD), LPCVD(Low-Pressure CVD), Sputter 등의 방법을 이용하여 300 - 400 ℃ 에서 균일하게 증착하여 형성한다. 이때, 기판(10) 상에 형성된 버퍼층(2)은 실리콘질화물(SiNx) 또는 실리콘산화물(SiOx) 등의 무기절연막이다.The insulating film constituting the buffer layer 2 is uniformly deposited at 300-400 ° C. using a method such as plasma-enhanced CVD (PECVD), low-pressure CVD (LPCVD), or sputtering using a siren (SiH 4) gas. Form. In this case, the buffer layer 2 formed on the substrate 10 is an inorganic insulating film such as silicon nitride (SiNx) or silicon oxide (SiOx).

상기와 같이, 버퍼층(2) 상에 아몰퍼스 실리콘(a-Si)으로된 비정질실리콘층이 형성되면, 상기 비정질실리콘층에 엑시머 레이저(Excimer Laser)를 이용한 어닐링(Annealing)공정을 수행하여 폴리실리콘층으로 결정화한 뒤, 상기 폴리실리콘층을 패터닝하여 채널층(4)을 형성한다.As described above, when an amorphous silicon layer made of amorphous silicon (a-Si) is formed on the buffer layer 2, the polysilicon layer is formed by performing an annealing process using an excimer laser on the amorphous silicon layer. After crystallization, the polysilicon layer is patterned to form a channel layer 4.

이후, 상기 채널층(3)을 포함한 기판(10)의 전면에 실리콘질화물(SiNx) 또는 실리콘산화물(SiOx) 등의 무기절연막을 증착하여 게이트 절연막(5)을 형성한다.Thereafter, an inorganic insulating film such as silicon nitride (SiNx) or silicon oxide (SiOx) is deposited on the entire surface of the substrate 10 including the channel layer 3 to form the gate insulating film 5.

그런 다음, 상기 게이트 절연막(5) 상의 전면에 알루미늄(Al) 또는 Al합금 등의 도전물질을 증착하고 사진식각(photolithography) 방법으로 패터닝하여, 상기 채널층(4) 상부의 소정 부위에 게이트 전극(1)을 형성하고, 상기 게이트 전극(1)을 마스크로 하여 N형 불순물을 이온 주입하여 상기 채널층(4)에 오믹콘택층(6)을 형성한다.Thereafter, a conductive material such as aluminum (Al) or Al alloy is deposited on the entire surface of the gate insulating layer 5 and patterned by photolithography to form a gate electrode (or a gate electrode) on a predetermined portion above the channel layer 4. 1) and N-type impurities are ion implanted using the gate electrode 1 as a mask to form an ohmic contact layer 6 in the channel layer 4.

이때, 상기 이온주입 영역은 소스/드레인 전극(9a,9b)이 형성되는 영역이고, 상기 게이트 전극(1)에 의해 마스킹되어 불순물이 주입되지 않은 채널층(4)은 채널영역이 된다.In this case, the ion implantation region is a region where the source / drain electrodes 9a and 9b are formed, and the channel layer 4 which is masked by the gate electrode 1 and where impurities are not implanted becomes a channel region.

그런 다음, 상기 게이트 전극(1)이 형성된 기판(10)의 전면에 실리콘질화물 또는 실리콘산화물 등의 무기절연막을 증착하여 층간절연막(7)을 형성한다. 증착방법은 게이트 절연막(5)의 증착방법과 동일하다. 계속하여, 상기 층간절연막(7)이 형성된 기판(10)의 전면에 사진식각 공정을 이용하여 소스/드레인 전극(9a, 9b)에 형성된 층간절연막(7)과 게이트 절연막(5)을 식각하여 콘택홀을 형성한다.Then, an interlayer insulating film 7 is formed by depositing an inorganic insulating film such as silicon nitride or silicon oxide on the entire surface of the substrate 10 on which the gate electrode 1 is formed. The deposition method is the same as that of the gate insulating film 5. Subsequently, the interlayer insulating film 7 formed on the source / drain electrodes 9a and 9b and the gate insulating film 5 are etched by using a photolithography process on the entire surface of the substrate 10 on which the interlayer insulating film 7 is formed. Form a hole.

상기 콘택홀이 형성된 기판(10) 상에 금속막을 형성한 다음, 식각하여 소스/드레인 전극(9a, 9b)을 형성하여 폴리실리콘 박막 트랜지스터를 완성한다.A metal film is formed on the substrate 10 on which the contact hole is formed, and then etched to form source / drain electrodes 9a and 9b to complete the polysilicon thin film transistor.

그러나, 상기와 같은 박막 트랜지스터 제조공정은 여러번의 마스크 공정을 진행하여 형성하기 때문에 제조 공정이 복잡한 단점이 있다.However, the thin film transistor manufacturing process as described above has a disadvantage in that the manufacturing process is complicated because it is formed through a plurality of mask processes.

특히, 박막 트랜지스터의 채널층과 이온주입공정에 의해 형성되는 오믹 콘택층을 각각 독립된 공정으로 진행하기 때문에 제조 공정이 복잡하고 제조 단가가 높아지는 문제가 있다.In particular, since the ohmic contact layer formed by the channel layer and the ion implantation process of the thin film transistor are performed in separate processes, the manufacturing process is complicated and the manufacturing cost increases.

본 발명은, 액상실리콘을 이용하여 박막 트랜지스터의 채널층과 오믹콘택층 을 동시에 형성하여 제조 공정을 단순화한 박막 트랜지스터 및 그 제조방법을 제공함에 그 목적이 있다.It is an object of the present invention to provide a thin film transistor and a method of manufacturing the same, which simplify the manufacturing process by simultaneously forming a channel layer and an ohmic contact layer of a thin film transistor using liquid silicon.

또한, 본 발명은 액상실리콘을 이용하여 액정표시장치의 박막 트랜지스터의 채널층과 오믹 콘택층을 동시에 형성하여 제조 공정을 단순화되고, 생산 단가를 줄일 수 있는 액정표시장치 제조방법을 제공함에 그 목적이 있다.In addition, an object of the present invention is to provide a liquid crystal display device manufacturing method which can simplify the manufacturing process and reduce the production cost by simultaneously forming the channel layer and the ohmic contact layer of the thin film transistor of the liquid crystal display using liquid silicon. have.

상기한 목적을 달성하기 위한, 본 발명에 따른 박막 트랜지스터는,In order to achieve the above object, a thin film transistor according to the present invention,

게이트 전극;A gate electrode;

상기 게이트 전극 상에 형성된 게이트 절연막;A gate insulating film formed on the gate electrode;

상기 게이트 전극에 대응되는 게이트 절연막 상에 형성된 채널층과, 상기 채널층 양측에 형성된 오믹콘택층; 및A channel layer formed on the gate insulating layer corresponding to the gate electrode, and an ohmic contact layer formed on both sides of the channel layer; And

상기 오믹콘택층과 콘택되면서, 오믹콘택층의 전영역을 커버하며 형성된 소스/드레인 전극을 포함한다.A source / drain electrode is formed to be in contact with the ohmic contact layer and cover the entire area of the ohmic contact layer.

본 발명의 다른 실시예에 의한 박막 트랜지스터 제조방법은,According to another embodiment of the present invention, a thin film transistor manufacturing method includes

기판 상에 게이트 전극을 형성하는 단계;Forming a gate electrode on the substrate;

상기 게이트 전극이 형성된 기판의 전면에 게이트 절연막을 형성하고, 계속해서 액상 실리콘막을 형성하는 단계; Forming a gate insulating film on the entire surface of the substrate on which the gate electrode is formed, and subsequently forming a liquid silicon film;

상기 액상 실리콘 상의 채널 영역에 포토레지스트패턴을 형성하는 단계;Forming a photoresist pattern in the channel region on the liquid silicon;

상기 포토레지스트패턴이 형성된 기판의 전면에 도전막을 형성하는 단계;Forming a conductive film on an entire surface of the substrate on which the photoresist pattern is formed;

상기 포토레지스트패턴을 제거하여 채널 영역을 노출시키는 리프트 오프 공 정을 진행하는 단계;Removing the photoresist pattern to perform a lift off process exposing the channel region;

상기 채널 영역에 오믹콘택층과 채널층을 동시에 형성하는 단계; 및Simultaneously forming an ohmic contact layer and a channel layer in the channel region; And

상기 오믹콘택층과 채널층이 형성된 기판 상에 금속막을 형성한 다음, 식각하여 소스/드레인 전극을 형성하는 단계를 포함한다.And forming a metal film on the substrate on which the ohmic contact layer and the channel layer are formed, and then etching to form a source / drain electrode.

본 발명의 또 다른 실시예에 의한 액정표시장치 제조방법은,According to still another embodiment of the present invention, a method of manufacturing a liquid crystal display device is provided.

기판 상에 게이트 전극, 게이트 배선을 형성하는 단계;Forming a gate electrode and a gate wiring on the substrate;

상기 게이트 전극이 형성된 기판의 전면에 게이트 절연막을 형성하고, 계속해서 액상 실리콘막을 형성하는 단계; Forming a gate insulating film on the entire surface of the substrate on which the gate electrode is formed, and subsequently forming a liquid silicon film;

상기 액상 실리콘 상의 채널 영역에 포토레지스트패턴을 형성하는 단계;Forming a photoresist pattern in the channel region on the liquid silicon;

상기 포토레지스트패턴이 형성된 기판의 전면에 도전막을 형성하는 단계;Forming a conductive film on an entire surface of the substrate on which the photoresist pattern is formed;

상기 포토레지스트패턴을 제거하여 채널 영역을 노출시키는 리프트 오프 공정을 진행하는 단계;Performing a lift-off process of removing the photoresist pattern to expose a channel region;

상기 채널 영역에 오믹콘택층과 채널층을 동시에 형성하는 단계; 및Simultaneously forming an ohmic contact layer and a channel layer in the channel region; And

상기 오믹콘택층과 채널층이 형성된 기판 상에 금속막을 형성한 다음, 식각하여 소스/드레인 전극 및 데이터 배선을 형성하는 단계;Forming a metal film on the substrate on which the ohmic contact layer and the channel layer are formed and then etching to form source / drain electrodes and data lines;

상기 소스/드레인이 형성된 기판 상에 보호막을 형성하는 단계; 및Forming a protective film on the substrate on which the source / drain is formed; And

상기 보호막 상에 투명금속막을 형성한 다음, 화소전극을 형성하는 단계를 포함한다.And forming a pixel electrode on the passivation layer, and then forming a pixel electrode.

본 발명에 의하면, 액상실리콘을 이용하여 박막 트랜지스터의 채널층과 오믹콘택층을 동시에 형성하여 제조 공정을 단순화하였다.According to the present invention, the liquid crystal silicon is used to simultaneously form the channel layer and the ohmic contact layer of the thin film transistor to simplify the manufacturing process.

또한, 본 발명은 액상실리콘을 이용하여 액정표시장치의 박막 트랜지스터의 채널층과 오믹 콘택층을 동시에 형성하여 제조 공정을 단순화되고, 생산 단가를 줄였다.In addition, the present invention simplifies the manufacturing process and reduces the production cost by simultaneously forming the channel layer and the ohmic contact layer of the thin film transistor of the liquid crystal display using liquid silicon.

이하, 첨부한 도면에 의거하여 본 발명의 실시 예를 자세히 설명하도록 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2h는 본 발명에 따른 박막 트랜지스터 제조공정을 도시한 단면도이다.2A to 2H are cross-sectional views illustrating a thin film transistor manufacturing process according to the present invention.

도 2a 및 도 2b에 도시한 바와 같이, 투명성 절연기판(100) 상에 금속막을 증착하고, 식각하여 게이트 전극(101)을 형성하고, 상기 게이트 전극(101)이 형성된 절연기판(100) 상에 게이트 절연막(102)을 형성한다. 상기 게이트 절연막(102)은 실리콘질화물(SiNx) 또는 실리콘산화물(SiOx) 등의 무기절연막이다.2A and 2B, a metal film is deposited on the transparent insulating substrate 100 and etched to form a gate electrode 101, and on the insulating substrate 100 on which the gate electrode 101 is formed. The gate insulating film 102 is formed. The gate insulating layer 102 is an inorganic insulating layer such as silicon nitride (SiNx) or silicon oxide (SiOx).

그런 다음, 상기 게이트 절연막(102)이 형성된 절연기판(100)의 전면에 액상 실리콘막(103)을 형성한다. 상기 액상 실리콘막(103)은 Si5H10(CyclopentaSilane) 과 같은 실리콘을 사용한다.Then, the liquid silicon film 103 is formed on the entire surface of the insulating substrate 100 on which the gate insulating film 102 is formed. The liquid silicon film 103 uses silicon such as Si 5 H 10 (CyclopentaSilane).

상기와 같이 절연기판(100) 상에 액상 실리콘막(103)이 형성되면, 열처리 공정에 따라 액상 실리콘막(103)에 포함된 솔벤트 등을 제거하여 실리콘막을 형성할 수 있도록 한다.When the liquid silicon film 103 is formed on the insulating substrate 100 as described above, the silicon film may be formed by removing the solvent included in the liquid silicon film 103 according to the heat treatment process.

상기와 같이 액상 실리콘막(103)에 대한 열처리 공정이 완료되면, 도 2c에 도시한 바와 같이, 절연기판(100)의 전면에 포토레지스트를 도포하고 노광 및 현상 하여 상기 게이트 전극(101)에 대응되는 상기 실리콘막(103a) 상에 포토레지스트패턴(170)을 형성한다.When the heat treatment process for the liquid silicon film 103 is completed as described above, as shown in FIG. 2C, a photoresist is applied to the entire surface of the insulating substrate 100, exposed and developed to correspond to the gate electrode 101. The photoresist pattern 170 is formed on the silicon film 103a.

즉, 박막 트랜지스터의 채널층이 형성될 영역에 포토레지스트패턴(170)을 형성한다.That is, the photoresist pattern 170 is formed in the region where the channel layer of the thin film transistor is to be formed.

이때, 상기 포토레지스트패턴(170)을 형성하는 방법은 상기 절연기판(100) 상에 형성된 게이트 전극(101)을 노광 마스크로 사용하여 노광 공정을 진행한다.(back exposure)In this case, in the method of forming the photoresist pattern 170, an exposure process is performed using the gate electrode 101 formed on the insulating substrate 100 as an exposure mask.

그런 다음, 도 2d에 도시한 바와 같이, 포토레지스트패턴(170)이 형성된 절연기판(100)의 전면에 도전막(106)을 형성한다.Then, as illustrated in FIG. 2D, the conductive film 106 is formed on the entire surface of the insulating substrate 100 on which the photoresist pattern 170 is formed.

상기 도전막(106)은 박막 트랜지스터의 소스/드레인 전극과 채널층 영역을 전기적으로 콘택시키기 위한 오믹 콘택층 역할을 하는 전기적 도전막이다.The conductive layer 106 is an electrical conductive layer serving as an ohmic contact layer for electrically contacting the source / drain electrodes and the channel layer region of the thin film transistor.

상기 도전막(106)으로 사용가능한 것은 PSG(Phospher-Silicate-Glass), 또는 ITO 금속, N+ 또는 P+로 도핑된 비정질 실리콘막이 있다.Usable as the conductive film 106 include PSG (Phospher-Silicate-Glass), or an amorphous silicon film doped with ITO metal, N + or P + .

상기와 같이 절연기판(100) 상에 도전막(106)이 형성되면, 도 2e에 도시한 바와 같이, 포토레지스트패턴을 제거하기 위한 리프트 오프(lift-off) 공정을 진행한다.When the conductive film 106 is formed on the insulating substrate 100 as described above, as shown in FIG. 2E, a lift-off process is performed to remove the photoresist pattern.

따라서, 리프트 오프 공정에서 포토레지스트패턴이 제거되면 상기 포토레지스트패턴 상에 형성된 도전막(106)이 함께 제거되어 게이트 전극(101) 상부의 실리콘막(103a)이 외부로 노출된다.Therefore, when the photoresist pattern is removed in the lift-off process, the conductive layer 106 formed on the photoresist pattern is also removed to expose the silicon layer 103a on the gate electrode 101 to the outside.

즉, 상기 실리콘막(103a) 상에는 채널층이 형성될 영역을 이외에 도전막(106a)이 형성된다.That is, the conductive film 106a is formed on the silicon film 103a in addition to the region where the channel layer is to be formed.

그런 다음, 도 2f에 도시한 바와 같이, 절연기판(100)을 레이저에 의한 어닐링 공정과 콘택층 형성 공정을 진행하면, 상기 도전막(106a)이 실리콘막(106a)에 수직으로 확산되어 오믹콘택층(107b)을 형성하고, 도전막이 형성되지 않은 실리콘막 영역에서는 레이저에 의한 어닐링으로 폴리 실리콘으로 결정화되어 채널층(107a)이 형성된다.Then, as shown in FIG. 2F, when the insulating substrate 100 is subjected to an annealing process using a laser and a contact layer forming process, the conductive film 106a is diffused perpendicularly to the silicon film 106a to form an ohmic contact. In the silicon film region where the layer 107b is formed and no conductive film is formed, the channel layer 107a is formed by crystallization of polysilicon by annealing with a laser.

즉, 본 발명에서는 마스크 공정을 사용하지 않고, 박막 트랜지스터의 채널층과 오믹 콘택층을 동시에 형성할 수 있는 이점이 있다.That is, the present invention has the advantage of simultaneously forming a channel layer and an ohmic contact layer of a thin film transistor without using a mask process.

상기 어닐링 공정과 콘택층 형성 공정은 온도 200~800℃ 범위(보통 540℃ 정도)로 기판을 가열하고, 파장 308 nm와 에너지량은 345mJ/cm2의 레이저를 조사하여 진행한다.In the annealing process and the contact layer forming process, the substrate is heated to a temperature in the range of 200 to 800 ° C. (usually about 540 ° C.), and the wavelength 308 nm and the amount of energy are performed by irradiation with a laser of 345 mJ / cm 2.

상기와 같이 채널층(107a)과 오믹 콘택층(107b)이 절연기판(100) 상에 형성되면, 도 2g와 도 2h에 도시한 바와 같이, 절연기판(100)의 전면에 금속막을 형성하고, 마스크 공정과 식각 공정을 진행하여 소스/드레인 전극(110a, 110b)을 형성한다.When the channel layer 107a and the ohmic contact layer 107b are formed on the insulating substrate 100 as described above, as shown in FIGS. 2G and 2H, a metal film is formed on the entire surface of the insulating substrate 100. The mask process and the etching process are performed to form the source / drain electrodes 110a and 110b.

따라서, 상기 소스 전극(110a)과 드레인 전극(110b)은 오믹 콘택층(107b) 상에 형성되어 박막 트랜지스터가 완성된다.Thus, the source electrode 110a and the drain electrode 110b are formed on the ohmic contact layer 107b to complete the thin film transistor.

상기와 같이, 박막 트랜지스터가 완성되면 추가적으로 절연기판(100) 상에 보호막(절연막)을 형성하고, 상기 소스/드레인 전극(110a, 110b)을 외부로 노출하 는 콘택홀 공정을 진행한다.As described above, when the thin film transistor is completed, a protective film (insulating film) is additionally formed on the insulating substrate 100, and the contact hole process of exposing the source / drain electrodes 110a and 110b to the outside is performed.

그런 다음, 금속막을 절연기판 (100) 상에 증착하고 패터닝하여 상기 소스/드레인 전극(110a, 110b)과 전기적으로 콘택되는 전원단자를 형성할 수 있다.Then, a metal film may be deposited and patterned on the insulating substrate 100 to form a power terminal electrically contacting the source / drain electrodes 110a and 110b.

본 발명의 박막 트랜지스터에서는 채널층과 오믹 콘택층으로 구성된 액티브층을 마스크를 사용하지 않고 동시에 형성할 수 있는 이점이 있다.In the thin film transistor of the present invention, an active layer composed of a channel layer and an ohmic contact layer can be formed simultaneously without using a mask.

또한, 본 발명은 PECVD에 의한 증착 공정 없이 채널층을 형성할 수 있으므로, 공정 부담을 줄인 이점이 있다.In addition, the present invention can form a channel layer without a deposition process by PECVD, there is an advantage of reducing the process burden.

도 3은 본 발명에 따른 액정표시장치의 화소 구조를 도시한 평면도이다.3 is a plan view illustrating a pixel structure of a liquid crystal display according to the present invention.

도 3에 도시한 바와 같이, 구동신호를 인가하는 게이트 배선(201)과 데이터 신호를 인가하는 데이터 배선(205)이 교차 배열되어 단위 화소 영역을 정의하고, 상기 게이트 배선(201)과 데이터 배선(205)이 교차되는 영역에는 스위칭 소자인 박막 트랜지스터(TFT)가 배치되어 있다.As shown in FIG. 3, the gate wiring 201 for applying the driving signal and the data wiring 205 for applying the data signal are alternately arranged to define a unit pixel area, and the gate wiring 201 and the data wiring ( A thin film transistor (TFT), which is a switching element, is disposed in an area where 205 intersects.

상기 단위 화소 영역에는 상기 게이트 배선(201)과 평행하면서, 상기 데이터 배선(205)과 교차하는 제 1 공통 배선(203)이 형성되어 있고, 상기 제 1 공통 배선(203)의 양측으로부터 분기된 제 1 공통 전극(203a)은 상기 데이터 배선(205)과 평행한 방향으로 형성되어 있다.A first common wiring 203 is formed in the unit pixel region in parallel with the gate wiring 201 and intersects with the data wiring 205, and is branched from both sides of the first common wiring 203. One common electrode 203a is formed in a direction parallel to the data line 205.

여기서, 상기 데이터 배선(205), 제 1 공통 전극(203a)은 시야각 확보를 위하여 소정의 각도로 절곡된 구조(꺽임구조)로 형성되어 있다.Here, the data line 205 and the first common electrode 203a are formed in a structure (bent structure) bent at a predetermined angle to secure a viewing angle.

또한, 상기 게이트 배선(201) 및 게이트 전극(201a)에 인접한 영역에는 제 1 스토리지 전극(206)이 형성되어 있는데, 상기 제 1 스토리지 전극(206)은 상기 제 1 공통 전극(203a)과 연결되어 있다.In addition, a first storage electrode 206 is formed in an area adjacent to the gate wiring 201 and the gate electrode 201a, and the first storage electrode 206 is connected to the first common electrode 203a. have.

따라서, 상기 제 1 공통 배선(203), 제 1 공통 전극(203a) 및 제 1 스토리지 전극(206)과 함께 일체로 형성된 폐루프 구조를 하고 있다.Therefore, a closed loop structure is formed integrally with the first common wiring 203, the first common electrode 203a, and the first storage electrode 206.

상기 제 2 공통 배선(213)은 단위 화소 영역에 형성된 상기 제 1 공통 배선(203)의 중심 영역에 오버랩되도록 형성되면서, 상기 제 1 공통 배선(203)과 전기적으로 연결되어 있다.The second common line 213 is formed to overlap the center area of the first common line 203 formed in the unit pixel area, and is electrically connected to the first common line 203.

상기 제 2 공통 전극(213a)이 상기 제 2 공통 배선(213)으로부터 단위 화소 영역을 따라 분기되어 있다.The second common electrode 213a is branched from the second common wire 213 along the unit pixel area.

상기 제 2 공통 전극(213a)도 광시야각을 위하여 소정의 각도로 절곡(꺽임구조)되어 상기 제 1 공통 전극(203a) 및 데이터 배선(205)과 평행하게 배치되어 있다.The second common electrode 213a is also bent (folded) at a predetermined angle for a wide viewing angle and disposed in parallel with the first common electrode 203a and the data line 205.

상기 제 1 스토리지 전극(206) 상부에는 스토리지 커패시턴스 형성을 위한 제 2 스토리지 전극(207)이 오버랩되도록 형성되어 있고, 상기 제 2 스토리지 전극(207)으로부터 제 1 화소 전극(207a)과 제 2 화소 전극(207a)이 단위 화소 영역으로 분기되어 있다.The second storage electrode 207 for forming storage capacitance overlaps the first storage electrode 206, and the first pixel electrode 207a and the second pixel electrode are formed from the second storage electrode 207. 207a branches to the unit pixel region.

특히, 상기 제 1 화소 전극(207a)은 상기 제 2 스토리지 전극(207)으로부터 분기되어 단위 화소 영역의 투과 영역에서 상기 제 2 공통 전극(213a)과 교대로 배치된다.In particular, the first pixel electrode 207a is branched from the second storage electrode 207 and alternately disposed with the second common electrode 213a in the transmission region of the unit pixel region.

상기 제 1 화소 전극(207a)도 소정의 각도로 절곡된 구조를 하고 있다.The first pixel electrode 207a is also bent at a predetermined angle.

또한, 상기 제 2 화소 전극(207b)은 상기 제 2 스토리지 전극(207)으로부터 분기되어 상기 제 1 공통 배선(203)으로부터 분기된 제 1 공통 전극(203a) 상부를 따라 오버랩되도록 형성된다.In addition, the second pixel electrode 207b is formed to overlap the upper portion of the first common electrode 203a branched from the second storage electrode 207 and branched from the first common line 203.

즉, 상기 제 1 스토리지 전극(206)과 제 2 스토리지 전극(207) 사이에서 스토리지 커패시턴스를 형성하고, 상기 제 1 공통 전극(203a)과 제 2 화소 전극(207b) 사이에서도 추가적으로 스토리지 커패시턴스를 형성할 수 있도록 하여 스토리지 커패시턴스 용량을 종래보다 크게 확보하였다.That is, a storage capacitance is formed between the first storage electrode 206 and the second storage electrode 207, and an additional storage capacitance is also formed between the first common electrode 203a and the second pixel electrode 207b. The storage capacitance capacity is larger than before.

이와 같이 단위 화소 영역에서의 스토리지 커패시턴스 용량이 커짐에 따라 화면 품위를 개선할 수 있는 이점이 있다.As such, as the storage capacitance in the unit pixel area increases, screen quality can be improved.

또한, 본 발명에서는 박막 트랜지스터의 채널층을 액상 실리콘을 사용함으로써, PECVD에 의한 증착 공정을 진행하지 않아 공정 부담을 줄였다.In addition, in the present invention, the liquid crystal silicon is used as the channel layer of the thin film transistor, thereby reducing the process burden by not performing a deposition process by PECVD.

도 4a 내지 도 4g는 상기 도 3의 Ⅰ-Ⅰ'선을 따라 액정표시장치 제조공정을 도시한 단면도이다.4A to 4G are cross-sectional views illustrating a process of manufacturing a liquid crystal display device along the line II ′ of FIG. 3.

도 4a에 도시한 바와 같이, Ⅰ-Ⅰ' 영역에서는 투명성 절연기판(210) 상에 금속막을 증착하고, 제 1 마스크 공정 단계에 따라 게이트 배선과 게이트 전극(201a), 제 1 공통 배선(미도시: 도 3 참조) 및 제 1 스토리지 전극(206)을 형성한다.As shown in FIG. 4A, a metal film is deposited on the transparent insulating substrate 210 in the region I-I ′, and the gate wiring, the gate electrode 201a, and the first common wiring (not shown) according to the first mask process step. (See FIG. 3) and the first storage electrode 206.

상기에서와 같이 절연기판(210) 상에 게이트 전극(201a), 게이트 배선, 제 1 스토리지 전극(206), 제 1 공통 전극 및 제 1 공통 배선이 형성되면(도 3 참조), 도 4b에 도시한 바와 같이, 절연기판(210)의 전 영역 상에 게이트 절연막(212)과 액상 실리콘막(233)을 형성한다.As described above, when the gate electrode 201a, the gate wiring, the first storage electrode 206, the first common electrode and the first common wiring are formed on the insulating substrate 210 (see FIG. 3), shown in FIG. 4B. As described above, the gate insulating film 212 and the liquid silicon film 233 are formed over the entire region of the insulating substrate 210.

상기 액상 실리콘막(233)은 Si5H10(CyclopentaSilane) 과 같은 실리콘을 사용한다.The liquid silicon film 233 uses silicon such as Si 5 H 10 (CyclopentaSilane).

상기 절연기판(210) 상에 게이트 절연막(112)과 액상 실리콘막(233)이 형성되면, 상기와 같이 절연기판(210) 상에 액상 실리콘막(233)이 형성되면, 열처리를 진행하여 액상 실리콘막(233)에 포함된 솔벤트 등을 제거하여 실리콘막을 형성할 수 있도록 한다. 상기와 같은 열처리로 인하여 최초 액상 실리콘막(233)의 두께보다 얇게 실리콘막이 형성된다.When the gate insulating film 112 and the liquid silicon film 233 are formed on the insulating substrate 210, the liquid silicon film 233 is formed on the insulating substrate 210 as described above. Solvent and the like included in the film 233 may be removed to form a silicon film. Due to the heat treatment as described above, a silicon film is formed thinner than the thickness of the first liquid silicon film 233.

또한, 상기 게이트 절연막(212)은 PECVD 공정에 따라 증착되지만, 액상실리콘막(233)은 절연기판(210) 전면에 도포하여 형성하여 공정 부담을 줄였다.In addition, the gate insulating film 212 is deposited by the PECVD process, but the liquid silicon film 233 is formed on the entire surface of the insulating substrate 210 to reduce the process burden.

상기와 같이 액상 실리콘막(233)에 대한 열처리 공정이 완료되면, 도 4c에 도시한 바와 같이, 절연기판(210)의 전면에 포토레지스트를 도포하고, 마스크 공정에 따라 노광 및 현상하여 상기 게이트 전극(201a)에 대응되는 상기 실리콘막(233a) 상에 포토레지스트패턴(350)을 형성한다.When the heat treatment process for the liquid silicon film 233 is completed as described above, as shown in FIG. 4C, a photoresist is coated on the entire surface of the insulating substrate 210, and the photoresist is exposed and developed according to a mask process to expose the gate electrode. A photoresist pattern 350 is formed on the silicon film 233a corresponding to 201a.

즉, 박막 트랜지스터의 채널층이 형성될 영역에 포토레지스트패턴(350)을 형성한다.That is, the photoresist pattern 350 is formed in the region where the channel layer of the thin film transistor is to be formed.

하지만, 상기 포토레지스트패턴(350)을 형성하는 또 다른 방법은 상기 절연기판(210) 상에 형성된 게이트 전극(201a)을 노광 마스크로 사용하여 노광 공정을 진행하여 형성할 수 있다.(back exposure) 이때에는 채널폭을 고려하도록 게이트 전극을 형성하여야 할 것이다. 또한, 이와 같은 방법을 사용하면 마스크 공정을 사 용하지 않고 포토레지스트패턴을 형성할 수 있는 이점이 있다.However, another method of forming the photoresist pattern 350 may be formed by performing an exposure process using the gate electrode 201a formed on the insulating substrate 210 as an exposure mask. In this case, the gate electrode should be formed to consider the channel width. In addition, the use of such a method has the advantage of forming a photoresist pattern without using a mask process.

상기와 같이, 절연기판(210) 상에 포토레지스트패턴(350)이 형성되면, 절연기판(210)의 전면에 도전막(236)을 형성한다.As described above, when the photoresist pattern 350 is formed on the insulating substrate 210, the conductive film 236 is formed on the entire surface of the insulating substrate 210.

상기 도전막(236)은 박막 트랜지스터의 소스/드레인 전극과 채널층 영역을 전기적으로 콘택시키기 위한 오믹 콘택층 역할을 하는 도전막이다.The conductive layer 236 is a conductive layer serving as an ohmic contact layer for electrically contacting the source / drain electrodes and the channel layer region of the thin film transistor.

상기 도전막(236)으로 사용가능한 것은 PSG(Phospher-Silicate-Glass), 또는 ITO 금속, N+ 또는 P+로 도핑된 비정질 실리콘막이 있다.Usable as the conductive film 236 include PSG (Phospher-Silicate-Glass), or an amorphous silicon film doped with ITO metal, N + or P + .

상기와 같이 절연기판(210) 상에 도전막(236)이 형성되면, 도 4d에 도시한 바와 같이, 포토레지스트패턴을 제거하기 위한 리프트 오프(lift-off) 공정과 어닐링 공정을 진행한다.When the conductive film 236 is formed on the insulating substrate 210 as described above, as shown in FIG. 4D, a lift-off process and an annealing process are performed to remove the photoresist pattern.

상기 리프트 오프 공정으로 포토레지스트패턴을 제거하여 채널층 영역에 도전막(236) 형성되지 않도록 하고, 이후 절연기판(210)을 레이저에 의한 어닐링 공정과 콘택층 형성 공정을 진행하여 상기 도전막(236)이 실리콘막(233a)에 수직 확산되도록 함으로써, 채널층(237a)과 오믹콘택층(237b)을 형성한다. 이때, 도전막이 형성되지 않은 실리콘막 영역에서는 레이저에 의한 어닐링이 이루어지기 때문에 폴리 실리콘으로 결정화되어 채널층(237a)이 형성된다.The photoresist pattern is removed by the lift-off process to prevent the conductive film 236 from being formed in the channel layer region. Then, the insulating substrate 210 is subjected to an annealing process using a laser and a contact layer forming process. ) Is diffused perpendicularly to the silicon film 233a, thereby forming the channel layer 237a and the ohmic contact layer 237b. At this time, in the silicon film region where the conductive film is not formed, since annealing is performed by a laser, the channel layer 237a is formed by crystallization from polysilicon.

즉, 본 발명에서는 액정표시장치에 사용하는 박막 트랜지스터의 채널층과 오믹 콘택층을 동시에 형성할 수 있는 이점이 있다.That is, the present invention has the advantage of simultaneously forming the channel layer and the ohmic contact layer of the thin film transistor used in the liquid crystal display device.

상기 어닐링 공정과 콘택층 형성 공정은 온도 200~800℃ 범위(보통 540℃ 정 도)로 기판을 가열하고, 파장 308 nm와 에너지량은 345mJ/cm2의 레이저를 조사하여 진행한다.In the annealing process and the contact layer forming process, the substrate is heated to a temperature range of 200 to 800 ° C. (usually 540 ° C.), and the wavelength 308 nm and the amount of energy are performed by irradiating a laser of 345 mJ / cm 2.

상기와 같이 채널층(237a)과 오믹 콘택층(237b)이 절연기판(210) 상에 형성되면, 도 4e에 도시한 바와 같이, 절연기판(210)의 전면에 금속막을 형성하고, 마스크 공정과 식각 공정을 진행하여 소스/드레인 전극(217a, 217b) 및 데이터 배선을 형성한다.When the channel layer 237a and the ohmic contact layer 237b are formed on the insulating substrate 210 as described above, as shown in FIG. 4E, a metal film is formed on the entire surface of the insulating substrate 210, and a mask process is performed. The etching process is performed to form source / drain electrodes 217a and 217b and data lines.

따라서, 상기 소스 전극(217a)과 드레인 전극(217b)은 오믹 콘택층(237b) 상에 형성되어 박막 트랜지스터가 완성된다.Thus, the source electrode 217a and the drain electrode 217b are formed on the ohmic contact layer 237b to complete the thin film transistor.

상기와 같이, 소스/드레인 전극(217a, 217b)이 형성되면, 도 4f에 도시한 바와 같이, 절연기판(210) 전면에 보호막(209)을 형성하고, 상기 드레인 전극(217b)의 일부를 노출하는 콘택홀 공정을 진행한다.As described above, when the source / drain electrodes 217a and 217b are formed, as shown in FIG. 4F, a protective film 209 is formed on the entire surface of the insulating substrate 210, and a part of the drain electrode 217b is exposed. The contact hole process is performed.

상기와 같이, 콘택홀 공정이 완료되면, 도 4g에 도시한 바와 같이, 절연기판(210)의 전면에 ITO와 같은 투명금속막을 형성한 다음, 마스크 공정을 진행하여 제 2 스토리지 전극(207)과 제 1 화소 전극(207a)을 형성한다.As described above, when the contact hole process is completed, as shown in FIG. 4G, a transparent metal film such as ITO is formed on the entire surface of the insulating substrate 210, and then a mask process is performed to form the second storage electrode 207. The first pixel electrode 207a is formed.

이때, 도 3에 도시한 제 2 화소전극과 제 2 공통배선 및 제 2 공통전극이 함께 패터닝된다.In this case, the second pixel electrode, the second common wiring, and the second common electrode shown in FIG. 3 are patterned together.

본 발명에서는 박막 트랜지스터의 채널층과 오믹 콘택층을 동시에 형성할 수 있는 이점이 있다.In the present invention, there is an advantage in that the channel layer and the ohmic contact layer of the thin film transistor can be simultaneously formed.

이상에서 자세히 설명된 바와 같이, 본 발명은 액상실리콘을 이용하여 박막 트랜지스터의 채널층과 오믹콘택층을 동시에 형성하여 제조 공정을 단순화한 효과가 있다.As described in detail above, the present invention has the effect of simplifying the manufacturing process by simultaneously forming the channel layer and the ohmic contact layer of the thin film transistor using liquid silicon.

또한, 본 발명은 액상실리콘을 이용하여 액정표시장치의 박막 트랜지스터의 채널층과 오믹 콘택층을 동시에 형성하여 제조 공정을 단순화되고, 생산 단가를 줄인 효과가 있다.In addition, the present invention has the effect of simplifying the manufacturing process and reducing the production cost by simultaneously forming the channel layer and the ohmic contact layer of the thin film transistor of the liquid crystal display using liquid silicon.

또한, 본 발명은 박막 트랜지스터의 채널층과 오믹콘택층을 PECVD 공정에 의하지 않고 형성할 수 있으므로, 공정 부담을 줄인 효과가 있다.In addition, since the channel layer and the ohmic contact layer of the thin film transistor can be formed without the PECVD process, the present invention has an effect of reducing the process burden.

본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.The present invention is not limited to the above-described embodiments, and various changes can be made by those skilled in the art without departing from the gist of the present invention as claimed in the following claims.

Claims (17)

게이트 전극;A gate electrode; 상기 게이트 전극 상에 형성된 게이트 절연막;A gate insulating film formed on the gate electrode; 상기 게이트 전극에 대응되는 게이트 절연막 상에 형성된 채널층과, 상기 채널층 양측에 형성된 오믹콘택층; 및A channel layer formed on the gate insulating layer corresponding to the gate electrode, and an ohmic contact layer formed on both sides of the channel layer; And 상기 오믹콘택층과 콘택되면서, 오믹콘택층의 전영역을 커버하며 형성된 소스/드레인 전극을 포함하고,A source / drain electrode formed in contact with the ohmic contact layer and covering the entire area of the ohmic contact layer; 상기 채널층은 Si5H10(CyclopentaSilane)을 포함하는 실리콘막인 것을 특징으로 하는 박막 트랜지스터. The channel layer is a thin film transistor, characterized in that the silicon film containing Si 5 H 10 (CyclopentaSilane). 제 1 항에 있어서, 상기 오믹콘택층은 Si5H10(CyclopentaSilane)을 포함하는 실리콘막 상에 적층된 도전막이 확산되어 형성되는 것을 특징으로 하는 박막 트랜지스터.The thin film transistor of claim 1, wherein the ohmic contact layer is formed by diffusing a conductive film stacked on a silicon film including Si 5 H 10 (CyclopentaSilane). 제 2 항에 있어서, 상기 도전막은 PSG(Phospher-Silicate-Glass), 또는 ITO 금속, N+ 또는 P+로 도핑된 비정질 실리콘막중 어느 하나를 포함하여 형성된 것을 특징으로 하는 박막 트랜지스터.The thin film transistor of claim 2, wherein the conductive layer comprises any one of PSG (Phospher-Silicate-Glass) or an amorphous silicon layer doped with ITO metal, N +, or P + . 기판 상에 게이트 전극을 형성하는 단계;Forming a gate electrode on the substrate; 상기 게이트 전극이 형성된 기판의 전면에 게이트 절연막을 형성하고, 계속해서 액상 실리콘막을 형성하는 단계; Forming a gate insulating film on the entire surface of the substrate on which the gate electrode is formed, and subsequently forming a liquid silicon film; 상기 액상 실리콘 상의 채널 영역에 포토레지스트패턴을 형성하는 단계;Forming a photoresist pattern in the channel region on the liquid silicon; 상기 포토레지스트패턴이 형성된 기판의 전면에 도전막을 형성하는 단계;Forming a conductive film on an entire surface of the substrate on which the photoresist pattern is formed; 상기 포토레지스트패턴을 제거하여 채널 영역을 노출시키는 리프트 오프 공정을 진행하는 단계;Performing a lift-off process of removing the photoresist pattern to expose a channel region; 상기 채널 영역에 오믹콘택층과 채널층을 동시에 형성하는 단계; 및Simultaneously forming an ohmic contact layer and a channel layer in the channel region; And 상기 오믹콘택층과 채널층이 형성된 기판 상에 금속막을 형성한 다음, 식각하여 소스/드레인 전극을 형성하는 단계를 포함하는 박막 트랜지스터 제조방법.And forming a metal film on the substrate on which the ohmic contact layer and the channel layer are formed, and then etching to form a source / drain electrode. 제 4 항에 있어서, 상기 액상 실리콘막은 기판 전면에 도포하여 형성하는 것을 특징으로 하는 박막 트랜지스터 제조방법.The method of claim 4, wherein the liquid silicon film is formed by coating the entire surface of the substrate. 제 4 항에 있어서, 상기 액상 실리콘막은 Si5H10(CyclopentaSilane)을 포함하는 물질인 것을 특징으로 하는 박막 트랜지스터 제조방법.The method of claim 4, wherein the liquid silicon film is made of Si 5 H 10 (CyclopentaSilane). 제 4 항에 있어서, 상기 도전막은 PSG(Phospher-Silicate-Glass), 또는 ITO 금속, N+ 또는 P+로 도핑된 비정질 실리콘막중 어느 하나인 것을 특징으로 하는 박막 트랜지스터 제조방법.The method of claim 4, wherein the conductive film is any one of PSG (Phospher-Silicate-Glass) or an amorphous silicon film doped with ITO metal, N + or P + . 제 4 항에 있어서, 상기 채널 영역에 오믹콘택층 형성은, 상기 도전막을 상 기 액상 실리콘층에 확산시켜 형성하는 것을 특징으로 하는 박막 트랜지스터 제조방법.The method of claim 4, wherein the ohmic contact layer is formed in the channel region by diffusing the conductive layer on the liquid silicon layer. 제 4 항에 있어서, 상기 채널 영역에 오믹콘택층과 채널층을 동시에 형성하는 공정은, 온도 200~800℃ 범위에서 기판을 가열공정과, 파장 308 nm와 에너지량은 345mJ/cm2의 레이저를 조사하는 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터 제조방법.The process of claim 4, wherein the step of simultaneously forming the ohmic contact layer and the channel layer in the channel region comprises heating the substrate in a temperature range of 200 to 800 ° C, irradiating a laser having a wavelength of 308 nm and an energy of 345 mJ / cm 2. A thin film transistor manufacturing method comprising the step of. 제 4 항에 있어서, 상기 포토레지스트패턴은 상기 게이트 전극을 마스크로 하여 노광 및 현상하여 형성하는 것을 특징으로 하는 박막 트랜지스터 제조방법.The method of claim 4, wherein the photoresist pattern is formed by exposing and developing the gate electrode as a mask. 기판 상에 게이트 전극, 게이트 배선을 형성하는 단계;Forming a gate electrode and a gate wiring on the substrate; 상기 게이트 전극이 형성된 기판의 전면에 게이트 절연막을 형성하고, 계속해서 액상 실리콘막을 형성하는 단계; Forming a gate insulating film on the entire surface of the substrate on which the gate electrode is formed, and subsequently forming a liquid silicon film; 상기 액상 실리콘 상의 채널 영역에 포토레지스트패턴을 형성하는 단계;Forming a photoresist pattern in the channel region on the liquid silicon; 상기 포토레지스트패턴이 형성된 기판의 전면에 도전막을 형성하는 단계;Forming a conductive film on an entire surface of the substrate on which the photoresist pattern is formed; 상기 포토레지스트패턴을 제거하여 채널 영역을 노출시키는 리프트 오프 공정을 진행하는 단계;Performing a lift-off process of removing the photoresist pattern to expose a channel region; 상기 채널 영역에 오믹콘택층과 채널층을 동시에 형성하는 단계; 및Simultaneously forming an ohmic contact layer and a channel layer in the channel region; And 상기 오믹콘택층과 채널층이 형성된 기판 상에 금속막을 형성한 다음, 식각 하여 소스/드레인 전극 및 데이터 배선을 형성하는 단계;Forming a metal film on the substrate on which the ohmic contact layer and the channel layer are formed and then etching to form source / drain electrodes and data lines; 상기 소스/드레인이 형성된 기판 상에 보호막을 형성하는 단계; 및Forming a protective film on the substrate on which the source / drain is formed; And 상기 보호막 상에 투명금속막을 형성한 다음, 화소전극을 형성하는 단계를 포함하는 액정표시장치 제조방법.And forming a pixel electrode on the passivation layer, and then forming a pixel electrode. 제 11 항에 있어서, 상기 액상 실리콘막은 기판 전면에 도포하여 형성하는 것을 특징으로 하는 액정표시장치 제조방법.12. The method of claim 11, wherein the liquid silicon film is formed by coating the entire surface of the substrate. 제 11 항에 있어서, 상기 액상 실리콘막은 Si5H10(CyclopentaSilane)을 포함하는 물질인 것을 특징으로 하는 액정표시장치 제조방법.The method of claim 11, wherein the liquid silicon film is made of Si 5 H 10 (CyclopentaSilane). 제 11 항에 있어서, 상기 도전막은 PSG(Phospher-Silicate-Glass), 또는 ITO 금속, N+ 또는 P+로 도핑된 비정질 실리콘막중 어느 하나인 것을 특징으로 하는 액정표시장치 제조방법.The method of claim 11, wherein the conductive film is any one of PSG (Phospher-Silicate-Glass) or an amorphous silicon film doped with ITO metal, N + or P + . 제 11 항에 있어서, 상기 채널 영역에 오믹콘택층 형성은, 상기 도전막을 상기 액상 실리콘층에 확산시켜 형성하는 것을 특징으로 하는 액정표시장치 제조방법.12. The method of claim 11, wherein the ohmic contact layer is formed in the channel region by diffusing the conductive layer on the liquid silicon layer. 제 11 항에 있어서, 상기 채널 영역에 오믹콘택층과 채널층을 동시에 형성하는 공정은, 온도 200~800℃ 범위에서 기판을 가열공정과, 파장 308 nm와 에너지량은 345mJ/cm2의 레이저를 조사하는 공정을 포함하는 것을 특징으로 하는 액정표시장치 제조방법.12. The method of claim 11, wherein the step of simultaneously forming an ohmic contact layer and a channel layer in the channel region comprises heating a substrate in a temperature range of 200 to 800 ° C, irradiating a laser having a wavelength of 308 nm and an energy of 345 mJ / cm < 2 > Liquid crystal display device manufacturing method comprising the step of. 제 11 항에 있어서, 상기 포토레지스트패턴은 상기 게이트 전극을 마스크로 하여 노광 및 현상하여 형성하는 것을 특징으로 하는 액정표시장치 제조방법.The method of claim 11, wherein the photoresist pattern is formed by exposing and developing the gate electrode as a mask.
KR1020060058357A 2006-06-28 2006-06-28 Thin film transistor and method for fabricating thereof and method for fabricating liquid crystal display device having thereof KR101265329B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060058357A KR101265329B1 (en) 2006-06-28 2006-06-28 Thin film transistor and method for fabricating thereof and method for fabricating liquid crystal display device having thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060058357A KR101265329B1 (en) 2006-06-28 2006-06-28 Thin film transistor and method for fabricating thereof and method for fabricating liquid crystal display device having thereof

Publications (2)

Publication Number Publication Date
KR20080000691A KR20080000691A (en) 2008-01-03
KR101265329B1 true KR101265329B1 (en) 2013-05-20

Family

ID=39212818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060058357A KR101265329B1 (en) 2006-06-28 2006-06-28 Thin film transistor and method for fabricating thereof and method for fabricating liquid crystal display device having thereof

Country Status (1)

Country Link
KR (1) KR101265329B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101408962B1 (en) * 2008-07-01 2014-06-17 삼성디스플레이 주식회사 Method of manufacturing transistor and method of manufacturing organic electroluminescence display using the same
KR101101235B1 (en) * 2008-12-02 2012-01-04 조득행 Device for preventing backflow of foul smell
KR101963226B1 (en) 2012-02-29 2019-04-01 삼성전자주식회사 Transistor, method of manufacturing the same and electronic device including transistor
CN113611752B (en) * 2021-07-19 2024-01-16 Tcl华星光电技术有限公司 Manufacturing method of low-temperature polysilicon TFT (thin film transistor) and low-temperature polysilicon TFT

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627089A (en) 1993-08-02 1997-05-06 Goldstar Co., Ltd. Method for fabricating a thin film transistor using APCVD

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627089A (en) 1993-08-02 1997-05-06 Goldstar Co., Ltd. Method for fabricating a thin film transistor using APCVD

Also Published As

Publication number Publication date
KR20080000691A (en) 2008-01-03

Similar Documents

Publication Publication Date Title
US7999262B2 (en) Thin film transistor, method of fabricating the same, and method of fabricating liquid crystal display device having the same
US7407841B2 (en) Liquid crystal display panel and method of fabricating thereof
US8158982B2 (en) Polysilicon thin film transistor device with gate electrode thinner than gate line
US20110124162A1 (en) Method of fabricating array substrate
US7508037B2 (en) Polycrystalline silicon liquid crystal display device and fabrication method thereof
KR101265331B1 (en) Thin film transistor and method for fabricating thereof and method for fabricating liquid crystal display device having thereof
KR101265329B1 (en) Thin film transistor and method for fabricating thereof and method for fabricating liquid crystal display device having thereof
US6812072B2 (en) Method for crystallizing amorphous film and method for fabricating LCD by using the same
KR100662492B1 (en) Crystallizatiion Method And Method For Fabricating Liquid Crystal Display Device By Using Said Method
KR100525436B1 (en) Process for crystallizing amorphous silicon and its application - fabricating method of TFT-LCD
KR101256674B1 (en) Thin film transistor and method for fabricating thereof and method for fabricating liquid crystal display device having thereof
JPH06169086A (en) Polycrystalline silicon thin film transistor
JPH10200125A (en) Thin-film transistor and its manufacture
KR100905051B1 (en) Array panel for liquid crystal displays and manufacturing method of the same
KR100840323B1 (en) Thin film transistor substrate for reflective type liquid crystal display and a method of manufacturing the same
KR101040490B1 (en) Array substrate for LCD and the fabrication method thereof
KR101086136B1 (en) Fabrication method of liquid crystal display device
KR101022623B1 (en) Method of Fabricating Thin Film Transistor Array Substrate
KR20040065382A (en) Method of manufacturing for Thin Film Transistor Device
JPH0622246B2 (en) Method of manufacturing thin film transistor
KR20080085276A (en) Array substrate for liquid crystal display device and method of fabricating the same
KR20060010442A (en) Method for manufacturing of poly-si tft array substrate
KR20050033412A (en) Metal induced lateral crystallized polycrystalline liquid crystal display device and fabricating method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 7