KR101018693B1 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
KR101018693B1
KR101018693B1 KR1020090053799A KR20090053799A KR101018693B1 KR 101018693 B1 KR101018693 B1 KR 101018693B1 KR 1020090053799 A KR1020090053799 A KR 1020090053799A KR 20090053799 A KR20090053799 A KR 20090053799A KR 101018693 B1 KR101018693 B1 KR 101018693B1
Authority
KR
South Korea
Prior art keywords
power supply
supply voltage
internal
circuit
power
Prior art date
Application number
KR1020090053799A
Other languages
Korean (ko)
Other versions
KR20100033335A (en
Inventor
강길옥
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to US12/493,976 priority Critical patent/US7936632B2/en
Publication of KR20100033335A publication Critical patent/KR20100033335A/en
Application granted granted Critical
Publication of KR101018693B1 publication Critical patent/KR101018693B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 외부에서 인가되는 전원전압을 입력받아 여러 가지 다양한 회로 동작을 수행하는 반도체 장치에 관한 것으로, 제1 전원입력단을 통해 인가되는 전원회로용 전원전압을 제1 전원공급경로를 통해 입력받아 내부 전원전압을 생성하는 내부전원전압 생성수단, 및 제2 전원입력단을 통해 인가되는 내부회로용 전원전압을 상기 제1 전원공급경로와 독립적인 제2 전원공급경로를 통해 입력받고, 상기 내부 전원전압을 입력받아 예정된 회로 동작을 수행하기 위한 내부 회로를 구비하는 반도체 장치를 제공한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device that receives a power supply voltage applied from the outside and performs various circuit operations. An internal power supply voltage generating means for generating a power supply voltage, and a power supply voltage for an internal circuit applied through a second power input terminal through a second power supply path independent of the first power supply path, and receiving the internal power voltage; Provided is a semiconductor device having an internal circuit for receiving a predetermined circuit operation.

반도체 장치, 전원공급경로, 전원전압 Semiconductor device, power supply path, power supply voltage

Description

반도체 장치{SEMICONDUCTOR DEVICE}Semiconductor device {SEMICONDUCTOR DEVICE}

본 발명은 반도체 설계 기술에 관한 것으로, 특히 외부에서 인가되는 전원전압을 입력받아 여러 가지 다양한 회로 동작을 수행하는 반도체 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor design technology, and more particularly, to a semiconductor device that receives various power supply voltages and performs various circuit operations.

일반적으로 DDR SDRAM(Double Data Rate Synchronous DRAM)을 비롯한 반도체 장치가 점점 고 집적화됨에 따라 내부 회로를 설계함에 있어서, 서브-미크론(sub-micron)급 이하의 디자인-롤(design-rule)이 적용되고 있다. 이렇게 극 미세화된 회로가 높은 동작 주파수에 대응하여 동작하기 위해서는 기본적으로 반도체 메모리 장치에 사용되는 전원전압이 매우 낮아져야 한다. 반도체 장치는 이러한 전원전압을 외부에서 인가받으며, 인가된 전원전압을 사용하여 여러 가지 회로 동작을 수행한다.In general, as semiconductor devices, including DDR Double Data Rate Synchronous DRAM (SDRAM), become increasingly integrated, in designing internal circuits, sub-micron or lower design-rules are applied. have. In order for the microminiaturized circuit to operate at a high operating frequency, the power supply voltage used in the semiconductor memory device must be very low. The semiconductor device receives the power supply voltage from the outside and performs various circuit operations using the applied power supply voltage.

한편, 반도체 장치는 외부로부터 전원전압을 인가받아 내부적으로 이를 가공하여 내부 전원전압을 생성한다. 이러한 내부 전원전압에는 인가되는 전원전압을 다운 컨버팅(down converting)하여 생성하는 코어 전압(core voltage)과 페리 전압(peri voltage) 등이 있으며, 전원전압을 펌핑(pumping)하여 생성하는 펌핑 전압(pumping voltage) 및 기판 바이어스 전압(substrate bias voltage) 등이 있다.On the other hand, the semiconductor device receives a power supply voltage from the outside and processes it internally to generate an internal power supply voltage. The internal power supply voltage includes a core voltage and a peri voltage generated by down converting an applied power supply voltage, and a pumping voltage generated by pumping the power supply voltage. voltage and substrate bias voltage.

도 1 은 기존의 반도체 장치의 일부 회로를 개략적으로 설명하기 위한 블록도이다.1 is a block diagram schematically illustrating some circuits of a conventional semiconductor device.

도 1 을 참조하면, 반도체 장치는 내부 회로(110)와 내부 전원전압 생성부(130)를 구비한다.Referring to FIG. 1, a semiconductor device includes an internal circuit 110 and an internal power supply voltage generator 130.

내부 회로(110)는 외부로부터 인가되는 공급 전원전압(VDD)과, 접지 전원전압(VSS), 데이터출력용 공급 전원전압(VDDQ)과, 데이터출력용 접지 전원전압(VSSQ)과, 커맨드 신호(CMD)와, 어드레스 신호(ADD), 및 데이터(DAT)를 패드(pad)나, 볼(ball), 핀(pin) 등과 같은 입력단으로 각각 입력받아 읽기 및 쓰기 동작 등을 수행한다. 이때, 내부 회로(110)는 내부 전원전압 생성부(130)를 제어하기 위한 제어신호(CTR)를 생성하며, 내부 전원전압 생성부(130)에서 생성되는 내부 전원전압(V_INT)을 인가받아 내부적으로 사용한다. The internal circuit 110 includes a supply power supply voltage VDD, a ground supply voltage VSS, a data output supply power supply voltage VDDQ, a data output ground supply voltage VSSQ, and a command signal CMD applied from the outside. The address signal ADD and the data DAT are input to an input terminal such as a pad, a ball, or a pin, respectively, to perform read and write operations. At this time, the internal circuit 110 generates a control signal CTR for controlling the internal power supply voltage generator 130, and receives the internal power supply voltage V_INT generated by the internal power supply voltage generator 130. Used as

내부 전원전압 생성부(130)는 외부로부터 인가되는 공급 전원전압(VDD)과, 접지 전원전압(VSS)과, 제어신호(CTR)에 응답하여 내부 전원전압(V_INT)을 생성한다. 여기서, 내부 전원전압(V_INT)은 항상 안정적인 전압 레벨을 유지하여야 하며, 요즈음 반도체 장치에 사용되는 전압 레벨이 점점 낮아지는 상황에서 내부 전원전압(V_INT)의 안정적인 전압 레벨 유지 동작은 필수적이라 할 수 있다.The internal power supply voltage generation unit 130 generates the internal power supply voltage V_INT in response to a supply power supply voltage VDD, a ground power supply voltage VSS, and a control signal CTR. Here, the internal power supply voltage V_INT should always maintain a stable voltage level, and stable voltage level operation of the internal power supply voltage V_INT may be essential in a situation where the voltage level used in semiconductor devices is gradually lowered these days. .

한편, 기존의 반도체 장치는 내부 회로(110)와 내부 전원전압 생성부(130)에 인가되는 공급 전원전압(VDD)과 접지 전원전압(VSS)이 동일한 입력단을 통해 전달된다. 이러한 구조에서는 내부 회로(110)의 동작에 따라 내부 전원전압(V_INT)에 노이즈(noise)가 반영될 여지가 있다. 이하, 도 2 를 통해 살펴보기로 한다.In the conventional semiconductor device, the supply power supply voltage VDD and the ground power supply voltage VSS applied to the internal circuit 110 and the internal power supply voltage generator 130 are transmitted through the same input terminal. In such a structure, noise may be reflected in the internal power supply voltage V_INT according to the operation of the internal circuit 110. Hereinafter, it will be described with reference to FIG.

도 2 는 도 1 의 반도체 장치의 회로 동작에 따른 각 전원들의 전압 변화를 설명하기 위한 도면으로서, 공급 전원전압(VDD)과, 내부 전원전압(V_INT), 및 접지 전원전압(VSS)이 도시되어 있다. 설명의 편의를 위하여, 내부 전원전압(V_INT)은 공급 전원전압(VDD)을 다운 컨버팅하여 생성된 것을 일례로 하였다.FIG. 2 is a diagram illustrating a voltage change of each power source according to a circuit operation of the semiconductor device of FIG. 1. The supply power supply voltage VDD, the internal power supply voltage V_INT, and the ground power supply voltage VSS are illustrated. have. For convenience of description, the internal power supply voltage V_INT is generated by down converting the supply power supply voltage VDD as an example.

도 1 과 도 2 를 참조하면, 반도체 장치에 액티브 명령(ACT)이 인가되기 이전에는 공급 전원전압(VDD)과, 내부 전원전압(V_INT), 및 접지 전원전압(VSS)이 노이즈 없이 모두 안정적인 상태를 가진다.1 and 2, the supply power voltage VDD, the internal power supply voltage V_INT, and the ground power supply voltage VSS are all stable without noise before the active command ACT is applied to the semiconductor device. Has

하지만, 액티브 명령(ACT)이 인가되면 내부 회로(110)가 회로 동작을 수행하게 되고, 공급 전원전압(VDD)의 전압이 급격하게 출렁거리게 된다. 이는 내부 회로(110)가 공급 전원전압(VDD)의 전류를 사용하기 때문이며, 이렇게 사용되는 전류는 접지 전원전압(VSS)으로 방전(discharge)되기 때문에, 접지 전원전압(VSS)의 전압 역시 급격하게 출렁거리게 된다. 즉, 공급 전원전압(VDD)과 접지 전원전압(VSS)에는 노이즈가 발생한다.However, when the active command ACT is applied, the internal circuit 110 performs a circuit operation, and the voltage of the supply power supply voltage VDD rapidly fluctuates. This is because the internal circuit 110 uses the current of the supply power supply voltage VDD, and since the used current is discharged to the ground supply voltage VSS, the voltage of the ground supply voltage VSS also rapidly increases. It will rock. That is, noise occurs in the supply power supply voltage VDD and the ground power supply voltage VSS.

한편, 노이즈가 발생한 공급 전원전압(VDD)과 접지 전원전압(VSS)은 내부 전원전압 생성부(130)에 인가된다. 따라서, 내부 전원전압 생성부(130)에서 생성되는 내부 전원전압(V_INT)은 공급 전원전압(VDD)과 접지 전원전압(VSS)에 반영된 노이즈에 따라 출렁거리게 된다. 즉, 내부 전원전압(V_INT)에도 노이즈가 발생한다. 이 렇게 내부 전원전압(V_INT)에 노이즈가 발생하는 원인은 내부 회로(110)와 내부 전원전압 생성부(130)가 동일한 입력단으로 공급 전원전압(VDD)과 접지 전원전압(VSS)을 각각 입력받는데 있다. 다시 말하면, 내부 회로(110)의 회로 동작이 공통 입력단을 통해 내부 전원전압 생성부(130)에 영향을 미치고, 결국 내부 전원전압(V_INT)의 노이즈로 반영된다.Meanwhile, the supply power supply voltage VDD and the ground power supply voltage VSS in which the noise occurs are applied to the internal power supply voltage generator 130. Therefore, the internal power supply voltage V_INT generated by the internal power supply voltage generation unit 130 may fluctuate according to noise reflected in the supply power supply voltage VDD and the ground power supply voltage VSS. That is, noise also occurs in the internal power supply voltage V_INT. The cause of the noise in the internal power supply voltage V_INT is that the internal circuit 110 and the internal power supply voltage generator 130 receive the supply power supply voltage VDD and the ground power supply voltage VSS to the same input terminal, respectively. have. In other words, the circuit operation of the internal circuit 110 affects the internal power supply voltage generation unit 130 through the common input terminal, and is reflected as noise of the internal power supply voltage V_INT.

이상에서 살펴본 바와 같이, 기존 반도체 장치의 구조는 내부 회로(110)에서 회로 동작을 수행함에 따라 내부 전원전압(V_INT)에 노이즈가 발생한다. 노이즈가 발생한 내부 전원전압(V_INT)은 반도체 장치의 안정적인 동작을 보장해 줄 수 없으며, 나아가 반도체 장치의 오동작을 유발하는 문제점을 갖는다.As described above, in the structure of the existing semiconductor device, noise occurs in the internal power supply voltage V_INT as the circuit operation is performed in the internal circuit 110. Noise generated internal power supply voltage (V_INT) can not guarantee a stable operation of the semiconductor device, and further has a problem that causes a malfunction of the semiconductor device.

본 발명은 상기와 같은 문제점을 해결하기 위해 제안된 것으로, 외부로부터 인가되는 전원전압을 서로 독립된 입력단을 통해 입력받고, 독립된 전원공급경로를 통해 해당하는 회로로 전달할 수 있는 반도체 장치를 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems, and provides a semiconductor device capable of receiving a power supply voltage applied from the outside through an independent input terminal and transferring the power supply voltage to a corresponding circuit through an independent power supply path. There is this.

상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 반도체 장치는, 제1 전원입력단을 통해 인가되는 전원회로용 전원전압을 제1 전원공급경로를 통해 입력받아 내부 전원전압을 생성하는 내부전원전압 생성수단; 및 제2 전원입력단을 통해 인가되는 내부회로용 전원전압을 상기 제1 전원공급경로와 독립적인 제2 전원공급경로를 통해 입력받고, 상기 내부 전원전압을 입력받아 예정된 회로 동작을 수행하기 위한 내부 회로를 구비한다.In accordance with an aspect of the present invention, a semiconductor device generates an internal power supply voltage for generating an internal power supply voltage by receiving a power supply voltage for a power circuit applied through a first power input terminal through a first power supply path. Way; And an internal circuit for receiving an internal circuit power voltage applied through a second power input terminal through a second power supply path independent of the first power supply path, and receiving the internal power voltage to perform a predetermined circuit operation. It is provided.

본 발명에 따른 실시예는 외부로부터 인가되는 전원전압을 서로 독립된 입력단을 통해 입력받고, 이를 독립된 전원공급경로를 통해 해당하는 회로로 전달함으로써, 내부 회로의 회로 동작으로 인하여 전원전압에 발생하는 노이즈가 내부 전원전압을 생성하는데 아무런 영향을 미치지 않도록 하는 것이 가능하다.The embodiment according to the present invention receives the power supply voltage applied from the outside through the input terminal independent from each other, and transfers it to the corresponding circuit through the independent power supply path, the noise generated in the power supply voltage due to the circuit operation of the internal circuit It is possible to have no influence on generating the internal power supply voltage.

본 발명은 내부 회로의 회로 동작으로 인하여 발생하는 전원전압의 노이즈가 내부 전원전압을 생성하는데 아무런 영향을 주지 못하게 함으로써, 회로 동작과 무관하게 항상 안정적인 내부 전원전압을 생성할 수 있다. 이어서, 안정적인 내부 전원전압을 확보하는 것이 가능하기 때문에 반도체 장치의 신뢰성을 높일 수 있는 효과를 얻을 수 있다.According to the present invention, the noise of the power supply voltage generated by the circuit operation of the internal circuit does not have any influence on the generation of the internal power supply voltage, so that the internal power supply voltage is always stable regardless of the circuit operation. Subsequently, since it is possible to ensure a stable internal power supply voltage, an effect of increasing the reliability of the semiconductor device can be obtained.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .

도 3 은 본 발명의 실시예에 따른 반도체 장치의 일부 회로를 개략적으로 설명하기 위한 블록도이다.3 is a block diagram schematically illustrating some circuits of a semiconductor device according to an embodiment of the present invention.

도 3 을 참조하면, 반도체 장치는 다수의 입력단(310)과, 내부 회로(330), 및 내부 전원전압 생성부(350)를 구비한다.Referring to FIG. 3, the semiconductor device includes a plurality of input terminals 310, an internal circuit 330, and an internal power supply voltage generator 350.

다수의 입력단(310)은 외부로부터 인가되는 내부회로용 공급 전원전압(VDD)과, 내부회로용 접지 전원전압(VSS), 데이터출력용 공급 전원전압(VDDQ)과, 데이터출력용 접지 전원전압(VSSQ)과, 커맨드 신호(CMD)와, 어드레스 신호(ADD)와, 데이터(DAT)와, 전원회로용 공급 전원전압(VDDV), 및 전원회로용 접지 전원전압(VSSV)을 각각 입력받기 위한 것으로, 패드나, 볼, 핀 등과 같은 입력단을 의미한다.The plurality of input terminals 310 are supplied with an external circuit supply power voltage VDD, an internal circuit ground power supply voltage VSS, a data output supply power supply voltage VDDQ, and a data output ground power supply voltage VSSQ. And a command signal CMD, an address signal ADD, data DAT, a power supply circuit supply voltage VDDV, and a power supply circuit ground supply voltage VSSV. B, input means such as ball, pin.

본 발명의 실시예에 따른 반도체 장치는 내부 회로(330)에 인가되는 전원전 압(VDD, VSS)과 내부 전원전압 생성부(350)에 인가되는 전원전압(VDDV, VSSV)을 서로 독립적으로 설계된 입력단으로 인가받고, 이를 서로 다른 전원공급경로를 통해 해당하는 회로로 전달할 수 있다. 따라서, 다수의 입력단(310)은 내부 회로(330)에 인가되는 내부회로용 공급 전원전압(VDD)과 내부회로용 접지 전원전압(VSS)을 입력받기 위한 제1 전원입력단(312)을 구비하고, 내부 전원전압 생성부(350)에 인가되는 전원회로용 공급 전원전압(VDDV)과 전원회로용 접지 전원전압(VSSV)을 입력받기 위한 제2 전원입력단(314)을 구비한다.In the semiconductor device according to the embodiment, the power voltages VDD and VSS applied to the internal circuit 330 and the power voltages VDDV and VSSV applied to the internal power voltage generator 350 are designed independently of each other. It is applied to the input stage and can be transferred to the corresponding circuit through different power supply paths. Accordingly, the plurality of input terminals 310 includes a first power input terminal 312 for receiving an internal circuit supply power supply voltage VDD and an internal circuit ground supply voltage VSS applied to the internal circuit 330. And a second power input terminal 314 for receiving a power supply circuit supply voltage VDDV and a power supply circuit ground supply voltage VSSV applied to the internal power supply voltage generator 350.

내부 회로(330)는 다수의 입력단(310)을 통해 입력되는 내부회로용 공급 전원전압(VDD)과, 내부회로용 접지 전원전압(VSS), 데이터출력용 공급 전원전압(VDDQ)과, 데이터출력용 접지 전원전압(VSSQ)과, 커맨드 신호(CMD)와, 어드레스 신호(ADD), 및 데이터(DAT)를 입력받아 읽기 및 쓰기 동작 등을 수행한다. 이때, 내부 회로(330)는 내부 전원전압 생성부(350)를 제어하기 위한 제어신호(CTR)를 생성하며, 내부 전원전압 생성부(350)에서 생성되는 내부 전원전압(V_INT)을 인가받아 내부적으로 사용한다. The internal circuit 330 includes a supply power supply voltage VDD for the internal circuit input through the plurality of input terminals 310, a ground supply voltage VSS for the internal circuit, a supply power supply voltage VDDQ for the data output, and a ground for data output. The power supply voltage VSSQ, the command signal CMD, the address signal ADD, and the data DAT are input to perform read and write operations. In this case, the internal circuit 330 generates a control signal CTR for controlling the internal power supply voltage generator 350, and receives the internal power supply voltage V_INT generated by the internal power supply voltage generator 350. Used as

내부 전원전압 생성부(350)는 다수의 입력단(310)의 제2 전원입력단(314)을 통해 입력되는 전원회로용 공급 전원전압(VDDV)과, 전원회로용 접지 전원전압(VSSV), 및 제어신호(CTR)에 응답하여 내부 전원전압(V_INT)을 생성한다.The internal power supply voltage generator 350 supplies a supply power supply voltage VDDV for a power circuit, a ground supply voltage VSSV for a power circuit, and a control input through the second power input terminal 314 of the plurality of input terminals 310. The internal power supply voltage V_INT is generated in response to the signal CTR.

도면에서 알 수 있듯이, 제1 전원입력단(312)을 통해 입력되는 내부회로용 공급 전원전압(VDD)과 내부회로용 접지 전원전압(VSS)의 전원공급경로는 제2 전원입력단(314)을 통해 입력되는 전원회로용 공급 전원전압(VDDV)과 전원회로용 접지 전원전압(VSSV)의 전원공급경로와 서로 다르다. 즉, 전원공급경로가 서로 독립된 것을 알 수 있다. As can be seen in the figure, the power supply paths of the internal circuit supply power voltage VDD and the internal circuit ground power voltage VSS input through the first power input terminal 312 are provided through the second power input terminal 314. It is different from the power supply path of the input power supply voltage VDDV for the power supply circuit and the ground supply voltage VSSV for the power supply circuit. That is, it can be seen that the power supply paths are independent of each other.

본 발명의 실시예에 따른 반도체 장치는 이러한 독립적인 전원입력단과 전원공급경로를 가지는 구조를 통해 내부 회로(330)의 회로 동작에 의하여 내부회로용 공급 전원전압(VDD)과 내부회로용 접지 전원전압(VSS)에 노이즈가 발생하더라도 독립된 전원회로용 공급 전원전압(VDDV)과 독립된 전원회로용 접지 전원전압(VSSV)을 이용하여 안정적인 내부 전원전압(V_INT)을 생성하는 것이 가능하다.The semiconductor device according to the embodiment of the present invention has a structure having such an independent power input terminal and a power supply path, thereby supplying the internal power supply voltage VDD and the internal power supply ground voltage by the circuit operation of the internal circuit 330. Even if noise occurs in the VSS, it is possible to generate a stable internal power supply voltage V_INT using the power supply voltage VDDV for the independent power circuit and the ground power supply voltage VSSV for the independent power circuit.

도 4 는 도 3 의 반도체 장치의 회로 동작에 따른 각 전원들의 전압 변화를 설명하기 위한 도면으로써, 내부회로용 공급 전원전압(VDD)과, 전원회로용 공급 전원전압(VDDV)과, 내부 전원전압(V_INT)과, 내부회로용 접지 전원전압(VSS), 및 전원회로용 접지 전원전압(VSSV)이 도시되어 있다. 설명의 편의를 위하여, 내부 전원전압(V_INT)은 공급 전원전압(VDD)을 다운 컨버팅하여 생성된 것을 일례로 하였다.FIG. 4 is a diagram for describing a voltage change of each power source according to a circuit operation of the semiconductor device of FIG. 3. (V_INT), the ground power supply voltage VSS for the internal circuit, and the ground power supply voltage VSSV for the power supply circuit are shown. For convenience of description, the internal power supply voltage V_INT is generated by down converting the supply power supply voltage VDD as an example.

도 3 과 도 4 를 참조하면, 반도체 장치에 액티브 명령(ACT)이 인가되기 이전에는 내부회로용 공급 전원전압(VDD)과 전원회로용 공급 전원전압(VDDV)이 동일한 전압 레벨로 안정적인 상태를 가지고 있고, 내부회로용 접지 전원전압(VSS)과 전원회로용 접지 전원전압(VSSV)이 동일한 전압 레벨로 안정적인 상태를 가지고 있다. 또한, 내부 전원전압(V_INT) 역시 액티브 명령(ACT)이 인가되기 이전에 안정적인 상태를 가지고 있다.3 and 4, before the active command ACT is applied to the semiconductor device, the internal circuit supply power supply voltage VDD and the power supply supply supply voltage VDDV have a stable state at the same voltage level. The ground power supply voltage VSS for the internal circuit and the ground power supply voltage VSSV for the power circuit have a stable state at the same voltage level. In addition, the internal power supply voltage V_INT also has a stable state before the active command ACT is applied.

이어서, 액티브 명령(ACT)이 인가되면 내부 회로(330)가 회로 동작을 수행하게 된다. 따라서, 내부회로용 공급 전원전압(VDD)과 내부회로용 접지 전원전 압(VSS)의 전압이 급격하게 출렁거리게 된다. 하지만, 전원회로용 공급 전원전압(VDDV)과 전원회로용 접지 전원전압(VSSV)은 여전히 안정적인 상태를 유지하는 것을 볼 수 있다. 이는 본 발명의 실시예에 따른 반도체 장치가 전원회로용 공급 전원전압(VDDV)과 전원회로용 접지 전원전압(VSSV)을 내부회로용 공급 전원전압(VDD)과 내부회로용 접지 전원전압(VSS)이 인가되는 제1 전원입력단(312)과 독립적으로 설계된 제2 전원입력단(314)으로 인가받기 때문이다. 따라서, 내부회로용 공급 전원전압(VDD)과 내부회로용 접지 전원전압(VSS)에 노이즈가 발생하더라도 전원회로용 공급 전원전압(VDDV)과 전원회로용 접지 전원전압(VSSV)에는 노이즈가 발생하지 않게 된다.Subsequently, when the active command ACT is applied, the internal circuit 330 performs a circuit operation. Therefore, the voltage of the internal power supply voltage VDD and the internal circuit ground power voltage VSS suddenly fluctuates. However, it can be seen that the supply power supply voltage VDDV for the power supply circuit and the ground power supply voltage VSSV for the power supply circuit remain stable. The semiconductor device according to the embodiment of the present invention is a supply power supply voltage (VDDV) for the power circuit and the ground power supply voltage (VSSV) for the power circuit, the supply power supply voltage (VDD) for the internal circuit and the ground power supply voltage (VSS) for the internal circuit. This is because the second power input terminal 314 is designed to be independent of the first power input terminal 312 to be applied. Therefore, even if noise occurs in the internal power supply voltage VDD and the internal circuit ground power supply voltage VSS, the noise does not occur in the power supply circuit supply voltage VDDV and the power supply circuit ground supply voltage VSSV. Will not.

결국, 내부 전압전압 생성부(350)는 노이즈가 발생하지 않은 전원회로용 공급 전원전압(VDDV)과 전원회로용 접지 전원전압(VSSV)을 입력받으며, 이를 기반으로 안정적인 전압 레벨을 유지하는 내부 전원전압(V_INT)을 생성하는 것이 가능하다.As a result, the internal voltage voltage generator 350 receives a supply power supply voltage VDDV and a ground power supply voltage VSSV for the power circuit without noise, and based on this, the internal power supply maintaining a stable voltage level. It is possible to generate the voltage V_INT.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above-described preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention.

도 1 은 기존의 반도체 장치의 일부 회로를 개략적으로 설명하기 위한 블록도.1 is a block diagram schematically illustrating some circuits of a conventional semiconductor device.

도 2 는 도 1 의 반도체 장치의 회로 동작에 따른 각 전원들의 전압 변화를 설명하기 위한 도면.FIG. 2 is a diagram illustrating a voltage change of each power source according to a circuit operation of the semiconductor device of FIG. 1. FIG.

도 3 은 본 발명의 실시예에 따른 반도체 장치의 일부 회로를 개략적으로 설명하기 위한 블록도.3 is a block diagram schematically illustrating some circuits of a semiconductor device according to an embodiment of the present invention.

도 4 는 도 3 의 반도체 장치의 회로 동작에 따른 각 전원들의 전압 변화를 설명하기 위한 도면.4 is a view for explaining a voltage change of each power source according to a circuit operation of the semiconductor device of FIG.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

310 : 다수의 입력단310: multiple input stages

330 : 내부 회로330: internal circuit

350 : 내부 전원전압 생성부350: internal power supply voltage generation unit

Claims (6)

제1 전원입력단을 통해 인가되는 전원회로용 전원전압을 제1 전원공급경로를 통해 입력받아 내부 전원전압을 생성하는 내부전원전압 생성수단; 및Internal power supply voltage generating means for receiving a power supply voltage for the power circuit applied through the first power input terminal through the first power supply path and generating an internal power supply voltage; And 제2 전원입력단을 통해 인가되는 내부회로용 전원전압을 상기 제1 전원공급경로와 독립적인 제2 전원공급경로를 통해 입력받고, 상기 내부 전원전압을 입력받아 예정된 회로 동작을 수행하기 위한 내부 회로를 구비하되,An internal circuit for receiving an internal circuit power voltage applied through a second power input terminal through a second power supply path independent of the first power supply path, and receiving the internal power voltage to perform a predetermined circuit operation. But 상기 전원회로용 전원전압과 상기 내부회로용 전원전압은 서로 동일한 전압 레벨을 가지는 것을 특징으로 하는 반도체 장치.And the power supply voltage for the power circuit and the power supply voltage for the internal circuit have the same voltage level. 제1항에 있어서,The method of claim 1, 상기 제1 및 제2 전원입력단은 서로 독립적으로 설계된 패드, 볼 또는 핀인 것을 특징으로 하는 반도체 장치.And the first and second power input terminals are pads, balls or pins designed independently of each other. 삭제delete 제1항에 있어서,The method of claim 1, 상기 내부 회로는 커맨드 신호와 어드레스 신호 및 데이터를 입력받아 회로 동작을 수행하는 것을 특징으로 하는 반도체 장치.And the internal circuitry receives a command signal, an address signal and data to perform a circuit operation. 제1항에 있어서,The method of claim 1, 상기 제1 전원입력단은 전원회로용 공급 전원전압과 전원회로용 접지 전원전압이 입력되는 제1 및 제2 입력단을 구비하는 것을 특징으로 하는 반도체 장치.And the first power input terminal includes first and second input terminals to which a supply power supply voltage for the power circuit and a ground power supply voltage for the power circuit are input. 제1항에 있어서,The method of claim 1, 상기 제2 전원입력단은 내부회로용 공급 전원전압과 내부회로용 접지 전원전압이 입력되는 제1 및 제2 입력단을 구비하는 것을 특징으로 하는 반도체 장치.And the second power input terminal includes first and second input terminals through which a supply power supply voltage for an internal circuit and a ground power supply voltage for an internal circuit are input.
KR1020090053799A 2008-09-19 2009-06-17 Semiconductor device KR101018693B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/493,976 US7936632B2 (en) 2008-09-19 2009-06-29 Semiconductor device including an internal circuit receiving two different power supply sources

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20080092238 2008-09-19
KR1020080092238 2008-09-19

Publications (2)

Publication Number Publication Date
KR20100033335A KR20100033335A (en) 2010-03-29
KR101018693B1 true KR101018693B1 (en) 2011-03-04

Family

ID=42182317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090053799A KR101018693B1 (en) 2008-09-19 2009-06-17 Semiconductor device

Country Status (1)

Country Link
KR (1) KR101018693B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060135367A (en) * 2005-06-24 2006-12-29 삼성전자주식회사 Semiconductor memory device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060135367A (en) * 2005-06-24 2006-12-29 삼성전자주식회사 Semiconductor memory device

Also Published As

Publication number Publication date
KR20100033335A (en) 2010-03-29

Similar Documents

Publication Publication Date Title
KR20150075721A (en) Input buffer for semiconductor memory device, Flash memory device including input buffer
KR100609039B1 (en) Input/output line circuit
US9281048B2 (en) Semiconductor memory device capable of preventing negative bias temperature instability (NBTI) using self refresh information
JP2008011446A (en) Semiconductor integrated circuit
US7843219B2 (en) XOR logic circuit
US7688104B2 (en) On-die termination device to compensate for a change in an external voltage
US7936632B2 (en) Semiconductor device including an internal circuit receiving two different power supply sources
US8248882B2 (en) Power-up signal generator for use in semiconductor device
US8203897B2 (en) Semiconductor device capable of suppressing a coupling effect of a test-disable transmission line
KR100495916B1 (en) Semiconductor device with CKE buffer
KR101018693B1 (en) Semiconductor device
US9892780B1 (en) Semiconductor memory device including output buffer
US6665217B2 (en) Semiconductor memory device including internal power circuit having tuning function
KR20100092301A (en) Semiconductor memory device
CN110853684B (en) Apparatus for supplying power supply voltage to semiconductor chip
US6344763B1 (en) Semiconductor integrated circuit device that can suppress generation of signal skew between data input/output terminals
WO2010092636A1 (en) Semiconductor integrated circuit
KR100426489B1 (en) Circuit for controlling an initiallizing circuit in a semiconductor device
US20080258813A1 (en) Sense Amplifiers Operated Under Hamming Distance Methodology
KR100799109B1 (en) Semiconductor device
US7518898B2 (en) Semiconductor memory device with strengthened power and method of strengthening power of the same
CN109841243B (en) Semiconductor device with a semiconductor device having a plurality of semiconductor chips
KR20110012420A (en) Semiconductor integrated circuit
US11062760B1 (en) Memory device including data input/output circuit
KR100850276B1 (en) Internal voltage generating circuit for use in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140122

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150121

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160121

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170124

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180122

Year of fee payment: 8