KR100908753B1 - Semiconductor package - Google Patents

Semiconductor package Download PDF

Info

Publication number
KR100908753B1
KR100908753B1 KR1020070046091A KR20070046091A KR100908753B1 KR 100908753 B1 KR100908753 B1 KR 100908753B1 KR 1020070046091 A KR1020070046091 A KR 1020070046091A KR 20070046091 A KR20070046091 A KR 20070046091A KR 100908753 B1 KR100908753 B1 KR 100908753B1
Authority
KR
South Korea
Prior art keywords
bond
semiconductor die
conductive wire
substrate
semiconductor
Prior art date
Application number
KR1020070046091A
Other languages
Korean (ko)
Other versions
KR20080100032A (en
Inventor
허병일
이해발
이길수
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020070046091A priority Critical patent/KR100908753B1/en
Publication of KR20080100032A publication Critical patent/KR20080100032A/en
Application granted granted Critical
Publication of KR100908753B1 publication Critical patent/KR100908753B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 도전성 와이어의 형성 경로를 변경하거나, 동일한 기능의 도전성 와이어를 통합 또는 분기 등이 가능하도록 도전성 와이어의 연결 경로상에 형성되는 브리지 리드를 가지는 반도체 패키지에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package having a bridge lead formed on a connection path of a conductive wire so as to change a formation path of the conductive wire or to integrate or branch conductive wires having the same function.

본 발명에 따른 반도체 패키지는 다수의 본드패드가 형성되는 반도체 다이; 상기 반도체 다이가 부착되고, 상기 반도체 다이와의 전기적 연결을 위한 복수의 본드핑거가 형성되는 서브스트레이트; 상기 반도체 다이 및 상기 서브스트레이트 중 적어도 어느 하나에 부착되고, 상기 반도체 다이와 상기 서브스트레이트의 전기적 연결을 중계하기 위한 브리지 리드; 및 상기 본드패드, 상기 본드핑거 및 상기 브리지 리드 중 선택된 어느 둘을 전기적으로 연결하기 위한 도전성 와이어를 포함하여 구성된다.A semiconductor package according to the present invention includes a semiconductor die in which a plurality of bond pads are formed; A substrate to which the semiconductor die is attached, a plurality of bond fingers formed for electrical connection with the semiconductor die; A bridge lead attached to at least one of the semiconductor die and the substrate and for relaying an electrical connection between the semiconductor die and the substrate; And a conductive wire for electrically connecting any one selected from the bond pad, the bond finger, and the bridge lead.

반도체, 패키지, 도전성 와이어, 브리지, 스택 Semiconductors, Packages, Conductive Wires, Bridges, Stacks

Description

반도체 패키지{Semiconductor Package}Semiconductor Package {Semiconductor Package}

도 1은 본 발명에 따른 반도체 패키지를 도시한 단면예시도.1 is a cross-sectional view illustrating a semiconductor package according to the present invention.

도 2는 도 1에 도시된 브리지 리드의 단면을 도시한 예시도.FIG. 2 is an exemplary view showing a cross section of the bridge lead shown in FIG. 1. FIG.

도 3a 내지 도 3c는 브리지 리드의 사용예를 도시한 평면도들.3A to 3C are plan views showing examples of the use of the bridge leads.

도 4는 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 예시도.4 is an exemplary view showing a semiconductor package according to another embodiment of the present invention.

도 5는 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 단면도.5 is a sectional view showing a semiconductor package according to another embodiment of the present invention.

도 6a 및 도 6b는 스택패키지에서 브리지 리드의 사용예를 도시한 예시도들.6A and 6B are exemplary diagrams showing an example of use of a bridge lead in a stack package.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

101 : 인캡슐란트 110 : 서브스트레이트101: encapsulant 110: substrate

111, 137 ; 절연체 112 : 본드핑거111, 137; Insulator 112: Bond Finger

113 : 볼랜드 114 : 도전성비아113: Borland 114: conductive via

115 : 솔더마스크 120 : 반도체 다이115: solder mask 120: semiconductor die

122, 123 : 본드패드 130 : 브리지 리드122, 123: bond pad 130: bridge lead

131 : 금속패턴 132 : 상부 금속층131: metal pattern 132: upper metal layer

133 : 하부 금속층 136 : 베이스금속133: lower metal layer 136: base metal

139 : 접착층 140 : 도전성 와이어139: adhesive layer 140: conductive wire

141 : 범프 142 : 와이어141: bump 142: wire

143 : 스티치본딩143: stitch bonding

본 발명은 반도체 패키지에 관한 것으로 특히, 도전성 와이어의 형성 경로를 변경하거나, 동일한 기능의 도전성 와이어를 통합 또는 분기 등이 가능하도록 도전성 와이어의 연결 경로상에 형성되는 브리지 리드를 가지는 반도체 패키지에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package, and more particularly, to a semiconductor package having bridge leads formed on a connection path of conductive wires so as to change a path of forming conductive wires, or to integrate or branch conductive wires of the same function. .

반도체 패키지는 집약도의 향상, 회로 설계 및 형성 기술의 향상으로 인해 점점 더 고 기능화되고 있다. 이러한 추세를 반영하듯, 반도체 패키지는 과거와는 비교될 수 없을 만큼의 다양한 기능을 수행하게 되었고, 과거에는 인쇄회로기판의 상단한 면적을 할애해야 했던 칩셋이 하나의 칩에 의해 구현되는 수준에까지 이르렀다. Semiconductor packages are becoming more and more functional due to increased density, improved circuit design and formation techniques. Reflecting this trend, semiconductor packages have performed a variety of functions that cannot be compared with the past, and in the past, chipsets, which had to dedicate the top area of printed circuit boards, have been implemented by one chip. .

이러한, 최근의 반도체 패키지는 과거보다 작아진 칩을 내장하고, 내장된 칩은 과거보다 더 많아진 외부 연결을 가지게 된다. 따라서, 종래와 동일한 면적의 칩을 내장하는 경우, 종래보다 많아진 외부 연결로 인해 연결단자를 형성하기 위한 더 많은 면적을 필요로하게 되었다. 즉, 종래와 동일한 면적 또는 이보다 작은 면적에 더 많은 외부연결단자를 형성하기 위한 연구가 활발하다.These recent semiconductor packages contain chips that are smaller than in the past, and embedded chips have more external connections than in the past. Therefore, in the case of embedding a chip having the same area as in the prior art, a larger area for forming a connection terminal is required due to more external connections than in the prior art. That is, the research for forming more external connection terminals in the same area or smaller area than the conventional one is active.

이러한 반도체 패키지 중 많은 입출력 단자를 가지는 형태의 패키지는 반도체 칩을 서브스트레이트나 리드프레임에 실장한 후, 이들과 반도체 칩을 도전성 와 이어로 연결하는 방법이 이용되는 경우가 빈번하다. 이는 다른 연결방법들에 비해 도전성 와이어가 도전성 와이어 및 이의 부착공간을 협소하게 하는 것이 가능하고, 다양한 패키지에 적용이 가능 등의 장점이 있기 때문이다. In a package having many input / output terminals among these semiconductor packages, a method of connecting a semiconductor chip with a conductive wire after mounting the semiconductor chip on a substrate or a lead frame is often used. This is because, compared to other connection methods, the conductive wire can narrow the conductive wire and its attachment space, and can be applied to various packages.

이러한, 도전성 와이어도 최근의 반도체 패키지에서는 한계를 드러내고 있다. 이와 같은 도전성 와이어도 동일한 평면 내에 형성된 입출력단자와 연결되기 때문에 배선의 한계가 있다. 즉, 반도체 칩으로부터 입출력단자로의 경로 즉, 반도체 칩의 패드로부터 서브스트레이트의 입출력단자로 연결되는 경로는 하나만 존재하게 된다. 따라서, 하나의 도전성 와이어가 하나의 경로를 이용하는 경우, 다른 도전성 와이어가 그 경로를 이용하기 위해서는 도전성 와이어의 형성 높이가 달라져야만 한다. 즉, 동일 선상에 형성되는 도전성 와이어들의 높이를 서로 달리 해야하기 때문에 반도체 패키지의 두께가 두꺼워지게 되어 소형화에 걸림돌이 되고 있다.Such conductive wires also exhibit limitations in recent semiconductor packages. Since such conductive wire is also connected to the input and output terminals formed in the same plane there is a limit of the wiring. That is, there is only one path from the semiconductor chip to the input / output terminal, that is, the path from the pad of the semiconductor chip to the input / output terminal of the substrate. Thus, if one conductive wire uses one path, the formation height of the conductive wire must be different for the other conductive wire to use the path. That is, since the heights of the conductive wires formed on the same line must be different from each other, the thickness of the semiconductor package becomes thick, which is an obstacle to miniaturization.

또한, 더 많은 입출력단자를 형성하기 위해서는 도전성 와이어의 두께도 얇아져야 한다. 하지만, 현재보다 얇은 굵기의 도전성 와이어를 사용하는 경우 도전성 와이어의 전기적 특성 및 기계적 특성 저하로 인해 원하는 성능의 반도체 패키지를 제조하는 것이 어렵고, 도전성 와이어의 형성이 어려워지는 문제점이 있다.In addition, in order to form more input / output terminals, the thickness of the conductive wire must be thinner. However, when using a conductive wire having a thickness thinner than the present, it is difficult to manufacture a semiconductor package having a desired performance due to deterioration of electrical and mechanical properties of the conductive wire, and it is difficult to form a conductive wire.

특히, 현재 이용되는 도전성 와이어의 굵기로도 어느 정도 이상의 거리를 연결하는 경우, 도전성 와이어의 늘어짐 등으로 인해 이웃한 도전성 와이어와의 접촉 등이 발생하는 문제점이 있다. 또한, 도전성 와이어의 연결거리가 증가하면 할 수록 반도체 패키지의 몰딩시 도전성 와이어의 끊어짐, 스위핑에 의한 도전성 와이어 간의 접촉이 문제가 되고 있다. 때문에, 도전성 와이어의 연결거리가 늘어나지 않도록 반도체 칩의 회로를 설계해야 하며, 이 때문에 회로 설계의 제약이 큰 문제점이 있다.In particular, when connecting a distance of a certain degree or more with the thickness of the conductive wire currently used, there is a problem in that contact with a neighboring conductive wire occurs due to sagging of the conductive wire. In addition, as the connection distance of the conductive wires increases, the disconnection of the conductive wires during the molding of the semiconductor package and the contact between the conductive wires by sweeping become a problem. Therefore, the circuit of the semiconductor chip must be designed so that the connection distance of the conductive wires does not increase, and therefore, there is a big problem in the limitation of circuit design.

이와 같은 이유로, 반도체 패키지의 성능을 유지하면서도 소형화하기 위해서 반도체 칩과 서브스트레이트 또는 반도체 칩과 리드프레임의 연결을 위한 새로운 방법이 필요한 실정이다.For this reason, there is a need for a new method for connecting a semiconductor chip and a substrate or a lead frame with a semiconductor chip in order to miniaturize while maintaining the performance of the semiconductor package.

따라서, 본 발명의 목적은 상술한 문제점을 해결하기 위한 것으로, 본 발명에 따른 반도체 패키지는 도전성 와이어의 형성 경로를 변경하거나, 동일한 기능의 도전성 와이어를 통합 또는 분기 등이 가능하도록 도전성 와이어의 연결 경로상에 형성되는 브리지 리드를 가지는 반도체 패키지를 제공하는 것이다.Accordingly, an object of the present invention is to solve the above-mentioned problems, the semiconductor package according to the present invention is to change the path of the formation of the conductive wire, the connection path of the conductive wire to integrate or branch the conductive wire of the same function, etc. It is to provide a semiconductor package having a bridge lead formed on.

상기 목적을 달성하기 위하여 본 발명에 따른 반도체 패키지는 다수의 본드패드가 형성되는 반도체 다이; 상기 반도체 다이가 부착되고, 상기 반도체 다이와의 전기적 연결을 위한 복수의 본드핑거가 형성되는 서브스트레이트; 상기 반도체 다이 및 상기 서브스트레이트 중 적어도 어느 하나에 부착되고, 상기 반도체 다이와 상기 서브스트레이트의 전기적 연결을 중계하기 위한 브리지 리드; 및 상기 본드패드, 상기 본드핑거 및 상기 브리지 리드 중 선택된 어느 둘을 전기적으로 연결하기 위한 도전성 와이어를 포함하여 구성된다.In order to achieve the above object, a semiconductor package according to the present invention includes a semiconductor die in which a plurality of bond pads are formed; A substrate to which the semiconductor die is attached, a plurality of bond fingers formed for electrical connection with the semiconductor die; A bridge lead attached to at least one of the semiconductor die and the substrate and for relaying an electrical connection between the semiconductor die and the substrate; And a conductive wire for electrically connecting any one selected from the bond pad, the bond finger, and the bridge lead.

상기 브리지 리드는 상기 도전성 와이어와 접합되는 금속패턴, 상기 금속패 턴이 형성되는 절연체, 및 상기 브리지 리드를 접합하기 위해 상기 절연체의 일면에 형성되는 접착층,을 포함하여 구성될 수 있다.The bridge lead may include a metal pattern bonded to the conductive wire, an insulator on which the metal pattern is formed, and an adhesive layer formed on one surface of the insulator to bond the bridge lead.

상기 브리지 리드는 상기 금속패턴의 형성을 위해 상기 절연체의 사이에 형성되는 베이스금속을 더 포함하여 구성될 수 있다.The bridge lead may further include a base metal formed between the insulators to form the metal pattern.

상기 금속패턴은, 상기 절연체 및 상기 베이스금속 중 적어도 어느 하나의 상면에 형성되는 하부 금속층, 상기 하부 금속층 상에 형성되는 상부 금속층을 포함하여 구성될 수 있다.The metal pattern may include a lower metal layer formed on an upper surface of at least one of the insulator and the base metal, and an upper metal layer formed on the lower metal layer.

상기 금속패턴은 복수로 구성되어 각각 전기적으로 절연되고, 각각의 상기 금속패턴은 서로 다른 상기 도전성 와이어와 전기적으로 연결될 수 있다.The metal patterns may be configured in plural and electrically insulated from each other, and each of the metal patterns may be electrically connected to the conductive wires different from each other.

상기 금속패턴은 복수의 상기 도전성 와이어에 의해 복수의 상기 본드패드와 전기적으로 연결되며, 하나의 상기 본드핑거와 복수의 상기 도전성 와이어에 의해 전기적으로 연결될 수 있다.The metal pattern may be electrically connected to the plurality of bond pads by the plurality of conductive wires, and may be electrically connected by one of the bond fingers and the plurality of conductive wires.

상기 금속패턴은 복수의 상기 도전성 와이어에 의해 복수의 상기 본드패드와 전기적으로 연결되며, 하나의 상기 본드핑거와 하나의 상기 도전성 와이어에 의해 전기적으로 연결될 수 있다.The metal pattern may be electrically connected to the plurality of bond pads by a plurality of conductive wires, and may be electrically connected by one bond finger and one conductive wire.

상기 본드패드와 상기 금속패턴을 연결하는 상기 도전성 와이어와, 상기 본드핑거와 상기 금속패턴을 연결하는 상기 도전성 와이어는 굵기 및 재질 중 어느 하나가 서로 다른 게 형성될 수 있다.The conductive wire connecting the bond pad and the metal pattern and the conductive wire connecting the bond finger and the metal pattern may have different thicknesses and materials.

상기 금속패턴 및 상기 베이스금속 중 어느 하나는 상기 본드패드가 형성된 상기 반도체 다이의 표면과 평행한 방향으로 절곡될 수 있다.One of the metal pattern and the base metal may be bent in a direction parallel to the surface of the semiconductor die on which the bond pad is formed.

상기 도전성 와이어는 상기 본드패드, 상기 본드핑거 및 상기 브리지 리드 중 선택된 어느 하나와 볼본딩에 의해 접합될 수 있다.The conductive wire may be bonded to any one selected from the bond pad, the bond finger, and the bridge lead by ball bonding.

상기 도전성 와이어는 상기 본드패드, 상기 본드핑거 및 상기 브리지 리드 중 선택된 어느 하나와 스티치본딩에 의해 접합될 수 있다.The conductive wire may be bonded to any one selected from the bond pad, the bond finger, and the bridge lead by stitch bonding.

상기 서브스트레이트의 일면이 노출되도록 상기 서브스트레이트, 상기 반도체 다이, 상기 브리지 리드 및 상기 도전성 와이어를 봉지하는 인캡슐란트, 상기 서브스트레이트의 노출된 일면에는 상기 본드핑거와 전기적으로 연결되는 볼랜드, 상기 본드핑거와 상기 볼랜드의 연결을 위해 상기 서브스트레이트를 관통하도록 형성되는 도전성비아 및 상기 볼랜드에 접합되는 솔더를 더 포함하여 구성될 수 있다.An encapsulant for encapsulating the substrate, the semiconductor die, the bridge lead, and the conductive wire so that one surface of the substrate is exposed, and a borland that is electrically connected to the bond finger on the exposed surface of the substrate. It may further include a conductive via formed to penetrate through the substrate and a solder bonded to the ball land to connect the finger and the ball land.

상기 반도체 다이 및 상기 서브스트레이트 중 어느 하나에 부착되고, 상기 반도체 다이 및 상기 서브스트레이트 중 어느 하나와 전기적으로 연결되는 제 2 반도체 다이를 더 포함하여 구성될 수 있다.And a second semiconductor die attached to any one of the semiconductor die and the substrate and electrically connected to any one of the semiconductor die and the substrate.

상기 목적 외에 본 발명의 다른 특징 및 작용들은 첨부도면을 참조한 실시예에 대한 상세한 설명을 통해 명백하게 드러나게 될 것이다.Other features and operations of the present invention in addition to the above objects will become apparent from the detailed description of the embodiments with reference to the accompanying drawings.

첨부된 도면과 연관하여 이하에서 개시되는 상세한 설명은 발명의 바람직한 실시예들을 설명할 의도로서 행해진 것이고, 발명이 실행될 수 있는 형태들만을 나타내는 것은 아니다. 본 발명의 사상이나 범위에 포함된 동일한 또는 등가의 기능들이 다른 실시예들에 의해서도 달성될 수 있음을 주지해야 한다.The detailed description set forth below in connection with the appended drawings is made with the intention of describing preferred embodiments of the invention, and does not represent the only forms in which the invention may be practiced. It should be noted that the same or equivalent functions included in the spirit or scope of the present invention may be achieved by other embodiments.

도면에 개시된 어떤 특징들은 설명의 용이함을 위해 확대한 것이고, 도면 및 그 구성요소들이 반드시 적절한 비율로 도시되어 있지는 않다. 그러나 당업자라면 이러한 상세 사항들을 쉽게 이해할 것이다.Certain features disclosed in the drawings are enlarged for ease of description, and the drawings and their components are not necessarily drawn to scale. However, those skilled in the art will readily understand these details.

이하, 첨부도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 반도체 패키지를 도시한 단면예시도이다.1 is a cross-sectional view illustrating a semiconductor package according to the present invention.

도 1을 참조하면, 본 발명에 따른 반도체 패키지(100)는 서브스트레이트(110), 반도체 다이(120), 브리지 리드(130), 도전성 와이어(140), 인캡슐란트(150) 및 솔더볼(160)을 포함하여 구성된다.Referring to FIG. 1, the semiconductor package 100 according to the present invention includes a substrate 110, a semiconductor die 120, a bridge lead 130, a conductive wire 140, an encapsulant 150, and a solder ball 160. It is configured to include).

서브스트레이트(110)는 절연체(111), 본드핑거(112), 볼랜드(113), 도전성비아(114) 및 솔더마스크(115)를 포함하여 구성된다. 이 서브스트레이트(110)는 제 1 면(116)에 도포되는 접착부재(124)에 의해 반도체 다이(120)와 접합된다. 여기서, 접착부재(124)는 페이스트 접착제, 양면접착테입 및 이의 등가부재를 이용할 수 있으나, 이로써 본 발명을 한정하는 것은 아니다. 또한, 절연체(111)의 제 1 면(116)에는 본드핑거(112)가 형성되고, 이 본드핑거(112)는 도전성 와이어(140)에 의해 반도체 다이(120)와 전기적, 기계적으로 연결된다. 그리고, 본드핑거(112)는 절연체(111)를 관통하여 형성되는 도전성비아(114)에 의해 볼랜드(113)와 전기적으로 연결된다. 이 서브스트레이트(110)는 도시된 바와 같이 한층의 절연체(111)로 형성될 수도 있고, 절연체(111) 및 금속층을 여러층 적층하여 형성할 수도 있으나, 이로써 본 발명을 한정하는 것은 아니다. 아울러, 서브스트레이트(110)에는 본드 핑거(112) 및 볼랜드(113)의 일부를 봉지하도록 솔더마스크(115)가 형성될 수 있으나, 이로써 본 발명을 한정하는 것은 아니다.The substrate 110 includes an insulator 111, a bond finger 112, a borland 113, a conductive via 114, and a solder mask 115. The substrate 110 is bonded to the semiconductor die 120 by an adhesive member 124 applied to the first surface 116. Here, the adhesive member 124 may use a paste adhesive, a double-sided adhesive tape and an equivalent member thereof, but the present invention is not limited thereto. In addition, a bond finger 112 is formed on the first surface 116 of the insulator 111, and the bond finger 112 is electrically and mechanically connected to the semiconductor die 120 by the conductive wire 140. In addition, the bond finger 112 is electrically connected to the borland 113 by the conductive via 114 formed through the insulator 111. The substrate 110 may be formed of one insulator 111 as shown, or may be formed by stacking the insulator 111 and a metal layer in multiple layers, but the present invention is not limited thereto. In addition, the solder mask 115 may be formed in the substrate 110 to encapsulate a portion of the bond finger 112 and the borland 113, but the present invention is not limited thereto.

반도체 다이(120)는 서브스트레이트(110)의 제 1 면(116)에 접착부재(124)에 의해 접착되어 부착된다. 그리고, 반도체 다이(120)는 서브스트레이트(110)의 본드핑거(112)와 도전성 와이어(140)에 의해 전기적으로 연결된다. 이를 위해, 반도체 다이(120)의 제 1 면(125)에는 본드패드(122, 123)가 다수 형성된다. 여기서, 본드패드(122, 123)는 알루미늄(Al) 및 이의 등가금속 또는 이의 합금속을 이용하여 형성하는 것이 가능하지만, 이로써 본 발명을 한정하는 것은 아니다. 특히, 반도체 다이(120)에 형성된 본드패드(122, 123) 중 일부 본드패드(123)는 브리지 리드(130)를 경유하는 도전성 와이어(140)에 의해 본드핑거(112)와 연결된다. 이를 위해, 반도체 다이(120)의 제 1 면(125)에는 브리지 리드(130)가 부착될 수 있다. 도 1에서는 브리지 리드(130)의 설명을 위해 본드패드(122, 123)가 반도체 다이(120)의 일편에만 형성된 것으로 도시하였으나, 본드패드(122, 123)의 형성위치는 다양하게 변경가능하며, 이로써 본 발명을 한정하는 것은 아니다.The semiconductor die 120 is adhered to and adhered to the first surface 116 of the substrate 110 by an adhesive member 124. The semiconductor die 120 is electrically connected to the bond finger 112 of the substrate 110 by the conductive wire 140. To this end, a plurality of bond pads 122 and 123 are formed on the first surface 125 of the semiconductor die 120. Here, the bond pads 122 and 123 may be formed using aluminum (Al), an equivalent metal thereof, or an alloy thereof, but the present invention is not limited thereto. In particular, some of the bond pads 123 of the bond pads 122 and 123 formed in the semiconductor die 120 are connected to the bond fingers 112 by the conductive wires 140 via the bridge leads 130. To this end, a bridge lead 130 may be attached to the first surface 125 of the semiconductor die 120. In FIG. 1, the bond pads 122 and 123 are formed only on one side of the semiconductor die 120 for the purpose of explaining the bridge lead 130. However, the formation positions of the bond pads 122 and 123 may be variously changed. This does not limit the present invention.

브리지 리드(130)는 본드패드(122, 123)와 본드핑거(112), 본드핑거(112)와 본드핑거(112) 간의 연결을 중계한다. 이를 위해, 브리지 리드(130)는 본드패드(123) 또는 본드핑거(112)와 연결된 도전성 와이어(140)들과 전기적으로 연결된다. 이 브리지 리드(130)는 금속패턴(131)과 절연층을 포함하여 구성되며, 접착층(139)에 의해 반도체 다이(120)의 제 1 면(125) 또는 서브스트레이트(110)의 제 1 면(116)에 접착된다. 여기서, 접착층(139)는 페이스트 접착제, 양면접착테입 및 이의 등가부재일 수 있으나, 이로써 본 발명을 한정하는 것은 아니다. 다만, 브리지 리드(130) 상에 와이어본더(미도시)의 캐필러리와 같은 장치에 의해 도전성 와이어(140)가 형성되는 경우, 도전성 와이어(140) 형성에 따른 스트레스를 최소화하기 위해 탄성계수가 낮은 접착층(139)를 사용하는 것이 바람직하다. 하지만, 이로써 본 발명을 한정하는 것은 아니다. 도 1에서는 브리지 리드(130)가 반도체 다이(120)의 제 1 면(125)에 부착되어, 본드패드(122, 123) 중 상대적으로 반도체 다이(120)의 중심방향에 형성되는 이너본드패드(123)와 본드핑거(112)의 연결을 중계하는 예를 도시하였다. 이와는 달리, 브리지 리드(130)가 서브스트레이트(110)에 부착되어 사용될 수도 있으며, 이로써 본 발명을 한정하는 것은 아니다. 이 브리지 리드(130)의 가용예와 그에 따른 상세한 설명은 이후의 도면을 참조하여 상세히 설명하기로 한다.The bridge lead 130 relays the connection between the bond pads 122 and 123 and the bond finger 112 and the bond finger 112 and the bond finger 112. To this end, the bridge lead 130 is electrically connected to the conductive pads 140 connected to the bond pad 123 or the bond finger 112. The bridge lead 130 includes a metal pattern 131 and an insulating layer, and the first surface 125 of the semiconductor die 120 or the first surface of the substrate 110 is formed by the adhesive layer 139. 116). Here, the adhesive layer 139 may be a paste adhesive, a double-sided adhesive tape, and an equivalent member thereof, but the present invention is not limited thereto. However, when the conductive wire 140 is formed by a device such as a capillary of the wire bonder (not shown) on the bridge lead 130, the elastic modulus is minimized to minimize the stress caused by the conductive wire 140. It is preferable to use the low adhesion layer 139. However, this does not limit the present invention. In FIG. 1, the bridge lead 130 is attached to the first surface 125 of the semiconductor die 120 to form an inner bond pad formed in the center direction of the semiconductor die 120 among the bond pads 122 and 123. An example of relaying the connection between the 123 and the bond finger 112 is shown. Alternatively, the bridge lead 130 may be attached to the substrate 110 and used, thereby not limiting the present invention. An example of the use of the bridge lead 130 and a detailed description thereof will be described later with reference to the accompanying drawings.

도전성 와이어(140)는 반도체 다이(120)의 본드패드(122, 123)와 본드핑거(112) 또는 본드핑거(112)와 본드핑거(112)를 전기적으로 연결한다. 특히, 도전성 와이어(140)는 본드패드(122, 123), 본드핑거(112) 간의 연결을 위해 브리지 리드(130)에 연결될 수 있다. 이 도전성 와이어(140)의 일단은 볼 형태의 범프를 형성하는 볼본딩(141)에 의해 본드핑거(112)나 본드패드(123)에 접합되고, 타단은 스티치본딩(143)될 수 있으나, 이로써 본 발명을 한정하는 것은 아니다. 도 1에서는 본드핑거(112)와 인너본드패드(123)에 볼본딩(141)이 이루어지고, 브리지 리드(130)에 스티치본딩(143)이 이루어진 것을 도시하였으나, 이로써 본 발명을 한정하는 것은 아니다. 아울러, 도전성 와이어(140)는 본드패드(122, 123), 본드핑 거(112) 간의 연결을 위해 서로 다른 굵기로 형성될 수 있으나, 이로써 본 발명을 한정하는 것은 아니다.The conductive wire 140 electrically connects the bond pads 122 and 123 and the bond finger 112 or the bond finger 112 and the bond finger 112 of the semiconductor die 120. In particular, the conductive wire 140 may be connected to the bridge lead 130 for connection between the bond pads 122 and 123 and the bond finger 112. One end of the conductive wire 140 may be bonded to the bond finger 112 or the bond pad 123 by a ball bonding 141 forming a bump in a ball shape, and the other end may be stitch bonded 143. It does not limit the invention. In FIG. 1, the ball bonding 141 is formed on the bond finger 112 and the inner bond pad 123, and the stitch bonding 143 is formed on the bridge lead 130, but the present invention is not limited thereto. . In addition, the conductive wire 140 may be formed in different thicknesses for the connection between the bond pads 122 and 123 and the bond fingers 112, but the present invention is not limited thereto.

인캡슐란트(150)는 서브스트레이트(110), 반도체 다이(120), 브리지 리드(130) 및 도전성 와이어(140)를 봉지한다. 이 인캡슐란트(150)는 서브스트레이트(110), 반도체 다이(120), 브리지 리드(130) 및 도전성 와이어(140)에 습기, 공기와 같은 이물질이 침입하는 것을 방지하고, 이들을 외부의 물리력으로부터 보호함과 아울러, 외부와의 전기적 절연을 확보한다. 이를 위해, 인캡슐란트(150)는 기계적 강도, 전기절연성을 가지며, 반도체 다이(120)로부터 발생하는 열을 방열하기 위해 양호한 방열특성을 가질 수 있으나, 이로써 본 발명을 한정하는 것은 아니다.Encapsulant 150 encapsulates substrate 110, semiconductor die 120, bridge leads 130, and conductive wire 140. The encapsulant 150 prevents foreign substances such as moisture and air from entering the substrate 110, the semiconductor die 120, the bridge lead 130, and the conductive wire 140, and prevents them from being exposed to external physical forces. In addition to protection, it also ensures electrical insulation from the outside. To this end, the encapsulant 150 has mechanical strength and electrical insulation, and may have good heat dissipation to dissipate heat generated from the semiconductor die 120, but the present invention is not limited thereto.

솔더볼(160)은 볼랜드(113)의 일면에 부착되어, 외부회로와 반도체 패키지(100) 간의 도전경로를 제공한다. 이 솔더볼(160)은 도 1에 도시된 바와 같이 구 형태로 가공하여 이용할 수 있으나, 이로써 본 발명을 한정하는 것은 아니다. 솔더볼(160)은 은(Ag), 납(Pb), 주석(Sn), 무연주석(Leadless Sn) 및 이의 등가금속 또는 이의 합금속을 이용할 수 있으나, 이로써 본 발명을 한정하는 것은 아니다.The solder ball 160 is attached to one surface of the borland 113 to provide a conductive path between the external circuit and the semiconductor package 100. This solder ball 160 can be used by processing in the form of a sphere as shown in Figure 1, but this does not limit the present invention. The solder ball 160 may use silver (Ag), lead (Pb), tin (Sn), leadless tin (Leadless Sn), an equivalent metal thereof, or an alloy thereof, but the present invention is not limited thereto.

도 2는 도 1에 도시된 브리지 리드의 단면을 도시한 예시도이다.FIG. 2 is an exemplary view showing a cross section of the bridge lead shown in FIG. 1.

도 2를 참조하면, 본 발명에 따른 브리지 리드(130)는 금속패턴(131), 베이스금속(136), 절연체(137) 및 접착층(139)을 포함하여 구성될 수 있다.Referring to FIG. 2, the bridge lead 130 according to the present invention may include a metal pattern 131, a base metal 136, an insulator 137, and an adhesive layer 139.

금속패턴(131)은 둘 이상의 도전성 와이어(140)들과 접합된다. 이를 위해, 금속패턴(131)은 하부 금속층(133)과 상부 금속층(132)을 포함하여 구성될 수 있다. 하부 금속층은(133)은 상부 금속층(132)에 비해 상대적으로 저렴한 금속, 단단한 금속을 이용하여 형성되며, 상부 금속층(132)을 형성하기 위한 기본 금속층으로 이용된다. 특히, 이 하부 금속층(133)은 하부에 배치되는 베이스금속(136) 및 상부에 형성되는 상부 금속층(132)과의 접합성이 좋고, 전기전도도가 우수한 금속을 이용하여 형성되며, 니켈(Ni) 및 이의 등가금속 또는 이의 합금속을 예로 들 수 있다. 하지만, 이로써 본 발명을 한정하는 것은 아니다. 이 상부 금속층(132)은 도전성 와이어(140)들이 안정적으로 금속패턴(131)과 접합되도록 하기 위해 하부 금속층(133) 상에 형성된다. 이를 위해, 상부 금속층(132)은 도전성 와이어(140)와 동종의 금속을 이용하여 형성되는 것이 좋으며, 금(Au), 팔라듐(Pd) 및 이의 등가금속 또는 이의 합금속을 예로 들 수 있으나, 이로써 본 발명을 한정하는 것은 아니다. 아울러, 이 금속패턴(131)은 도금, 증착 및 이의 등가공정을 이용하여 형성될 수 있으나, 이로써 본 발명을 한정하는 것은 아니며, 상부 금속층(132)과 하부 금속층(133)은 서로 다른 공정에 의해 형성될 수도 있다. 이러한 상부 금속층(132) 및 하부 금속층(133)은 구리 및 그 등가물중 선택된 어느 하나로 형성될 수 있으나, 여기서 그 재질을 한정하는 것은 아니다.The metal pattern 131 is bonded to two or more conductive wires 140. To this end, the metal pattern 131 may include a lower metal layer 133 and an upper metal layer 132. The lower metal layer 133 is formed using a metal that is relatively inexpensive or hard metal compared to the upper metal layer 132, and is used as a base metal layer for forming the upper metal layer 132. In particular, the lower metal layer 133 is formed using a metal having good electrical conductivity and excellent electrical conductivity between the base metal 136 disposed below and the upper metal layer 132 formed above, and includes nickel (Ni) and Examples thereof include equivalent metals or alloys thereof. However, this does not limit the present invention. The upper metal layer 132 is formed on the lower metal layer 133 so that the conductive wires 140 can be stably bonded to the metal pattern 131. To this end, the upper metal layer 132 is preferably formed using a metal of the same type as the conductive wire 140, and may include gold (Au), palladium (Pd) and its equivalent metals or alloys thereof. It does not limit the invention. In addition, the metal pattern 131 may be formed using plating, deposition, and an equivalent process thereof, but the present invention is not limited thereto, and the upper metal layer 132 and the lower metal layer 133 may be formed by different processes. It may be formed. The upper metal layer 132 and the lower metal layer 133 may be formed of any one selected from copper and its equivalents, but the material is not limited thereto.

베이스금속(136)은 금속패턴(131)과 전기적으로 접촉하여, 금속패턴(131)의 부족한 전기 전도성을 보완하며, 금속패턴(131)의 형성을 위한 씨드금속(Seed)으로 이용된다. 또한, 베이스금속(136)은 접착층(139)과 함께, 와이어본더(미도시)의 캐필러리에 의해 반도체 다이(120)에 스트레스가 가해지지 않도록 완충하는 역할을 수행한다. 금속패턴(131)이 도금에 의해 형성되는 경우, 이 베이스금속(136)은 상부에 형성되는 금속패턴(131)의 패턴형태와 거의 동일한 형태로 형성될 수 있다. 하지만, 이로써 본 발명을 한정하는 것은 아니다. 이 베이스금속(136)은 이웃한 베이스금속(136)과 절연체(137)에 의해 전기적으로 분리될 수 있다. 또한, 베이스금속(136)은 도시된 바와 같이 다층의 금속층으로 구성될 수 있으나, 이로써 본 발명을 한정하는 것은 아니다. 도 2에서는 2개의 층으로 구성된 베이스금속(136)을 예로 도시하였다. 이 제 1 베이스금속(134)과 제 2 베이스금속(135)은 서로 다른 금속을 접합하여 형성하거나, 동종의 금속을 다른 방법으로 가공한 후 이를 접합하여 형성할 수도 있다. 또한, 도 2에서와 같이 다층으로 구성되지 않고, 단일한 금속으로 형성되는 단일 금속층을 베이스금속(136)으로 이용하는 것도 가능하며, 이로써 본 발명을 한정하는 것은 아니다.The base metal 136 is in electrical contact with the metal pattern 131 to compensate for the insufficient electrical conductivity of the metal pattern 131, and is used as a seed metal for forming the metal pattern 131. In addition, the base metal 136 together with the adhesive layer 139 serves to buffer the semiconductor die 120 from being stressed by the capillary of the wire bonder (not shown). When the metal pattern 131 is formed by plating, the base metal 136 may be formed in substantially the same shape as the pattern of the metal pattern 131 formed thereon. However, this does not limit the present invention. The base metal 136 may be electrically separated by the neighboring base metal 136 and the insulator 137. In addition, the base metal 136 may be composed of a multi-layered metal layer as shown, but does not limit the present invention. In FIG. 2, the base metal 136 composed of two layers is illustrated as an example. The first base metal 134 and the second base metal 135 may be formed by joining different metals, or may be formed by joining them after processing the same metal in another method. In addition, it is also possible to use a single metal layer formed of a single metal as the base metal 136, rather than having a multi-layer as in FIG. 2, thereby not limiting the present invention.

절연체(137)는 베이스금속(136)과 베이스금속(136)간, 금속패턴(131)과 금속패턴(131) 간의 절연을 확보하고, 금속패턴(137)의 형성을 위한 공간을 제공한다. 아울러, 절연체(137)의 하부에는 브리지 리드(130)를 반도체 다이(120) 또는 서브스트레이트(110)에 접착하기 위한 접착층(139)이 형성될 수 있다. 이때, 접착층(139)은 페이스트 접착제, 접착테입 및 이의 등가부재일 수 있으나, 이로써 본 발명을 한정하는 것은 아니다.The insulator 137 secures insulation between the base metal 136 and the base metal 136, the metal pattern 131, and the metal pattern 131, and provides a space for forming the metal pattern 137. In addition, an adhesive layer 139 may be formed under the insulator 137 to bond the bridge lead 130 to the semiconductor die 120 or the substrate 110. In this case, the adhesive layer 139 may be a paste adhesive, an adhesive tape, and an equivalent member thereof, but the present invention is not limited thereto.

도 2에 도시된 브리지 리드(130)를 실제 생산하는 경우, 브리지 리드(130)가 적용되는 반도체패키지(100) 및 도전성 와이어(140)의 규격에 따라 크기 및 규격이 변경된다. 이러한 브리지 리드(130)를 실제 양산하는 실험에서, 브리지 리드(130)의 두께(T1)는 대략 37~42㎛로 형성되었다. 이 브리지 리드(130)의 두께(T1)는 접착층(139)의 두께(T2)를 포함한 두께이며, 이 접착층(139)의 두께(T2)는 대략 12~17㎛이다. 또한, 절연체(138) 및 베이스금속(136)의 두께는 반도체 다이(120)에 가해지는 스트레스 및 전기전도도를 고려하여 최소 20㎛이상이 되도록 제조하였다. 아울러, 이 베이스금속(136) 상부에 형성되는 하부 금속층(133)의 두께는 대략 3~8㎛, 상부 금속층(132)의 두께는 최소 0.5㎛이상이 되도록 하였다. 그리고, 금속패턴(131) 간의 거리는 최소 25㎛이상을 유지하도록 하였으며, 금속패턴(131)은 도전성 와이어(140)와의 접합을 위해 최소 65㎛ 이상을 폭을 가지도록 제조하였다. 하지만, 이와같은 브리지 리드(130)의 규격은 브리지 리드(130)가 사용되는 반도체패키지(100), 접합되는 도전성 와이어(140) 및 공정에 따라 상이해질 수 있으며, 이로써 본 발명을 한정하는 것은 아니다.In actual production of the bridge lead 130 illustrated in FIG. 2, the size and size of the bridge lead 130 are changed according to the specifications of the semiconductor package 100 and the conductive wire 140 to which the bridge lead 130 is applied. In the experiment of actually mass-producing the bridge lead 130, the thickness T1 of the bridge lead 130 was formed to be approximately 37 to 42 μm. The thickness T1 of the bridge lead 130 is a thickness including the thickness T2 of the adhesive layer 139, and the thickness T2 of the adhesive layer 139 is approximately 12 to 17 μm. In addition, the thickness of the insulator 138 and the base metal 136 is manufactured to be at least 20 μm in consideration of the stress and electrical conductivity applied to the semiconductor die 120. In addition, the thickness of the lower metal layer 133 formed on the base metal 136 is approximately 3-8 μm, and the thickness of the upper metal layer 132 is at least 0.5 μm. The distance between the metal patterns 131 is maintained to be at least 25 μm, and the metal patterns 131 are manufactured to have a width of at least 65 μm for bonding to the conductive wire 140. However, the size of the bridge lead 130 may be different according to the semiconductor package 100, the conductive wire 140 to be bonded, and the process in which the bridge lead 130 is used, thereby not limiting the present invention. .

도 3a 내지 도 3c는 브리지 리드의 사용예를 도시한 평면도들로써, 반도체 다이 및 서브스트레이트의 일부를 도시하였다.3A through 3C are plan views illustrating examples of the use of the bridge leads, showing a portion of the semiconductor die and the substrate.

도 3a를 참조하면, 브리지 리드(130)는 도전성 와이어(140)가 중첩된 경로에 배치되지 않도록 하는 역할과, 동일한 기능의 도전성 와이어(140)를 취합하는 역할을 수행할 수 있다. 상술한 바와 같이, 반도체 다이(120)에는 다수의 본드패드(122, 123)가 형성될 수 있다. 반도체 다이(120)와 서브스트레이트(110)의 연결이 많은 경우, 이 본드패드(122, 123)들은 도 3a에서와 같이 이너본드패드(123)와 아우터 본드패드(122)로 구분될 수 있다. 이 경우, 아우터본드패드(122)는 반도체 다이(120)로부터의 신호입출력을 위해 주로 사용되고, 이너본드패드(123)는 접지(GND) 또는 전원(Power)의 공급을 위한 단자로 사용될 수 있다. 하지만, 이로써 본 발명을 한정하는 것은 아니다.Referring to FIG. 3A, the bridge lead 130 may serve to prevent the conductive wire 140 from being disposed in an overlapping path, and to collect the conductive wire 140 having the same function. As described above, a plurality of bond pads 122 and 123 may be formed in the semiconductor die 120. When there is much connection between the semiconductor die 120 and the substrate 110, the bond pads 122 and 123 may be divided into an inner bond pad 123 and an outer bond pad 122 as shown in FIG. 3A. In this case, the outer bond pad 122 is mainly used for signal input and output from the semiconductor die 120, and the inner bond pad 123 may be used as a terminal for supplying ground (GND) or power. However, this does not limit the present invention.

이러한 본드패드(122, 123)들은 서브스트레이트(110)의 외주연을 따라 방사상으로 배치되는 본드핑거(112)에 전기적으로 연결된다. 이를 위해, 종래에는 아우터본드패드(122)와 본드핑거(112)를 연결하는 제 1 도전성 와이어(144)가 형성된 후, 이너본드패드(123)와 본드핑거(112)를 연결하는 제 2 도전성 와이어(145)가 형성된다. 종래에는 중첩되는 경로를 가지는 도전성 와이어(144, 145) 즉, 제 2 도전성 와이어(145)와 제 1 도전성 와이어(144)의 단락을 방지하기 위해, 제 2 도전성 와이어(145)가 제 1 도전성 와이어(144)의 높이보다 높게 형성되었다. 하지만, 이 경우 인캡슐란트(101)의 몰딩시 제 2 도전성 와이어(145)의 쏠림(Sweep)이 발생하여 도전성 와이어(140) 간의 접촉이 발생하는 등의 문제와 함께, 제 2 도전성 와이어(145)의 높이로 인해, 반도체 패키지(100)의 두께가 두꺼워지는 문제점이 있었다. 특히, 동일한 기능, 예를 들어 접지전원과의 연결을 위한 도전성 와이어(140)를 하나의 본드핑거(117)에 통합하는 경우, 점선 A와 같이 제 1 도전성 와이어(144)와 제 2 도전성 와이어(145)의 경로가 교차하는 형태를 가지게 됨으로써 와이어간 접촉에 의한 불량 발생이 높았다. 또한, 얇은 굵기의 도전성 와이어(140)를 긴 거리에 걸쳐 형성함으로 인해 도전성 와이어의 늘어짐, 끊어짐, 저항의 증가와 같은 문제점이 발생하였다. 이 때문에, 본드핑거(112)를 형성하는 경우, 도전 성 와이어(140)의 형성거리를 짧게 하고, 경로의 중첩을 배제하기 위해 본드핑거(112)들의 사이 사이에 같은 기능의 여러 본드핑거(112)를 배치하였다. These bond pads 122 and 123 are electrically connected to bond fingers 112 disposed radially along the outer circumference of the substrate 110. To this end, conventionally, after the first conductive wire 144 connecting the outer bond pad 122 and the bond finger 112 is formed, the second conductive wire connecting the inner bond pad 123 and the bond finger 112 is formed. 145 is formed. Conventionally, in order to prevent a short circuit between the conductive wires 144 and 145 having overlapping paths, that is, the second conductive wire 145 and the first conductive wire 144, the second conductive wire 145 may be a first conductive wire. It was formed higher than the height of 144. However, in this case, when the encapsulant 101 is molded, the second conductive wire 145 may be inclined, and the second conductive wire 145 may be in contact with the conductive wire 140. Due to the height of), there is a problem that the thickness of the semiconductor package 100 becomes thick. In particular, when integrating the conductive wire 140 for the same function, for example, the ground power source into one bond finger 117, the first conductive wire 144 and the second conductive wire ( Since the path of 145 has a form intersecting, defects caused by contact between wires were high. In addition, since the conductive wire 140 having a thin thickness is formed over a long distance, problems such as sagging, breaking, and increasing resistance of the conductive wire have occurred. For this reason, in the case of forming the bond fingers 112, the bond fingers 112 having the same function between the bond fingers 112 in order to shorten the forming distance of the conductive wire 140 and to exclude the overlapping of the paths. ) Was placed.

본 발명의 브리지 리드(130)는 이러한 문제점을 개선하기 위해 사용될 수 있다. 즉, 도 3a에 도시된 바와 같이, 동일한 신호가 입출력되는 본드패드(122, 123)들 특히, 이너본드패드(123)를 브리지 리드(130)의 금속패턴(131)과 와이어본딩하고, 이 금속패턴(131)과 통합본드핑거(117)를 제 3 도전성 와이어(146)에 의해 전기적으로 연결할 수 있다. 이를 통해, 제 1 내지 제 3 도전성 와이어(144, 145, 146)간의 경로가 중첩되는 것을 방지할 수 있으며, 동일한 기능을 수행하는 복수의 본드핑거(112, 117)를 생략하여 다른 신호의 입출력에 사용하는 것이 가능해진다. 특히, 상대적으로 공간 낭비가 심한 반도체 다이(120) 및 서브스트레이트(110)의 모서리부분을 이용할 수 있는 장점이 있다. 또한, 도 3a의 경우 도전성 와이어(140)간의 경로가 중첩되지 않으므로, 특정 도전성 와이어(140)의 높이를 높게 하지 않고 형성이 가능하여, 반도체 패키지(100)의 두께가 두꺼워지는 것을 방지할 수 있다.The bridge lead 130 of the present invention can be used to remedy this problem. That is, as shown in FIG. 3A, the bond pads 122 and 123, in which the same signal is input and output, in particular, the inner bond pad 123 are wire-bonded with the metal pattern 131 of the bridge lead 130. The pattern 131 and the integrated bond finger 117 may be electrically connected by the third conductive wire 146. As a result, overlapping paths between the first to third conductive wires 144, 145, and 146 may be prevented, and a plurality of bond fingers 112 and 117 that perform the same function may be omitted to input / output of other signals. It becomes possible to use. In particular, there is an advantage in that the corner portion of the semiconductor die 120 and the substrate 110, which is relatively a waste of space can be used. In addition, in the case of FIG. 3A, since the paths between the conductive wires 140 do not overlap, the specific conductive wires 140 may be formed without increasing the height, and thus, the thickness of the semiconductor package 100 may be prevented from becoming thick. .

특히, 도 3a에서는 통합본드핑거(117)가 반도체 다이(120)의 전원을 공급하는 단자로 이용되는 경우의 예를 도시한 것이다. 즉, 통합본드핑거(117)와 제 3 도전성 와이어(146)에 의해 인너본드패드(123)들에 공급되는 전력량을 모두 감당하는 경우, 도시된 바와 같이 제 3 도전성 와이어(146)를 복수로 구성하여 이를 해결할 수 있다. 더욱이, 통합본드핑거(117)와 브리지 리드(130)를 연결하는 제 3 도전성 와이어(140)의 와이어 수를 복수로 구성하는 경우, 같은 굵기로 제 1 내지 제 3 도전성 와이어(140)를 구성할 수 있는 장점이 있다.In particular, FIG. 3A illustrates an example in which the integrated bond finger 117 is used as a terminal for supplying power to the semiconductor die 120. That is, when the amount of power supplied to the inner bond pads 123 by the integrated bond finger 117 and the third conductive wire 146 is all handled, a plurality of third conductive wires 146 are configured as shown. This can be solved. Furthermore, when the number of wires of the third conductive wire 140 connecting the integrated bond finger 117 and the bridge lead 130 is plural, the first to third conductive wires 140 may be configured to have the same thickness. There are advantages to it.

도 3b는 통합본드핑거(117)와 브리지 리드(130)를 하나의 도전성 와이어(246)에 의해 연결한 예를 도시한 예시도이다. 도 3a와 달리, 본 발명의 다른 실시예에 따른 반도체 패키지(100)는 통합본드핑거(117)와 브리지 리드(130)가 하나의 제 3 도전성 와이어(246)에 의해 연결될 수 있다. 이때, 제 3 도전성 와이어(246)는 제 1 및 제 2 도전성 와이어(144, 145)에 대해 상대적으로 굵은 와이어를 이용하여 형성될 수 있다. 예를 들어, 제 1 및 제 2 도전성 와이어(144, 145)를 직경 약 0.8 내지 1mil의 와이어를 이용해 형성하고, 제 3 도전성 와이어(246)는 직경 약 2 내지 3mil 와이어를 이용하여 형성할 수 있다. 이 경우, 제 3 도전성 와이어(246)와 통합본딩패드(117)를 접지전원(GND) 또는 전력공급용으로 사용하는 경우에도 충분한 용량을 확보하는 것이 용이하며, 한 번의 와이어본딩에 의해 용이하게 형성하는 것이 가능하다.3B is an exemplary diagram illustrating an example in which the integrated bond finger 117 and the bridge lead 130 are connected by one conductive wire 246. Unlike FIG. 3A, in the semiconductor package 100 according to another exemplary embodiment, the integrated bond finger 117 and the bridge lead 130 may be connected by one third conductive wire 246. In this case, the third conductive wire 246 may be formed using a relatively thick wire with respect to the first and second conductive wires 144 and 145. For example, the first and second conductive wires 144 and 145 may be formed using a wire having a diameter of about 0.8 to 1 mil, and the third conductive wire 246 may be formed using a wire having a diameter of about 2 to 3 mils. . In this case, it is easy to ensure sufficient capacity even when the third conductive wire 246 and the integrated bonding pad 117 are used for ground power supply (GND) or power supply, and are easily formed by one wire bonding. It is possible to do

도 3c는 이웃하지 않는 본드핑거와 본드패드를 중계하는 브리지 리드(330)의 예를 도시하였다. 도 3a 및 도 3b는 복수의 본드패드(122, 123)를 하나의 본드핑거(117)에 연결하는 예에 대한 것이었다. 반면에 도 3c에 도시된 브리지 리드(330)는 복수의 본드패드(122, 123)를 개개의 본드핑거(217)에 연결할 수 있다. 특히, 위치상의 제약으로 인해 본드핑거(217a)와 본드패드(345a)를 도전성 와이어(340)를 이용하여 연결하는 경우 다른 도전성 와이어(340)와 교차하게 된다. 하지만, 도 3c와 같이 브리지 리드(330)를 이용하는 경우, 도전성 와이어(340)의 교차없이 본드핑거(217a)와 본드패드(345a)를 연결할 수 있게 된다. 또한, 이너본드 패드(123)와 다른 본드핑거(217)를 개별적으로 연결하는 것도 가능하다. 이를 위해, 도 3c에 도시된 브리지 리드(330)의 금속패턴(331)은 도 3a 및 도 3b와 달리 각각 전기적으로 구분되는 세 개의 패턴으로 구성된다. 이를 통해, 각각의 이너본드패드(123)와 본드핑거(217)를 각각 연결할 수 있게 된다. 여기서, 도시된 패턴의 형태, 패턴의 수 및 도전성 와이어의 연결은 예로 제시된 것일뿐, 이로써 본 발명을 한정하는 것은 아니다. 아울러, 도 3c에서는 하나의 본드패드(123)와 하나의 본드핑거(217)를 각각의 금속패턴(331)이 일대일로 중계하는 예를 도시하였으나, 이로써 본 발명을 한정하는 것은 아니다.3C illustrates an example of a bridge lead 330 relaying non-neighboring bond fingers and bond pads. 3A and 3B illustrate an example in which a plurality of bond pads 122 and 123 are connected to one bond finger 117. In contrast, the bridge lead 330 illustrated in FIG. 3C may connect the plurality of bond pads 122 and 123 to the respective bond fingers 217. In particular, when the bond finger 217a and the bond pad 345a are connected by using the conductive wire 340 due to the positional constraints, the bond fingers 217a and the bond pads 345a cross the other conductive wires 340. However, when the bridge lead 330 is used as shown in FIG. 3C, the bond finger 217a and the bond pad 345a may be connected without crossing the conductive wire 340. In addition, it is also possible to connect the inner bond pad 123 and another bond finger 217 individually. To this end, the metal pattern 331 of the bridge lead 330 shown in FIG. 3C is composed of three patterns that are electrically separated from each other, unlike FIGS. 3A and 3B. Through this, each of the inner bond pads 123 and the bond fingers 217 may be connected to each other. Here, the shape of the pattern shown, the number of patterns and the connection of the conductive wires are provided by way of example only, thereby not limiting the present invention. 3C illustrates an example in which one metal pad 331 relays one bond pad 123 and one bond finger 217, but the present invention is not limited thereto.

도 4는 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 예시도이다.4 is an exemplary view illustrating a semiconductor package according to another embodiment of the present invention.

도 4를 참조하면, 본 발명의 다른 실시예에 따른 반도체 패키지(400)는 반도체 다이(420), 브리지 리드(430), 도전성 와이어(440), 리드프레임(450) 및 인캡슐란트(460)를 포함하여 구성된다.4, a semiconductor package 400 according to another embodiment of the present invention may include a semiconductor die 420, a bridge lead 430, a conductive wire 440, a lead frame 450, and an encapsulant 460. It is configured to include.

반도체 다이(420)는 접착부재(424)에 의해 리드프레임(450)의 다이패들(451) 상에 접착된다. 이 반도체 다이(420)는 도전성 와이어(440) 및 브리지 리드(430)에 의해 내부리드(452)와 전기적으로 연결되어, 내부리드(452) 및 외부리드(453)에 의해 외부와 연결된다. 이를 위해, 반도체 다이(420)의 제 1 면(425)에는 도전성 와이어(440)와의 연결을 위한 본드패드(422, 423)가 하나 이상 형성될 수 있다. 이 본드패드(422, 423)는 알루미늄(Al) 및 이의 등가금속 또는 이의 합금속을 이용하여 형성하는 것이 가능하지만, 이로써 본 발명을 한정하는 것은 아니다. 반도체 다이(420)에 형성되는 본드패드(422, 423) 중 일부는 브리지 리드(430)에 의해 내부리드(452), 다른 본드패드(422, 423)와 연결될 수 있다. 아울러, 반도체 다이(420)의 제 1 면(425)에는 도시된 바와 같이 브리지 리드(430)가 접착될 수 있으나, 이로써 본 발명을 한정하는 것은 아니다. The semiconductor die 420 is bonded onto the die paddle 451 of the leadframe 450 by the adhesive member 424. The semiconductor die 420 is electrically connected to the inner lead 452 by the conductive wire 440 and the bridge lead 430, and is connected to the outside by the inner lead 452 and the outer lead 453. To this end, one or more bond pads 422 and 423 may be formed on the first surface 425 of the semiconductor die 420 to connect the conductive wires 440. The bond pads 422 and 423 can be formed using aluminum (Al), an equivalent metal thereof, or an alloy thereof, but the present invention is not limited thereto. Some of the bond pads 422 and 423 formed on the semiconductor die 420 may be connected to the inner lead 452 and the other bond pads 422 and 423 by the bridge lead 430. In addition, the bridge lead 430 may be adhered to the first surface 425 of the semiconductor die 420 as shown in the drawings, but the present invention is not limited thereto.

브리지 리드(430)는 본드패드(422, 423)와 내부리드(452) 또는 본드패드(422, 423) 간의 연결을 중계한다. 이를 위해, 브리지 리드(430)는 본드패드(422, 423) 또는 내부리드(452)와 도전성 와이어(440)에 의해 연결된다. 이 브리지 리드(430)는 금속패턴과 절연층을 포함하여 구성되며, 접착층에 의해 반도체 다이(430)의 제 1 면(425) 또는 리드프레임(450) 상에 부착된다. 도 4에서는 도 1에서와 같이 브리지 리드(430)가 반도체 다이(420)의 제 1 면(425)에 부착되어, 본드패드(422, 423) 중 이너본드패드(422)와 내부리드(452) 간의 연결을 중계하는 예를 도시하였다. 하지만, 이로써 본 발명을 한정하는 것은 아니다.The bridge lead 430 relays a connection between the bond pads 422 and 423 and the inner lead 452 or the bond pads 422 and 423. To this end, the bridge lead 430 is connected to the bond pads 422 and 423 or the inner lead 452 by the conductive wire 440. The bridge lead 430 includes a metal pattern and an insulating layer, and is attached to the first surface 425 or the lead frame 450 of the semiconductor die 430 by an adhesive layer. In FIG. 4, as shown in FIG. 1, the bridge lead 430 is attached to the first surface 425 of the semiconductor die 420, such that the inner bond pad 422 and the inner lead 452 of the bond pads 422 and 423 may be formed. An example of relaying the connections between them is shown. However, this does not limit the present invention.

도전성 와이어(440)는 반도체 다이(420)의 본드패드(422, 423)와 내부리드(452), 본드패드(422, 423)와 브리지 리드(430), 브리지 리드(430)와 내부리드(452)를 전기적으로 연결한다. 이를 위해, 도전성 와이어(440)는 일단이 범프에 의해 볼본딩되고, 타단은 스티치본딩에 의해 본딩될 수 있으나, 이로써 본 발명을 한정하는 것은 아니다.The conductive wires 440 may include bond pads 422 and 423 and internal leads 452, bond pads 422 and 423, bridge leads 430, bridge leads 430, and internal leads 452 of the semiconductor die 420. ) Is electrically connected. To this end, one end of the conductive wire 440 may be ball bonded by bumps, and the other end may be bonded by stitch bonding, but the present invention is not limited thereto.

리드프레임(450)은 다이패들(451)과 내외부리드(452, 453)가 일체형으로 제조된 뒤, 패키지 공정에서 분리되는 형태로 이용될 수 있다. 하지만, 이로써 본 발명을 한정하는 것은 아니다. 다이패들(451)에는 접착부재(424)에 의해 반도체 다이(420)가 부착 및 고정된다. 그리고, 내부리드(452)는 도전성 와이어(440)에 의해 반도체 다이(420)와 전기적, 기계적으로 연결된다. 리드프레임(450) 중 다이패들(451)과 내부리드(452)는 인캡슐란트(460)에 의해 봉지되고, 외부리드(453)는 인캡슐란트(460)의 외부로 노출되어 외부와 반도체 패키지(400)를 연결하게 된다. 이 리드프레임(450) 중 다이패들(451) 상에는 브리지 리드(430)가 부착될 수도 있으며, 이를 위해 다이패들(451)에는 브리지 리드(430)의 접착공간이 마련될 수 있다. 하지만, 이로써 본 발명을 한정하는 것은 아니다.The lead frame 450 may be used in a form in which the die paddle 451 and the inner and outer leads 452 and 453 are integrally manufactured and then separated in a packaging process. However, this does not limit the present invention. The semiconductor die 420 is attached and fixed to the die paddle 451 by an adhesive member 424. The inner lead 452 is electrically and mechanically connected to the semiconductor die 420 by the conductive wire 440. The die paddle 451 and the inner lead 452 of the lead frame 450 are encapsulated by the encapsulant 460, and the outer lead 453 is exposed to the outside of the encapsulant 460 so that the outside and the semiconductors are exposed. The package 400 is connected. The bridge lead 430 may be attached to the die paddle 451 of the lead frame 450. For this purpose, the adhesive pad of the bridge lead 430 may be provided in the die paddle 451. However, this does not limit the present invention.

인캡슐란트(460)는 반도체 다이(420), 브리지 리드(430), 도전성 와이어(440) 및 리드프레임(450) 일부를 봉지한다. 이 인캡슐란트(460)는 반도체 다이(420), 브리지 리드(430), 리드프레임(450)의 다이패들(451)과 내부리드(452) 및 도전성 와이어(440)에 습기, 공기와 같은 이물질이 침입하는 것을 방지하고, 이들을 외부의 물리력으로부터 보호함과 아울러, 외부와의 전기적 절연을 확보한다.The encapsulant 460 encapsulates the semiconductor die 420, the bridge lead 430, the conductive wire 440, and a portion of the lead frame 450. The encapsulant 460 is formed in the die 420 of the semiconductor die 420, the bridge lead 430, the lead frame 450, the internal lead 452, and the conductive wire 440 such as moisture and air. It prevents foreign substances from invading, protects them from external physical forces, and secures electrical insulation from the outside.

도 5는 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.5 is a cross-sectional view illustrating a semiconductor package in accordance with another embodiment of the present invention.

도 5를 참조하면, 본 발명의 다른 실시예에 따른 반도체 패키지(500)는 서브스트레이트(510), 제 1 반도체 다이(520), 제 2 반도체 다이(525), 브리지 리드(530), 도전성 와이어(540), 인캡슐란트(550) 및 솔더볼(560)을 포함하여 구성된다.Referring to FIG. 5, a semiconductor package 500 according to another exemplary embodiment may include a substrate 510, a first semiconductor die 520, a second semiconductor die 525, a bridge lead 530, and a conductive wire. 540, the encapsulant 550 and the solder ball 560 are configured.

서브스트레이트(510)는 절연체(511), 본드핑거(512), 볼랜드(513), 도전성비아(514) 및 솔더마스크(515)를 포함하여 구성된다. 이 서브스트레이트(510)는 제 1 면(516)에 도포되는 접착부재(529)에 의해 제 2 반도체 다이(525)와 접합된다. 여기서, 접착부재(529)는 페이스트 접착제, 양면접착테잎 및 이의 등가부재를 이용할 수 있으나, 이로써 본 발명을 한정하는 것은 아니다. 또한, 절연체(511)의 제 1 면(516)에는 본드핑거(512)가 형성되고, 이 본드핑거(512)는 도전성 와이어(540)에 의해 제 1 반도체 다이(520), 제 2 반도체 다이(525) 및 브리지 리드(530) 중 적어도 어느 하나와 전기적, 기계적으로 연결된다. 그리고, 본드핑거(512)는 절연체(511)를 관통하여 형성되는 도전성비아(514)에 의해 볼랜드(513)와 전기적으로 연결된다. 이 서브스트레이트(510)는 도시된 바와 같이 한층의 절연체(511)로 형성될 수도 있고, 절연체(511) 및 금속층을 여러층 적층하여 형성할 수도 있으나, 이로써 본 발명을 한정하는 것은 아니다. 아울러, 서브스트레이트(510)에는 본드핑거(512) 및 볼랜드(513)의 일부를 봉지하도록 솔더마스크(515)가 형성될 수 있으나, 이로써 본 발명을 한정하는 것은 아니다.The substrate 510 includes an insulator 511, a bond finger 512, a borland 513, a conductive via 514, and a solder mask 515. The substrate 510 is bonded to the second semiconductor die 525 by an adhesive member 529 applied to the first surface 516. Here, the adhesive member 529 may use a paste adhesive, a double-sided adhesive tape, and an equivalent member thereof, but the present invention is not limited thereto. In addition, a bond finger 512 is formed on the first surface 516 of the insulator 511, and the bond finger 512 is formed of the first semiconductor die 520 and the second semiconductor die () by the conductive wire 540. At least one of the 525 and the bridge lead 530 is electrically and mechanically connected. The bond finger 512 is electrically connected to the borland 513 by a conductive via 514 formed through the insulator 511. The substrate 510 may be formed of one layer of insulator 511 as shown, or may be formed by stacking the insulator 511 and a metal layer, but the present invention is not limited thereto. In addition, a solder mask 515 may be formed in the substrate 510 to encapsulate a portion of the bond finger 512 and the borland 513, but the present invention is not limited thereto.

제 1 반도체 다이(520)는 제 2 반도체 다이(525) 상에 접착부재(524)에 의해 접착되어 부착된다. 이 제 1 반도체 다이(520)는 도전성 와이어(540)에 의해 제 2 반도체 다이(525) 또는 서브스트레이트(510)와 전기적으로 연결된다. 이때, 제 1 반도체 다이(520)는 브리지 리드(530)의 중계에 의해 제 2 반도체 다이(525) 또는 서브스트레이트(510)와 전기적으로 연결될 수 있다. 이를 위해, 제 1 반도체 다이(520)에는 브리지 리드(530)가 부착될 수 있다. 하지만, 이로써 본 발명을 한정하는 것은 아니다. 그리고, 제 1 반도체 다이(520)에는 도전성 와이어(540)와의 연결을 위한 본드패드(522)가 형성된다. 여기서, 본드패드(522)는 알루미늄(Al) 및 이의 등가금속 또는 이의 합금속을 이용하여 형성하는 것이 가능하지만, 이로써 본 발명을 한정하는 것은 아니다. 여기서, 접착부재(524)는 페이스트 접착제, 양면접착테잎 및 이의 등가부재를 포함할 수 있으나, 이로써 본 발명을 한정하는 것은 아니다.The first semiconductor die 520 is adhered to and attached to the second semiconductor die 525 by the adhesive member 524. The first semiconductor die 520 is electrically connected to the second semiconductor die 525 or the substrate 510 by a conductive wire 540. In this case, the first semiconductor die 520 may be electrically connected to the second semiconductor die 525 or the substrate 510 by the relay of the bridge lead 530. To this end, a bridge lead 530 may be attached to the first semiconductor die 520. However, this does not limit the present invention. In addition, a bond pad 522 is formed on the first semiconductor die 520 to be connected to the conductive wire 540. Here, the bond pad 522 may be formed using aluminum (Al), an equivalent metal thereof, or an alloy thereof, but the present invention is not limited thereto. Here, the adhesive member 524 may include a paste adhesive, a double-sided adhesive tape and an equivalent member thereof, but the present invention is not limited thereto.

제 2 반도체 다이(525)는 서브스트레이트(510) 상에 접착부재(529)에 의해 접착되어 부착되며, 제 1 반도체 다이(520)와 접착부재(524)에 의해 접착된다. 이 제 2 반도체 다이(525)는 제 1 반도체 다이(520) 또는 서브스트레이트(510)와 도전성 와이어(540)에 의해 전기적으로 연결될 수 있다. 이 제 2 반도체 다이(525)도 제 1 반도체 다이(520)와 마찬가지로, 제 1 반도체 다이(520) 또는 서브스트레이트(510)와 브리지 리드(530)의 중계에 의해 전기적으로 연결될 수 있다. 이를 위해, 제 2 반도체 다이(525)에는 브리지 리드(530)가 접착되어 부착될 수 있으나, 이로써 본 발명을 한정하는 것은 아니다.The second semiconductor die 525 is adhered to and adhered to the substrate 510 by the adhesive member 529, and is bonded by the first semiconductor die 520 and the adhesive member 524. The second semiconductor die 525 may be electrically connected to the first semiconductor die 520 or the substrate 510 by a conductive wire 540. Like the first semiconductor die 520, the second semiconductor die 525 may be electrically connected by relaying the first semiconductor die 520 or the substrate 510 and the bridge lead 530. To this end, the bridge lead 530 may be attached to the second semiconductor die 525, but the present invention is not limited thereto.

브리지 리드(530)는 제 1 반도체 다이(520), 제 2 반도체 다이(525) 및 서브스트레이트(510) 간의 전기적 연결을 중계한다. 이를 위해, 브리지 리드(530)는 제 1 및 제 2 반도체 다이(520, 525)의 본드패드(522, 526), 서브스트레이트(510)의 본드핑거(512)와 도전성 와이어(540)에 의해 전기적으로 연결된다. 도 5에서는 브리지 리드(530)가 제 2 반도체 다이(525)에 부착된 것으로 도시하였으나 부착위치 및 부착대상은 변경이 가능하며, 도면에 의해 본 발명을 한정하는 것은 아니다. 즉, 브리지 리드(530)는 전기적 연결의 중계를 위해 필요에 따라 제 1 반도체 다이(520), 제 2 반도체 다이(525) 또는 서브스트레이트(510) 중 어느 하나 이상에 접착층에 의해 부착될 수 있다. 이 브리지 리드(530)는 제 1 반도체 다이(520)와 제 2 반도체 다이(525)의 본드패드(522, 526)의 연결을 중계할 수 있다. 특히, 브리지 리드(530)는 제 1 및 제 2 반도체 다이(520, 525)의 서로 다른 면 또는 반대면에 형성되는 본드패드(522, 526) 간의 연결을 중계할 수 있다. 또한, 브리지 리드(530)는 제 1 및 제 2 반도체 다이(520, 525)의 본드패드(522, 526)와 본드핑거(512)의 연결을 중계할 수도 있다. 특히, 브리지 리드(530)는 상대적으로 먼 거리의 본드패드(522, 526)와 본드핑거(512)의 연결을 중계할 수 있으며, 서로 다른 방향에 형성되어 도전성 와이어(540)의 교차가 불가피한 부분에 배치되어, 도전성 와이어(540) 간의 교차를 방지할 수 있다. 이에 대한, 상세한 설명은 이후의 도면을 참조하여 보다 상세하게 설명하기로 한다.The bridge lead 530 relays electrical connections between the first semiconductor die 520, the second semiconductor die 525, and the substrate 510. To this end, the bridge leads 530 are electrically connected by the bond pads 522 and 526 of the first and second semiconductor dies 520 and 525, the bond fingers 512 of the substrate 510, and the conductive wires 540. Is connected. Although the bridge lead 530 is attached to the second semiconductor die 525 in FIG. 5, the attachment position and the attachment target may be changed, and the present invention is not limited by the drawings. That is, the bridge lead 530 may be attached to any one or more of the first semiconductor die 520, the second semiconductor die 525 or the substrate 510 by an adhesive layer as necessary for the relay of the electrical connection. . The bridge lead 530 may relay a connection between the bond pads 522 and 526 of the first semiconductor die 520 and the second semiconductor die 525. In particular, the bridge leads 530 may relay connections between bond pads 522 and 526 formed on different or opposite surfaces of the first and second semiconductor dies 520 and 525. The bridge lead 530 may also relay the connection between the bond pads 522 and 526 and the bond fingers 512 of the first and second semiconductor dies 520 and 525. In particular, the bridge lead 530 may relay the connection between the bond pads 522 and 526 and the bond fingers 512 of a relatively long distance, and are formed in different directions so that the crossing of the conductive wires 540 is inevitable. It is disposed in, to prevent the intersection between the conductive wires 540. Detailed description thereof will be described later with reference to the accompanying drawings.

도전성 와이어(540)는 제 1 및 제 2 반도체 다이(520, 525)의 본드패드(522, 526)와 본드패드(522, 526), 본드패드(522, 526)와 본드핑거(512), 본드핑거(512)와 본드핑거(512)를 전기적으로 연결한다. 특히, 도전성 와이어(540)는 제 1 반도체 다이(520), 제 2 반도체 다이(525) 및 서브스트레이트(510) 간의 연결을 위해 브리지 리드(530)에 연결될 수 있다. 아울러, 이 도전성 와이어(540)는 서로 다른 굵기로 형성될 수 있으나, 이로써 본 발명을 한정하는 것은 아니다.The conductive wire 540 may bond the bond pads 522 and 526 and the bond pads 522 and 526 of the first and second semiconductor dies 520 and 525, the bond pads 522 and 526, the bond fingers 512, and the bonds. The finger 512 and the bond finger 512 are electrically connected to each other. In particular, the conductive wire 540 can be connected to the bridge lead 530 for connection between the first semiconductor die 520, the second semiconductor die 525, and the substrate 510. In addition, the conductive wire 540 may be formed in different thicknesses, but this does not limit the present invention.

인캡슐란트(550)는 서브스트레이트(510), 제 1 반도체 다이(520), 제 2 반도체 다이(525), 브리지 리드(530) 및 도전성 와이어(540)를 봉지한다. 이 인캡슐란트(550)는 서브스트레이트(510), 제 1 반도체 다이(520), 제 2 반도체 다이(525), 브리지 리드(530) 및 도전성 와이어(540)에 습기, 공기와 같은 이물질이 침입하는 것을 방지하고, 이들을 외부의 물리력으로부터 보호함과 아울러, 외부와의 전기적 절연을 확보한다.Encapsulant 550 encapsulates substrate 510, first semiconductor die 520, second semiconductor die 525, bridge lead 530, and conductive wire 540. The encapsulant 550 has foreign substances such as moisture and air invading the substrate 510, the first semiconductor die 520, the second semiconductor die 525, the bridge lead 530, and the conductive wire 540. To protect them from external physical forces and to ensure electrical insulation from the outside.

솔더볼(560)은 볼랜드(513)의 일면에 부착되어, 외부회로와 반도체 패키지(500) 간의 도전경로를 제공한다. 이 솔더볼(502)은 도 5에 도시된 바와 같이 같이 구 형태로 가공하여 이용할 수 있으나, 이로써 본 발명을 한정하는 것은 아니다. 솔더볼(502)는 은(Ag), 납(Pb), 주석(Sn), 무연주석(Leadless Sn) 및 이의 등가금속 또는 이의 합금속을 이용할 수 있으나, 이로써 본 발명을 한정하는 것은 아니다.The solder ball 560 is attached to one surface of the borland 513 to provide a conductive path between the external circuit and the semiconductor package 500. The solder ball 502 can be used by processing into a spherical shape as shown in Figure 5, but this does not limit the present invention. The solder ball 502 may use silver (Ag), lead (Pb), tin (Sn), leadless tin (Leadless Sn), an equivalent metal thereof, or an alloy thereof, but the present invention is not limited thereto.

도 6a 및 도 6b는 스택패키지에서 브리지 리드의 사용예를 도시한 예시도들이다.6A and 6B are exemplary diagrams illustrating an example of using a bridge lead in a stack package.

도 6a를 참조하면, 브리지 리드(530)는 반도체 다이(520, 525)의 서로 다른 면(591, 592)에 배치되는 본드패드(522, 526)간의 연결을 중계할 수 있다. 마찬가지로, 브리지 리드(530)는 제 1 반도체 다이(520) 또는 제 2 반도체 다이(525)와 서브스트레이트(540)의 서로 다른 면에 배치되는 본드패드(522, 526)와 본드핑거(512) 간의 연결을 중계할 수 있다. 즉, 제 1 반도체 다이(520)의 일변(591)과 제 2 반도체 다이(592)의 일변은 서로 90도의 각을 이룬다. 이러한 90도 이상의 각을 이루는 변에 형성되는 본드패드(522, 526)들을 도전성 와이어(540)로 연결하는 경우, 도전성 와이어(540)들의 경로가 중첩되어, 도전성 와이어(540)들의 높이를 서로 다르게 해야만 한다. 이로 인해, 상술한 바와 같이 반도체 패키지(500)의 높이가 높아지고, 도전성 와이어(540)의 쏠림에 의한 불량이 발생할 수 있다.Referring to FIG. 6A, the bridge leads 530 may relay connections between bond pads 522 and 526 disposed on different surfaces 591 and 592 of the semiconductor dies 520 and 525. Similarly, the bridge lead 530 may be formed between the bond pads 522 and 526 and the bond fingers 512 disposed on different surfaces of the first semiconductor die 520 or the second semiconductor die 525 and the substrate 540. You can relay the connection. That is, one side 591 of the first semiconductor die 520 and one side of the second semiconductor die 592 form an angle of 90 degrees with each other. When the bond pads 522 and 526 formed at the sides having an angle of 90 degrees or more are connected to the conductive wires 540, the paths of the conductive wires 540 overlap and the heights of the conductive wires 540 are different from each other. must do it. For this reason, as described above, the height of the semiconductor package 500 is increased, and a defect due to the twisting of the conductive wire 540 may occur.

하지만, 도 6a에서와 같이 브리지 리드(530)를 이용하는 경우, 도전성 와이어(540)들의 경로 겹침을 방지할 수 있다. 즉, 브리지 리드(530)를 도 6a에 도시된 바와 같이 제 1 반도체 다이(520)의 일면(591)과 제 2 반도체 다이(525)의 일면(592) 사이에 배치한다. 그리고, 브리지 리드(530)와 제 2 반도체 다이(525)의 본드패드(526), 브리지 리드(530)와 제 1 반도체 다이(520)의 본드패드(522)를 연결한다. 이를 통해, 도전성 와이어(540)를 우회시킴으로써 다른 면에 형성되는 본드패드(522, 526)를 전기적으로 연결할 수 있게 된다. 이를 위해, 브리지 리드(530)는 도시된 바와 같이 길이가 특정 방향으로 긴 형태의 금속패턴(531)를 가질 수 있으며, 도전성 와이어(540)의 용이한 연결을 위해 각 금속패턴(531) 서로 다른 각도 및 형태로 패터닝될 수 있다. 하지만, 이로써 본 발명을 한정하는 것은 아니다.However, when the bridge lead 530 is used as shown in FIG. 6A, path overlap of the conductive wires 540 may be prevented. That is, the bridge lead 530 is disposed between one surface 591 of the first semiconductor die 520 and one surface 592 of the second semiconductor die 525, as shown in FIG. 6A. The bond pad 526 of the bridge lead 530 and the second semiconductor die 525 and the bond pad 522 of the bridge lead 530 and the first semiconductor die 520 are connected to each other. As a result, the conductive wires 540 may be bypassed to electrically connect the bond pads 522 and 526 formed on the other surface. To this end, the bridge lead 530 may have a metal pattern 531 having a long shape in a specific direction as shown in the figure, and the metal patterns 531 may be different from each other for easy connection of the conductive wire 540. Patterned in angles and shapes. However, this does not limit the present invention.

도 6b를 참조하면, 브리지 리드(630)는 도전성 와이어(540)의 연결거리를 연장하기 위해서도 사용될 수 있다. 반도체 패키지(600)의 경우 반도체 다이(520, 525)에 비해 서브스트레이트(510)이 상대적으로 큰 크기를 가지게 된다. 특히, 도 6b에 도시된 것과 같이 반도체 다이(520, 525)가 둘 이상 적층되는 스택형 반도체 패키지(600)의 경우 반도체 다이(520, 525)와 서브스트레이트(510)의 크기 차이가 더욱 심해질 수 있다. 이러한 경우 서브스트레이트(510)에 형성되는 본드핑거(512)와 반도체 다이(520, 525)에 형성되는 본드패드(522, 526) 간의 거리가 멀어지게 되고, 특히 제 1 반도체 다이(520)의 본드패드(522)와 본드핑거(512) 간의 거리가 가장 멀어지게 된다.Referring to FIG. 6B, the bridge lead 630 may also be used to extend the connection distance of the conductive wire 540. In the case of the semiconductor package 600, the substrate 510 has a relatively larger size than the semiconductor dies 520 and 525. In particular, in the case of the stacked semiconductor package 600 in which two or more semiconductor dies 520 and 525 are stacked, as shown in FIG. 6B, the size difference between the semiconductor dies 520 and 525 and the substrate 510 may become more severe. have. In this case, the distance between the bond fingers 512 formed in the substrate 510 and the bond pads 522 and 526 formed in the semiconductor dies 520 and 525 is increased, and in particular, the bond of the first semiconductor die 520 is increased. The distance between the pad 522 and the bond finger 512 is the farthest.

서로 멀리 떨어져 있는 본드패드(522)와 본드핑거(512)를 도전성 와이어(540)에 의해 연결하는 경우, 도전성 와이어(540)의 길이가 길어짐으로 인해 저항이 증가하여 전기적 특성이 저하된다. 또한, 도전성 와이어(540)의 늘어짐, 몰딩시의 쏠림 등이 발생하여 반도체 패키지(600)의 불량을 증가시킬 수 있다. 이러한 경우 도 6b에서와 같이 브리지 리드(630)를 사용하여 이러한 문제를 해결하는 것이 가능하다.When the bond pads 522 and the bond fingers 512 that are far apart from each other are connected by the conductive wires 540, the length of the conductive wires 540 is increased, thereby increasing resistance and deteriorating electrical characteristics. In addition, sagging of the conductive wire 540, or pulling during molding may occur to increase the defect of the semiconductor package 600. In this case, it is possible to solve this problem by using the bridge lead 630 as shown in Figure 6b.

서로 멀리 떨어진 본드핑거(512)와 본드패드(522)를 연결하기 위해 브리지 리드(630)는 본드핑거(512)와 본드패드(522)의 연결경로 상에 배치된다. 그리고, 브리지 리드(630)의 금속패턴(631)의 양단과 본드핑거(512) 및 본드패드(522)를 도전성 와이어(540)에 의해 연결한다. 이를 통해, 도전성 와이어(540)에 의해 연결되는 길이를 감소시키고, 브리지 리드(630)에 의한 연결거리를 증가시킴으로써 먼 거리의 본드핑거(512)와 본드패드(522)를 연결시킬 수 있게 된다. 여기서, 브리지 리드(630)에 형성되는 금속패턴(631)은 도선길이 증가에 따른 저항의 증가를 상쇄하기 위해, 충분한 두께와 선폭을 가지도록 형성되는 것이 바람직하다. 도 6b에서는 브리지 리드(530)가 제 2 반도체 다이(525) 상에 부착된 것으로 도시하였으나, 서브스트레이트(510) 상에 부착될 수도 있으며, 도시된 바에 의해 본 발명을 한정하는 것은 아니다. 또한, 도 6b에는 하나의 브리지 리드(530)가 사용된 예를 도시하였으나, 브리지 리드(530)를 복수로 구성하여 사용하는 것도 가능하다. In order to connect the bond fingers 512 and the bond pads 522 that are far from each other, the bridge lead 630 is disposed on the connection path between the bond fingers 512 and the bond pads 522. In addition, both ends of the metal pattern 631 of the bridge lead 630, the bond fingers 512, and the bond pads 522 are connected by the conductive wires 540. Through this, it is possible to connect the bond finger 512 and the bond pad 522 at a long distance by reducing the length connected by the conductive wire 540 and increasing the connection distance by the bridge lead 630. Here, the metal pattern 631 formed in the bridge lead 630 is preferably formed to have a sufficient thickness and line width in order to offset the increase in resistance according to the increase in the conductor length. Although the bridge lead 530 is illustrated as attached to the second semiconductor die 525 in FIG. 6B, it may be attached to the substrate 510, but the present invention is not limited thereto. In addition, although an example in which one bridge lead 530 is used is illustrated in FIG. 6B, a plurality of bridge leads 530 may be used.

상술한 바와 같이 본 발명에 따른 반도체 패키지는 브리지 리드를 제공함으로써 도전성 와이어의 형성 경로를 변경하거나, 동일한 기능의 도전성 와이어를 통합 또는 분기시키는 것이 가능해진다.As described above, the semiconductor package according to the present invention makes it possible to change the formation path of the conductive wires or to integrate or branch the conductive wires having the same function by providing the bridge leads.

또한, 본 발명에 따른 반도체 패키지는 브리지 리드를 제공함으로써, 중첩된 경로를 가지는 도전성 와이어의 경로를 변경함으로써 도전성 와이어의 경로 중첩을 회피할 수 있으며, 이에 의해 도전성 와이어 중 일부의 높이를 높게 하지 않고도, 동일한 평면 내에 종래보다 많은 수의 도전성 와이어를 형성하는 것이 가능해진다.In addition, the semiconductor package according to the present invention can avoid the overlapping of the paths of the conductive wires by changing the paths of the conductive wires having overlapping paths by providing bridge leads, thereby increasing the height of some of the conductive wires without raising the height. More conductive wires can be formed in the same plane than in the prior art.

또한, 본 발명에 따른 반도체 패키지는 브리지 리드를 제공함으로써, 이웃하지 않는 패드, 본드핑거를 연결할 수 있으므로, 반도체 패키지의 설계 및 제작시 제한이 적어지는 장점을 제공한다.In addition, the semiconductor package according to the present invention provides a bridge lead, so that pads and bond fingers that are not adjacent to each other may be connected, thereby providing an advantage of less limitation in designing and manufacturing a semiconductor package.

또한, 본 발명에 따른 반도체 패키지는 브리지 리드를 이용하여, 동일한 기능의 패드 또는 본드핑거를 연결하거나, 분산시킴으로써 동일한 기능의 패드 또는 본드핑거를 생략할 수 있으며, 이를 통해 반도체 패키지의 크기를 감소시키거나, 다른 기능의 단자를 더 형성하는 것이 가능해진다.In addition, the semiconductor package according to the present invention may omit the pad or bond finger having the same function by connecting or dispersing the pad or bond finger having the same function using a bridge lead, thereby reducing the size of the semiconductor package. Or it is possible to further form a terminal of another function.

또한, 본 발명에 따른 반도체 패키지는 브리지 리드를 이용하여 도전성 와이어의 경로 중첩을 방지할 수 있으므로, 인캡슐란트에 의한 몰딩시 도전성 와이어의 파손, 스위핑에 의한 단락을 방지하는 것이 가능해진다.In addition, since the semiconductor package according to the present invention can prevent the path overlap of the conductive wires by using the bridge leads, it is possible to prevent the breakage of the conductive wires and the short circuit due to the sweeping during molding by the encapsulant.

마지막으로, 본 발명에 따른 반도체 패키지는 브리지 리드에 의해 도전성 와이어의 연결을 중계함으로써, 도전성 와이어에 비해 멀리 떨어진 본드패드 및 본드 핑거를 연결하는 경우에도, 저항 증가에 의한 신호 감쇄를 저감하는 것이 가능해진다.Finally, the semiconductor package according to the present invention can reduce the signal attenuation due to the increase in resistance even when connecting the bond pad and the bond finger farther than the conductive wire by relaying the connection of the conductive wire by the bridge lead. Become.

이상에서 설명한 것은 본 발명의 기술적 사상을 설명하기 위한 하나의 실시에에 불과한 것으로, 본 발명의 기술적 범위는 상술한 실시예에 의해 한정되는 것이 아니고, 본 발명의 특허청구범위에 기재된 청구항에 의해 한정되어야 할 것이다. 또한, 본 발명의 기술분야에서 통상의 지식을 가진 자가 할 수 있는 다양한 변형 및 균등한 타 실시예를 포괄할 수 있음을 이해할 것이다.What has been described above is only one embodiment for explaining the technical idea of the present invention, and the technical scope of the present invention is not limited by the above-described embodiments, but defined by the claims described in the claims of the present invention. Should be. In addition, it will be understood that various modifications and equivalent other embodiments that may be made by those skilled in the art may be included.

Claims (14)

삭제delete 삭제delete 다수의 본드패드가 형성되는 반도체 다이와,A semiconductor die in which a plurality of bond pads are formed; 상기 반도체 다이가 부착되고, 상기 반도체 다이와의 전기적 연결을 위한 복수의 본드핑거가 형성되는 서브스트레이트와,A substrate to which the semiconductor die is attached, a plurality of bond fingers formed for electrical connection with the semiconductor die; 상기 반도체 다이 및 상기 서브스트레이트 중 적어도 어느 하나에 부착되고, 상기 반도체 다이와 상기 서브스트레이트의 전기적 연결을 중계하기 위한 브리지 리드와,A bridge lead attached to at least one of the semiconductor die and the substrate, the bridge lead for relaying an electrical connection between the semiconductor die and the substrate; 상기 본드패드, 상기 본드핑거 및 상기 브리지 리드 중 선택된 어느 둘을 전기적으로 연결하기 위한 도전성 와이어를 포함하고,A conductive wire for electrically connecting any one selected from the bond pad, the bond finger, and the bridge lead, 상기 브리지 리드는 상기 도전성 와이어와 접합되는 금속패턴과, 상기 금속패턴이 형성되는 절연체와, 상기 브리지 리드를 접합하기 위해 상기 절연체의 일면에 형성되는 접착층을 포함하며,The bridge lead includes a metal pattern bonded to the conductive wire, an insulator on which the metal pattern is formed, and an adhesive layer formed on one surface of the insulator for bonding the bridge lead, 상기 브리지 리드는 상기 금속패턴의 형성을 위해 상기 절연체의 사이에 형성되는 베이스금속을 더 포함하여 구성되는 것을 특징으로 하는 반도체 패키지.The bridge lead is a semiconductor package, characterized in that further comprises a base metal formed between the insulator to form the metal pattern. 제 3 항에 있어서, 상기 금속패턴은 상기 절연체 및 상기 베이스금속 중 적어도 어느 하나의 상면에 형성되는 하부 금속층과, 상기 하부 금속층 상에 형성되는 상부 금속층을 포함하여 구성되는 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 3, wherein the metal pattern comprises a lower metal layer formed on an upper surface of at least one of the insulator and the base metal, and an upper metal layer formed on the lower metal layer. 제 3 항에 있어서, 상기 금속패턴은 복수로 구성되어 각각 전기적으로 절연되고, 각각의 상기 금속패턴은 서로 다른 상기 도전성 와이어와 전기적으로 연결되는 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 3, wherein the metal pattern is formed in plural and electrically insulated from each other, and each of the metal patterns is electrically connected to the conductive wires different from each other. 제 3 항에 있어서, 상기 금속패턴은 복수의 상기 도전성 와이어에 의해 복수의 상기 본드패드와 전기적으로 연결되며, 하나의 상기 본드핑거와 복수의 상기 도전성 와이어에 의해 전기적으로 연결되는 것을 특징으로 하는 반도체 패키지.The semiconductor of claim 3, wherein the metal pattern is electrically connected to a plurality of bond pads by a plurality of conductive wires, and is electrically connected by one bond finger and a plurality of conductive wires. package. 제 3 항에 있어서, 상기 금속패턴은 복수의 상기 도전성 와이어에 의해 복수의 상기 본드패드와 전기적으로 연결되며, 하나의 상기 본드핑거와 하나의 상기 도전성 와이어에 의해 전기적으로 연결되는 것을 특징으로 하는 반도체 패키지.The semiconductor of claim 3, wherein the metal pattern is electrically connected to a plurality of bond pads by a plurality of conductive wires, and is electrically connected by one bond finger and one conductive wire. package. 제 7 항에 있어서, 상기 본드패드와 상기 금속패턴을 연결하는 상기 도전성 와이어와, 상기 본드핑거와 상기 금속패턴을 연결하는 상기 도전성 와이어는 굵기 및 재질 중 어느 하나가 서로 다른 것을 특징으로 반도체 패키지.The semiconductor package of claim 7, wherein the conductive wire connecting the bond pad and the metal pattern and the conductive wire connecting the bond finger and the metal pattern have different thicknesses and materials. 제 3 항에 있어서, 상기 금속패턴 및 상기 베이스금속 중 어느 하나는 상기 본드패드가 형성된 상기 반도체 다이의 표면과 평행한 방향으로 절곡되는 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 3, wherein any one of the metal pattern and the base metal is bent in a direction parallel to a surface of the semiconductor die on which the bond pad is formed. 제 3 항에 있어서, 상기 도전성 와이어는 상기 본드패드, 상기 본드핑거 및 상기 브리지 리드 중 선택된 어느 하나와 볼본딩에 의해 접합되는 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 3, wherein the conductive wire is bonded to one of the bond pad, the bond finger, and the bridge lead by ball bonding. 제 10 항에 있어서, 상기 도전성 와이어는 상기 본드패드, 상기 본드핑거 및 상기 브리지 리드 중 선택된 어느 하나와 스티치본딩에 의해 접합되는 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 10, wherein the conductive wire is bonded to any one selected from the bond pad, the bond finger, and the bridge lead by stitch bonding. 제 3 항에 있어서, 상기 서브스트레이트의 일면이 노출되도록 상기 서브스트레이트, 상기 반도체 다이, 상기 브리지 리드 및 상기 도전성 와이어를 봉지하는 인캡슐란트와, 상기 서브스트레이트의 노출된 일면에는 상기 본드핑거와 전기적으로 연결되는 볼랜드와, 상기 본드핑거와 상기 볼랜드의 연결을 위해 상기 서브스트레이트를 관통하도록 형성되는 도전성비아와, 상기 볼랜드에 접합되는 솔더를 더 포함하여 구성되는 것을 특징으로 하는 반도체 패키지.4. The encapsulant of claim 3, wherein the encapsulant encapsulates the substrate, the semiconductor die, the bridge lead, and the conductive wire so that one surface of the substrate is exposed, and the bond finger is electrically connected to the exposed surface of the substrate. And a solder land bonded to the ball land, a conductive via formed to penetrate through the substrate for connection between the bond finger and the borland. 제 3 항에 있어서, 상기 반도체 다이 및 상기 서브스트레이트 중 어느 하나에 부착되고, 상기 반도체 다이 및 상기 서브스트레이트 중 어느 하나와 전기적으로 연결되는 제 2 반도체 다이를 더 포함하여 구성되는 것을 특징으로 하는 반도체 패키지.4. The semiconductor device of claim 3, further comprising a second semiconductor die attached to any one of the semiconductor die and the substrate and electrically connected to any one of the semiconductor die and the substrate. package. 제 13 항에 있어서, 상기 브리지 리드는 상기 반도체 다이에 부착되고, 상기 제 2 반도체 다이의 본드패드 및 상기 서브스트레이트의 상기 본드핑거와 상기 도전성 와이어에 의해 각각 전기적으로 연결되는 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 13, wherein the bridge leads are attached to the semiconductor die and electrically connected to each other by the bond pads of the second semiconductor die and the bond fingers of the substrate and the conductive wires. .
KR1020070046091A 2007-05-11 2007-05-11 Semiconductor package KR100908753B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070046091A KR100908753B1 (en) 2007-05-11 2007-05-11 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070046091A KR100908753B1 (en) 2007-05-11 2007-05-11 Semiconductor package

Publications (2)

Publication Number Publication Date
KR20080100032A KR20080100032A (en) 2008-11-14
KR100908753B1 true KR100908753B1 (en) 2009-07-22

Family

ID=40286843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070046091A KR100908753B1 (en) 2007-05-11 2007-05-11 Semiconductor package

Country Status (1)

Country Link
KR (1) KR100908753B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110246833A (en) * 2018-03-07 2019-09-17 南茂科技股份有限公司 Fingerprint recognition chip-packaging structure

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067497B1 (en) * 2008-12-20 2011-09-27 주식회사 바른전자 semiconductor package
WO2015000597A1 (en) 2013-07-03 2015-01-08 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Mixed impedance bond wire connections and method of making the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010059916A (en) * 1999-12-30 2001-07-06 마이클 디. 오브라이언 multi chip module semiconductor package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010059916A (en) * 1999-12-30 2001-07-06 마이클 디. 오브라이언 multi chip module semiconductor package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110246833A (en) * 2018-03-07 2019-09-17 南茂科技股份有限公司 Fingerprint recognition chip-packaging structure
CN110246833B (en) * 2018-03-07 2021-04-06 南茂科技股份有限公司 Fingerprint identification chip packaging structure

Also Published As

Publication number Publication date
KR20080100032A (en) 2008-11-14

Similar Documents

Publication Publication Date Title
US6541846B2 (en) Dual LOC semiconductor assembly employing floating lead finger structure
US7576431B2 (en) Semiconductor chip package and multichip package
US7215031B2 (en) Multi chip package
KR100592786B1 (en) Stack package made of area array type packages, and manufacturing method thereof
US8368197B2 (en) Semiconductor package and method of manufacturing the semiconductor package
US6982485B1 (en) Stacking structure for semiconductor chips and a semiconductor package using it
US7847398B2 (en) Semiconductor device having a stacked bump to reduce kirkendall voids and or cracks and method of manufacturing
US6566739B2 (en) Dual chip package
CN100573858C (en) Chip packing-body
US20090039509A1 (en) Semiconductor device and method of manufacturing the same
US8030766B2 (en) Semiconductor device
KR100908753B1 (en) Semiconductor package
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
US6429515B1 (en) Long wire IC package
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
KR19990069438A (en) Chip stack package
KR100831481B1 (en) Semiconductor device and semiconductor package using the same, and circuit device
TWI582905B (en) Chip package structure and manufacturing method thereof
KR100390466B1 (en) multi chip module semiconductor package
JP4435074B2 (en) Semiconductor device and manufacturing method thereof
KR100437821B1 (en) semiconductor package and metod for fabricating the same
KR100401501B1 (en) Chip stack package
KR100610917B1 (en) Wire bonding structure between semiconductor chip and substrate, and semiconductor package using it, and manufacturing method of the same
CN109841591B (en) Semiconductor package structure and semiconductor module including the same
JP2009021499A (en) Laminated semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130709

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140709

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150706

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160705

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170706

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180710

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190711

Year of fee payment: 11