KR100728985B1 - Phase change ram device and method of manufacturing the same - Google Patents

Phase change ram device and method of manufacturing the same Download PDF

Info

Publication number
KR100728985B1
KR100728985B1 KR1020060044173A KR20060044173A KR100728985B1 KR 100728985 B1 KR100728985 B1 KR 100728985B1 KR 1020060044173 A KR1020060044173 A KR 1020060044173A KR 20060044173 A KR20060044173 A KR 20060044173A KR 100728985 B1 KR100728985 B1 KR 100728985B1
Authority
KR
South Korea
Prior art keywords
film
phase conversion
insulating film
interlayer insulating
upper electrode
Prior art date
Application number
KR1020060044173A
Other languages
Korean (ko)
Inventor
장헌용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060044173A priority Critical patent/KR100728985B1/en
Application granted granted Critical
Publication of KR100728985B1 publication Critical patent/KR100728985B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

A phase shift memory device and its manufacturing method are provided to reduce a programming current by decreasing the contact area between a phase shift layer and upper/lower electrodes using an improved phase shift layer structure composed of a plug type first phase shift layer for contacting the lower electrode and a second phase shift layer for contacting a sidewall of the upper electrode. A lower electrode(31) is formed on a semiconductor substrate(30). A first interlayer dielectric(32) with a contact hole(H) for exposing partially the lower electrode to the outside is formed thereon. A first phase shift layer(33a) is formed on the resultant structure to fill the contact hole and to partially cover the first interlayer dielectric. An insulating layer(34) is formed on the first phase shift layer. An upper electrode(35) is formed on the insulating layer. A second phase shift layer(33b) is formed at a sidewall of a stacked structure composed of the upper electrode, the insulating layer and the first phase shift layer. A second interlayer dielectric(36) is formed on the resultant structure. A bit line(37) is formed on the second interlayer dielectric to contact the upper electrode.

Description

상변환 기억 소자 및 그의 제조방법{Phase change RAM device and method of manufacturing the same}Phase change RAM device and method of manufacturing the same

도 1a 및 도 1b는 종래의 상변환 기억 소자들을 도시한 단면도. 1A and 1B are cross-sectional views showing conventional phase change memory elements.

도 2는 종래 상변환 기억 소자들의 상변환막과 하부전극의 접촉 면적 변화에 따른 리세트 전류 변화를 나타내는 그래프. 2 is a graph showing a change in reset current according to a change in contact area between a phase change film and a lower electrode of a conventional phase change memory device.

도 3은 본 발명의 일 실시예에 따른 상변환 기억 소자의 단면도. 3 is a cross-sectional view of a phase change memory device according to an embodiment of the present invention.

도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 단면도. 4A through 4D are cross-sectional views illustrating a method of manufacturing a phase change memory device according to an embodiment of the present invention.

도 5는 본 발명의 다른 실시예에 따른 상변환 기억 소자의 단면도. 5 is a cross-sectional view of a phase change memory device according to another embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

30 : 반도체기판 31 : 하부전극30: semiconductor substrate 31: lower electrode

32 : 제1층간절연막 H : 콘택홀32: first interlayer insulating film H: contact hole

33a : 제1상변환막 33b : 제2상변환막33a: first phase conversion film 33b: second phase conversion film

34 : 절연막 35 : 상부전극34 insulating film 35 upper electrode

36 : 제2층간절연막 37 : 비트라인36: second interlayer insulating film 37: bit line

본 발명은 상변환 기억 소자에 관한 것으로, 보다 상세하게는, 낮은 프로그래밍 전류를 갖는 상변환 기억 소자에 관한 것이다. The present invention relates to a phase change memory element, and more particularly, to a phase change memory element having a low programming current.

기억 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 램(Random Access Memory : RAM) 소자와 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 롬(Read Only Memory : ROM) 소자로 크게 구분된다. 상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 EEPROM(Elecrtically Erasable and Programmable ROM)과 같은 플래쉬 기억(Flash Memory) 소자를 들 수 있다. The memory device is a volatile random access memory (RAM) device that loses input information when the power is cut off, and a read only memory (ROM) device that maintains the storage state of the input information even when the power is cut off. It is largely divided. The volatile RAM devices may include DRAM and SRAM, and the nonvolatile ROM devices may include flash memory devices such as EEPROM (Elecrtically Erasable and Programmable ROM). have.

그런데, 상기 디램은 잘 알려진 바와 같이 매우 우수한 기억 소자임에도 불구하고 높은 전하저장 능력이 요구되고, 이를 위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움이 있다. 또한, 상기 플래쉬 기억 소자는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비해 높은 동작전압이 요구되고, 이에 따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.However, although the DRAM has a very good memory device as is well known, high charge storage capability is required, and for this purpose, it is difficult to achieve high integration since the electrode surface area must be increased. In addition, the flash memory device requires a high operating voltage compared to a power supply voltage in connection with a structure in which two gates are stacked, and thus requires a separate boost circuit to form a voltage required for write and erase operations. Therefore, there is a difficulty in high integration.

이에, 상기 비휘발성 기억 소자의 특성을 가지면서 고집적화를 이룰 수 있고, 또한, 구조가 단순한 새로운 기억 소자를 개발하기 위한 많은 연구들이 진행되고 있으며, 그 한 예로 최근 상변환 기억 소자(Phase Change RAM)가 제안되었다. Accordingly, many studies are being conducted to develop new memory devices having characteristics of the nonvolatile memory device and having a simple structure. For example, recently, a phase change RAM device has been developed. Was proposed.

상변환 기억 소자는 하부전극과 상부전극 사이의 전류 흐름을 통해서 상기 전극들 사이에 개재된 상변환막이 결정 상태에서 비정질 상태로 상변화가 일어나는 것으로부터 결정질과 비정질에 따른 저항 차이를 이용하여 셀에 저장된 정보를 판별하는 기억 소자이다. 다시말해, 상변환 기억 소자는 상변환막으로 칼코제나이드(Chalcogenide)막을 이용하는데, 이러한 칼코제나이드막은 게르마늄(Ge), 스티비움(Sb) 및 텔루리움(Te)으로 이루어진 화합물막으로서, 인가된 전류에 의해 발생하는 열, 즉, 주울 열(Joule Heat)에 의해 비정질(Amorphouse) 상태와 결정질(Crystalline) 상태 사이에서 상변화가 일어나며, 이때, 비정질 상태를 갖는 상변환막의 비저항이 결정질 상태를 갖는 상변환막의 비저항 보다 높다는 것으로부터, 읽기 모드에서 상변환막을 통하여 흐르는 전류를 감지하여 상변환 기억 셀에 저장된 정보가 논리 '1'인지 또는 논리 '0'인지를 판별하게 된다. The phase change memory device utilizes a difference in resistance between crystalline and amorphous phases due to the phase change of the phase conversion film interposed between the electrodes from the crystal state to the amorphous state through the current flow between the lower electrode and the upper electrode. It is a storage element for determining stored information. In other words, the phase-conversion memory device uses a chalcogenide film as a phase conversion film. The chalcogenide film is a compound film made of germanium (Ge), stevidium (Sb), and tellurium (Te). The phase change occurs between the amorphous state and the crystalline state by heat generated by the generated current, that is, Joule heat, and at this time, the resistivity of the phase change film having the amorphous state is determined by the crystalline state. Since it is higher than the specific resistance of the phase change film, the current flowing through the phase change film is sensed in the read mode to determine whether the information stored in the phase change memory cell is logic '1' or logic '0'.

한편, 이러한 상변환 기억 소자에서 상변환막이 결정질 상태에서 비정질 상태로 되는 것을 리세트(reset)라고 하고, 반대로 비정질 상태에서 결정질 상태로 되는 것을 세트(set)라고 하는데, 소비 전력 및 동작 속도 측면에서 상기 리세트/세트(프로그래밍)를 위한 전류의 크기는 낮을수록 좋다. 따라서, 상변환막과 전극과의 접촉 면적을 가능한 작게 만들어줌으로써, 두 물질간의 접촉면에서의 전류 밀도를 높여 상변화에 필요한 전류를 낮추어야 한다. On the other hand, in such a phase conversion memory element, the phase conversion film becomes crystalline from amorphous state to reset, and conversely from amorphous state to crystalline state is called set. In terms of power consumption and operation speed The smaller the magnitude of the current for the reset / set (programming), the better. Therefore, by making the contact area between the phase change film and the electrode as small as possible, the current density at the contact surface between the two materials should be increased to lower the current required for the phase change.

이에, 종래에는 하부전극과 상변환막 간의 접촉 면적을 줄여주기 위해 하부전극 또는 상변환막을 플러그형으로 형성하고 있다. Accordingly, in order to reduce the contact area between the lower electrode and the phase change film, the lower electrode or the phase change film is formed in a plug type.

이하에서는, 도 1a 및 도 1b를 참조하여 종래의 상변환 기억 소자를 설명하도록 한다. Hereinafter, a conventional phase change memory device will be described with reference to FIGS. 1A and 1B.

도 1a를 참조하면, 종래의 상변환 기억 소자는, 소정의 하부구조물(미도시) 을 구비한 반도체기판(10) 상에 제1하부전극(11a) 및 제2하부전극(11b)의 적층 패턴이 형성되고, 상기 적층 패턴을 덮도록 기판(10) 상에 제1층간절연막(12)이 형성되며, 상기 제1층간절연막(12)에 형성된 콘택홀(H) 내에 제2하부전극(11b)과 콘택하는 플러그형 제3하부전극(11b)이 형성된 구조를 갖는다. 그리고, 상기 제1층간절연막(12) 상에 제3하부전극(11b)과 콘택하는 패턴 형태의 상변환막(13)과 상부전극(15)이 차례로 구비된다. 미설명된 도면부호 16은 상기 상변환막(13)과 상부전극(15)을 덮도록 제1층간절연막(12) 상에 형성된 제2층간절연막을 나타내고, 도면부호 17은 상기 제2층간절연막(16) 상에 상부전극(15)과 콘택하도록 형성된 비트라인을 나타낸다. Referring to FIG. 1A, a conventional phase change memory device includes a stacked pattern of a first lower electrode 11 a and a second lower electrode 11 b on a semiconductor substrate 10 having a predetermined substructure (not shown). The first interlayer insulating film 12 is formed on the substrate 10 to cover the stack pattern, and the second lower electrode 11b is formed in the contact hole H formed in the first interlayer insulating film 12. It has a structure in which the plug-type third lower electrode 11b is formed in contact with the film. In addition, a phase conversion film 13 and an upper electrode 15 in a pattern form contacting the third lower electrode 11b are sequentially provided on the first interlayer insulating film 12. Unexplained reference numeral 16 denotes a second interlayer insulating film formed on the first interlayer insulating film 12 to cover the phase change film 13 and the upper electrode 15, and reference numeral 17 denotes the second interlayer insulating film ( 16 shows a bit line formed to contact the upper electrode 15.

여기서, 상기 제2하부전극(11b)과 제3하부전극(11c)은 동일한 재질로 형성되고, 제1하부전극(11a)으로부터 발생되는 열을 상변환막(13)에 전달하는 역할을 한다. Here, the second lower electrode 11b and the third lower electrode 11c are formed of the same material, and serve to transfer heat generated from the first lower electrode 11a to the phase conversion film 13.

한편, 도 1b에 도시된 종래의 다른 상변환 기억 소자는, 상기 도 1a와 기본적으로 동일한 구조를 갖지만 제1층간절연막(12)에 형성된 콘택홀(H) 내에 제3하부전극이 형성되는 대신에 상변환물질이 매립된 구조를 갖는다. 즉, 도 1b에서는 상변환막(13)이 도 1a에서와 같이 제1층간절연막(12) 상에 패턴 형태로 형성될 뿐만 아니라 플러그 형태를 갖고 제2하부전극(11b)과 콘택하고 있다. Meanwhile, another conventional phase change memory device shown in FIG. 1B has the same structure as that of FIG. 1A, but instead of forming a third lower electrode in the contact hole H formed in the first interlayer insulating film 12. Phase conversion material has a buried structure. That is, in FIG. 1B, the phase conversion film 13 is not only formed in a pattern on the first interlayer insulating film 12 as in FIG. 1A, but also in a plug shape and in contact with the second lower electrode 11b.

이와 같이, 상변환막 또는 하부전극을 플러그형으로 형성하면, 그들 간의 접촉 면적을 감소시킬 수 있어서 프로그래밍 전류를 낮출 수 있다. 특히, 도 1b와 같은 구조가 도 1a와 같은 구조 보다 프로그래밍 전류를 낮추는데 효과가 있는데, 이 것은 도 2로부터 확인할 수 있다. 도 2는 상기 두 가지 종래의 상변환 기억 소자의 상변환막과 하부전극과의 접촉 면적에 따른 리세트 전류의 변화를 나타내는 그래프이다. In this manner, when the phase conversion film or the lower electrode is formed in a plug shape, the contact area therebetween can be reduced, thereby lowering the programming current. In particular, the structure shown in FIG. 1B is effective in lowering the programming current than the structure shown in FIG. 1A, which can be seen from FIG. 2. FIG. 2 is a graph showing the change of the reset current according to the contact area between the phase change film and the lower electrode of the two conventional phase change memory devices.

그러나, 전술한 종래의 상변환 기억 소자에서는 하부전극(11a, 11b, 11c), 상변환막(13), 상부전극(15) 및 비트라인(17)이 동일축 상에 형성되기 때문에, 비트라인(17)과 상부전극(15)의 콘택 마진을 고려하여 상변환막(13)과 상부전극(15)의 크기를 소정 크기 이상 확보해주어야 한다. 여기서, 상기 상변환막(13)과 상부전극(15)은 동일한 폭으로 형성되는데, 이는 상변환막(13)과 상부전극(15)을 동시에 패터닝해야 하기 때문이다. 만약, 상부전극용 도전막의 형성 없이 상변환물질막 만을 단독으로 패터닝하는 경우 상변환물질막이 손상(damage)되어 그 특성이 열화된다. However, in the above-described conventional phase change memory device, since the lower electrodes 11a, 11b, 11c, the phase change film 13, the upper electrode 15, and the bit line 17 are formed on the same axis, the bit line Considering the contact margins of the 17 and the upper electrode 15, the size of the phase conversion film 13 and the upper electrode 15 should be secured to a predetermined size or more. Here, the phase conversion film 13 and the upper electrode 15 are formed in the same width, because the phase conversion film 13 and the upper electrode 15 must be patterned at the same time. If only the phase change material film is patterned alone without forming the upper electrode conductive film, the phase change material film is damaged and its characteristics are deteriorated.

그러므로, 종래의 상변환 기억 소자에서는 상변환막(13)과 상부전극(15) 간의 접촉 면적을 줄이기 어렵고, 프로그래밍 전류를 낮추는데 한계가 있다. 즉, 상변환막(13)과 상부전극(15) 간의 접촉 면적이 상변환막(13)과 하부전극 간의 접촉 면적에 비해 상대적으로 매우 넓기 때문에 프로그래밍에 필요한 전류가 여전히 높다는 문제가 있다. Therefore, in the conventional phase change memory device, it is difficult to reduce the contact area between the phase change film 13 and the upper electrode 15, and there is a limit to lower the programming current. That is, since the contact area between the phase change film 13 and the upper electrode 15 is relatively large compared to the contact area between the phase change film 13 and the lower electrode, there is a problem that the current required for programming is still high.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 하부전극과 상변환막 간의 접촉 면적 뿐만 아니라 상부전극과 상변환막 간의 접촉 면적 또한 감소시켜 프로그래밍 전류를 낮춰줄 수 있는 상변환 기억 소자를 제공함에 그 목적이 있다. Accordingly, the present invention has been made to solve the above-mentioned conventional problems, and it is possible to reduce the programming current by reducing the contact area between the upper electrode and the phase change film as well as the contact area between the lower electrode and the phase change film. The object is to provide a conversion memory element.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 하부전극이 형성된 반도체기판; 상기 기판 상에 형성되고 하부전극의 일부를 노출시키는 콘택홀을 갖는 제1층간절연막; 상기 콘택홀을 매립하면서 콘택홀 주위의 제1층간절연막 부분 상에 형성된 제1상변환막; 상기 제1상변환막 상에 형성된 절연막; 상기 절연막 상에 형성된 상부전극; 상기 상부전극, 절연막 및 제1상변환막의 적층 패턴 측벽에 형성된 제2상변환막; 상기 제2상변환막을 포함한 적층 패턴을 덮도록 제1층간절연막 상에 형성된 제2층간절연막; 상기 제2층간절연막 상에 상부전극과 콘택하도록 형성된 비트라인;을 포함하는 상변환 기억 소자를 제공한다. In order to achieve the above object, the present invention, a semiconductor substrate formed with a lower electrode; A first interlayer insulating film formed on the substrate and having a contact hole exposing a portion of a lower electrode; A first phase conversion film formed on the portion of the first interlayer insulating film around the contact hole while filling the contact hole; An insulating film formed on the first phase conversion film; An upper electrode formed on the insulating film; A second phase conversion film formed on sidewalls of the stacked patterns of the upper electrode, the insulating film, and the first phase conversion film; A second interlayer insulating film formed on the first interlayer insulating film to cover the stacked pattern including the second phase conversion film; And a bit line formed on the second interlayer insulating layer to contact the upper electrode.

여기서, 상기 상부전극의 비트라인과의 콘택 영역 이외의 영역과 제2상변환막의 표면 및 제1층간절연막의 표면을 따라 형성된 캡핑막을 더 포함할 수 있다. The capping layer may further include a capping film formed along a surface of the upper electrode, a region other than the contact region with the bit line, a surface of the second phase conversion layer, and a surface of the first interlayer insulating layer.

이때, 상기 캡핑막은 질화막으로 형성된다. In this case, the capping film is formed of a nitride film.

한편, 상기와 같은 목적을 달성하기 위한 본 발명의 상변환 기억 소자의 제조방법은, 하부전극이 형성된 반도체기판을 마련하는 단계; 상기 기판 상에 하부전극을 덮도록 제1층간절연막을 형성하는 단계; 상기 제1층간절연막을 식각하여 하부전극의 일부를 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀을 매립하도록 제1층간절연막 상에 제1상변환물질막을 형성하는 단계; 상기 제1상변환물질막 상에 절연막과 도전막을 차례로 형성하는 단계; 상기 도전막, 절연막 및 제1상변환물질막을 식각하여 하부전극과 콘택하는 제1상변환막, 절연막 및 상부전극의 적층 패턴을 형성하는 단계; 상기 제1상변환막, 절연막 및 상부전극의 적층 패턴 측벽에 제2상변환막을 형성하는 단계; 상기 제2상변환막을 포함한 적층 패턴을 덮도록 제1층간절연막 상에 제2층간절연막을 형성하는 단계; 및 상기 제2층간절연막 상에 상부전극과 콘택하는 비트라인을 형성하는 단계;를 포함한다. On the other hand, the manufacturing method of the phase change memory device of the present invention for achieving the above object comprises the steps of: preparing a semiconductor substrate having a lower electrode; Forming a first interlayer insulating film on the substrate to cover a lower electrode; Etching the first interlayer insulating film to form a contact hole exposing a portion of a lower electrode; Forming a first phase conversion material film on the first interlayer insulating film to fill the contact hole; Sequentially forming an insulating film and a conductive film on the first phase conversion material film; Etching the conductive layer, the insulating layer, and the first phase conversion material layer to form a stacked pattern of the first phase conversion layer, the insulating layer, and the upper electrode in contact with the lower electrode; Forming a second phase conversion film on sidewalls of the stacked pattern of the first phase conversion film, the insulating film, and the upper electrode; Forming a second interlayer insulating film on the first interlayer insulating film to cover the stacked pattern including the second phase conversion film; And forming a bit line in contact with an upper electrode on the second interlayer insulating layer.

상기 본 발명의 상변환 기억 소자의 제조방법은, 상기 제2상변환막을 형성하는 단계 후, 그리고, 상기 제2층간절연막을 형성하는 단계 전, 상기 상부전극과 제2상변환막의 표면 및 제1층간절연막의 표면을 따라 캡핑막을 형성하는 단계를 더 포함할 수 있다. In the method of manufacturing a phase change memory device according to the present invention, after the forming of the second phase conversion film and before the forming of the second interlayer insulating film, the surfaces of the upper electrode and the second phase conversion film and the first phase conversion film are formed. The method may further include forming a capping film along the surface of the interlayer insulating film.

이때, 상기 캡핑막은 질화막으로 형성한다. In this case, the capping film is formed of a nitride film.

(실시예)(Example)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3는 본 발명의 일 실시예에 따른 상변환 기억 소자를 도시한 단면도로서 이를 참조하면, 본 발명의 상변환 기억 소자는 패턴 형태의 하부전극(31)이 형성된 반도체기판(30)과, 상기 기판(30) 상에 형성되고 하부전극(31)의 일부를 노출시키는 콘택홀(H)을 갖는 제1층간절연막(32)과, 상기 콘택홀(H)을 매립하면서 콘택홀(H) 주위의 제1층간절연막(32) 부분 상에 형성된 제1상변환막(33a)과, 상기 제1상변환막(33a) 상에 형성된 절연막(34)과, 상기 절연막(34) 상에 형성된 상부전극(35)과, 상기 상부전극(35), 절연막(34) 및 제1상변환막(33a)의 적층 패턴 측벽에 형성된 제2상변환막(33b)과, 상기 제2상변환막(33b)을 포함한 적층 패턴을 덮도 록 제1층간절연막(32) 상에 형성된 제2층간절연막(36)과, 상기 제2층간절연막(36) 상에 상부전극(35)과 콘택하도록 형성된 비트라인(37)을 포함한다. 3 is a cross-sectional view illustrating a phase change memory device according to an exemplary embodiment of the present invention. Referring to FIG. 3, the phase change memory device according to the present invention may include a semiconductor substrate 30 having a patterned lower electrode 31, and A first interlayer insulating film 32 formed on the substrate 30 and having a contact hole H exposing a portion of the lower electrode 31 and the contact hole H while filling the contact hole H. A first phase conversion film 33a formed on a portion of the first interlayer insulating film 32, an insulating film 34 formed on the first phase conversion film 33a, and an upper electrode formed on the insulating film 34. 35, the second phase conversion film 33b and the second phase conversion film 33b formed on sidewalls of the stacked patterns of the upper electrode 35, the insulating film 34, and the first phase conversion film 33a. A second interlayer insulating film 36 formed on the first interlayer insulating film 32 so as to cover the laminated pattern, and a bit line 37 formed to contact the upper electrode 35 on the second interlayer insulating film 36. To It should.

도 4a 내지 도 4d는 상기 도 3과 같은 구조를 갖는 본 발명의 일 실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 단면도이다. 4A through 4D are cross-sectional views illustrating processes of manufacturing a phase change memory device according to an exemplary embodiment of the present invention having the structure as shown in FIG. 3.

도 4a를 참조하면, 소정의 하부구조물(미도시) 및 패턴 형태의 하부전극(31)이 형성된 반도체기판(30)을 마련한 후, 상기 기판(30) 상에 하부전극(31)을 덮도록 제1층간절연막(32)을 형성하고, 상기 제1층간절연막(32)을 식각하여 하부전극(31)의 일부를 노출시키는 콘택홀(H)을 형성한다. Referring to FIG. 4A, after preparing a semiconductor substrate 30 on which a predetermined lower structure (not shown) and a patterned lower electrode 31 are formed, the lower electrode 31 may be covered on the substrate 30. A first interlayer insulating layer 32 is formed, and the first interlayer insulating layer 32 is etched to form a contact hole H exposing a portion of the lower electrode 31.

도 4b를 참조하면, 상기 콘택홀(H)을 매립하도록 제1층간절연막(32) 상에 제1상변환물질막을 형성하고, 이어서, 상기 제1상변환물질막 상에 절연막과 도전막을 차례로 형성한 다음, 상기 도전막, 절연막 및 제1상변환물질막을 식각하여 하부전극(31)과 콘택하는 제1상변환막(33a), 절연막(34) 및 상부전극(35)의 적층 패턴을 형성한다. Referring to FIG. 4B, a first phase conversion material film is formed on the first interlayer insulating film 32 to fill the contact hole H, and then an insulating film and a conductive film are sequentially formed on the first phase conversion material film. Next, the conductive layer, the insulating layer, and the first phase conversion material layer are etched to form a stacked pattern of the first phase conversion layer 33a, the insulating layer 34, and the upper electrode 35 in contact with the lower electrode 31. .

도 4c를 참조하면, 상기 제1상변환막(33a), 절연막(34) 및 상부전극(35)의 적층 패턴 및 제1층간절연막(32) 상에 일정한 두께의 제2상변환물질막을 형성한 후, 상기 제2상변환물질막을 이방성 식각하여 제1상변환막(33a), 절연막(34) 및 상부전극(35)의 적층 패턴 측벽에 제2상변환막(33b)을 형성한다. Referring to FIG. 4C, a lamination pattern of the first phase conversion layer 33a, the insulating layer 34, and the upper electrode 35 and a second phase conversion material layer having a predetermined thickness are formed on the first interlayer insulating layer 32. Thereafter, the second phase conversion material film is anisotropically etched to form a second phase conversion film 33b on sidewalls of the stacked patterns of the first phase conversion film 33a, the insulating film 34, and the upper electrode 35.

도 4d를 참조하면, 상기 제2상변환막(33b)을 포함한 적층 패턴을 덮도록 제1층간절연막(32) 상에 제2층간절연막(36)을 형성한 후, 상기 제2층간절연막(36) 상에 상부전극(35)과 콘택하는 비트라인(37)을 형성한다. Referring to FIG. 4D, after forming the second interlayer insulating film 36 on the first interlayer insulating film 32 to cover the stacked pattern including the second phase conversion film 33b, the second interlayer insulating film 36 is formed. The bit line 37 in contact with the upper electrode 35 is formed.

이와 같이, 본 발명은 제1상변환막(33a)이 플러그 모양을 갖고 하부전극(31)과 콘택되도록 하고, 아울러, 절연막(34)에 의해 전기적으로 분리된 제1상변환막(33a)과 상부전극(35)의 측벽들이 제2상변환막(33b)에 의해 콘택되도록 한다. 이 경우, 하부전극과 상변환막 간의 접촉 면적을 감소시킬 수 뿐만 아니라, 상부전극과 상변환막 간의 접촉 면적 또한 감소시킬 수 있어서 상변환에 필요한 프로그래밍 전류를 용이하게 낮춰줄 수 있다. 이때, 상부전극(35)의 크기는 종래와 동일한 수준으로 유지되기 때문에 상부전극(35)과 비트라인(37) 간의 콘택 마진은 전혀 감소하지 않는다. As described above, according to the present invention, the first phase conversion film 33a has a plug shape and contacts the lower electrode 31, and the first phase conversion film 33a electrically separated by the insulating film 34. Sidewalls of the upper electrode 35 are contacted by the second phase conversion film 33b. In this case, not only the contact area between the lower electrode and the phase change film can be reduced, but also the contact area between the upper electrode and the phase change film can be reduced, thereby easily lowering the programming current required for phase conversion. At this time, since the size of the upper electrode 35 is maintained at the same level as in the prior art, the contact margin between the upper electrode 35 and the bit line 37 does not decrease at all.

한편, 본 발명의 다른 실시예에서는, 상기 제2상변환막(33b)을 형성하는 단계 후, 그리고, 상기 제2층간절연막(36)을 형성하는 단계 전, 상기 상부전극(35)과 제2상변환막(33b)의 표면 및 제1층간절연막(32)의 표면을 따라 질화막 재질의 캡핑막 형성하는 단계를 더 포함할 수도 있다. Meanwhile, in another embodiment of the present invention, after the forming of the second phase conversion film 33b and before the forming of the second interlayer insulating film 36, the upper electrode 35 and the second The method may further include forming a capping film made of a nitride film along the surface of the phase change film 33b and the surface of the first interlayer insulating film 32.

이러한 본 발명의 다른 실시예에 따른 상변환 기억 소자는, 도 5에 도시된 바와 같이, 상기 상부전극(35)의 비트라인(37)과의 콘택 영역 이외의 영역과 제2상변환막(33b)의 표면 및 제1층간절연막(32)의 표면을 따라 형성된 질화막 재질의 캡핑막(38)을 포함한다. 상기 캡핑막(38)은 제2상변환막(33b)으로 산소 등이 침투하는 것을 방지하는 역할을 한다. As shown in FIG. 5, the phase change memory device according to another exemplary embodiment of the present invention may include a region other than the contact region of the upper electrode 35 with the bit line 37 and the second phase change film 33b. And a capping film 38 formed of a nitride film material formed along the surface of the substrate) and the surface of the first interlayer insulating layer 32. The capping film 38 serves to prevent oxygen or the like from penetrating into the second phase conversion film 33b.

이상, 여기에서는 본 발명을 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명이 그의 본질적인 사상에서 벗어나지 않는 범위에서 변형된 형태로 구 현될 수 있음을 이해할 수 있을 것이다. Hereinbefore, the present invention has been described with reference to some examples, but the present invention is not limited thereto, and those skilled in the art to which the present invention pertains may modify the present invention without departing from its essential idea. It can be understood that the present invention can be implemented in the form of one.

이상에서와 같이, 본 발명은 상변환 기억 소자를 제조함에 있어서, 제1상변환막이 플러그 형태를 갖고 하부전극과 콘택되도록 하고, 제2상변환막이 상부전극의 측벽과 콘택되도록 함으로써, 상변환막과 상하부전극들 간의 접촉 면적을 동시에 감소시킬 수 있어서, 프로그래밍 전류를 낮출 수 있다. As described above, in the manufacture of the phase change memory device, the phase change film is formed by making the first phase conversion film contact with the lower electrode and having the plug shape and the second phase conversion film contact the sidewall of the upper electrode. The contact area between the upper and lower electrodes can be simultaneously reduced, thereby lowering the programming current.

Claims (6)

하부전극이 형성된 반도체기판; A semiconductor substrate on which a lower electrode is formed; 상기 기판 상에 형성되고 하부전극의 일부를 노출시키는 콘택홀을 갖는 제1층간절연막; A first interlayer insulating film formed on the substrate and having a contact hole exposing a portion of a lower electrode; 상기 콘택홀을 매립하면서 콘택홀 주위의 제1층간절연막 부분 상에 형성된 제1상변환막; A first phase conversion film formed on the portion of the first interlayer insulating film around the contact hole while filling the contact hole; 상기 제1상변환막 상에 형성된 절연막; An insulating film formed on the first phase conversion film; 상기 절연막 상에 형성된 상부전극; An upper electrode formed on the insulating film; 상기 상부전극, 절연막 및 제1상변환막의 적층 패턴 측벽에 형성된 제2상변환막; A second phase conversion film formed on sidewalls of the stacked patterns of the upper electrode, the insulating film, and the first phase conversion film; 상기 제2상변환막을 포함한 적층 패턴을 덮도록 제1층간절연막 상에 형성된 제2층간절연막; A second interlayer insulating film formed on the first interlayer insulating film to cover the stacked pattern including the second phase conversion film; 상기 제2층간절연막 상에 상부전극과 콘택하도록 형성된 비트라인; A bit line formed on the second interlayer insulating layer to contact an upper electrode; 을 포함하는 것을 특징으로 하는 상변환 기억 소자. Phase change memory device comprising a. 제 1 항에 있어서, The method of claim 1, 상기 상부전극의 비트라인과의 콘택 영역 이외의 영역과 제2상변환막의 표면 및 제1층간절연막의 표면을 따라 형성된 캡핑막을 더 포함하는 것을 특징으로 하는 상변환 기억 소자. And a capping film formed along the surface of the second phase conversion film and the surface of the second phase conversion film and a region other than the contact area with the bit line of the upper electrode. 제 2 항에 있어서, The method of claim 2, 상기 캡핑막은 질화막으로 이루어진 것을 특징으로 하는 상변환 기억 소자. And the capping film is formed of a nitride film. 하부전극이 형성된 반도체기판을 마련하는 단계; Providing a semiconductor substrate having a lower electrode formed thereon; 상기 기판 상에 하부전극을 덮도록 제1층간절연막을 형성하는 단계; Forming a first interlayer insulating film on the substrate to cover a lower electrode; 상기 제1층간절연막을 식각하여 하부전극의 일부를 노출시키는 콘택홀을 형성하는 단계; Etching the first interlayer insulating film to form a contact hole exposing a portion of a lower electrode; 상기 콘택홀을 매립하도록 제1층간절연막 상에 제1상변환물질막을 형성하는 단계; Forming a first phase conversion material film on the first interlayer insulating film to fill the contact hole; 상기 제1상변환물질막 상에 절연막과 도전막을 차례로 형성하는 단계; Sequentially forming an insulating film and a conductive film on the first phase conversion material film; 상기 도전막, 절연막 및 제1상변환물질막을 식각하여 하부전극과 콘택하는 제1상변환막, 절연막 및 상부전극의 적층 패턴을 형성하는 단계; Etching the conductive layer, the insulating layer, and the first phase conversion material layer to form a stacked pattern of the first phase conversion layer, the insulating layer, and the upper electrode in contact with the lower electrode; 상기 제1상변환막, 절연막 및 상부전극의 적층 패턴 측벽에 제2상변환막을 형성하는 단계; Forming a second phase conversion film on sidewalls of the stacked pattern of the first phase conversion film, the insulating film, and the upper electrode; 상기 제2상변환막을 포함한 적층 패턴을 덮도록 제1층간절연막 상에 제2층간절연막을 형성하는 단계; 및Forming a second interlayer insulating film on the first interlayer insulating film to cover the stacked pattern including the second phase conversion film; And 상기 제2층간절연막 상에 상부전극과 콘택하는 비트라인을 형성하는 단계; Forming a bit line in contact with an upper electrode on the second interlayer insulating film; 를 포함하는 것을 특징으로 하는 상변환 기억 소자의 제조방법. A method for manufacturing a phase change memory device comprising a. 제 4 항에 있어서, The method of claim 4, wherein 상기 제2상변환막을 형성하는 단계 후, 그리고, 상기 제2층간절연막을 형성하는 단계 전, 상기 상부전극과 제2상변환막의 표면 및 제1층간절연막의 표면을 따라 캡핑막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 상변환 기억 소자의 제조방법. After forming the second phase conversion film and before forming the second interlayer insulating film, forming a capping film along the surfaces of the upper electrode and the second phase conversion film and the surface of the first interlayer insulating film. A method for manufacturing a phase change memory device, characterized in that it comprises. 제 5 항에 있어서, The method of claim 5, 상기 캡핑막은 질화막으로 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법. And the capping film is formed of a nitride film.
KR1020060044173A 2006-05-17 2006-05-17 Phase change ram device and method of manufacturing the same KR100728985B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060044173A KR100728985B1 (en) 2006-05-17 2006-05-17 Phase change ram device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060044173A KR100728985B1 (en) 2006-05-17 2006-05-17 Phase change ram device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
KR100728985B1 true KR100728985B1 (en) 2007-06-15

Family

ID=38359609

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060044173A KR100728985B1 (en) 2006-05-17 2006-05-17 Phase change ram device and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR100728985B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014189620A1 (en) * 2013-05-23 2014-11-27 Micron Technology, Inc. Semiconductor constructions and methods of forming memory cells

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030087426A (en) * 2002-05-10 2003-11-14 삼성전자주식회사 Phase changeable memory cells and methods of fabricating the same
KR20040038422A (en) * 2002-11-01 2004-05-08 삼성전자주식회사 Phase changeable memory device and method of fabricating the same
KR20040050407A (en) * 2002-12-10 2004-06-16 삼성전자주식회사 Interconnections of semiconductor devices and methods of forming the same
KR20050033340A (en) * 2003-10-06 2005-04-12 삼성전자주식회사 Method of fomring a phase-changable memeory device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030087426A (en) * 2002-05-10 2003-11-14 삼성전자주식회사 Phase changeable memory cells and methods of fabricating the same
KR20040038422A (en) * 2002-11-01 2004-05-08 삼성전자주식회사 Phase changeable memory device and method of fabricating the same
KR20040050407A (en) * 2002-12-10 2004-06-16 삼성전자주식회사 Interconnections of semiconductor devices and methods of forming the same
KR20050033340A (en) * 2003-10-06 2005-04-12 삼성전자주식회사 Method of fomring a phase-changable memeory device

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
1020030087426
1020040038422
1020040050407
1020050033340

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014189620A1 (en) * 2013-05-23 2014-11-27 Micron Technology, Inc. Semiconductor constructions and methods of forming memory cells
KR20150105424A (en) * 2013-05-23 2015-09-16 마이크론 테크놀로지, 인크 Semiconductor constructions and methods of forming memory cells
KR101649087B1 (en) 2013-05-23 2016-08-17 마이크론 테크놀로지, 인크 Semiconductor constructions and methods of forming memory cells
US9577188B2 (en) 2013-05-23 2017-02-21 Micron Technology, Inc. Semiconductor constructions and methods of forming memory cells

Similar Documents

Publication Publication Date Title
KR100668824B1 (en) Phase-change memory device and method for manufacturing the same
KR100650761B1 (en) Phase change memory device and method of manufacturing the same
US7678642B2 (en) Method for manufacturing phase change memory device using a patterning process
KR100980295B1 (en) Method of manufacturing phase change RAM device
KR100762894B1 (en) Phase change ram device and method of manufacturing the same
KR100728985B1 (en) Phase change ram device and method of manufacturing the same
KR20080002490A (en) Phase change memory device and method of manufacturing the same
KR100967676B1 (en) Phase change RAM device and method of manufacturing the same
KR100650719B1 (en) Phase-change memory device and method for manufacturing the same
KR100997785B1 (en) Phase-change memory device and method for manufacturing the same
KR100728984B1 (en) Phase change ram device and method of manufacturing the same
KR100680976B1 (en) Phase change ram device and method of manufacturing the same
KR100997783B1 (en) Phase change RAM device and method of manufacturing the same
KR101006515B1 (en) Phase-change memory device and method for manufacturing the same
KR100743654B1 (en) Phase change ram device and method of manufacturing the same
KR20080050099A (en) Phase change ram device and method of manufacturing the same
KR100772105B1 (en) Method of manufacturing phase change RAM device
KR20060122266A (en) Phase change ram device and method of manufacturing the same
KR20070069767A (en) Phase change ram device and method of manufacturing the same
KR20070063810A (en) Phase change ram device and method of manufacturing the same
KR20070102230A (en) Phase change ram device
KR20090114149A (en) Phase change ram device and method of manufacturing the same
KR100895819B1 (en) Method of manufacturing phase change RAM device
KR100668870B1 (en) Phase change ram device and method of manufacturing the same
KR100753419B1 (en) Phase change ram device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee