KR100699988B1 - 평판표시장치 - Google Patents

평판표시장치 Download PDF

Info

Publication number
KR100699988B1
KR100699988B1 KR1020040019005A KR20040019005A KR100699988B1 KR 100699988 B1 KR100699988 B1 KR 100699988B1 KR 1020040019005 A KR1020040019005 A KR 1020040019005A KR 20040019005 A KR20040019005 A KR 20040019005A KR 100699988 B1 KR100699988 B1 KR 100699988B1
Authority
KR
South Korea
Prior art keywords
molybdenum
conductive film
film pattern
film
alloy
Prior art date
Application number
KR1020040019005A
Other languages
English (en)
Other versions
KR20050093527A (ko
Inventor
김태성
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040019005A priority Critical patent/KR100699988B1/ko
Priority to JP2004202661A priority patent/JP2005268740A/ja
Priority to EP05075445A priority patent/EP1577963A3/en
Priority to CNB2005100521141A priority patent/CN100463207C/zh
Priority to US11/078,381 priority patent/US7557501B2/en
Publication of KR20050093527A publication Critical patent/KR20050093527A/ko
Application granted granted Critical
Publication of KR100699988B1 publication Critical patent/KR100699988B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

평판표시장치를 제공한다. 상기 평판표시장치는 절연기판을 포함한다. 상기 절연기판 상에 인장응력(tensile stress)을 갖는 몰리브덴 또는 몰리브덴 합금으로 이루어진 도전막 패턴이 위치한다. 상기 도전막 패턴 상에 실리콘 질화막(silicon nitride) 또는 실리콘 산질화막(silicon oxynitride)이 위치한다. 이로써, 도전막 패턴과 절연막간의 응력균형을 이룰수 있고, 상기 도전막 패턴과 상기 절연막간의 부착특성을 개선시킬 수 있다.
평판표시장치, 몰리브덴, 실리콘 질화막, 압축응력, 인장응력

Description

평판표시장치{flat panel display device}
도 1은 본 발명의 실시예에 따른 유기전계발광소자의 단위화소를 나타낸 레이아웃도이다.
도 2는 도 1의 절단선 I-I'를 따라 취해진 본 발명의 실시예에 따른 유기전계발광소자 및 그의 제조방법을 설명하기 위한 단면도이다.
도 3은 몰리브덴-텅스텐 합금막의 응력(stress)변화에 따른 오류 빈도를 나타낸 그래프이다.
도 4는 몰리브덴-텅스텐 합금막의 막두께에 따른 응력(stress)변화를 증착온도에 따라 나타낸 그래프이다.
도 5는 몰리브덴-텅스텐 합금막의 막두께에 따른 면저항특성을 증착온도에 따라 나타낸 그래프이다.
(도면의 주요 부위에 대한 부호의 설명)
10 : 기판 21 : 반도체층
37 : 게이트 라인 57 : 데이터 라인
59 : 전원공급라인 60 : 패시베이션 절연막
본 발명은 평판표시장치 및 그의 제조방법에 관한 것으로, 더욱 자세하게는 능동 매트릭스 평판표시장치 및 그의 제조방법에 관한 것이다.
능동매트릭스 평판표시장치는 게이트라인과 데이터라인에 의해 정의되고, 매트릭스형태로 위치한 단위화소들을 구비한다. 상기 단위화소는 적어도 하나의 박막트랜지스터, 상기 박막트랜지스터에 의해 제어되는 화소전극 및 상기 화소전극과 마주보는 대향전극을 포함한다. 이와 같이 능동매트릭스 평판표시장치는 상기 게이트 라인, 상기 데이터 라인, 상기 화소전극 및 이들 사이에 개재된 절연막 등 여러 박막들을 구비한다. 이러한 평판표시장치를 제조함에 있어서, 상기 박막들 사이의 응력(stress) 조합을 최적화 하는 것은 공정 안정화 측면에서 매우 중요하다.
특히, 상기 게이트 라인 및 상기 데이터 라인 등 배선들과 이들에 각각 접하고 있는 절연막 사이에 응력불균형(stress unbalance)이 발생하는 경우, 상기 배선들과 상기 절연막 사이에 부착 불량(adhesion degradation)및 기판의 변형 등이 유발될 수 있다.
본 발명이 이루고자 하는 기술적 과제는 상기한 종래기술의 문제점을 해결하기 위한 것으로, 배선과 절연막간의 응력균형을 이루도록 함으로써 상기 배선과 상기 절연막간의 부착특성이 개선된 평판표시장치를 제공하고자 한다.
상기 기술적 과제를 이루기 위하여 본 발명은 평판표시장치를 제공한다. 상 기 평판표시장치는 절연기판을 포함한다. 상기 절연기판 상에 인장응력(tensile stress)을 갖는 몰리브덴 또는 몰리브덴 합금으로 이루어진 도전막 패턴이 위치한다. 상기 도전막 패턴 상에 실리콘 질화막(silicon nitride) 또는 실리콘 산질화막(silicon oxynitride)이 위치한다. 상기 도전막 패턴은 소오스 및 드레인 전극들과 배선을 형성할 수 있다.
또한 상기 기술적 과제를 이루기 위하여 본 발명은 유기전계발광표시장치를 제공한다. 상기 유기전계발광표시장치는 절연기판을 포함한다. 상기 절연기판 상의 소정영역에 반도체층이 위치한다. 인장응력(tensile stress)을 갖는 몰리브덴 또는 몰리브덴 합금으로 이루어지고, 상기 반도체층의 양단부에 각각 접하는 소오스 및드레인 전극들을 형성하는 도전막 패턴이 위치한다. 실리콘 질화막 또는 실리콘 산질화막으로 이루어진 패시베이션 절연막이 상기 도전막 패턴을 덮는다. 상기 패시베이션 절연막 상에 상기 소오스 및 드레인 전극들 중 어느 하나에 접하는 화소전극이 위치한다. 상기 도전막 패턴은 소오스 및 드레인 전극들을 형성함과 동시에 배선을 형성할 수 있다.
상기 유기전계발광표시장치에 있어, 상기 반도체층은 다결정 실리콘으로 이루어진 것이 바람직하다. 한편, 상기 화소전극은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)로 이루어질 수 있다.
상기 평판표시장치 및 상기 유기전계발광표시장치에 있어, 상기 도전막 패턴의 인장응력은 300㎫ 이하인 것이 바람직하다. 더욱 바람직하게는 상기 도전막 패턴은 3000 내지 7000Å의 두께를 갖는다.
상기 평판표시장치 및 상기 유기전계발광표시장치에 있어, 상기 몰리브덴 합금은 몰리브덴-텅스텐 합금인 것이 바람직하다. 상기 몰리브덴-텅스텐 합금으로 이루어진 도전막 패턴의 인장응력은 300㎫ 이하인 것이 바람직하다. 더욱 바람직하게는 상기 몰리브덴-텅스텐 합금으로 이루어진 도전막 패턴은 3000 내지 7000Å의 두께를 갖는다. 상기 몰리브덴-텅스텐 합금은 5 내지 25중량%의 텅스텐을 함유하는 것이 바람직하다.
상기 평판표시장치 및 상기 유기전계발광표시장치에 있어, 바람직하게는 상기 실리콘 질화막 또는 상기 실리콘 산질화막은 20원자% 이하의 수소를 함유한다. 더욱 바람직하게는 상기 실리콘 질화막 또는 상기 실리콘 산질화막은 10 내지 20원자%의 수소를 함유한다.
상기 평판표시장치 및 상기 유기전계발광표시장치에 있어, 상기 절연기판은 열처리된 유리기판인 것이 바람직하다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구 성요소를 나타낸다.
도 1은 본 발명의 실시예에 따른 유기전계발광소자의 단위화소를 나타낸 레이아웃도이고, 도 2는 도 1의 절단선 I-I'를 따라 취해진 본 발명의 실시예에 따른 유기전계발광소자 및 그의 제조방법을 설명하기 위한 단면도이다.
도 1 및 도 2를 참조하면, 기판(10)을 제공한다. 상기 기판(10)은 평판표시소자에 있어 일반적으로 사용되는 유리 또는 플라스틱 기판일 수 있다. 상기 유리 또는 플라스틱 기판은 상기 기판 상에 형성되는 박막들의 응력(stress)에 의해 변형(bending)이 발생하기 쉬운 특성을 갖는다. 따라서, 상기 기판(10)은 변형이 비교적 적은 열처리된 유리기판으로 제공하는 것이 바람직하다. 상기 기판(10) 상에 버퍼층(15)을 형성한다. 상기 버퍼층(15)은 상기 기판(10)으로부터 유출되는 알칼리 이온과 같은 불순물로부터 후속하는 공정에서 형성되는 박막트랜지스터를 보호하기 위한 층으로, 실리콘 산화막, 실리콘 질화막 또는 이들의 이중층으로 형성할 수 있다.
상기 버퍼층(15)상에 비정질 실리콘막을 적층하고, 이를 결정화하여 다결정 실리콘막을 형성하는 것이 바람직하다. 상기 비정질 실리콘막을 결정화하는 것은 ELA(Excimer Laser Annealing), SLS(Sequential Lateral Solidification), MIC(Metal Induced Crystallization) 또는 MILC(Matal Induced Lateral Crystallization)법을 사용하여 수행할 수 있다.
상기 다결정 실리콘막을 패터닝하여 상기 기판(10) 상에 구동 TFT 반도체층(21) 및 스위칭 TFT 반도체층(23)을 형성한다. 상기 반도체층들(21, 23)을 포함한 기판 전면에 게이트 절연막(25)을 형성한다. 상기 게이트 절연막(25) 상에 제 1 도전막을 적층하고 이를 패터닝함으로써, 제 1 도전막 패턴을 형성한다. 상기 제 1 도전막 패턴은 게이트 라인(37), 상기 게이트 라인(37)으로부터 돌출되고 상기 스위칭 TFT 반도체층(23)을 가로지르는 스위칭 TFT 게이트 전극(33), 스토리지 캐패시터 하부전극(35) 및 상기 구동 TFT 반도체층(21)을 가로지르는 구동 TFT 게이트 전극(31)을 포함한다. 상기 제 1 도전막 패턴은 알루미늄, 알루미늄 합금, 몰리브덴 또는 몰리브덴 합금을 사용하여 형성하는 것이 바람직하다. 더욱 바람직하게는 상기 제 1 도전막 패턴은 화학적, 물리적으로 안정한 몰리브덴 또는 몰리브덴 합금을 사용하여 형성한다.
상기 제 1 도전막 패턴이 형성된 기판(10) 전면에 층간절연막(45)을 형성한다. 상기 층간절연막(45)은 실리콘 산화막으로 형성할 수 있다. 상기 층간절연막 내에 상기 반도체층들(21, 23)의 양쪽 단부들 및 상기 스토리지 캐패시터 하부전극(35)의 소정영역을 노출시키는 콘택홀들을 형성하고, 이어서 상기 콘택홀들을 포함한 기판 전면에 제 2 도전막을 적층하고 이를 패터닝하여 제 2 도전막 패턴을 형성한다. 상기 제 2 도전막 패턴은 인장응력을 갖는 몰리브덴 또는 몰리브덴 합금을 사용하여 형성한다. 상기 몰리브덴 또는 몰리브덴 합금은 알루미늄 또는 알루미늄 합금에 비해 내부식성이 뛰어나고 융점이 높은 특성을 갖는 등 물리적, 화학적으로 안정한 특성을 갖는다.
상기 제 2 도전막 패턴은 상기 게이트 라인(37)을 가로지르는 데이터 라인(57), 상기 데이터 라인(57)에 평행한 전원공급라인(59), 상기 데이터 라인(57)으로부터 돌출되고 상기 스위칭 TFT 반도체층(23)에 접하는 스위칭 TFT 소오스 전극(53a), 상기 스위칭 TFT 반도체층(23) 및 상기 스토리지 캐패시터 하부전극(35)에 동시에 접하는 스위칭 TFT 드레인 전극(53b), 상기 전원공급라인(59)으로부터 돌출된 스토리지 캐패시터 상부전극(55), 상기 전원공급라인(59)으로부터 돌출된 구동 TFT 소오스 전극(51a) 및 상기 구동 TFT 반도체층(21)의 일측 단부에 접하는 구동 TFT 드레인 전극(51b)을 포함한다.
상기 스위칭 TFT 소오스 전극(53a), 상기 스위칭 TFT 드레인 전극(53b), 상기 스위칭 TFT 게이트 전극(33) 및 상기 스위칭 TFT 반도체층(23)은 스위칭 박막트랜지스터(M1)을 형성한다. 상기 구동 TFT 소오스 전극(51a), 상기 구동 TFT 드레인 전극(51b), 상기 스위칭 TFT 게이트 전극(31) 및 상기 스위칭 TFT 반도체층(21)은 구동 박막트랜지스터(M2)를 형성한다. 상기 스토리지 캐패시터 하부전극(35) 및 스토리지 캐패시터 상부전극(55)은 스토리지 캐패시터를 형성한다. 또한, 상기 게이트 라인(37), 상기 데이터 라인(57) 및 상기 전원공급라인(59)는 상기 박막트랜지스터들과 상기 캐패시터에 일정 신호를 인가하는 배선이다.
상기 제 2 도전막 패턴 상에 패시베이션 절연막(60)을 형성하고, 상기 패시베이션 절연막(60)이 형성된 기판을 열처리한다. 상기 패시베이션 절연막(60)은 수소를 풍부하게 함유하는 실리콘 질화막 또는 실리콘 산질화막으로 형성한다. 이로써, 상기 실리콘 질화막 또는 실리콘 산질화막으로 형성된 패시베이션 절연막(60) 내에 함유된 수소는 상기 다결정 실리콘으로 형성된 반도체층들(21, 23)로 확산되어 상기 다결정 실리콘의 결정입자 경계(crystal grain boundary)에 있는 불완전 결합(dangling bond)과 같은 결함(defect)을 패시베이션할 수 있다. 또한, 상기 실리콘 질화막 또는 실리콘 산질화막으로 형성된 패시베이션 절연막(60)은 상기 박막트랜지스터로 수분 및 불순물이 침투하는 것을 막을 수 있다. 그러나, 상기 실리콘 질화막 또는 상기 실리콘 산질화막으로 형성된 패시베이션 절연막(60)은 200㎫ 내지 400㎫의 비교적 큰 압축응력을 갖는다.
따라서, 상기 패시베이션 절연막(60)과 접하는 상기 제 2 도전막 패턴을 인장응력을 갖는 몰리브덴 또는 몰리브덴 합금을 사용하여 형성함으로써, 상기 제 2 도전막 패턴과 상기 패시베이션 절연막(60) 사이에 응력균형(stress balance)을 이룰 수 있고, 상기 제 2 도전막 패턴과 상기 패시베이션 절연막(60) 사이의 부착(adhesion) 특성을 향상시킬 수 있다.
상기 제 2 도전막 패턴의 인장응력은 300㎫ 이하인 것이 바람직하다. 상기 제 2 도전막 패턴의 인장응력이 300㎫를 초과하는 경우, 상기 기판(10)은 상기 제 2 도전막 패턴의 인장응력으로 인해 스트레스를 받게 되고, 상기 스트레스로 인해 기판 중앙부분이 위로 굽는 변형이 발생할 수 있다. 상기 기판의 변형은 후속하는 공정을 진행할 때, 더욱 자세하게는 노광기 등의 여러 장비에서 진공흡착판 상에 상기 기판을 고정시키는 과정에서 상기 기판의 파손을 유발할 수 있다. 또한, 상기 기판의 변형은 얼라인 장비 등에서의 진행 오류를 유발할 수 있다. 상기 몰리브덴 또는 몰리브덴합금으로 이루어진 제 2 도전막 패턴을 300㎫ 이하의 인장응력을 갖도록 형성하는 것은 상기 제 2 도전막을 형성함에 있어 70℃이상의 온도에서 형성하는 것이 바람직하다. 이에 더하여, 상기 제 2 도전막 패턴은 3000 내지 7000Å의 두께를 갖도록 형성하는 것이 바람직하다. 상기 3000 내지 7000Å의 두께를 갖는 제 2 도전막 패턴은 적절한 면저항(sheet resistance; Rs)을 가질 수 있다.
상기 제 2 도전막 패턴을 형성하는 몰리브덴 합금은 몰리브덴-텅스텐 합금인 것이 바람직하다. 상기 몰리브덴-텅스텐 합금은 5 내지 25중량%의 텅스텐을 함유하는 것이 바람직하다. 상기 텅스텐 함유량이 5중량% 미만인 경우 파티클(particle) 발생이 우려되며, 상기 텅스텐 함유량이 25 중량%를 초과하는 경우 합금형성이 어려울수 있다.
한편, 상기 패시베이션 절연막(60)을 형성하는 실리콘 질화막 또는 실리콘 산질화막은 과도한 압축응력을 갖지 않도록 20 원자%(at.%) 이하의 수소를 함유하는 것이 바람직하다. 더 나아가서, 상술한 바와 같이 상기 다결정 실리콘의 결정입자 경계(crystal grain boundary)에 있는 불완전 결합(dangling bond)과 같은 결함(defect)을 패시베이션하기 위해서는 상기 실리콘 질화막 또는 상기 실리콘 산질화막은 10 원자% 이상의 수소를 함유하는 것이 바람직하다. 결과적으로 상기 실리콘 질화막 또는 상기 실리콘 산질화막은 10 내지 20 원자%의 수소를 함유하는 것이 바람직하다.
이어서, 상기 패시베이션 절연막(60) 상에 평탄화절연막(65)을 형성할 수 있다. 상기 평탄화 절연막(65)은 하부 패턴들에 기인하는 토폴러지를 완화할 수 있는 막으로 BCB(benzocyclobutene)을 사용하여 형성하는 것이 바람직하다. 그러나, 경우에 따라서는 상기 평탄화절연막(65)을 형성하는 것을 생략하는 것도 가능하다. 상기 평탄화절연막(65) 및 상기 패시베이션 절연막(60) 내에 상기 구동 TFT 드레인 전극(51b)을 노출시키는 비아홀(65a)을 형성하고, 상기 비아홀(65a)을 포함한 기판 전면에 제 3 도전막을 적층하고 이를 패터닝함으로써 상기 구동 TFT 드레인 전극(51b)에 접하는 화소전극(70)을 형성한다. 상기 화소전극(70)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)를 사용하여 형성할 수 있다. 상술한 바와 같이, 상기 구동 TFT 드레인 전극(51b)을 몰리브덴 또는 몰리브덴 합금을 사용하여 형성함으로써, 상기 구동 TFT 드레인 전극(51b)을 알루미늄 또는 알루미늄 합금을 사용하여 형성한 경우에 비해 상기 구동 TFT 드레인 전극(51b)과 상기 ITO 또는 IZO로 이루어진 화소전극(70)이 접하는 계면에서 양호한 계면특성을 확보할 수 있다.
상기 화소전극(70)을 구비하는 기판 상에 상기 화소전극(70)의 소정영역을 노출시키는 개구부(75a)를 갖는 화소정의막(75)을 형성할 수 있다. 상기 개구부(75a)를 포함하는 기판 상에 상기 노출된 화소전극(70)과 접하는 유기기능막(80)을 형성하고, 상기 유기기능막(80) 상에 대향전극(90)을 형성한다. 상기 유기기능막(80)은 적어도 유기발광층을 구비한다. 상기 화소전극(70), 상기 유기기능막(80) 및 상기 대향전극(90)은 유기발광다이오드를 형성한다.
상술한 바와 같이, 본 발명을 설명함에 있어 유기전계발광표시장치를 실시예로 들어 설명했으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명을 액정표시장치에도 적용가능함을 인식할 수 있을 것이다.
도 3은 몰리브덴-텅스텐 합금막의 응력(stress)변화에 따른 오류 빈도(failure probability)를 나타낸 그래프이다. 상기 오류 빈도는 기판 변형으로 인한 기판 파손 또는 얼라인 장비 등에서의 진행오류가 발생된 기판의 비율이다.
도 3을 참조하면, 기판 상에 형성된 몰리브덴-텅스텐 합금막의 응력이 300MPa를 초과하는 경우, 오류 빈도의 급격한 증가를 보인다. 그러나, 상기 응력이 300MPa 이하인 경우 오류 빈도는 10%이하로 나타나며, 더 나아가서 0.001% 이하로 감소할 수 있다. 즉, 몰리브덴-텅스텐 합금막의 응력이 300MPa이하인 경우, 기판 변형은 거의 일어나지 않는다고 할 수 있다.
도 4는 몰리브덴-텅스텐 합금막의 막두께에 따른 응력(stress)변화를 증착온도에 따라 나타낸 그래프이다. 참조번호 A, B 및 C는 각각 20, 70 및 150℃에서 형성한 몰리브덴-텅스텐 합금막들을 나타낸다.
도 4를 참조하면, 몰리브덴-텅스텐 합금막을 20℃에서 증착한 경우(A) 막두께에 상관없이 응력특성을 보인다. 그러나, 상기 몰리브덴-텅스텐 합금막을 70℃ 이상에서 증착한 경우(B, C) 막두께가 증가함에 따라 음의 값을 갖는 응력 즉, 압축응력에서 양의 값을 갖는 응력 즉, 인장응력으로 변화하는 응력특성을 갖는다. 상기 몰리브덴-텅스텐 합금막을 70℃ 이상에서 증착한 경우(B, C)에 있어, 인장응력을 갖는 막두께는 3000Å이상이다.
그러나, 상기 몰리브덴-텅스텐 합금막의 인장응력은 기판의 휨변형과 같은 변형을 막기 위해 300㎫이하인 것이 바람직한데, 이를 만족하는 상기 몰리브덴-텅스텐 합금막의 막두께는 7000Å이하이다.
도 5는 몰리브덴-텅스텐 합금막의 막두께에 따른 면저항특성을 증착온도에 따라 나타낸 그래프이다. 참조번호 A, B 및 C는 각각 20, 70 및 150℃에서 형성한 몰리브덴-텅스텐 합금막들을 나타낸다.
도 5를 참조하면, 몰리브덴-텅스텐 합금막의 면저항은 증착온도에 따라서는 큰 변화를 보이지 않고, 막두께에 따라 변화한다. 상기 몰리브덴-텅스텐 합금막이 3000 내지 7000Å의 두께를 갖는 경우, 상기 몰리브덴-텅스텐 합금은 0.2 내지 0.5Ω/□의 적절한 면저항을 갖는다. 따라서, 3000 내지 7000Å의 두께를 갖는 상기 몰리브덴-텅스텐 합금막을 사용하여 평판표시장치의 배선을 형성하는 경우라 하더라도 전압강하로 인한 신호지연은 문제되지 않을 수 있다.
상술한 바와 같이 본 발명에 따르면, 도전막 패턴과 절연막간의 응력균형을 이루도록 함으로써 상기 도전막 패턴과 상기 절연막간의 부착특성이 개선된 평판표시장치 및 유기전계발광표시장치를 얻을 수 있다. 더 나아가서, 상기 도전막 패턴은 300MPa 이하의 응력을 가짐으로써 기판 변형으로 인한 기판 파손등의 불량을 억제할 수 있다.

Claims (24)

  1. 절연기판;
    상기 절연기판 상에 위치하며 0을 초과하고 300Mpa이하의 인장응력(tensile stress)을 갖는 몰리브덴 또는 몰리브덴 합금으로 이루어진 도전막 패턴; 및
    상기 도전막 패턴 상에 위치하며 200 내지 400Mpa의 압축응력을 갖는 실리콘 질화막(silicon nitride) 또는 실리콘 산질화막(silicon oxynitride)을 포함하는 것을 특징으로 하는 평판표시장치.
  2. 제 1 항에 있어서,
    상기 도전막 패턴은 소오스 및 드레인 전극들과 배선을 형성하는 것을 특징으로 하는 평판표시장치.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 도전막 패턴은 3000 내지 7000Å의 두께를 갖는 것을 특징으로 하는 평판표시장치.
  5. 제 1 항에 있어서,
    상기 몰리브덴 합금은 몰리브덴-텅스텐 합금으로 이루어진 도전막패턴인 것을 특징으로 하는 평판표시장치.
  6. 삭제
  7. 제 5 항에 있어서,
    상기 몰리브덴-텅스텐 합금으로 이루어진 도전막 패턴은 3000 내지 7000Å의 두께를 갖는 것을 특징으로 하는 평판표시장치.
  8. 제 5 항에 있어서,
    상기 몰리브덴-텅스텐 합금은 5 내지 25중량%의 텅스텐을 함유하는 것을 특징으로 하는 평판표시장치.
  9. 제 1 항에 있어서,
    상기 실리콘 질화막 또는 상기 실리콘 산질화막은 10 내지 20 원자%의 수소를 함유하고 있는 것을 특징으로 하는 평판표시장치.
  10. 삭제
  11. 제 1 항에 있어서,
    상기 절연기판은 열처리된 유리기판인 것을 특징으로 하는 평판표시장치.
  12. 절연기판;
    상기 절연기판 상의 일부에 위치하는 반도체층;
    0을 초과하고 300Mpa이하의 인장응력(tensile stress)을 갖는 몰리브덴 또는 몰리브덴 합금으로 이루어지고, 상기 반도체층의 양단부에 각각 접하는 소오스 및 드레인 전극들을 형성하는 도전막 패턴;
    상기 도전막 패턴을 덮고 200 내지 400Mpa의 압축응력을 갖는 실리콘 질화막 또는 실리콘 산질화막으로 이루어진 패시베이션 절연막; 및
    상기 패시베이션 절연막 상에 위치하여 상기 소오스 및 드레인 전극들 중 어느 하나에 접하는 화소전극을 포함하는 것을 특징으로 하는 유기전계발광표시장치.
  13. 제 12 항에 있어서,
    상기 반도체층은 다결정 실리콘으로 이루어진 것을 특징으로 하는 유기전계발광표시장치.
  14. 제 12 항에 있어서,
    상기 화소전극은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)로 이루어진 것을 특징으로 하는 유기전계발광표시장치.
  15. 삭제
  16. 제 12 항에 있어서,
    상기 도전막 패턴은 3000 내지 7000Å의 두께를 갖는 것을 특징으로 하는 유기전계발광표시장치.
  17. 제 12 항에 있어서,
    상기 몰리브덴 합금은 몰리브덴-텅스텐 합금으로 이루어진 도전막 패턴인 것을 특징으로 하는 유기전계발광표시장치.
  18. 삭제
  19. 제 17 항에 있어서,
    상기 몰리브덴-텅스텐 합금으로 이루어진 도전막 패턴은 3000 내지 7000Å의 두께를 갖는 것을 특징으로 하는 유기전계발광표시장치.
  20. 제 17 항에 있어서,
    상기 몰리브덴-텅스텐 합금은 5 내지 25중량%의 텅스텐을 함유하는 것을 특징으로 하는 유기전계발광표시장치.
  21. 제 12 항에 있어서,
    상기 도전막 패턴은 상기 소오스 및 드레인 전극들을 형성함과 동시에 배선을 형성하는 것을 특징으로 하는 유기전계발광표시장치.
  22. 제 12 항에 있어서,
    상기 실리콘 질화막 또는 상기 실리콘 산질화막은 10 내지 20 원자%의 수소를 함유하고 있는 것을 특징으로 하는 유기전계발광표시장치.
  23. 삭제
  24. 제 12 항에 있어서,
    상기 절연기판은 열처리된 유리기판인 것을 특징으로 하는 평판표시장치.
KR1020040019005A 2004-03-19 2004-03-19 평판표시장치 KR100699988B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040019005A KR100699988B1 (ko) 2004-03-19 2004-03-19 평판표시장치
JP2004202661A JP2005268740A (ja) 2004-03-19 2004-07-09 積層基板及び半導体装置
EP05075445A EP1577963A3 (en) 2004-03-19 2005-02-23 Flat panel display device
CNB2005100521141A CN100463207C (zh) 2004-03-19 2005-02-25 平板显示装置
US11/078,381 US7557501B2 (en) 2004-03-19 2005-03-14 Flat panel display device having molybdenum conductive layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040019005A KR100699988B1 (ko) 2004-03-19 2004-03-19 평판표시장치

Publications (2)

Publication Number Publication Date
KR20050093527A KR20050093527A (ko) 2005-09-23
KR100699988B1 true KR100699988B1 (ko) 2007-03-26

Family

ID=34836831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040019005A KR100699988B1 (ko) 2004-03-19 2004-03-19 평판표시장치

Country Status (5)

Country Link
US (1) US7557501B2 (ko)
EP (1) EP1577963A3 (ko)
JP (1) JP2005268740A (ko)
KR (1) KR100699988B1 (ko)
CN (1) CN100463207C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11963408B2 (en) 2021-01-27 2024-04-16 Samsung Display Co., Ltd. Display apparatus

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669778B1 (ko) * 2004-11-20 2007-01-16 삼성에스디아이 주식회사 기판 및 박막 트랜지스터를 구비한 기판
US7851989B2 (en) * 2005-03-25 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
KR100708734B1 (ko) * 2005-11-30 2007-04-17 삼성에스디아이 주식회사 유기 발광 디스플레이 장치 및 그 제조방법
KR100807562B1 (ko) * 2007-01-10 2008-02-28 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 포함하는 평판표시장치
JP2008294123A (ja) * 2007-05-23 2008-12-04 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP5241173B2 (ja) * 2007-08-28 2013-07-17 キヤノン株式会社 有機ｅｌ素子の製造方法
KR20130089044A (ko) * 2012-02-01 2013-08-09 삼성디스플레이 주식회사 반도체 장치 및 그를 구비하는 평판표시장치
KR102013893B1 (ko) 2012-08-20 2019-08-26 삼성디스플레이 주식회사 평판표시장치 및 그의 제조방법
CN103219228B (zh) * 2013-03-11 2016-05-25 京东方科技集团股份有限公司 多晶硅层的制作方法和多晶硅薄膜晶体管及其制造方法
KR102083987B1 (ko) * 2013-06-20 2020-03-04 삼성디스플레이 주식회사 평판표시장치용 백플레인 및 그의 제조방법
US20190081077A1 (en) * 2016-03-15 2019-03-14 Sharp Kabushiki Kaisha Active matrix substrate
CN109671719A (zh) * 2018-12-04 2019-04-23 武汉华星光电半导体显示技术有限公司 阵列基板及其制作方法、显示装置
CN110211969A (zh) * 2019-05-14 2019-09-06 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法、柔性显示面板
US20210296417A1 (en) * 2020-03-19 2021-09-23 Samsung Display Co., Ltd. Display device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0130738B1 (ko) * 1992-12-25 1998-04-06 가나이 쓰또무 도전성박막을 갖는 반도체장치 및 그 제조장치
JPH11111466A (ja) 1997-10-06 1999-04-23 Tdk Corp 有機ｅｌ素子の電極
JP2001060691A (ja) 1999-08-23 2001-03-06 Tdk Corp 半導体装置
KR20020013787A (ko) * 2000-08-11 2002-02-21 니시가키 코지 액정 디스플레이 장치 및 그 제조 방법
US6380558B1 (en) 1998-12-29 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
KR20020034321A (ko) * 2000-10-31 2002-05-09 박종섭 반도체소자의 제조 방법
KR20030086668A (ko) * 2002-05-06 2003-11-12 삼성전자주식회사 액정 표시 장치용 기판
KR20030092141A (ko) * 2001-05-11 2003-12-03 파이오니아 가부시키가이샤 발광 표시 장치 및 그 제조 방법
JP2004063304A (ja) 2002-07-30 2004-02-26 Shimadzu Corp 保護膜製造方法および有機ｅｌ素子

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6445004B1 (en) * 1998-02-26 2002-09-03 Samsung Electronics Co., Ltd. Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
JP2000196100A (ja) * 1998-12-28 2000-07-14 Toshiba Corp 薄膜トランジスタおよび液晶表示装置
JP2001255831A (ja) * 2000-03-10 2001-09-21 Toshiba Corp アレイ基板の製造方法
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP4166455B2 (ja) * 2001-10-01 2008-10-15 株式会社半導体エネルギー研究所 偏光フィルム及び発光装置
JP4182467B2 (ja) * 2001-12-27 2008-11-19 セイコーエプソン株式会社 回路基板、電気光学装置及び電子機器
JP2006253032A (ja) * 2005-03-11 2006-09-21 Hitachi Ltd 画像表示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0130738B1 (ko) * 1992-12-25 1998-04-06 가나이 쓰또무 도전성박막을 갖는 반도체장치 및 그 제조장치
JPH11111466A (ja) 1997-10-06 1999-04-23 Tdk Corp 有機ｅｌ素子の電極
US6380558B1 (en) 1998-12-29 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP2001060691A (ja) 1999-08-23 2001-03-06 Tdk Corp 半導体装置
KR20020013787A (ko) * 2000-08-11 2002-02-21 니시가키 코지 액정 디스플레이 장치 및 그 제조 방법
KR20020034321A (ko) * 2000-10-31 2002-05-09 박종섭 반도체소자의 제조 방법
KR20030092141A (ko) * 2001-05-11 2003-12-03 파이오니아 가부시키가이샤 발광 표시 장치 및 그 제조 방법
KR20030086668A (ko) * 2002-05-06 2003-11-12 삼성전자주식회사 액정 표시 장치용 기판
JP2004063304A (ja) 2002-07-30 2004-02-26 Shimadzu Corp 保護膜製造方法および有機ｅｌ素子

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
1001307380000
1020020013787
1020030086668

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11963408B2 (en) 2021-01-27 2024-04-16 Samsung Display Co., Ltd. Display apparatus

Also Published As

Publication number Publication date
US7557501B2 (en) 2009-07-07
CN100463207C (zh) 2009-02-18
EP1577963A3 (en) 2006-05-10
EP1577963A2 (en) 2005-09-21
US20050206304A1 (en) 2005-09-22
CN1691348A (zh) 2005-11-02
JP2005268740A (ja) 2005-09-29
KR20050093527A (ko) 2005-09-23

Similar Documents

Publication Publication Date Title
JP4886600B2 (ja) フラットパネルディスプレイ装置及びその製造方法
KR100699988B1 (ko) 평판표시장치
KR102180037B1 (ko) 가요성 표시 장치 및 그 제조 방법
KR100626007B1 (ko) 박막 트랜지스터, 상기 박막 트랜지스터의 제조방법, 이박막 트랜지스터를 구비한 평판표시장치, 및 이평판표시장치의 제조방법
KR101790176B1 (ko) 어레이 기판의 제조방법
US9553158B2 (en) Thin film transistor array substrate and a thin film transistor which comprise a conductive structure comprising a blocking layer and a diffusion prevention layer
WO2014146380A1 (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
KR100853545B1 (ko) 유기전계발광소자 및 그의 제조방법
US20210327920A1 (en) Array substrate and related manufacturing method
KR100667082B1 (ko) 유기전계발광소자 및 그 제조방법
US20120270392A1 (en) Fabricating method of active device array substrate
KR101192746B1 (ko) 폴리형 박막 트랜지스터 기판의 제조방법
KR101000451B1 (ko) Ｔｆｔ ｌｃｄ 기판의 알루미늄 배선 형성방법과 이에의한 ｔｆｔ ｌｃｄ 기판
KR102572135B1 (ko) 표시 패널
JP5964967B2 (ja) 半導体装置およびその製造方法
US20060258033A1 (en) Active matrix substrate and method for fabricating the same
KR100770265B1 (ko) 유기전계발광소자 및 그의 제조방법
KR20060045259A (ko) 폴리형 박막 트랜지스터 기판 및 그 제조 방법
KR100700015B1 (ko) 평판표시장치 및 그 제조방법
KR102527227B1 (ko) 박막트랜지스터 기판 및 그의 제조 방법
KR101771251B1 (ko) 간접 열 결정화 박막 트랜지스터 기판 및 그 제조 방법
KR20050079430A (ko) Ｔｆｔ ｌｃｄ 기판의 알루미늄 배선 형성방법과 이에의한 ｔｆｔ ｌｃｄ 기판
KR20050105871A (ko) 유기 전계 발광 표시 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E90F Notification of reason for final refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160229

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 13