KR100521416B1 - Capacitor with hafnium-nitride bottom electrode - Google Patents
Capacitor with hafnium-nitride bottom electrode Download PDFInfo
- Publication number
- KR100521416B1 KR100521416B1 KR10-2003-0085698A KR20030085698A KR100521416B1 KR 100521416 B1 KR100521416 B1 KR 100521416B1 KR 20030085698 A KR20030085698 A KR 20030085698A KR 100521416 B1 KR100521416 B1 KR 100521416B1
- Authority
- KR
- South Korea
- Prior art keywords
- hfn
- hfon
- capacitor
- hfo
- plasma
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 36
- 229910004143 HfON Inorganic materials 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 230000008021 deposition Effects 0.000 claims abstract description 12
- 230000001590 oxidative effect Effects 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 238000009832 plasma treatment Methods 0.000 claims description 5
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 abstract description 4
- 238000010301 surface-oxidation reaction Methods 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 229920005591 polysilicon Polymers 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 14
- 238000003860 storage Methods 0.000 description 14
- 239000010408 film Substances 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000010923 batch production Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004542 HfN Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 239000003082 abrasive agent Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- -1 hafnium nitride Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 HfO2를 HfON으로 바꾸기 위한 복잡한 공정에 따른 비용증가를 억제하면서 HfO2 증착에 따른 단차피복성이 열악해지는 것을 방지하는데 적합한 캐패시터 및 그 제조 방법을 제공하기 위한 것으로, 본 발명의 캐패시터의 제조 방법은 HfN을 형성하는 단계, 상기 HfN의 표면을 산화시켜 HfN으로 된 하부전극을 형성함과 동시에 상기 하부전극 표면 상에 HfON을 형성하는 단계, 및 상기 HfON 상에 상부전극을 형성하는 단계를 포함하므로써, HfO2 캐패시터보다 누설전류 및 유전특성이 우수한 캐패시터를 형성할 수 있으며, HfO2 증착공정을 생략하고 단순히 HfN의 표면산화를 통해 HfO2보다 유전상수가 큰 HfON을 형성하므로써 제조 비용을 현저히 절감할 수 있다.The present invention is to provide a capacitor and a method of manufacturing the same, which are suitable for preventing the deterioration of the step coverage due to HfO 2 deposition while suppressing the increase in cost of a complicated process for converting HfO 2 to HfON. The manufacturing method includes forming HfN, oxidizing the surface of HfN to form a bottom electrode made of HfN, and simultaneously forming HfON on the bottom electrode surface, and forming an upper electrode on the HfON. It is possible to form capacitors with better leakage current and dielectric properties than HfO 2 capacitors, and to reduce manufacturing costs by eliminating the HfO 2 deposition process and simply forming HfON having a higher dielectric constant than HfO 2 through surface oxidation of HfN. Can be saved.
Description
본 발명은 반도체 제조 기술에 관한 것으로, 특히 캐패시터의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing techniques, and more particularly to a method of manufacturing a capacitor.
최근에 DRAM의 집적도가증가함에 따라 캐패시터의 면적이 작아지게 되어 요구되는 유전용량의 확보가 점점 어려워지고 있다. 요구되는 유전용량을 확보하기 위해서는 유전막의 두께를 낮추거나 유전상수가 큰 물질을 적용해야만 한다. 유전상수가 큰 물질로는 Al2O3, HfO2, Ta2O5 등이 제안되었다.Recently, as the degree of integration of DRAM increases, the area of the capacitor becomes smaller, which makes it difficult to secure the required dielectric capacity. To ensure the required dielectric capacity, it is necessary to reduce the thickness of the dielectric film or apply a material having a high dielectric constant. Al 2 O 3 , HfO 2 , Ta 2 O 5, etc. have been proposed as materials having high dielectric constants.
유전상수가 큰 물질중에서 HfO2는 유전상수값이 25 정도로 매우 커서 요구되는 유전용량의 확보가 용이한 것으로 알려져 있다. 뿐만 아니라, HfO2는 밴드갭에너지(Band gap energy)가 6.0eV이며, 실리콘을 전극으로 하는 경우, 실리콘과의 전도밴드오프셋(conduction band off-set) 값이 1.5eV로 상대적으로 큰 값을 갖는 장점을 가지고 있다.Among materials with high dielectric constants, HfO 2 has a high dielectric constant of about 25, which makes it easy to obtain required dielectric capacity. In addition, HfO 2 has a band gap energy of 6.0 eV, and when silicon is used as an electrode, the conduction band offset with silicon is 1.5 eV, which is relatively large. It has advantages
그러나, HfO2는 비교적 낮은 온도에서 상변태가 쉽게 일어나는 특성이 있으며, 예컨대 300℃ 정도의 온도에서 다결정 박막을 형성하기 때문에 캐패시터유전막으로 적용할 경우 누설전류가 매우 큰 단점을 가지고 있다.However, HfO 2 has a property in which phase transformation occurs easily at a relatively low temperature. For example, since HfO 2 forms a polycrystalline thin film at a temperature of about 300 ° C., the leakage current is very large when applied as a capacitor dielectric film.
따라서, HfO2는 유전상수가 높은 물질임에도 불구하고 유효산화막두께(Tox)를 낮추는데에는 한계가 있다.Therefore, although HfO 2 is a material having a high dielectric constant, there is a limit to lowering effective oxide thickness (Tox).
HfO2의 한계를 극복하기 위해 종래에는 HfO2보다 유전상수가 큰 HfON이 제안되었다.In order to overcome the limitation of HfO 2 , a conventional HfON having a higher dielectric constant than HfO 2 has been proposed.
도 1은 종래 기술에 따른 캐패시터의 구조를 도시한 도면이다.1 is a view showing the structure of a capacitor according to the prior art.
도 1에 도시된 바와 같이, 트랜지스터 및 비트라인 등이 형성된 반도체기판(11) 상부에 층간절연막(12)이 형성되고, 층간절연막(12)을 관통하는 스토리지노드콘택홀 내부에 콘택플러그(13)가 매립되며, 콘택플러그(13)에 실린더 형태의 하부전극(14)이 연결된다. 그리고, 하부전극(14) 상에 HfON(15)과 상부전극(16)이 형성된다.As shown in FIG. 1, an interlayer insulating layer 12 is formed on a semiconductor substrate 11 on which transistors, bit lines, etc. are formed, and a contact plug 13 is formed in a storage node contact hole penetrating the interlayer insulating layer 12. Is buried, and the lower electrode 14 in the form of a cylinder is connected to the contact plug 13. The HfON 15 and the upper electrode 16 are formed on the lower electrode 14.
도 1과 같은 캐패시터에서, HfON(15)은 하부전극(14)으로 도핑된 폴리실리콘이나 TiN을 사용하는 경우, HfO2를 형성한 후 질화처리를 진행해야하는 복잡한 공정을 거쳐야 하는 단점이 있다. 또한, HfO2를 증착법을 통해 증착해야 하므로 단차피복성이 열악해지는 것을 피할 수 없다. 한편, HfO2 증착시 단차피복성이 좋은 것으로 알려진 단원자증착법을 이용할 수도 있으나, 단원자증착법을 이용하는 경우에는 생산량(Throughput)이 저하되는 단점이 있다.In the capacitor as shown in FIG. 1, when HfON 15 uses polysilicon or TiN doped with the lower electrode 14, HfON 15 has a disadvantage of undergoing a complicated process of performing nitriding treatment after forming HfO 2 . In addition, since HfO 2 must be deposited through a vapor deposition method, it is inevitable that the step coverage is poor. On the other hand, the HfO 2 deposition may be used a single-electron deposition method known to have good step coverage, but when using the single-electron deposition method has a disadvantage in that the throughput (Throughput) is reduced.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, HfO2를 HfON으로 바꾸기 위한 복잡한 공정에 따른 비용증가를 억제하면서 HfO2 증착에 따른 단차피복성이 열악해지는 것을 방지하는데 적합한 캐패시터 및 그 제조 방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above-mentioned problems of the prior art, and a capacitor suitable for preventing the step coverage due to HfO 2 deposition from being deteriorated while suppressing the increase in cost of the complicated process for converting HfO 2 to HfON; The object is to provide a method for producing the same.
상기 목적을 달성하기 위한 본 발명의 캐패시터는 HfN으로 된 하부전극, 상기 하부전극 표면 상의 HfON, 및 상기 HfON 상의 상부전극을 포함하는 것을 특징으로 한다.The capacitor of the present invention for achieving the above object is characterized in that it comprises a lower electrode of HfN, HfON on the lower electrode surface, and the upper electrode on the HfON.
그리고, 본 발명의 캐패시터의 제조 방법은 HfN을 형성하는 단계, 상기 HfN의 표면을 산화시켜 HfN으로 된 하부전극을 형성함과 동시에 상기 하부전극 표면 상에 HfON을 형성하는 단계, 및 상기 HfON 상에 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하며, 상기 HfN의 표면을 산화시키는 단계는 상기 산화분위기에서 열처리 또는 플라즈마처리하는 것을 특징으로 한다.In addition, the method of manufacturing a capacitor of the present invention comprises the steps of forming HfN, oxidizing the surface of the HfN to form a bottom electrode of HfN and at the same time forming HfON on the bottom electrode surface, and on the HfON And forming an upper electrode, and oxidizing the surface of the HfN, by heat treatment or plasma treatment in the oxidation atmosphere.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .
도 2는 본 발명의 제1실시예에 따른 캐패시터의 구조를 도시한 도면이다.2 is a diagram illustrating the structure of a capacitor according to a first embodiment of the present invention.
도 2에 도시된 바와 같이, 트랜지스터 및 비트라인 등이 형성된 반도체기판(21) 상부에 층간절연막(22)이 형성되고, 층간절연막(22)을 관통하는 스토리지노드콘택홀 내부에 폴리실리콘콘택플러그(23)가 매립되며, 폴리실리콘콘택플러그(23)에 실린더 형태의 HfN 하부전극(26a)이 연결된다. 그리고, HfN 하부전극(26a) 표면 상에 HfON(26b)이 형성되고, HfON(26b) 상에 상부전극(27)이 형성된다.As illustrated in FIG. 2, an interlayer insulating layer 22 is formed on a semiconductor substrate 21 on which transistors, bit lines, etc. are formed, and a polysilicon contact plug is formed inside the storage node contact hole penetrating the interlayer insulating layer 22. 23 is embedded, and the HfN lower electrode 26a having a cylindrical shape is connected to the polysilicon contact plug 23. Then, HfON 26b is formed on the surface of the HfN lower electrode 26a, and the upper electrode 27 is formed on the HfON 26b.
후술하겠지만, 도 2에서, HfN 하부전극(26a)과 HfON(26b)은 HfN을 산화시켜 형성한 것으로, HfON(26b)은 30Å∼200Å 두께이다.As will be described later, in Fig. 2, the HfN lower electrode 26a and the HfON 26b are formed by oxidizing HfN, and the HfON 26b is 30 mW to 200 mW thick.
도 3a 내지 도 3e는 도 2에 도시된 캐패시터의 제조 방법을 도시한 공정 단면도이다.3A to 3E are cross-sectional views illustrating a method of manufacturing the capacitor shown in FIG. 2.
도 2a에 도시된 바와 같이, 트랜지스터 및 비트라인 등 하부구조가 형성된 반도체 기판(21) 상부에 층간절연막(22)을 증착한 후, 층간절연막(22)을 식각하여 반도체 기판(21)의 일부를 노출시키는 스토리지노드콘택홀(도면부호 생략)을 형성한다. 이때, 층간절연막(22)은 고밀도플라즈마(High Density Plasma) 방식의 산화막이다.As shown in FIG. 2A, after the interlayer insulating layer 22 is deposited on the semiconductor substrate 21 on which the substructures such as transistors and bit lines are formed, the interlayer insulating layer 22 is etched to remove a portion of the semiconductor substrate 21. A storage node contact hole (not shown) is formed to be exposed. At this time, the interlayer insulating film 22 is an oxide film of a high density plasma (High Density Plasma) method.
다음으로, 스토리지노드콘택홀을 포함한 층간절연막(22) 상에 폴리실리콘을 증착한 후 에치백공정을 진행하여 스토리지노드콘택홀내에 리세스된 폴리실리콘콘택플러그(23)를 형성한다.Next, polysilicon is deposited on the interlayer insulating layer 22 including the storage node contact hole and then etched back to form a polysilicon contact plug 23 recessed in the storage node contact hole.
다음으로, 폴리실리콘콘택플러그(23)를 포함한 층간절연막(22) 상에 스토리지노드산화막(24)을 형성한다. 이때, 스토리지노드산화막(24)은 PE-TEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate), BPSG(Boron Phosphorus Silicate Glass), PSG(Phoshporus Silicate Glass) 또는 USG(Undoped Silicate Glass) 중에서 선택된다.Next, the storage node oxide film 24 is formed on the interlayer insulating film 22 including the polysilicon contact plug 23. In this case, the storage node oxide layer 24 is selected from Plasma Enhanced Tetra Ethyl Ortho Silicate (PE-TEOS), Boron Phosphorus Silicate Glass (BPSG), Phosphorus Silicate Glass (PSG), or Undoped Silicate Glass (USG).
다음으로, 스토리지노드산화막(24)을 식각하여 폴리실리콘콘택플러그(23) 표면을 노출시키는 콘케이브 형태의 홈(25)를 형성한다. Next, the storage node oxide layer 24 is etched to form a concave groove 25 exposing the surface of the polysilicon contact plug 23.
도 2b에 도시된 바와 같이, 홈(25)을 포함한 스토리지노드산화막(24) 상에 하부전극 물질로 하프늄나이트라이드(26, 이하 'HfN'이라고 약칭함)를 증착한 후, 스토리지노드산화막(24)의 상부에 형성된 HfN(26)을 화학적기계적 연마나 에치백 등의 방법으로 제거하여 실린더 형태의 HfN(26)을 형성한다. 여기서, HfN(26)을 제거할 때 연마재나 식각된 입자 등의 불순물이 실린더 내부에 부착되는 등의 우려가 있으므로, 단차피복성이 좋은 예컨대, 포토레지스트로 실린더 내부를 모두 채운 후에, 스토리지노드산화막(24)이 노출될 때까지 연마 또는 에치백을 수행하고, 실린더 내부의 포토레지스트를 애싱(ashing)하여 제거하는 것이 좋다. As illustrated in FIG. 2B, hafnium nitride (26, hereinafter referred to as HfN) is deposited on the storage node oxide layer 24 including the grooves 25 using a lower electrode material, and then the storage node oxide layer 24 is deposited. The HfN 26 formed on the top of the bottom surface) is removed by chemical mechanical polishing or etch back to form HfN 26 in the form of a cylinder. Here, when removing the HfN 26, impurities such as abrasives or etched particles may adhere to the inside of the cylinder. Therefore, the storage node oxide film may be filled after the inside of the cylinder is filled with photoresist having good step coverage, for example. Polishing or etch back is performed until 24 is exposed, and ashing of the photoresist inside the cylinder is preferable.
상기한 HfN(26) 형성시, HfN(26)은 스퍼터링법, 화학기상증착법 또는 단원자증착법으로 형성한다. 예를 들어, 화학기상증착법 또는 단원자증착법으로 증착하는 경우, 케미컬소스로는 HfCl4, Hf[N(CH3)2]4, Hf[N(C2H 5)2]4, Hf[N(C2H5(CH3)]4를 사용하고, 증착시 기판온도를 150℃∼350℃로 유지한다. 그리고, 단원자증착법으로 HfN을 형성하기 위한 반응가스로는 NH3 또는 N2를 사용하고, 아울러 반응을 보조하기 위하여 반응챔버내에 NH3 또는 N2를 유입시킨 후 직접 플라즈마를 인가하거나 외부에서 NH3 또는 N2의 플라즈마를 형성한 후 반응챔버내로 유도하는 리모트플라즈마(Remote plasma)의 방법을 이용할 수도 있다.In forming the HfN 26, the HfN 26 is formed by sputtering, chemical vapor deposition, or monoatomic deposition. For example, when deposited by chemical vapor deposition or monoatomic deposition, the chemical source is HfCl 4, Hf [N (CH 3 ) 2 ] 4 , Hf [N (C 2 H 5 ) 2 ] 4 , Hf [N ( C 2 H 5 (CH 3 )] 4 is used, and the substrate temperature is maintained at 150 ° C. to 350 ° C. during deposition, and NH 3 or N 2 is used as a reaction gas for forming HfN by monoatomic deposition. In addition, in order to assist the reaction, NH 3 or N 2 is introduced into the reaction chamber, and then a plasma is applied directly or a plasma of NH 3 or N 2 is formed from the outside and then induced into the reaction chamber (Remote plasma). Can also be used.
한편, HfN(26)의 두께는 후속 HfON의 두께가 30Å 이상이 될 수 있도록 조절한다. 예컨대, HfON의 두께가 30Å∼200Å임을 감안하면 HfN(26)은 100Å∼1000Å 두께로 형성한다.On the other hand, the thickness of the HfN 26 is adjusted so that the thickness of the subsequent HfON can be more than 30Å. For example, considering that the thickness of HfON is 30 kPa to 200 kPa, the HfN 26 is formed to have a thickness of 100 kPa to 1000 kPa.
위에서 증착한 HfN(26)은 TiN과 유사한 전기전도성을 갖는 물질이므로 하부전극으로 사용가능하다.Since HfN 26 deposited above is a material having electrical conductivity similar to that of TiN, it may be used as a lower electrode.
도 2c에 도시된 바와 같이, HfN(26)의 표면을 산화분위기에서 500℃∼650℃의 온도로 열처리하여 HfON(26b)을 형성한다. 이때, 열처리는 퍼니스(Furnace) 또는 급속열처리장치(Rapid Thermal Process)에서 진행하는데, 산소(O2), 오존(O3) 또는 이들의 가스에 질소 또는 아르곤을 혼합한 산화분위기에서 진행한다. 다른 산화방법으로는, HfN(26)의 표면을 산화시켜 HfON(26b)을 형성할 때 반응의 효율을 증대시키기 위하여 산소(O2), 오존(O3) 또는 이들의 가스에 질소 또는 아르곤을 혼합한 후 플라즈마를 인가하는 플라즈마처리법을 사용할 수 있다. 이처럼 플라즈마를 사용하는 경우, 반응챔버내에 직접 RF 전력을 인가하여 플라즈마를 발생시키거나 또는 외부에서 플라즈마를 인가한 후 HfN(26)이 증착되어 있는 웨이퍼가 놓여 있는 반응챔버내로 플라즈마를 유도하여 산화반응이 이루어지도록 한다. 그리고, 플라즈마를 이용하여 HfON(26b)을 형성하는 경우, 기판의 온도를 200℃∼450℃로 유지한다.As shown in FIG. 2C, the surface of HfN 26 is heat-treated at an temperature of 500 ° C to 650 ° C in an oxidizing atmosphere to form HfON 26b. At this time, the heat treatment is carried out in a furnace (Furnace) or a rapid thermal process (Rapid Thermal Process), the oxygen (O 2 ), ozone (O 3 ) or in the oxidation atmosphere in which nitrogen or argon mixed with these gases. As another oxidation method, nitrogen or argon may be added to oxygen (O 2 ), ozone (O 3 ) or their gases in order to increase the efficiency of the reaction when oxidizing the surface of HfN 26 to form HfON 26b. After mixing, a plasma treatment method may be used in which plasma is applied. When plasma is used as described above, an oxidation reaction is performed by directly applying RF power to the reaction chamber to generate a plasma or by applying plasma from the outside and inducing the plasma into the reaction chamber in which the wafer on which the HfN 26 is deposited is placed. Let this be done. And when HfON 26b is formed using plasma, the temperature of a board | substrate is maintained at 200 degreeC-450 degreeC.
상기한 열처리시에 HfN(26)은 대기중에 노출된 표면이 산화되므로 실질적으로 하부전극 역할을 하는 HfN 하부전극(26a)과 유전막이 되는 HfON(26b)으로 나뉘며, HfON(26b)은 30Å∼200Å 두께로 형성된다.During the heat treatment, HfN 26 is divided into HfN lower electrode 26a serving as a lower electrode and HfON 26b serving as a dielectric film, since the surface exposed to the air is oxidized. HfON 26b is 30 kPa to 200 kPa. It is formed in thickness.
한편, HfON(26b)은 HfO2와 달리, 질소(N)가 첨가되어 있으므로 결정화온도가 높아 후속 고온공정에서도 비정질상태를 유지할 수 있고, 이로써 누설전류를 낮게 제어할 수 있다. 또한 HfON(26b)은 종래기술에서 설명한 바와 같이, HfO2보다 유전상수가 커서 유전용량을 증가시킨다.On the other hand, unlike HfO 2 , since HfON 26b contains nitrogen (N), the crystallization temperature is high, so that the HfON 26b can maintain an amorphous state in a subsequent high temperature process, thereby controlling the leakage current low. In addition, as described in the prior art, HfON 26b has a larger dielectric constant than HfO 2 to increase the dielectric capacity.
도 2d에 도시된 바와 같이, HfON(26b) 상에 상부전극(27)을 형성한다. 이때, 상부전극(27)은 폴리실리콘, TiN, HfN, TaN, Pt, Ru 또는 Ir 중에서 선택되며, 스퍼터링법, 화학기상증착법, 단원자증착법 또는 전기화학증착법(Electro plating deposition)으로 형성한다.As shown in FIG. 2D, the upper electrode 27 is formed on the HfON 26b. At this time, the upper electrode 27 is selected from polysilicon, TiN, HfN, TaN, Pt, Ru or Ir, and is formed by sputtering, chemical vapor deposition, monoatomic deposition or electrochemical deposition (Electro plating deposition).
상술한 실시예에 따르면, 외부로부터 소스물질을 공급하여 HfON(26b)을 형성하는 것이 아니라, 표면 산화반응에 의하여 HfON(26b)을 형성하는 것이기 때문에 디자인룰이 작아져 셀크기가 작아지더라도 단차피복성이 열악해지는 것을 최소화할 수 있다. 뿐만 아니라 퍼니스(Furnace)를 이용한 배치(Batch) 공정을 적용하여 HfON을 형성할 수 있으므로 단원자증착법을 사용할 때 나타나는 낮은 생산량의 문제를 획기적으로 해결할 수 있다.According to the embodiment described above, the HfON 26b is formed by supplying the source material from the outside to form the HfON 26b by the surface oxidation reaction. The poor coverage can be minimized. In addition, HfON can be formed by applying a batch process using a furnace, which significantly solves the problem of low yield when using monoatomic deposition.
그리고, HfO2 증착을 위한 고가의 Hf 화학소스를 사용하지 않아도 되므로 비용이 절감된다.In addition, the cost is reduced because no expensive Hf chemical source for HfO 2 deposition is required.
또한, HfN 하부전극(26a)은 TiN에 비해 산소의 확산에 대한 저항성이 매우 강하기 때문에 HfN 하부전극(26a)과 연결되는 콘택플러그로서 폴리실리콘콘택플러그(23)를 사용하더라도 HfON 형성을 위한 산화분위기에서의 열처리 및 증착후 열처리에서 HfN 하부전극(26a)과 폴리실리콘콘택플러그(23) 계면의 산화에 의한 유전용량의 감소를 최소화한다.In addition, since the HfN lower electrode 26a is much more resistant to oxygen diffusion than TiN, even if a polysilicon contact plug 23 is used as the contact plug connected to the HfN lower electrode 26a, the oxidation atmosphere for forming HfON is used. In the heat treatment and post-deposition heat treatment, the reduction of the dielectric capacity due to oxidation of the HfN lower electrode 26a and the polysilicon contact plug 23 interface is minimized.
상술한 실시예에서는 실린더 형태의 캐패시터에 대해 설명하였으나, 본 발명은 콘케이브(concave), 적층(stack) 구조의 캐패시터에도 적용가능하다.In the above-described embodiment, a capacitor in the form of a cylinder has been described, but the present invention can be applied to a capacitor having a concave and stack structure.
도 4는 본 발명의 제2실시예에 따른 캐패시터의 구조를 도시한 도면이다.4 is a diagram showing the structure of a capacitor according to a second embodiment of the present invention.
도 4를 참조하면, 트랜지스터 및 비트라인 등이 형성된 반도체기판(31) 상부에 층간절연막(32)이 형성되고, 층간절연막(32)을 관통하는 스토리지노드콘택홀 내부에 폴리실리콘콘택플러그(33)가 매립되며, 폴리실리콘콘택플러그(33)에 스토리지노드산화막(34)에 의해 지지되는 콘케이브 형태의 HfN 하부전극(35)이 연결된다. 그리고, HfN 하부전극(35) 표면 상에 HfON(36)이 형성되고, HfON(36) 상에 상부전극(37)이 형성된다.Referring to FIG. 4, an interlayer insulating layer 32 is formed on a semiconductor substrate 31 on which transistors and bit lines are formed, and a polysilicon contact plug 33 is formed in a storage node contact hole that penetrates the interlayer insulating layer 32. The buried HfN bottom electrode 35 supported by the storage node oxide layer 34 is connected to the polysilicon contact plug 33. Then, HfON 36 is formed on the surface of the HfN lower electrode 35, and the upper electrode 37 is formed on the HfON 36.
도 5는 본 발명의 제3실시예에 따른 캐패시터의 구조를 도시한 도면이다.5 is a diagram showing the structure of a capacitor according to a third embodiment of the present invention.
도 5에 도시된 바와 같이, 트랜지스터 및 비트라인 등이 형성된 반도체기판(41) 상부에 층간절연막(42)이 형성되고, 층간절연막(42)을 관통하는 스토리지노드콘택홀 내부에 폴리실리콘콘택플러그(43)가 매립된다.As shown in FIG. 5, an interlayer insulating layer 42 is formed on a semiconductor substrate 41 on which transistors, bit lines, etc. are formed, and a polysilicon contact plug is formed inside the storage node contact hole penetrating the interlayer insulating layer 42. 43) is buried.
그리고, 폴리실리콘콘택플러그(43)에 연결되는 HfN 하부전극(44), HfN 하부전극(44)의 표면 상의 HfON(45) 및 HfON(45) 상의 상부전극(46)이 적층된다.Then, the HfN lower electrode 44 connected to the polysilicon contact plug 43, the HfON 45 on the surface of the HfN lower electrode 44 and the upper electrode 46 on the HfON 45 are stacked.
제2실시예 및 제3실시예에서, HfN 하부전극(35, 44)과 HfON(36, 45)은 제1실시예와 같이, HfN의 표면을 산화시켜 형성한 것이다.In the second and third embodiments, the HfN lower electrodes 35 and 44 and the HfON 36 and 45 are formed by oxidizing the surface of HfN as in the first embodiment.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
상술한 본 발명은 100nm 이하의 디자인룰을 갖는 DRAM 소자에서 HfON/HfN 구조의 캐패시터를 형성하므로써 HfO2 캐패시터보다 누설전류 및 유전특성이 우수한 캐패시터를 형성할 수 있는 효과가 있다.The present invention described above has the effect of forming a capacitor having better leakage current and dielectric characteristics than HfO 2 capacitor by forming a capacitor having a HfON / HfN structure in a DRAM device having a design rule of 100 nm or less.
또한, HfO2 증착공정을 생략하고 단순히 HfN의 표면산화를 통해 HfO2보다 유전상수가 큰 HfON을 형성하므로써 제조 비용을 현저히 절감할 수 있는 효과가 있다.In addition, by omitting the HfO 2 deposition process and simply forming HfON having a higher dielectric constant than HfO 2 through surface oxidation of HfN, the manufacturing cost can be significantly reduced.
또한, HfO2의 증착공정대신 퍼니스 등의 배치공정이 적용가능하므로써 단원자증착공정과는 비교되지 않을 정도의 우수한 생산량을 갖는 공정이 가능해져 양산성을 극대화시킬 수 있는 효과가 있다.In addition, since a batch process such as a furnace may be applied instead of the deposition process of HfO 2 , a process having an excellent production amount that is not comparable to that of a single-electrode deposition process is possible, thereby maximizing mass productivity.
도 1은 종래 기술에 따른 캐패시터의 구조를 도시한 도면,1 is a view showing the structure of a capacitor according to the prior art,
도 2는 본 발명의 제1실시예에 따른 캐패시터의 구조를 도시한 도면,2 is a view showing the structure of a capacitor according to a first embodiment of the present invention;
도 3a 내지 도 3d는 도 2에 도시된 캐패시터의 제조 방법을 도시한 공정 단면도,3A to 3D are cross-sectional views illustrating a method of manufacturing the capacitor shown in FIG. 2;
도 4는 본 발명의 제2실시예에 따른 캐패시터의 구조를 도시한 도면,4 is a view showing the structure of a capacitor according to a second embodiment of the present invention;
도 5는 본 발명의 제3실시예에 따른 캐패시터의 구조를 도시한 도면.5 is a view showing the structure of a capacitor according to a third embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
21 : 반도체기판 22 : 층간절연막21 semiconductor substrate 22 interlayer insulating film
23 : 폴리실리콘콘택플러그 26a : HfN 하부전극23: polysilicon contact plug 26a: HfN lower electrode
26b : HfON 27 : 상부전극26b: HfON 27: upper electrode
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0085698A KR100521416B1 (en) | 2003-11-28 | 2003-11-28 | Capacitor with hafnium-nitride bottom electrode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0085698A KR100521416B1 (en) | 2003-11-28 | 2003-11-28 | Capacitor with hafnium-nitride bottom electrode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050052003A KR20050052003A (en) | 2005-06-02 |
| KR100521416B1 true KR100521416B1 (en) | 2005-10-17 |
Family
ID=37248143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0085698A KR100521416B1 (en) | 2003-11-28 | 2003-11-28 | Capacitor with hafnium-nitride bottom electrode |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100521416B1 (en) |
-
2003
- 2003-11-28 KR KR10-2003-0085698A patent/KR100521416B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050052003A (en) | 2005-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7102875B2 (en) | Capacitor with aluminum oxide and lanthanum oxide containing dielectric structure and fabrication method thereof | |
| JP2001257208A (en) | Method for forming gate insulating film of semiconductor device | |
| JP2004193409A (en) | Method for forming insulation film | |
| KR100521416B1 (en) | Capacitor with hafnium-nitride bottom electrode | |
| KR100519514B1 (en) | Method of forming capacitor provied with TaON dielectric layer | |
| KR100342873B1 (en) | Method for forming capacitor of semiconductor device | |
| KR20000042429A (en) | Method for manufacturing ferroelectric capacitor of semiconductor device | |
| KR100321180B1 (en) | Method for forming Ta2O5 capacitor of semiconductor device | |
| KR100434704B1 (en) | Capacitor of semiconductor device and Method for fabricating the same | |
| KR100529396B1 (en) | Method for manufacturing capacitor having dielectric stacked aluminium oxide and hafnium oxide | |
| KR100327587B1 (en) | Method of forming capacitor provided with TaON dielectric layer | |
| KR100504554B1 (en) | method for manufacturing capacitor of semiconductor device | |
| JP4357146B2 (en) | Method for forming oxide dielectric film and method for manufacturing semiconductor device | |
| KR100504434B1 (en) | Method of forming capacitor | |
| KR100574473B1 (en) | Capacitor Manufacturing Method of Semiconductor Device_ | |
| KR100434708B1 (en) | Method for forming capacitor of semiconductor device | |
| KR100611386B1 (en) | Method For Treating The High Temperature Of Tantalium Oxide Capacitor | |
| KR101026477B1 (en) | Method for forming capacitor of semiconductor device | |
| KR20010008503A (en) | Method of forming capacitor provied with TaON dielectric layer | |
| KR100538808B1 (en) | Method for fabricating capacitor with metal bottom electrode | |
| KR100327574B1 (en) | Capacitor Manufacturing Method of Semiconductor Device | |
| KR100434701B1 (en) | Method for manufacturing capacitor of semiconductor device | |
| JP4106513B2 (en) | Capacitor manufacturing method for semiconductor device | |
| KR100380269B1 (en) | Method for manufacturing capacitor in semiconductor device | |
| KR20050067535A (en) | Capacitor with double dielectric and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |