KR100460101B1 - Circuit Structure for support a Functional of Microprocessor Development System - Google Patents
Circuit Structure for support a Functional of Microprocessor Development System Download PDFInfo
- Publication number
- KR100460101B1 KR100460101B1 KR10-2003-0021287A KR20030021287A KR100460101B1 KR 100460101 B1 KR100460101 B1 KR 100460101B1 KR 20030021287 A KR20030021287 A KR 20030021287A KR 100460101 B1 KR100460101 B1 KR 100460101B1
- Authority
- KR
- South Korea
- Prior art keywords
- mds
- analog
- input
- mcu
- digital
- Prior art date
Links
Classifications
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
- E04G17/00—Connecting or other auxiliary members for forms, falsework structures, or shutterings
- E04G17/06—Tying means; Spacers ; Devices for extracting or inserting wall ties
- E04G17/065—Tying means, the tensional elements of which are threaded to enable their fastening or tensioning
- E04G17/0655—Tying means, the tensional elements of which are threaded to enable their fastening or tensioning the element consisting of several parts
- E04G17/0657—Tying means, the tensional elements of which are threaded to enable their fastening or tensioning the element consisting of several parts fully recoverable
Landscapes
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Mechanical Engineering (AREA)
- Civil Engineering (AREA)
- Structural Engineering (AREA)
- Microcomputers (AREA)
Abstract
본 발명은 MDS에서 요구하는 기능들을 에바-칩이 아닌 단일 칩에 의해 지원할 수 있도록 한 마이크로프로세서 개발시스템의 기능을 지원하기 위한 회로구조에 관한 것으로서, 이는 마이크로 프로세서 개발시스템을 지원하기 위한 회로에 있어서, 입출력모듈을 통해 발생되는 디지털 및 아날로그 입출력 신호 중에서 FPGA에서 구현하기 힘든 아날로그 입출력신호만을 사용하기 위해 상기 입출력모듈과 아날로그 버스로 연결되는 MCU 칩을 갖는 MCU 모듈부와; 코드메모리, 그 코드메모리로부터 페치 가능한 버스를 통해 프로그램 코드를 페치(fetch)하고 상기 입출력모듈을 통해 발생되는 디지털신호를 디지털 버스(D2, D3)를 통해 매핑하는 FPGA(field programmable gate array)로 이루어진 MDS로 구성되며; 상기 MCU 칩에서 상기 FPGA로 구현할 수 없는 아날로그 신호처리 및 디지털 처리부분과의 인터페이스를 수행하기 위한 MDS 지원모듈이 MCU 내에 더 포함되는 것에 의해 달성된다.The present invention relates to a circuit structure for supporting the functions of a microprocessor development system that enables the functions required by the MDS to be supported by a single chip rather than an EVA-chip. The present invention relates to a circuit for supporting a microprocessor development system. A MCU module unit having an MCU chip connected to the input / output module and an analog bus to use only the analog input / output signal that is difficult to implement in an FPGA among digital and analog input / output signals generated through the input / output module; Code memory, field programmable gate array (FPGA) that fetches program code through a bus fetchable from the code memory and maps digital signals generated through the input / output module through digital buses D2 and D3. Consists of MDS; The MDS support module for performing an interface with the analog signal processing and digital processing that cannot be implemented in the FPGA in the MCU chip is achieved by further included in the MCU.
이에 따라, 별도의 에바-칩 없이도 MDS의 기능을 효율적으로 제공할 수 있어, 에바-칩의 개발비용을 절감할 수 있음은 물론, 개발시간을 단축할 수 있는 기대가 있다.Accordingly, since the function of the MDS can be efficiently provided without a separate EVA chip, the development cost of the EVA chip can be reduced and the development time can be shortened.
Description
본 발명은 마이크로프로세서 개발시스템의 기능을 지원하기 위한 회로구조에 관한 것으로서, 보다 상세하게는 별도의 개발 칩(Eva-chip)을 사용하지 않고 단일칩만으로 마이크로프로세서 개발시스템(Microprocessor Development System : 이하 MDS라 칭함)을 지원할 수 있도록 한 마이크로프로세서 개발시스템의 기능을 지원하기 위한 회로구조에 관한 것이다.The present invention relates to a circuit structure for supporting the functions of a microprocessor development system, and more particularly, a microprocessor development system (hereinafter referred to as MDS) using only a single chip without using a separate development chip (Eva-chip). It refers to a circuit structure for supporting the functions of a microprocessor development system so that it can support.
최근, 반도체 기술의 발전으로 초대규모집적회로(VLSI)의 집적도가 향상됨에 따라 대부분의 칩은 내부에 소정 용량의 메모리를 갖는 다량의 코드 롬(Code ROM)이 포함되어 설계가 이루어지고 있다.In recent years, as the integration of a VLSI is improved due to the development of semiconductor technology, most chips are designed to include a large amount of code ROM having a predetermined amount of memory therein.
그리고, 상기 메모리를 갖는 구조의 MCU 및 MPU와 관련된 시스템을 개발하기 위해서 사용되는 MDS는 개발 목적에 맞는 에바-칩(Eva-Chip)을 별도로 요구하고 있는데, 상기 에바-칩은 MCU의 프로그램 롬(ROM)에 이식될 프로그램을 외부의 롬 또는 램에서 페치하는 것을 가능하게 하고, 또한 MCU 내부의 데이터 상태를 제공하여 디버깅을 할 수 있도록 한다.In addition, the MDS used to develop a system related to the MCU and the MPU having the memory structure requires an EVA chip suitable for a development purpose, and the EVA chip is a program ROM of the MCU. It makes it possible to fetch a program to be ported to ROM from an external ROM or RAM, and to provide debugging status by providing data state inside the MCU.
도 1은 종래기술에 따른 에바-칩을 이용한 MDS 지원회로를 보인 구성도이다.1 is a block diagram showing an MDS support circuit using an EVA-chip according to the prior art.
이에 도시된 바와 같이, 입출력모듈을 통해 임의의 제어신호를 입력받아 외부의 롬(ROM) 또는 램(RAM)으로부터 코드를 페치하는 에바-칩(10)과, 내부 클럭신호와 동기된 상태에서, 상기 에바 칩(10)으로부터 상기 페치한 데이터를 입력받고 프로그램 코드를 생성하기 위한 FPGA(22)를 갖는 MDS(20)로 구성된다.As shown in the drawing, the control chip receives an arbitrary control signal through an input / output module and fetches code from an external ROM or RAM, and in a state synchronized with an internal clock signal. The MDS 20 includes an FPGA 22 for receiving the fetched data from the EVA chip 10 and generating a program code.
상기 FPGA(22)는 호스트(30)와 인터페이스된다.The FPGA 22 is interfaced with the host 30.
미설명부호 24는 코드메모리, 40은 입출력모듈이다.Reference numeral 24 denotes a code memory, and 40 denotes an input / output module.
상기 에바-칩(10)을 이용한 MDS 지원회로에서 그 에바-칩(10)은 MCU 칩의 롬에 이식될 프로그램을 외부의 롬 또는 램에서 페치하게 되며, 상기 롬 또는 램은제어신호에 응답하여 소정 비트의 명령코드를 에바-칩(10)으로 전송한다.In the MDS support circuit using the EVA chip 10, the EVA chip 10 fetches a program to be implanted into a ROM of an MCU chip from an external ROM or RAM, and the ROM or RAM responds to a control signal. The command code of the predetermined bit is transmitted to the Eva chip 10.
그러나, 종래 기술에 따르면 MDS 지원회로를 제공하기 위해서는 기존의 입출력 핀 이외에도 어드레스버스, 데이터버스, 및 제어신호 들을 위한 핀 구성이 추가로 이루어져야 하며, 시스템 개발 후에는 에바-칩에 의해 구성된 칩을 별도로 설계해야 하기 때문에 에바-칩의 설계에 따른 시간 지연 및 경제적인 비용이 증가되는 문제점이 있었다.However, according to the related art, in order to provide an MDS support circuit, pin configurations for address buses, data buses, and control signals must be additionally formed in addition to the existing input / output pins. Because of the design, there was a problem in that the time delay and the economic cost of the EVA-chip are increased.
이에 본 발명은 상기한 문제점을 해결하기 위해 안출된 것으로서, MDS에서 요구하는 기능들을 에바-칩이 아닌 단일 칩에 의해 지원할 수 있도록 한 마이크로프로세서 개발시스템의 기능을 지원하기 위한 회로구조를 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, and provides a circuit structure for supporting the functions of the microprocessor development system that can support the functions required by the MDS by a single chip rather than an EVA-chip. There is a purpose.
또한, 본 발명은 디지털 및 아날로그 신호처리를 메인 칩과 외부의 FPGA에서 분리하여 구동되도록 하고, MDS 모드인 경우 메인칩의 디지털 신호처리가 내부 버스신호를 이용하여 외부 디지털 처리부와 연계시켜 동작되도록 하는데 다른 목적이 있다.In addition, the present invention is to drive the digital and analog signal processing separated from the main chip and the external FPGA, and in the MDS mode to operate the digital signal processing of the main chip in conjunction with the external digital processing unit using the internal bus signal. There is another purpose.
상기한 목적을 달성하기 위한 본 발명의 마이크로프로세서 개발시스템의 기능을 지원하기 위한 회로구조는, 마이크로 프로세서 개발시스템을 지원하기 위한 회로에 있어서, 입출력모듈을 통해 발생되는 디지털 및 아날로그 입출력 신호 중에서 FPGA에서 구현하기 힘든 아날로그 입출력신호만을 사용하기 위해 상기 입출력모듈과 아날로그 버스로 연결되는 MCU 칩을 갖는 MCU 모듈부와; 코드메모리, 그 코드메모리로부터 페치 가능한 버스를 통해 프로그램 코드를 페치(fetch)하고 상기 입출력모듈을 통해 발생되는 디지털신호를 디지털 버스(D2, D3)를 통해 매핑(Mapping)하는 FPGA(field programmable gate array)로 이루어진 MDS로 구성되며; 상기 MCU 칩에서 상기 FPGA로 구현할 수 없는 아날로그 신호처리 및 디지털 처리부분과의 인터페이스를 수행하기 위한 MDS 지원모듈이 MCU 내에 더 포함되는 것을 특징으로 한다.The circuit structure for supporting the function of the microprocessor development system of the present invention for achieving the above object is, in the circuit for supporting the microprocessor development system, among the digital and analog input and output signals generated through the input and output modules in the FPGA An MCU module unit having an MCU chip connected to the input / output module and an analog bus so as to use only an analog input / output signal that is difficult to implement; Field Programmable Gate Array (FPGA) for fetching program code through a code memory, a bus fetchable from the code memory, and mapping digital signals generated through the I / O module through digital buses D2 and D3. Consisting of MDS; The MCU chip may further include an MDS support module in the MCU for performing an interface with an analog signal processing and digital processing part that cannot be implemented in the FPGA.
도 1은 종래기술에 따른 에바-칩을 이용한 MDS 지원회로를 보인 구성도,1 is a block diagram showing an MDS support circuit using an EVA-chip according to the prior art,
도 2는 본 발명의 실시예에 따른 마이크로프로세서 개발시스템의 기능을 지원하기 위한 지원모듈을 보인 구성도,Figure 2 is a block diagram showing a support module for supporting the functions of the microprocessor development system according to an embodiment of the present invention,
도 3은 도 2의 마이크로프로세서 개발시스템의 기능을 지원하기 위한 MCU의 내부 지원모듈을 보인 구성도이다.3 is a block diagram showing an internal support module of the MCU to support the functions of the microprocessor development system of FIG.
* 도면의 주요 부분에 대한 부호의 설명** Explanation of symbols for main parts of the drawing
102 : MCU 칩, 104 : 입출력 모듈,102: MCU chip, 104: input / output module,
110 : MDS, 132 : MDS 모드설정부,110: MDS, 132: MDS mode setting section,
134 : 디코더부.134: decoder section.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 실시예에 따른 마이크로프로세서 개발시스템의 기능을 지원하기 위한 지원모듈을 보인 구성도, 도 3은 도 2의 마이크로프로세서 개발시스템의 기능을 지원하기 위한 MCU의 내부 지원모듈을 보인 구성도이다.Figure 2 is a block diagram showing a support module for supporting the functions of the microprocessor development system according to an embodiment of the present invention, Figure 3 shows an internal support module of the MCU for supporting the function of the microprocessor development system of Figure 2 It is a block diagram.
도 2에 도시된 바와 같이, 입출력모듈(104)을 통해 발생되는 디지털 및 아날로그 입출력 신호 중에서 FPGA(112)에서 구현하기 힘든 아날로그 입출력신호만을 사용하기 위해 상기 입출력모듈(104)과 아날로그 신호로 사용되는 어드레스 버스로 연결되는 MCU 칩(102)을 갖는 MCU 모듈부(100)와; 코드메모리(114), 그 코드메모리(114)로부터 프로그램 코드를 페치(fetch)하고 상기 입출력모듈(104)을 통해 발생되는 디지털신호로 사용되는 데이터 버스(D1, D2, D3)를 통해 매핑하는 FPGA(field programmable gate array)로 이루어진 MDS(110) 및; 상기 FPGA(112)와 인터페이스되는 호스트(120)로 구성된다.As shown in FIG. 2, among the digital and analog I / O signals generated through the I / O module 104, it is used as the I / O module 104 and the analog signal in order to use only the analog I / O signal that is difficult to implement in the FPGA 112. An MCU module unit 100 having an MCU chip 102 connected to an address bus; FPGA to fetch program code from the code memory 114 and the code memory 114 and map the data codes through data buses D1, D2, and D3 used as digital signals generated through the input / output module 104. an MDS 110 composed of a field programmable gate array; The host 120 is interfaced with the FPGA 112.
상기 FPGA(112)는 MCU 코어부분과 MDS 인터페이스 부분을 구비하며, 또한 MDS(110)는 MCU 칩(102)으로부터 데이터 및 어드레스, 그리고 이를 처리하기 위한 제어신호를 입력받아 레지스터에 저장되어 있는 데이터를 액세스하고 소정 프로그램을 설계하는 기능을 제공한다.The FPGA 112 includes an MCU core portion and an MDS interface portion, and the MDS 110 receives data and an address, and a control signal for processing the data from the MCU chip 102 to receive data stored in a register. Provides the ability to access and design a given program.
또한, 도 3에 도시된 바와 같이 MCU의 내부 지원모듈은 MCU 칩에서 상기 FPGA에서 구현할 수 없는 아날로그 블록(예컨대 ADC)과 MDS 인터페이스 부분이 포함된 것으로, 이는 외부크리스탈 입력(XIN)을 받아 내부 클럭신호를 생성하는 클럭패드(CLK PAD)(130), 상기 MCU 칩을 MDS 용도로 사용할 경우 외부 입력을 받아 MDS 모드로 셋팅해주는 MDS 모드 설정부(MDS_MODE)(132), MCU 칩(102)과 FPGA(112)부에서 수행하는 디지털 신호와 아날로그 신호에 대한 데이터를 서로 연결해주는 인터페이스에서 아날로그 주소를 나타내는 어드레스인 SFR_AD 신호들을 입력받아 디코딩하고, 제어하고자 하는 아날로그 블록을 선택하도록 제어신호를 발생하는 디코더부(Decorder block)(134), 상기 MDS 모드설정부(132)에 의해 MDS 모드가 활성화될 때 MCU 코어의 해당 기능이 정지됨과 아울러 아날로그 신호처리를 위한 부분과 MDS 인터페이스에 해당되는 부분만 활성화되는 MCU 코어(136), 상기 SFR_AD 신호에 의해 SFR_DB 버스를 이용하여 SFR_WR 또는 SFR_RD에 따라 상기 선택된 아날로그 블록에 데이터를 쓰거나 저장된 데이터를 읽을 수 있도록 제공되는 하나 이상의 아날로그 블록부(140-140n)가 포함되어 구성된다.In addition, as shown in FIG. 3, the MCU's internal support module includes an analog block (for example, an ADC) and an MDS interface that the MCU chip cannot implement in the FPGA, and receives an external crystal input (XIN) to receive an internal clock. CLK PAD 130 for generating a signal, MDS mode setting unit (MDS_MODE) 132 for receiving an external input and setting the MDS mode when the MCU chip is used for MDS, MCU chip 102 and FPGA The decoder unit receives and decodes SFR_AD signals, which are addresses representing analog addresses, from an interface connecting data of an analog signal and a digital signal performed by the unit 112, and generates a control signal to select an analog block to be controlled. (Decorder block) 134, when the MDS mode is activated by the MDS mode setting unit 132, the corresponding function of the MCU core is stopped and the analog signal destination MCU core 136, which activates only the part corresponding to the MDS interface and the part for MDS interface, is provided to write data to the selected analog block or read stored data according to SFR_WR or SFR_RD by using the SFR_DB bus by the SFR_AD signal. One or more analog block portions 140-140n are included.
본 발명의 실시예에서는 상기 아날로그 블록부(140)를 A/D 변환장치로 설정하여 설명하기로 하며, 그와 관련된 아날로그 입력신호는 AD[7:0]가 제공된다.In the embodiment of the present invention, the analog block unit 140 will be described as an A / D converter, and the analog input signal associated therewith is provided with AD [7: 0].
그와 같이 구성된 본 발명의 작용을 도 2 및 도 3을 참조하여 설명하기로 한다.The operation of the present invention configured as described above will be described with reference to FIGS. 2 and 3.
먼저, MCU 칩(102)은 아날로그 신호만을 처리하기 위해 아날로그 입출력 단자가 제공되며, 그 아날로그 입출력 단자 및 아날로그 버스로 연결된 입출력모듈을 통해 후술하는 아날로그 신호에 대한 데이터의 입출력을 수행한다.First, the MCU chip 102 is provided with an analog input and output terminal for processing only the analog signal, and performs the input and output of the data for the analog signal described later through the input and output module connected to the analog input and output terminal and the analog bus.
이와 반면에 프로그램 코드를 페치하고, MCU 칩(102)의 디지털 신호의 입출력에 대한 신호처리, 그리고 MCU 코어(136)와 관련된 부분은 FPGA(112)에서 처리하게 된다.On the other hand, the program code is fetched, the signal processing for the input and output of the digital signal of the MCU chip 102, and the portion related to the MCU core 136 is processed in the FPGA (112).
상기 FPGA(112)는 입출력모듈을 통해 발생되는 디지털 신호처리와 관련되어 디지털 신호를 위한 디지털 버스(D2, D3)를 이용하여 디지털 신호를 처리하고, 또한 코드메모리(114)와 직접 연결된 페치 가능한 버스를 통해 프로그램 코드를 페치하게 된다.The FPGA 112 processes a digital signal using digital buses D2 and D3 for digital signals in connection with digital signal processing generated through an input / output module, and is also a fetchable bus directly connected to the code memory 114. Will fetch the program code.
한편, MDS를 지원하기 위한 MCU 내부 지원모듈의 동작을 설명하면, 우선 MCU 칩(102)과 FPGA(112) 상호간의 인터페이스를 위해 특수기능레지스터(SFR)와 관련된 어드레스 버스와 데이터버스를 제어하기 위한 제어신호 즉, SFR_AD[7:0]과 SFR_DB[7:0]을 사용하게 된다.On the other hand, the operation of the MCU internal support module to support the MDS, first, to control the address bus and data bus associated with the special function register (SFR) for the interface between the MCU chip 102 and the FPGA 112 The control signals, ie, SFR_AD [7: 0] and SFR_DB [7: 0], are used.
이때, MDS 모드설정부(132)의 셋팅에 따라 MCU 칩(102)이 MDS을 위한 용도로 변환되면, MCU 코어(136)는 현재 수행중인 기능을 중지하고, 아날로그 신호처리 부분과 FPGA(112)의 디지털 신호처리부분과의 인터페이스에 관련된 부분만이 활성화 된다. 예컨대 MDS 모드로 동작할 경우에는 디지털 신호들의 내부 버스 신호는 외부디지털 처리부와 연결되어 동작된다.At this time, when the MCU chip 102 is converted to the purpose for MDS according to the setting of the MDS mode setting unit 132, the MCU core 136 stops the function currently being performed, the analog signal processing portion and the FPGA 112 Only the part related to the interface with the digital signal processing part of the terminal is activated. For example, when operating in the MDS mode, the internal bus signals of the digital signals are connected to the external digital processor.
계속해서, 상기 SFR_AD[7:0] 신호 중 아날로그 주소를 나타내는 소정 어드레스와 관련된 제어신호가 발생되면, 그 제어신호는 디코더부(134)에서 상기 SFR_AD 신호를 디코딩 처리한 후 어느 하나의 아날로그 블록(140-140n)을 선택한다.Subsequently, when a control signal associated with a predetermined address indicating an analog address among the SFR_AD [7: 0] signals is generated, the control signal is decoded by the decoder unit 134 and then any one analog block ( 140-140n).
상기 어느 하나의 아날로그 블록이 선택된 다음에는 그 해당 아날로그 블록에 대한 데이터를 리드(read) 하거나 라이트(write)하는 작업이 수행되는데, SFR_WR 신호 또는 SFR_RD신호에 따라 해당 블록을 제어하게 된다. 이때 상기 제어신호는 SFR_DB07:0] 버스를 통해 해당 블록에 대한 리드 또는 라이트 작업을 수행한다.After one of the analog blocks is selected, a task of reading or writing data on the corresponding analog blocks is performed. The corresponding blocks are controlled according to the SFR_WR signal or the SFR_RD signal. At this time, the control signal performs a read or write operation on the corresponding block through the SFR_DB07: 0] bus.
예컨대, 상기 아날로그 블록이 아날로그-디지털 변환기의 기능을 수행한다고 했을 때, MDS 모드 설정이 이루어지지 않는 경우에는 MCU 칩(102)은 아날로그-디지털 변환기능을 디스에이블(disable) 하는 반면, MDS 모드로 설정되면 SFR_AD 신호의 디코딩 과정후 대응되는 ADC 블록(140)을 선택하고, SFR 버스를 통한 제어신호에 따라 데이터를 저장하거나 액세스하게 된다.For example, when the analog block performs the function of the analog-to-digital converter, when the MDS mode setting is not made, the MCU chip 102 disables the analog-to-digital conversion function, whereas the MDS mode is set to the MDS mode. If set, the corresponding ADC block 140 is selected after the decoding process of the SFR_AD signal, and data is stored or accessed according to a control signal through the SFR bus.
한편, 본 발명의 실시예에 따르면 아날로그 블록이 아날로그-디지털 변환기에 국한되어 하나의 실시예로 설명하고 있지만, 이외에도 SFR_BUS를 통해 제어되는 다양한 아날로그 블록 등이 적용될 수 있기 때문에, 본 발명에서 기재된 내용과 다른 변형된 실시예들이 돌출된다고 하더라도 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안되며, 본 발명에 첨부된 청구범위안에 속한다 해야 할 것이다.On the other hand, according to the embodiment of the present invention, but the analog block is described as an embodiment limited to the analog-to-digital converter, but in addition to the contents described in the present invention because various analog blocks controlled through the SFR_BUS can be applied. Even if other modified embodiments are protruded, they should not be individually understood from the technical spirit or the prospect of the present invention, and should be included in the claims attached to the present invention.
이상에서 설명한 바와 같이, 본 발명에 따르면 에바-칩의 설계를 하지 않아도 MDS에서 요구하는 기능들을 제공할 수 있기 때문에, 개발 비용을 절감할 수 있는 효과가 있다.As described above, according to the present invention, since the functions required by the MDS can be provided without the EVA chip design, the development cost can be reduced.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0021287A KR100460101B1 (en) | 2003-04-04 | 2003-04-04 | Circuit Structure for support a Functional of Microprocessor Development System |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0021287A KR100460101B1 (en) | 2003-04-04 | 2003-04-04 | Circuit Structure for support a Functional of Microprocessor Development System |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040087047A KR20040087047A (en) | 2004-10-13 |
| KR100460101B1 true KR100460101B1 (en) | 2004-12-03 |
Family
ID=37369278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0021287A KR100460101B1 (en) | 2003-04-04 | 2003-04-04 | Circuit Structure for support a Functional of Microprocessor Development System |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100460101B1 (en) |
-
2003
- 2003-04-04 KR KR10-2003-0021287A patent/KR100460101B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040087047A (en) | 2004-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6480929B1 (en) | Pseudo-concurrency between a volatile memory and a non-volatile memory on a same data bus | |
| US20080307154A1 (en) | System and Method for Dual-Ported I2C Flash Memory | |
| WO1995006281A1 (en) | System and method for producing input/output expansion for single chip microcomputers | |
| EP0658852A3 (en) | Computer system with derived local bus | |
| JPS62249264A (en) | Data processor | |
| US20070180202A1 (en) | Memory controller, semiconductor memory, and memory system | |
| KR20010006839A (en) | Microcomputer, electronic equipment and emulation method | |
| KR100460101B1 (en) | Circuit Structure for support a Functional of Microprocessor Development System | |
| RU2579942C2 (en) | Device for direct mapping of data addresses, located in external serial rom, to address space of microprocessor core, computer system and method of transmitting data | |
| CN110806998B (en) | System on chip and memory | |
| US7020813B2 (en) | On chip debugging method of microcontrollers | |
| US20060080473A1 (en) | Apparatus for emulating memory and method thereof | |
| JP2004192051A (en) | Shared terminal controller | |
| KR100460761B1 (en) | Device supporting microcontroller development system | |
| US11841782B2 (en) | Semiconductor device and debugging system | |
| JP2001092686A (en) | Semiconductor device | |
| JPH06103106A (en) | Program debug device | |
| WO2016053146A1 (en) | Computer system | |
| JP2000181899A (en) | Microprocessor, method for controlling shared terminal and method for executing reset processing | |
| JP3650072B2 (en) | Data storage device and data transmission system using the same | |
| JP3071044B2 (en) | Test method for semiconductor integrated circuit with microcomputer | |
| US20220121614A1 (en) | System on chip comprising a plurality of central processing units | |
| US20050013177A1 (en) | Low power register apparatus having a two-way gating structure and method thereof | |
| JP2919357B2 (en) | CPU interface circuit | |
| JPH1083384A (en) | Microcomputer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120924 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20140912 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20151105 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20161123 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20171110 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20181112 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20191111 Year of fee payment: 16 |