KR100402369B1 - Chip thermistors and methods of producing same - Google Patents

Chip thermistors and methods of producing same Download PDF

Info

Publication number
KR100402369B1
KR100402369B1 KR10-2000-0068717A KR20000068717A KR100402369B1 KR 100402369 B1 KR100402369 B1 KR 100402369B1 KR 20000068717 A KR20000068717 A KR 20000068717A KR 100402369 B1 KR100402369 B1 KR 100402369B1
Authority
KR
South Korea
Prior art keywords
thermistor
resistor
electrode
chip
pair
Prior art date
Application number
KR10-2000-0068717A
Other languages
Korean (ko)
Other versions
KR20010051800A (en
Inventor
가와세마사히코
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20010051800A publication Critical patent/KR20010051800A/en
Application granted granted Critical
Publication of KR100402369B1 publication Critical patent/KR100402369B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003Thick film resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thermistors And Varistors (AREA)

Abstract

먼저 서미스터 세라믹 재료 및 유기 바인더를 함유하는 그린 시트를 제조하고, 그 후, 하나 이상의 그린 시트에 저항 페이스트를 도포하고 나머지 몇 개의 그린 시트에 내부 전극 페이스트를 도포하고, 이들 그린 시트를 소정수 적층하고 압착하여 다층 구조를 형성함으로써, 칩 서미스터를 제조한다. 그 후, 다층 구조에 대하여 소성 처리를 실시하고, 다층 구조의 대향하는 한 쌍의 외부 단면에 외부 전극을 형성한다.First, a green sheet containing a thermistor ceramic material and an organic binder is prepared, and then, a resistive paste is applied to at least one green sheet, an internal electrode paste is applied to the remaining few green sheets, and a predetermined number of these green sheets are laminated. By pressing to form a multilayer structure, a chip thermistor is produced. Thereafter, a firing treatment is performed on the multilayer structure, and external electrodes are formed on a pair of opposite outer end faces of the multilayer structure.

이렇게 제조된 칩 서미스터는, 소정의 저항-온도 특성을 갖는 서미스터 세라믹 재료로 이루어지는 몸체; 몸체의 단면에 형성되는 한 쌍의 외부 전극; 1Ω보다 큰 저항을 갖는 적어도 하나의 저항기; 및 상기 서미스터 세라믹 재료를 사이에 두고 서로 떨어진 서로 대향하는 한 쌍의 내부 전극;을 포함한다. 상기 저항기 및 상기 내부 전극 쌍은 상기 한 쌍의 외부 전극 사이에서 직렬로 접속된다.The chip thermistor thus produced includes: a body made of thermistor ceramic material having predetermined resistance-temperature characteristics; A pair of external electrodes formed on the cross section of the body; At least one resistor having a resistance greater than 1 kΩ; And a pair of internal electrodes facing each other apart from each other with the thermistor ceramic material therebetween. The resistor and the inner electrode pair are connected in series between the pair of outer electrodes.

Description

칩 서미스터 및 그의 제조 방법{Chip thermistors and methods of producing same}Chip thermistors and methods of manufacturing the same

본 발명은 칩 서미스터 및 그 제조 방법에 관한 것이다. 더욱 상세하게는, 본 발명은 저항기 및 칩 서미스터를 포함하는 복합 전자 장치, 및 그 제조 방법에 관한 것이다.The present invention relates to a chip thermistor and a method of manufacturing the same. More particularly, the present invention relates to a composite electronic device comprising a resistor and a chip thermistor, and a method of manufacturing the same.

최근, 표면 실장형 칩 서미스터가 널리 사용되고 있다. 잘 알려진 바와 같이, 칩 서미스터는 PTC형 및 NTC형을 포함하며, NTC 서미스터의 B 상수(저항 온도 계수)는 사용하는 서미스터 세라믹 재료의 조성에 의하여 결정되며, 자유로이 제어하기가 어렵다. 이 때문에, 사용하는 각 회로의 B 상수를 조절하기 위하여 저항기를 서미스터와 직렬로 또는 병렬로 접속하는 것이 통상 행해지고 있다. 이것은 가동성에 악영향을 미칠 뿐만 아니라, 개별 전자 부품으로서 저항기 및 서미스터를 회로 기판에 개별적으로 실장하기 위하여 큰 면적을 필요로 한다는 문제가 있다.Recently, surface mounted chip thermistors have been widely used. As is well known, chip thermistors include PTC and NTC types, and the B constant (resistance temperature coefficient) of the NTC thermistor is determined by the composition of the thermistor ceramic material used and is difficult to control freely. For this reason, in order to adjust the B constant of each circuit to be used, connecting a resistor in series or in parallel with the thermistor is normally performed. This not only adversely affects the mobility, but also has the problem that a large area is required to separately mount the resistors and thermistors as individual electronic components on the circuit board.

상기의 점에서, 일본국 특허공개 소화 64-1206호 공보에는, 저항기층을 외면상의 외부 전극 사이에 형성하여, 서미스터와 저항기층을 병렬로 접속한 칩 서미스터가 개시되어 있다. 이에 따르면, 서미스터 및 저항기가 단일 칩 상에 있기 때문에 표면 실장 영역을 감소할 수 있으며, 또한 저항기층의 저항을 변화시킴으로써 서미스터의 B 상수를 자유로이 조절할 수 있다는 이점이 있다.In view of the foregoing, Japanese Patent Laid-Open No. 64-1206 discloses a chip thermistor in which a resistor layer is formed between an external electrode on an outer surface and a thermistor and a resistor layer are connected in parallel. According to this, the surface mount area can be reduced because the thermistor and the resistor are on a single chip, and the B constant of the thermistor can be freely adjusted by changing the resistance of the resistor layer.

그러나, 이렇게 구성된 칩 서미스터는 저항기층이 외부에 노출되기 때문에 신뢰성이 낮다. 또한, 실장시에 에러가 생기기 쉬우며, 즉 회로 기판측에서 저항기층이 잘못 실장되기 쉽다.However, the chip thermistor thus constructed is not reliable because the resistor layer is exposed to the outside. In addition, an error tends to occur at the time of mounting, that is, a resistor layer is likely to be incorrectly mounted on the circuit board side.

따라서, 본 발명의 목적은 B 상수를 용이하게 조절할 수 있음과 아울러 실장시의 에러를 회피할 수 있는 소형 및 신뢰성 있는 칩 서미스터를 제공하는데 있다.Accordingly, it is an object of the present invention to provide a compact and reliable chip thermistor which can easily adjust the B constant and can avoid errors in mounting.

본 발명의 다른 목적은 이러한 칩 서미스터를 제조하는 방법을 제공하는데 있다.Another object of the present invention is to provide a method for manufacturing such a chip thermistor.

도 1은 본 발명의 제 1 실시형태에 따른 칩 서미스터의 단면도이다.1 is a cross-sectional view of a chip thermistor according to a first embodiment of the present invention.

도 2는 도 1의 선 2-2를 따른 단면도이다.2 is a cross-sectional view taken along the line 2-2 of FIG.

도 3은 도 1의 선 3-3을 따른 단면도이다.3 is a cross-sectional view taken along the line 3-3 of FIG.

도 4는 도 1의 칩 서미스터의 등가 회로도이다.4 is an equivalent circuit diagram of the chip thermistor of FIG. 1.

도 5는 도 1의 칩 서미스터의 층 구조를 나타내는 분해 사시도이다.5 is an exploded perspective view illustrating a layer structure of the chip thermistor of FIG. 1.

도 6a는 본 발명의 제 2 실시형태에 따른 칩 서미스터로서, 도 6b의 6A-6A선을 따른 단면도이고, 도 6b는 도 6a의 6B-6B선을 따른 단면도이다.FIG. 6A is a chip thermistor according to a second embodiment of the present invention, which is a cross-sectional view along the line 6A-6A of FIG. 6B, and FIG. 6B is a cross-sectional view along the line 6B-6B of FIG. 6A.

도 7은 도 6의 칩 서미스터의 층 구조를 나타내는 분해 사시도이다.FIG. 7 is an exploded perspective view illustrating a layer structure of the chip thermistor of FIG. 6.

도 8a는 본 발명의 제 3 실시형태에 따른 칩 서미스터로서, 도 8b의 8A-8A선을 따른 단면도이고, 도 8b는 도 8a의 8B-8B선을 따른 단면도이다.FIG. 8A is a chip thermistor according to a third embodiment of the present invention, which is a sectional view along the 8A-8A line in FIG. 8B, and FIG. 8B is a sectional view along the 8B-8B line in FIG. 8A.

도 9는 도 8의 칩 서미스터의 등가 회로도이다.9 is an equivalent circuit diagram of the chip thermistor of FIG. 8.

도 10a는 본 발명의 제 4 실시형태에 따른 칩 서미스터로서, 도 10b의 10A-10A선을 따른 단면도이고, 도 10b는 도 10a의 10B-10B선을 따른 단면도이다.FIG. 10A is a chip thermistor according to a fourth embodiment of the present invention, which is a sectional view along the line 10A-10A of FIG. 10B, and FIG. 10B is a sectional view along the line 10B-10B of FIG. 10A.

도 11은 도 10의 칩 서미스터의 등가 회로도이다.FIG. 11 is an equivalent circuit diagram of the chip thermistor of FIG. 10.

(도면의 주요 부분에 있어서의 부호의 설명)(Explanation of the code in the main part of the drawing)

1: 세라믹 몸체1: ceramic body

3: 저항기3: resistor

5a, 5b: 내부 전극5a, 5b: internal electrode

6, 7: 외부 전극6, 7: external electrode

상기 목적 및 다른 목적을 달성하기 위하여, 본 발명에 따른 칩 서미스터는 소정의 저항-온도 특성을 갖는 서미스터 세라믹 재료로 이루어지는 몸체와, 외부 단면에 형성되는 외부 전극, 적어도 하나의 고저항 도체(또는 "저항기") 및 상기 서미스터 세라믹 몸체 내측에 형성된 내부 도체를 포함하며, 상기 저항기 및 상기 서미스터 세라믹 재료를 사이에 두고 서로 떨어진 적어도 한 쌍의 내부 전극이 직렬로 또는 병렬로 전기적으로 접속되는 것을 특징으로 한다. 본 발명에 따르면 서미스터 및 저항기가 하나의 칩으로 형성되므로, B 상수를 자유로이 조절할 수 있는 소형의 칩 서미스터를 얻는 것이 가능하다. 저항기가 외부에 노출되지 않고 서미스터 세라믹 내측에 형성되므로, 칩 서미스터의 실장시에 외부 회로와 잘못 접촉될 우려가 없다. 즉, 외부 전극만이 외부에 노출되므로, 신뢰성이 개선된다. 본 발명의 목적을 위하여, "고저항 도체" 또는 "저항기"는 내부 전극보다 저항이 매우 높은 전자 소자, 또는 1Ω보다 큰 저항을 갖는 소자로 정의되며, 내부 전극의 저항은 통상 밀리옴 범위에 있다.In order to achieve the above and other objects, the chip thermistor according to the present invention comprises a body made of a thermistor ceramic material having predetermined resistance-temperature characteristics, an external electrode formed on an outer cross section, and at least one high resistance conductor (or "). Resistors) and internal conductors formed inside the thermistor ceramic body, wherein at least one pair of internal electrodes spaced apart from each other with the resistor and the thermistor ceramic material interposed therebetween is electrically connected in series or in parallel. . According to the present invention, since the thermistor and the resistor are formed in one chip, it is possible to obtain a compact chip thermistor capable of freely adjusting the B constant. Since the resistor is formed inside the thermistor ceramic without being exposed to the outside, there is no fear of erroneous contact with an external circuit when the chip thermistor is mounted. That is, since only the external electrode is exposed to the outside, the reliability is improved. For the purposes of the present invention, "high resistance conductor" or "resistor" is defined as an electronic device having a much higher resistance than the internal electrode, or a device having a resistance greater than 1 kΩ, and the resistance of the internal electrode is usually in the milliohm range. .

고저항 도체의 저항 값은 서미스터 세라믹 재료를 사이에 개재하여 서로 마주보는 내부 전극을 직렬 및/또는 병렬로 접속함으로써 자유로이 변화시킬 수 있다. 큰 저항 값을 얻기 위하여, 저항기는 코일 형상으로 형성되어도 된다. 이 방법은 도체 사이의 서미스터 특성에 영향을 받지 않고 저항 값을 증가시키는 것이 가능하기 때문에 바람직하다.The resistance value of the high resistance conductor can be freely changed by connecting internal electrodes facing each other in series and / or in parallel with thermistor ceramic material therebetween. In order to obtain a large resistance value, the resistor may be formed in a coil shape. This method is preferable because it is possible to increase the resistance value without being affected by the thermistor characteristics between the conductors.

음의 서미스터-저항 특성을 갖는 서미스터(NTC 서미스터)는 회로 소자의 온도 보상용 및 온도 검출용으로 널리 사용되고 있다. 이러한 NTC 서미스터의 B 상수는 서미스터 세라믹의 재료 조성에 의하여 결정된다. B 상수는 온도에 대한 무부하 저항 값의 변화의 크기를 나타내며, 다음과 같이 2개의 임의의 온도 T 및 T0로부터 얻어질 수 있다.Thermistors with negative thermistor-resistance characteristics (NTC thermistors) are widely used for temperature compensation and temperature detection of circuit elements. The B constant of this NTC thermistor is determined by the material composition of the thermistor ceramic. The B constant represents the magnitude of the change in the no-load resistance value with respect to temperature and can be obtained from two arbitrary temperatures T and T 0 as follows.

일반식(1): B={log(R/R0)}/{(1/T)-(1/T0)}Formula (1): B = {log (R / R 0 )} / {(1 / T)-(1 / T 0 )}

상기 식 중, T 및 T0는 절대 온도(K)의 단위이며, R 및 R0는 이들 온도에서 무부하 저항값(Ω)이다. R/R0비가 변화하므로, 서미스터 세라믹이 동일하더라도 B 상수는 변할 수 있다.In the above formula, T and T 0 are units of absolute temperature (K), and R and R 0 are no-load resistance values (값) at these temperatures. Since the R / R 0 ratio changes, the B constant can change even though the thermistor ceramics are the same.

본 발명에 따른 칩 서미스터의 제조 방법은 소성 처리에 의하여 서미스터 세라믹이 되는 특성을 갖는 서미스터 세라믹 재료를 함유하는 그린 시트 및 유기 바인더를 준비하고, 하나 이상의 그린 시트에 저항 페이스트를 도포함과 아울러, 다른 몇 개의 그린 시트에 내부 전극 페이스트를 도포한다. 상기에서, "저항 페이스트"는 소성 처리가 실시되는 경우 상기에서 정의된 본 발명의 의미 내에서 저항기가 되는 특성을 갖는 페이스트를 말하며, "내부 전극 페이스트"는 소성 처리가 실시되는 경우 내부 전극이 되는 특성을 갖는 페이스트를 말한다. 소정의 개수의 그린 시트를 적층하고, 압착함으로써 다층 구조를 형성하고, 그 후 소성 처리를 실시한다. 이 다층 구조의 서로 대향하는 단면에 외부 전극이 형성된다. 이 방법은 아무 것도 도포되지 않은 그린 시트와 페이스트가 인쇄된 그린 시트에 대하여 모두 한꺼번에 소성 처리가 실시된다는 이점이 있다. 즉, 상기 제조 공정은 더 적은 단계를 포함하며, 이것은 제조 비용에 바람직하게 작용한다. 저항기의 저항 값은 다층 구조에 있어서 저항기가 인쇄된 그린 시트의 적층수를 용이하게 조절함으로써 변화시킬 수 있다.A method of manufacturing a chip thermistor according to the present invention is to prepare a green sheet and an organic binder containing a thermistor ceramic material having a characteristic of becoming a thermistor ceramic by firing, and to include a resist paste on at least one green sheet, The internal electrode paste is applied to several green sheets. In the above, " resistance paste " refers to a paste having the property of being a resistor within the meaning of the present invention as defined above when firing is performed, and " internal electrode paste " Refers to a paste having properties. A predetermined number of green sheets are laminated and crimped to form a multilayer structure, and then firing is performed. External electrodes are formed on the cross sections of the multilayer structure that face each other. This method has the advantage that both the green sheet to which nothing is applied and the green sheet to which the paste is printed are subjected to the firing process all at once. That is, the manufacturing process includes fewer steps, which preferably works for manufacturing costs. The resistance value of the resistor can be changed by easily adjusting the number of laminated sheets of the green sheet on which the resistor is printed in the multilayer structure.

내부 전극 및 저항기는 저항기 및 내부 전극의 단부를 대응하는 외부 전극에 접속하는 것만으로 직렬로 접속될 수 있다. 이들이 직렬로 접속되는 경우, 저항기 및 내부 전극은 세라믹 몸체 내에서 전기적으로 접속되어야 한다. 이것은 서미스터 세라믹 내측에 관통구멍을 형성하고, 이 관통구멍을 도체 재료로 충전함으로써 달성될 수 있다. 이 방법은 코일 형상의 저항기를 형성한 경우에도 적용할 수 있다.The internal electrodes and resistors can be connected in series simply by connecting the ends of the resistors and the internal electrodes to the corresponding external electrodes. If they are connected in series, the resistor and the internal electrode must be electrically connected in the ceramic body. This can be achieved by forming a through hole inside the thermistor ceramic and filling this through hole with the conductor material. This method is also applicable to the case of forming a coil-shaped resistor.

첨부된 도면은 본 발명의 실시형태를 도시한 것으로, 본 발명의 원리를 설명하기 위해 사용된다. 도면에 있어서, 동일하거나 유사한 구성요소는 그들이 다른칩 서미스터의 구성요소일지라도 동일한 부호로 나타내고, 중복 설명은 하지 않는다.The accompanying drawings illustrate embodiments of the invention and are used to explain the principles of the invention. In the drawings, the same or similar components are denoted by the same reference numerals even if they are components of different chip thermistors, and no duplicate description is given.

이하에서는, 실례를 들어 본 발명을 설명한다.Hereinafter, the present invention will be described by way of example.

도 1은 본 발명의 제 1 실시형태에 따른 칩 서미스터를 나타내며, 칩 서미스터는 도 2에 도시된 바와 같이 1Ω이상의 저항을 갖는 평면 직사각형형상의 저항기(3) 및 소망의 저항-온도 특성을 갖는 서미스터 재료로 이루어지는 세라믹 몸체(1)내에 형성되며 서로 반대 방향으로 연장되는 복수의 평면 직사각형형상의 내부 전극(제 1 내부 전극(5a) 및 제 2 내부 전극(5b)을 갖는다. 더욱 상세히 설명하면, 세라믹 몸체(1)는 평행하며 서로 마주보며 2개의 서로 대향하는 단면사이에서 연장되는 상면 및 하면을 갖는 평면형상으로 되어 있다. 각 저항기(3)의 양 단부는 세라믹 몸체(1)의 단면에서 외부에 노출된다. 각 제 1 내부 전극(5a)의 한 단부는 세라믹 몸체(1)의 한쪽 단면에 노출되며, 각 제 2 내부 전극(5b)의 한 단부는 다른 쪽 단면에 노출된다. 외부 전극(제 1 외부 전극(6) 및 제 2 외부 전극(7))은 각 저항기(3)의 한 단부 및 제 1 내부 전극(5a)의 노출된 단부가 제 1 외부 전극(6)에 전기적으로 접속됨과 아울러, 각 저항기(3)의 다른 단부 및 제 2 외부 전극(5b)의 노출된 단부가 제 2 외부 전극(7)에 전기적으로 접속되도록, 세라믹 몸체(1)의 단면에 각각 형성된다. 따라서, 제 1 및 제 2 내부 전극(5a, 5b) 및 저항기(3)간의 서미스터 특성은 외부 전극(6, 7)을 통하여 병렬로 접속되며, 그의 등가 회로도는 도 4에 도시된 바와 같이 된다.Fig. 1 shows a chip thermistor according to a first embodiment of the present invention, in which the chip thermistor is a planar rectangular resistor 3 having a resistance of 1 kΩ or more and a thermistor having a desired resistance-temperature characteristic as shown in Fig. 2. It has a plurality of planar rectangular internal electrodes (first internal electrodes 5a and second internal electrodes 5b) formed in the ceramic body 1 made of a material and extending in opposite directions to each other. The body 1 is parallel and facing each other and has a planar shape with an upper and a lower surface extending between two mutually opposing cross sections .. Both ends of each resistor 3 are external to the cross section of the ceramic body 1. One end of each first inner electrode 5a is exposed at one end face of the ceramic body 1, and one end of each second inner electrode 5b is exposed at the other end face. 1 and more The secondary electrode 6 and the second external electrode 7 have one end of each resistor 3 and the exposed end of the first internal electrode 5a electrically connected to the first external electrode 6, The other end of each resistor 3 and the exposed end of the second external electrode 5b are respectively formed in the cross section of the ceramic body 1 so as to be electrically connected to the second external electrode 7. Thus, the first And thermistor characteristics between the second internal electrodes 5a, 5b and the resistor 3 are connected in parallel via the external electrodes 6, 7, the equivalent circuit diagram of which is as shown in FIG.

도 5에 도시된 바와 같이, 세라믹 몸체(1) 및 벨트처럼 길다랗고 세라믹 몸체(1)보다 좁은 저항기(3)를 갖는 소정의 개수의 세라믹층(8)을 서로 적층하고, 이 적층체의 상부 및 하부에, 저항기를 갖지 않는 하나 이상의 세라믹층을 포함하는 커버 시트(9)를 배치한다. 또한, 중간 위치에서 한쪽 단부 또는 다른쪽 단부로 연장되는 제 1 내부 전극(5a) 또는 제 2 내부 전극(5b)을 갖는 수개의 세라믹층(10)을 서로 적층하여, 층에 수직에서 보아 제 1 및 제 2 내부 전극(5a, 5b)를 부분적으로 겹치게 한다. 최하층의 세라믹층(10)의 하부에, 전극이 형성되지 않은 하나 이상의 세라믹층을 포함하는 다른 커버 시트(9)를 배치하여, 복합 다층 구조를 형성한다. 저항기 및 내부 전극(5a, 5b)이 외부에 노출된 복합 다층 구조의 서로 대향하는 단면에 외부 전극(6, 7)을 형성함으로써, 칩 서미스터가 형성된다.As shown in Fig. 5, the ceramic body 1 and a predetermined number of ceramic layers 8 having a resistor 3 longer than the ceramic body 1 and longer like a belt are stacked on each other, and the upper part of the laminate And at the bottom, a cover sheet 9 comprising at least one ceramic layer having no resistor. In addition, several ceramic layers 10 having a first internal electrode 5a or a second internal electrode 5b extending from one intermediate end or the other end in an intermediate position are laminated to each other, and the first is viewed perpendicularly to the layer. And the second internal electrodes 5a and 5b partially overlap. Under the lowermost ceramic layer 10, another cover sheet 9 including at least one ceramic layer in which no electrode is formed is disposed to form a composite multilayer structure. The chip thermistor is formed by forming the external electrodes 6, 7 on opposite sections of the composite multilayer structure in which the resistors and the internal electrodes 5a, 5b are exposed to the outside.

다음으로, 이러한 칩 서미스터의 제조 방법에 대하여 설명하겠다. 먼저, Mn, Ni 및 Co의 산화물을 52:12:32(wt%)의 비율로 혼합하고, 그 후 이 혼합물을 예비 베이킹하고, 유기 바인더, 물, 분산제, 계면 활성제를 첨가하고, 시트 형상으로 성형함으로써 그린 시트가 제조된다. 이 그린 시트로부터 소정 사이즈의 시트를 펀칭해내고, PdO 및 Pd를 중량비로 10:0∼50:50으로 혼합한 저항 페이스트 및 Pd 및 Ag를 70:30의 중량비로 혼합한 내부 전극 페이스트를 시트상에 인쇄한다. 그 후, 시트를 적층하고, 압착한다.Next, the manufacturing method of such a chip thermistor is demonstrated. First, oxides of Mn, Ni, and Co are mixed in a ratio of 52:12:32 (wt%), and then the mixture is prebaked, and an organic binder, water, a dispersant, a surfactant is added, and a sheet shape is obtained. The green sheet is manufactured by molding. A sheet of a predetermined size was punched out from the green sheet, a resist paste containing PdO and Pd in a weight ratio of 10: 0 to 50:50, and an internal electrode paste in which Pd and Ag were mixed in a weight ratio of 70:30 were formed in a sheet form. Print on Thereafter, the sheets are laminated and pressed.

각 그린 시트상에 복수의 단위 셀을 형성한다. 상술한 바와 같이, 층들을 적층하고 압착한 후, 적층 구조를 적절히 절단하고, 개개의 칩 몸체를 얻는다. 이들 칩 몸체를 소성 처리하여, 소성체를 얻는다. 각 소성체의 표면을 연마하여, 저항기(3) 및 내부 전극(5a, 5b)을 노출시킨 후, 외부 전극(6, 7)을 형성한다. 외부 전극(6, 7)은 Ag의 소성, 도금(Ni-Sn, Ni-Sn-Sn/Pb) 및 스퍼터링(모넬-Ag-솔더, Ag-솔더) 등의 종래의 공지의 방법을 사용하여 형성될 수 있다. 외부 전극을 통한 저항기 및 내부 전극의 도 1에 도시된 바와 같은 병렬 구조를 사용하여 도 4에 도시된 등가 회로를 형성하는데, 이들 저항기 및 내부 전극은 서미스터 세라믹 내측의 관통구멍을 통하여 미리 접속된 후, 외부 전극에 접속되도록 단면에 인출되어도 된다.A plurality of unit cells are formed on each green sheet. As described above, after the layers are laminated and pressed, the laminated structure is appropriately cut and individual chip bodies are obtained. These chip bodies are fired to obtain a fired body. The surface of each fired body is polished to expose the resistor 3 and the internal electrodes 5a and 5b, and then the external electrodes 6 and 7 are formed. The external electrodes 6 and 7 are formed using conventionally known methods such as firing Ag, plating (Ni-Sn, Ni-Sn-Sn / Pb), and sputtering (Monel-Ag-solder, Ag-solder). Can be. The parallel circuit as shown in FIG. 1 of the resistor and the inner electrode through the outer electrode is used to form the equivalent circuit shown in FIG. 4, after these resistors and the inner electrode are previously connected through a through hole inside the thermistor ceramic. It may be drawn to the end face so that it may be connected to an external electrode.

표 1은 NTC 서미스터 단일체(300Ω 및 100Ω) 및 도 1에 도시된 저항기 및 NTC 서미스터를 포함하는 복합체의 전체 저항 및 전체 B 상수를 나타낸다. 칫수는 길이가 2㎜, 폭이 1.20㎜ 및 두께가 0.9㎜, 벨트형상 저항기의 폭이 0.8㎜이다.Table 1 shows the total resistance and total B constants of the composite including NTC thermistor monoliths (300 kV and 100 kV) and the resistor and NTC thermistor shown in FIG. The dimensions are 2 mm in length, 1.20 mm in width, 0.9 mm in thickness, and 0.8 mm in width of the belt-shaped resistor.

그린 시트를 형성하는 서미스터 재료의 예는 Mn, Ni, Co, Cu, Al 및 Fe의 산화물을 포함한다. 저항기의 재료는 PdO, Pd, Lu2O3, SiC 및 이들의 혼합물을 포함한다. 내부 전극 페이스트의 예는 Ag, Ag-Pd, Pt 및 Pb를 포함한다.Examples of thermistor materials forming the green sheet include oxides of Mn, Ni, Co, Cu, Al and Fe. The material of the resistor includes PdO, Pd, Lu 2 O 3 , SiC and mixtures thereof. Examples of internal electrode pastes include Ag, Ag-Pd, Pt and Pb.

표 2는 도 1에 도시된 바와 같이 길이가 2㎜, 폭이 0.8㎜, 두께가 0.001∼0.1㎜이고, 다른 재료로 제조된 각 저항기(3)의 저항값을 나타낸다.Table 2 shows the resistance value of each resistor 3, which is 2 mm long, 0.8 mm wide, and 0.001 to 0.1 mm thick, as shown in FIG.

저항기내의 PdO 또는Pd:PdO의 비율PdO or Pd: PdO ratio in the resistor 저항기수Number of resistors 저항기의 저항(Ω);Pd:PdOResistance of the resistor; Pd: PdO NTC의 저항(Ω)NTC resistance NTC의 B 상수(K)NT constant B (K) 25℃에서의 전체 저항(Ω)Total resistance at 25 ℃ 50℃에서의 전체 저항(Ω)Total resistance at 50 ℃ 전체 B 상수 b25/50(K)Total B Constant b25 / 50 (K) 0:1000: 100 1One 10001000 300300 34503450 230.77230.77 109.61109.61 28692869 25:7525:75 1One 500500 300300 34503450 187.50187.50 98.7898.78 24702470 25:7525:75 1One 250250 300300 34503450 136.36136.36 82.4982.49 19371937 40:6040:60 1One 125125 300300 34503450 88.2488.24 62.0262.02 13591359 0:1000: 100 1One 10001000 100100 34503450 90.9190.91 39.4239.42 32203220 25:7525:75 1One 500500 100100 34503450 83.3383.33 37.9237.92 30343034 25:7525:75 22 250250 100100 34503450 71.4371.43 35.2535.25 27222722 40:6040:60 1One 125125 100100 34503450 55.5655.56 30.8930.89 22622262 40:6040:60 22 62.562.5 100100 34503450 38.4638.46 24.7724.77 16961696

재료material 페이스트내의 함량Content in Paste 저항(Ω)Resistance Pd:PdOPd: PdO 0:1000: 100 100100 Pd:PdOPd: PdO 10:9010:90 700700 Pd:PdOPd: PdO 25:7525:75 500500 Pd:PdOPd: PdO 40:6040:60 125125 Pd:PdOPd: PdO 50:5050:50 1010 Pd:PdOPd: PdO 75:2575:25 55 Pd:PdOPd: PdO 90:1090:10 22 Pd:CuPd: Cu 25:7525:75 25002500 Pd:NiPd: Ni 25:7525:75 Pd:SiCPd: SiC 25:7525:75 200200 NiNi 100100 30k30k CrCr 100100 150k150k SiCSiC 100100 15001500 Pd:티탄산스트론튬Pd: Strontium titanate 25:7525:75 700700 Pd:티탄산바륨Pd: Barium titanate 25:7525:75 30003000

도 2에 도시된 재료는 각각 고체 성분 70중량%, 수지 성분 23중량% 및 용매 7중량%를 혼합함으로써 페이스트를 제조하는데 사용된다. 각 페이스트는 건조후의 인쇄물의 두께가 10∼100㎛가 되도록 페이스트의 점도 및 인쇄 스크린의 종류를 선택함으로써 스크린 인쇄 방법에 의하여 도포된다. 소성 처리는 1000∼1250℃에서 1∼5시간 행하고 200℃에서 냉각한다. PdO는 전기전도성을 갖지 않지만, 소성 처리시에 환원되어, 그 일부가 금속성 Pd가 되어 전기전도성을 띄게 된다. 따라서, 저항기는 PdO만을 함유하는 페이스트를 사용하더라도 얻을 수 있지만, 그 저항값은 페이스트로서 Pd 및 PdO의 혼합물을 사용하여 더욱 용이하게 제어할 수 있다. Ni, Cr 또는 Cu의 경우, 소성 처리의 조건 및 산소 밀도에 따라서, 일부가 산화되어, NiO, Cr2O3및 CuO 등의 산화물을 생성시킬 수 있으며, 이에 따라서 현저하게 높은 저항값을 얻을 수 있다. 저항값은 Pd를 혼합함으로써 더욱 제어될 수 있다. SiC, 티탄산스트론튬 및 티탄산 바륨에 의하면, 서미스터내의 원소들이 확산되어, 저항값에 있어서 큰 변화를 초래한다. 특히, Mn 및 Fe가 민감하게 반응하여, 저항값을 증가시킨다.The materials shown in Fig. 2 are used to prepare the paste by mixing 70% by weight of the solid component, 23% by weight of the resin component and 7% by weight of the solvent, respectively. Each paste is applied by the screen printing method by selecting the viscosity of the paste and the type of printing screen so that the thickness of the printed matter after drying becomes 10 to 100 µm. The firing treatment is performed at 1000 to 1250 ° C for 1 to 5 hours and cooled at 200 ° C. PdO does not have electrical conductivity, but is reduced during the calcination process, and part of the PdO becomes metallic Pd to exhibit electrical conductivity. Therefore, the resistor can be obtained even by using a paste containing only PdO, but the resistance value can be more easily controlled by using a mixture of Pd and PdO as the paste. In the case of Ni, Cr or Cu, depending on the conditions of the firing process and the oxygen density, a part of the oxide can be oxidized to produce oxides such as NiO, Cr 2 O 3 and CuO, and thus a significantly high resistance value can be obtained. have. The resistance value can be further controlled by mixing Pd. According to SiC, strontium titanate and barium titanate, the elements in the thermistor diffuse and cause a large change in the resistance value. In particular, Mn and Fe react sensitively, increasing the resistance value.

표 1로부터, 서미스터 단일체의 B 상수(3450K)는 저항기(3)의 저항을 변화시킴으로써 현저히 변화될 수 있다는 것을 확실히 알 수 있다. 서미스터 재료에 의해 얻을 수 있는 B 상수는 통상 2500K∼4500K의 범위에 있지만, 저항기와의 복합체를 제작함으로써, 예전에 얻을 수 없었던 1359K 등의 낮은 B 상수 값을 얻는 것이 가능하다. 저항값은 저항기(3)의 형상, 층수 및 재료를 변화시킴으로써 자유자재로 변화될 수 있으므로, B 상수 값이 크게 변화될 수 있다. 저항기용 재료의 저항 및 NTC 서미스터의 저항의 조합에 따라서, B 상수는 저항기의 온도 계수만큼 적어질 수 있다.From Table 1, it can be clearly seen that the B constant 3450K of the thermistor monolith can be significantly changed by changing the resistance of the resistor 3. Although the B constant obtainable by a thermistor material normally exists in the range of 2500K-4500K, by making a composite with a resistor, it is possible to obtain low B constant values, such as 1359K previously unobtainable. Since the resistance value can be changed freely by changing the shape, the number of layers and the material of the resistor 3, the B constant value can be changed greatly. Depending on the combination of the resistance of the resistor material and the resistance of the NTC thermistor, the B constant can be as small as the temperature coefficient of the resistor.

도 6a, 도 6b 및 도 7은 본 발명의 제 2 실시형태에 따른 다른 칩 서미스터를 나타내며, 칩 서미스터에 있어서, 저항기(3)는 코일 형상으로 형성되며, 내부 전극(5a, 5b)과 병렬로 접속된다. 도 7에 도시된 바와 같이, 상면에 L자형상의 저항기(3)가 형성된 복수의 세라믹층(8)을 적층하고, 다른 세라믹층(8)상의 저항기(3)들을 관통 구멍(11)내에 매립된 도체를 통하여 접속하여, 나선형의 코일을 형성한다. 이러한 코일 형상의 저항기(3)를 형성할 때, 이들 복수의 세라믹층(8)의 상부 및 하부의 저항기(3)만이 외부 전극(6, 7)에 접속되도록 한 단부(3a 및 3b로 나타냄)에 연장된다. 이 실시형태에 있어서, 저항기, 고저항 도체(3)의 형상 및 세라믹층(8)의 수는 칩 서미스터의 목표 저항에 따라서 결정된다. 내부 전극(5a, 5b) 및 커버 시트(9)는 도 5에 도시된 본 발명의 제 1 실시형태를 참조하여 설명한 바와 같다.6A, 6B and 7 show another chip thermistor according to a second embodiment of the present invention, in which the resistor 3 is formed in a coil shape and in parallel with the internal electrodes 5a, 5b. Connected. As shown in FIG. 7, a plurality of ceramic layers 8 having L-shaped resistors 3 formed thereon are stacked on the upper surface, and resistors 3 on other ceramic layers 8 are embedded in the through-holes 11. It connects through a conductor and forms a spiral coil. When forming such a coil-shaped resistor 3, the ends (represented by 3a and 3b) such that only the resistors 3 at the top and bottom of the plurality of ceramic layers 8 are connected to the external electrodes 6, 7). Extends. In this embodiment, the resistor, the shape of the high resistance conductor 3 and the number of ceramic layers 8 are determined according to the target resistance of the chip thermistor. The internal electrodes 5a and 5b and the cover sheet 9 are as described with reference to the first embodiment of the present invention shown in FIG.

본 실시형태는 저항기(3)가 코일 형상으로 형성되기 때문에, 본 발명의 제 1 실시형태보다 고저항값을 얻을 수 있다는 이점이 있다. 고저항값은 예를 들면 저항기(3)를 지그재그 패턴으로 형성하거나, 폭을 줄여서 얻을 수도 있으나, 너무 작은 폭을 갖는 저항 도체는 깨지기 쉬우며, 지그재그 패턴은 지그재그선 사이의 이격이 너무 작으면 단락을 일으키기 쉽다. 코일 형상으로 저항기(3)를 형성함으로써, 파선 또는 단락을 초래하지 않고 저항값을 증가시킬 수 있다.In this embodiment, since the resistor 3 is formed in a coil shape, there is an advantage that a higher resistance value can be obtained than in the first embodiment of the present invention. The high resistance value can be obtained, for example, by forming the resistor 3 in a zigzag pattern or by reducing the width, but resistance conductors with too small a width are fragile, and the zigzag pattern is shorted if the separation between the zigzag lines is too small. Easy to cause By forming the resistor 3 in a coil shape, the resistance value can be increased without causing a broken line or a short circuit.

도 8a 및 도 8b는 본 발명의 제 3 실시형태에 따른 또 다른 칩 서미스터를 나타내며, 도 9는 그 등가 회로도이다. 본 실시형태는 저항기(3)가 코일 형상으로 형성된다는 점에서 본 발명의 제 2 실시형태와 유사하고, 저항기(3) 및 내부 전극(5a, 5b)이 직렬로 접속된다는 점에서 다르다. 즉, 한 저항기(3)의 한 단부(3a)가 제 1 외부 전극(6)에 접속되고, 다른 단부(3b)가 제 1 내부 전극(5a)에 접속되고, 제 2 내부 전극(5b)이 제 2 외부 전극(7)에 접속된다. 제 1 내부 전극(5a)가 제 1 외부 전극(6)에 접속되지 않는다는 것은, 도 8a 및 도 8b로부터 확실히 알 수 있으며, 이 칩 서미스터의 등가 회로도는 도 9에 나타낸 바와 같다. 상기 일반식(1)로부터 알 수 있는 바와 같이, 본 실시형태에 있어서, 비 R/R0는 저항기(3)를 내부 전극(5a, 5b)과 직렬로 접속함으로써 변화시킬 수 있으며, 따라서 B 상수를 조절할 수 있다.8A and 8B show another chip thermistor according to a third embodiment of the present invention, and FIG. 9 is an equivalent circuit diagram thereof. This embodiment is similar to the second embodiment of the present invention in that the resistor 3 is formed in a coil shape, and differs in that the resistor 3 and the internal electrodes 5a and 5b are connected in series. That is, one end 3a of one resistor 3 is connected to the first external electrode 6, the other end 3b is connected to the first internal electrode 5a, and the second internal electrode 5b is connected. It is connected to the second external electrode 7. It is evident from Figs. 8A and 8B that the first internal electrode 5a is not connected to the first external electrode 6, and the equivalent circuit diagram of this chip thermistor is as shown in Fig. 9. As can be seen from the general formula (1), in the present embodiment, the ratio R / R 0 can be changed by connecting the resistor 3 in series with the internal electrodes 5a, 5b, and thus the B constant. Can be adjusted.

도 10a 및 도 10b는 본 발명의 제 4 실시형태에 따른 또 다른 칩 서미스터를나타내며, 도 11은 그 등가 회로도이다. 이 실시형태는 세라믹 몸체(1)의 내측에, 한 단부가 제 1 외부 전극(6)과 접촉하고 다른 단부가 제 2 외부 전극(7)과 접촉하는 저항기(3')가 형성되어 있다는 점에서, 도 8a, 도 8b 및 도 9를 참조하여 설명한 제 3 실시형태와 다르다. 즉, 이 저항기(3')는 상기한 저항기(3)와 내부 전극(5a, 5b)의 직렬 접속과 병렬로 접속된다. 따라서, 이 칩 서미스터의 등가 회로도는 도 11에 나타낸 바와 같다. 본 발명의 제 4 실시형태에 따른 칩 서미스터는 본 발명의 제 1 및 제 3 실시형태에 따른 칩 서미스터의 특징을 갖는다는 것은 물론이다.10A and 10B show another chip thermistor according to a fourth embodiment of the present invention, and FIG. 11 is an equivalent circuit diagram thereof. This embodiment is characterized in that a resistor 3 'is formed inside the ceramic body 1, one end of which contacts the first external electrode 6 and the other end of which contacts the second external electrode 7. 8A, 8B and 9 are different from the third embodiment described with reference to FIG. That is, this resistor 3 'is connected in parallel with the series connection of the above-mentioned resistor 3 and internal electrodes 5a and 5b. Therefore, the equivalent circuit diagram of this chip thermistor is as shown in FIG. It goes without saying that the chip thermistor according to the fourth embodiment of the present invention has the features of the chip thermistor according to the first and third embodiments of the present invention.

본 발명은 한정된 수의 실시형태만을 참조하여 설명하였으나, 이들 실시형태는 본 발명의 범위를 제한하는 것은 아니다. 상기에서는 단지 하나의 직렬 또는 병렬 접속을 갖는 실시형태를 설명하였으나, 복수의 직렬 및/또는 병렬 접속을 제공할 수 있다. 본 발명은 NTC 서미스터를 사용한 실시예에 의거하여 설명하였으나, PTC 서미스터를 사용할 수도 있다. PTC 서미스터를 사용하면, 저항은 온도가 증가함에 따라서 증가하지만, 저항을 증가시키는 방식(또는 특성 증가)은 저항기를 직렬로 또는 병렬로 접속함으로써 변화할 수 있다. 본 발명의 칩 서미스터의 제조에 사용될 수 있는 PTC 재료는 예를 들면 이트륨, Mn 또는 Pb의 산화물을 티탄산 바륨에 첨가함으로써 얻어질 수 있다.While the invention has been described with reference to a limited number of embodiments, these embodiments do not limit the scope of the invention. While the above has described embodiments with only one serial or parallel connection, a plurality of serial and / or parallel connections can be provided. Although the present invention has been described based on embodiments using NTC thermistors, PTC thermistors may be used. With PTC thermistors, the resistance increases with increasing temperature, but the manner of increasing the resistance (or increasing the characteristic) can be changed by connecting the resistors in series or in parallel. PTC materials that can be used in the manufacture of the chip thermistors of the invention can be obtained, for example, by adding oxides of yttrium, Mn or Pb to barium titanate.

상기 제조 방법에서는, 다른 종류의 층을 서로 적층한 후, 소성 처리를 실시하였으나, 이들 층을 개별적으로 소성 처리한 후, 예를 들면 붕규산납을 포함하는 유리 페이스트를 사용하여 서로 접합해도 된다. 그 후, 이렇게 얻어진 적층 복합구조를 소망의 칩 사이즈로 절단하여, 개별 칩 몸체를 얻는다.In the said manufacturing method, although the different types of layers were laminated | stacked mutually and the baking process was performed, after baking these layers individually, you may join together using the glass paste containing lead borosilicate, for example. Thereafter, the thus obtained laminated composite structure is cut to a desired chip size to obtain an individual chip body.

상면에 내부 전극이 형성된 복수의 그린 시트를 적층하고, 그 후 소성 처리를 실시하는 경우, 전극용 재료의 전하가 세라믹 재료로 이동하여, 전압차를 발생시킬 수 있다. 이에 따라서, 전기벽으로 기능하는 배리어층이 생겨서, 소망의 저항을 얻기 어려울 수 있다. 이러한 문제를 회피하기 위하여, 이미 소성 처리가 실시된 세라믹판상에 내부 전극을 형성하고, 저항기층을 통하여 서로 적층, 접합하는 것이 바람직하다.In the case where a plurality of green sheets having internal electrodes formed on the upper surface are laminated, and then the firing treatment is performed, charges of the electrode material move to the ceramic material, thereby generating a voltage difference. As a result, a barrier layer that functions as an electric wall may be formed, and thus it may be difficult to obtain a desired resistance. In order to avoid such a problem, it is preferable to form internal electrodes on the ceramic plate which has already been subjected to the firing treatment, and to laminate and join each other through the resistor layer.

상기 실시형태에서는 내부 전극(5a, 5b)이 평면에 수직적으로 보아 서로 포개지도록 배열하였으나, 이것이 본 발명의 범위를 한정하는 것은 아니다. 이들 내부 전극(5a, 5b)는 동일한 평면상에서 사이에 갭을 두어 서로 마주보도록 동일 평면상에 있어도 되며, 또는 별도로 도시하지 않지만, 단차 형태로 배치되어도 된다.In the above embodiment, the internal electrodes 5a and 5b are arranged so as to be superimposed on each other in a perpendicular view to the plane, but this does not limit the scope of the present invention. These internal electrodes 5a and 5b may be on the same plane so as to face each other with a gap therebetween on the same plane, or may be arranged in a stepped form, although not separately shown.

이상, 본 발명을 개시하였으나, 이러한 개시는 널리 해석되어야 할 것이며, 본 기술분야에서의 전문가라면, 본 발명의 범위내에서 여러가지 변형이 가능하다는 것을 알 것이다.As mentioned above, although this invention was disclosed, this indication should be interpreted widely, and those skilled in the art will recognize that various deformation | transformation are possible within the scope of this invention.

본 발명에 따르면, B 상수를 용이하게 조절할 수 있음과 아울러 실장시의 에러를 회피할 수 있는 소형 및 신뢰성있는 칩 서미스터가 제공된다.According to the present invention, there is provided a compact and reliable chip thermistor which can easily adjust the B constant and can avoid errors in mounting.

Claims (10)

소정의 저항-온도 특성을 갖는 서미스터 세라믹 재료로 이루어지고, 서로 대향하는 한쌍의 외부 단면을 갖는 몸체;A body made of a thermistor ceramic material having predetermined resistance-temperature characteristics and having a pair of outer cross sections facing each other; 상기 외부 단면 중의 하나에 형성되는 제 1 외부 전극;A first external electrode formed on one of the external cross sections; 상기 외부 단면 중의 다른 하나에 형성되는 제 2 외부 전극; 및A second external electrode formed on the other one of the external cross sections; And 상기 몸체 내측에 형성되는 1Ω보다 큰 저항을 갖는 적어도 하나의 저항기와 적어도 한쌍의 내부 전극;을 포함하는 칩 서미스터로서,A chip thermistor comprising: at least one resistor and at least one pair of internal electrodes having a resistance greater than 1 kV formed inside the body. 상기 한 쌍의 내부 전극은 상기 서미스터 세라믹 재료를 사이에 두고 서로 대향하며, 상기 하나의 저항기 및 상기 내부 전극 쌍은 상기 제 1 외부 전극 및 상기 제 2 외부 전극 사이에서 전기적으로 접속되는 것을 특징으로 하는 칩 서미스터.The pair of inner electrodes face each other with the thermistor ceramic material interposed therebetween, wherein the one resistor and the inner electrode pair are electrically connected between the first outer electrode and the second outer electrode. Chip thermistor. 제 1 항에 있어서, 상기 하나의 저항기는 한 단부가 상기 제 1 외부 전극과 접촉하고, 다른 단부가 상기 제 2 외부 전극과 접촉하며, 또한 상기 내부 전극 쌍은 상기 제 1 외부 전극과 접촉하는 제 1 내부 전극 및 상기 제 2 외부 전극과 접촉하는 제 2 내부 전극을 포함하는 것을 특징으로 하는 칩 서미스터.2. The apparatus of claim 1, wherein the one resistor has a first end in contact with the first external electrode, a second end in contact with the second external electrode, and the pair of inner electrodes in contact with the first external electrode. And a second inner electrode in contact with the first inner electrode and the second outer electrode. 제 1 항에 있어서, 상기 하나의 저항기는 한 단부가 상기 제 1 외부 전극과 접촉하며, 또한 상기 내부 전극 쌍은 상기 저항기의 다른 단부와 접촉하는 제 1 내부 전극 및 상기 제 2 외부 전극과 접촉하는 제 2 내부 전극을 포함하는 것을 특징으로 하는 칩 서미스터.2. The resistor of claim 1 wherein the one resistor is in contact with the first external electrode at one end and the inner electrode pair is in contact with the first and second external electrodes in contact with the other end of the resistor. And a second internal electrode. 제 1 항에 있어서, 상기 서미스터 세라믹 재료는 음의 저항-온도 특성을 갖는 것을 특징으로 하는 칩 서미스터.The chip thermistor of claim 1, wherein the thermistor ceramic material has negative resistance-temperature characteristics. 제 2 항에 있어서, 상기 서미스터 세라믹 재료는 음의 저항-온도 특성을 갖는 것을 특징으로 하는 칩 서미스터.The chip thermistor of claim 2, wherein the thermistor ceramic material has negative resistance-temperature characteristics. 제 3 항에 있어서, 상기 서미스터 세라믹 재료는 음의 저항-온도 특성을 갖는 것을 특징으로 하는 칩 서미스터.4. The thermistor of claim 3, wherein the thermistor ceramic material has negative resistance-temperature characteristics. 제 1 항에 있어서, 상기 하나의 저항기는 코일 형상을 갖는 것을 특징으로 하는 칩 서미스터.The chip thermistor of claim 1, wherein the one resistor has a coil shape. 제 2 항에 있어서, 상기 하나의 저항기는 코일 형상을 갖는 것을 특징으로 하는 칩 서미스터.The chip thermistor of claim 2, wherein the one resistor has a coil shape. 제 3 항에 있어서, 상기 하나의 저항기는 코일 형상을 갖는 것을 특징으로 하는 칩 서미스터.4. The chip thermistor of claim 3, wherein the one resistor has a coil shape. 소성 처리에 의하여 서미스터 세라믹이 되는 서미스터 세라믹 재료 및 유기 바인더를 함유하는 그린 시트를 준비하는 단계;Preparing a green sheet containing a thermistor ceramic material to be a thermistor ceramic and an organic binder by firing; 소성 처리에 의하여 저항기가 되는 저항 페이스트를 하나 이상의 그린 시트에 도포하는 단계;Applying a resist paste, which becomes a resistor by firing, to at least one green sheet; 다른 그린 시트에 내부 전극 페이스트를 도포하는 단계;Applying an internal electrode paste to another green sheet; 상기 그린 시트, 상기 하나 이상의 그린 시트, 상기 다른 그린 시트를 소정수 적층하고 압착하여, 서로 대향하는 단면을 갖는 다층 구조를 형성하는 단계;Stacking and compressing a predetermined number of the green sheets, the at least one green sheet, and the other green sheets to form a multilayer structure having cross sections facing each other; 상기 다층 구조에 대하여 소성 처리를 실시하여, 1Ω보다 큰 저항을 갖는 하나 이상의 저항기를 형성하는 단계; 및Calcining the multilayer structure to form one or more resistors having a resistance of greater than 1 kΩ; And 상기 외부 단면에 외부 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 칩 서미스터의 제조 방법.Forming an external electrode on the external cross section; and a method of manufacturing a chip thermistor.
KR10-2000-0068717A 1999-11-18 2000-11-18 Chip thermistors and methods of producing same KR100402369B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP11-327696 1999-11-08
JP32769699 1999-11-18
JP2000-350880 2000-11-17
JP2000350880A JP3632592B2 (en) 1999-11-18 2000-11-17 Chip thermistor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20010051800A KR20010051800A (en) 2001-06-25
KR100402369B1 true KR100402369B1 (en) 2003-10-17

Family

ID=26572608

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0068717A KR100402369B1 (en) 1999-11-18 2000-11-18 Chip thermistors and methods of producing same

Country Status (3)

Country Link
JP (1) JP3632592B2 (en)
KR (1) KR100402369B1 (en)
DE (1) DE10057084B4 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005036102A1 (en) * 2005-08-01 2007-02-08 Epcos Ag Electrical component
JP5440343B2 (en) * 2010-04-14 2014-03-12 株式会社村田製作所 Thermal sensor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08321406A (en) * 1995-03-22 1996-12-03 Mitsubishi Materials Corp Multilayer composite element and its production
JP2000124008A (en) * 1998-10-21 2000-04-28 Tdk Corp Composite chip thermistor electronic component and its manufacture

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275958A (en) * 1992-03-25 1993-10-22 Murata Mfg Co Ltd Noise filter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08321406A (en) * 1995-03-22 1996-12-03 Mitsubishi Materials Corp Multilayer composite element and its production
JP2000124008A (en) * 1998-10-21 2000-04-28 Tdk Corp Composite chip thermistor electronic component and its manufacture

Also Published As

Publication number Publication date
KR20010051800A (en) 2001-06-25
DE10057084B4 (en) 2008-01-31
DE10057084A1 (en) 2001-06-28
JP3632592B2 (en) 2005-03-23
JP2001210502A (en) 2001-08-03

Similar Documents

Publication Publication Date Title
US4800459A (en) Circuit substrate having ceramic multilayer structure containing chip-like electronic components
US5199791A (en) Temperature sensor
US6087923A (en) Low capacitance chip varistor and fabrication method thereof
US6362723B1 (en) Chip thermistors
WO1999005786A1 (en) Multilayer ceramic rc device
JP2002075780A (en) Chip-type electronic component
US20040239476A1 (en) Electrical multi-layer component
KR100271910B1 (en) Laminate ceramic electronic parts
US5242225A (en) Temperature sensor
KR100402369B1 (en) Chip thermistors and methods of producing same
JPH10149947A (en) Composition of dielectric thin film for capacitor
US20040016110A1 (en) Method of producing chip thermistor
JP3317246B2 (en) Composite ceramic and composite ceramic element
KR100586954B1 (en) Array Type Multi-Layer Ceramic Capacitor and the Manufacturing Process
JPH0214501A (en) Voltage nonlinear resistor
JPS636121B2 (en)
JP3085596B2 (en) Multilayer ceramic capacitors
KR100366334B1 (en) Thermistor with multi function and the manufacturing method
US20230317361A1 (en) Electronic component
EP0390944B1 (en) Manufacturing method for a multilayer ceramic substrate
KR100220119B1 (en) Laminated-type chip ntc thermistor element
JPH0963845A (en) Layered component and production thereof
JP3078375B2 (en) Multilayer ceramic capacitors
KR0173245B1 (en) Method of manufacturing chip type inductor
KR100329314B1 (en) Complex device of PTC thermistor-varistor and fabricating method therefor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120903

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150925

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20190926

Year of fee payment: 17