KR100272447B1 - Multi-picture display conteoller - Google Patents
Multi-picture display conteoller Download PDFInfo
- Publication number
- KR100272447B1 KR100272447B1 KR1019980022692A KR19980022692A KR100272447B1 KR 100272447 B1 KR100272447 B1 KR 100272447B1 KR 1019980022692 A KR1019980022692 A KR 1019980022692A KR 19980022692 A KR19980022692 A KR 19980022692A KR 100272447 B1 KR100272447 B1 KR 100272447B1
- Authority
- KR
- South Korea
- Prior art keywords
- video
- data
- memory
- channel
- asynchronous
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/18—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
Description
본 발명은 비디오 카메라(video camera)와 같은 다수의 영상 공급원으로부터 입력되는 다수의 영상을 한 개의 모니터에 분할화면으로 나누어 디스플레이(display)하는 멀티화면 분할기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-screen divider for displaying a plurality of images inputted from a plurality of image sources such as a video camera by dividing them into a single screen on a single monitor.
일반적으로 멀티화면 분할기는 주변을 감시하는 다수개의 카메라로부터 입력되는 영상을 하나의 모니터 화면상에 카메라의 수만큼의 분할화면을 동시에 디스플레이 되도록 하는 장치이다. 도1은 멀티화면 분할기의 한 실시예인 칼라 4화면 분할기를 포함하는 주변 감시시스템의 구조를 도시한 것으로, 영상신호를 입력하는 4대의 카메라와, 칼라 4화면 분할기, 그리고 입력된 영상을 디스플레이 하는 모니터로 구성되며, 그 동작은 4대의 카메라로부터 입력된 각기 다른 영상신호는 칼라 4화면 분할기에 입력되고, 상기 영상신호가 입력된 상기 분할기는 4분할된 영상으로 만들어 모니터의 한 화면에 4개의 영상신호가 동시에 디스플레이 되도록 한다. 이 장치는 주로 주변을 감시하는 감시용 폐쇄회로 TV 등의 보안장비에 사용되어, 각 지역에 설치된 카메라의 신호를 동시에 모니터함으로서 4개 지역을 감시할 수 있도록 한다. 상기 4화면 분할기는 보통 4개의 영상 입력과 4분할된 영상 출력으로 이루어진다. 예를 들어 설명하면, 제1카메라(1)의 영상은 모니터의 왼쪽 위(A)에, 제2카메라(2) 영상은 모니터의 오른쪽 (B)위에, 제3카메라(3) 영상은 모니터의 왼쪽 아래(C)에, 제4카메라(4) 영상은 모니터의 오른쪽 아래(C)에 디스플레이 되게 하는 것이 일반적인 4화면 분할기(5)의 기능이고, 이 기능에 기타 여러 가지의 부가 기능들이 추가될 수 있다.In general, the multi-screen splitter is a device for simultaneously displaying the number of split screens as many as the number of cameras on one monitor screen. 1 illustrates a structure of a periphery monitoring system including a color four-screen splitter, which is an embodiment of a multi-screen splitter, and includes four cameras for inputting video signals, a color four-screen splitter, and a monitor for displaying an input image. The operation is composed of different video signals inputted from four cameras into a color four-screen splitter, and the splitter inputted with the video signal is divided into four divided images and four video signals on one screen of the monitor. Is displayed at the same time. This device is mainly used for security equipment such as closed circuit TV for surveillance of the surroundings, so that the signals of cameras installed in each region can be monitored at the same time to monitor the four regions. The four-screen divider usually consists of four image inputs and four divided image outputs. For example, the image of the first camera 1 is on the upper left (A) of the monitor, the image of the second camera (2) is on the right (B) of the monitor, and the image of the third camera (3) is In the lower left (C), the fourth camera (4) image is displayed in the lower right (C) of the monitor is a function of the general four-screen splitter (5), and a number of other additional functions can be added to this function. Can be.
종래에는 흑백 4화면 분할기가 사용되었으나 현재에는 칼라 4화면 분할기가 개발되어 보급되고 있다. 상기 칼라 4화면 분할기(5)는 칼라 영상을 처리하게 됨으로 비디오 프로세싱(video processing)에 비디오 디코더(decoder), 비디오 엔코더(encoder)등과 같은 기술을 필요로 하는 비디오 컨트롤러(controller)가 사용된다. 즉, 상기 종래의 4화면 분할기에 적용되는 비디오 컨트롤러에는 4개의 비디오 디코더에 연결되는 4개의 비디오 메모리를 사용하고 있기 때문에 방대한 크기의 메모리가 필요하게 된다.Conventionally, a black and white four screen divider has been used, but now a color four screen divider has been developed and spread. The color 4-screen splitter 5 processes color images, so that a video controller that requires a technique such as a video decoder, a video encoder, or the like is used for video processing. That is, since the video controller applied to the conventional four-screen divider uses four video memories connected to four video decoders, a large amount of memory is required.
종래의 기술을 도2를 참조로 하여 좀더 상세히 설명하기로 한다.The prior art will be described in more detail with reference to FIG.
도2는 종래의 칼라 4화면 영상 분할기를 나타낸 것으로, 비디오 카메라와 같은 영상을 입력하는 4개의 영상 공급원으로부터 입력된 영상을 디지털 비디오 데이터로 변환하는 각각의 영상 공급원에 연결되어 있는 4개의 비디오 디코더(11, video decoder)와, 상기와 같이 디코더(11)에 의해 변환된 디지털 비디오 데이터를 저장하는 각각의 디코더(11)에 연결된 4개의 메모리(12)와, 상기 각각의 메모리에 저장된 영상을 동시에 디스플레이 하기 위해 모니터에 4개의 화면 위치를 정의하는 메모리 컨트롤러(13, memory controller)와, 상기 메모리(12)에 저장되어 있는 디지털 비디오 데이터를 컴포지트 아날로그 비디오로 변환하여 모니터로 출력하는 비디오 엔코더(14, video encoder)로 구성되어 있다.Fig. 2 shows a conventional color four-screen image splitter, comprising four video decoders connected to respective image sources for converting an input image from four image sources, such as a video camera, into digital video data. 11, video decoder, four memories 12 connected to each decoder 11 for storing digital video data converted by the decoder 11 as described above, and images stored in the respective memories are displayed simultaneously. To this end, a memory controller 13 defining four screen positions in a monitor and a video encoder 14 for converting digital video data stored in the memory 12 into composite analog video and outputting the composite analog video to the monitor encoder).
상기 칼라 4화면 영상 분할기를 신호의 흐름에 따라 설명하면, 입력되는 비디오 신호는 제1 내지 제4 카메라로부터 입력되고, 그 특성은 표준 비디오(standard video) 규격으로 간주할 수 있다. 상기 입력 비디오 신호는 비디오 디코더(11)를 통해 디코딩 된다. 상기 디코더(11)는 여러 가지 기능을 갖는 것을 총칭하는 것이다. 상기 디코더의 기능은 첫째 컴포지트(composite)로 구성된 입력을 컴포넌트(component)화 시켜 일반적으로 휘도 신호와 색차 신호의 표준규격인 YUV(휘도신호:Y, 색차신호:U,V) 디지털 데이터를 출력하는 기능과, 둘째 아날로그 비디오 입력을 디지털로 변환하는 기능으로 아날로그/디지탈 컨버터(analog-to-digital converter)에 의해 이루어지며, 셋째 디지털 프로세싱(digital processing)을 위한 클럭(clock)을 발생하는 기능으로 입력 비디오 신호에 록(Lock)된 클럭을 발생한다. 이러한 기능에 의해 출력되는 디코더(11) 출력은 클럭과 디지털 비디오 데이터 및 비디오 타이밍 신호들이다. 이때 중요한 사항은 4개의 비디오 디코더(11)의 출력은 각각의 입력신호에 동기된 클럭에 의해 출력되고 있다는 것이다. 이는 결국 4개의 디코더(11) 출력은 동기 되어 있지 않다는 것이다.When the color four-screen image splitter is described according to the flow of signals, the input video signal is input from the first to fourth cameras, and its characteristics may be regarded as a standard video standard. The input video signal is decoded by the video decoder 11. The decoder 11 is a generic term for various functions. The function of the decoder is to first output the YUV (luminance signal: Y, chrominance signal: U, V) digital data, which is a standard of luminance signal and chrominance signal, by componentizing the input composed of the first composite. The second function is to convert the analog video input to digital, and is done by an analog-to-digital converter, and the third is to generate a clock for digital processing. Generates a clock that is locked to the video signal. Decoder 11 outputs output by this function are clock and digital video data and video timing signals. At this time, an important point is that the outputs of the four video decoders 11 are output by a clock synchronized with each input signal. This means that the four decoder 11 outputs are not synchronized.
다음으로 상기 각각의 디코더(11) 출력은 영상 저장매체인 각각의 메모리(12)에 저장된다. 상기 메모리(12)에 저장된 영상정보는 한 화면 전체를 저장할 수도 있고, 1/4로 축소된 영상을 저장할 수도 있다. IC로 만들어진 메모리들은 대부분 1화면을 저장하게 되어 있기 때문에 1화면 전체를 저장하는 것이 대부분이다. 이때 각 영상신호를 1/4화면으로 저장할 수 있는 메모리 크기를 사용할 수도 있지만 현재 사용되는 메모리 중에는 그러한 것이 없어 현실적으로 어려움이 많다. 비디오 적용(application)용 메모리는 1화면을 모두 저장하는 것으로 이루어져 있고, 범용 메모리들은 작은 것을 사용할 수 있지만 각 채널에 대해 컨트롤러가 따로 설계되어야 하는 어려움이 있기 때문에 비디오용 메모리를 사용할 수밖에 없다. 따라서, 1화면 전체를 저장하는 메모리를 사용하게 되며, 전체적으로는 4개의 화면을 저장하게 됨으로 4개의 메모리(12)를 사용하게 된다. 여기서는 4화면 분할기를 설명하였지만 9분할, 16분할, n분할 등의 보다 많은 멀티화면을 실시간 디스플레이하기 위해서는 분할되는 화면 수만큼의 메모리가 필요하게 된다.The output of each decoder 11 is then stored in each memory 12 which is an image storage medium. The image information stored in the memory 12 may store an entire screen or an image reduced to 1/4. Most of the memories made by IC are used to store one screen, so most of the memory is stored one screen. In this case, a memory size for storing each video signal in a 1/4 screen may be used, but there is no such memory among the currently used memories, which causes a lot of difficulties. The memory for video application consists of storing all one screen, and the general-purpose memories can use small ones, but the memory for video is inevitably used because the controller has to be designed separately for each channel. Therefore, a memory for storing one entire screen is used, and as a whole, four screens are used to store four screens 12. Although the four-screen divider has been described here, in order to display more multi-screens such as 9-split, 16-split, and n-split in real time, as much memory as the number of divided screens is required.
다음은 각각의 메모리(12)에 저장되어 있는 영상정보 중에서 메모리 컨트롤러(13)에 의해 선택적으로 화면출력을 하는 것이다. 상기 메모리 컨트롤러(13)는 후술하는 비디오 엔코더(14)의 타이밍 정보에 따라 4개의 화면 위치를 정의하고, 4개의 화면 중 특정화면 위치에서는 4개의 저장된 영상 정보중 한 개를 출력하게 된다. 즉 출력 화면의 위치가 왼쪽 위에 위치하면 1번 카메라의 입력을 저장하고 있는 메모리로(11)부터 그 정보를 후술하는 비디오 엔코더(14)에 전달하여 디스플레이 한다, 2번, 3번 그리고 4번 카메라의 입력도 마찬가지이다.Next, screen output is selectively performed by the memory controller 13 among the image information stored in each memory 12. The memory controller 13 defines four screen positions according to timing information of the video encoder 14 which will be described later, and outputs one of four stored image information at a specific screen position among the four screens. That is, when the position of the output screen is located at the upper left, the memory 11 storing the input of camera 1 is transferred from the memory 11 to the video encoder 14 which will be described later, and displayed. The same is true for the input of.
다음에 비디오 엔코더(14)는 YUV 컴퍼넌트로 입력되는 디지털 비디오 데이터를 컴포지트 아날로그 비디오로 변환하여 모니터로 출력한다. 상기 비디오 엔코더(14)는 일반적으로 마스터 모드(master mode)로 동작하게 되며, 따라서 메모리 컨트롤러(13)의 타이밍은 결국 비디오 엔코더(14)의 타이밍 정보에 의해 제어되어 진다. 상기와 같이 비디오 엔코더(14)의 출력은 영상화면에 문자를 발생하는 기능을 나타내는 OSD(On Screen Display)나 기타 여러 기능을 추가할 수 있는 과정을 거쳐 최종적으로 모니터로 출력된다.The video encoder 14 then converts the digital video data input to the YUV component into composite analog video and outputs it to the monitor. The video encoder 14 is generally operated in a master mode, so that the timing of the memory controller 13 is eventually controlled by the timing information of the video encoder 14. As described above, the output of the video encoder 14 is finally output to the monitor through a process of adding an On Screen Display (OSD) or other various functions indicating a function of generating characters on the image screen.
상술한 과정에서 메모리 컨트롤러(13)가 화면의 분할 기능과 메모리의 억세스(access) 기능을 담당하고 있다는 것을 알 수 있다. 따라서 상기 메모리 컨트롤러(13)의 기능을 다양하게 함은 결국 화면 분할기의 기능을 다양하게 하는 것이 될 것이다.In the above-described process, it can be seen that the memory controller 13 is responsible for the screen division function and the memory access function. Therefore, varying the functions of the memory controller 13 will eventually vary the functions of the screen divider.
상술한 바와 같이 종래의 칼라 4화면 분할기는 화면을 저장하기 위하여 분할하고자 하는 화면의 수만큼 메모리를 사용하게 된다. 즉 영상 공급원이 n개이면, n개의 디코더와 n개의 메모리가 필요하게 된다. 따라서, n화면 분할기를 제조하기 위해서는 n개의 메모리를 사용함으로 제조원가의 상승을 초래할 뿐만 아니라 시스템이 복잡해짐으로 제조상에 어려움이 발생하여 불량률이 증가될 수 있다는 문제점이 있다.As described above, the conventional color four-screen divider uses memory as many as the number of screens to be divided to store the screen. In other words, if there are n video sources, n decoders and n memories are required. Therefore, in order to manufacture the n-screen divider, the use of n memories causes not only an increase in manufacturing cost but also a complicated system, which causes a difficulty in manufacturing and increases a defective rate.
본 발명은 상술한 문제점을 해결하기 위하여 1화면을 저장하는 한 개의 1 프레임 메모리(frame memory)와, 상기 메모리를 지원하는 입력 영상신호 수만큼의 비동기 버퍼를 사용하여 메모리의 용량을 현격히 줄임으로써 제조원가를 낮추고 시스템을 단순화하여 생산성을 향상시키는 것을 목적으로 한다.In order to solve the above-mentioned problems, the present invention significantly reduces the memory capacity by using one frame memory for storing one screen and an asynchronous buffer corresponding to the number of input image signals supporting the memory. Aims to improve productivity by lowering the cost and simplifying the system.
상기 목적을 달성하기 위하여 본 발명은 각 채널간 비동기된 멀티 채널의 비디오 신호를 입력으로 하고 각 채널의 비동기된 비디오 데이터에 록(lock)되어 디지탈 비디오 데이터로 출력하는 멀티 채널의 비디오 디코더와, 상기 각각의 비디오 디코더로부터 출력된 디지털 비디오 데이터를 입력으로 하여 멀티 채널의 입력 신호에 대해 분할 화면 저장을 위하여 영상을 축소하기 위한 수평/수직 스캐일러와, 상기 수평/수직 스캐일러를 통하여 임의의 배율로 수평/수직 축소된 영상 데이터를 입력으로 하고 메인 시스템에 동기된 데이터를 출력하는 입력채널과 같은 개수의 비동기 버퍼와, 상기 비동기 버퍼들의 읽기 우선 순위에 따라 비동기 버퍼들의 읽기 순서를 결정하여 데이터를 읽어내어 실시간으로 각 채널별로 지정된 임의의 메모리 번지에 쓸 수 있도록 제어하여 상기 다수의 축소 저장된 분할 화면 데이터를 버스트 단위로 읽어내고 연속적인 실시간 영상 신호로 변환되도록 제어하는 메모리 컨트롤러와, 상기 컨트롤러에 의해 데이터를 저장하거나 출력하는 한 개의 1프레임 메모리와, 상기 불연속된 버스트 단위로 읽어내어진 메모리에 저장되었던 영상 데이터를 저장하였다가 비디오 타이밍에 맞게 연속적으로 출력하는 비디오 버퍼와, 상기 비디오 버퍼로부터 출력된 디지털 비디오 입력신호를 각 방송방식에 맞도록 아날로그 컴포지트 영상으로 출력하는 비디오 엔코더를 포함하는 멀티 화면 분할기를 특징으로 한다.In order to achieve the above object, the present invention provides a multi-channel video decoder for inputting an unsynchronized multi-channel video signal between channels and locking the asynchronous video data of each channel to output digital video data. A horizontal / vertical scaler for reducing an image for split-screen storage for multi-channel input signals by inputting digital video data output from each video decoder, and at an arbitrary magnification through the horizontal / vertical scaler. Read the data by determining the reading order of the asynchronous buffers according to the read priority of the asynchronous buffers and the same number of asynchronous buffers as the input channels for inputting horizontal / vertically reduced image data and outputting the synchronized data to the main system. You can write to any memory address assigned to each channel in real time. A memory controller which reads the plurality of reduced stored split screen data in burst units and converts the data into a continuous real-time video signal, one frame memory that stores or outputs data by the controller, and the discontinuity. A video buffer that stores the image data stored in the memory read out in burst units and continuously outputs the video data according to the video timing, and the digital video input signal output from the video buffer as an analog composite image for each broadcasting method. A multi-screen splitter including an output video encoder is featured.
도1은 칼라 4화면 분할기를 이용한 시스템의 실시예를 나타낸 도면.1 illustrates an embodiment of a system using a color four screen divider.
도2는 종래의 칼라 4화면 분할기의 실시예를 나타낸 블록도.Fig. 2 is a block diagram showing an embodiment of a conventional color four screen divider.
도3은 본 발명에 따른 멀티화면 분할기의 한 실시예인 칼라 4화면 분할기를 나타낸 블록도.3 is a block diagram showing a color four screen divider as an embodiment of a multi-screen divider in accordance with the present invention;
도4는 본 발명에 따른 멀티화면 분할기의 한 실시예인 칼라 4화면 분할기에서 비동기 입력신호의 타이밍을 나타낸 도면.4 is a diagram showing the timing of an asynchronous input signal in a color four-screen divider, which is one embodiment of a multi-screen divider according to the present invention.
<도면의 주요부분에 대한 간단한 설명><Brief description of the main parts of the drawing>
1 : 제1카메라 2 : 제2카메라1: first camera 2: second camera
3 : 제3카메라 4 : 제4카메라3: third camera 4: fourth camera
5 : 4화면 분할기 6 : 모니터5: 4-screen splitter 6: Monitor
A : 제1카메라의 영상 B : 제2카메라의 영상A: Image of the first camera B: Image of the second camera
C : 제3카메라의 영상 D : 제4카메라의 영상C: Image of third camera D: Image of fourth camera
11 : 비디오 디코더 12 : 메모리11: video decoder 12: memory
13 : 메모리 콘트롤러 14 : 비디오 엔코더13: Memory Controller 14: Video Encoder
21 : 비디오 디코더 22 : 수평/수직 스캐일러21: Video decoder 22: Horizontal / Vertical Scaler
23 : 비동기 버퍼 24 : 적응형 비동기 버퍼 제어기23: asynchronous buffer 24: adaptive asynchronous buffer controller
25 : 실시간 메모리 쓰기 제어기 26 : 1프레임 메모리25: Real time memory write controller 26: 1 frame memory
27 : 실시간 메모리 읽기 제어기 28 : 비디오 버퍼27 real time memory read controller 28 video buffer
29 : 비디오 엔코더 30 : 메모리 컨트롤러29 video encoder 30 memory controller
이하, 첨부된 도면을 참조로 하여 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도3은 본 발명에 따른 멀티화면 분할기의 한 실시예인 칼라 4화면 분할기를 나타낸 것으로, 각각의 비디오 카메라의 영상신호를 비디오 디지털 데이터로 출력하는 4개의 디코더(21)와, 상기 각각의 디코더(21)로부터 출력된 디지털 비디오 데이터를 분할화면 저장을 위하여 영상을 축소하기 위한 4개의 수평/수직 스캐일러(22)와, 상기 각각의 스캐일러(22)에 의해 임의의 배율로 축소된 비디오 데이터를 메인 시스템에 동기된 데이터로 출력하는 4개의 비동기 버퍼(23)와, 상기 비동기 버퍼(23)들의 읽기 우선 순위에 따라 비동기 버퍼들의 읽기 순서를 결정하여 데이터를 읽어내어 실시간으로 각 채널별로 지정된 임의의 메모리 번지에 쓸 수 있도록 제어하여 상기 다수의 축소 저장된 분할 화면 데이터를 버스트 단위 읽기로 읽어내고 연속적인 실시간 영상 신호로 변환되도록 제어하는 메모리 컨트롤러(30)와, 상기 컨트롤러(30)에 의해 데이터를 저장하고 출력하는 1프레임 메모리(26)와, 상기 불연속된 버스트 단위로 읽어내어진 메모리(26)에 저장되었던 영상 데이터를 저장하였다가 비디오 타이밍에 맞게 연속적으로 출력하는 비디오 버퍼(28)와, 상기 비디오 버퍼(28)로부터 출력된 디지털 비디오 입력신호를 각 방송방식에 맞도록 아날로그 컴포지트 영상으로 출력하는 비디오 엔코더(29)로 구성된다.Fig. 3 shows a color four-screen splitter, which is an embodiment of a multi-screen splitter according to the present invention, comprising four decoders 21 for outputting video signals of each video camera as video digital data, and respective decoders 21, respectively. Four horizontal / vertical scalers 22 for reducing the image for dividing the digital video data outputted from the image) for the split screen storage, and video data reduced by the respective scalers 22 at an arbitrary magnification. Four asynchronous buffers 23 to output data synchronized to the system, and a random memory designated for each channel in real time by reading the data by determining the read order of the asynchronous buffers according to the read priority of the asynchronous buffers 23 By controlling the writing to the address, the plurality of reduced and stored split screen data are read in burst unit read and continuous real-time video scene Images stored in a memory controller 30 for controlling conversion into a memory, a 1 frame memory 26 for storing and outputting data by the controller 30, and a memory 26 read in the discrete burst unit. A video buffer 28 for storing data and continuously outputting the data according to video timing, and a video encoder 29 for outputting a digital video input signal output from the video buffer 28 as an analog composite image for each broadcasting method. It is composed of
상기에서 메모리 컨트롤러(30)는 상기 비동기 버퍼들의 읽기 우선 순위에 따라 비동기 버퍼들의 읽기 순서를 결정하여 데이터를 읽어내는 적응형 비동기 버퍼 제어기(24)와, 상기 적응형 비동기 버퍼 제어기(24)에서 읽어낸 데이터를 실시간으로 각 채널별로 지정된 임의의 메모리 번지에 쓸 수 있도록 제어하는 실시간 메모리 쓰기 제어기(25)와, 상기 다수의 축소 저장된 분할 화면 데이터를 버스트 단위 읽기로 읽어내고 비디오 버퍼(28)를 통하여 연속적인 실시간 영상 신호로 변환되도록 제어하는 실시간 메모리 읽기 제어기(27)로 구성된다. 또한 비디오 디코더(21)와 비디오 엔코더(29)의 동작은 종래의 칼라 화면 분할기의 비디오 디코더(11) 및 엔코더(14)와 그 동작이 동일하다.In the above, the memory controller 30 determines the read order of the asynchronous buffers according to the read priority of the asynchronous buffers, and reads the data from the adaptive asynchronous buffer controller 24. A real-time memory write controller 25 that controls the data to be written to an arbitrary memory address designated for each channel in real time, and the plurality of reduced and stored divided screen data are read in burst units and read through the video buffer 28. It consists of a real time memory read controller 27 which controls to be converted into a continuous real time video signal. In addition, operations of the video decoder 21 and the video encoder 29 are the same as those of the video decoder 11 and the encoder 14 of the conventional color screen divider.
다음에 도4는 비동기 상태의 입력 타이밍을 나타낸 것으로, 서로 다른 채널로부터 입력되는 영상신호들은 수평, 수직 동기신호들이 서로 어긋나며, 각각의 카메라의 내부 발진회로의 편차에 의해 동작 주파수도 서로 다르게 입력되어지는 각각이 완전히 비동기된 영상신호들이다.4 shows input timings in an asynchronous state, in which video signals inputted from different channels are shifted from each other in horizontal and vertical sync signals, and operating frequencies are input differently due to variations in the internal oscillator circuits of the respective cameras. Each of the video signals is completely asynchronous.
상기와 같은 비동기 영상입력 신호처리는 종래의 4화면 분할기와 같이 각각의 독립된 프레임 메모리를 각 채널별로 할당하여 사용하는 시스템에는 별 문제가 없으나 본 발명에서와 같이 하나의 메모리를 이용하여 각 채널의 영상정보를 1/n(n은 멀티 화면 수)로 축소, 저장하는 시스템 구성에서는 각 채널이 서로 동일한 타이밍 상에서 컨트롤 될 수 없기 때문에 단순한 메모리 제어만으로 시스템 구현이 불가능하다.The asynchronous video input signal processing as described above has no problem in a system in which each independent frame memory is allocated to each channel as in the conventional four-screen divider, but the image of each channel using one memory as in the present invention. In a system configuration that reduces and stores information to 1 / n (n is the number of multi-screens), since each channel cannot be controlled at the same timing, it is impossible to implement the system by simple memory control.
따라서, 본 발명의 화면 분할기에서는 작은 용량(1-line 비디오 메모리 이하의 FIFO 사용)의 비동기 버퍼(23)를 사용하여 비동기 시스템을 동기화 시켰다. 여러개의 멀티 채널에 있는 비디오 디코더(21) 뒷단에 작은 용량의 메모리를 추가하여 이 메모리에 쓰고자 할 때는 각 디코더(21)에 동기된 클럭과 데이터에 의해 컨트롤되고, 읽을 때는 멀티 채널에 공동으로 사용되는 시스템 클럭에 의해 컨트롤되게 한다. 상기와 같이 동작하게 함으로써 비동기 버퍼(23) 이후의 프로세싱은 동기된 시스템으로 볼 수가 있고, 컨트롤 측면에서 간단하게 된다. 계속해서 상기 각 채널에 한 개씩 있는 비동기 버퍼(23)의 출력은 메인 시스템에 동기 되어 있기 때문에 동일한 클럭이나 타이밍에 의해 컨트롤될 수 있다. 즉, 메모리 컨트롤러(30)가 이를 직접적으로 컨트롤할 수 있다. 시스템에 동기화된 비동기 버퍼(23)의 출력은 메모리 컨트롤러(30)에 의해 1 프레임 용량의 메모리(26, 여기서 메모리는 랜덤 엑세스(Random Access) 가능한 DRAM, SDRAM, SGRAM, 비디오 RAM 등의 모든 메모리를 지칭함) 내에 각각 1/n로 축소된 영상신호로 n화면 분할되어 저장되어 진다. 여기서 메인 메모리는 1개의 영상을 모두 저장할 수 있는 용량의 메모리로서 랜덤 엑세스 할 수 있는 것이어야 한다.Therefore, in the screen divider of the present invention, the asynchronous system is synchronized using an asynchronous buffer 23 having a small capacity (using a FIFO of 1-line video memory or less). When a small amount of memory is added to the back of the video decoder 21 in several multi-channels to write to this memory, it is controlled by the clock and data synchronized with each decoder 21. Allows control by the system clock used. By operating as described above, the processing after the asynchronous buffer 23 can be viewed as a synchronous system, and is simplified in terms of control. Subsequently, the output of the asynchronous buffer 23, one for each channel, can be controlled by the same clock or timing since it is synchronized with the main system. That is, the memory controller 30 can directly control this. The output of the asynchronous buffer 23 synchronized to the system is controlled by the memory controller 30 to store all memory such as DRAM, SDRAM, SGRAM, video RAM, etc., having a memory capacity of 1 frame (where the memory is randomly accessible). N screens are divided into 1 / n video signals, respectively, and are stored. In this case, the main memory is a memory having a capacity capable of storing all one image and should be capable of random access.
상기 메모리 컨트롤러(30)는 적응형 비동기 버퍼 제어기(24)와 실시간 메모리 쓰기/읽기 제어기(25,27)로 구성되어 비동기 버퍼(23)들이 오버플로우(Overflow)에 의해 입력 데이터가 손실되지 않도록 제어하는 기능과 비동기 버퍼(23)에서 읽어낸 영상 신호를 메모리의 각 채널별로 지정된 위치의 번지에 저장하고 다수의 화면으로 분할되어 저장된 영상신호를 지정된 일정한 읽기 타이밍에 의해 읽어내어 비디오 버퍼(28)를 통하여 연속적인 영상신호 타이밍에 맞추어 실시간으로 비디오 엔코더(29)에 영상신호를 출력하는 기능을 수행한다. 상기 비디오 엔코더(29)를 통하여 방송규격화 되어진 분할 화면은 모니터를 통해 디스플레이되거나 VCR과 같은 기록매체에 저장되어 진다.The memory controller 30 includes an adaptive asynchronous buffer controller 24 and real-time memory write / read controllers 25 and 27 to control the asynchronous buffers 23 so that input data is not lost due to overflow. And the video signal read out from the asynchronous buffer 23 at the address of the designated position for each channel of the memory, divided into a plurality of screens, and the stored video signal is read out at a predetermined constant read timing to read the video buffer 28. Through this function, the video signal is output to the video encoder 29 in real time according to the continuous video signal timing. The divided screen broadcast standardized through the video encoder 29 is displayed on a monitor or stored in a recording medium such as a VCR.
상기 메모리 컨트롤러(30)를 좀더 구체적으로 설명하면, 비디오 디코더(21)로부터 입력되는 비동기 영상신호는 도4에 도시한 바와 같이 각 채널의 비동기된 시스템 주파수에 의해 각 채널의 유효화소 시작지점으로부터 유효화소구간의 유효영상 신호가 비동기 버퍼(23)에 쓰여지게 된다. 상기와 같이 비동기 버퍼(23)의 쓰기 시작 타이밍이 각 채널별로 서로 다르고, 시스템 주파수의 빠르기도 서로 다름으로 인해 비동기 버퍼(23)의 저장 데이터의 양들은 모두 제각각 일 수 밖에 없으며 이로 인해 비동기 버퍼(23)가 오버플로우로 인한 데이터 손실이 발생되지 않도록 하기 위해서는 일정한 순차방식(Sequencial)의 읽기 제어로는 불가능하며 버퍼의 저장 데이터량을 항상 체크하고 가장 빈 공간이 적은 버퍼의 데이터를 읽어낼 수 있는 적응형 비동기 버퍼 제어가 필요하며 이를 위한 블록이 적응형 비동기 버퍼 제어기(24)이다. 한편 적응형 비동기 버퍼 제어기(24)의 제어에 의해 읽어 내어진 데이터는 각 채널별로 지정된 번지의 위치에 프레임 메모리(26)의 인터페이스 타이밍에 맞도록 쓰기 동작을 수행하고 입력되어지는 비동기 버퍼(23)의 읽어낸 데이터가 손실 없이 실시간 저장되도록 하는 블록이 실시간 메모리 쓰기 제어기(25)이며, 또한 메모리(26)에 저장되어진 분할된 영상 데이터의 디스플레이를 위해 실시간 읽기 동작을 제어하고 연속적인 비디오 엔코더(29)로의 영상출력을 위한 비디오 버퍼(28)를 제어하여 뒷단의 비디오 엔코더(29)로 실시간 읽기 동작을 제어하는 블록이 실시간 메모리 읽기 제어기(27)이다. 이때 쓰는 프레임 메모리(26)의 위치는 각 채널이 디스플레이 되어야 할 곳이 된다. 만일 시스템이 1번 카메라 입력을 출력화면 왼쪽 위에 위치하게 설정되어 있다면 1번 채널의 비동기 버퍼(23) 출력은 화면상에서 왼쪽 위에 위치하는 프레임 메모리(26) 위치에 쓰게 된다. 다른 3개의 비동기 버퍼 출력도 마찬가지로 오른쪽 위, 왼쪽 아래, 오른쪽 아래 등 각각의 위치에 쓰게 된다. 여기서 1프레임 용량의 프레임 메모리(26)에 4채널의 영상신호를 축소하여 저장하기 위한 영상신호에 대한 수평/수직 스캐일러(22)는 앞단의 비디오 디코더(21) 내에 내장될 수도 있고 아니면 비동기 버퍼(23) 이전에 독자적인 저대역필터를 통한 서브 샘플링(Sub-sampling) 블럭(decimation filter block)을 구현할 수도 있다. 본 발명을 종래의 기술과 비교하면 역순이라 할 수 있다. 종래의 기술은 이미 저장된 각 채널의 영상을 비디오 엔코더(14)로 출력할 때부터 출력화면 위치에 따라 채널을 선택하지만 본 발명에서는 프레임 메모리(26)에 저장할 때부터 출력화면의 위치에 맞게 비동기 버퍼(23)의 출력을 선택적으로 쓰며, 상기 메모리(26)를 읽을 때는 메인 메모리 데이터를 순차적으로 출력하여 비디오 버퍼(28)를 통하여 연속적인 영상출력 타이밍으로 변환하여 비디오 엔코더(29)로 순차적으로 출력하면 된다. 여기서 실시간 메모리 읽기 제어기(27) 뒷단의 비디오 버퍼(28)는 듀얼 포트(Dual Port) 메모리를 사용할 경우 필요하지 않을 수도 있으나 일반적으로 영상저장용 메모리의 경우 싱글 포트(Single Port) 메모리밖에 없다. 따라서, 메모리의 특정한 동작에 한정짓는 것이 아니라 메모리에 따라 약간씩 다를 수는 있지만 다수의 바이트 정보를 한꺼번에 연속적인 타이밍으로 쓰기 동작을 수행한 후 다수의 바이트 정보를 한꺼번에 연속적인 타이밍으로 읽기 동작을 수행하는 메모리 읽기/쓰기 동작을 총칭하는 복수바이트 묶음 단위 메모리 읽기/쓰기 사이클(Burst Read-modified-Write Cycle)을 이용하여 메모리 읽기/쓰기를 수행할 경우 다수의 바이트 정보를 연속적으로 메모리(26)에 저장한 후 다수의 바이트 정보 정보의 읽기 동작이 수행됨으로 인한 메모리로부터 읽어내어진 버스트(Burst) 단위의 불연속적인 영상정보를 연속적인 영상출력으로 변환시켜주는 기능을 수행한다. 상기 비디오 버퍼(28)는 사용하는 메모리(26)에 따라 메모리에 내장되는 경우(예: video RAM)도 있고 메모리에 내장되어 있지 않은 경우(예: SGRAM, SDRAM, DRAM)도 있다. 전자의 경우 비디오 버퍼 없이도 시스템 구성이 가능하나, 후자의 경우에는 본 발명과 같이 반드시 비디오 버퍼가 필요하다.The memory controller 30 will be described in more detail. The asynchronous video signal input from the video decoder 21 is valid from the effective pixel start point of each channel by the asynchronous system frequency of each channel as shown in FIG. The effective video signal of the pixel section is written to the asynchronous buffer 23. As described above, the write start timing of the asynchronous buffer 23 is different for each channel, and the amount of data stored in the asynchronous buffer 23 is inevitably due to different fast system frequencies. 23) In order to prevent data loss due to overflow, it is impossible to control by sequential reads, and it is possible to always check the amount of data stored in the buffer and read the data in the buffer with the least amount of free space. Adaptive asynchronous buffer control is required and the block for this is the adaptive asynchronous buffer controller 24. On the other hand, the data read by the control of the adaptive asynchronous buffer controller 24 performs a write operation in accordance with the interface timing of the frame memory 26 at the address of the designated address for each channel and is inputted to the asynchronous buffer 23. The real-time memory write controller 25 is a block which allows the read data of the data to be stored in real time without loss, and also controls the real-time read operation for display of the divided image data stored in the memory 26 and the continuous video encoder 29 The real-time memory read controller 27 is a block for controlling the real-time read operation by the video encoder 29 at the rear end by controlling the video buffer 28 for outputting the video to the. The position of the frame memory 26 to be written at this time is where each channel should be displayed. If the system is set to position camera 1 on the upper left of the output screen, the asynchronous buffer 23 output of channel 1 is written to the frame memory 26 located on the upper left of the screen. The other three asynchronous buffer outputs are also written to their respective positions: upper right, lower left, lower right. In this case, the horizontal / vertical scaler 22 for the video signal for reducing and storing the four-channel video signal in the frame memory 26 having a one-frame capacity may be embedded in the video decoder 21 at the front end or an asynchronous buffer. (23) Previously, a sub-sampling block through a unique low-band filter may be implemented. In contrast to the prior art, the present invention can be referred to as a reverse order. The conventional technique selects a channel according to the output screen position from the time of outputting the image of each channel already stored to the video encoder 14, but in the present invention, the asynchronous buffer is adapted to the position of the output screen from the storage in the frame memory 26. When the memory 26 is read, the main memory data is sequentially output, converted into continuous video output timing through the video buffer 28, and sequentially output to the video encoder 29. Just do it. In this case, the video buffer 28 behind the real-time memory read controller 27 may not be necessary when using dual port memory, but in general, the image storage memory has only a single port memory. Therefore, although not limited to a specific operation of the memory, it may be slightly different depending on the memory, but the write operation is performed at a time with a plurality of bytes at a time, and then the read operation is performed at a time with a continuous timing at a time. When a memory read / write is performed by using a multibyte packed unit memory read / modified-write cycle, which collectively refers to a memory read / write operation, a plurality of bytes of information are continuously stored in the memory 26. Performs a function of converting discontinuous image information in burst units read from the memory into a continuous image output, after reading and storing a plurality of byte information information. The video buffer 28 may be embedded in the memory (eg, video RAM) or may not be embedded in the memory (eg, SGRAM, SDRAM, or DRAM) depending on the memory 26 used. In the former case, the system can be configured without a video buffer, but in the latter case, a video buffer is required as in the present invention.
상기 비디오 엔코더(29)는 종래의 기술과 마찬가지로 메모리의 데이터를 입력으로 받아 아날로그 컴포지트 비디오 신호로 변환하는 것이다. 또한 마스터 모드 오퍼레이션(master mode operation)하는 것이 일반적이며, 따라서 비디오 타이밍 정보를 메모리 컨트롤러(30)에 전달하여 메인 메모리(26)의 엑세스 타이밍을 컨트롤하게 된다. 상기 메모리(26)의 읽기는 단순히 비디오 타이밍에 맞게 읽기 과정이 전부일 수도 있고, 부가기능에 따라 읽기 과정이 복잡할 수도 있지만 프로세싱 과정은 동일하다. 이러한 기능 또한 메모리 컨트롤러(30)가 담당하게 되며, 앞에서 언급한 비동기 버퍼(28)를 제어하는 것과 함께 메모리 컨트롤러(30)의 주된 기능이다.The video encoder 29 converts an analog composite video signal by receiving data from a memory as in the conventional art. In addition, it is common to perform a master mode operation, so that the video timing information is transmitted to the memory controller 30 to control the access timing of the main memory 26. The reading of the memory 26 may simply be a whole reading process according to the video timing, and the reading process may be complicated depending on additional functions, but the processing is the same. This function is also the memory controller 30, the main function of the memory controller 30, along with controlling the asynchronous buffer 28 mentioned above.
상술한 바와 같이 본 발명의 멀티화면 분할기는 다량의 메모리를 사용하던 종래의 화면 분할기의 문제점을 해결하여 메모리의 용량을 현저히 줄일 수 있으므로 제조원가를 감소시킬 수 있고, 부가적으로 불량률을 현저히 줄여 생산성을 향상시킬 수 있다.As described above, the multi-screen divider of the present invention can solve the problem of the conventional screen divider that uses a large amount of memory, thereby significantly reducing the capacity of the memory, thereby reducing the manufacturing cost and additionally significantly reducing the defective rate, thereby improving productivity. Can be improved.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980022692A KR100272447B1 (en) | 1998-06-17 | 1998-06-17 | Multi-picture display conteoller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980022692A KR100272447B1 (en) | 1998-06-17 | 1998-06-17 | Multi-picture display conteoller |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980081891A KR19980081891A (en) | 1998-11-25 |
KR100272447B1 true KR100272447B1 (en) | 2000-11-15 |
Family
ID=19539767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980022692A KR100272447B1 (en) | 1998-06-17 | 1998-06-17 | Multi-picture display conteoller |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100272447B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101742220B (en) * | 2008-11-17 | 2011-12-28 | 中兴通讯股份有限公司 | System and method for realizing multi-picture based on serial differential switch |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100321568B1 (en) * | 1999-08-17 | 2002-01-23 | 박호군 | Quad-display system |
US7369157B2 (en) | 2001-07-16 | 2008-05-06 | Alogics., Ltd. | Video monitoring system using daisy chain |
KR100439023B1 (en) * | 2002-05-06 | 2004-07-05 | 최봉익 | Digital Video Recording System |
KR100473719B1 (en) * | 2002-08-09 | 2005-03-10 | (주)네오와인 | Image signal transmitting device using ASIC |
KR20040051452A (en) * | 2002-12-12 | 2004-06-18 | 아스텔 주식회사 | Multi-channel Camera Synchronizing Circuit |
KR100764088B1 (en) * | 2006-02-07 | 2007-10-08 | (주)유스테크놀로지 | Apparatus for transferring a monitoring image |
KR100970487B1 (en) * | 2008-03-31 | 2010-07-16 | 주식회사 아이티엑스시큐리티 | Built-in display apparatus with integrated digital video recorder having picture-in-picture facility |
CN112653861B (en) * | 2020-11-20 | 2023-04-04 | 中国船舶重工集团公司第七0九研究所 | Multichannel video data transmission method and device based on GT interface |
-
1998
- 1998-06-17 KR KR1019980022692A patent/KR100272447B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101742220B (en) * | 2008-11-17 | 2011-12-28 | 中兴通讯股份有限公司 | System and method for realizing multi-picture based on serial differential switch |
Also Published As
Publication number | Publication date |
---|---|
KR19980081891A (en) | 1998-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100414159B1 (en) | Method and apparatus for high-definition multi-screen display | |
KR950007927B1 (en) | Triple field buffer for television image storage and visualization on raster graphics display | |
EP0744731B1 (en) | Method and apparatus for synchronizing video and graphics data in a multimedia display system including a shared frame buffer | |
CA2064070A1 (en) | Enhanced digital video engine | |
US5426468A (en) | Method and apparatus utilizing look-up tables for color graphics in the digital composite video domain | |
US4821086A (en) | TV receiver having in-memory switching signal | |
KR100272447B1 (en) | Multi-picture display conteoller | |
US6515707B1 (en) | Image frame synchronizing apparatus and method thereof | |
KR910006159B1 (en) | Multi screen generating circuit | |
US5218430A (en) | Color video transmission | |
KR100378788B1 (en) | Circuit for processing multiple standard two video signals | |
KR200283945Y1 (en) | Multi-screen splitter with picture quality protection | |
US6128343A (en) | Apparatus and method for converting video signal in scanning line order | |
JPH01205688A (en) | Television receiver | |
KR100577195B1 (en) | Apparatus for generating multi screen | |
JPS6221380A (en) | Two-screen television receiver | |
JPH0540618Y2 (en) | ||
KR0175459B1 (en) | Codec conversion device from h.261 to itu-r601 | |
KR100208374B1 (en) | Efficient screen size variable circuit in picture signal processing sysem | |
KR0143167B1 (en) | Pip display circuit of wide screen television receiver | |
JP2000125284A (en) | Monitor camera system | |
JPS61208981A (en) | High definition television receiver with two picture display function | |
JPS61192185A (en) | Two-screen television receiver | |
JPH099164A (en) | Multi-screen signal processing unit | |
JPH05268519A (en) | Title moving circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G15R | Request for early opening | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030811 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |