KR100194918B1

KR100194918B1 - Tone generator

Info

Publication number: KR100194918B1
Application number: KR1019920022637A
Authority: KR
Inventors: 박용우
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1992-11-27
Filing date: 1992-11-27
Publication date: 1999-06-15
Also published as: KR940012995A

Abstract

톤 발생장치에서 톤 발생을 위해 DSP사용시 집적화가 곤란하고 로직회로 사용시에도 톤 소오스가 많아지면 집적화가 곤란하며 톤의 명세가 달라질때마다 톤 소오스를 변경해야하는 것을 개선한다.In the tone generating device, it is difficult to integrate when using DSP for tone generation, and it is difficult to integrate when there are many tone sources even when using logic circuit, and the tone source should be changed whenever the tone specification is changed.

이를 위해 다수의 톤 및 해당 톤의 제1,제2주파수마다에 대응하여 각 각 서론 다른 값으로 설정된 점프데이타와 해당 톤에 대한 바로 이전의 톤어드레스를 소정의 타이밍제어에 의해 출력한다. 상기 각 톤마다 할당된 타임슬롯에 대응하여 상기 각 점프데이타와 톤어드레스 쌍을 순차로 선택하고, 선택되는 톤어드레스와 점프데이타에 따라 톤어드레스를 결정한다. 하나의 주파수파형에 대하여 PCM변환된 다수의 샘플값을 가지는 톤데이타들 중에서 상기 톤어드레스에 해당하는 저장영역의 톤데이타를 출력하며, 상기 제1,제2주파수에 대한 각 톤데이타를 합성하여 듀얼톤을 발생한다.To this end, the jump data set to different values corresponding to each of the plurality of tones and the first and second frequencies of the tones and the previous tone address for the corresponding tones are output by predetermined timing control. The jump data and tone address pairs are sequentially selected in correspondence with the timeslots assigned to each tone, and the tone addresses are determined according to the selected tone addresses and jump data. Outputs tone data of a storage area corresponding to the tone address among tone data having a plurality of sample values PCM-converted for one frequency waveform, and synthesizes each tone data for the first and second frequencies. Generates a tone.

따라서 톤데이타를 저장하기 위한 메모리용량을 최소화하여 집적화가 용이하고 톤의 명세가 달라져도 톤 소오스를 변경하지 않아도 된다.Therefore, it is easy to integrate by minimizing the memory capacity for storing tone data, and the tone source does not need to be changed even if the tone specification is changed.

Description

Tone generator

제1도는 종래의 톤 발생장치의 블럭구성도.1 is a block diagram of a conventional tone generating device.

제2도는 본 발명에 따른 톤 발생장치의 블럭구성도.2 is a block diagram of a tone generating device according to the present invention.

제3도는 제2도중 제1어드레스 저장부(10)의 상세블럭구성도.3 is a detailed block diagram of the first address storage unit 10 of FIG.

제4도는 제2도 및 제3도의 각 부분의 동작파형도.4 is an operating waveform diagram of each part of FIG. 2 and FIG.

제5도는 본 발명의 톤데이타 발생의 설명도.5 is an explanatory diagram of tone data generation of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10-14 : 제1-제N어드레스 저장부 16 : 톤선택부10-14: 1st-Nth ADDRESS STORAGE 16

18 : 어드레스 결정부 20 : 롬18: address determination unit 20: ROM

22 : 선형변환부 24 : 래치부22: linear conversion unit 24: latch unit

26 : 합성부 28 : PCM변환부26: synthesis unit 28: PCM conversion unit

30 : 출력제어부 32 : 타이밍제어부30: output control unit 32: timing control unit

34,38 : 제1,제2점프 레지스터 36,40 : 제1,제2어드레스 레지스터34,38: First and second jump registers 36,40: First and second address registers

42 : 주파수 선택부42: frequency selector

본 발명은 톤 발생장치(tone generator)에 관한 것으로, 특히 하나의 톤 소오스(tone source)만을 사용하여 각종 톤들을 발생하는 톤 발생장치에 관한 것이다.The present invention relates to a tone generator, and more particularly, to a tone generator for generating various tones using only one tone source.

일반적으로 교환시스템은 톤 발생장치를 구비하고 있어 다이얼톤(dial tone), 비지톤(busy tone), 링백톤(ring back tone)등의 각종 톤들을 발생시켜 필요에 따라 가입자들에게 공급하고 있다. 이를 위하여 어느 하나의 스트림 하이웨이(stream highway)를 톤 발생을 위한 채널 할당용으로 사용하며, 각각의 톤마다 대응하는 고유의 고정된 타임스롯(time slot)을 할당하여 항상 출력토록 하고 있다. 예를들어 다이얼톤은 0번 타임슬롯에, 비지톤은 1번 타임슬롯에, 링백톤은 2번 타임슬롯에 할당하여 항상 출력토록 함으로써 필요에 따라 해당 타임슬롯을 가입자의 통화 채널에 연결을 한다. 상기 각종 톤들은 통상적으로 서로 다른 두개의 주파수신호가 합성된 이중톤(dual tome)을 사용한다. 예를들어 다이얼톤인 경우는 340㎐와 440㎐의 주파수신호가 합성된 톤이 된다.In general, the exchange system includes a tone generator, and generates various tones such as dial tone, busy tone, ring back tone, and the like, and supplies them to subscribers as needed. For this purpose, any one of the stream highways is used for channel allocation for tone generation, and a unique fixed time slot corresponding to each tone is always outputted. For example, dialtone is assigned to timeslot 0, busytone is assigned to timeslot 1 and ringbacktone is assigned to timeslot 2 so that the corresponding timeslot is connected to the subscriber's call channel as needed. . The various tones typically use a dual tone in which two different frequency signals are synthesized. For example, in the case of a dial tone, a frequency signal of 340 kHz and 440 kHz is synthesized.

상기한 바와 같은 톤들을 발생하는 기술의 하나로서 DSP(Digital Signal Processor)를 사용하여 소프트웨어에 의해 톤을 발생시키는 기술이 사용되어 왔다. 그러나 DSP를 사용하면, ASIC화할 경우 코어(core)를 함께 집적화해야 함으로서 게이트 어레이(gate array)로 구현할 수가 없으며 가격이 상승되는 문제점이 있었다.As one of the techniques for generating the tones as described above, a technique for generating a tone by software using a digital signal processor (DSP) has been used. However, when the DSP is used, cores must be integrated together when the ASIC is used, and thus the price cannot be realized as a gate array.

이에따라 제1도와 같이 어드레스 카운터(2)와 롬(4)로 구성된 로직(logic)회로를 사용하여 톤을 발생시켜 왔다. 상기 제1도에서 롬(4)에는 각종 톤에 대응하는 톤 소오스, 즉 각 톤에 대한 톤데이타들을 모두 저장시켜 놓는다. 이때 상기 톤데이타들은 통상적으로 8㎑로 샘플링된 데이타가 된다. 상기와 같은 상태에서 어드레스 카운터(2)는 8㎑의 샘플링클럭을 카운트하여 순환적으로 반복되는 톤어드레스를 발생하여 롬(4)에 인가한다. 그러면 롬(4)은 톤어드레스에 해당하는 메모리영역에 저장되어 있는 톤데이타를 8㎑ 주기로 해당 타임슬롯에 출력한다. 여기서 롬(4)에는 상기와 같이 톤 소오스를 모두 저장함에 따라 톤 소오스가 많아지면 그 만큼 많은 메모리 영역을 차지하게 된다. 예를 들어 상기와 같은 다이얼톤 한가지만도 400바이트 정도의 메모리영역을 차지한다. 이에 따라 보다 큰 롬을 사용해야만 함으로써 가격이 상승되고 ASIC화하기가 곤란하게 된다. 또한 각 톤에 대한 톤 소오스가 고정되어 있으므로 세계 각국마다 톤에 대한 명세(specification)가 각기 다른 것을 고려하면, 해당 국가마다에 대응하여 톤 소오스를 변경해야만 한다.Accordingly, a tone has been generated using a logic circuit composed of an address counter 2 and a ROM 4 as shown in FIG. In FIG. 1, the ROM 4 stores all tone data corresponding to various tones, that is, tone data for each tone. In this case, the tone data is typically data sampled at 8 mu s. In this state, the address counter 2 counts 8 ms of sampling clock, generates a tone address which is cyclically repeated, and applies it to the ROM 4. The ROM 4 then outputs the tone data stored in the memory area corresponding to the tone address to the corresponding timeslot in 8-second periods. Here, the ROM 4 occupies as many memory regions as the tone source increases as all the tone sources are stored as described above. For example, even one dial tone as described above occupies a memory area of about 400 bytes. This increases the price and makes it difficult to ASIC by having to use larger ROMs. In addition, because the tone source for each tone is fixed, considering that the specifications of the tones vary from country to country, the tone source must be changed according to each country.

상기한 바와 같이 톤 발생을 위해 DSP를 사용하는 경우에는 집적화가 곤란하며 가격이 상승하게 되고 로직회로를 사용할 경우에도 톤 소오스가 많아지면 롬의 크기가 커짐에 따라 집적화가 곤란하며 가격이 상승하게 되는 문제점이 있었다. 또한 로직회로를 사용할 경우에는 톤의 명세가 달라질때마다 톤 소오스를 변경해야하는 문제점이 있었다.As described above, in the case of using a DSP for tone generation, integration is difficult and the price is increased, and even in the case of using a logic circuit, when the tone source is large, integration is difficult as the size of the ROM increases and the price is increased. There was a problem. In addition, when using a logic circuit, there is a problem that the tone source must be changed whenever the tone specification is changed.

따라서 본 발명의 목적은 상기한 문제점들을 해결할 수 있는 톤 발생장치를 제공함에 있다.It is therefore an object of the present invention to provide a tone generating apparatus which can solve the above problems.

본 발명의 다른 목적은 하나의 톤 소오스만을 사용하여 각종 톤들을 발생시킬 수 있는 톤 발생장치를 제공함에 있다.Another object of the present invention is to provide a tone generating apparatus capable of generating various tones using only one tone source.

본 발명의 또 다른 목적은 하나의 톤 소오스만을 사용하여 집적화가 용이하고 가격을 절감시킬 수 있는 톤 발생장치를 제공함에 있다.It is still another object of the present invention to provide a tone generating apparatus that can be easily integrated and reduce the cost by using only one tone source.

본 발명의 또 다른 목적은 톤의 명세가 달라진다 해도 톤 소오스를 변경하지 않고 각종 톤들을 발생시킬 수 있는 톤 발생장치를 제공함에 있다.Still another object of the present invention is to provide a tone generating apparatus capable of generating various tones without changing the tone source even if the specifications of the tones vary.

이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제2도는 본 발명에 따른 톤 발생장치의 블럭구성도로서, 다수의 톤 및 해당 톤의 제1,제2주파수마다에 대응하여 각각 서로 다른 값으로 설정된 점프데이타 와 해당 톤에 대한 바로 이전의 톤어드레스를 저장하고 있으며 소정의 타이밍제어에 의해 상기 각 톤에 대한 점프데이타와 톤어드레스를 출력하는 제1-제N어드레스 저장부(10-14)와, 소정의 타이밍제어에 의해 각 톤마다 할당된 타임슬롯에 대응하여 상기 각 점프데이타와 톤어드레스 쌍을 순차로 선택하는 톤선택부(16)와, 상기 선택출력되는 상기 톤어드레스와 점프데이타에 따라 톤어드레스를 결정하여 출력하는 톤어드레스 결정부(18)와, 하나의 주파수파형에 대하여 PCM변환된 다수의 샘플값을 가지는 톤데이타들을 저장하고 있으며 상기 톤어드레스에 해당하는 저장영역의 톤데이타를 출력하는 롬(20)과, 상기 출력되는 톤데이타를 선형변환하는 선형변환부(22)와, 상기 선형변환부(22)의 출력을 래치하는 래치부(24)와, 상기 선형변환부(22)의 출력과 상기 래치부(24)에 래치된 데이타를 더하는 가산부(26)과, 상기 가산된 데이타를 PCM변환하는 PCM변환부(28)와, 상기 PCM변환부(28)의 출력을 상기 타이밍제어수단의 제어에 의해 일정 구간동안만 톤 스트림 하이웨이로 출력하는 출력제어부(30)와, 상기 제1-제N어드레스 저장부(10-14)와 톤선택부(16)와 래치부(24) 및 출력제어부(30)에 대한 타이밍제어를 하는 타이밍제어부(32)로 구성한다.FIG. 2 is a block diagram of a tone generating apparatus according to the present invention, wherein a plurality of tones and jump data set to different values corresponding to respective first and second frequencies of the tones and the previous tones for the corresponding tones are shown. A first to Nth address storage unit 10-14 which stores an address and outputs jump data and tone addresses for each tone by predetermined timing control, and is allocated to each tone by predetermined timing control. A tone selector 16 that sequentially selects each of the jump data and the tone address pair corresponding to the timeslot, and a tone address determiner that determines and outputs the tone address according to the selected tone address and the jump data. 18) and tone data having a plurality of PCM-converted sample values for one frequency waveform and outputting tone data of a storage area corresponding to the tone address. 20, a linear converter 22 for linearly converting the output tone data, a latch 24 for latching the output of the linear converter 22, and an output of the linear converter 22 And an adder 26 for adding the latched data to the latch section 24, a PCM converter 28 for PCM converting the added data, and an output of the PCM converter 28 for the timing control means. The output control unit 30 outputs the tone stream highway only for a predetermined period by the control of the control unit, the first-Nth address storage unit 10-14, the tone selector 16, the latch unit 24, and the output unit. The timing control unit 32 performs timing control on the control unit 30.

제3도는 상기 제2도중 제1어드레스 저장부(10)의 상세블럭구성도로서, 하나의 톤에 대한 서로 다른 제1,제2주파수에 대응하여 서로 다른 값으로 설정된 제1,제2점프데이타를 저장하고 있는 제1,제2점프 레지스터(34,38)와, 상기 제1,제2주파수에 대한 바로 이전의 톤어드레스를 각각 제1,제2톤어드레스로서 저장하는 제1,제2어드레스 레지스터(36,40)와, 상기 타이밍제어부(32)의 타이밍제어에 의해 해당하는 타임슬롯에서 처음 반주기동안에는 상기 제1점프데이타와 제1톤어드레스를 선택출력하고 다음 반주기동안에는 상기 제2점프데이타와 제2톤어드레스를 선택출력하는 주파수 선택부(42)로 구성한다.3 is a detailed block diagram of the first address storage unit 10 of the second diagram. First and second jump data set to different values corresponding to different first and second frequencies for one tone are shown in FIG. The first and second jump registers 34 and 38 storing the first and second address registers respectively storing first and second tone addresses of the first and second frequencies as first and second tone addresses, respectively. The first jump data and the first tone address are selectively outputted during the first half period in the corresponding time slots by the registers 36 and 40 and the timing control of the timing controller 32, and the second jump data and the second jump data during the next half period. And a frequency selector 42 for selectively outputting the second tone address.

제4도는 상기 제2도 및 제3도의 각 부분의 동작파형도이다.4 is an operational waveform diagram of each part of FIGS. 2 and 3.

제5도는 본 발명의 톤데이타 발생의 설명도이다.5 is an explanatory diagram of tone data generation of the present invention.

이하 본 발명에 따른 제2도 및 제3도의 동작예를 제4도의 동작파형도를 참조하여 상세히 설명한다.An operation example of FIGS. 2 and 3 according to the present invention will be described in detail with reference to the operation waveform diagram of FIG.

우선 본 발명은 제2도의 256바이트의 롬(20)으로 하나의 톤에 대한 제1,제2주파수별 점프데이타와 톤어드레스를 저장하기 위한 제3도와 같은 제1,제2점프 레지스터(34,36)와 제1,제2어드레스 레지스터(36,40)가 각각 1개씩 2개가 필요하다. 만약 톤 소오스가 N개라면 해당 어드레스 저장부분이 N개 존재하여야 하므로 톤선택부(16)로서 제어한다.First, according to the present invention, the first and second jump registers 34 as shown in FIG. 3 for storing the first and second frequency-specific jump data and tone addresses for one tone in the 256-byte ROM 20 of FIG. 36) and two first and second address registers 36 and 40 are required. If the number of tone sources is N, there are N corresponding address storage portions, and thus, the tone selection unit 16 is controlled.

또한 톤이 발생되기 위해서는 먼저 8㎑의 한 타임 슬롯 전에 롬(20)에 저장되어 있는 8비트 비선형 PCM데이타를 독출하여 선형으로 변환한다. 이때 해당 타임슬롯의 반주기 동안의 처음 주파수 값은 제1어드레스 레지스터(36)에 저장을 한 후, 다음 타임 슬롯 반주기 동안 더 해서 다시 PCM데이타로 변환을 시켜서 톤 데이타를 출력하게 된다. 여기서 톤 소오스가 많아지면 단지 제3도와 같은 어드레스 저장부만을 해당 톤소오스만큼 증가시키고 두 주파수를 더하는 로직은 공통으로 로직 증가 없이 사용이 가능하게 된다.In addition, in order to generate a tone, first, an 8-bit nonlinear PCM data stored in the ROM 20 is read out before a time slot of 8 ms. At this time, the first frequency value during the half period of the corresponding timeslot is stored in the first address register 36, and is then converted into PCM data again during the next time slot half period to output tone data. In this case, as the tone sources increase, only the address storing unit as shown in FIG. 3 increases by the corresponding tone source, and the logic for adding the two frequencies can be used without increasing the logic in common.

또한 타이밍제어부(32)는 교환기의 망동기신호인 제4a도와 같은 프레임 동기신호 FS를 기준으로 항상 출력되어서 제4도와 같은 타이밍 분배 및 제어가 되도록 한다.In addition, the timing controller 32 is always output based on the frame synchronizing signal FS as shown in FIG. 4a, which is a network synchronizer signal of the exchange, so that timing distribution and control as shown in FIG.

제4도는 톤소오스가 4개인 경우의 예를 든 것이다. 즉, 연속된 4개의 타임슬롯내 각기 다른 4가지의 톤이 출력된다고 가정할 때 톤선택부(16)의 선택 신호 SEL2는 2개 즉 SEL21과 SEL22가 필요하게 된다. 또한 제1점프 레지스터(34)와 제1어드레스 레지스터(36)가 하나의 주파수를 발생하고 제2점프 레지스터(38)와 제2어드레스 레지스터(40)가 또 다른 하나의 주파수를 발생하도록 되어 있으므로 주파수 선택부(42)는 일단 S_CLKOO로 선택이 되도록 하고 한 타임 슬롯의 반주기 동안씩 2개 주파수 발생이 가능토록 선택한다. 어드레스 결정부(18)는 가산기로 구성되어 있는 부분으로써 롬(20)에 저장되어 있는 256바이트의 톤 데이타에 대하여 1/4주기의 각 샘플치들이 선택되도록 톤어드레스를 발생한다. 이를 보다 상세히 설명하면 다음과 같다. 일단 하나의 주파수 파형에 대해 1/4주기의 샘플치를 256개로 해서 저장한 후에 상호 대칭되도록 출력하도록 한다. 여기서 샘플수 256개는 주파수값과 점프값에 따라 바뀐다. 톤데이타의 저장과 리드시 대응값은 제5도와 같이 된다.4 shows an example of four ton sources. That is, assuming that four different tones in four consecutive time slots are output, two selection signals SEL2 of the tone selector 16 are required, that is, SEL21 and SEL22. The first jump register 34 and the first address register 36 generate one frequency, and the second jump register 38 and the second address register 40 generate another frequency. The selector 42 selects S_CLKOO once, and selects two frequencies for each half period of one time slot. The address determining unit 18, which is composed of an adder, generates a tone address so that each sample value of a quarter period is selected for the 256-byte tone data stored in the ROM 20. This will be described in more detail as follows. First, 256 samples of 1/4 cycles are stored for one frequency waveform, and then output symmetrically. Here, 256 samples change depending on the frequency value and the jump value. The corresponding values at the time of storing and reading the tone data are shown in FIG.

즉, 일단 선택된 주파수에 의해서 출력되는 위상이 P II 영역이면 이는 바로 어드레스 결정부(18)에서 255를 뺀 후 1의 보수(1's complement)를 취하도록 해주면 된다. 그리고 P III 영역으로 어드레스가 맵핑이 되어야 하는 경우엔 511를 뺀후 부호만 바꾸어 주면 되고 P IV 영역인 경우엔 1의 부수까지 취한다.That is, once the phase output by the selected frequency is the P II region, the address determination unit 18 may subtract 255 and take a 1's complement. If the address should be mapped to the P III area, subtract 511 and change only the sign.

또한 롬(20)에서 리드한 톤데이타는 그대로 합성이 불가능하므로 우선 선형변환부(20)에서 선형으로 변환한 후 1차로 래치부(24)에 저장을 하며 다음 주파수값과 가산부(26)에서 가산한다. 상기와 같이 가산하여 듀얼톤으로 합성한 톤데이타는 다시 PCM변환부(28)로서 PCM데이타로 변환을 시켜서 출력한다.In addition, since the tone data read from the ROM 20 cannot be synthesized as it is, the linear conversion unit 20 first converts the linear data into a linear structure, and then stores the data in the latch unit 24 first, and then in the next frequency value and the adder 26. Add. The tone data added as described above and synthesized into dual tones is converted into PCM data by the PCM conversion unit 28 and outputted.

한편 톤데이타를 만들어 롬(20)에 미리 저장하는 것을 예를들어 설명하면 다음과 같다.In the meantime, the tone data is created and stored in the ROM 20 in advance as an example.

먼저 반주기인 π를 32768로 셋팅을 한 후 샘플링 주파수가 8㎑인 경우엔 한 주기에 한 번씩 데이타 출력되게 하는 것을 같은 위치로 기준을 잡는다. 이때 따라 1/4주기내에서 256샘플을 갖는 것을 기준으로 한다면, 각 샘플치는 하기(1)식으로 결정되고, 하기 (2)식과 같은 위상스텝θ를 가지게 된다.First, set π, which is half period, to 32768. If the sampling frequency is 8 는다, set the same position to make the data output once per period. In this case, based on having 256 samples within a quarter period, each sample value is determined by the following Equation (1), and has a phase step θ as shown in the following Equation (2).

상기 (1)~(2)식에 의해 각 샘플치를 구하면 하기 표 1과 같이 된다.When each sample value is calculated | required by said Formula (1)-(2), it becomes like following Table 1.

따라서 상기 표 1과 같은 256개의 샘플치를 톤데이타로서 롬(20)에 저장하는 것이다. 그러므로 예를들어 340㎐의 톤을 발생시키고자 할 경우에 점프데이타는 다음과 같이 설정한다. 먼저 이때 점프값은 하기 3식과 같이 된다.Therefore, 256 sample values as shown in Table 1 are stored in the ROM 20 as tone data. So, for example, if you want to generate tone of 340㎐, jump data is set as follows. First, the jump value is as shown in Equation 3 below.

이에 따라 상기 3식에 의거하여 점프데이타를 43으로 설정하면 롬(20)에서는 0번째 샘플치→43번째 샘플치→86번째 샘플치→, ... 등이 출력되게 된다.Accordingly, when the jump data is set to 43 based on the above three equations, the ROM 20 outputs the 0 th sample value → 43 th sample value → 86 th sample value →,.

상술한 바와 같이 본 발명은 하나의 톤 소오스만을 사용하는 로직회로로서 각종 톤을 발생함으로써 톤데이타를 저장하기 위한 메모리용량을 최소화하여 집적화가 용이하고 가격을 절감시킬 수 있을 뿐만아니라 톤의 명세가 달라져도 톤 소오스를 변경하지 않아도 되는 잇점이 있다.As described above, the present invention is a logic circuit using only one tone source, and generates various tones, thereby minimizing memory capacity for storing tone data, making it easy to integrate and reducing costs, and even changing specifications of tones. There is an advantage to not having to change the tone source.

Claims

In the tone generating apparatus, a plurality of tones and jump data set to different values corresponding to each of the first and second frequencies of the tones and the previous tone address for the corresponding tone are stored, and are stored in a predetermined timing control. A plurality of address storage means for outputting jump data and tone addresses for each tone by means of a predetermined timing control, and the jump data and tone address pairs are sequentially selected corresponding to the time slots assigned to each tone by a predetermined timing control. Storing tone data having a plurality of sample values that are PCM-converted for one frequency waveform, and storing the tone address determining means for determining and outputting the tone address according to the selected tone addresses and jump data. Tone data storage means for outputting tone data of a storage area corresponding to the tone address; Tone generation comprising: synthesizing means for synthesizing tone data output for each of two frequencies to generate dual tones, and timing control means for timing control of the address storing means, tone selection means, and synthesizing means; Device.

The apparatus of claim 1, further comprising: first and second jumps storing first and second jump data set to different values corresponding to different first and second frequencies of the tone corresponding to the address storing means. Registers, first and second address registers for storing the tone addresses immediately before the first and second frequencies as first and second tone addresses, respectively, and corresponding tones by timing control of the timing control means. And a frequency selecting means for selectively outputting the first jump data and the first tone address during the first half period in the timeslot of the second slot, and selectively outputting the second jump data and the second tone address during the next half period. Device.

The linear conversion unit 22 according to claim 2, wherein the synthesizing means linearly converts the output tone data, a latch unit 24 for latching the output of the linear conversion unit 22, and the linear conversion unit. And an adder (26) for adding the output of (22) and data latched to the latch section (24), and a PCM converter (28) for PCM converting the added data.

4. The tone generating apparatus according to claim 3, further comprising an output controller (30) for outputting the output of the PCM converter (28) to the tone stream highway only for a predetermined period by the control of the timing control means. .

A tone generating apparatus comprising: first and second jump registers storing first and second jump data set to different values corresponding to different first and second frequencies for a tone, and the first The first and second address registers for storing the tone address immediately before the second frequency as the first and second tone addresses, respectively, and during the first half period in the corresponding timeslot by timing control of the timing control means. A frequency selecting means for selectively outputting the first jump data and the first tone address and selectively outputting the second jump data and the second tone address during the next half period, and a tone address according to the selected tone addresses and jump data. A tone address determining means for determining and outputting the tone address; and tone data having a plurality of sample values PCM-converted for one frequency waveform. A tone data storage means for outputting tone data of a storage area corresponding to the frequency difference; synthesizing means for synthesizing the tone data output for each of the first and second frequencies to generate dual tones; And a timing control means for timing control on the synthesizing means.

The linear conversion unit 22 according to claim 5, wherein the synthesizing means linearly converts the output tone data, a latch unit 24 for latching the output of the linear conversion unit 22, and the linear conversion unit. And an adder (26) for adding the output of (22) and data latched to the latch section (24), and a PCM converter (28) for PCM converting the added data.

7. The tone generating apparatus as claimed in claim 6, further comprising an output controller (30) for outputting the output of the PCM converter (28) to the tone stream highway only for a predetermined period by the control of the timing control means. .