JPWO2020055571A5 - - Google Patents
Download PDFInfo
- Publication number
- JPWO2020055571A5 JPWO2020055571A5 JP2021513335A JP2021513335A JPWO2020055571A5 JP WO2020055571 A5 JPWO2020055571 A5 JP WO2020055571A5 JP 2021513335 A JP2021513335 A JP 2021513335A JP 2021513335 A JP2021513335 A JP 2021513335A JP WO2020055571 A5 JPWO2020055571 A5 JP WO2020055571A5
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- semiconductor substrate
- pad
- slurry
- polishing pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
(関連出願の相互参照)
本願は、2018年9月10日に出願された米国仮特許出願第62/729,134号の優先権の利益を主張する。当該米国仮特許出願の開示内容は、全ての関連性および一貫性のため(for all relevant and consistent purposes)参照により本明細書中に組み込まれる。
(Cross reference to related applications)
This application claims the priority benefit of US Provisional Patent Application No. 62/729,134, filed September 10, 2018. The disclosure of that US provisional patent application is incorporated herein by reference for all relevant and consistent purposes.
(開示の分野)
本開示の分野は、半導体基板を研磨するための方法に関する。特に、本開示の分野は、研磨パッドにおけるパッド-パッド変動(またはパッド間の変動、ズレもしくはバラツキ、pad-to-pad variance)に基づいて仕上げ研磨シーケンス(finish polishing sequence)を調整することを伴う半導体基板の研磨方法に関する。
(Field of Disclosure)
The field of the present disclosure relates to methods for polishing semiconductor substrates. In particular, the field of the present disclosure involves adjusting the finish polishing sequence based on pad-to-pad variation (or pad-to-pad variation, offset or variance, pad-to-pad variance) in the polishing pad. The present invention relates to a method for polishing a semiconductor substrate.
(背景)
半導体ウエハは、電気回路が印刷されている集積回路(IC)チップの製造でよく用いられている。まずウエハの表面に電気回路が微細な形態で印刷され、次いで、回路チップへとウエハが分割される。かかる微細な電気回路では、ウエハの全面に亘って電気回路が適切に印刷されることを確実ならしめるべく、各ウエハの表側面および裏側面が極めてフラットで平行であることが求められる。このため、グラインド・プロセスや研磨プロセスがよく用いられており、インゴットからウエハがカットされた後で当該ウエハの表側面および裏側面の平坦度および平行度の向上が図られている。電子ビームのリソグラフィ・プロセスまたはフォトリソグラフィ・プロセスによりウエハ上に微細化された電気回路をプリントするための調整としてウエハ研磨を行うに際しては、特に良好な仕上げが求められる。微細化された電気回路が印刷されることになるウエハ表面は、フラットであるべきである。
(background)
Semiconductor wafers are commonly used in the manufacture of integrated circuit (IC) chips on which electrical circuits are printed. Electrical circuits are first printed in microscopic form on the surface of the wafer, and then the wafer is divided into circuit chips. Such fine electrical circuits require that the front and back sides of each wafer be extremely flat and parallel to ensure that the electrical circuits are properly printed across the entire surface of the wafer. For this reason, grinding and polishing processes are often used to improve the flatness and parallelism of the front and back sides of the wafer after the wafer is cut from the ingot. A particularly good finish is required when wafer polishing is performed in preparation for printing miniaturized electrical circuits on the wafer by e-beam lithographic or photolithographic processes. The wafer surface on which the miniaturized electrical circuits are to be printed should be flat.
研磨プロセスでは、半導体ウエハのプロファイルに変化がもたされ得、エッジ近傍で機械的および/または化学的な力が不均一に分布することに起因し、当該構造物のエッジ近傍で変化がもたらされ得る。例えば、構造物の周縁エッジでは厚さプロファイルが減じられることがあり、即ち、“エッジ・ロールオフ”(edge roll-off)が観察され得る。エッジ・ロールオフによって、デバイス製造に利用できるウエハの部分が減じられてしまう。エッジ・ロールオフは、米国特許公報第2017/0178890号で開示されるような動的制御法を通じて制御され得るものの、研磨パッド間のバラツキ(または変動)は、研磨される基板のエッジ・ロールオフについて差を引き起こし得る。かかるバラツキは、製造プロセス内で許容公差(allowed tolerances)からもたらされ得るものであり、パッドの圧縮性および/または厚さのバラツキに起因して生じ得たりする。 Polishing processes can introduce changes in the profile of a semiconductor wafer, causing variations near the edges of the structures due to uneven distribution of mechanical and/or chemical forces near the edges. can be For example, the thickness profile may be reduced at the peripheral edges of the structure, ie, an "edge roll-off" may be observed. Edge roll-off reduces the portion of the wafer available for device fabrication. Although edge roll-off can be controlled through dynamic control methods such as those disclosed in U.S. Patent Publication No. 2017/0178890, variations (or variations) between polishing pads can affect the edge roll-off of the substrate being polished. can cause a difference in Such variations may result from allowed tolerances within the manufacturing process and may arise due to pad compressibility and/or thickness variations.
パッド-パッド変動に起因し得るエッジ・ロールオフの変化をオフセット(又は相殺、offset)しながらエッジ・ロールオフを最小限にすると共に、基板平坦度および/または表面粗さを改善する半導体基板の研磨方法にニーズがある。 A semiconductor substrate that minimizes edge roll-off while offsetting variations in edge roll-off that may be due to pad-to-pad variation and that improves substrate flatness and/or surface roughness. There is a need for a polishing method.
本セクションは、本願明細書で記載されている及び/又はクレームで規定されている本開示の種々の要旨(または側面)に関連し得る種々の技術的な側面を読み手に紹介することを意図している。ここで説明されている事項は、読み手に背景情報を与えるのに役立つものと考えられ、本開示の種々の側面のより良い理解に資すると考えられる。したがって、かかる説明は、その観点で読まれるものであり、従来技術として認めるものとしては説明していないと理解されたい。 This section is intended to introduce the reader to various technical aspects that may be related to various subject matter (or aspects) of the disclosure described and/or claimed herein. ing. The material discussed herein is believed to be useful in providing background information to the reader and is believed to aid in a better understanding of various aspects of the present disclosure. Accordingly, such discussion should be read in that light and should not be understood as being admitted as prior art.
発明の要旨
本開示の1つの要旨は、半導体基板(複数の半導体基板)を研磨(polish)するための方法を対象としている。各々の基板は、表側面、およびその表側面と略平行(または概ね平行、parallel)な裏側面を有している。第1半導体基板の表側面を研磨パッドに接触させる。研磨スラリーは研磨パッドに供給され、第1半導体基板の表側面を研磨し、研磨された第1半導体基板がもたらされる。第1半導体基板のエッジ・ロールオフが測定される。第2半導体基板の表側面を研磨パッドに接触させる。研磨スラリーが研磨パッドに供給され、第2半導体基板の表側面が研磨される。第2半導体基板を研磨パッドに接触させる間において(又は第2半導体基板が研磨パッドに接する間で、もしくは、第2半導体基板を研磨パッドに接触させつつ)研磨パッドに供給される研磨スラリーの量は、第1半導体基板の測定されたエッジ・ロールオフに少なくとも一部基づき(または少なくとも部分的に基づいて)制御される。
SUMMARY OF THE INVENTION One subject of the present disclosure is directed to a method for polishing a semiconductor substrate(s). Each substrate has a front side and a back side substantially parallel to the front side. The front surface of the first semiconductor substrate is brought into contact with the polishing pad. A polishing slurry is supplied to the polishing pad to polish the front surface of the first semiconductor substrate, resulting in a polished first semiconductor substrate. Edge roll-off of the first semiconductor substrate is measured. The front surface of the second semiconductor substrate is brought into contact with the polishing pad. A polishing slurry is supplied to the polishing pad to polish the front surface of the second semiconductor substrate. The amount of polishing slurry supplied to the polishing pad while the second semiconductor substrate is in contact with the polishing pad (or while the second semiconductor substrate is in contact with the polishing pad, or while the second semiconductor substrate is in contact with the polishing pad) is controlled based at least in part (or at least in part) on the measured edge roll-off of the first semiconductor substrate.
本開示の別の要旨は、半導体基板(複数の半導体基板)を仕上げ研磨(finish-polish)するための方法を対象としている。各々の基板は、表側面、およびその表側面と略平行(または概ね平行)な裏側面を有している。研磨パッドのライフタイム(または寿命もしくは耐用期間、lifetime)が決定される。半導体基板の表側面のみを研磨パッドに接触させる。研磨スラリーが研磨パッドに供給され、半導体基板の表側面を研磨し、研磨された半導体基板がもたらされる。半導体基板を研磨パッドに接触させる間において(又は半導体基板が研磨パッドに接する間で、もしくは、半導体基板を研磨パッドに接触させつつ)研磨パッドに供給される研磨スラリーの量は、研磨パッドのライフタイムに少なくとも一部基づき(または少なくとも部分的に基づいて)制御される。 Another aspect of the present disclosure is directed to a method for finish-polishing a semiconductor substrate(s). Each substrate has a front side and a back side substantially parallel (or substantially parallel) to the front side. The lifetime of the polishing pad is determined. Only the front surface of the semiconductor substrate is brought into contact with the polishing pad. A polishing slurry is supplied to the polishing pad to polish the front surface of the semiconductor substrate, resulting in a polished semiconductor substrate. The amount of polishing slurry supplied to the polishing pad while the semiconductor substrate is in contact with the polishing pad (or while the semiconductor substrate is in contact with the polishing pad, or while the semiconductor substrate is in contact with the polishing pad) determines the life of the polishing pad. controlled at least in part (or at least in part) based on time;
本開示の上述の態様に関連して言及される特徴について種々の変更・改良版が考えられる。更なる特徴もまた、本開示の上述の態様に対して組み込まれ得る。このような変更・改良事項および付加的な特徴は、個々に存在してよく、あるいは、組合せとして存在してもよい。例えば、本開示の例示されたいずれの態様に係る以下で説明する種々の特徴は、本開示の上述の要旨のいずれにも組み込むことができ、特に単独で組み込んでも、あるいは、組合せて組み込んでもよい。 Various modifications and improvements are conceivable for the features noted in connection with the above aspects of the disclosure. Additional features may also be incorporated for the above-described aspects of the disclosure. Such modifications, improvements and additional features may exist individually or in any combination. For example, the various features described below in accordance with any illustrated aspect of the disclosure may be incorporated in any of the above-described aspects of the disclosure, particularly alone or in combination. .
全ての図面を通して、対応する参照番号は対応する部分/パーツを示している。 Corresponding reference numbers indicate corresponding parts/parts throughout the drawings.
本開示の提供は、複数の半導体基板を研磨(またはポリッシングする、polish/polishing)ための方法に関する。適当な基板(本明細書では「ウエハ」または「構造物」とも称され得る)には、チョクラルスキー法で形成されたインゴットからウエハをスライスして得られる基板を含む単結晶シリコン基板が含まれる。各々の基板は、中心軸(central axis)、表側面(front surface)、およびその表側面と略平行な裏側面(back surface)を含んでいる。表側面と裏側面とは、中心軸に対して略垂直となっている。周縁エッジは表側面と裏側面とを繋いでおり、半径が中心軸から周縁エッジへと延びている。本開示の方法に従って研磨される構造物は、当業者による使用に適当ないずれの直径を有してよく、例えば、200mm直径、300mm直径であってよく、あるいは、300mmよりも大きい直径、さらには、450mmよりも大きい直径を有するウエハであってよい。 The present disclosure provides a method for polishing/polishing a plurality of semiconductor substrates. Suitable substrates (which may also be referred to herein as "wafers" or "structures") include monocrystalline silicon substrates, including substrates obtained by slicing wafers from ingots formed by the Czochralski method. be Each substrate includes a central axis, a front surface, and a back surface generally parallel to the front surface. The front side surface and the back side surface are substantially perpendicular to the central axis. A peripheral edge joins the front and back sides, and a radius extends from the central axis to the peripheral edge. Structures polished according to the methods of the present disclosure may have any diameter suitable for use by those skilled in the art, such as 200 mm diameter, 300 mm diameter, or greater than 300 mm diameter, or even , a wafer having a diameter greater than 450 mm.
本開示の1またはそれよりも多い態様において、半導体基板は、研磨(例えば仕上げ研磨)され、研磨された半導体基板が、エッジ・ロールオフの決定(determine)のために分析に付される。エッジ・ロールオフは、パッドにおけるパッド間変動(即ち、同じタイプのパッドの平均ロールオフからのズレ(または偏差))を決定するのに用いられる。研磨プロセスは、測定されたエッジ・ロールオフに少なくとも一部基づいて調整されてよい。幾つかの態様において、複数の半導体構造物のバッチが研磨され、ウエハのバッチについて測定されたエッジ・ロールオフが、研磨シーケンス(または一連の研磨工程もしくは研磨手順、polishing sequence)の調整に使用される。 In one or more aspects of the present disclosure, a semiconductor substrate is polished (eg, finish polished) and the polished semiconductor substrate is subjected to analysis to determine edge roll-off. Edge rolloff is used to determine the pad-to-pad variation in pads (ie, the deviation (or deviation) from the average rolloff for pads of the same type). The polishing process may be adjusted based at least in part on the measured edge rolloff. In some embodiments, batches of semiconductor structures are polished and edge rolloff measured for batches of wafers is used to adjust a polishing sequence. be.
本開示の1またはそれよりも多い態様において、研磨シーケンスに使用される複数のパッドのうちの1つのパッド-パッド変動が決定されるに先立って、1またはそれよりも多い工程で半導体基板を研磨してよい。例えば、幾つかの態様では、構造物の表側面およびオプション的にその裏側面が研磨される(即ち、ダブル・サイド研磨(両面研磨)が行われる)第1研磨工程が実施される。一般的に、研磨は、“粗”研磨(rough polish)であり、ウエハの表面粗さを約3.5Å未満~約2.5Åほどの低い値、さらには約2Åほどの低い値(約1μm×約1μm~約100μm×約100μmのスキャン・サイズで原子間力顕微鏡(AFM)により測定された場合の値)にまで減じる研磨である。本明細書の目的のため、特に他で明記しない限り、表面粗さは、二乗平均平方根(RMS)として表される。粗研磨によって、ウエハの表面から材料が典型的には約1μm~約20μm除去され、より典型的には約5μm~約15μm除去される。 In one or more aspects of the present disclosure, polishing a semiconductor substrate in one or more steps prior to determining the pad-to-pad variation of one of the plurality of pads used in the polishing sequence. You can For example, in some embodiments, a first polishing step is performed in which the front side of the structure and optionally its back side are polished (ie, a double side polishing is performed). Generally, the polish is a "rough" polish, which reduces the surface roughness of the wafer from less than about 3.5 Å to as low as about 2.5 Å, even as low as about 2 Å (about 1 μm x about 1 μm to about 100 μm x about 100 μm as measured by an atomic force microscope (AFM)). For the purposes of this specification, surface roughness is expressed as root mean square (RMS), unless otherwise specified. Rough polishing typically removes from about 1 μm to about 20 μm of material from the surface of the wafer, more typically from about 5 μm to about 15 μm.
粗研磨(および以下で説明する仕上げ研磨)は、例えば化学機械平坦化(CMP)によって達成され得る。CMPは、典型的には、研磨スラリー(abrasive slurry)でウエハの浸漬を行い、及び、ポリマー・パッドによってウエハを研磨することを伴う。化学的作用および機械的作用の組合せを通じて、ウエハの表面が滑らかにされる。典型的には、化学的および熱的な定常状態が得られるまで、及び、ウエハが目標とする形状およびフラットネスを達成するまで、研磨は実施される。Peter Wolters(ドイツ・レンツブルグ)から販売されているダブル・サイド・ポリッシャー(例えばAC2000ポリッシャー)、または、フジコシ(Fujikoshi, 日本・東京)もしくはスピードファム(Speedfam, 日本・神奈川)から販売されているダブル・サイド・ポリッシャーで粗研磨が実施されてよい。シリコン研磨のためのストック除去パッドは、Psiloquest (フロリダ州オーランド)、Dow Chemical Company (ミシガン州ミッドランド)から販売されている。シリカベースのスラリーは、Dow Chemical Company、Cabot(マサチューセッツ州ボストン)、Nalco(イリノイ州ネーパービル)、Bayer MaterialScience(ドイツ・レーバークーゼン)、DA NanoMaterials(アリゾナ州テンペ)およびフジミ(日本キヨソ)から販売されている。 A rough polish (and a final polish, described below) can be accomplished, for example, by chemical mechanical planarization (CMP). CMP typically involves dipping the wafer in an abrasive slurry and polishing the wafer with a polymer pad. Through a combination of chemical and mechanical action, the surface of the wafer is smoothed. Polishing is typically performed until chemical and thermal steady state conditions are obtained and until the wafer achieves the desired shape and flatness. A double sided polisher (e.g. AC2000 polisher) from Peter Wolters, Lenzburg, Germany, or a double sided polisher from Fujikoshi, Tokyo, Japan or Speedfam, Kanagawa, Japan. Rough polishing may be performed with a side polisher. Stock removal pads for silicon polishing are available from Psiloquest (Orlando, Fla.), Dow Chemical Company (Midland, Mich.). Silica-based slurries are available from Dow Chemical Company, Cabot (Boston, MA), Nalco (Naperville, IL), Bayer MaterialScience (Leverkusen, Germany), DA NanoMaterials (Tempe, AZ) and Fujimi (Kyoso Japan). ing.
粗研磨工程は、約50mL/分~約300mL/分(または約75mL/分~約125mL/分)のスラリー流速および約150g/cm2~約700g/cm2のパッド圧力でもって約300秒~約60分行われてよい。しかしながら、本開示の範囲から逸脱することなく、他の研磨時間、パッド圧力およびスラリー流速を採用してもよい。 The rough polishing step is performed for about 300 seconds to about 300 seconds with a slurry flow rate of about 50 mL/min to about 300 mL/min (or about 75 mL/min to about 125 mL/min) and a pad pressure of about 150 g/cm 2 to about 700 g/cm 2 . It may take about 60 minutes. However, other polishing times, pad pressures and slurry flow rates may be employed without departing from the scope of this disclosure.
粗研磨が完了した後、ウエハはリンス(rinse)され乾燥される。付加的に、ウエハはウエット・ベンチ・クリーニング(wet bench cleaning)またはスピン・クリーニング(spin cleaning)に付されてよい。ウエット・ベンチ・クリーニングは、SC-1洗浄溶液(即ち、水酸化アンモニウムおよび過酸化水素)に対してウエハを接触させることを含んでおり、オプション的には高温(例えば、約50℃~約80℃)で、そのようなウエハのSC-1洗浄溶液への接触を行う。スピン・クリーニングは、HF溶液およびオゾン水(またはオゾン化水、ozonated water)との接触を含んでおり、室温で実施されてよい。 After the rough polish is completed, the wafer is rinsed and dried. Additionally, the wafer may be subjected to wet bench cleaning or spin cleaning. Wet bench cleaning involves contacting the wafer with SC-1 cleaning solutions (ie, ammonium hydroxide and hydrogen peroxide), optionally at elevated temperatures (eg, about 50° C. to about 80° C.). ° C.), such wafers are contacted with the SC-1 cleaning solution. Spin cleaning involves contact with an HF solution and ozonated water and may be performed at room temperature.
洗浄後、第2研磨工程が行われてよい。第2研磨工程は、典型的には、“仕上げ”研磨(finish polish)または“鏡面”研磨(mirror polish)であり、そこでは、基板の表側面が、回転台またはプラテンに取り付けられた研磨パッドに接触させられる。仕上げ研磨では、ウエハの表面粗さが約2.0Å未満(約10μm×約10μm~約100μm×約100μmのスキャン・サイズでAFMにより測定された場合の値)にまで減じられる。仕上げ研磨によって、ウエハの表面粗さが約1.5Å未満または1.2Å未満(約10μm×約10μm~約100μm×約100μmのスキャン・サイズ)にまで減じられてもよい。典型的には、仕上げ研磨においては、表面からわずか約0.5μm以下となる分の材料が除去される。 After cleaning, a second polishing step may be performed. The second polishing step is typically a "finish" or "mirror" polish, in which the front side of the substrate is polished with a polishing pad attached to a turntable or platen. is brought into contact with The final polish reduces the surface roughness of the wafer to less than about 2.0 Å (as measured by AFM with a scan size of about 10 μm×about 10 μm to about 100 μm×about 100 μm). The final polish may reduce the surface roughness of the wafer to less than about 1.5 Å or less than 1.2 Å (scan size of about 10 μm×about 10 μm to about 100 μm×about 100 μm). Typically, only about 0.5 μm or less of material is removed from the surface in the final polish.
図1を参照して説明すると、適当な仕上げ研磨装置は、研磨テーブル7に設けられる研磨パッド1を含んでいてよい。基板20の表側面が研磨パッド1と接触するように研磨ヘッド31は、リテーナー25の使用により基板20を保持する。スラリー38は、研磨パッド1に供給される。基板の表側面の研磨のため研磨パッド1に対して相対的に基板20が動かされるように、研磨ヘッド31は高速で振動する。 Referring to FIG. 1, a suitable final polishing apparatus may include a polishing pad 1 mounted on a polishing table 7. FIG. The polishing head 31 holds the substrate 20 through the use of a retainer 25 so that the front surface of the substrate 20 is in contact with the polishing pad 1 . A slurry 38 is supplied to the polishing pad 1 . The polishing head 31 vibrates at a high speed so that the substrate 20 is moved relative to the polishing pad 1 for polishing the front surface of the substrate.
仕上げ研磨のための適当なポリッシャーは、ラプマスターSFT(Lapmaster SFT、例えば、LGP-708、東京・千代田区)から入手できる。適当なパッドとしては、ポリウレタン含浸ポリエチレンパッド、例えばDow Chemical CompanyのSUBAパッドや、スエード・タイプのパッド(ポリウレタンフォーム・パッドとも称される)、例えば、FujimiのSURFINパッド、Ciyoda会社(日本・大阪)のCIEGALパッド、およびDow Chemical CompanyのSPMパッドが挙げられる。 A suitable polisher for final polishing is available from Lapmaster SFT (eg, LGP-708, Chiyoda-ku, Tokyo). Suitable pads include polyurethane impregnated polyethylene pads such as SUBA pads from Dow Chemical Company, suede type pads (also called polyurethane foam pads) such as SURFIN pads from Fujimi, Ciyoda Company (Osaka, Japan). and SPM pads from The Dow Chemical Company.
仕上げ研磨(即ち、仕上げ研磨の第1テーブル)は、少なくとも約60秒間、さらには少なくとも約90秒間、約120秒間または約180秒間行われてよい。トータルのスラリー流速(total slurry flow rate)は約500mL/分~約1000mL/分の範囲(混合物としてのトータル)であってよく、パッド圧力は約60g/cm2~約200g/cm2の範囲であってよい。しかしながら、本開示の範囲から逸脱することなく、他の研磨時間、パッド圧力およびスラリー流速を採用してもよい。 The final polish (ie, the first table of final polishes) may be performed for at least about 60 seconds, or even at least about 90 seconds, about 120 seconds, or about 180 seconds. A total slurry flow rate can range from about 500 mL/min to about 1000 mL/min (total as a mixture), and a pad pressure can range from about 60 g/cm 2 to about 200 g/cm 2 . It's okay. However, other polishing times, pad pressures and slurry flow rates may be employed without departing from the scope of this disclosure.
仕上げ研磨は、幾つかの研磨工程を伴うものであってよい。例えば、仕上げポリッシャーの2またはそれよりも多いテーブルにおいて(即ち、異なる研磨パッドが使用される異なるワークステーションにおいて)幾つかの別個の研磨シーケンスに構造物が付されてもよい。また、あるテーブルで研磨パッドに供給される研磨スラリーは、研磨シーケンスが行われる間において変更・変化されてよい。 Final polishing may involve several polishing steps. For example, structures may be applied to several separate polishing sequences at two or more tables of a finish polisher (ie, at different workstations where different polishing pads are used). Also, the polishing slurry supplied to the polishing pad at a given table may be changed/changed during the polishing sequence.
1つ又はそれよりも多い研磨スラリーが、研磨装置の第1テーブル(即ち、第1研磨パッド)にて種々のシーケンスで研磨パッドに供給されてよい。本開示の態様に従えば、研磨シーケンスにて単独または組合せで用いられ得る適当なスラリーは、シリカ粒子の量を含んで成る第1研磨スラリー、および該第1研磨スラリーよりも低い濃度のシリカ粒子の量を含んで成る第2研磨スラリー、ならびに、アルカリ(即ち、苛性)である第3研磨スラリーを含んでおり、典型的には、シリカ粒子を含んでおらず、脱イオン水である第4研磨スラリーを含んでいない。なお、ここで言及されているような「スラリー」といった用語は、種々の懸濁物および溶液(苛性溶液および脱イオン水など、その中に粒子が存在しない溶液を含む溶液)を示しているところ、液体中に粒子の存在を暗に含んでいることを特に意図していない。 One or more polishing slurries may be applied to the polishing pad in various sequences at the first table (ie, first polishing pad) of the polishing apparatus. According to aspects of the present disclosure, suitable slurries that may be used alone or in combination in a polishing sequence include a first polishing slurry comprising an amount of silica particles and a lower concentration of silica particles than the first polishing slurry. and a third polishing slurry that is alkaline (i.e., caustic) and typically contains no silica particles and a fourth polishing slurry that is deionized water. Contains no abrasive slurry. It should be noted that the term "slurry" as referred to herein refers to various suspensions and solutions, including solutions in which particles are not present, such as caustic solutions and deionized water. , is not specifically intended to imply the presence of particles in the liquid.
第1スラリーおよび第2スラリーのシリカ粒子は、コロイド状シリカ(又はコロイダル・シリカ)であってよく、粒子がポリマーで封入(またはカプセル化、encapsulated)されていてよい。適当な第1シリカ含有研磨スラリーは、Syton-HT50(アリゾナ州テンペのDu Pont Air Products NanoMaterials)およびDVSTS029(ミネソタ州セントポールのNalco Water)である。適当な第2シリカ含有研磨スラリーは、Glanzox-3018(日本・東京のFujimi)およびNP 8020(日本・大阪のNitta Haas)である。 The silica particles of the first slurry and the second slurry may be colloidal silica, and the particles may be encapsulated with a polymer. Suitable first silica-containing polishing slurries are Syton-HT50 (Du Pont Air Products NanoMaterials, Tempe, Ariz.) and DVSTS029 (Nalco Water, St. Paul, Minn.). Suitable second silica-containing polishing slurries are Glanzox-3018 (Fujimi, Tokyo, Japan) and NP 8020 (Nitta Haas, Osaka, Japan).
第1研磨スラリーおよび第2研磨スラリーにおけるシリカ濃度は、第2スラリーにおけるより少ないシリカ粒子を用いて変更されてよい。より典型的には、かかる濃度は、粒子自体でより少ないシリカ(すなわち、より多くのポリマーで封入され、より少ないシリカ)を含むシリカ粒子を用いて変更される。 The silica concentration in the first polishing slurry and the second polishing slurry may be altered using fewer silica particles in the second slurry. More typically, such concentrations are modified using silica particles that contain less silica in the particles themselves (ie, more polymer encapsulated and less silica).
幾つかの態様において、第1研磨スラリーはシリカ粒子の第1セットを含み、第2スラリーはシリカ粒子の第2セットを含んでいる。シリカ粒子の第1セットはX1のシリカ含量を含み、シリカ粒子の第2セットはX2のシリカ含量を含んでおり、X1がX2よりも多くなっている。粒子のシリカ含量は、少なくとも1つのセットの中の粒子をポリマーで個々に封入することによって変えてよく、封入の程度(即ち、ポリマーの厚さ)が2つのセット間で異なるように変えてよい。ポリマーによって、粒子のセットの中でシリカ含量が減じられる。幾つかの態様において、X1と約X2と比(約X2に対するX1の比)は、少なくとも約2:1、または、さらには少なくも約3:1、少なくも約5:1、少なくとも10:1、または、更には少なくとも約15:1である。X1と約X2との間の差(即ち、X1-X2)は、約5重量%、少なくとも約10重量%、少なくとも約25重量%、または、少なくとも約50重量%である。 In some aspects, the first polishing slurry includes a first set of silica particles and the second slurry includes a second set of silica particles. A first set of silica particles has a silica content of X 1 and a second set of silica particles has a silica content of X 2 , where X 1 is greater than X 2 . The silica content of the particles may be varied by individually encapsulating the particles in at least one set with a polymer, such that the degree of encapsulation (i.e., polymer thickness) is different between the two sets. . The polymer reduces the silica content in the set of particles. In some embodiments, the ratio of X 1 to about X 2 (the ratio of X 1 to about X 2 ) is at least about 2:1, or even at least about 3:1, at least about 5:1, At least 10:1, or even at least about 15:1. The difference between X 1 and about X 2 (ie, X 1 -X 2 ) is about 5 weight percent, at least about 10 weight percent, at least about 25 weight percent, or at least about 50 weight percent.
幾つかの態様において、第1研磨スラリーの第1セットにおけるシリカ粒子は、ポリマーで個々に封入またはカプセル化されており、第1セットが、少なくとも約50重量%のシリカ、もしくは、少なくとも約60重量%のシリカ、少なくとも約70重量%のシリカ、または、約50重量%~約95重量%のシリカ、約60重量%~約95重量%のシリカ、もしくは、約70重量%~約90重量%のシリカを含んでいる。 In some aspects, the silica particles in the first set of the first polishing slurry are individually encapsulated or encapsulated with a polymer, and the first set is at least about 50 weight percent silica, or at least about 60 weight percent silica. % silica, at least about 70% silica, or from about 50% to about 95% silica, from about 60% to about 95% silica, or from about 70% to about 90% silica Contains silica.
第2研磨スラリーのシリカ粒子の第2セットもまた、ポリマーで個々に封入またはカプセル化されていてよい。ポリマー封入されたシリカ粒子の第2セットは、約25重量%未満のシリカを含んで成っていてよく、他の態様でいえば、約15重量%未満のシリカ、もしくは約10重量%未満のシリカ、または、約1重量%~約25重量%のシリカ、約1重量%~約15重量%のシリカ、もしくは、約1重量%~約10重量%のシリカを含んでいてよい。 A second set of silica particles of the second polishing slurry may also be individually enclosed or encapsulated with a polymer. The second set of polymer-encapsulated silica particles may comprise less than about 25 wt% silica, in other aspects less than about 15 wt% silica, or less than about 10 wt% silica. Alternatively, from about 1% to about 25% silica, from about 1% to about 15% silica, or from about 1% to about 10% silica.
第3研磨スラリーは、アルカリである。例えば、第3研磨スラリーは、KOH、NaOHまたはNH4塩を含んで成り、典型的には、シリカ粒子を含んでいない。スラリーは、12よりも高いpHを有していてよく、例えば、約13~約14のpHを有していてよい。 The third polishing slurry is alkaline. For example, the third polishing slurry comprises KOH, NaOH or NH4 salts and typically does not contain silica particles. The slurry may have a pH greater than 12, such as from about 13 to about 14.
第1研磨スラリー、第2研磨スラリー、第3研磨スラリーおよび第4研磨スラリーは、種々の研磨シーケンスにおいて、単独で適用又は種々の組合せで適用してよい。例示的なシーケンスにおいて本開示の幾つかの態様では、仕上げポリッシャーの第1テーブルにおける仕上げ研磨は、第1仕上げ研磨工程から始めてよく、この第1仕上げ研磨工程において、シリカを含んで成る第1研磨スラリーとアルカリである第3研磨スラリーとに対して研磨パッドを同時に接触させる。2つのスラリーは、ポリッシャーにおいて組み合わされてよく(すなわち、パッドにおいて個々に(または別個に若しくは分けて)供給されてよく)、あるいは、パッドに供給されるに先立って混合されてもよい。 The first polishing slurry, second polishing slurry, third polishing slurry and fourth polishing slurry may be applied singly or in various combinations in various polishing sequences. In an exemplary sequence, in some aspects of the present disclosure, final polishing on the first table of the final polisher may begin with a first final polishing step, in which a first polishing comprising silica is applied. The polishing pad is simultaneously contacted with the slurry and the alkaline third polishing slurry. The two slurries may be combined in the polisher (ie, fed individually (or separately or separately) in the pad) or mixed prior to being fed to the pad.
第1テーブルの第2仕上げ研磨工程では、第2シリカ含有研磨スラリーおよび第3アルカリ研磨スラリーが研磨パッドに同時に供給される。脱イオン水(または脱イオン化水、deionized water)を含んで成る第4スラリーは、第2工程において、アルカリである第3スラリーに加えて用いてよく、あるいは、アルカリである第3スラリーに代えて用いてもよい。一般的に、第2研磨スラリーは、第1工程で第1研磨スラリーが十分に供給された後でのみパッドに供給される。 In the second final polishing step of the first table, the second silica-containing polishing slurry and the third alkaline polishing slurry are simultaneously supplied to the polishing pad. A fourth slurry comprising deionized water may be used in the second step in addition to or in place of the third alkaline slurry. may be used. Generally, the second polishing slurry is applied to the pad only after the first polishing slurry has been sufficiently applied in the first step.
第1テーブルの第3仕上げ研磨工程では、シリカ粒子を含んで成る第2研磨スラリーおよび/または脱イオン水を含んで成る第4研磨スラリーが、研磨パッドに供給される。一般的には、第3スラリーは、エッチング・ピット(又はエッチピット、etching pit)の形成が防止されるべくアルカリを含んでいない。 In the third final polishing step of the first table, a second polishing slurry comprising silica particles and/or a fourth polishing slurry comprising deionized water are supplied to the polishing pad. Generally, the third slurry does not contain alkali so as to prevent the formation of etching pits.
第1テーブルの研磨シーケンスが完了した後、半導体基板が第2テーブルまたは更に第3テーブルへと移されてよい。第2テーブルおよび第3テーブルは、第1テーブルの研磨パッドと同じ研磨パッド、あるいは、第1テーブルの研磨パッドとは異なる研磨パッドを含んでいてよい。第1スラリーよりも低いシリカ濃度を有する第2研磨スラリーおよび/または脱イオン水を含んで成る第4スラリーが、第2テーブルおよび第3テーブルで使用されてよい。 After the polishing sequence of the first table is completed, the semiconductor substrate may be transferred to the second table or even to the third table. The second and third tables may include polishing pads that are the same as the polishing pads of the first table or that are different from the polishing pads of the first table. A second polishing slurry having a lower silica concentration than the first slurry and/or a fourth slurry comprising deionized water may be used in the second and third tables.
本開示の態様では、研磨(例えば仕上げ研磨)に付された基板、または、複数の基板のバッチは、基板のエッジ・ロールオフを測定することによって分析に付され、それによって、仕上げポリッシャーの研磨シーケンス(例えば第1テーブルのシーケンス)を調整するためにフィードバックされる。研磨された基板は、エッジ・ロールオフ(「ロールオフ量」または単に「ROA」)を決定するために分析に付される。 In aspects of the present disclosure, a substrate, or batch of substrates, that has been subjected to polishing (e.g., a final polish) is subjected to analysis by measuring the edge roll-off of the substrates, thereby determining the polishing of the final polisher. Feedback is provided to adjust the sequence (eg, the sequence of the first table). The polished substrate is subjected to analysis to determine edge roll-off (“roll-off amount” or simply “ROA”).
エッジ・ロールオフは、M.Kimuraらから開示されているような高さデータ・プロファイルを用いて測定されてよい。かかるM.Kimuraらから開示されているような高さデータ・プロファイルは、「シリコンの研磨されたウエハのウエハ・ロールオフの正確な測定のための新たな手法(A New Method for the Precise Measurement of Wafer Roll off of Silicon Polished Wafer)/Jpn. Jo. Appl. Phys.,第38巻の第38頁~39頁/1999年」において開示されており、全ての関連性および一貫性のため、参照することにより本明細書に組み込まれる。一般的に、Kimuraの方法は、工業的に標準化されている。このようなKimuraの方法は、例えばSEMI M69(ロールオフ量ROA(予備的)を用いるウエハのニア・エッジ幾何学を決定するためのプラクティス(Practice for Determining Wafer Near-Edge Geometry using Roll-off Amount)2007年)によって標準化されているところ、これも全ての関連性および一貫性のため、参照することにより本明細書に組み込まれる。最も商業的に利用されているウエハ検査機器は、ROAが算出されるように予めプログラム化されている。例えば、WaferSight解析ハードウエア(カリフォルニア州ミルピタス)を用いたKLA-Tencor Wafer Inspection Systemの使用によってROAが決定されてよい。 The edge roll-off is M.I. It may be measured using a height data profile as disclosed by Kimura et al. Such M. Height data profiles such as those disclosed by Kimura et al. of Silicon Polished Wafer)/Jpn. Jo. Appl. Phys., Vol. incorporated into the specification. In general, Kimura's method has been standardized in the industry. Such Kimura's method is described, for example, in SEMI M69 (Practice for Determining Wafer Near-Edge Geometry using Roll-off Amount). 2007), which is also incorporated herein by reference for all relevance and consistency. Most commercially available wafer inspection equipment is pre-programmed to calculate ROA. For example, ROA may be determined by use of the KLA-Tencor Wafer Inspection System with WaferSight analysis hardware (Milpitas, Calif.).
図2を参照して説明すると、ウエハ20のROAは、ウエハ半径に沿った3つのポイント(P1、P2およびP3)を参照することによって一般的に決定される。参照ラインRは、2つのポイント(P1およびP2)との間でフィッティングされる。第3ポイント(P3)は、ロールオフが常套的に観察されるウエハの周縁エッジ近く(又は近傍)に存在する。ROAは、参照ラインRと第3ポイントP3との間の距離である。参照ラインRは、一次直線ライン(first order linear line)として又は3次多項式(third order polynomial)としてフィッティングされてよい。本開示のために、参照ラインは、特に別途で言及しない限り一次直線ラインとしてフィッティングされてよい。 Referring to FIG. 2, the ROA of wafer 20 is generally determined by referencing three points (P 1 , P 2 and P 3 ) along the wafer radius. A reference line R is fitted between two points (P 1 and P 2 ). A third point (P 3 ) is near (or near) the peripheral edge of the wafer where roll-off is routinely observed. ROA is the distance between the reference line R and the third point P3. The reference line R may be fitted as a first order linear line or as a third order polynomial. For the purposes of this disclosure, reference lines may be fitted as first-order straight lines unless otherwise stated.
この点、ROAは、表側面ROA、裏側面ROAまたは厚さROA(即ち、平均厚さプロファイルを用いるROA)の点で表現され得る。表側面ROAおよび裏側面ROAの測定は、表側面または裏側面それぞれに沿ったP1とP2との間で最もよくフィット(ベスト・フィット)する参照ラインRについてフィッティングすることを伴うものであり、厚さROAは、P1とP2との間の種々のウエハ20の厚さに対して最もよくフィット(ベスト・フィット)するラインについてフィッティングすることを伴う(即ち、厚さROAは表側面と裏側面との双方を考慮する)。 In this regard, the ROA can be expressed in terms of a front side ROA, a back side ROA, or a thickness ROA (ie, an ROA using an average thickness profile). The measurement of the front side ROA and the back side ROA involves fitting a best fit reference line R between P1 and P2 along the front side or back side respectively. , the thickness ROA involves fitting for a best-fit line for various wafer 20 thicknesses between P1 and P2 ( i.e., the thickness ROA is and back side).
3つのポイントのいずれもROA決定のために選択され得るものの、当該技術で用いられる1つの共通の方法(特に300mm基板に対して用いられる方法)は、参照ラインRを形成するために、ウエハの中心軸からウエハ半径の約80%のポイントである第1ポイント、および、ウエハの中心軸からウエハ半径の約93.3%のポイントである第2ポイントの使用を含んでいる。このようなポイントは、300mm直径のウエハについていえば、ウエハの中心軸から約120mmおよび140mmである。中心軸からウエハ半径の約98.7%の第3ポイント(即ち、300mm直径のウエハに対しては中心軸から約148mmの第3ポイント)が使用されてよく、参照ラインと第3ポイントとの間の距離がROAとなり得る。中央軸からウエハ半径の約98.0%のポイント、または、中央軸からウエハ半径の約99.3%のポイントとなる第3ポイント(300mm直径のウエハではそれぞれ約147mmまたは約149mmとなる第3ポイント)を用いてROAが決定されてもよい。 Although any of the three points can be chosen for ROA determination, one common method used in the art (especially the method used for 300 mm substrates) is the This includes using a first point that is approximately 80% of the wafer radius from the central axis and a second point that is approximately 93.3% of the wafer radius from the central axis of the wafer. Such points are approximately 120 mm and 140 mm from the central axis of the wafer for a 300 mm diameter wafer. A third point approximately 98.7% of the wafer radius from the central axis (i.e., a third point approximately 148 mm from the central axis for a 300 mm diameter wafer) may be used, and the distance between the reference line and the third point may be can be the ROA. or a third point about 98.0% of the wafer radius from the central axis, or a third point about 99.3% of the wafer radius from the central axis (a third point of about 147 mm or about 149 mm, respectively, for a 300 mm diameter wafer). point) may be used to determine the ROA.
ROAは、ウエハの幾つかの半径を横切るように測定され平均化されてよい。例えば、ウエハを横切るように角度を成すように離隔する2つ、4つまたは8つの半径に関するROAが測定されて平均化されてよい。例えば、8つの半径のROA(例えば、SEMI M69でいうR-Θ座標系における0°、45°、90°、135°、180°、225°、275°および315°での8つの半径のROA)を平均化することによってROAが測定されてよい。 ROA may be measured and averaged across several radii of the wafer. For example, the ROA for 2, 4 or 8 radii spaced angularly across the wafer may be measured and averaged. For example, 8 radius ROA (e.g. 8 radius ROA at 0°, 45°, 90°, 135°, 180°, 225°, 275° and 315° in the R-Θ coordinate system referred to in SEMI M69) ) may be measured.
上述したように、ROA測定は、表側面プロファイル、裏側面プロファイル、または厚さプロファイルを伴うものであってよい。これについて、本明細書で用いられる「ROA」は、他の特段の説明が付されない限り、ウエハのベスト・フィット厚さプロファイルの使用によって測定されるROA(即ち、表側面ROAというよりもむしろ厚さROA)であって、直線状1次ラインがウエハ半径の80%~93.3%の間で確立され、ウエハの環状エッジ部分での参照ポイントが、半径の98.7%のポイントとなるベスト・フィット厚さプロファイルの使用によって測定されるROAのことを指している。 As noted above, ROA measurements may involve front side profiles, back side profiles, or thickness profiles. In this regard, "ROA" as used herein refers to ROA measured by use of a best-fit thickness profile of the wafer (i.e., thickness rather than front-side ROA) unless otherwise specified. ROA) with a linear primary line established between 80% and 93.3% of the wafer radius, and the reference point at the annular edge portion of the wafer being the point at 98.7% of the radius It refers to ROA measured by using a best-fit thickness profile.
厚さプロファイルに関するROAは、ウエハがその周縁エッジ部分でより厚くなる正の数であってよく、あるいは、ウエハがその周縁エッジ部分にて厚みが小さくなる負の数であってもよいことを理解されたい。この点、(正の数であろうが負の数であろうが)ROA量に関して本明細書で使用される「未満(less than)」といった用語の使用は、ROAが、記載された量から約0までの範囲にあることを示している(例えば、「約-700nm未満」のROAは、約-700nm~約0までの範囲のROAを指しており、「約700nm未満」のROAは、約700nm~約0までの範囲のROAを指している)。さらには、(正の数であろうが負の数であろうが)ROA量に関して「より大きい(greater than)」は、記載された量よりも、ウエハのエッジ部分がウエハの軸となるセンターから更に離れているロールオフ量を含んでいる。 It is understood that the ROA for the thickness profile can be a positive number where the wafer is thicker at its peripheral edge, or a negative number where the wafer is thinner at its peripheral edge. want to be In this regard, the use of terms such as “less than” as used herein with respect to an ROA amount (whether positive or negative) means that the ROA is less than the stated amount. to about 0 (for example, an ROA of "less than about -700 nm" refers to an ROA of about -700 nm to about 0, and an ROA of "less than about 700 nm" refers to ROA ranging from about 700 nm to about 0). Furthermore, "greater than" (whether a positive or negative number) with respect to an ROA quantity means that the edge portion of the wafer is centered around the axis of the wafer, rather than the stated quantity. contains the roll-off amount further away from .
「デルタROA/ERO」(図4および図6参照)の言及は、先行する前のプロセス条件からのROAの変化のことを指している。エッジにおいて“下向き”(またはフォール・オフ、fall-off)が観察される負のROA(例えば、-700nm)に対しては、正のデルタROA/EROが、変化される条件においてエッジ・ロールオフの改善(即ち、エッジが多くの“下向き”を生じないこと)を示しており、負のデルタROA/EROがエッジにおいて付加的な“下向き”があることを示している。エッジにおいて“上向き”(またはアップティク、up-tick)が観察される正のROA(例えば、700nm)に対しては、正のデルタROA/EROが、変化される条件に対してエッジで更なる“上向き”があることを示しており、負のデルタROAが変化される条件に対してエッジで“上向き”がより少ないことを示している。 References to "delta ROA/ERO" (see Figures 4 and 6) refer to the change in ROA from the preceding previous process conditions. For negative ROA (e.g. -700 nm) where a "downward" (or fall-off) is observed at the edge, positive delta ROA/ERO is observed for edge roll-off under varied conditions. (i.e., the edge does not have much "down"), and the negative delta ROA/ERO indicates that there is additional "down" at the edge. For positive ROA (e.g., 700 nm) where an "up-tick" (or up-tick) is observed at the edge, positive delta ROA/ERO is more at the edge for changed conditions. It shows that there is "upwards" and less "upwards" at the edge for conditions where the negative delta ROA is changed.
幾つかの態様では、新たな研磨パッドが設置された後、複数の半導体基板のうちの1またはそれよりも多く(例えば、バッチ(もしくは基板集合体もしくは1群の基板の集合、batch))が分析に付される。研磨された半導体基板のエッジ・ロールオフは、パッド間における変動またはズレ(例えば、「平均」エッジ・ロールオフからの変動(または偏差))を決定するのに用いられる。研磨された半導体基板(本明細書では「第1」半導体基板とも称され得る)または複数の基板(もしくは複数の研磨された基板)のバッチの測定されたエッジ・ロールオフは、引き続いて研磨される基板(本明細書では「第2」半導体基板とも称され得る)のための仕上げポリッシャーの第1テーブルの研磨シーケンスを調整するのに使用される。例えば、研磨パッドに供給される第1研磨スラリーの量は、制御されてよい。幾つかの態様では、第1テーブルにおいて供給される第1研磨スラリー体積および/または第2研磨スラリー体積は、分析に付された基板の測定されたエッジ・ロールオフに基づき制御される。研磨プロセスは、米国特許公報第2017/0178890号に開示された手法の1またはそれよりも多くに従ってエッジ・ロールオフの調整のために制御されてよい(なお、米国特許公報第2017/0178890号は、全ての関連性および一貫性のため、参照することにより本明細書に組み込まれる)。 In some aspects, after a new polishing pad is installed, one or more of the plurality of semiconductor substrates (e.g., a batch (or a collection of substrates or a group of substrates)) are Subject to analysis. The edge roll-off of the polished semiconductor substrate is used to determine pad-to-pad variation or deviation (eg, variation (or deviation) from an "average" edge roll-off). The measured edge rolloff of a polished semiconductor substrate (which may also be referred to herein as a "first" semiconductor substrate) or a batch of substrates (or a plurality of polished substrates) is subsequently polished. used to coordinate the polishing sequence of the first table of the finish polisher for a substrate (which may also be referred to herein as a "second" semiconductor substrate). For example, the amount of first polishing slurry supplied to the polishing pad may be controlled. In some aspects, the first polishing slurry volume and/or the second polishing slurry volume supplied at the first table is controlled based on the measured edge roll-off of the substrate subjected to analysis. The polishing process may be controlled for edge roll-off adjustment according to one or more of the techniques disclosed in U.S. Patent Publication No. 2017/0178890 (note that U.S. Patent Publication No. 2017/0178890 , incorporated herein by reference for all relevance and consistency).
本開示の幾つかの態様では、研磨パッドのパッド-パッド変動を決定するために、第1半導体基板または複数の基板のバッチにおけるエッジ・ロールオフが、第1半導体基板の研磨に使用される研磨パッドと同じタイプの研磨パッドの平均エッジ・ロールオフと比較される。第2半導体基板を研磨パッドに接触させる間(又は第2半導体基板が研磨パッドに接する間)で研磨パッドに供給される研磨スラリー(例えば、第1シリカ含有スラリー)の量は、第1半導体基板の測定されたエッジ・ロールオフと同じタイプの研磨パッドの平均エッジ・ロールオフとの間の差に少なくとも一部基づいてよい。研磨パッドの特定のタイプの平均エッジ・ロールオフは、同じタイプのパッドを用いる先行する前の研磨ラン(または、先行して行われた研磨、previous polishing runs)から決定されてよい。 In some aspects of the present disclosure, edge roll-off in a batch of a first semiconductor substrate or substrates is used to polish a first semiconductor substrate to determine pad-to-pad variation of the polishing pad. The pad is compared to the average edge rolloff of a polishing pad of the same type. The amount of polishing slurry (e.g., first silica-containing slurry) supplied to the polishing pad while the second semiconductor substrate is in contact with the polishing pad (or while the second semiconductor substrate is in contact with the polishing pad) is may be based, at least in part, on the difference between the measured edge rolloff of 1 and the average edge rolloff of polishing pads of the same type. The average edge rolloff for a particular type of polishing pad may be determined from a previous polishing run using the same type of pad.
研磨された第1半導体基板(又は研磨された複数の第1半導体基板)がエッジ・ロールオフの測定によって分析に付され、研磨パッドのパッド-パッド変動が決定される態様において、パッドは、研磨テーブルに設けられる新たなパッドであってよい。半導体基板(または複数の半導体基板)は、(理想的には)新しいパッドによって研磨される第1半導体構造物であってよく、あるいは、新しい研磨パッドによって研磨される第1の5個(もしくは最初の5個)、第1の10個(もしくは最初の10個)、または第1の20個(もしくは最初の20個)の基板のうちの1つであってもよい。新しい研磨装置および/またはパッド・アレンジメント(またはパッド配置)が用いられる態様では、多くのウエハ(例えば、第1(もしくは最初)の50、100または200のウエハ)が安定的な除去が達成されるまで最初に研磨され、その後、上記で言及したように研磨された第1半導体基板(または複数の第1半導体基板)が研磨パッドのパッド-パッド変動を決定するためにエッジ・ロールオフを測定することによって分析に付されてよい。 In embodiments in which a polished first semiconductor substrate (or a plurality of polished first semiconductor substrates) is subjected to analysis by measuring edge roll-off to determine the pad-to-pad variation of the polishing pad, the pad is It may be a new pad provided on the table. The semiconductor substrate (or semiconductor substrates) may (ideally) be the first semiconductor structure to be polished with a new pad, or the first five (or first) to be polished with a new polishing pad. 5), first 10 (or first 10), or first 20 (or first 20) substrates. In aspects where a new polishing apparatus and/or pad arrangement is used, many wafers (e.g., the first (or first) 50, 100 or 200 wafers) achieve stable removal A first semiconductor substrate (or a plurality of first semiconductor substrates) that has been first polished to , and then polished as mentioned above measures the edge roll-off to determine the pad-to-pad variation of the polishing pad. may be subjected to analysis by
幾つかの態様では、複数の基板のバッチは、各基板のエッジ・ロールオフを測定することにより分析に付され、研磨パッド(例えば、新たなパッド)におけるパッド-パッド変動が決定され、研磨プロセスが調整される。バッチは、少なくとも2つ(又は2個)の半導体基板を含んでいてよく、あるいは、他の態様では、少なくとも5個、少なくとも10個、少なくとも15個もしくは少なくとも20個の半導体基板を含んでいてよい。研磨された半導体基板に関して各々の測定されたエッジ・ロールオフは平均化されてよく、第2半導体基板を研磨パッドに接触させる間で研磨パッドに供給される研磨スラリーの量がバッチの平均化されたロールオフ量に少なくとも一部基づいてよい。 In some aspects, a batch of multiple substrates is subjected to analysis by measuring edge roll-off of each substrate, determining pad-to-pad variation in a polishing pad (e.g., a new pad), and performing a polishing process. is adjusted. A batch may include at least two (or two) semiconductor substrates, or in other aspects at least 5, at least 10, at least 15 or at least 20 semiconductor substrates. . Each measured edge rolloff for the polished semiconductor substrate may be averaged, and the amount of polishing slurry supplied to the polishing pad between contacting the second semiconductor substrate with the polishing pad is averaged for the batch. may be based, at least in part, on the amount of roll-off.
幾つかの態様では、「第1テーブルで供給される第2研磨スラリー体積」に対する「第1テーブルで供給される第1研磨スラリー体積」の比が調整される。以下で説明する実施例2および4で示されるように、第2シリカ含有スラリーに対して相対的に供給される第1シリカ含有研磨スラリーの供給量を減じることによって、仕上げ研磨の間で生じるエッジ・ロールオフが減じられる(即ち、エッジにおけるロールオフの存在を示す負のROAがより小さい“負”となる)。分析に付された構造物の測定されたロールオフから予測されるようにエッジ・ロールオフがより大きい(即ち、パッドの製造の間での変動に起因してより大きい)ことが見込まれる場合では、第2シリカ含有スラリーに対して供給される第1シリカ含有研磨スラリーの供給量を減じてよく、それによって、パッド間の変動(pad-to-pad variability)に起因するエッジ・ロールオフの増加がオフセットされてよい。分析に付される構造物の測定されたロールオフから予測されるようにエッジ・ロールオフがより小さい(即ち、パッドの製造の間での変動に起因してより小さい)ことが見込まれる場合では、第2シリカ含有スラリーに対して供給される第1シリカ含有研磨スラリーの供給量を増してよく、それによって、パッド間の変動に起因する増加がオフセットされてよい。 In some aspects, the ratio of the "first abrasive slurry volume supplied at the first table" to the "second abrasive slurry volume supplied at the first table" is adjusted. As shown in Examples 2 and 4 below, by reducing the supply of the first silica-containing polishing slurry relative to the second silica-containing slurry, the edge produced during final polishing • Roll-off is reduced (ie, a negative ROA indicating the presence of roll-off at an edge becomes less "negative"). If the edge roll-off is expected to be larger (i.e., due to pad-to-manufacture variations) as predicted from the measured roll-off of the structures subjected to analysis. , the supply rate of the first silica-containing polishing slurry supplied relative to the second silica-containing slurry may be reduced, thereby increasing edge roll-off due to pad-to-pad variability may be offset. If the edge roll-off is expected to be smaller (i.e., smaller due to pad-to-manufacture variations) as predicted from the measured roll-off of the structures subjected to analysis. , the supply amount of the first silica-containing polishing slurry supplied relative to the second silica-containing slurry may be increased, thereby offsetting the increase due to pad-to-pad variation.
幾つかの態様では、第1シリカ含有スラリーが研磨パッドに供給される時間の長さを変更することによって、および/または、第2シリカ含有スラリーが研磨パッドに供給される時間量を変更することによって、第2スラリーに対する第1スラリーの比が調整される。例えば、第1スラリーおよび第2スラリーがパッドに供給される時間は変更される状態でありながらも第1スラリーおよび第2スラリーが供給されるトータル時間(total time)は一定に維持されてよい。 In some aspects, by varying the length of time that the first silica-containing slurry is applied to the polishing pad and/or varying the amount of time that the second silica-containing slurry is applied to the polishing pad. adjusts the ratio of the first slurry to the second slurry. For example, the total time during which the first and second slurries are supplied may be maintained constant while the time during which the first and second slurries are supplied to the pad is varied.
別法にて、又は第1および第2のシリカ含有研磨スラリーの比の調整に加えて、第1テーブルに追加されるアルカリの第3の研磨スラリーの量(即ち、各研磨工程で第1テーブルにおいて加えられるアルカリの総計)が、分析に付した基板の測定されたエッジ・ロールオフに基づいて調整される。幾つかの態様では、第2シリカ含有研磨スラリーと同時に加えられる第3アルカリ研磨スラリーの量は、エッジ・ロールオフの調整のために制御される。以下で説明する実施例3で示されるように、仕上げポリッシャーの第1テーブルでの実施の間で加えられるアルカリの量を増加させることによって、仕上げ研磨に際して生じるエッジ・ロールオフが減じられる(即ち、エッジにおけるロールオフの存在を示す負のROAがより小さい“負”となる)。仕上げポリッシャーの第1テーブルで供給されるアルカリ研磨スラリーの量は、パッド-パッド変動に起因するロールオフの測定された増加に基づいて増してよく、あるいは、パッド-パッド変動に起因するロールオフの測定された減少に基づいて減じてもよい。 Alternatively, or in addition to adjusting the ratio of the first and second silica-containing polishing slurries, the amount of alkaline third polishing slurry added to the first table (i.e. (total amount of alkali added in ) is adjusted based on the measured edge roll-off of the substrates subjected to analysis. In some aspects, the amount of the third alkaline polishing slurry added simultaneously with the second silica-containing polishing slurry is controlled for edge roll-off adjustment. As shown in Example 3 below, increasing the amount of alkali added during the first table run of the finish polisher reduces the edge roll-off that occurs during the finish polish (i.e. A negative ROA is less "negative" indicating the presence of roll-off at the edge). The amount of alkaline polishing slurry supplied at the first table of the finish polisher may be increased based on the measured increase in roll-off due to pad-to-pad variation, or the amount of roll-off due to pad-to-pad variation. It may be reduced based on the measured reduction.
幾つかの態様では、目標エッジ・ロールオフが決定され、プロセス条件(例えば、シリカ含有第1研磨スラリーの量および/またはアルカリ第3研磨スラリーの量)が、分析した構造物(または複数の構造物)のエッジ・ロールオフからの決定されたパッド-パッド変動に基づいて調整される。エッジ・ロールオフの測定に加えて、フィードバック制御法では、ウエハ・フラットネスなどの他のパラメーターを評価すること、および、ウエハ・フラットネスの許容できない劣化を伴うことなく向上したエッジ・ロールオフが達成され得るよう研磨パラメーターを制御すること、が為されてよい。他のパラメーターは、プロセスの質を確保するため(例えば、エッチング・ピットの存在などを確かめるため)にモニタリングされてよい。 In some aspects, the target edge roll-off is determined and the process conditions (e.g., amount of silica-containing first polishing slurry and/or amount of alkaline third polishing slurry) are adjusted for the analyzed structure (or structures). based on the determined pad-to-pad variation from the edge rolloff of the object). In addition to measuring edge roll-off, the feedback control method evaluates other parameters such as wafer flatness and improves edge roll-off without unacceptable degradation of wafer flatness. may be done to control the polishing parameters to achieve. Other parameters may be monitored to ensure process quality (eg, to verify the presence of etch pits, etc.).
第1半導体基板(または複数の第1半導体基板)のエッジ・ロールオフに基づいて研磨に供給される研磨スラリーの量を制御することに代えて又はそのような制御に加えて、引き続いて使用される研磨スラリーの量が、研磨プロセスに関連する1またはそれによりも多い他のパラメーターに少なくとも一部基づいていてよい。例えば、第2半導体基板を研磨パッドに接触させる間で研磨パッドに供給される研磨スラリーの量は、研磨パッドのライフタイム(または寿命もしくは耐用期間)に少なくとも一部基づいてよい。 subsequently used in lieu of or in addition to controlling the amount of polishing slurry supplied to polishing based on the edge roll-off of the first semiconductor substrate (or first semiconductor substrates); The amount of polishing slurry to be applied may be based at least in part on one or more other parameters associated with the polishing process. For example, the amount of polishing slurry supplied to the polishing pad between contacting the second semiconductor substrate with the polishing pad may be based at least in part on the lifetime of the polishing pad.
パッドのライフタイムは、パッドによって研磨される基板の数、もしくは、パッドが基板研磨に使用される時間に基づいて決定されてよく、または、他の適当な方法(例えば、研磨圧力を乗じた時間の集積・蓄積値)によって決定してよい。ライフタイムは、パッドが典型的に使用される平均ライフタイムに正規化(normalized)されてよく、あるいは、パッド交換後の所定のライフタイムへと正規化されてよい。図8に示されるように、パッドのライフタイムが増すにつれ、エッジ・ロールオフが一般的に増加する。供給される第1シリカ含有研磨スラリーの量を減じることによって、仕上げ研磨にて生じるエッジ・ロールオフが減じられ得ることなり(即ち、エッジにおけるロールオフの存在を示す負のROAがより小さい“負”となり)、パッドの増したライフタイムに起因して増加するエッジ・ロールオフがオフセットされる。別法にて、第3スラリー(即ち、アルカリ・スラリー)の量が調整されてもよい。 The lifetime of the pad may be determined based on the number of substrates polished by the pad, or the time the pad is used to polish substrates, or any other suitable method (e.g., time multiplied by the polishing pressure). may be determined by the accumulation/accumulation value of The lifetime may be normalized to the average lifetime the pad is typically used for, or it may be normalized to a given lifetime after pad replacement. As shown in FIG. 8, edge roll-off generally increases as pad lifetime increases. By reducing the amount of the first silica-containing polishing slurry supplied, the edge roll-off that occurs in the final polish can be reduced (i.e., the negative ROA indicating the presence of roll-off at the edge is less "negative"). ”), offsetting the increased edge roll-off due to the increased lifetime of the pad. Alternatively, the amount of the third slurry (ie alkaline slurry) may be adjusted.
幾つかの態様では、研磨プロセスは、第2半導体ウエハの測定されたフラットネス(または平坦性もしくは平坦度)に少なくとも一部基づいて調整される。図9に示されるように、ドーミング(即ち、ウエハ中心とエッジ・エリアとの厚み差(doming))の増加は、エッジ・ロールオフの増加を引き起こす。かかる増加は、パッドに供給される第1シリカ含有研磨スラリーの量を減じること(例えば、第2シリカ含有スラリーに対する第1シリカ含有研磨スラリーの量を減じること)によってオフセット(または相殺)されてよく、仕上げ研磨において生じるエッジ・ロールオフが減じられてよい。別法にて、アルカリ・スラリーの量が調整されてよい。 In some aspects, the polishing process is adjusted based at least in part on the measured flatness (or flatness or flatness) of the second semiconductor wafer. As shown in FIG. 9, increased doming (ie, doming between wafer center and edge areas) causes increased edge roll-off. Such an increase may be offset (or offset) by reducing the amount of the first silica-containing polishing slurry supplied to the pad (e.g., reducing the amount of the first silica-containing polishing slurry relative to the second silica-containing slurry). , the edge roll-off that occurs in the final polish may be reduced. Alternatively, the amount of alkaline slurry may be adjusted.
研磨基板のための常套的な方法と比べて、本開示の方法は、幾つかの利点を有する。新たな研磨パッドが研磨テーブルに設けられた後で第1半導体基板または複数の基板(または研磨された複数の基板もしくは第1半導体基板)のバッチにおけるエッジ・ロールオフを測定することによって、パッド-パッド変動(pad-to-pad variation of the pad)が決定され得、それによって、研磨プロセスが、引き続いて研磨される基板のため調製されることが可能となる。研磨パッドのための平均の見込みロールオフからのズレ(または偏差)は、シリカを含む研磨スラリーまたはアルカリ研磨スラリーの量を減じる又は増加させることによって、仕上げ研磨シーケンスの間で動的にオフセットされ得る。研磨パッドのライフタイムおよび/または研磨される半導体のフラットネスに起因するエッジ・ロールオフへの影響を考慮して研磨プロセスを調整することは、研磨プロセスをより一貫したロールオフの達成に更に仕向けることが可能となる。このような方法は、(300mm直径のウエハの研磨において典型的となる)構造物の表面から約0.5μm以下の材料が除去される片面研磨プロセスでエッジ・ロールオフを減じるのに特に役立つものとなり得る。 Compared to conventional methods for polishing substrates, the method of the present disclosure has several advantages. By measuring the edge roll-off in a batch of first semiconductor substrates or substrates (or polished substrates or first semiconductor substrates) after a new polishing pad has been placed on the polishing table, the pad- A pad-to-pad variation of the pad can be determined, thereby allowing the polishing process to be prepared for the substrate to be subsequently polished. Deviations (or deviations) from the average expected roll-off for the polishing pad can be dynamically offset during the final polishing sequence by decreasing or increasing the amount of silica-containing or alkaline polishing slurry. . Adjusting the polishing process to account for effects on edge roll-off due to polishing pad lifetime and/or flatness of the semiconductor being polished further drives the polishing process to achieve more consistent roll-off. becomes possible. Such methods are particularly useful for reducing edge roll-off in single-sided polishing processes where less than about 0.5 μm of material is removed from the surface of the structure (which is typical in polishing 300 mm diameter wafers). can be.
本開示のプロセスは、以下の実施例によって更に説明される。尚、かかる実施例は、本開示を制限する観点で捉えられるべきものではない。 The processes of the present disclosure are further illustrated by the following examples. Such examples should not be viewed as limiting the present disclosure.
実施例1:仕上げ研磨における除去プロファイルの第1および第2のシリカ・スラリーの量を変える効果
両面が粗研磨されたウエハが片面ポリッシャーで仕上げ研磨に付された。最終の研磨装置の第1テーブルの第1研磨工程において、シリカ粒子を含んで成る第1研磨スラリー(Syton-HT50)およびアルカリ研磨スラリー(KOH)の量が、研磨パッドに供給された。第2工程では、シリカ粒子を含んで成る第2研磨スラリー(Glanzox-3018とNP 8020との混合物)およびアルカリがテーブルに供給された。第2シリカ含有スラリーは、第1シリカ含有スラリーよりも少ないシリカを含んでいた。第3工程では、第2シリカ含有スラリーおよび脱イオン水がパッドに供給された。
Example 1 : Effect of Varying Amounts of First and Second Silica Slurries on Removal Profile in Final Polishing A double-sided rough-polished wafer was subjected to final polishing with a single-sided polisher. In the first polishing step of the first table of the final polishing apparatus, a first polishing slurry comprising silica particles (Syton-HT50) and an amount of alkaline polishing slurry (KOH) were supplied to the polishing pad. In a second step, a second polishing slurry comprising silica particles (a mixture of Glanzox-3018 and NP 8020) and alkali were fed to the table. The second silica-containing slurry contained less silica than the first silica-containing slurry. In a third step, a second silica-containing slurry and deionized water were supplied to the pad.
ウエハは第2テーブルに移され、引き続いて第3テーブルに移された。第2テーブルおよび第3テーブルの双方において、第2シリカ含有研磨スラリーおよび脱イオン水がパッドに供給された。 The wafer was transferred to the second table, followed by the third table. In both Tables 2 and 3, a second silica-containing polishing slurry and deionized water were supplied to the pads.
第1シリカ含有スラリーおよび第2シリカ含有スラリーの量は、ウエハの幾つかのランのための常套的な研磨方法から変更した。種々のランのための正規化された除去は、第1テーブル、第2テーブルおよび第3テーブルでの処理後に測定した。図3に示すように、付加的な第1スラリーの使用は、エッジにおける除去が増す結果(エッジ・ロールオフの増加)となった。より少ない第1スラリーの使用もまた、ウエハのエッジにおける除去が増す結果となった。しかしながら、除去の変更(すなわち、エッジに向かう除去の変化を示すフィット化されたラインと比べた148mm近くの除去の程度)は、付加的な第1スラリーが使用された場合に大きくなり、第1スラリーが増えるとエッジ・ロールオフが高くなることを示した。付加的な第2スラリーの使用は、ウエハのエッジに向かう除去がより少なくなる結果となり、ロールオフが減じられる結果となった。 The amounts of the first silica-containing slurry and the second silica-containing slurry were varied from the conventional polishing method for several runs of wafers. Normalized removal for various runs was measured after treatment with the first, second and third tables. As shown in FIG. 3, the use of additional first slurry resulted in increased removal at the edges (increased edge roll-off). Using less first slurry also resulted in increased removal at the edge of the wafer. However, the change in removal (i.e., the degree of removal near 148 mm compared to the fitted line showing the change in removal towards the edge) was greater when additional first slurry was used, with the first It was shown that edge roll-off increased with increasing slurry. The use of additional second slurry resulted in less removal towards the edge of the wafer and reduced roll-off.
実施例2:仕上げ研磨における第1シリカ含有スラリーを変える効果
仕上げポリッシャーの第1テーブルで第1シリカ含有研磨のトータル・フローを調整しつつ実施例1の研磨プロセスを実施した。図4は、仕上げ研磨の前後におけるエッジ・ロールオフの変化(148mmにおける測定)を示している(仕上げROA-粗ROA)。図4に示されるように、第1シリカ含有研磨の小さい体積の使用は、エッジ・ロールオフを減らす(即ち、負のROAがより小さい“負”となる)。このような改善は、第1シリカ含有研磨スラリーの付加的な体積とともに減少する。x軸との交差の右側にある体積は、付加的な第1スラリーの使用によって引き起こされるエッジ・ロールオフの増加を示している。
Example 2 Effect of Varying First Silica-Containing Slurry in Final Polishing The polishing process of Example 1 was performed while adjusting the total flow of the first silica-containing polishing at the first table of the final polisher. FIG. 4 shows the change in edge roll-off (measured at 148 mm) before and after finish polishing (finish ROA-coarse ROA). As shown in FIG. 4, using a small volume of the first silica-containing polish reduces edge roll-off (ie, negative ROA becomes less "negative"). Such improvement diminishes with additional volume of the first silica-containing polishing slurry. The volume to the right of the intersection with the x-axis shows the increase in edge roll-off caused by the use of additional first slurry.
図5は、ウエハのためのニア・エッジ・フラットネス(ESFQR)の変化を示している。図5に示されるように、ニア・エッジ・フラットネス(near-edge flatness)は、仕上げポリッシャーの第1テーブルにおける第1シリカ含有研磨スラリーの付加的な体積の使用に伴って劣化(または悪く)なる。 FIG. 5 shows the near edge flatness (ESFQR) variation for a wafer. As shown in FIG. 5, near-edge flatness degrades (or worsens) with the use of additional volumes of the first silica-containing polishing slurry in the first table of the finish polisher. Become.
実施例3:仕上げ研磨におけるアルカリの量を変える効果
実施例1で記載される仕上げプロセスの第1テーブルの第2研磨工程で第2シリカ含有スラリーの量に対するアルカリ量の比を変更した。ウエハのエッジ・ロールオフを仕上げ研磨の後に測定(148mmにおいて測定)した。
Example 3 : Effect of Varying the Amount of Alkali in Final Polishing In the second polishing step of Table 1 of the finishing process described in Example 1, the ratio of the amount of alkali to the amount of the second silica-containing slurry was varied. The wafer edge roll-off was measured (measured at 148 mm) after the final polish.
図6に結果のボックス・プロットを示す。図6に示されるように、20mLの第2シリカ含有スラリー量(最初の5データのポイント)において、エッジ・ロールオフは、アルカリ量の増加と共に改善した。これは、25mLの第2シリカ含有スラリーのデータ・ポイントにおいてもまた見られる。 A box plot of the results is shown in FIG. As shown in FIG. 6, at a second silica-containing slurry volume of 20 mL (first 5 data points), edge roll-off improved with increasing alkali content. This is also seen in the data points for the 25 mL second silica-containing slurry.
実施例4: 仕上げ研磨における除去プロファイルの第1および第2のシリカ・スラリーの時間を変える効果
両面が粗研磨されたウエハが片面ポリッシャーにおいて仕上げ研磨に付された。最終の研磨装置の第1テーブルにおける第1研磨工程では、シリカ粒子を含んで成る第1研磨スラリー(NalcoのDVSTS029)およびアルカリ研磨スラリー(KOH)の量が、研磨パッドに供給された。第2工程では、シリカ粒子を含んで成る第2研磨スラリー(Nitta HaasのNP 8020H)およびアルカリがテーブルに供給された。第2シリカ含有スラリーは、第1シリカ含有スラリーよりも少ないシリカを含んでいた。第1工程および第2工程における相対的なフィード・レート(feed rate)を以下の表1に示す。
Example 4 : Effect of Varying First and Second Silica Slurry Time on Removal Profile in Final Polish Double-sided rough polished wafers were subjected to final polishing in a single-sided polisher. In the first polishing step in the first table of the final polishing apparatus, a first polishing slurry comprising silica particles (DVSTS029 from Nalco) and an amount of alkaline polishing slurry (KOH) were supplied to the polishing pad. In a second step, a second polishing slurry comprising silica particles (NP 8020H from Nitta Haas) and alkali were fed to the table. The second silica-containing slurry contained less silica than the first silica-containing slurry. The relative feed rates for the first and second steps are shown in Table 1 below.
[表1]
表1:第1テーブルの第1工程および第2工程における第1および第2のシリカ・スラリーのフィード・レートならびにアルカリのフィード・レート(X+Y=35秒)
[Table 1]
Table 1: Feed rate of first and second silica slurries and feed rate of alkali (X+Y = 35 seconds) in first and second steps of the first table
第3工程では、第2シリカ含有スラリーおよび脱イオン水がパッドに供給された。 In a third step, a second silica-containing slurry and deionized water were supplied to the pad.
工程1および工程2のトータルの研磨時間は、35秒で一定に維持された。工程1の時間量(「X」)および工程2の時間量(「Y」)は変更され、エッジ・ロールオフの変化が図7に示される。図7に示されるように、第1研磨工程の時間を増やすことは、ロールオフの増加を引き起こした(即ち、負のROAがより大きい“負”となる)。 The total polishing time for steps 1 and 2 was held constant at 35 seconds. The amount of time for step 1 (“X”) and the amount of time for step 2 (“Y”) are varied and the change in edge rolloff is shown in FIG. As shown in FIG. 7, increasing the time of the first polishing step caused an increase in roll-off (ie, the negative ROA became more "negative").
実施例5: パッド・ライフタイムのエッジ・ロールオフへの効果
図8は、パッド・ライフタイムの増加に伴う仕上げ研磨の前後におけるエッジ・ロールオフの変化を示しており、正規化されたライフタイムが示されている。図8から分かるように、エッジ・ロールオフは、パッドのライフタイムが増すにつれて増加する(即ち、より大きな“負”となる)。
Example 5 Effect of Pad Lifetime on Edge Roll-off FIG. 8 shows the change in edge roll-off before and after final polishing with increasing pad lifetime, normalized It is shown. As can be seen from FIG. 8, the edge rolloff increases (ie becomes more "negative") as the lifetime of the pad increases.
実施例6: ウエハ・フラットネスのエッジ・ロールオフへの効果
ウエハのドーミング(即ち、中心とエッジとの間の厚さ変化であり、正のパラメーターではドーム状のウエハの結果となり、負の数字では皿状ウエハの結果となる)を仕上げ研磨の前後に測定し(「デルタ・ドーミング」)、ウエハのエッジ・ロールオフを仕上げ研磨の前後で測定した(「デルタ・ロールオフ」)。図9は、デルタ・ドーミングの変化を関数としたロールオフの変化を示す。図9に示されるように、デルタ・ドーミングの増加は、エッジ・ロールオフが減少する結果となった(即ち、“負”のエッジ・ロールオフがより小さい“負”となる)。
Example 6 Effect of Wafer Flatness on Edge Roll-off Wafer doming (i.e. thickness variation between center and edge, positive parameters result in domed wafers, negative numbers results in a dished wafer) was measured before and after the finish polish ("delta doming"), and the edge roll-off of the wafer was measured before and after the finish polish ("delta roll-off"). FIG. 9 shows the change in roll-off as a function of change in delta doming. As shown in FIG. 9, increased delta doming resulted in decreased edge roll-off (ie, less "negative" edge roll-off of "negative").
本明細書で用いられるように、「約(about)」、「実質的(substantially)」、「本質的(essentially)」および「おおよそ(approximately)」といった用語は、寸法、濃度、温度または他の物理的もしくは化学的な特性または特徴の範囲に関連して用いられる場合、当該特性または特徴の範囲の上限および/または下限に存在し得る変動をカバーすることを意図している(例えば、丸め込み、測定手法または他の統計学的な変動が含まれ得る)。 As used herein, the terms "about," "substantially," "essentially," and "approximately" refer to dimensions, concentrations, temperatures, or other When used in connection with a range of physical or chemical properties or characteristics, it is intended to cover variations that may exist at the upper and/or lower limits of the range for that property or characteristic (e.g., rounding, measurement technique or other statistical variation).
本開示の要素またはその態様について説明される際、「ある(a)」、「ある(an)」、「その(the)」、および「上記(said)」などの冠詞は、1またはそれよりも多い要素を意味することを意図している。「有して成る/含んで成る(comprising)」、「含む(including)」、「含む(containing)」および「有する(having)」などの用語は、包含的なものであることを意味しており、挙げられた要素以外の追加要素も存在し得ることを意味している。特定の方向(例えば、「頂部(top)」、「底または底部(bottom)」、「サイドまたは側(side)」など)を示す用語の使用は、説明の便宜上であって、その要素につき特定の方向を要するものではない。 When describing elements of the disclosure or aspects thereof, articles such as “a,” “an,” “the,” and “said” may be used to refer to one or more is intended to mean many elements. Terms such as "comprising", "including", "containing" and "having" are meant to be inclusive. , meaning that there may be additional elements other than those listed. The use of terms indicating particular orientations (e.g., "top," "bottom," "side," etc.) is for convenience of description and is for the element specific. direction is not required.
本開示の範囲から逸脱することなく、上述した構成および方法について種々の変更を行うことは可能であり、それゆえ、上記説明に含まれ図面に示される全ての事項は、例示的なものとして解され、限定的な意味で解されないことを意図している。 Various changes may be made in the arrangements and methods described above without departing from the scope of the disclosure, and therefore all matter contained in the above description and shown in the drawings should be considered as illustrative. and are not intended to be construed in a limiting sense.
Claims (17)
第1半導体基板の表側面を研磨パッドに接触させること、
研磨スラリーを研磨パッドに供給して、第1半導体基板の表側面を仕上げ研磨として研磨し、研磨された第1半導体基板を生じさせること、
第1半導体基板のエッジ・ロールオフを測定すること、
第2半導体基板の表側面を前記研磨パッドに接触させること、
研磨スラリーを前記研磨パッドに供給して、第2半導体基板の表側面を仕上げ研磨として研磨すること、及び
第1半導体基板の測定されたエッジ・ロールオフに少なくとも一部基づいて、第2半導体基板を前記研磨パッドに接触させる間にて該研磨パッドに供給される研磨スラリーの量を制御すること
を含んで成る、半導体基板の研磨方法。 A method for polishing a plurality of semiconductor substrates each having a front side and a back side substantially parallel to the front side, comprising:
contacting the front surface of the first semiconductor substrate with a polishing pad;
supplying a polishing slurry to a polishing pad to polish the front side surface of the first semiconductor substrate as a final polish to produce a polished first semiconductor substrate;
measuring the edge roll-off of the first semiconductor substrate;
contacting the front surface of the second semiconductor substrate with the polishing pad;
supplying a polishing slurry to the polishing pad to polish a front surface of the second semiconductor substrate as a final polishing ; and based at least in part on the measured edge roll-off of the first semiconductor substrate, the second semiconductor substrate. and controlling the amount of polishing slurry supplied to the polishing pad during contacting said polishing pad with said polishing pad.
複数の半導体基板のバッチの各半導体基板の表側面を研磨パッドに接触させること、
研磨スラリーを研磨パッドに供給して、バッチの複数の半導体基板の各々の表側面を研磨し、研磨された複数の半導体基板のバッチを生じさせること、
バッチの研磨された複数の半導体基板の各々のエッジ・ロールオフを測定すること、及び
研磨された複数の半導体基板のバッチの測定されたエッジ・ロールオフに少なくとも一部基づいて、第2半導体基板を研磨パッドに接触させる間にて研磨パッドに供給される研磨スラリーの量を制御すること、
を含んで成る、請求項1に記載の半導体基板の研磨方法。 The first semiconductor substrate comprises a batch of semiconductor substrates, the method of polishing the semiconductor substrates comprising:
contacting the front surface of each semiconductor substrate of the batch of semiconductor substrates with a polishing pad;
supplying a polishing slurry to a polishing pad to polish the front surface of each of the plurality of semiconductor substrates in the batch to produce a batch of polished plurality of semiconductor substrates;
measuring an edge rolloff of each of the batch of polished semiconductor substrates; and based at least in part on the measured edge rolloff of the batch of polished semiconductor substrates, a second semiconductor substrate. controlling the amount of polishing slurry supplied to the polishing pad while contacting the polishing pad;
2. The method of polishing a semiconductor substrate according to claim 1, comprising:
第2研磨スラリーを第2研磨スラリー体積で研磨パッドへと供給することを更に含んで成り、
第1研磨スラリーは、第2研磨スラリーよりも相対的に高いシリカ濃度を有し、研磨パッドに供給される第1研磨スラリーの量は、第2研磨スラリー体積に対する第1研磨スラリー体積の比が制御されることによって制御される、請求項1~7のいずれかに記載の半導体基板の研磨方法。 The polishing slurry is a first polishing slurry comprising silica, the first polishing slurry being supplied to the polishing pad in a first polishing slurry volume, the method of polishing a semiconductor substrate comprising:
further comprising supplying a second polishing slurry to the polishing pad in a second polishing slurry volume;
The first polishing slurry has a relatively higher silica concentration than the second polishing slurry, and the amount of the first polishing slurry supplied to the polishing pad is such that the ratio of the first polishing slurry volume to the second polishing slurry volume is 8. The method of polishing a semiconductor substrate according to claim 1, wherein the polishing method is controlled by being controlled.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862729134P | 2018-09-10 | 2018-09-10 | |
US62/729,134 | 2018-09-10 | ||
PCT/US2019/047829 WO2020055571A1 (en) | 2018-09-10 | 2019-08-23 | Methods for polishing semiconductor substrates that adjust for pad-to-pad variance |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2021536140A JP2021536140A (en) | 2021-12-23 |
JPWO2020055571A5 true JPWO2020055571A5 (en) | 2022-11-24 |
JP7341223B2 JP7341223B2 (en) | 2023-09-08 |
Family
ID=67841307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021513335A Active JP7341223B2 (en) | 2018-09-10 | 2019-08-23 | Pad - Semiconductor substrate polishing method that adjusts for pad variation |
Country Status (8)
Country | Link |
---|---|
US (1) | US11081359B2 (en) |
EP (1) | EP3849742B1 (en) |
JP (1) | JP7341223B2 (en) |
KR (1) | KR102515998B1 (en) |
CN (2) | CN113165137B (en) |
SG (1) | SG11202102118TA (en) |
TW (1) | TWI802747B (en) |
WO (1) | WO2020055571A1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6635088B2 (en) * | 2017-04-24 | 2020-01-22 | 信越半導体株式会社 | Polishing method of silicon wafer |
JP7420328B2 (en) * | 2021-12-27 | 2024-01-23 | 株式会社レゾナック | Waviness prediction device, waviness prediction method, method and program for processing objects to be polished |
CN115752220A (en) * | 2022-12-09 | 2023-03-07 | 上海超硅半导体股份有限公司 | Silicon wafer edge morphology datamation method |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003529455A (en) * | 2000-03-30 | 2003-10-07 | エムイーエムシー・エレクトロニック・マテリアルズ・ソシエタ・ペル・アチオニ | Wafer polishing method |
TWI268286B (en) | 2000-04-28 | 2006-12-11 | Kao Corp | Roll-off reducing agent |
JP2002273649A (en) | 2001-03-15 | 2002-09-25 | Oki Electric Ind Co Ltd | Grinder having dresser |
CN100380600C (en) * | 2002-03-28 | 2008-04-09 | 信越半导体株式会社 | Double side polishing device for wafer and double side polishing method |
JP3935757B2 (en) * | 2002-03-28 | 2007-06-27 | 信越半導体株式会社 | Wafer double-side polishing apparatus and double-side polishing method |
KR20040056177A (en) | 2002-12-23 | 2004-06-30 | 주식회사 실트론 | A polishing device of silicon wafer |
KR100529434B1 (en) * | 2003-02-04 | 2005-11-17 | 동부아남반도체 주식회사 | Pad conditioner of a polishing apparatus for use in a semiconductor substrate |
DE10324429B4 (en) * | 2003-05-28 | 2010-08-19 | Advanced Micro Devices, Inc., Sunnyvale | Method for operating a chemical-mechanical polishing system by means of a sensor signal of a polishing pad conditioner |
TWI386989B (en) * | 2005-02-25 | 2013-02-21 | Ebara Corp | Polishing apparatus and polishing method |
KR100623189B1 (en) | 2005-05-18 | 2006-09-13 | 삼성전자주식회사 | Apparatus for supplying slurry and apparatus for chemical mechanical polishing having the same |
JP2007053298A (en) | 2005-08-19 | 2007-03-01 | Nitta Haas Inc | Polishing composition |
WO2007055278A1 (en) | 2005-11-11 | 2007-05-18 | Hitachi Chemical Co., Ltd. | Polishing agent for silicon oxide, liquid additive, and method of polishing |
KR20080062020A (en) | 2006-12-28 | 2008-07-03 | 주식회사 하이닉스반도체 | Method for fabricating of semiconductor wafer |
JP5057325B2 (en) | 2007-05-11 | 2012-10-24 | ニッタ・ハース株式会社 | Polishing pad |
JP5275595B2 (en) | 2007-08-29 | 2013-08-28 | 日本化学工業株式会社 | Semiconductor wafer polishing composition and polishing method |
JP5450946B2 (en) | 2007-09-27 | 2014-03-26 | Sumco Techxiv株式会社 | Semiconductor wafer double-side polishing method |
US8192248B2 (en) | 2008-05-30 | 2012-06-05 | Memc Electronic Materials, Inc. | Semiconductor wafer polishing apparatus and method of polishing |
JP5415735B2 (en) | 2008-09-26 | 2014-02-12 | 株式会社荏原製作所 | Dressing method, dressing condition determining method, dressing condition determining program, and polishing apparatus |
DE102009030292B4 (en) * | 2009-06-24 | 2011-12-01 | Siltronic Ag | Method for polishing both sides of a semiconductor wafer |
CN102189469B (en) * | 2010-03-11 | 2013-04-10 | 中芯国际集成电路制造(上海)有限公司 | Method for dynamically adjusting time limit of chemically-mechanical polishing |
TWI548483B (en) | 2011-07-19 | 2016-09-11 | 荏原製作所股份有限公司 | Polishing device and method |
SG2014009229A (en) | 2011-09-01 | 2014-04-28 | Shinetsu Handotai Kk | Method for polishing silicon wafer and polishing agent |
US20140015107A1 (en) * | 2012-07-12 | 2014-01-16 | Macronix International Co., Ltd. | Method to improve within wafer uniformity of cmp process |
DE102013201663B4 (en) | 2012-12-04 | 2020-04-23 | Siltronic Ag | Process for polishing a semiconductor wafer |
US9193025B2 (en) | 2013-03-13 | 2015-11-24 | Sunedison Semiconductor Limited (Uen201334164H) | Single side polishing using shape matching |
CN105081957A (en) * | 2014-05-14 | 2015-11-25 | 和舰科技(苏州)有限公司 | Chemical mechanical polishing method for wafer planarization production |
US9566687B2 (en) | 2014-10-13 | 2017-02-14 | Sunedison Semiconductor Limited (Uen201334164H) | Center flex single side polishing head having recess and cap |
US10128146B2 (en) * | 2015-08-20 | 2018-11-13 | Globalwafers Co., Ltd. | Semiconductor substrate polishing methods and slurries and methods for manufacturing silicon on insulator structures |
JP6406238B2 (en) * | 2015-12-18 | 2018-10-17 | 株式会社Sumco | Wafer polishing method and polishing apparatus |
US10600634B2 (en) * | 2015-12-21 | 2020-03-24 | Globalwafers Co., Ltd. | Semiconductor substrate polishing methods with dynamic control |
JP6794275B2 (en) | 2017-01-17 | 2020-12-02 | 株式会社荏原製作所 | Polishing method |
WO2019099541A1 (en) * | 2017-11-16 | 2019-05-23 | Applied Materials, Inc. | Predictive filter for polishing pad wear rate monitoring |
-
2019
- 2019-08-22 US US16/548,429 patent/US11081359B2/en active Active
- 2019-08-23 KR KR1020217010352A patent/KR102515998B1/en active IP Right Grant
- 2019-08-23 CN CN201980068792.7A patent/CN113165137B/en active Active
- 2019-08-23 SG SG11202102118TA patent/SG11202102118TA/en unknown
- 2019-08-23 CN CN202210527011.XA patent/CN114734373A/en active Pending
- 2019-08-23 EP EP19762673.2A patent/EP3849742B1/en active Active
- 2019-08-23 JP JP2021513335A patent/JP7341223B2/en active Active
- 2019-08-23 WO PCT/US2019/047829 patent/WO2020055571A1/en unknown
- 2019-09-03 TW TW108131742A patent/TWI802747B/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5557506B2 (en) | Polishing both sides of a semiconductor wafer | |
US7332437B2 (en) | Method for processing semiconductor wafer and semiconductor wafer | |
US6451696B1 (en) | Method for reclaiming wafer substrate and polishing solution compositions therefor | |
US7648890B2 (en) | Process for producing silicon wafer | |
CN101927447B (en) | Method of the double sided polishing of a semiconductor wafer | |
JP2004507085A (en) | Method and apparatus for processing a semiconductor wafer using a novel final polishing method | |
JP7341223B2 (en) | Pad - Semiconductor substrate polishing method that adjusts for pad variation | |
TWI398336B (en) | Method for producing a semiconductor wafer | |
CN111251163B (en) | Processing method for polished silicon wafer with hydrophilic surface | |
KR20080091206A (en) | Epitaxial wafer manufacturing method | |
US10600634B2 (en) | Semiconductor substrate polishing methods with dynamic control | |
EP1195798A1 (en) | Method for producing semiconductor wafer and semiconductor wafer | |
WO2011058816A1 (en) | Chemical-mechanical polishing liquid, and semiconductor substrate manufacturing method and polishing method using said polishing liquid | |
JPWO2020055571A5 (en) | ||
JP2004022677A (en) | Semiconductor wafer | |
JP5803601B2 (en) | Polishing slurry supply method and supply apparatus, and polishing apparatus | |
US20230197455A1 (en) | Methods for polishing semiconductor substrates | |
KR101581469B1 (en) | Method of polishing substrate | |
KR20030042858A (en) | Polishing apparatus and manufacturing method of silicon wafer |