JPS6250942A - Information transmission system - Google Patents
Information transmission systemInfo
- Publication number
- JPS6250942A JPS6250942A JP60191232A JP19123285A JPS6250942A JP S6250942 A JPS6250942 A JP S6250942A JP 60191232 A JP60191232 A JP 60191232A JP 19123285 A JP19123285 A JP 19123285A JP S6250942 A JPS6250942 A JP S6250942A
- Authority
- JP
- Japan
- Prior art keywords
- information
- storage device
- ram
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は情報発生装置の出力を、情報伝達の次めの第1
の記憶装置へ一時的に記憶させておき、その記憶内容金
第2の記憶装置へ伝達する方式に関する。DETAILED DESCRIPTION OF THE INVENTION (Industrial Field of Application) The present invention provides a method for transmitting the output of an information generating device to the first
It relates to a method of temporarily storing the stored contents in a second storage device and transmitting the stored contents to a second storage device.
(従来の技術)
従来、第1の記憶装置としてRAM?電池でバックアッ
プしてメモリを構成しtものが使用されてきたが、斯か
る方式では電池の管理に問題があって電池の消耗に気づ
かないでいたシ、あるいは紛失を几は盗難によシ第3者
へ第1の記憶装置が渡つ几場合には、RAMの内容全読
取られる可能性があつ之。(Prior Art) Conventionally, RAM has been used as the first storage device. Devices with battery-backed memory have been used, but with this method, there were problems with battery management, resulting in people not noticing when the battery was depleted, or when it was lost and lost due to theft. If the first storage device is handed over to three parties, there is a possibility that the entire contents of the RAM will be read.
(発明が解決しようとする問題点)
上述した情報伝達方式では、RAMに記憶された情報の
機密性や信頼性に問題があるため、安心して第1の記憶
装置全携帯して持ち歩くことができないと云う欠点があ
つt0
本発明の目的は、第1の記憶装置において情報発生装置
から伝達され几情報を格納しておき、その電源電圧を大
容量のコンデンサに蓄えて維持し、情報伝達のため第1
の記憶装置と第2の記憶装置とを接続し之ときに、大容
量のコンデンサの電源電圧を基準電圧と比較し、コンデ
ンサの電源電圧が基準電圧よシ低い値であれば、情報全
伝達しないようにして上記欠点を除去し、機密性と信頼
性との高いデータが得られるように構成した情報伝達方
式を提供することにある〇(問題点を解決する定めの手
段)
本発明による情報伝達方式は情報発生装置か゛ら第1の
記憶装置へ情報を伝達し、さらに第1の記憶装置から第
2の記憶装置へ情報を伝達するように構成しtものであ
る。(Problems to be Solved by the Invention) The above-mentioned information transmission method has problems with the confidentiality and reliability of the information stored in the RAM, so it is not possible to carry the entire first storage device with confidence. The purpose of the present invention is to store the information transmitted from the information generating device in the first storage device, store the power supply voltage in a large capacity capacitor and maintain it, and use it to transmit the information. 1st
When connecting the first storage device and the second storage device, the power supply voltage of a large capacitor is compared with the reference voltage, and if the power supply voltage of the capacitor is lower than the reference voltage, all information will not be transmitted. An object of the present invention is to provide an information transmission method configured to eliminate the above-mentioned drawbacks and obtain highly confidential and reliable data. The system is configured to transmit information from an information generating device to a first storage device, and further to transmit information from the first storage device to a second storage device.
上記において第1の記憶装置は、情報発生装置から伝達
さnた情報を格納するtめの第1のRAMと、第1のR
AMの内容全維持する電源電圧全供給するtめの大容量
のコンデンサと、第1のRAMに入出力動作を行うため
の第1のI/O回路とを具備したものである。In the above, the first storage device includes a t-th first RAM that stores information transmitted from the information generation device, and a first RAM.
It is equipped with a t-th large-capacity capacitor that supplies the entire power supply voltage to maintain all the contents of the AM, and a first I/O circuit for performing input/output operations to the first RAM.
いっぽう、第2の記憶装置は第1の記憶装置との間で情
報の入出力動作に行うための第2のI/O回路と、第2
のI/O回路から入力された情報を格納するための第2
のRAMと、第2のI/O回路および第2のRAMから
の情報を処理するためのCPUとを具備したものである
。On the other hand, the second storage device includes a second I/O circuit for inputting and outputting information between the first storage device and the second storage device.
A second circuit for storing information input from the I/O circuit of
RAM, a second I/O circuit, and a CPU for processing information from the second RAM.
さらに、第1または第2の記憶装置は上記コンデンサの
電源電圧全基準電圧と比較し、電源電圧が基準電圧よシ
大きいときに限ってCPUを動作せしめるための比較器
を具備している。Further, the first or second storage device includes a comparator for comparing the power supply voltage of the capacitor with the total reference voltage and operating the CPU only when the power supply voltage is higher than the reference voltage.
(実施例)
次に、本発明について図面を参照して説明する0
第1図は、本発明による情報伝達方式の第1の実施例を
示すブロック図である。第1図において、lは第1の記
憶装置、2は第2の記憶装置、3は第1の1’LAM、
4は第1のI/O回路、5はコンデンサ、6は抵抗器、
7は第2のI/O回路、8はCPU、9は第2のRAM
1/Oは比較器、11は抵抗器、12はツェナダイオー
ド、13は演算増幅器である。(Embodiment) Next, the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a first embodiment of the information transmission system according to the present invention. In FIG. 1, l is a first storage device, 2 is a second storage device, 3 is a first 1'LAM,
4 is the first I/O circuit, 5 is a capacitor, 6 is a resistor,
7 is the second I/O circuit, 8 is the CPU, 9 is the second RAM
1/O is a comparator, 11 is a resistor, 12 is a Zener diode, and 13 is an operational amplifier.
第1図において、第1の記憶装置lより第2の記憶装置
2へ、信号線/O1 t−介して情報が伝達される。第
1の記憶装置1において、情報は第1のELAM3に蓄
えられていて、第1のI/O回路4よ多出力される。他
方、第1(2)RAM3の内容を維持するためには、大
容量のコンデンサ5に蓄積された電源電圧が使用される
。In FIG. 1, information is transmitted from a first memory device 1 to a second memory device 2 via a signal line /O1 t-. In the first storage device 1, information is stored in the first ELAM 3 and multiple outputs from the first I/O circuit 4. On the other hand, in order to maintain the contents of the first (2) RAM 3, the power supply voltage stored in the large capacity capacitor 5 is used.
WX2の記憶装f12においては、信号線/O1ヲ介し
て送られてきた情報金弟2のI/O回路7で受け、CP
U5’使って第2のRAM9へ送出している。他方、信
号/O1から送られてくる情報が正常であるか否かは、
比較器/Oによシ判断される。すなわち、コンデンサ5
0両端の電圧は抵抗器6、端子14、信号線/O2、な
らびに端子17t−介して演算増幅器13の+側入力端
子へ加えられる。いっぽう、比較器lOでは第2の記憶
装置2の電源Vより抵抗器11.および定電圧ダイオー
ド12i使用して基準電圧vDt″作り、演算増幅器1
3の一側入力端子へ加えられる。In the storage device f12 of WX2, the information sent via the signal line /O1 is received by the I/O circuit 7 of the digital assistant 2, and is sent to the CP
It is sent to the second RAM9 using U5'. On the other hand, whether the information sent from signal /O1 is normal or not,
This is determined by the comparator/O. That is, capacitor 5
The voltage across 0 is applied to the + side input terminal of the operational amplifier 13 via the resistor 6, the terminal 14, the signal line /O2, and the terminal 17t-. On the other hand, in the comparator IO, the resistor 11. and a constant voltage diode 12i to create a reference voltage vDt'', and an operational amplifier 1
3 is applied to one side input terminal.
そこで、コンデンサ5の両端に現れた電源電圧tもとに
して生成した端子17の電源電圧Voが基準電圧VDよ
シも下ったときには、演算増幅器13の出力はOレベル
となυ、0PUsでこれ金受けて情報の伝達が行われな
いよう圧制御している。Therefore, when the power supply voltage Vo at the terminal 17 generated based on the power supply voltage t appearing across the capacitor 5 is lower than the reference voltage VD, the output of the operational amplifier 13 becomes O level υ, which is 0PUs. There is pressure and control to ensure that information is not transmitted in exchange for money.
第2図は、第一図に示す第1の記憶装fiillが情報
発生装置20よシ情報を受取っているよりすを示す11
72図である。情報発生装置1zoの出力は、信号線/
O1よシ第1のI/O回路4を介して第1のRAM3へ
蓄えられる。このとき、電圧Vot一端子14より入力
して、抵抗器6を介してコンデンサ5も充電さnる。FIG. 2 shows a diagram 11 in which the first storage device shown in FIG. 1 receives information from the information generating device 20.
Fig. 72. The output of the information generating device 1zo is connected to the signal line/
O1 is stored in the first RAM 3 via the first I/O circuit 4. At this time, the voltage Vot is inputted from the terminal 14, and the capacitor 5 is also charged via the resistor 6.
第3図は、本発明による情報伝達方式を笑現する第2の
実施例を示すブロック図である。第3図において、第1
図と同じ記号と同じ番号とは第1図におけるものと同様
な要素を表わす。FIG. 3 is a block diagram showing a second embodiment of the information transmission system according to the present invention. In Figure 3, the first
Like symbols and like numbers in the figures represent like elements as in FIG.
第3図では、コンデンサ5の電圧を基準電圧VDと比較
する比較器/Oは、第1の記憶装置1に設けられている
点が第1図とは異なっている。この場合には、比較器/
Oを動作させる電源は第2の記憶装R2よシ信号線/O
3全介して送出する必要がある。比較した結果は信号線
/O4’ii介して0PU8へ入力され、第1図の場合
と同様に信号線/O1を介して送られてくる情報が正常
であるか否かを判定する。3 differs from FIG. 1 in that the comparator /O for comparing the voltage of the capacitor 5 with the reference voltage VD is provided in the first storage device 1. In this case, the comparator/
The power supply that operates O is connected to the signal line /O from the second memory device R2.
3. It is necessary to send the data through all three channels. The comparison result is input to 0PU8 via signal line /O4'ii, and it is determined whether the information sent via signal line /O1 is normal or not, as in the case of FIG. 1.
次に、第1の実施例と第2の実施例とを比較する。Next, the first example and the second example will be compared.
第1の実施例において第1の記憶装置1だけが切離され
た状態では、コンデンサ5はRAM3のみをバックアッ
プしているが、第2の実施例では抵抗器6を介して演算
増幅器13へ電流が流れ込むため、長時間にわたって両
者間を切離す必要があれば、コンデンサ5は大きな容量
のものを使用する必要がある。In the first embodiment, when only the first storage device 1 is disconnected, the capacitor 5 backs up only the RAM 3, but in the second embodiment, the current flows through the resistor 6 to the operational amplifier 13. If it is necessary to disconnect the two for a long time, it is necessary to use a capacitor 5 with a large capacity.
しかしながら、システムが情報を最終的に蓄える第2の
記憶装置が多数存在して、伝達に使用される第1の記憶
装置の数が少なければ、比較器/Oを第2の記憶装置に
含まない分だけ第3図の構成が経済的に有利である。However, if there are a large number of secondary storage devices in which the system ultimately stores information, and the number of primary storage devices used for communication is small, then the comparator/O is not included in the secondary storage devices. Therefore, the configuration shown in FIG. 3 is economically advantageous.
以上説明した本発明の第1および第2の実施例では、電
源として電池を使用することなく情報の伝達が確実に行
われ、また紛失等で長時間にわたり第1の記憶装置だけ
が放置されたときには、゛第1の記憶装置に使用されて
いる第1の九人Mの内容が自然に消去されるため、第3
者に渡った場合にも内容を知られる割合は少ない。In the first and second embodiments of the present invention described above, information is reliably transmitted without using batteries as a power source, and even if the first storage device is left alone for a long time due to loss etc. Sometimes, the contents of the first nine M used in the first storage device are automatically erased, so the contents of the third
Even if the information is passed on to someone else, there is only a small chance that the contents will be known.
(発明の効果)
以上説明したように本発明では、大容量コンデンサに蓄
えられた電源電圧を基準値と比較しながら使用して第、
lの記憶装置における内容を維持することによシ、電池
の管理が不要であるとともに、電源電圧が正常である限
シ情報の伝達を正確に行うことができると云う効果があ
る。(Effects of the Invention) As explained above, in the present invention, the power supply voltage stored in the large capacity capacitor is used while being compared with the reference value.
By maintaining the contents in the storage device 1, battery management is not necessary, and information can be accurately transmitted as long as the power supply voltage is normal.
さらに、紛失あるいは盗難の場合には、時間とともに大
容量のコンデンサの電圧は放電してしまうため、記憶内
容は消去され、第3者に知られる割合は軽減されると云
う効果がある。Furthermore, in the case of loss or theft, the voltage of the large capacity capacitor will discharge over time, so the stored contents will be erased, which has the effect of reducing the possibility that the device will be known to a third party.
第1図は、本発明による情報伝達方式の第1の実施例を
示すブロック図である。
第2図は、第1図に示す第1C)記憶装置へ情報発生装
置よシ情報金伝達する系統を示すブロック図である。
第3図は、本発明による情報伝達方式の第2の実施例を
示すブロック図である。
1.2−・・記憶装置 3,9・・・RAM4.7・
・・I/O回路 8・・・CPU/O・・・比較器
20・・・情報発生装置5・・・コンデンサ
6.11・・・抵抗器12・・・ツェナダイオード
13・・・演算増幅器14’−19・・・端子 /
O1〜/O4・・・信号線片1図
才2図
■FIG. 1 is a block diagram showing a first embodiment of an information transmission system according to the present invention. FIG. 2 is a block diagram showing a system for transmitting information from the information generating device to the storage device shown in FIG. FIG. 3 is a block diagram showing a second embodiment of the information transmission system according to the present invention. 1.2-...Storage device 3,9...RAM4.7-
...I/O circuit 8...CPU/O...comparator
20... Information generating device 5... Capacitor
6.11...Resistor 12...Zena diode
13...Operation amplifier 14'-19...Terminal /
O1~/O4...Signal line piece 1 figure 2 figure ■
Claims (1)
に前記第1の記憶装置から第2の記憶装置へ情報を伝達
するように構成した情報伝達方式であつて、前記第1の
記憶装置は前記情報発生装置から伝達された情報を格納
するための第1のRAMと、前記第1のRAMの内容を
維持する電源電圧を供給するための大容量のコンデンサ
と、前記第1のRAMに入出力動作を行うための第1の
I/O回路とを具備し、且つ、前記第2の記憶装置は前
記第1の記憶装置との間で前記情報の入出力動作を行う
ための第2のI/O回路と、前記第2のI/O回路から
入力された前記情報を格納するための第2のRAMと、
前記第2のI/O回路および前記第2のRAMからの前
記情報を処理するためのCPUとを具備し、且つ、前記
第1または第2の記憶装置は前記コンデンサの電源電圧
を基準電圧と比較し、前記電源電圧が前記基準電圧より
大きいときに限つて前記CPUを動作せしめるための比
較器を具備して構成したことを特徴とする情報伝達方式
。An information transmission system configured to transmit information from an information generating device to a first storage device, and further to transmit information from the first storage device to a second storage device, the first storage device a first RAM for storing information transmitted from the information generating device; a large-capacity capacitor for supplying a power supply voltage to maintain the contents of the first RAM; a first I/O circuit for performing an input/output operation, and the second storage device includes a second I/O circuit for performing an input/output operation of the information with the first storage device. an I/O circuit, and a second RAM for storing the information input from the second I/O circuit;
and a CPU for processing the information from the second I/O circuit and the second RAM, and the first or second storage device has a power supply voltage of the capacitor as a reference voltage. An information transmission system comprising: a comparator for comparing the power supply voltage and operating the CPU only when the power supply voltage is higher than the reference voltage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60191232A JPS6250942A (en) | 1985-08-30 | 1985-08-30 | Information transmission system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60191232A JPS6250942A (en) | 1985-08-30 | 1985-08-30 | Information transmission system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6250942A true JPS6250942A (en) | 1987-03-05 |
Family
ID=16271096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60191232A Pending JPS6250942A (en) | 1985-08-30 | 1985-08-30 | Information transmission system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6250942A (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5049951A (en) * | 1973-05-30 | 1975-05-06 | ||
JPS569145B2 (en) * | 1976-03-16 | 1981-02-27 |
-
1985
- 1985-08-30 JP JP60191232A patent/JPS6250942A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5049951A (en) * | 1973-05-30 | 1975-05-06 | ||
JPS569145B2 (en) * | 1976-03-16 | 1981-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6832107B2 (en) | Portable information equipment system | |
US5455499A (en) | Method and apparatus for indicating a battery status | |
US6664760B2 (en) | Cellular phone charger with data backup function and cellular phone data backup device | |
US8201008B2 (en) | Battery module, computer system and power supply method thereof | |
US6603220B2 (en) | Terminal adapted to be powered locally and to receive a remote power feed via a link connecting it to a local area network | |
JPH08205422A (en) | Power source with power interruption backup means | |
DE60220860D1 (en) | Recording medium and blood glucose monitoring system | |
CA1173927A (en) | Communication system and method | |
WO1988002121A1 (en) | Quad exchange power controller | |
EP0453246A2 (en) | A communication apparatus capable of connecting memory card | |
JPS6250942A (en) | Information transmission system | |
GB2325119A (en) | External power supply for a mobile communications device | |
CN107240021A (en) | insurance information conversion method and device | |
US7013399B2 (en) | Power supply apparatus to detect power failure and use signaling voltages to issue network alert | |
US20040229660A1 (en) | Peak current control in wireless network interface devices | |
JPH04359872A (en) | Battery pack | |
JP2001245476A (en) | Power source device | |
AU6258600A (en) | Interface for coupling a bus node to the bus line of a bus system | |
JP3023859B2 (en) | ISDN basic interface power compensator | |
TWI243540B (en) | Device for supplying a data transfer unit with energy | |
KR970010379B1 (en) | Data protecting apparatus of credit card checking system | |
US3389223A (en) | Sending device with signal voltage converter | |
JP2000014037A (en) | Power source unit of electronic apparatus | |
US6011384A (en) | Voltage balancing device for a direct current power supplying system | |
JP2992726B2 (en) | Terminal network controller |