JPS609241A - フレーム同期方式 - Google Patents
フレーム同期方式Info
- Publication number
- JPS609241A JPS609241A JP58115210A JP11521083A JPS609241A JP S609241 A JPS609241 A JP S609241A JP 58115210 A JP58115210 A JP 58115210A JP 11521083 A JP11521083 A JP 11521083A JP S609241 A JPS609241 A JP S609241A
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- signal level
- value
- circuit
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/042—Detectors therefor, e.g. correlators, state machines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はＰＣＭ通信装置のフレーム同期回路における保
護システムに関する。
護システムに関する。
背景技術
ＰＣＭ通信の分野では、フレームが周期的に繰り返し送
られてくることが多い。そこで同期パルスの配列が系列
方式の場合においては、この同期パターンより検出した
フレーム同期ノくルスを監視していて、同期が崩れたと
きにノ１ンテイングにより同期引き込みを行ない、正し
く・同期信号を得ている。しかし集中的な伝送路符号誤
りと同期部れとを混同しないように同期保護回路を設け
る。通常、同期保護回路は一定期間集中的に検出同期パ
ルスがずれたときに、始めて同期崩れと判断してハンテ
ィング状態に入るという前方保護能力と、同期状態に入
っても一定期間、同期状態を監視し、誤まった同期判断
を防止するという後方保護能力とを有している。
られてくることが多い。そこで同期パルスの配列が系列
方式の場合においては、この同期パターンより検出した
フレーム同期ノくルスを監視していて、同期が崩れたと
きにノ１ンテイングにより同期引き込みを行ない、正し
く・同期信号を得ている。しかし集中的な伝送路符号誤
りと同期部れとを混同しないように同期保護回路を設け
る。通常、同期保護回路は一定期間集中的に検出同期パ
ルスがずれたときに、始めて同期崩れと判断してハンテ
ィング状態に入るという前方保護能力と、同期状態に入
っても一定期間、同期状態を監視し、誤まった同期判断
を防止するという後方保護能力とを有している。
上述の前方保護は、同期パターンより検出した同期信号
とピットクロックをフレームカウンタで計数したフレー
ム同期信号とを比較して、これより生じた不一致パルス
をカウンタで計数して特定の値に設定したカウント値以
上になったときに同期崩れと判断する。この設定カウン
ト値の大きさによって前方保護能力がきまる。
とピットクロックをフレームカウンタで計数したフレー
ム同期信号とを比較して、これより生じた不一致パルス
をカウンタで計数して特定の値に設定したカウント値以
上になったときに同期崩れと判断する。この設定カウン
ト値の大きさによって前方保護能力がきまる。
ジッタの少ない通信系では、不一致パルス数を計数する
カウンタの設定カウント値は一般に比較的小さくてよい
。しかし、これは定常状態においてのことであり、無線
系のように空間の状態により一時的に信号伝搬状況が悪
化する系では、その際伝送路符号誤りも多くなり、しば
しばハンティング状態に人ってしまう。これをふせぐた
め、設定カウント値を過大にすれば、同期崩れのときの
復旧が遅れるという欠点があった。
カウンタの設定カウント値は一般に比較的小さくてよい
。しかし、これは定常状態においてのことであり、無線
系のように空間の状態により一時的に信号伝搬状況が悪
化する系では、その際伝送路符号誤りも多くなり、しば
しばハンティング状態に人ってしまう。これをふせぐた
め、設定カウント値を過大にすれば、同期崩れのときの
復旧が遅れるという欠点があった。
発明の開示
本発明の目的は、上記の欠点を除去し、伝送路符号誤り
が一時的に大幅に変動するような通信系においても、最
適な前方保護能力を有するような同期保護システムを提
供することにある。
が一時的に大幅に変動するような通信系においても、最
適な前方保護能力を有するような同期保護システムを提
供することにある。
本発明による同期保護システムは、フレーム単位で符号
化データは号が伝送され、各フレームごとに同一パター
ンで形成された同期信号が包含されて繰返し伝送されて
くる通信系に適用される。
化データは号が伝送され、各フレームごとに同一パター
ンで形成された同期信号が包含されて繰返し伝送されて
くる通信系に適用される。
本発明による同期保護システムは、符号化データ信号を
受信することによって同期信号を検出し、１フレームご
とにこの同期信号のパターンと予め用意したパターンと
の不一致を監視して、この不一致の回数が前もって設定
したプリセット値に達するとノ・ンテイングパルスを生
成し、このハンティングパルスが与えられることによっ
て上述の受信した符号化データ信号を１ビット単位でシ
フトすることにより同期引き込みを行なう際に、上述の
受信信号レベルに応じて、同期不一致パルスを計数する
不一致数カウンタの設定カウント値を自動的に変化する
手段を設置すたことを特徴とする。一般に、通信系の性
質。
受信することによって同期信号を検出し、１フレームご
とにこの同期信号のパターンと予め用意したパターンと
の不一致を監視して、この不一致の回数が前もって設定
したプリセット値に達するとノ・ンテイングパルスを生
成し、このハンティングパルスが与えられることによっ
て上述の受信した符号化データ信号を１ビット単位でシ
フトすることにより同期引き込みを行なう際に、上述の
受信信号レベルに応じて、同期不一致パルスを計数する
不一致数カウンタの設定カウント値を自動的に変化する
手段を設置すたことを特徴とする。一般に、通信系の性
質。
搬送波変調方式、受信機の設置条件などにより状況は異
なるが、受信信号レベルが太き〜浸伝送路符号誤りが少
なく、逆に上記受信信号レベルが小さいと伝送路符号誤
りが多し・。そこで、本発明の構成は、符号化データ信
号の受信信号レベルに対する伝送路符号誤り率を上記通
信系の性質１条件等により予め設定し、この設定された
伝送路符号誤り率を受信信号レベルに応じて参照するこ
とにより符号誤りによるノ・ンテイングを防ぐ最適な設
定カウント値を算出し、これを不一致の回数と比較され
るプリセット値として供給するようにしたものである。
なるが、受信信号レベルが太き〜浸伝送路符号誤りが少
なく、逆に上記受信信号レベルが小さいと伝送路符号誤
りが多し・。そこで、本発明の構成は、符号化データ信
号の受信信号レベルに対する伝送路符号誤り率を上記通
信系の性質１条件等により予め設定し、この設定された
伝送路符号誤り率を受信信号レベルに応じて参照するこ
とにより符号誤りによるノ・ンテイングを防ぐ最適な設
定カウント値を算出し、これを不一致の回数と比較され
るプリセット値として供給するようにしたものである。
上述の構成であるから、本発明の同期保護システムは信
号伝搬状況の変動がある場合にも、常に最適の前方保護
能力を有することができる。
号伝搬状況の変動がある場合にも、常に最適の前方保護
能力を有することができる。
発明を実施するための最良の形態
次に本発明の実施例について図面を参照して説明する。
第１図は、同期保護システムとして競合カウンタ方式を
用いた場合に、本発明を適用した実施例の回路ブロック
図である。伝送路より受信機に入った信号は前置増幅器
１で増幅され、その信号から復調回路２でＰＣＭの符号
化データ信号とピットクロックとが得られる。
用いた場合に、本発明を適用した実施例の回路ブロック
図である。伝送路より受信機に入った信号は前置増幅器
１で増幅され、その信号から復調回路２でＰＣＭの符号
化データ信号とピットクロックとが得られる。
そして、前記データ信号とピットクロックとが同期検出
回路３に入り、各フレーム内の同期パターンから検出同
期信号をとり出す。検出同期信号は一致検出回路４．不
一致検出回路５に導かれ、フレームカウンタ１２から出
力される同期信号に一致あるいは不一致な場合に、それ
ぞれに応じた上述の検出回路４，５から一致パルス。
回路３に入り、各フレーム内の同期パターンから検出同
期信号をとり出す。検出同期信号は一致検出回路４．不
一致検出回路５に導かれ、フレームカウンタ１２から出
力される同期信号に一致あるいは不一致な場合に、それ
ぞれに応じた上述の検出回路４，５から一致パルス。
不一致パルスが出力される。一致パルス、不一致パルス
はそれぞれ一致数カウンタ６．不一致数カウンタ７でカ
ウントされ、前もってプリセットされた設定カウント値
Ｎｒ 、Ｎ２になると、フリップフロップ９をリセット
、セットする。フリップフロップ９の出力Ｑがセットさ
れているとき、不一致検出回路５から不一致パルスが出
力されるたびごとに、ＡＮＤ回路１０からノ・ンテイン
グパルスが出力され、クロックゲート１１を通過するピ
ットクロックパルスを阻止し、位相を１ピツトずらし同
期を合わせようとする。同期信号はクロックゲート１１
を通ったパルス列をフレームカウンタ１２で計数するこ
とにより生成される。カウンタ６．７のリセットはＯＲ
回路８を介してカウンタの出力のたびごとに、またハン
ティングパルスごとに行なわれる。不一致数カウンタ７
の設定カウント値Ｎ２．一致数カウンタ６の設定カウン
ト値Ｎ１の大きさによりそれぞれ前方保護、後方保護の
同期保護能力がきまる。
はそれぞれ一致数カウンタ６．不一致数カウンタ７でカ
ウントされ、前もってプリセットされた設定カウント値
Ｎｒ 、Ｎ２になると、フリップフロップ９をリセット
、セットする。フリップフロップ９の出力Ｑがセットさ
れているとき、不一致検出回路５から不一致パルスが出
力されるたびごとに、ＡＮＤ回路１０からノ・ンテイン
グパルスが出力され、クロックゲート１１を通過するピ
ットクロックパルスを阻止し、位相を１ピツトずらし同
期を合わせようとする。同期信号はクロックゲート１１
を通ったパルス列をフレームカウンタ１２で計数するこ
とにより生成される。カウンタ６．７のリセットはＯＲ
回路８を介してカウンタの出力のたびごとに、またハン
ティングパルスごとに行なわれる。不一致数カウンタ７
の設定カウント値Ｎ２．一致数カウンタ６の設定カウン
ト値Ｎ１の大きさによりそれぞれ前方保護、後方保護の
同期保護能力がきまる。
しかし背景技術の項で述べたように、空間の状態により
信号伝搬状態が時間的に大幅な変動を生ずるような、定
常伝搬状態がしばしば擾乱される通信系では、設定カウ
′ント値Ｎ２を一定にしておくことは極めて不適切であ
る。なぜならば、伝送路の受信信号レベルと符号誤り率
との間には、搬送波の変調方式あるいは受信機の設置条
件などで一概にはいえないが、第２図の斜線で示したよ
うな一般的な関係があるから、通信系の信号伝搬状態が
擾乱現象により変動すれば符号誤り率も変化する。その
ため、前方保護として定常状態の符号誤り率を想定して
不一致数カウンタ７の設定カウント値Ｎ２をきめていて
も、受信信号レベルが低下すると符号誤り率が定常状態
の値より著しく犬となり、極めてしばしばハンティング
状態になり前方保護能力が低下する。本発明によるシス
テムでは、上述の同期保護回路を改良し、信号レベル検
出回路１３．サンプルホールド回路１４．ＡＤ変換器１
５．リードオンリイメモリ（以下ＲＯＭと称す）１６．
ラッチ回路１７を設け、ラッチ回路１７の出力によって
、不一致数カウンタフの設定カウント値Ｎ２をきめてプ
リセットしている。このことは、不一致数カウンタ７の
設定カウント値Ｎ２は、固定的でなく受信信号レベルに
よって可変されることを意味する。以下、この動作につ
いて説明する。先ず、信号レベル検出回路１３により得
られた信号レベル値はサンプルホールドおよびＡＤ変換
されてｎビットのディジタル数値となされ、この数値で
ＲＯＭ １６がアドレスされる。ＲＯＭ １６には、第
２図に示す受信信号レベルに対応する符号誤り率に対し
て最適な、不一致数カウンタ７の設定カウント値Ｎ２が
かぎこまれている。従って信号レベル検出器１３の信号
レベル値が変われば、不一致数カウンタ７の設定カウン
ト値Ｎ２が自動的に変わっていく。その結果受信信号レ
ベルが時間的に変動しても、常に前方保護が最適の状態
でなされることになる。ＲＯＭ１６の各アドレスの書き
こみ数値は、前述したように変調方式、受信機設置条件
などにより異なるが、一度経験的にきめれば充分である
。また設定カウント値Ｎ２の決定はそれ程精密なもので
なくても充分であるから、ＡＤ変換器１５．ＲＯＭ１６
などはビット数は少なくて済む。
信号伝搬状態が時間的に大幅な変動を生ずるような、定
常伝搬状態がしばしば擾乱される通信系では、設定カウ
′ント値Ｎ２を一定にしておくことは極めて不適切であ
る。なぜならば、伝送路の受信信号レベルと符号誤り率
との間には、搬送波の変調方式あるいは受信機の設置条
件などで一概にはいえないが、第２図の斜線で示したよ
うな一般的な関係があるから、通信系の信号伝搬状態が
擾乱現象により変動すれば符号誤り率も変化する。その
ため、前方保護として定常状態の符号誤り率を想定して
不一致数カウンタ７の設定カウント値Ｎ２をきめていて
も、受信信号レベルが低下すると符号誤り率が定常状態
の値より著しく犬となり、極めてしばしばハンティング
状態になり前方保護能力が低下する。本発明によるシス
テムでは、上述の同期保護回路を改良し、信号レベル検
出回路１３．サンプルホールド回路１４．ＡＤ変換器１
５．リードオンリイメモリ（以下ＲＯＭと称す）１６．
ラッチ回路１７を設け、ラッチ回路１７の出力によって
、不一致数カウンタフの設定カウント値Ｎ２をきめてプ
リセットしている。このことは、不一致数カウンタ７の
設定カウント値Ｎ２は、固定的でなく受信信号レベルに
よって可変されることを意味する。以下、この動作につ
いて説明する。先ず、信号レベル検出回路１３により得
られた信号レベル値はサンプルホールドおよびＡＤ変換
されてｎビットのディジタル数値となされ、この数値で
ＲＯＭ １６がアドレスされる。ＲＯＭ １６には、第
２図に示す受信信号レベルに対応する符号誤り率に対し
て最適な、不一致数カウンタ７の設定カウント値Ｎ２が
かぎこまれている。従って信号レベル検出器１３の信号
レベル値が変われば、不一致数カウンタ７の設定カウン
ト値Ｎ２が自動的に変わっていく。その結果受信信号レ
ベルが時間的に変動しても、常に前方保護が最適の状態
でなされることになる。ＲＯＭ１６の各アドレスの書き
こみ数値は、前述したように変調方式、受信機設置条件
などにより異なるが、一度経験的にきめれば充分である
。また設定カウント値Ｎ２の決定はそれ程精密なもので
なくても充分であるから、ＡＤ変換器１５．ＲＯＭ１６
などはビット数は少なくて済む。
この実施例に示すように、極めて簡単な回路を従来の同
期保護回路に附加することで、前方保護を常に最適に行
なうシステムを得ることができる。また実施例は競合方
式の同期保護回路に適用された例であるが、不一致数カ
ウンタで不一致数をカウントする回路を含む限り、どの
ような同期保護システムにも適用ができる。
期保護回路に附加することで、前方保護を常に最適に行
なうシステムを得ることができる。また実施例は競合方
式の同期保護回路に適用された例であるが、不一致数カ
ウンタで不一致数をカウントする回路を含む限り、どの
ような同期保護システムにも適用ができる。
第１図は本発明を競合方式の同期保護システムに適用し
た一実施例の回路ブロック図、第２図は受信信号レベル
と符号誤り率との一般的関係を示す図である。 １・・・前置増幅器、 ２・・・復調回路、３・・・同
期検出回路、 ４・・・−散積出回路、５・・・不一致
検出回路、６・・・一致数カウンタ、７・・・不一致数
カウンタ、８・・・ＯＲ回路、９・・・フリップフロッ
プ、１０ 、１１・・・ＡＮＤ回路、１２・・・フレー
ムカウンタ、１３・・・信号レベル検出回路、１４・・
・サンプルホールド回路、 １５・・・ＡＤ変換器、１６・・・ＲＯＭ。 １７・・・ラッチ回路。
た一実施例の回路ブロック図、第２図は受信信号レベル
と符号誤り率との一般的関係を示す図である。 １・・・前置増幅器、 ２・・・復調回路、３・・・同
期検出回路、 ４・・・−散積出回路、５・・・不一致
検出回路、６・・・一致数カウンタ、７・・・不一致数
カウンタ、８・・・ＯＲ回路、９・・・フリップフロッ
プ、１０ 、１１・・・ＡＮＤ回路、１２・・・フレー
ムカウンタ、１３・・・信号レベル検出回路、１４・・
・サンプルホールド回路、 １５・・・ＡＤ変換器、１６・・・ＲＯＭ。 １７・・・ラッチ回路。
Claims (1)
- 【特許請求の範囲】 フレーム単位で符号化データ信号が伝送され、各フレー
ムごとに同一パターンで形成された同期信号が包含され
て繰返し伝送されてくる通信系において、 前記符号化データ信号を受信することによって、前記同
期信号を検出し、１フレームごとにこの同期信号のパタ
ーンと予め用意したパターンとの不一致を監視して、こ
の不一致の回数が前もって設定したプリセット値に達す
ることによってハンティングパルスを生成し、このハン
ティングパルスが力えられることによって前記受信した
符号化データ信号を１ビット単位でシフトすることによ
り同期引き込みを行なうシステムであって、前記符号化
データ信号の受信信号レベルに対する伝送路符号誤り率
を前記通信系の性質、条件等により予め設定し、この設
定された伝送路符号誤り率を前記受信信号レベル゛に応
じて参照することにより符号誤りによるノ１ンテイング
を防ぐ最適な設定カウント値を算出し、これを前記不一
致の回数と比較される前言上プリセット値として供給す
ることを特徴とする同期保護システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58115210A JPS609241A (ja) | 1983-06-28 | 1983-06-28 | フレーム同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58115210A JPS609241A (ja) | 1983-06-28 | 1983-06-28 | フレーム同期方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS609241A true JPS609241A (ja) | 1985-01-18 |
| JPH0137017B2 JPH0137017B2 (ja) | 1989-08-03 |
Family
ID=14657084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58115210A Granted JPS609241A (ja) | 1983-06-28 | 1983-06-28 | フレーム同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS609241A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62147831A (ja) * | 1985-12-23 | 1987-07-01 | Nec Home Electronics Ltd | 同期保護回路 |
| FR2617656A1 (fr) * | 1987-06-30 | 1989-01-06 | Thomson Csf | Procede et dispositif pour l'acquisition de bits de synchronisation dans des systemes de transmission de donnees |
| JPH01228337A (ja) * | 1988-03-09 | 1989-09-12 | Matsushita Electric Ind Co Ltd | フレーム同期保護回路 |
| EP0431957A2 (en) * | 1989-12-07 | 1991-06-12 | Nec Corporation | Synchronization word detection apparatus |
-
1983
- 1983-06-28 JP JP58115210A patent/JPS609241A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62147831A (ja) * | 1985-12-23 | 1987-07-01 | Nec Home Electronics Ltd | 同期保護回路 |
| FR2617656A1 (fr) * | 1987-06-30 | 1989-01-06 | Thomson Csf | Procede et dispositif pour l'acquisition de bits de synchronisation dans des systemes de transmission de donnees |
| US4860323A (en) * | 1987-06-30 | 1989-08-22 | Thomson-Csf | Method and device for the acquisition of synchronization bits in data transmission systems |
| JPH01228337A (ja) * | 1988-03-09 | 1989-09-12 | Matsushita Electric Ind Co Ltd | フレーム同期保護回路 |
| EP0431957A2 (en) * | 1989-12-07 | 1991-06-12 | Nec Corporation | Synchronization word detection apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0137017B2 (ja) | 1989-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5134632A (en) | Decoding binary-coded transmissions | |
| US7860154B2 (en) | Spread spectrum receiver for restoring received symbols with a symbol detection window adjusted in optimal and a method therefor | |
| JPH0771060B2 (ja) | フレーム同期保護回路 | |
| US5606563A (en) | Programmable jump window for sonet compliant bit error monitoring | |
| JPS609241A (ja) | フレーム同期方式 | |
| US4196416A (en) | Synchronization apparatus with variable window width and spacing at the receiver | |
| US4203003A (en) | Frame search control for digital transmission system | |
| AU705196B2 (en) | Demodulator control system and a receiver capable of quickly acquiring a desired carrier wave | |
| CA2052811C (en) | Framing bit sequence detection in digital data communication systems | |
| CA2192100C (en) | Detection of a low level marshalling sequence | |
| JP2639277B2 (ja) | ディジタルデータ瞬断検出回路 | |
| JPS59215148A (ja) | 回線誤り率検出装置 | |
| JPS6244735B2 (ja) | ||
| JPH04357730A (ja) | シリアル伝送の同期化装置 | |
| SU1140257A1 (ru) | Устройство дл обнаружени кадровых синхросигналов | |
| JPH0425240A (ja) | バースト信号監視回路 | |
| JPS6328141A (ja) | 光受信器のアラ−ム検出方式 | |
| JPH08111694A (ja) | ビットエラーレート劣化検出回路 | |
| JPH0738554A (ja) | バースト信号位相制御回路 | |
| JPH05308354A (ja) | 同期クロック生成回路 | |
| JPH08316996A (ja) | 干渉検出方式 | |
| JPH0993213A (ja) | 同期装置 | |
| JPS59134947A (ja) | 自動デ−タ受信制御方式 | |
| JPH0430772B2 (ja) | ||
| JPH0697928A (ja) | 同期語検出回路 |