JPH112839A - Active matrix liquid crystal display device - Google Patents
Active matrix liquid crystal display deviceInfo
- Publication number
- JPH112839A JPH112839A JP15234297A JP15234297A JPH112839A JP H112839 A JPH112839 A JP H112839A JP 15234297 A JP15234297 A JP 15234297A JP 15234297 A JP15234297 A JP 15234297A JP H112839 A JPH112839 A JP H112839A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- signal line
- numbered
- line
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、アクティブマトリ
クス型液晶表示装置に係り、更に詳しくは、スイッチン
グ素子を有するアクティブ素子基板上に形成して当該ア
クティブ素子を静電気から保護する静電気保護回路を備
えたアクティブマトリクス型液晶表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device, and more particularly, to an active matrix type liquid crystal display device having an electrostatic protection circuit formed on an active element substrate having a switching element to protect the active element from static electricity. The present invention relates to an active matrix type liquid crystal display device.
【0002】[0002]
【従来の技術】静止画や動画を含めた各種の画像を表示
するデバイスとして液晶表示装置が広く用いられてい
る。2. Description of the Related Art Liquid crystal displays are widely used as devices for displaying various images including still images and moving images.
【0003】液晶表示装置は、基本的には少なくとも一
方が透明なガラス等からなる二枚の基板の間に液晶層を
挟持し、上記基板に形成した画素形成用の各種電極に選
択的に電圧を印加して所定画素の点灯と消灯を行う形
式、上記各種電極と画素選択用の薄膜トランジスタ(T
FT)等のスイッチング素子からなるアクティブ素子を
形成してこのアクティブ素子を選択することにより所定
画素の点灯と消灯を行う形式とに分類される。In a liquid crystal display device, a liquid crystal layer is sandwiched between two substrates, at least one of which is made of transparent glass or the like, and a voltage is selectively applied to various electrodes for pixel formation formed on the substrate. Is applied to turn on and off a predetermined pixel, the above-described various electrodes and a thin film transistor (T
An active element including a switching element such as FT) is formed, and by selecting this active element, a predetermined pixel is turned on and off.
【0004】特に、後者の形式の液晶表示装置はアクテ
ィブマトリクス型と称し、コントラスト性能、高速表示
性能等から液晶表示装置の主流となっている。[0004] In particular, the latter type of liquid crystal display device is called an active matrix type, and has become the mainstream of the liquid crystal display device because of its contrast performance, high-speed display performance and the like.
【0005】アクティブマトリクス型液晶表示装置は、
表示画素電極やスイッチング素子を形成したアクティブ
素子基板とカラーフィルタ基板との間に液晶を挟んだ液
晶パネルと、これに結合した電気回路部、光学回路部、
他で形成されている。An active matrix type liquid crystal display device is
A liquid crystal panel having liquid crystal interposed between a color filter substrate and an active element substrate on which display pixel electrodes and switching elements are formed, and an electric circuit unit, an optical circuit unit,
Others are formed.
【0006】従来のアクティブマトリクス型液晶表示装
置は、一方の基板に形成した電極と他方の基板に形成し
た電極との間に液晶層の配向方向を変えるための電界を
印加する、所謂縦電界方式を採用していた。A conventional active matrix type liquid crystal display device employs a so-called vertical electric field method in which an electric field for changing the orientation of a liquid crystal layer is applied between an electrode formed on one substrate and an electrode formed on the other substrate. Was adopted.
【0007】近年、液晶層に印加する電界の方向を基板
面とほぼ平行な方向とする、所謂横電界方式(IPS方
式)の液晶表示装置が実現された。この横電界方式の液
晶表示装置としては、二枚の基板の一方に櫛歯電極を用
いて非常に広い視野角を得るようにしたものが知られて
いる(特公昭63−21907号公報、米国特許第43
45249号明細書参照)。In recent years, a so-called in-plane switching (IPS) liquid crystal display device has been realized in which the direction of an electric field applied to a liquid crystal layer is substantially parallel to the substrate surface. As this in-plane switching type liquid crystal display device, a device in which a very wide viewing angle is obtained by using a comb electrode on one of two substrates is known (Japanese Patent Publication No. 63-21907, US Patent No. 43
No. 45249).
【0008】そして、スイッチング素子を静電気から保
護するための保護回路がアクティブ素子基板上に形成さ
れている。A protection circuit for protecting the switching element from static electricity is formed on the active element substrate.
【0009】図12は従来のアクティブ素子基板の構成
を説明する基板と直角方向から見た平面図、図13は図
12の1画素付近の断面図である。なお、以下の説明に
おいて、アクティブ素子基板上に形成される映像信号線
や走査信号線等の複数の各種信号線を単に「信号線」と
して記述するが、この「信号線」は「信号線群」も意味
する。FIG. 12 is a plan view of the structure of a conventional active element substrate viewed from a direction perpendicular to the substrate. FIG. 13 is a sectional view of one pixel in FIG. In the following description, a plurality of various signal lines such as a video signal line and a scanning signal line formed on an active element substrate are simply described as “signal lines”. Also means.
【0010】図12において、Giは走査信号線、Dj
は映像信号線である。また、偶数番目の映像信号線はD
2j、奇数番目の映像信号線はD2j−1で示す場合も
ある。これらの配線交差部の傍には図示してないアクテ
ィブ素子であるスイッチング素子(一般にはTFT)が
設けられる。In FIG. 12, Gi is a scanning signal line, Dj
Denotes a video signal line. The even-numbered video signal lines are D
2j, the odd-numbered video signal line may be indicated by D2j-1. A switching element (generally a TFT), which is an active element, not shown, is provided near these wiring intersections.
【0011】図13の断面図に示したように、TFTは
基板SUB上に形成した走査信号線層の金属層GM(ゲ
ートGd)、ゲート絶縁膜Gin、半導体層aSi、映
像信号線層の金属層DM、保護膜PASで構成される。As shown in the sectional view of FIG. 13, the TFT includes a metal layer GM (gate Gd) of a scanning signal line layer, a gate insulating film Gin, a semiconductor layer aSi, and a metal of a video signal line layer formed on a substrate SUB. It is composed of a layer DM and a protective film PAS.
【0012】スイッチング素子の出力電極は液晶に電界
を加えるための画素電極に接続されて、表示領域を構成
する2次元状に配列した表示画素(i,j)(i,j=
1、2、3、・・・)を形成している。この表示領域の
外側のDPADは映像信号線に駆動電気回路を外部接続
するための端子(D線外部接続端子)である。なお、こ
れと反対側に設けたDDPADは断線検査などのプロー
ブ端子(断線検査端子)である。同様にGPADは走査
信号線に駆動電気回路を外部接続する為の端子(G線外
部接続端子)である。An output electrode of the switching element is connected to a pixel electrode for applying an electric field to the liquid crystal, and a two-dimensionally arranged display pixel (i, j) (i, j =
1, 2, 3,...). DPAD outside the display area is a terminal (D-line external connection terminal) for externally connecting a driving electric circuit to the video signal line. DDPAD provided on the opposite side is a probe terminal (disconnection inspection terminal) for disconnection inspection and the like. Similarly, GPAD is a terminal (G line external connection terminal) for externally connecting a driving electric circuit to the scanning signal line.
【0013】また、CTLNは基板SUBの切断線を示
し、最終的にはこの線に沿って切断され、この切断線C
TLNの外側にある後述するショートバーSHdeやS
Hdoなどは切り落とされる。Further, CTLN indicates a cutting line of the substrate SUB, and is finally cut along this line.
Short bars SHde and S described later outside the TLN
Hdo and the like are cut off.
【0014】表示領域と映像信号線用の接続端子DPA
D、走査信号線用の接続端子GPADの間に設けられた
奇数側共通線Com(e)、偶数側共通線Com
(o)、走査共通線COM−Gと放電素子DIOが第一
番目の静電気保護回路を形成している。Display area and connection terminal DPA for video signal line
D, odd-numbered common line Com (e) and even-numbered common line Com provided between connection terminals GPAD for scanning signal lines
(O), the scanning common line COM-G and the discharge element DIO form a first electrostatic protection circuit.
【0015】DIOは映像信号線Djや走査信号線Gi
に入った静電気を放電するための放電素子(非線型素
子:スイッチング素子)で、走査信号線Giと映像信号
線Dj毎に奇数側(EVEN側)共通線Com(e)、
偶数側(ODD側)共通線Com(o)、走査共通線C
OM−Gとの間に設けられる。DIO is a video signal line Dj or a scanning signal line Gi.
A discharge element (non-linear element: switching element) for discharging static electricity that has entered, and an odd-numbered (EVEN side) common line Com (e) for each of the scanning signal line Gi and the video signal line Dj;
Even side (ODD side) common line Com (o), scanning common line C
OM-G.
【0016】これらの共通線Com(e)、Com
(o)、COM−Gは放電した静電気を吸収する為の共
通線であり、共通接続端子VcomPADや放電素子共
通接続端子ESDPADに接続され、これを介してカラ
ーフィルタ基板側の共通電極や外部電気回路に接続され
る。放電用素子DIOは、双方向ダイオード等の非線形
素子を用いることが多い。These common lines Com (e), Com
(O), COM-G is a common line for absorbing discharged static electricity, and is connected to the common connection terminal VcomPAD and the discharge element common connection terminal ESDPAD, and through this, the common electrode on the color filter substrate side and external electric Connected to the circuit. A non-linear element such as a bidirectional diode is often used as the discharging element DIO.
【0017】なお、この放電素子DIOの導入箇所は、
同図に示した部分に限定されるものではなく、走査信号
線Gi、映像信号線Djの端子GPAD、DPADの反
対側あるいは両側に設ける場合もあれば、交互に反対側
に設ける場合もある。The discharge element DIO is introduced at:
It is not limited to the portion shown in the figure, and may be provided on the opposite side or both sides of the terminals GPAD and DPAD of the scanning signal line Gi and the video signal line Dj, or may be provided on the opposite side alternately.
【0018】そして更に、第二番目の静電気保護回路が
設けられる。図12において、基板切断線CTLNの外
側にある奇数側と偶数側のショートバーSHde、SH
doあるいはSHgがこの第二の静電気保護回路を構成
する要素例である。Further, a second electrostatic protection circuit is provided. In FIG. 12, the odd-numbered and even-numbered short bars SHde and SH outside the substrate cutting line CTLN are shown.
do or SHg is an example of an element constituting the second electrostatic protection circuit.
【0019】これらのショートバーSHde、SHd
o、SHgは外周部に設けられた配線であり、静電気を
吸収するための線である。このショートバーSHde、
SHdo、SHgに各信号線Gi、Djの終端が電気的
に結合されている。These short bars SHde, SHd
Symbols o and SHg are wires provided on the outer peripheral portion, and are wires for absorbing static electricity. This short bar SHde,
Terminals of the signal lines Gi and Dj are electrically coupled to SHdo and SHg.
【0020】この終端とショートバーSHde、SHd
o、SHgとの結合箇所は、同図の場合に限定されるも
のではなく、走査信号線Gi、映像信号線Djの接続端
子GPAD、DPADとの間で行う場合、反対側で行う
場合、両側で行う場合、あるいは交互に反対側で行う場
合などがある。This terminal and the short bars SHde, SHd
The positions of connection with o and SHg are not limited to the case shown in the figure. When the connection is made between the connection terminals GPAD and DPAD of the scanning signal line Gi and the video signal line Dj, when the connection is made on the opposite side, , Or alternately on the opposite side.
【0021】図14は表示画素部の構成を説明する平面
図、図15は図14のb−b’線に沿った断面図であっ
て、Giは走査信号線、Djは映像信号線であり、走査
信号線Giの一部を延在させたGdがスイッチング素子
(TFT)のゲート電極であり、映像信号線Djの一部
を延在させたDdがスイッチング素子の信号電極(ドレ
イ電極)である。信号電極Ddと同層のSdは出力電極
(ソース電極)であり、液晶に電界を加える透明画素電
極ITOに接続されている。FIG. 14 is a plan view for explaining the structure of the display pixel portion, and FIG. 15 is a sectional view taken along the line bb 'of FIG. 14, where Gi is a scanning signal line and Dj is a video signal line. Gd extending a part of the scanning signal line Gi is a gate electrode of the switching element (TFT), and Dd extending a part of the video signal line Dj is a signal electrode (drain electrode) of the switching element. is there. Sd in the same layer as the signal electrode Dd is an output electrode (source electrode) and is connected to the transparent pixel electrode ITO that applies an electric field to the liquid crystal.
【0022】aSiはスイッチング素子の半導体層、C
stは保持容量部であり、各画素(i,j)毎に設けら
れる。ASi is a semiconductor layer of the switching element, C
“st” is a storage capacitance unit, and is provided for each pixel (i, j).
【0023】図14と図15において、基板(ガラス基
板)SUB上にまず第一の金属層である走査信号線GM
(Gd)が形成される。その上にSiNx等のゲート絶
縁膜Ginを積層後、半導体層aSiを形成し、更にそ
の上に第二の金属層の映像信号線層DM(Dd、Sd)
を加工形成する。In FIG. 14 and FIG. 15, first, a scanning signal line GM as a first metal layer is formed on a substrate (glass substrate) SUB.
(Gd) is formed. After laminating a gate insulating film Gin such as SiNx thereon, a semiconductor layer aSi is formed, and further thereon a video signal line layer DM (Dd, Sd) of a second metal layer is formed.
Is formed.
【0024】そして、その上にSiNx等の保護膜PA
Sを形成し、最後に透明画素電極層ITOを形成する。
出力電極Sdと透明画素電極ITOの結合は保護膜PA
SのスルーホールThを介して行なう。Then, a protective film PA such as SiNx is formed thereon.
S is formed, and finally, a transparent pixel electrode layer ITO is formed.
The connection between the output electrode Sd and the transparent pixel electrode ITO is formed by the protective film PA.
This is performed through the through hole Th of S.
【0025】ゲート絶縁膜Ginの加工は、保護膜PA
SのスルーホールThの加工時に同時に一括して形成す
ることもできる構成をとっている。The processing of the gate insulating film Gin is performed by the protective film PA.
The configuration is such that it can be formed simultaneously at the same time when the S through hole Th is processed.
【0026】このような図12〜図15に例示したアク
ティブ素子基板の構成においては、本発明の係わる静電
気保護回路は、次のような構成をとっている。In the configuration of the active element substrate illustrated in FIGS. 12 to 15, the electrostatic protection circuit according to the present invention has the following configuration.
【0027】第一番目の静電気保護回路構成において、
各映像信号線Djの非線形素子DIOが、図12に例示
したように交互に反対側に設けられて上下に別れた構成
をとり、それぞれが共通線Com(e)、Com(o)
に結合されている。In the first electrostatic protection circuit configuration,
As shown in FIG. 12, the non-linear elements DIO of the respective video signal lines Dj are alternately provided on the opposite side and have a vertically separated configuration, each of which has a common line Com (e), Com (o).
Is joined to.
【0028】すなわち、偶数番目の線(偶数番目の映像
信号線を2jと表記)D2jと奇数番目の線(奇数番目
の映像信号線を2j−1と表記)D2jー1が上、下に
分かれて独立した構成をとっている。又、第二番目の静
電気保護回路構成において、各映像信号線Djのショー
トバーとの結合が図12に例示したように、同様に偶数
番目の映像信号線D2jと奇数番目の映像信号線D2j
ー1が上、下に分かれてショートバーSHdeとSHd
oにそれぞれ結合された独立した構成をとっている。That is, an even-numbered line (an even-numbered video signal line is expressed as 2j) D2j and an odd-numbered line (an odd-numbered video signal line is expressed as 2j-1) D2j-1 are divided into upper and lower lines. Independent configuration. Further, in the second electrostatic protection circuit configuration, the coupling of each video signal line Dj with the short bar is similarly illustrated in FIG. 12, even-numbered video signal lines D2j and odd-numbered video signal lines D2j.
-1 is divided into upper and lower parts, short bar SHde and SHd
It has an independent configuration that is coupled to each of o.
【0029】このような構成をとることにより、アクテ
ィブ素子基板の完成後に行う各種の検査において、例え
ば、互いに隣接する映像信号線間のショート検査が、上
下のショートバーSHdeとSHdoにプローブ針を当
て、その間のショート検査を行うことで簡単に実現でき
ることになる。With such a configuration, in various inspections performed after the completion of the active element substrate, for example, a short inspection between video signal lines adjacent to each other is performed by applying probe needles to upper and lower short bars SHde and SHdo. By performing a short-circuit inspection during that time, it can be easily realized.
【0030】以上、映像信号線Djの場合について説明
したが、走査信号線Giについても同様である。The case of the video signal line Dj has been described above, but the same applies to the scanning signal line Gi.
【0031】[0031]
【発明が解決しようとする課題】上記した静電気保護回
路の構成においては、次のような問題が発生した。However, the above-described structure of the electrostatic protection circuit has the following problems.
【0032】図16は図12の映像信号線Djの静電気
保護回路の構成例を抜き出して示す模式図であって、図
12と同一符号は同一部分を示す。FIG. 16 is a schematic diagram showing an example of the configuration of the static electricity protection circuit for the video signal line Dj in FIG. 12, and the same reference numerals as in FIG. 12 indicate the same parts.
【0033】同図において、偶数番目の信号線D2j
は、双方向保護ダイオードからなる非線形素子DIOを
介して、上の偶数番目映像信号線用の偶数番目側共通線
Com(e)に結合され、また信号線の終端は、外部端
子側DPADの外側の偶数番目信号線用の偶数番目側シ
ョートバーSHdeに結合されている。In the figure, even-numbered signal lines D2j
Is coupled to an even-numbered common line Com (e) for an even-numbered video signal line via a nonlinear element DIO formed of a bidirectional protection diode, and the signal line is terminated outside the external terminal side DPAD. Is connected to the even-numbered short bar SHde for the even-numbered signal line.
【0034】奇数番目の信号線D2j−1は、非線形素
子DIOを介して、下の奇数番目映像信号線用の奇数番
目側共通線Com(o)に結合され、また信号線の終端
は、断線検査端子DDPADの外側の奇数番目の映像信
号線用の奇数番目側ショートバーSHdoに結合されて
いる。The odd-numbered signal line D2j-1 is coupled to the lower odd-numbered side common line Com (o) for the odd-numbered video signal line via the non-linear element DIO. It is coupled to an odd-numbered short bar SHdo for odd-numbered video signal lines outside the inspection terminal DDPAD.
【0035】このように、偶数番目信号線群と奇数番目
信号線群は電気的に独立した構成になっている。このた
め、隣接配線間のショート検査が、二つのショートバー
SHdeとSHdoを通して一括して簡単に実現でき
る。As described above, the even-numbered signal line group and the odd-numbered signal line group are electrically independent. For this reason, the short-circuit inspection between adjacent wirings can be simply and collectively realized through the two short bars SHde and SHdo.
【0036】このような構成において、同図に☆印で示
した箇所、すなわちフローティング電位にある偶数番目
側共通線Com(e)と奇数番目の映像信号線Djとの
交差部、あるいは逆に奇数番目側共通線Com(o)と
偶数番目の映像信号線Djとの交差部において静電破壊
を起こし、本来は絶縁されてるべき箇所が絶縁破壊状態
になり、最終的には線表示不良になる問題が発生した。In such a configuration, a portion indicated by a mark in the drawing, that is, an intersection between an even-numbered common line Com (e) at a floating potential and an odd-numbered video signal line Dj, or conversely, an odd number Electrostatic breakdown occurs at the intersection between the third-side common line Com (o) and the even-numbered video signal line Dj, and a portion that should be insulated is in a dielectric breakdown state, and eventually a line display failure occurs. Problem has occurred.
【0037】従って、本発明の目的は、信号線間のショ
ート検査がショートバーSHde,SHdoを介して簡
単に実現できると共に、静電気保護回路の共通線と信号
線の交差部で発生する絶縁破壊の問題を防止できる静電
気保護回路構成を備えたアクティブマトリクス型液晶表
示装置を提供することにある。Accordingly, an object of the present invention is to enable a short test between signal lines to be easily realized through the short bars SHde and SHdo, and to prevent an insulation breakdown occurring at an intersection of a common line and a signal line of an electrostatic protection circuit. An object of the present invention is to provide an active matrix type liquid crystal display device having an electrostatic protection circuit configuration capable of preventing a problem.
【0038】[0038]
【課題を解決するための手段】上記の目的と達成するた
めに、本発明は、アクティブマトリクス型液晶表示装置
を構成するアクティブ素子基板に形成された偶数番目信
号線(群)と奇数番目信号線(群)の静電気保護回路系
を非線形素子あるいは高抵抗素子で結合したことを特徴
とする。In order to achieve the above object, the present invention provides an even-numbered signal line (group) and an odd-numbered signal line formed on an active element substrate constituting an active matrix type liquid crystal display device. It is characterized in that the (group) electrostatic protection circuit systems are connected by a non-linear element or a high resistance element.
【0039】すなわち、本発明は下記の構成を備えたこ
とを特徴とする。That is, the present invention has the following configuration.
【0040】(1)表示画素を構成する電極群と前記表
示画素を選択するスイッチング素子を少なくとも具備し
たアクティブ素子基板と、カラーフィルタを少なくとも
具備したカラーフィルタ基板からなる一対の基板間に液
晶を封止してなる液晶パネルから構成したアクティブマ
トリクス型液晶表示装置において、前記液晶表示パネル
を構成するアクティブ素子基板が、信号線を終端するシ
ョートバー及び信号線に非線形素子を介して結合した共
通線を備え、前記ショートバーと共通線を電気的に結合
して、当該ショートバー間あるいは共通線間を非線形素
子あるいは高抵抗素子で結合した。(1) A liquid crystal is sealed between a pair of substrates consisting of an active element substrate having at least a switching element for selecting a display pixel and an electrode group constituting a display pixel, and a color filter substrate having at least a color filter. In an active matrix type liquid crystal display device comprising a liquid crystal panel stopped, an active element substrate constituting the liquid crystal display panel includes a short bar terminating a signal line and a common line coupled to the signal line via a non-linear element. The short bar and the common line are electrically connected, and the short bar or the common line is connected by a non-linear element or a high resistance element.
【0041】(2)(1)における前記ショートバー
を、偶数番目信号線用ショートバー及び共通線と、奇数
番目信号線用ショートバー及び共通線に分けた構成を有
し、前記偶数番目信号線用ショートバーと共通線を電気
的に接続し、前記奇数番目信号線用ショートバーと共通
線を電気的に接続した。(2) The short bar in (1) is divided into a short bar for an even-numbered signal line and a common line, and a short bar for an odd-numbered signal line and a common line. And the common line was electrically connected, and the odd-numbered signal line short bar was electrically connected to the common line.
【0042】(3)(1)における前記ショートバー
を、偶数番目信号線用ショートバー及び共通線と、奇数
番目信号線用ショートバー及び共通線に分けた構成を有
し、偶数番目用ショートバーと奇数番目用ショートバー
との間、あるいは偶数番目信号線用共通線と奇数番目用
信号線用共通線との間を、非線形素子または高抵抗素子
で結合した。(3) The short bar in (1) is divided into a short bar for even-numbered signal lines and a common line, and a short bar for odd-numbered signal lines and a common line. A non-linear element or a high-resistance element is connected between the first and second odd-numbered short bars or between the even-numbered signal line common line and the odd-numbered signal line common line.
【0043】(4)(2)または(3)における前記シ
ョートバーの構成を映像信号線に適用した。(4) The configuration of the short bar in (2) or (3) is applied to a video signal line.
【0044】(5)(2)または(3)における前記シ
ョートバーの構成を走査信号線に適用した。(5) The configuration of the short bar in (2) or (3) is applied to a scanning signal line.
【0045】(6)(1)(2)(3)(4)または
(5)における前記アクティブ素子基板の保護膜の上に
画素透明電極を有し、ゲート絶縁膜の加工を保護膜の加
工の後に一括して形成した。(6) A pixel transparent electrode is provided on the protective film of the active element substrate in (1), (2), (3), (4) or (5), and processing of the gate insulating film is performed by processing of the protective film. And after lump formation.
【0046】これらの構成により、アクティブ素子基板
に形成した信号線間のショート検査をショートバーSH
de,SHdoを介して簡単に実現できると共に、静電
気保護回路の共通線と信号線の交差部で発生する絶縁破
壊を防止できる。With these configurations, the short bar SH can be tested for short-circuiting between signal lines formed on the active element substrate.
It can be easily realized through de and SHdo, and can prevent dielectric breakdown occurring at the intersection of the common line and the signal line of the electrostatic protection circuit.
【0047】[0047]
【発明の実施の形態】絶縁破壊を起こす問題箇所は、前
記図16に例示したように、偶数番目の信号線(群)共
通線Com(e)と奇数番目信号線D2jー1との交差
部、あるいは逆に奇数番目信号線(群)共通線Com
(o)と偶数番目信号線D2jとの交差部にある。前記
したように、隣接配線間ショート検査がショートバーS
HdeとSHdoの間で簡単に実現できるようにするた
めに、静電気保護回路の構成は、偶数番目信号線(群)
と奇数番目信号線(群)で電気的に独立した構成をとっ
ている。このため、両者はアクティブ素子基板単独の段
階では電気的には互いにフローティング状態である。な
お、このアクティブ素子基板にカラーフィルター基板を
貼り合わせた後の状態では、共通線Com(e)、Co
m(o)に接続されたVcomPADを介してカラーフ
ィルタ基板上の共通電極に接続されるため、フローティ
ング状態から、共通線は同電位状態に維持でき、更に非
線形素子DIOを介して、偶数番目信号線(群)と奇数
番目信号線(群)の静電気保護回路系は同電位に維持さ
れる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS As shown in FIG. 16, a problematic point causing insulation breakdown is the intersection of an even-numbered signal line (group) common line Com (e) and an odd-numbered signal line D2j-1. , Or conversely, the odd-numbered signal line (group) common line Com
It is at the intersection of (o) and the even-numbered signal line D2j. As described above, the short bar S
In order to easily realize between Hde and SHdo, the configuration of the electrostatic protection circuit is such that even-numbered signal lines (group)
And odd-numbered signal lines (groups) are electrically independent. Therefore, both are electrically floating with each other when the active element substrate is used alone. Note that, after the color filter substrate is bonded to the active element substrate, the common lines Com (e), Co
Since the common line is connected to the common electrode on the color filter substrate via the VcomPAD connected to m (o), the common line can be maintained at the same potential from the floating state. The electrostatic protection circuits of the line (group) and the odd-numbered signal line (group) are maintained at the same potential.
【0048】アクティブ素子基板は単独の状態では電気
的には互いにフローティング状態であるため、両者の間
に静電気が蓄積される場合が起こると、問題箇所の交差
部に帯電電位差が発生する。この電位差が交差部の絶縁
破壊電圧以上になると絶縁破壊を起こして不良を招く。
以上が、問題発生の原因である。Since the active element substrates are electrically floating with each other in a single state, if static electricity accumulates between them, a charged potential difference is generated at the intersection of the problem areas. If this potential difference is equal to or higher than the dielectric breakdown voltage at the intersection, dielectric breakdown occurs, resulting in failure.
The above is the cause of the problem.
【0049】従って、本発明では、この原因を除去し、
両者がアクティブ素子基板の段階において互いにフロー
ティング状態にならないような構成の静電気保護回路を
構築した。Therefore, the present invention eliminates this cause,
An electrostatic protection circuit was constructed in such a manner that both did not float in the stage of the active element substrate.
【0050】以下、本発明の実施の形態につき、実施例
の図面を参照して詳細に説明する。図1は本発明による
アクティブマトリクス型液晶表示装置用静電気保護回路
の第1実施例の構成を示す模式図であって、図16の場
合と同様に映像信号線Djの場合の静電気保護回路の構
成例を抜き出して示し、図16と同一符号は同一部分に
対応する。Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. FIG. 1 is a schematic diagram showing a configuration of a first embodiment of an electrostatic protection circuit for an active matrix type liquid crystal display device according to the present invention. The configuration of the electrostatic protection circuit in the case of a video signal line Dj as in FIG. An example is extracted and shown, and the same reference numerals as those in FIG. 16 correspond to the same parts.
【0051】この実施例では、偶数番目信号線(群)と
奇数番目信号線(群)の静電気保護回路系の両者を従来
のフローティング状態から避けるために、図1の構成で
は、図中の上側にある偶数側ショートバーSHdeと奇
数側共通線Com(e)を結合線SHVcomPADで
接続する。In this embodiment, in order to avoid both the even-numbered signal lines (group) and the odd-numbered signal lines (group) from the conventional floating state, the configuration of FIG. Is connected to the even-numbered short bar SHde and the odd-numbered common line Com (e) by a coupling line SHVcomPAD.
【0052】同様に、図中の下側にある奇数側のショー
トバーSHdoと共通線Com(o)も結合線SHVc
omPADで接続し、更に上下にある偶数側ショートバ
ーSHdeと奇数側ショートバーSHdoを相互に電気
的に結合した。Similarly, the odd-numbered short bar SHdo and the common line Com (o) on the lower side in the figure are also connected to the coupling line SHVc.
omPAD, and the upper and lower even-numbered short bars SHde and odd-numbered short bars SHdo were electrically connected to each other.
【0053】上記電気的結合は、結合線SHeoCon
と結合素子CONELを通して行う。この結合素子CO
NELは、後述するような非線形素子または高抵抗素子
で構成される。The electrical connection is made by the connection line SHeoCon.
And through the coupling element CONEL. This coupling element CO
The NEL includes a non-linear element or a high-resistance element as described later.
【0054】この実施例の構成により、偶数側のショー
トバーSHdeおよび奇数側のショートバーSHdoが
互いに電気的にフローティング状態から接続状態(同電
位)になるようにしている。この結果、たとえ、偶数番
目信号線(群)と奇数番目信号線(群)の両者の間に静
電気が蓄積される場合が生じても、この静電気が上記の
電気的結合部を介して放電し、偶数番目信号線(群)と
奇数番目信号線(群)の静電気保護回路系は同電位に維
持され、絶縁破壊を起こす問題箇所となった共通線と信
号線の交差部も同電位になり、帯電電位差が発生せず、
絶縁破壊発生の原因を除去できる。With the configuration of this embodiment, the even-numbered short bar SHde and the odd-numbered short bar SHdo are electrically connected to each other from the floating state (the same potential). As a result, even if static electricity accumulates between both the even-numbered signal lines (group) and the odd-numbered signal lines (group), the static electricity is discharged through the above-described electrical coupling portion. , The electrostatic protection circuits of the even-numbered signal lines (group) and the odd-numbered signal lines (group) are maintained at the same potential, and the intersection of the common line and the signal line, which has caused a problem of dielectric breakdown, has the same potential. , No charge potential difference occurs,
The cause of the dielectric breakdown can be eliminated.
【0055】隣接信号線間のショート検査に関しては、
結合素子CONELを後述のような非線形素子あるいは
高抵抗素子で形成することにより、前記したような上下
のショートバーSHdeとSHdo間の簡単な一括ショ
ート検査を行うことができる。With respect to the short-circuit inspection between adjacent signal lines,
By forming the coupling element CONEL with a non-linear element or a high-resistance element as described later, a simple collective short-circuit test between the upper and lower short bars SHde and SHdo can be performed.
【0056】図2は本発明によるアクティブマトリクス
型液晶表示装置用静電気保護回路の第2実施例の構成を
示す模式図であって、図1の実施例と同様に映像信号線
Djの場合の静電気保護回路の構成例を抜き出して示
し、図1と同一符号は同一部分に対応する。FIG. 2 is a schematic diagram showing the configuration of a second embodiment of the static electricity protection circuit for an active matrix type liquid crystal display device according to the present invention. Like the embodiment of FIG. 1, the static electricity protection circuit for the video signal line Dj is used. A configuration example of the protection circuit is extracted and shown, and the same reference numerals as those in FIG. 1 correspond to the same parts.
【0057】この実施例では、偶数番目信号線(群)と
奇数番目信号線(群)の静電気保護回路系の両者を従来
のフローティング状態から避けるために、図中の上側に
ある偶数側ショートバーSHdeと偶数側共通線Com
(e)を結合線SHVcomPADで接続し、同様に下
側にある奇数側のショートバーSHdoと共通線Com
(o)も結合線SHVcomPADで接続し、更に上下
にある偶数側共通線Com(e)と奇数側共通線Com
(o)を相互に電気的に結合した。In this embodiment, in order to avoid both the even-numbered signal lines (group) and the odd-numbered signal lines (group) from the conventional floating state, the even-numbered short bar on the upper side in FIG. SHde and even-side common line Com
(E) is connected by a coupling line SHVcomPAD, and the odd-numbered short bar SHdo on the lower side and the common line Com are similarly connected.
(O) is also connected by the coupling line SHVcomPAD, and the upper and lower even-numbered common lines Com (e) and odd-numbered common lines Com
(O) were electrically coupled to each other.
【0058】この電気的結合は、結合線SHeoCon
と結合素子部CONELを通して行う。結合素子部CO
NELは、後述するような非線形素子または高抵抗素子
REMTで構成される。これにより、Com(e)およ
びCom(o)が互いに電気的にフローティング状態か
ら接続状態になる。This electrical connection is made by the connection line SHeoCon.
And through the coupling element part CONEL. Coupling element part CO
The NEL includes a non-linear element or a high-resistance element REMT as described later. As a result, Com (e) and Com (o) are electrically connected to each other from the floating state.
【0059】この実施例の構成により、偶数番目信号線
(群)と奇数番目信号線(群)の両者の間に、たとえ静
電気が蓄積されても、静電気はこの結合部を介して放電
する。即ち、偶数番目信号線(群)と奇数番目信号線
(群)の静電気保護回路系は同電位に維持され、絶縁破
壊を起こす問題箇所となった共通線と信号線の交差部も
同電位になり、帯電電位差が発生せず、絶縁破壊発生の
原因を除去できる。According to the structure of this embodiment, even if static electricity is accumulated between both the even-numbered signal lines (group) and the odd-numbered signal lines (group), the static electricity is discharged through this joint. In other words, the electrostatic protection circuit systems of the even-numbered signal lines (group) and the odd-numbered signal lines (group) are maintained at the same potential, and the intersection of the common line and the signal line, which has been a problem point of causing dielectric breakdown, is also at the same potential. Thus, no charge potential difference occurs, and the cause of the dielectric breakdown can be eliminated.
【0060】隣接信号線間のショート検査に関しては、
結合素子部CONELを後述のような非線形素子あるい
は高抵抗素子REMTで形成することにより、図1に示
した第1実施例と同様に、上下のショートバーSHde
とSHdo間の簡単な一括ショート検査で行うことがで
きる。Regarding the short-circuit test between adjacent signal lines,
By forming the coupling element part CONEL with a non-linear element or a high-resistance element REMT as described later, as in the first embodiment shown in FIG.
And SHdo can be performed by a simple batch short inspection.
【0061】図3は上下ショートバーあるいは共通線を
結合する結合線と結合素子部の具体例を説明する模式
図、図4は結合部の等価回路図、図5は結合部の他の等
価回路図である。FIG. 3 is a schematic diagram illustrating a specific example of a coupling line and a coupling element for coupling an upper and lower short bar or a common line, FIG. 4 is an equivalent circuit diagram of the coupling, and FIG. 5 is another equivalent circuit of the coupling. FIG.
【0062】図3に示したように、上下ショートバーS
Hde、SHdoあるいは共通線Com(e)、Com
(o)を結合する結合線SHeoConと結合素子部C
ONELはショートバーSHdeとSHdo間あるいは
共通線Com(e)とCom(o)間に導入した結合素
子部CONELと接続端10a,10bで接続された結
合線SHeoConで結合部位が構成される。As shown in FIG. 3, the upper and lower short bars S
Hde, SHdo or common line Com (e), Com
(O) connecting line SHeoCon and connecting element section C
The ONEL has a coupling portion constituted by a coupling element section CONEL introduced between the short bars SHde and SHdo or between the common lines Com (e) and Com (o) and a coupling line SHeoCon connected at the connection ends 10a and 10b.
【0063】結合素子部CONELの結合素子REMT
は非線形素子あるいは高抵抗素子であり、リーク電流を
制限して前記した簡略一括ショート検査を保証し、かつ
静電気を放電して電位発生を抑制する二つの機能を両立
させる素子である。The coupling element REMT of the coupling element unit CONEL
Is a non-linear element or a high-resistance element that limits leak current, guarantees the above-described simple batch short-circuit test, and discharges static electricity to suppress the generation of a potential.
【0064】図4の(a)はダイオード接続したトラン
ジスタを用いた非線形素子DI01とDI02を相補接
続してなり、同図(b)はダイオードを用いた非線型素
子DI01とDI02を相補接続した場合の結合素子部
CONELの等価回路例である。FIG. 4A shows a case where nonlinear elements DI01 and DI02 using a diode-connected transistor are connected in a complementary manner, and FIG. 4B shows a case where nonlinear elements DI01 and DI02 using a diode are connected in a complementary manner. 5 is an equivalent circuit example of the coupling element unit CONEL.
【0065】また図5は高抵抗素子RGTを用いた結合
素子REMTを備えた結合素子部CONELの等価回路
例である。FIG. 5 is an example of an equivalent circuit of a coupling element section CONEL having a coupling element REMT using a high resistance element RGT.
【0066】このような非線型素子DIOや高抵抗素子
RGTを必要に応じて複数個並列に組み合わせて導入さ
れる。A plurality of such nonlinear elements DIO and high-resistance elements RGT are introduced in parallel as needed.
【0067】なお、図4、図5に示したGDC1、GD
C2、GD1、GD2、Dd1、Dd2、Sd1、Sd
2、SDa、SDbは後述の図6〜図9における同一符
号部分に対応させるためのものである。The GDC1 and GD shown in FIGS.
C2, GD1, GD2, Dd1, Dd2, Sd1, Sd
2, SDa and SDb correspond to the same reference numerals in FIGS. 6 to 9 described later.
【0068】図6は図4(a)に示した結合素子部の平
面構成図、図7は図6のd−d’線に沿った断面図であ
る。FIG. 6 is a plan view of the coupling element shown in FIG. 4A, and FIG. 7 is a sectional view taken along the line dd 'in FIG.
【0069】また、図8は図5に示した結合素子部の平
面構成図、図9は図8のe−e’線に沿った断面図であ
る。FIG. 8 is a plan view of the coupling element shown in FIG. 5, and FIG. 9 is a sectional view taken along line ee 'of FIG.
【0070】図6および図7に示した双方向ダイオード
構成において、ゲート電極GD1、GD2と出力電極D
d1、Dd2の電気的接続GDC1、GDC2は、図1
2、図14、図15で説明した構成と全く同様に、スル
ーホールTh11とTh12およびTh21とTh22
を介して透明電極ITOに接続することで実現してい
る。In the bidirectional diode configuration shown in FIGS. 6 and 7, gate electrodes GD1, GD2 and output electrode D
The electrical connections GDC1 and GDC2 of d1 and Dd2 are shown in FIG.
2, the through holes Th11 and Th12 and the through holes Th21 and Th22 just like the configuration described in FIGS.
And is connected to the transparent electrode ITO via the
【0071】また、図8および図9に示した高抵抗素子
RGTを用いた構成において、高抵抗素子RGTは半導
体層aSiを接続端10a,10bの一部である第二金
属層SdaとSdbでブリッジした構造で実現してい
る。In the structure using the high-resistance element RGT shown in FIGS. 8 and 9, the high-resistance element RGT is formed by connecting the semiconductor layer aSi to the second metal layers Sda and Sdb which are part of the connection ends 10a and 10b. It is realized with a bridged structure.
【0072】これらの構成により、アクティブ素子基板
に形成した信号線間のショート検査をショートバーSH
de,SHdoを介して簡単に実現できると共に、静電
気保護回路の共通線と信号線の交差部で発生する絶縁破
壊が防止される。With these configurations, the short bar SH can be inspected between the signal lines formed on the active element substrate.
It can be easily realized via de and SHdo, and also prevents dielectric breakdown occurring at the intersection of the common line and the signal line of the electrostatic protection circuit.
【0073】なお、上記各実施例では、映像信号線Dj
の場合について説明したが、本発明はこれに限定される
ものではなく、走査信号線Giに対しても全く同様に適
用できる。In each of the above embodiments, the video signal line Dj
However, the present invention is not limited to this, and can be applied to the scanning signal line Gi in the same manner.
【0074】又、上記各実施例では、透明電極を保護膜
PASの上に形成した所謂ITOトップ構造で、また、
ゲート絶縁膜Ginの加工をPAS膜の加工と同時に一
括して行うことが可能な構造について説明したが、本発
明はこれに限定されるものではなく、他の基板構成に対
しても全く同様に適用できる。In each of the above embodiments, the so-called ITO top structure in which the transparent electrode is formed on the protective film PAS,
Although the structure in which the processing of the gate insulating film Gin can be performed simultaneously with the processing of the PAS film has been described, the present invention is not limited to this, and the same applies to other substrate configurations. Applicable.
【0075】図10は本発明によるアクティブマトリク
ス型液晶表示装置の全体構成を説明する展開斜視図であ
る。FIG. 10 is an exploded perspective view for explaining the entire structure of the active matrix type liquid crystal display device according to the present invention.
【0076】同図は本発明による液晶表示装置(以下、
液晶表示パネル,回路基板,バックライト、その他の構
成部材を一体化したモジュール:MDLと称する)の具
体的構造を説明するものである。FIG. 11 shows a liquid crystal display device (hereinafter, referred to as a liquid crystal display device) according to the present invention.
The liquid crystal display panel, the circuit board, the backlight, and a module in which other components are integrated: this is referred to as MDL).
【0077】SHDは金属板からなるシールドケース
(メタルフレームとも言う)、WDは表示窓、INS1
〜3は絶縁シート、PCB1〜3は回路基板(PCB1
はドレイン側回路基板:映像信号線駆動用回路基板、P
CB2はゲート側回路基板、PCB3はインターフェー
ス回路基板)、JN1〜3は回路基板PCB1〜3同士
を電気的に接続するジョイナ、TCP1,TCP2はテ
ープキャリアパッケージ、PNLは液晶表示パネル、G
Cはゴムクッション、ILSは遮光スペーサ、PRSは
プリズムシート、SPSは拡散シート、GLBは導光
板、RFSは反射シート、MCAは一体化成形により形
成された下側ケース(モールドフレーム)、MOはMC
Aの開口、LPは蛍光管、LPCはランプケーブル、G
Bは蛍光管LPを支持するゴムブッシュ、BATは両面
粘着テープ、BLは蛍光管や導光板等からなるバックラ
イトを示し、図示の配置関係で拡散板部材を積み重ねて
液晶表示モジュールMDLが組立てられる。SHD is a shield case (also called a metal frame) made of a metal plate, WD is a display window, INS1
To 3 are insulating sheets, PCB1 to 3 are circuit boards (PCB1
Is a drain side circuit board: a video signal line driving circuit board, P
CB2 is a gate side circuit board, PCB3 is an interface circuit board), JN1 to 3 are joiners for electrically connecting the circuit boards PCB1 to 3, TCP1 and TCP2 are tape carrier packages, PNL is a liquid crystal display panel, G
C is a rubber cushion, ILS is a light shielding spacer, PRS is a prism sheet, SPS is a diffusion sheet, GLB is a light guide plate, RFS is a reflection sheet, MCA is a lower case (mold frame) formed by integral molding, MO is MC
A opening, LP is fluorescent tube, LPC is lamp cable, G
B denotes a rubber bush supporting the fluorescent tube LP, BAT denotes a double-sided adhesive tape, BL denotes a backlight made of a fluorescent tube, a light guide plate, and the like, and a liquid crystal display module MDL is assembled by stacking diffusion plate members in the arrangement shown in the figure. .
【0078】液晶表示モジュールMDLは、下側ケース
MCAとシールドケースSHDの2種の収納・保持部材
を有し、絶縁シートINS1〜3、回路基板PCB1〜
3、液晶表示パネルPNLを収納固定した金属製のシー
ルドケースSHDと、蛍光管LP、導光板GLB、プリ
ズムシートPRS等からなるバックライトBLを収納し
た下側ケースMCAとを合体させてなる。The liquid crystal display module MDL has two kinds of storage / holding members of a lower case MCA and a shield case SHD, and includes insulating sheets INS1 to INS3 and circuit boards PCB1 to PCB1.
3. A metal shield case SHD in which the liquid crystal display panel PNL is housed and fixed, and a lower case MCA in which a backlight BL including a fluorescent tube LP, a light guide plate GLB, a prism sheet PRS, and the like are housed are combined.
【0079】映像信号線駆動用回路基板PCB1には液
晶表示パネルPNLの各画素を駆動するための集積回路
チップが搭載され、またインターフェース回路基板PC
B3には外部ホストからの映像信号の受入れ、タイミン
グ信号等の制御信号を受け入れる集積回路チップ、およ
びタイミングを加工してクロック信号を生成するタイミ
ングコンバータTCON等が搭載される。An integrated circuit chip for driving each pixel of the liquid crystal display panel PNL is mounted on the video signal line driving circuit board PCB1.
The B3 includes an integrated circuit chip that receives a video signal from an external host, receives a control signal such as a timing signal, and a timing converter TCON that processes a timing to generate a clock signal.
【0080】上記タイミングコンバータで生成されたク
ロック信号はインターフェース回路基板PCB3および
映像信号線駆動用回路基板PCB1に敷設されたクロッ
ク信号ラインCLLを介して映像信号線駆動用回路基板
PCB1に搭載された集積回路チップに供給される。The clock signal generated by the timing converter is integrated on the video signal line driving circuit board PCB1 via the clock signal line CLL laid on the interface circuit board PCB3 and the video signal line driving circuit board PCB1. Supplied to the circuit chip.
【0081】インターフェース回路基板PCB3および
映像信号線駆動用回路基板PCB1は多層配線基板であ
り、上記クロック信号ラインCLLはインターフェース
回路基板PCB3および映像信号線駆動用回路基板PC
B1の内層配線として形成される。The interface circuit board PCB3 and the video signal line driving circuit board PCB1 are multilayer wiring boards, and the clock signal line CLL is connected to the interface circuit board PCB3 and the video signal line driving circuit board PC
It is formed as an inner wiring of B1.
【0082】なお、液晶表示パネルPNLにはTFTを
駆動するためのドレイン側回路基板PCB1、ゲート側
回路基板PCB2およびインターフェース回路基板PC
B3がテープキャリアパッケージTCP1,TCP2で
接続され、各回路基板間はジョイナJN1,2,3で接
続されている。The liquid crystal display panel PNL has a drain-side circuit board PCB1, a gate-side circuit board PCB2 and an interface circuit board PC for driving TFTs.
B3 is connected by tape carrier packages TCP1 and TCP2, and the circuit boards are connected by joiners JN1, JN2, JN3.
【0083】液晶表示パネルPNLは前記した本発明に
よるアクティブマトリクス型液晶パネルであり、そのア
クティブ素子基板の絶縁破壊防止のための構成は前記実
施例で説明した通りである。The liquid crystal display panel PNL is the active matrix type liquid crystal panel according to the present invention described above, and the structure for preventing dielectric breakdown of the active element substrate is as described in the above embodiment.
【0084】図11は本発明による液晶表示装置を実装
した情報処理装置の一例を説明するパソコンの外観図で
あって、前記各図と同一符号は同一部分に対応し、IV
は蛍光管駆動用のインバータ電源、CPUはホスト側中
央演算装置である。FIG. 11 is an external view of a personal computer for explaining an example of an information processing apparatus in which the liquid crystal display device according to the present invention is mounted.
Is an inverter power supply for driving the fluorescent tube, and CPU is a central processing unit on the host side.
【0085】同図に示されたように、本発明による液晶
表示装置を実装したパソコンは、映像信号線駆動用回路
基板(水平駆動用回路基板:ドレイン側回路基板)PC
B1を画面の上部にのみ配置したことで、当該表示部の
下側(キーボード側)のスペースに余裕ができ、キーボ
ード部と表示部を結合するヒンジの設置スペース(ヒン
ジスペース)が少なくて済む。したがって、表示部の外
形サイズを低減でき、パソコン全体のサイズを小さくす
ることが可能となる。As shown in the figure, a personal computer on which the liquid crystal display device according to the present invention is mounted is a video signal line driving circuit board (horizontal driving circuit board: drain side circuit board) PC
By arranging B1 only at the upper part of the screen, a space below the display unit (keyboard side) can be given a margin, and the installation space (hinge space) of the hinge connecting the keyboard unit and the display unit can be reduced. Therefore, the outer size of the display unit can be reduced, and the size of the entire personal computer can be reduced.
【0086】[0086]
【発明の効果】以上説明したように、本発明によれば、
アクティブマトリクス型液晶表示装置を構成するアクテ
ィブ素子基板に形成された隣接信号線間のショート検査
をショートバーを通して一括して簡単に実現できると共
に、静電気保護回路の共通線と信号線の交差部での電位
差発生による絶縁破壊を防止することができる。As described above, according to the present invention,
Short-circuit inspection between adjacent signal lines formed on the active element substrate that constitutes the active matrix type liquid crystal display device can be easily and collectively realized through a short bar, and at the intersection of the common line of the electrostatic protection circuit and the signal line. It is possible to prevent dielectric breakdown due to generation of a potential difference.
【図1】本発明によるアクティブマトリクス型液晶表示
装置用静電気保護回路の第1実施例の構成を示す模式図
である。FIG. 1 is a schematic diagram showing a configuration of a first embodiment of an electrostatic protection circuit for an active matrix type liquid crystal display device according to the present invention.
【図2】本発明によるアクティブマトリクス型液晶表示
装置用静電気保護回路の第2実施例の構成を示す模式図
である。FIG. 2 is a schematic diagram showing a configuration of a second embodiment of an electrostatic protection circuit for an active matrix type liquid crystal display device according to the present invention.
【図3】上下ショートバーあるいは共通線を結合する結
合線と結合素子部の具体例を説明する模式図である。FIG. 3 is a schematic diagram illustrating a specific example of a coupling line for coupling an upper and lower short bar or a common line and a coupling element unit.
【図4】図3における結合部の等価回路図である。FIG. 4 is an equivalent circuit diagram of a coupling unit in FIG.
【図5】図3における結合部の他の等価回路図である。FIG. 5 is another equivalent circuit diagram of the coupling unit in FIG. 3;
【図6】図4(a)に示した結合素子部の平面構成図で
ある。FIG. 6 is a plan configuration diagram of the coupling element unit shown in FIG.
【図7】図6のd−d’線に沿った断面図である。FIG. 7 is a sectional view taken along line d-d 'of FIG.
【図8】図5に示した結合素子部の平面構成図である。FIG. 8 is a plan view showing a configuration of a coupling element unit shown in FIG. 5;
【図9】図8のe−e’線に沿った断面図である。FIG. 9 is a sectional view taken along the line e-e ′ of FIG. 8;
【図10】本発明によるアクティブマトリクス型液晶表
示装置の全体構成を説明する展開斜視図である。FIG. 10 is an exploded perspective view illustrating an overall configuration of an active matrix liquid crystal display device according to the present invention.
【図11】本発明による液晶表示装置を実装した情報処
理装置の一例を説明するパソコンの外観図である。FIG. 11 is an external view of a personal computer illustrating an example of an information processing device equipped with a liquid crystal display device according to the present invention.
【図12】従来のアクティブ素子基板の構成を説明する
基板と直角方向から見た平面図である。FIG. 12 is a plan view illustrating a configuration of a conventional active element substrate viewed from a direction perpendicular to the substrate.
【図13】図12の1画素付近の断面図である。13 is a cross-sectional view around one pixel in FIG.
【図14】表示画素部の構成を説明する平面図である。FIG. 14 is a plan view illustrating a configuration of a display pixel portion.
【図15】図14のb−b’線に沿った断面図である。FIG. 15 is a sectional view taken along the line b-b ′ of FIG.
【図16】図12の映像信号線Djの静電気保護回路の
構成例を抜き出して示す模式図である。16 is a schematic diagram illustrating a configuration example of an electrostatic protection circuit for the video signal line Dj in FIG. 12;
Gi 走査信号線 Dj 映像信号線 SHde 偶数番目信号線用ショートバー SHdo 奇数番目信号線用ショートバー Com(e) 偶数番目信号線用共通線 Com(o) 奇数番目信号線用共通線 SHVcomPAD ショートバーと共通線の結合線 SHeoCon ショートバー間又は共通線間の結合線 CONEL ショートバー間又は共通線間の結合素子部 REMT 結合素子。 Gi Scan signal line Dj Video signal line SHde Short bar for even-numbered signal line SHdo Short bar for odd-numbered signal line Com (e) Common line for even-numbered signal line Com (o) Common line for odd-numbered signal line SHVcomPAD Short bar Coupling line of common line SHeoCon Coupling line between short bars or common lines CONEL Coupling element section between short bars or common lines REMT Coupling element.
Claims (6)
を選択するスイッチング素子を少なくとも具備したアク
ティブ素子基板と、カラーフィルタを少なくとも具備し
たカラーフィルタ基板からなる一対の基板間に液晶を封
止してなる液晶パネルから構成したアクティブマトリク
ス型液晶表示装置において、 前記液晶表示パネルを構成するアクティブ素子基板が、
信号線を終端するショートバー及び信号線に非線形素子
を介して結合した共通線を備え、前記ショートバーと共
通線を電気的に結合して、当該ショートバー間あるいは
共通線間を非線形素子あるいは高抵抗素子で結合したこ
とを特徴とするアクティブマトリクス型液晶表示装置1. A liquid crystal is sealed between a pair of substrates including an electrode group forming a display pixel, an active element substrate having at least a switching element for selecting the display pixel, and a color filter substrate having at least a color filter. An active matrix liquid crystal display device comprising a liquid crystal panel comprising: an active element substrate constituting the liquid crystal display panel;
A short bar for terminating the signal line and a common line coupled to the signal line via a non-linear element are provided, and the short bar and the common line are electrically coupled to each other to connect the non-linear element or high line between the short bar or the common line. Active matrix type liquid crystal display device characterized by being connected by a resistance element
ョートバー及び共通線と、奇数番目信号線用ショートバ
ー及び共通線に分けた構成を有し、前記偶数番目信号線
用ショートバーと共通線を電気的に接続し、前記奇数番
目信号線用ショートバーと共通線を電気的に接続したこ
とを特徴とする請求項1に記載のアクティブマトリクス
型液晶表示装置。2. A short bar for an even-numbered signal line and a common line, and a short bar for an even-numbered signal line and a common line. 2. The active matrix liquid crystal display device according to claim 1, wherein lines are electrically connected, and the odd-numbered signal line short bar and a common line are electrically connected.
ョートバー及び共通線と、奇数番目信号線用ショートバ
ー及び共通線に分けた構成を有し、偶数番目用ショート
バーと奇数番目用ショートバーとの間、あるいは偶数番
目信号線用共通線と奇数番目用信号線用共通線との間
を、非線形素子または高抵抗素子で結合した構成を有す
ることを特徴とする請求項1に記載のアクティブマトリ
クス型液晶表示装置。3. A short bar for an even-numbered signal line and a common line, and a short bar for an even-numbered signal line and a common line. 2. The structure according to claim 1, further comprising a configuration in which a non-linear element or a high-resistance element is connected between the common line for bars or between the common line for even-numbered signal lines and the common line for odd-numbered signal lines. 3. Active matrix type liquid crystal display device.
用したことを特徴とする請求項2または請求項3に記載
のアクティブマトリクス型液晶表示装置。4. The active matrix type liquid crystal display device according to claim 2, wherein the configuration of said short bar is applied to a video signal line.
用したことを特徴とする請求項2または請求項3に記載
のアクティブマトリクス型液晶表示装置。5. The active matrix type liquid crystal display device according to claim 2, wherein the configuration of said short bar is applied to a scanning signal line.
素透明電極を有し、ゲート絶縁膜の加工を保護膜の加工
の後に一括して形成したゲート絶縁膜を有することを特
徴とする請求項1、2、3、4、または5に記載のアク
ティブマトリクス型液晶表示装置。6. A gate insulating film having a pixel transparent electrode on a protective film of the active element substrate, and a gate insulating film formed in a lump after the processing of the protective film. Item 6. The active matrix liquid crystal display device according to item 1, 2, 3, 4, or 5.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15234297A JPH112839A (en) | 1997-06-10 | 1997-06-10 | Active matrix liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15234297A JPH112839A (en) | 1997-06-10 | 1997-06-10 | Active matrix liquid crystal display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH112839A true JPH112839A (en) | 1999-01-06 |
Family
ID=15538453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15234297A Pending JPH112839A (en) | 1997-06-10 | 1997-06-10 | Active matrix liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH112839A (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002277896A (en) * | 2001-03-19 | 2002-09-25 | Matsushita Electric Ind Co Ltd | Liquid crystal display and image display device using the same |
KR100443835B1 (en) * | 2002-04-17 | 2004-08-11 | 엘지.필립스 엘시디 주식회사 | Thin film transistor array substrate for protecting static electricity and manufacturing method thereof |
JP2004311593A (en) * | 2003-04-03 | 2004-11-04 | Sharp Corp | Electromagnetic wave detector and active matrix substrate |
US6985340B2 (en) | 2003-03-07 | 2006-01-10 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with protection circuit protecting internal circuit from static electricity |
JP2006086520A (en) * | 2004-08-24 | 2006-03-30 | Samsung Electronics Co Ltd | Array substrate and its manufacturing method |
JP2008233141A (en) * | 2007-03-16 | 2008-10-02 | Epson Imaging Devices Corp | Electro-optical device |
JP2009276734A (en) * | 2008-05-14 | 2009-11-26 | Samsung Mobile Display Co Ltd | Organic electroluminescent display device and method for manufacturing the same |
KR100965586B1 (en) | 2003-12-30 | 2010-06-23 | 엘지디스플레이 주식회사 | The dual gate driving liquid crystal display device and the method for fabricating the same |
-
1997
- 1997-06-10 JP JP15234297A patent/JPH112839A/en active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002277896A (en) * | 2001-03-19 | 2002-09-25 | Matsushita Electric Ind Co Ltd | Liquid crystal display and image display device using the same |
KR100443835B1 (en) * | 2002-04-17 | 2004-08-11 | 엘지.필립스 엘시디 주식회사 | Thin film transistor array substrate for protecting static electricity and manufacturing method thereof |
US6985340B2 (en) | 2003-03-07 | 2006-01-10 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with protection circuit protecting internal circuit from static electricity |
JP2004311593A (en) * | 2003-04-03 | 2004-11-04 | Sharp Corp | Electromagnetic wave detector and active matrix substrate |
KR100965586B1 (en) | 2003-12-30 | 2010-06-23 | 엘지디스플레이 주식회사 | The dual gate driving liquid crystal display device and the method for fabricating the same |
JP2006086520A (en) * | 2004-08-24 | 2006-03-30 | Samsung Electronics Co Ltd | Array substrate and its manufacturing method |
JP2008233141A (en) * | 2007-03-16 | 2008-10-02 | Epson Imaging Devices Corp | Electro-optical device |
JP2009276734A (en) * | 2008-05-14 | 2009-11-26 | Samsung Mobile Display Co Ltd | Organic electroluminescent display device and method for manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100765560B1 (en) | Liquid crystal display device | |
US7724314B2 (en) | Method for repairing a short in a substrate for a display and display repaired according to that method | |
US6587162B1 (en) | Liquid crystal display | |
JPH10339885A (en) | Active matrix type liquid crystal display device | |
JPH1010493A (en) | Liquid crystal display device and liquid crystal display substrate | |
JPH11183904A (en) | Liquid crystal display device | |
JPH09329796A (en) | Liquid crystal display substrate | |
US6346976B1 (en) | Liquid crystal display device | |
JPH09297321A (en) | Liquid crystal display substrate and liquid crystal display device | |
JPH112839A (en) | Active matrix liquid crystal display device | |
JP3119357B2 (en) | Liquid crystal display | |
CN101726943B (en) | Active component array substrate, liquid-crystal display panel and detection method for both | |
JP2872274B2 (en) | Liquid crystal display | |
KR20040010283A (en) | Liquid crystal display device | |
JP3272848B2 (en) | Liquid crystal display device | |
JPH10339887A (en) | Active matrix type liquid crystal display device | |
JP3087730B2 (en) | Manufacturing method of liquid crystal display device | |
JP2000147557A (en) | Liquid crystal display device | |
JPH08190087A (en) | Transparent insulating substrate for producing liquid crystal display panel and method for inspecting its various characteristics | |
JP2000035573A (en) | Liquid crystal display device | |
JPH112838A (en) | Active matrix liquid crystal display device | |
JPH10339886A (en) | Active matrix type liquid crystal display device | |
JP2000155532A (en) | Display device and liquid crystal display device | |
JPH0317627A (en) | Display device | |
KR20070077989A (en) | Thin film transistor substrate and liquid crystal display panel |