JPH11243157A - Semiconductor mounting board and manufacture thereof - Google Patents

Semiconductor mounting board and manufacture thereof

Info

Publication number
JPH11243157A
JPH11243157A JP4471898A JP4471898A JPH11243157A JP H11243157 A JPH11243157 A JP H11243157A JP 4471898 A JP4471898 A JP 4471898A JP 4471898 A JP4471898 A JP 4471898A JP H11243157 A JPH11243157 A JP H11243157A
Authority
JP
Japan
Prior art keywords
insulating resin
resin layer
layer
copper foil
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4471898A
Other languages
Japanese (ja)
Other versions
JP3944801B2 (en
Inventor
Susumu Naoyuki
進 直之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP04471898A priority Critical patent/JP3944801B2/en
Publication of JPH11243157A publication Critical patent/JPH11243157A/en
Application granted granted Critical
Publication of JP3944801B2 publication Critical patent/JP3944801B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor mounting board equipped with a solder ball land which is superior in adhesion to a solder ball, and a method of efficiently manufacturing the mounting board. SOLUTION: A semiconductor mounting board is equipped with a solder ball land 11, a terminal connected to a semiconductor, and a wiring 12 which connects the solder ball land 11 to the terminal connected to the semiconductor, where the solder ball land 11 is provided with conductive projections 14, and a method of manufacturing the semiconductor mounting board is provided.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体搭載用基
板、特にハンダボールを有する半導体搭載用基板と、そ
の製造法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a substrate for mounting a semiconductor, in particular, a substrate for mounting a semiconductor having solder balls, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】近来、電子機器の小型化、軽量化、多機
能化が一段と進み、これに伴い、LSIやチップ部品等
の高集積化が進展し、その形態も多ピン化、小型化へと
急速に変化している。このため、プリント配線板には、
電子部品の実装密度を向上するために、配線パターンの
高密度化が一層求められるようになった。
2. Description of the Related Art In recent years, electronic devices have been further reduced in size, weight, and multifunctionality, and with this, LSIs, chip components, and the like have become more highly integrated. And it is changing rapidly. For this reason, printed wiring boards
In order to improve the mounting density of electronic components, there has been a growing demand for higher density wiring patterns.

【0003】また、電子機器の発達に伴い、配線板や電
子部品は小型化されているのに対して、半導体チップは
回路の機能を追加・進展させるために、規模は大きくな
りつつあるが、半導体を搭載するパッケージには、今ま
でのように、メタルパッケージやセラミックスを用いて
いたのでは高価になり、機器のコストを下げるために
も、有機材料を使用するようになってきている。。
[0003] Further, with the development of electronic equipment, wiring boards and electronic components have been miniaturized, while semiconductor chips have been increasing in scale in order to add and develop circuit functions. Conventionally, metal packages and ceramics are used for packages for mounting semiconductors, which is expensive, and organic materials have been used to reduce the cost of equipment. .

【0004】そこで、半導体チップを搭載するための入
れ物として、有機材料による、フィルムキャリア、リー
ドレスチップキャリア、フリップチップ、ピングリッド
アレイ、ボールグリッドアレイ等のように配線板に直接
半導体チップを搭載するものが開発、市販され始めてい
る。
Therefore, as a container for mounting a semiconductor chip, the semiconductor chip is mounted directly on a wiring board, such as a film carrier, a leadless chip carrier, a flip chip, a pin grid array, a ball grid array, or the like, made of an organic material. Things are starting to be developed and marketed.

【0005】また、配線板においても、層間の薄型化、
配線の微細化、層間接続穴の小径化が行われ、隣接する
層間の導体のみを接続するインタースティシャルバイア
ホール(以下、IVHという。)や、ベリードバイアホ
ール(以下、BVHという。)が用いられるようにな
り、このIVHやBVHも更に小径化されつつある。
[0005] Further, in a wiring board, the thickness between layers can be reduced.
As wiring is miniaturized and interlayer connection holes are reduced in diameter, interstitial via holes (hereinafter, referred to as IVH) for connecting only conductors between adjacent layers, and buried via holes (hereinafter, referred to as BVH) are provided. The IVH and BVH have been further reduced in diameter.

【0006】[0006]

【発明が解決しようとする課題】ところで、ハンダボー
ルを半導体搭載用基板と配線板との接続に用いるボール
グリッドアレイパッケージ(以下、BGAという。)に
おいても、端子数の増加、配線の高密度化は避けられな
い状態である。ところが、端子数が増加すると、ハンダ
ボールを溶着して半導体搭載用基板に設けると、半導体
搭載用基板のハンダボール用ランドの表面積が小さく、
ハンダボールとの密着力が小さくなり、場合によって
は、工程の途中でハンダボールが落剥することがあると
いう課題がある。
In a ball grid array package (BGA) using solder balls for connecting a semiconductor mounting substrate and a wiring board, the number of terminals is increased and the wiring density is increased. Is inevitable. However, when the number of terminals increases, when solder balls are welded and provided on a semiconductor mounting substrate, the surface area of the solder ball lands on the semiconductor mounting substrate is small,
There is a problem in that the adhesion to the solder ball is reduced, and in some cases, the solder ball may fall off during the process.

【0007】本発明は、ハンダボールとの密着力に優れ
たハンダボール用ランドを備えた半導体搭載用基板と、
その半導体搭載用基板を効率良く製造する方法を提供す
ることを目的とするものである。
According to the present invention, there is provided a semiconductor mounting substrate having a solder ball land having excellent adhesion to a solder ball,
It is an object of the present invention to provide a method for efficiently manufacturing the semiconductor mounting substrate.

【0008】[0008]

【課題を解決するための手段】本発明の半導体搭載用基
板は、ハンダボール用ランドと、半導体と接続するため
の端子と、ハンダボール用ランドと半導体と接続するた
めの端子とを接続する配線と有する半導体搭載用基板で
あって、ハンダボール用ランドが、導体の突起を有する
ことを特徴とする。
According to the present invention, there is provided a semiconductor mounting substrate comprising: a solder ball land; a terminal for connecting to the semiconductor; and a wiring for connecting the solder ball land to a terminal for connecting to the semiconductor. Wherein the solder ball lands have conductor protrusions.

【0009】この導体の突起は、複数に分割されている
ことが好ましい。
Preferably, the projection of the conductor is divided into a plurality.

【0010】導体の突起は、ハンダボール用ランドと同
じ金属により構成されてもよく、ハンダボール用ランド
と異なる金属により構成されていてもよい。さらには、
2層の異なる金属により構成されていてもい。
The projection of the conductor may be made of the same metal as the solder ball land, or may be made of a different metal from the solder ball land. Furthermore,
It may be composed of two layers of different metals.

【0011】このような半導体搭載用基板は、以下のよ
うにして製造することができる。 a.樹脂との接着に適した粗さを有すると共に少なくと
もハンダボール用ランドとなる1〜9μmの厚さの第1
の銅層と、全体としての金属層として取り扱いに十分な
強度を有する厚さ10〜150μmの第2の銅層と、そ
の2層の中間に設けられた厚さが0.04〜3μmのニ
ッケル−リン合金層からなる複合金属箔の、第1の銅層
の不要な箇所のみをエッチング除去して、導体パターン
を形成する工程。 b.前記の導体パターンを形成した金属箔の導体パター
ン面に、硬化した熱硬化性絶縁樹脂層を形成し、複合金
属箔付き絶縁樹脂層とする工程。 c.第2の銅層の、突起となる箇所以外の部分を選択的
に除去する工程。 d.露出しているニッケル−リン合金層のみを除去する
工程。
[0011] Such a semiconductor mounting substrate can be manufactured as follows. a. A first layer having a thickness of 1 to 9 μm, which has a roughness suitable for bonding with a resin and serves as at least a land for a solder ball.
And a second copper layer having a thickness of 10 to 150 μm and having sufficient strength for handling as a metal layer as a whole, and nickel having a thickness of 0.04 to 3 μm provided between the two layers. A step of forming a conductor pattern by etching away only unnecessary portions of the first copper layer of the composite metal foil made of the phosphorus alloy layer; b. A step of forming a cured thermosetting insulating resin layer on the conductor pattern surface of the metal foil on which the conductor pattern has been formed to form an insulating resin layer with a composite metal foil. c. A step of selectively removing a portion of the second copper layer other than a portion serving as a protrusion. d. A step of removing only the exposed nickel-phosphorus alloy layer.

【0012】また、以下のようにしても製造することが
できる。 a1.樹脂との接着に適した粗さを有する厚さが15〜
400μmの銅箔に、少なくともハンダボール用ランド
の形状にエッチングジストを形成し、エッチングレジス
トから露出した銅箔の部分を、厚さ方向に、銅箔の厚さ
全体の10〜90%エッチング除去して、導体パターン
を形成する工程。 b1.前記の導体パターンを形成した銅箔の導体パター
ン面に、硬化した熱硬化性絶縁樹脂層を形成し、銅箔付
き絶縁樹脂層とする工程。 c1.熱硬化性絶縁樹脂層と接していない銅箔の面の、
突起となる箇所にエッチングレジストを形成し、エッチ
ングレジストが形成されていない箇所の銅箔を選択的に
エッチング除去する工程。
Further, it can be manufactured in the following manner. a1. 15-thickness with roughness suitable for bonding with resin
An etching dist is formed on a 400 μm copper foil at least in the shape of a land for a solder ball, and the portion of the copper foil exposed from the etching resist is etched away in the thickness direction by 10 to 90% of the entire thickness of the copper foil. Forming a conductive pattern. b1. A step of forming a cured thermosetting insulating resin layer on the conductive pattern surface of the copper foil on which the conductive pattern is formed to form an insulating resin layer with a copper foil. c1. The surface of the copper foil not in contact with the thermosetting insulating resin layer,
A step of forming an etching resist in a portion to be a protrusion and selectively etching away a copper foil in a portion where the etching resist is not formed;

【0013】また、以下のようにしても製造することが
できる。 a2.樹脂との接着に適した粗さを有すると共に少なく
ともハンダボール用ランドとなる1〜9μmの厚さの第
1の銅層と、全体としての金属層として取り扱いに十分
な強度を有する厚さ10〜150μmの第2の銅層と、
その2層の中間に設けられた厚さが0.04〜3μmの
ニッケル−リン合金層からなる複合金属箔の、第1の銅
層の不要な箇所のみをエッチング除去して、導体パター
ンを形成する工程。 b2.前記の導体パターンを形成した金属箔の導体パタ
ーン面に、硬化した熱硬化性絶縁樹脂層を形成し、複合
金属箔付き絶縁樹脂層とする工程。 c2.前記工程b2で作製した複合金属箔付き絶縁樹脂
層の熱硬化性絶縁樹脂層の側の電気的接続を行う箇所
に、レーザーを照射して、導体パターン裏面に到達する
バイアホールとなる穴をあける工程。 d2.複合金属箔付き絶縁樹脂層の、バイアホールとな
る穴の内壁と熱硬化性絶縁樹脂層の表面にめっきを行い
導体を形成する工程。 e2.第2の銅層の、突起となる箇所以外の部分を選択
的にエッチング除去すると共に、複合金属箔付き絶縁樹
脂層の反対面に形成された導体の不要な箇所をエッチン
グ除去して回路を形成する工程。 f2.露出しているニッケル−リン合金層のみを除去す
る工程。
[0013] Also, it can be manufactured as follows. a2. A first copper layer having a thickness suitable for adhesion to a resin and having a thickness of at least 1 to 9 μm serving as a land for a solder ball, and a thickness of 10 to have a strength sufficient for handling as a metal layer as a whole. A second copper layer of 150 μm;
A conductive pattern is formed by etching and removing only unnecessary portions of the first copper layer of the composite metal foil made of a nickel-phosphorus alloy layer having a thickness of 0.04 to 3 μm provided between the two layers. Process. b2. A step of forming a cured thermosetting insulating resin layer on the conductor pattern surface of the metal foil on which the conductor pattern has been formed to form an insulating resin layer with a composite metal foil. c2. Laser irradiation is performed on a portion of the insulating resin layer with a composite metal foil prepared in the step b2 where an electrical connection is made on the side of the thermosetting insulating resin layer to form a hole serving as a via hole reaching the back surface of the conductive pattern. Process. d2. A step of plating the inner wall of the via hole and the surface of the thermosetting insulating resin layer of the insulating resin layer with composite metal foil to form a conductor. e2. A circuit is formed by selectively etching away a portion of the second copper layer other than a portion serving as a protrusion, and etching away an unnecessary portion of a conductor formed on the opposite surface of the insulating resin layer with a composite metal foil. Process. f2. A step of removing only the exposed nickel-phosphorus alloy layer.

【0014】また、以下のようにしても製造することが
できる。 a3.樹脂との接着に適した粗さを有する厚さが15〜
400μmの銅箔に、少なくともハンダボール用ランド
の形状にエッチングレジストを形成し、エッチングレジ
ストから露出した銅箔の部分を、厚さ方向に、銅箔の厚
さ全体の10〜90%エッチング除去して、導体パター
ンを形成する工程。 b3.前記の導体パターンを形成した銅箔の導体パター
ン面に、硬化した熱硬化性絶縁樹脂層を形成し、銅箔付
き絶縁樹脂層とする工程。 c3.前記工程b3で作製した銅箔付き絶縁樹脂層の熱
硬化性絶縁樹脂層の側の電気的接続を行う箇所に、レー
ザーを照射して、導体パターン裏面に到達するバイアホ
ールとなる穴をあける工程。 d3.銅箔付き絶縁樹脂層の、バイアホールとなる穴の
内壁と熱硬化性絶縁樹脂層の表面にめっきを行い導体を
形成する工程。 e3.熱硬化性絶縁樹脂層と接していない銅箔の面の、
突起となる箇所にエッチングレジストを形成し、エッチ
ングレジストが形成されていない箇所の銅箔を選択的に
エッチング除去すると共に、銅箔付き絶縁樹脂層の反対
面に形成された導体の不要な箇所をエッチング除去して
回路を形成する工程。
Further, it can be manufactured in the following manner. a3. 15-thickness with roughness suitable for bonding with resin
An etching resist is formed on a 400 μm copper foil at least in the shape of a land for a solder ball, and a portion of the copper foil exposed from the etching resist is etched and removed in the thickness direction by 10 to 90% of the entire thickness of the copper foil. Forming a conductive pattern. b3. A step of forming a cured thermosetting insulating resin layer on the conductive pattern surface of the copper foil on which the conductive pattern is formed to form an insulating resin layer with a copper foil. c3. A step of irradiating a laser to a portion of the insulating resin layer with copper foil on the side of the thermosetting insulating resin layer formed in the step b3 where an electrical connection is to be made to form a hole serving as a via hole reaching the back surface of the conductive pattern. . d3. Forming a conductor by plating the inner wall of the hole serving as a via hole and the surface of the thermosetting insulating resin layer of the insulating resin layer with copper foil; e3. The surface of the copper foil not in contact with the thermosetting insulating resin layer,
An etching resist is formed on the portion that will become a protrusion, and the copper foil in the portion where the etching resist is not formed is selectively etched away, and unnecessary portions of the conductor formed on the opposite surface of the insulating resin layer with the copper foil are removed. A step of forming a circuit by etching away.

【0015】このときに、工程b、工程b1、工程b2
または工程b3で金属箔の導体パターン面に形成した熱
硬化性絶縁樹脂層に、充填剤を分散させたものを用いる
ことが好ましく、このような、熱硬化性絶縁樹脂層に分
散する充填剤には、通常のガラス布や紙の他に、電気絶
縁性セラミック系ウィスカを用いることができ、熱硬化
性絶縁樹脂層に分散する充填剤の配合量が、5〜50v
ol%であることが好ましい。
At this time, Step b, Step b1, Step b2
Alternatively, it is preferable to use a material obtained by dispersing a filler in the thermosetting insulating resin layer formed on the conductor pattern surface of the metal foil in step b3. For such a filler dispersed in the thermosetting insulating resin layer, In addition to ordinary glass cloth and paper, an electrically insulating ceramic whisker can be used, and the amount of the filler dispersed in the thermosetting insulating resin layer is 5 to 50 v.
ol% is preferred.

【0016】[0016]

【発明の実施の形態】(熱硬化性絶縁樹脂)本発明の熱
硬化性絶縁樹脂には、例えば、二官能エポキシ樹脂とハ
ロゲン化二官能フェノール類の配合当量比をエポキシ基
/フェノール水酸基=1/0.9〜1.1とし、触媒の
存在下、加熱して重合させた分子量が100,000以
上のエポキシ重合体及び架橋剤、多官能エポキシ樹脂を
構成成分とするフィルム形成能を有する熱硬化性エポキ
シ樹脂や、単独ではフィルム形成能のない樹脂のどちら
でも用いることができる。ここでいう、フィルム形成能
とは、その樹脂を溶媒に溶解しワニスとし、そのワニス
をキャリアフィルムに塗布するときに厚さの制御が容易
であり、かつ、加熱乾燥して半硬化状としたものを、搬
送、切断、積層するときに、樹脂割れや欠落を生じにく
く、さらにその後の加熱加圧成型時に絶縁層としての最
少厚さを確保できる性能のことをいう。
DESCRIPTION OF THE PREFERRED EMBODIMENTS (Thermosetting Insulating Resin) The thermosetting insulating resin of the present invention may be prepared, for example, by mixing a bifunctional epoxy resin and a halogenated difunctional phenol at an equivalent ratio of epoxy group / phenol hydroxyl group = 1. /0.9 to 1.1, heat having a molecular weight of 100,000 or more, polymerized by heating in the presence of a catalyst, and having a molecular weight of 100,000 or more, a cross-linking agent, Either a curable epoxy resin or a resin having no ability to form a film by itself can be used. Here, the film-forming ability means that the resin is dissolved in a solvent to form a varnish, the thickness of which is easily controlled when the varnish is applied to a carrier film, and which is heated and dried to have a semi-cured state. It refers to the ability to hardly cause cracking or chipping of resin when transporting, cutting and laminating, and to ensure the minimum thickness as an insulating layer during the subsequent heat and pressure molding.

【0017】単独ではフィルム形成能の無い熱硬化性絶
縁樹脂としては、従来のガラス布に含浸して使用する樹
脂があり、例えば、分子量が30,000を超えない樹
脂であって、エポキシ樹脂、ビスマレイミドトリアジン
樹脂、ポリイミド樹脂、フェノール樹脂、メラミン樹
脂、珪素樹脂、不飽和ポリエステル樹脂、シアン酸エス
テル樹脂、イソシアネート樹脂、またこれらの変性樹脂
などがある。なかでも、エポキシ樹脂、ビスマレイミド
トリアジン樹脂、及びポリイミド樹脂は、Tgや弾性
率、硬度が高く、好ましい。エポキシ樹脂としては、ビ
スフェノールF型エポキシ樹脂、ビスフェノールS型エ
ポキシ樹脂、フェノールノボラック型エポキシ樹脂、ク
レゾールノボラック型エポキシ樹脂、ビスフェノールA
ノボラック型エポキシ樹脂、サリチルアルデヒドノボラ
ック型エポキシ樹脂、ビスフェノールFノボラック型エ
ポキシ樹脂、脂環式エポキシ樹脂、グリシジルエステル
型エポキシ樹脂、グリシジルアミン型エポキシ樹脂、ヒ
ダントイン型エポキシ樹脂、イソシアヌレート型エポキ
シ樹脂、脂肪族環状エポキシ樹脂ならびにこれらのハロ
ゲン化物、水素添加物から選択されたものを使用でき、
併用することもできる。中でも、ビスフェノールAノボ
ラック型エポキシ樹脂、サリチルアルデヒドノボラック
型エポキシ樹脂は、耐熱性に優れ、好ましい。
As a thermosetting insulating resin having no film forming ability by itself, there is a resin which is used by impregnating a conventional glass cloth. For example, a resin having a molecular weight of not more than 30,000, such as an epoxy resin, Examples include bismaleimide triazine resin, polyimide resin, phenol resin, melamine resin, silicon resin, unsaturated polyester resin, cyanate ester resin, isocyanate resin, and modified resins thereof. Among them, epoxy resin, bismaleimide triazine resin, and polyimide resin are preferable because of their high Tg, elastic modulus, and hardness. Examples of the epoxy resin include bisphenol F type epoxy resin, bisphenol S type epoxy resin, phenol novolak type epoxy resin, cresol novolak type epoxy resin, bisphenol A
Novolak epoxy resin, salicylaldehyde novolak epoxy resin, bisphenol F novolak epoxy resin, alicyclic epoxy resin, glycidyl ester epoxy resin, glycidylamine epoxy resin, hydantoin epoxy resin, isocyanurate epoxy resin, aliphatic Cyclic epoxy resins and their halides, those selected from hydrogenated can be used,
They can be used together. Among them, bisphenol A novolak type epoxy resin and salicylaldehyde novolak type epoxy resin are excellent in heat resistance and are preferable.

【0018】(硬化剤)本発明の熱硬化性絶縁樹脂に用
いる硬化剤には、上記した樹脂に用いる硬化剤であれば
どのようなものでも使用でき、例えば、樹脂にエポキシ
樹脂を用いる場合には、ジシアンジアミド、ビスフェノ
ールA、ビスフェノールF、ポリビニルフェノール樹
脂、ノボラック樹脂、ビスフェノールAノボラック樹脂
が耐熱性に優れ好ましい。この硬化剤の前記熱硬化性絶
縁樹脂に対する配合比は、前記熱硬化性絶縁樹脂100
重量部に対して、2〜100重量部の範囲が好ましく、
ジシアンジアミドであれば、2〜5重量部、それ以外の
上記硬化剤であれば、30〜80重量部の範囲がより好
ましい。2重量部未満であると硬化不足となり、耐熱性
が低下し、100重量部を超えると、電気特性や耐熱性
が低下する。
(Curing Agent) As the curing agent used for the thermosetting insulating resin of the present invention, any curing agent can be used as long as it is used for the above-mentioned resin. Of these, dicyandiamide, bisphenol A, bisphenol F, polyvinyl phenol resin, novolak resin, and bisphenol A novolak resin are preferable because of their excellent heat resistance. The mixing ratio of this curing agent to the thermosetting insulating resin is 100%.
With respect to parts by weight, a range of 2 to 100 parts by weight is preferable,
If it is dicyandiamide, the range is more preferably 2 to 5 parts by weight, and if it is the other curing agent, the range is 30 to 80 parts by weight. If the amount is less than 2 parts by weight, curing will be insufficient, and the heat resistance will decrease. If it exceeds 100 parts by weight, the electrical properties and heat resistance will decrease.

【0019】(硬化促進剤)本発明の熱硬化性絶縁樹脂
と硬化剤には、さらに、硬化促進剤を用いることがで
き、熱硬化性樹脂がエポキシ樹脂の場合には、硬化促進
剤には、イミダゾール化合物、有機リン化合物、第3級
アミン、第4級アンモニウム塩等を使用することができ
る。この硬化促進剤の配合比は、前記熱硬化性絶縁樹脂
100重量部に対し、0.01〜20重量部の範囲が好
ましく、0.1〜10重量部の範囲がより好ましい。
0.01重量部未満であると、硬化不足となり耐熱性が
低下し、20重量部を超えると、Bステージの寿命が短
くなり耐熱性が低下する。
(Curing Accelerator) A curing accelerator can be further used in the thermosetting insulating resin and the curing agent of the present invention. When the thermosetting resin is an epoxy resin, the curing accelerator is , Imidazole compounds, organic phosphorus compounds, tertiary amines, quaternary ammonium salts, and the like. The compounding ratio of the curing accelerator is preferably in the range of 0.01 to 20 parts by weight, more preferably 0.1 to 10 parts by weight, based on 100 parts by weight of the thermosetting insulating resin.
If the amount is less than 0.01 part by weight, the curing becomes insufficient and the heat resistance is reduced. If the amount exceeds 20 parts by weight, the life of the B stage is shortened and the heat resistance is reduced.

【0020】(希釈剤)上記熱硬化性絶縁樹脂、硬化
剤、硬化促進剤は、溶剤に希釈して用い、この溶剤に
は、アセトン、メチルエチルケトン、トルエン、キシレ
ン、メチルイソブチレン、酢酸エチル、エチレングリコ
ールモノメチルエーテル、メタノール、エタノール、
N,N−ジメチルホルムアミド、N,N−ジメチルアセ
トアミド等が使用できる。この希釈剤の上記熱硬化性絶
縁樹脂に対する配合比は、上記熱硬化性絶縁樹脂100
重量部に対して、1〜200重量部の範囲が好ましく、
30〜100重量部の範囲がより好ましい。1重量部未
満であると、粘度が高くなり塗りムラができやすく、2
00重量部を超えると、粘度が低くなりすぎ必要な厚さ
にまで塗布することができない。
(Diluent) The above-mentioned thermosetting insulating resin, curing agent and curing accelerator are used after being diluted with a solvent, and include acetone, methyl ethyl ketone, toluene, xylene, methyl isobutylene, ethyl acetate and ethylene glycol. Monomethyl ether, methanol, ethanol,
N, N-dimethylformamide, N, N-dimethylacetamide and the like can be used. The mixing ratio of the diluent to the thermosetting insulating resin is 100
The range of 1 to 200 parts by weight relative to parts by weight is preferable,
A range of 30 to 100 parts by weight is more preferable. When the amount is less than 1 part by weight, the viscosity becomes high and coating unevenness is easily generated.
If the amount is more than 00 parts by weight, the viscosity becomes too low and the coating cannot be applied to a required thickness.

【0021】(電気絶縁性セラミック系ウィスカ)本発
明に使用することのできる充填剤として、電気絶縁性セ
ラミック系ウィスカがあり、このような電気絶縁性セラ
ミック系ウィスカには、例えば、ほう酸アルミニウム、
ウォラスナイト、チタン酸カリウム、塩基性硫酸マグネ
シウム、窒化珪素、及びα−アルミナの中から選択して
用いることができ、中でも、ほう酸アルミニウムとチタ
ン酸カリウムは、モース硬度が従来のEガラスと同程度
であり、従来のプリプレグと同等のワイヤボンディング
性が得られ、さらに、ほう酸アルミニウムは、弾性率が
400MPaと高いうえに、ワニスと混合しやすく、好
ましい。
(Electrically Insulating Ceramic Whisker) As a filler that can be used in the present invention, there is an electrically insulating ceramic whisker. Examples of such an electrically insulating ceramic whisker include aluminum borate,
It can be used by selecting from wollastonite, potassium titanate, basic magnesium sulfate, silicon nitride, and α-alumina. Among them, aluminum borate and potassium titanate have a Mohs hardness similar to that of conventional E glass. Thus, a wire bonding property equivalent to that of a conventional prepreg is obtained, and furthermore, aluminum borate is preferable because it has a high elastic modulus of 400 MPa and is easily mixed with varnish.

【0022】この電気絶縁性セラミック系ウィスカの形
状としては、平均直径が0.3〜3μm、平均長さが平
均直径の5倍以上であることが好ましい。平均直径が、
0.3μm未満であると、樹脂ワニスへの混合が困難と
なり、3μmを越えると、樹脂への分散が十分でなく、
塗布した表面の凹凸が大きくなる。この平均直径は、
0.3〜1μmの範囲がより好ましい。
The shape of the electrically insulating ceramic whisker preferably has an average diameter of 0.3 to 3 μm and an average length of at least 5 times the average diameter. The average diameter is
If it is less than 0.3 μm, mixing with the resin varnish becomes difficult, and if it exceeds 3 μm, dispersion in the resin is not sufficient,
The unevenness of the applied surface becomes large. This average diameter is
The range of 0.3 to 1 μm is more preferable.

【0023】平均長さが、5倍未満であると、樹脂の剛
性が得られず、さらには20倍以上であることがより好
ましい。また、上限として、50μm以下であることが
好ましく、この数値は、導体パターンのパターン間隔よ
り小さいことが好ましく、この平均長さが、導体パター
ンの間隔を越えると、パターンに接触した場合に、電気
絶縁性セラミック系ウィスカに沿って銅のイオンマイグ
レーションが起こり易く、パターンが短絡する可能性が
高いので好ましくない。
If the average length is less than 5 times, the rigidity of the resin cannot be obtained, and more preferably 20 times or more. In addition, the upper limit is preferably 50 μm or less, and this numerical value is preferably smaller than the pattern interval of the conductor patterns. It is not preferable because ion migration of copper easily occurs along the insulating ceramic whisker and the possibility that the pattern is short-circuited is high.

【0024】この電気絶縁性セラミック系ウィスカと熱
硬化性絶縁樹脂との濡れ性を高めるために、電気絶縁性
セラミック系ウィスカの表面をカップリング剤で処理し
たものを用いることが好ましく、このようなカップリン
グ剤には、シリコン系カップリング剤、チタン系カップ
リング剤、アルミニウム系カップリング剤、ジルコニウ
ム系カップリング剤、ジルコアルミニウム系カップリン
グ剤、クロム系カップリング剤、ボロン系カップリング
剤、リン系カップリング剤、アミノ系カップリング剤な
どから選択して使用できる。
In order to enhance the wettability between the electrically insulating ceramic whisker and the thermosetting insulating resin, it is preferable to use an electrically insulating ceramic whisker whose surface is treated with a coupling agent. Coupling agents include silicon-based coupling agents, titanium-based coupling agents, aluminum-based coupling agents, zirconium-based coupling agents, zirconium-based coupling agents, chromium-based coupling agents, boron-based coupling agents, and phosphorus-based coupling agents. It can be used by selecting from a system-based coupling agent, an amino-based coupling agent and the like.

【0025】(熱硬化性絶縁樹脂と電気絶縁性セラミッ
ク系ウィスカの割合)熱硬化性絶縁樹脂と電気絶縁性セ
ラミック系ウィスカの割合は、硬化した熱硬化性絶縁樹
脂の中で電気絶縁性セラミック系ウィスカが5〜50v
ol%となるように調整することが必要である。さらに
は、20〜40vol%であることがより好ましい。5
vol%未満であると、熱硬化性絶縁樹脂のフィルム形
成能が小さく、切断時に飛散する等、取り扱いが困難で
あり、剛性も低く、部品実装後のそりが大きくなり実装
性が低下する。50vol%を超えると、加熱加圧成型
時に、導体パターン間隙への埋め込みが不十分で、成型
後にボイドやかすれを生じ、絶縁性が低下するおそれが
ある。
(Ratio of thermosetting insulating resin to electrically insulating ceramic whisker) The ratio of thermosetting insulating resin to electrically insulating ceramic whisker is determined by the ratio of electrically insulating ceramic whisker in the cured thermosetting insulating resin. Whisker is 5-50v
It is necessary to adjust so as to be ol%. Further, the content is more preferably 20 to 40% by volume. 5
When the content is less than vol%, the thermosetting insulating resin has a small film-forming ability, is difficult to handle such as being scattered at the time of cutting, has low rigidity, has a large warp after component mounting, and deteriorates mountability. If it exceeds 50 vol%, the filling into the gaps between the conductor patterns is insufficient at the time of molding under heat and pressure, and voids and blurring may occur after molding, and the insulating property may be reduced.

【0026】(レーザによる穴あけ)非貫通穴の穴あけ
には、レーザーを使用する。レーザーとしては、エキシ
マレーザーや炭酸ガスレーザーやYAGレーザー等があ
るが、加工速度、加工品質、加工費等のバランスの取れ
た炭酸ガスレーザーが好適である。
(Drilling with Laser) A laser is used for drilling non-through holes. Examples of the laser include an excimer laser, a carbon dioxide laser, a YAG laser, and the like, and a carbon dioxide laser that balances processing speed, processing quality, processing cost, and the like is preferable.

【0027】工程a.この工程において、エッチングレ
ジストを形成するには、通常のプリント配線板に用いる
方法が使用でき、例えば、剥離可能なレジストインク
を、シルクスクリーン印刷法によって銅箔の表面に印刷
する方法や、剥離可能なレジストフィルムを銅箔の表面
にラミネートし、フォトマスクを介して、回路部分にレ
ジストが形成できるように紫外線を照射し、回路間隙部
を現像して除去する方法を使用することができる。この
ときに、裏面の第2の銅層全面にもエッチングレジスト
を形成し、第2の銅層がエッチングされるのを防止する
ことが好ましい。
Step a. In this step, in order to form an etching resist, a method used for a normal printed wiring board can be used, for example, a method of printing a peelable resist ink on the surface of a copper foil by a silk screen printing method, A method of laminating a resist film on the surface of a copper foil, irradiating an ultraviolet ray through a photomask so that a resist can be formed on a circuit portion, and developing and removing a circuit gap portion can be used. At this time, it is preferable to form an etching resist also on the entire surface of the second copper layer on the back surface to prevent the second copper layer from being etched.

【0028】この第1の銅層のみをエッチング除去する
溶液としては、塩素イオンとアンモニウムイオンと銅イ
オンを含む溶液(以下、アルカリエッチャントとい
う。)を用い、処理方法には、浸漬、噴霧などの溶液に
接触させる方法を用いる。また、エッチングレジストの
除去には、溶剤やアルカリ水溶液を用いて除去する。
As a solution for etching and removing only the first copper layer, a solution containing chlorine ions, ammonium ions and copper ions (hereinafter referred to as an alkaline etchant) is used. A method of contacting with a solution is used. The etching resist is removed by using a solvent or an alkaline aqueous solution.

【0029】工程b.この工程において、導体パターン
を形成した金属箔に、熱硬化性絶縁樹脂層を形成するに
は、通常のプリプレグと重ねて、加熱・加圧して積層一
体化させる方法と、上記熱硬化性絶縁樹脂、硬化剤、硬
化促進剤、及び希釈剤を混合した溶液(以下、熱硬化性
絶縁樹脂ワニスという。)に、撹拌したワニスを、塗布
し、加熱して、硬化させる方法があり、ブレードコー
タ、ロッドコータ、ナイフコータ、スクイズコータ、リ
バースロールコータ、あるいはトランスファロールコー
タ等、銅箔と平行な方向に剪断力を負荷できるか、ある
いは銅箔の面に垂直な方向に圧縮力を負荷できる塗布方
法を選択することが好ましい。この熱硬化性絶縁樹脂に
充填剤を添加するには、上記熱硬化性絶縁樹脂、硬化
剤、硬化促進剤、及び希釈剤を混合した溶液に、例え
ば、電気絶縁性セラミック系ウィスカを混合し、撹拌し
たワニスとする。
Step b. In this step, in order to form a thermosetting insulating resin layer on the metal foil on which the conductor pattern has been formed, a method of superimposing on a normal prepreg, heating and pressurizing to laminate and integrate, There is a method of applying a stirred varnish to a solution (hereinafter, referred to as a thermosetting insulating resin varnish) in which a curing agent, a curing accelerator, and a diluent are mixed, and then heating and curing the solution. A coating method such as a rod coater, knife coater, squeeze coater, reverse roll coater, or transfer roll coater that can apply a shearing force in a direction parallel to the copper foil or a compressive force in a direction perpendicular to the surface of the copper foil. It is preferable to select. To add a filler to this thermosetting insulating resin, the thermosetting insulating resin, a curing agent, a curing accelerator, and a solution obtained by mixing a diluent, for example, mixing an electrically insulating ceramic whisker, The varnish was stirred.

【0030】工程c.この工程において、第2の銅層
の、突起となる箇所以外の部分をエッチング除去する溶
液としては、前述の第1の銅層をエッチングしたときと
同じアルカリエッチャントを用いることができ、突起と
なる箇所以外の部分をエッチング除去するには、エッチ
ングレジストを形成して不要な箇所のみをエッチングす
ればよく、このエッチングレジストを形成するには、通
常のプリント配線板に用いる方法が使用でき、例えば、
剥離可能なレジストインクを、シルクスクリーン印刷法
によって銅箔の表面に印刷する方法や、剥離可能なレジ
ストフィルムを銅箔の表面にラミネートし、フォトマス
クを介して、回路部分にレジストが形成できるように紫
外線を照射し、回路間隙部を現像して除去する方法を使
用することができる。この工程において、突起が、複数
に分割されるようにエッチングレジストを形成すること
が好ましい。エッチング除去の方法は、これも、同様
に、浸漬、噴霧などの溶液に接触させることによって行
うことができる。
Step c. In this step, the same alkali etchant as that used for etching the first copper layer can be used as the solution for etching and removing the portion of the second copper layer other than the portion serving as the protrusion, and the solution becomes a protrusion. In order to remove portions other than the portions by etching, it is sufficient to form an etching resist and etch only unnecessary portions, and to form this etching resist, a method used for a normal printed wiring board can be used, for example,
A method of printing a peelable resist ink on the surface of copper foil by silk screen printing, or laminating a peelable resist film on the surface of copper foil and forming a resist on the circuit part via a photomask May be used to irradiate the surface with ultraviolet rays and develop and remove the circuit gap. In this step, it is preferable that the etching resist is formed so that the protrusion is divided into a plurality. The etching removal method can also be carried out by contacting with a solution such as dipping or spraying.

【0031】工程d.この工程において、ニッケル−リ
ン合金層のみを除去するには、硝酸と過酸化水素を主成
分とする液に、添加剤としてカルボキシル基を有する有
機酸、環構成員として、−NH−,−N=の形で窒素を
含む複素環式化合物を配合した水溶液に浸漬するか、あ
るいはそのような水溶液を噴霧して行う。
Step d. In this step, in order to remove only the nickel-phosphorus alloy layer, an organic acid having a carboxyl group as an additive and -NH- and -N as ring members are added to a liquid containing nitric acid and hydrogen peroxide as main components. It is immersed in an aqueous solution containing a heterocyclic compound containing nitrogen in the form of = or sprayed with such an aqueous solution.

【0032】工程a1.この工程においては、樹脂との
接着に適した粗さを有する厚さが15〜400μmの銅
箔に、少なくともハンダボール用ランドの形状にエッチ
ングレジストを形成し、エッチングレジストから露出し
た銅箔の部分を、厚さ方向に、銅箔の厚さ全体の10〜
90%エッチング除去して、導体パターンを形成する
が、このときに、導体パターンは、エッチングを銅箔の
厚さに全て行わないので、中途半端に工程を停止したよ
うな形状、すなわち、彫刻のレリーフのような盛り上が
りのある形状となっている。
Step a1. In this step, an etching resist is formed at least in the shape of a land for a solder ball on a copper foil having a thickness suitable for bonding with a resin and having a thickness of 15 to 400 μm, and a portion of the copper foil exposed from the etching resist is formed. In the thickness direction, 10 to the entire thickness of the copper foil
The conductor pattern is formed by etching away by 90%. At this time, since the conductor pattern is not completely etched to the thickness of the copper foil, the conductor pattern has a shape in which the process is stopped halfway, namely, the engraving of the engraving. It has a raised shape like a relief.

【0033】工程b1.この工程では、上記の工程で、
凹凸のできた銅箔の面に、熱硬化性絶縁樹脂層を形成す
る以外は、工程bと同様に行うことができる。
Step b1. In this step, in the above step,
Except that a thermosetting insulating resin layer is formed on the surface of the copper foil having irregularities, the process can be performed in the same manner as in step b.

【0034】工程c1.この工程では、突起を形成する
箇所にエッチングレジストを形成し、凹凸のできた銅箔
を裏側からエッチングしてゆき、突起が残った状態で、
その周囲がエッチング除去され、裏側の盛り上がった箇
所は銅箔が残っているが、裏側の凹みになっている部分
は、除去されて、熱硬化性絶縁樹脂層が現れてくる。そ
して終点は、裏側の盛り上がった箇所が回路として発現
したときであり、その回路の一部に突起ができている。
この工程において、突起が、複数に分割されるようにエ
ッチングレジストを形成することが好ましい。
Step c1. In this step, an etching resist is formed at the position where the protrusion is to be formed, and the copper foil having the unevenness is etched from the back side, and in a state where the protrusion remains,
The periphery is removed by etching, and the copper foil remains on the raised portion on the back side, but the recessed portion on the back side is removed and the thermosetting insulating resin layer appears. The end point is when the raised portion on the back side appears as a circuit, and a protrusion is formed in a part of the circuit.
In this step, it is preferable that the etching resist is formed so that the protrusion is divided into a plurality.

【0035】工程a2.工程aと同様に行うことができ
る。
Step a2. It can be performed in the same manner as in step a.

【0036】工程b2.工程bと同様に行うことができ
る。
Step b2. It can be performed in the same manner as in step b.

【0037】工程c2.この工程において、使用できる
レーザは、炭酸ガスレーザ、YAGレーザ、エキシマレ
ーザ等があり、加工速度、加工品質、加工費の点からバ
ランスの取れた炭酸ガスレーザが好ましい。このときの
レーザ光の照射条件は、時間が短く、出力の大きなパル
ス状の発振をするものが好ましく、例えば、1パルスの
幅が1〜40μsecで、パルス繰り返し周波数が15
0〜10,000Hz、繰り返しパルス数が1〜10パ
ルスの条件で、出力の大きさが、2〜5パルスの範囲
で、穴加工できる出力の出せるレーザ発振器が、発振、
制御が容易となり好ましい。この出力は、エネルギー密
度にして、15〜40J/cm2の範囲である。時間当
たりの出力が、上記範囲未満であると、樹脂層を蒸発、
発散することができず、上記範囲を超えると、必要以上
の穴径となり制御が困難で、一旦蒸発した樹脂が炭化し
て付着することもあり、付着した炭化物の除去を行わな
ければならない。
Step c2. In this step, lasers that can be used include a carbon dioxide laser, a YAG laser, an excimer laser, and the like, and a carbon dioxide laser that is balanced in terms of processing speed, processing quality, and processing cost is preferable. The irradiation conditions of the laser beam at this time are preferably such that the pulse is oscillated in a short time and has a large output. For example, the width of one pulse is 1 to 40 μsec and the pulse repetition frequency is 15 μm.
Under the conditions of 0 to 10,000 Hz and the number of repetition pulses of 1 to 10 pulses, a laser oscillator capable of producing an output capable of drilling holes with an output magnitude of 2 to 5 pulses oscillates.
This is preferable because control becomes easy. This output is in the range of 15 to 40 J / cm 2 in terms of energy density. If the output per hour is less than the above range, the resin layer is evaporated,
If it cannot be diverged and exceeds the above range, the hole diameter becomes more than necessary and it is difficult to control, and the evaporated resin may carbonize and adhere, so that the adhered carbide must be removed.

【0038】工程d2.この工程においては、めっきを
行う方法は、通常の配線で行うように、めっきを行う箇
所の清浄化、めっき触媒の付着、増感剤による処理を経
て、無電解めっきを行い、洗浄して終了する。このとき
に、裏面は、銅箔の状態なので、これ以上に厚くしない
ために、予めめっきレジストを形成しておき、めっきの
終了後に、剥離することが好ましい。
Step d2. In this step, the plating method is the same as that of ordinary wiring, where the electroless plating is performed after cleaning the plating area, attaching a plating catalyst, treating with a sensitizer, washing, and ending. I do. At this time, since the back surface is in a state of a copper foil, it is preferable to form a plating resist in advance and peel off after the plating is completed so that the thickness is not further increased.

【0039】工程e2.この工程においては、工程cと
同様に行うことができる。
Step e2. This step can be performed in the same manner as in step c.

【0040】工程f2.工程においては、工程dと同様
に行うことができる。
Step f2. The step can be performed in the same manner as in step d.

【0041】工程a3.この工程においては、工程a1
と同様にして行うことができる。
Step a3. In this step, step a1
Can be performed in the same manner as described above.

【0042】工程b3.この工程においては、工程b1
と同様に行うことができる。
Step b3. In this step, step b1
Can be performed in the same manner.

【0043】工程c3.この工程においては、工程c2
と同様にして行うことができる。
Step c3. In this step, step c2
Can be performed in the same manner as described above.

【0044】工程d3.この工程においては、工程d2
と同様にして行うことができる。
Step d3. In this step, step d2
Can be performed in the same manner as described above.

【0045】工程e3.この工程においては、工程c1
及び工程e2と同様にして行うことができる。
Step e3. In this step, step c1
And step e2.

【0046】[0046]

【実施例】実施例1 図1(a)に示すように、厚さ5μmの第1の銅層31
/厚さ0.2μmのニッケル−リン合金層32/厚さ1
5μmの第2の銅層33からなる複合金属箔3の第1の
銅層31の面に、エッチングレジストを形成し、銅のエ
ッチング液にAプロセス液(メルテックス株式会社製、
商品名)を用いて、図1(b)に示すように、ハンダボ
ール用ランド11と半導体接続用端子(図示せず)とそ
の端子とハンダボール用ランドを接続する配線12とを
形成した後、エッチングレジストを3wt%水酸化ナト
リウム水溶液で剥離し、回路を形成した。図1(c)に
示すように、この複合金属箔3の第1の銅層31の面
に、ガラス布にエポキシ樹脂を含浸したプリプレグであ
るGEA−E−679(日立化成工業株式会社製,商品
名)の厚さ100μmのものを重ね、170℃、2.5
MPa、60分間の条件で加熱・加圧して積層一体化
し、厚さ100μmの熱硬化性絶縁樹脂層2を有する複
合金属箔付き絶縁樹脂層5を作製した。その後、複合金
属箔3の第2の銅層33の表面にエッチングレジストを
形成し、市販のアルカリエッチャントであるAプロセス
液(メルテックス株式会社製、商品名)で、エッチング
レジストの形成されていない箇所をエッチング除去し、
突起14を形成し、さらに、突起14の形成されていな
いニッケル−リン合金層32を以下のエッチング液で、
エッチング除去し、図1(d)および(e)に示すよう
に、半導体搭載用基板を作製した。 (ニッケル−リンエッチング液組成) ・硝酸・・・・・・・・・・・・・・・・・・・・・・・・・・・200g/l ・過酸化水素水(35%)・・・・・・・・・・・・・・・・・・10ml/l ・カルボキシル基を含む有機酸(DL−リンゴ酸)・・・・・・100g/l ・ベンゾトリアゾール・・・・・・・・・・・・・・・・・・・・・・5g/l
EXAMPLE 1 As shown in FIG. 1A, a first copper layer 31 having a thickness of 5 μm was formed.
/ Nickel-phosphorus alloy layer 32 of thickness 0.2 μm 32 / thickness 1
An etching resist is formed on the surface of the first copper layer 31 of the composite metal foil 3 composed of the 5 μm second copper layer 33, and an A process solution (manufactured by Meltex Co., Ltd.,
As shown in FIG. 1B, after the formation of the solder ball land 11, the semiconductor connection terminal (not shown), and the wiring 12 connecting the terminal and the solder ball land, as shown in FIG. Then, the etching resist was stripped with a 3 wt% aqueous sodium hydroxide solution to form a circuit. As shown in FIG. 1C, the surface of the first copper layer 31 of the composite metal foil 3 is coated with a prepreg made of glass cloth impregnated with an epoxy resin, GEA-E-679 (manufactured by Hitachi Chemical Co., Ltd.). (Product name) having a thickness of 100 μm, 170 ° C., 2.5
The insulating resin layer 5 with a composite metal foil having the thermosetting insulating resin layer 2 having a thickness of 100 μm was prepared by heating and pressing under the conditions of MPa and heating and pressing for 60 minutes. After that, an etching resist is formed on the surface of the second copper layer 33 of the composite metal foil 3, and no etching resist is formed using a commercially available alkaline etchant A process solution (trade name, manufactured by Meltex Corporation). Etch and remove parts
The protrusions 14 are formed, and the nickel-phosphorus alloy layer 32 on which the protrusions 14 are not formed is etched with the following etching solution.
After etching removal, a semiconductor mounting substrate was manufactured as shown in FIGS. 1 (d) and 1 (e). (Nickel-phosphorus etching solution composition) ・ Nitric acid ・ ・ ・ ・ ・ ・ ・ ・ 200g / l ・ Hydrogen peroxide solution (35%) ・·········· 10 ml / l ・ Organic acid containing carboxyl group (DL-malic acid) ··· 100 g / l · Benzotriazole ··· ... 5 g / l

【0047】実施例2 図2(a)に示すように、厚さ20μmの銅箔35の一
方の面に、ハンダボール用ランド11と半導体接続用端
子(図示せず)とその端子とハンダボール用ランド11
を接続する配線12の形状にエッチングレジストを形成
し、他方の面には全面にエッチングレジストを形成し、
銅のエッチング液にAプロセス液(メルテックス株式会
社製、商品名)を用いて、図2(b)に示すように、ハ
ンダボール用ランド11と配線12と半導体接続用端子
(図示せず)とを厚さ7μmの盛り上がりになるように
形成した後、エッチングレジストを3wt%水酸化ナト
リウム水溶液で剥離した。図2(c)に示すように、こ
の銅箔35の盛り上がりを形成した面に、ガラス布にエ
ポキシ樹脂を含浸したプリプレグであるGEA−E−6
79(日立化成工業株式会社製,商品名)の厚さ100
μmのものを重ね、170℃、2.5MPa、60分間
の条件で加熱・加圧して積層一体化し、厚さ100μm
の熱硬化性絶縁樹脂層2を有する銅箔付き絶縁樹脂層6
を作製した。その後、銅箔35の表面にエッチングレジ
ストを形成し、市販のアルカリエッチャントであるAプ
ロセス液(メルテックス株式会社製、商品名)でエッチ
ングレジストを形成していない箇所の銅箔35を、15
μmの厚さにエッチング除去して、図2(d)および
(e)に示すように、ハンダボール用ランド11の上に
突起14を形成した、半導体搭載用基板を作製した。。
Embodiment 2 As shown in FIG. 2A, on one surface of a copper foil 35 having a thickness of 20 μm, a solder ball land 11, a semiconductor connection terminal (not shown), the terminal and the solder ball Land 11
An etching resist is formed in the shape of the wiring 12 connecting the electrodes, and an etching resist is formed on the entire other surface,
As shown in FIG. 2B, using a process liquid A (trade name, manufactured by Meltex Co., Ltd.) as a copper etchant, a land 11 for a solder ball, a wiring 12, and a terminal for semiconductor connection (not shown). Was formed so as to have a height of 7 μm, and the etching resist was peeled off with a 3 wt% sodium hydroxide aqueous solution. As shown in FIG. 2 (c), the surface of the copper foil 35 where the bulge was formed was formed on a prepreg obtained by impregnating a glass cloth with an epoxy resin.
Thickness of 79 (product name, manufactured by Hitachi Chemical Co., Ltd.) 100
μm are stacked and laminated under a heating and pressing condition of 170 ° C., 2.5 MPa and 60 minutes, and a thickness of 100 μm
Resin layer 6 with copper foil having thermosetting insulating resin layer 2
Was prepared. After that, an etching resist is formed on the surface of the copper foil 35, and the copper foil 35 where the etching resist is not formed is removed by using a commercially available alkaline etchant A process solution (trade name, manufactured by Meltex Co., Ltd.).
By etching away to a thickness of μm, a semiconductor mounting substrate having projections 14 formed on the solder ball lands 11 as shown in FIGS. 2D and 2E was manufactured. .

【0048】実施例3 複合金属箔3の第1の銅層31の面に、以下の組成の熱
硬化性絶縁樹脂ワニスをナイフコータで塗布し、170
℃で60分間乾燥して、硬化させた厚さ50μmの熱硬
化性絶縁樹脂層2を有する複合金属箔付き絶縁樹脂層5
を作製した以外は、実施例1と同様にして半導体搭載用
基板を作製した。 (熱硬化性絶縁樹脂ワニスの組成) ・分子量100,000のエポキシ重合体・・・・・・・・・・・100重量部 ・クレゾールノボラック型エポキシ樹脂・・・・・・・・・・・・・30重量部 ・フェノールノボラック樹脂・・・・・・・・・・・・・・・・・・20重量部 ・2−エチル−4メチルイミダゾール・・・・・・・・・・・・・0.5重量部 ・N,N−ジメチルホルムアミド/メチルエチルケトン(等重量比) ・・・・・・・・・・・・・・150重量部
Example 3 A thermosetting insulating resin varnish having the following composition was applied to the surface of the first copper layer 31 of the composite metal foil 3 using a knife coater.
An insulating resin layer 5 with a composite metal foil having a thermosetting insulating resin layer 2 having a thickness of 50 μm cured and dried at 60 ° C. for 60 minutes.
A semiconductor mounting substrate was produced in the same manner as in Example 1 except that was produced. (Composition of thermosetting insulating resin varnish) ・ Epoxy polymer having a molecular weight of 100,000 ・ ・ ・ 100 parts by weight ・ Cresol novolac epoxy resin ・ ・ ・・ ・ 30 parts by weight ・ Phenol novolak resin ・ ・ ・ ・ ・ ・ ・ 20 parts by weight ・ 2-ethyl-4-methylimidazole ・ ・ ・ ・・ 0.5 parts by weight ・ N, N-dimethylformamide / methyl ethyl ketone (equal weight ratio) 150 parts by weight

【0049】実施例4 図3(a)に示すように、厚さ5μmの第1の銅層31
/厚さ0.2μmのニッケル−リン合金層32/厚さ1
5μmの第2の銅層33からなる複合金属箔3の第1の
銅層31の面に、エッチングレジストを形成し、銅のエ
ッチング液にAプロセス液(メルテックス株式会社製、
商品名)を用いて、図3(b)に示すように、ハンダボ
ール用ランド11と配線12と接続用ランド13とを形
成した後、エッチングレジストを3wt%水酸化ナトリ
ウム水溶液で剥離し、配線を形成した。図3(c)に示
すように、この複合金属箔3の第1の銅層31の面に、
ガラス布にエポキシ樹脂を含浸したプリプレグであるG
EA−E−679(日立化成工業株式会社製,商品名)
の厚さ100μmのものを重ね、170℃、2.5MP
a、60分間の条件で加熱・加圧して積層一体化し、厚
さ100μmの熱硬化性絶縁樹脂層2を有する複合金属
箔付き絶縁樹脂層5を作製した。前記工程で作製した複
合金属箔付き絶縁樹脂層5に、炭酸ガスインパクトレー
ザー穴あけ機GS500(住友重機械工業株式会社製、
商品名)により、周波数=150Hz、電圧=20k
V、パルスエネルギー85mJ、ショット数7ショット
の条件で、レーザ光を照射し、層間接続をとる部分の熱
硬化性絶縁樹脂層2を取り除き、図3(d)に示すよう
に、第1の銅層31の接続用ランド13の裏面にまで届
く直径0.15mmのバイアホールとなる穴71をあけ
た。図3(e)に示すように、このバイアホールとなる
穴71をあけた複合金属箔付き絶縁樹脂層5に、通常の
無電解めっきの要領で、クリーニング・コンディショニ
ング処理、増感処理、密着促進処理を行った後、複合金
属箔3の第2の銅層33の面にSR−3000(日立化
成工業株式会社製、商品名)をめっきレジストとしてラ
ミネートし、無電解銅めっき液CUST−2000(日
立化成工業株式会社製,商品名)を用いて,厚さ15μ
mの銅めっき8を行った。その後、両面にエッチングレ
ジストを形成し、市販のアルカリエッチャントであるA
プロセス液(メルテックス株式会社製、商品名)でエッ
チングレジストを形成していない箇所をエッチング除去
し、図3(f)および(g)に示すように、ハンダボー
ル用ランド11の上に突起14を形成し、銅めっき8の
不要な箇所をエッチング除去してバイアホルール7を経
由して接続用ランド13と接続された回路を形成し、さ
らに、突起14の形成されていないニッケル−リン合金
層32を以下のエッチング液で、エッチング除去し、半
導体搭載用基板を作製した。 (ニッケル−リンエッチング液組成) ・硝酸・・・・・・・・・・・・・・・・・・・・・・・・・・・200g/l ・過酸化水素水(35%)・・・・・・・・・・・・・・・・・・10ml/l ・カルボキシル基を含む有機酸(DL−リンゴ酸)・・・・・・100g/l ・ベンゾトリアゾール・・・・・・・・・・・・・・・・・・・・・・5g/l
Embodiment 4 As shown in FIG. 3A, a first copper layer 31 having a thickness of 5 μm is formed.
/ Nickel-phosphorus alloy layer 32 of thickness 0.2 μm 32 / thickness 1
An etching resist is formed on the surface of the first copper layer 31 of the composite metal foil 3 composed of the 5 μm second copper layer 33, and an A process solution (manufactured by Meltex Co., Ltd.,
As shown in FIG. 3 (b), after forming the solder ball land 11, the wiring 12, and the connection land 13 by using (trade name), the etching resist is peeled off with a 3 wt% aqueous solution of sodium hydroxide to form a wiring. Was formed. As shown in FIG. 3C, the surface of the first copper layer 31 of the composite metal foil 3
G, a prepreg made of glass cloth impregnated with epoxy resin
EA-E-679 (trade name, manufactured by Hitachi Chemical Co., Ltd.)
Of 100μm thickness, 170 ℃, 2.5MP
a, the laminate was integrated by heating and pressing under the conditions of 60 minutes to prepare an insulating resin layer 5 with a composite metal foil having a thermosetting insulating resin layer 2 having a thickness of 100 μm. The carbon dioxide gas impact laser drilling machine GS500 (manufactured by Sumitomo Heavy Industries, Ltd.
According to the product name), frequency = 150Hz, voltage = 20k
V, a pulse energy of 85 mJ, and a number of shots of 7 shots, a laser beam was irradiated to remove the thermosetting insulating resin layer 2 at a portion where interlayer connection was to be performed, and as shown in FIG. A hole 71 serving as a via hole having a diameter of 0.15 mm reaching the back surface of the connection land 13 of the layer 31 was formed. As shown in FIG. 3E, the insulating resin layer 5 with the composite metal foil having the holes 71 serving as the via holes is subjected to cleaning / conditioning treatment, sensitization treatment, and adhesion promotion in the manner of ordinary electroless plating. After the treatment, SR-3000 (trade name, manufactured by Hitachi Chemical Co., Ltd.) is laminated on the surface of the second copper layer 33 of the composite metal foil 3 as a plating resist, and an electroless copper plating solution CUST-2000 ( Using Hitachi Chemical Co., Ltd., trade name), thickness 15μ
m of copper plating 8 was performed. Thereafter, an etching resist is formed on both sides, and a commercially available alkaline etchant A
Using a process liquid (trade name, manufactured by Meltex Co., Ltd.), a portion where an etching resist is not formed is removed by etching, and as shown in FIGS. 3F and 3G, a projection 14 is formed on the solder ball land 11. And unnecessary portions of the copper plating 8 are removed by etching to form a circuit connected to the connection lands 13 via the via holes 7, and further, a nickel-phosphorus alloy having no projections 14 formed thereon. The layer 32 was removed by etching with the following etchant to produce a semiconductor mounting substrate. (Nickel-phosphorus etching solution composition) ・ Nitric acid ・ ・ ・ ・ ・ ・ ・ ・ 200g / l ・ Hydrogen peroxide solution (35%) ・·········· 10 ml / l ・ Organic acid containing carboxyl group (DL-malic acid) ··· 100 g / l · Benzotriazole ··· ... 5 g / l

【0050】実施例5 図4(a)に示すように、厚さ20μmの銅箔35の一
方の面に、ハンダボール用ランド11と配線12と接続
用ランド13の形状にエッチングレジストを形成し、他
方の面には全面にエッチングレジストを形成し、銅のエ
ッチング液にAプロセス液(メルテックス株式会社製、
商品名)を用いて、図4(b)に示すように、ハンダボ
ール用ランド11と配線12と接続用ランド13とを厚
さ7μmの盛り上がりになるように形成した後、エッチ
ングレジストを3wt%水酸化ナトリウム水溶液で剥離
した。図4(c)に示すように、この銅箔35の盛り上
がりを形成した面に、ガラス布にエポキシ樹脂を含浸し
たプリプレグであるGEA−E−679(日立化成工業
株式会社製,商品名)の厚さ100μmのものを重ね、
170℃、2.5MPa、60分間の条件で加熱・加圧
して積層一体化し、厚さ100μmの熱硬化性絶縁樹脂
層2を有する銅箔付き絶縁樹脂層6を作製した。前記工
程で作製した銅箔付き絶縁樹脂層6に、炭酸ガスインパ
クトレーザー穴あけ機GS500(住友重機械工業株式
会社製、商品名)により、周波数=150Hz、電圧=
20kV、パルスエネルギー85mJ、ショット数7シ
ョットの条件で、レーザ光を照射し、層間接続をとる部
分の熱硬化性絶縁樹脂層2を取り除き、図4(d)に示
すように、銅箔35の接続用ランド13の裏面にまで届
く直径0.15mmのバイアホールとなる穴71をあけ
た。図4(e)に示すように、このバイアホールとなる
穴71をあけた銅箔付き絶縁樹脂層6に、通常の無電解
めっきの要領で、クリーニング・コンディショニング処
理、増感処理、密着促進処理を行った後、銅箔35の面
にSR−3000(日立化成工業株式会社製、商品名)
をめっきレジストとしてラミネートし、無電解銅めっき
液CUST−2000(日立化成工業株式会社製,商品
名)を用いて,厚さ15μmの銅めっき8を行った。そ
の後、両面にエッチングレジストを形成し、市販のアル
カリエッチャントであるAプロセス液(メルテックス株
式会社製、商品名)で、エッチングレジストを形成して
いない箇所をエッチング除去し、図4(f)および
(g)に示すように、ハンダボール用ランド11の上に
突起14を形成し、銅めっき8の不要な箇所をエッチン
グ除去して、バイアホール7で接続用ランド13と接続
された回路を形成し、半導体搭載用基板を作製した。
Embodiment 5 As shown in FIG. 4A, an etching resist is formed on one surface of a copper foil 35 having a thickness of 20 μm in the shape of the solder ball land 11, the wiring 12, and the connection land 13. On the other surface, an etching resist is formed on the entire surface, and an A process solution (manufactured by Meltex Co., Ltd.,
4B, the solder ball lands 11, the wirings 12, and the connection lands 13 are formed so as to have a thickness of 7 μm as shown in FIG. Peeled off with aqueous sodium hydroxide. As shown in FIG. 4 (c), the surface of the copper foil 35 on which the swell was formed was made of a prepreg made of glass cloth impregnated with an epoxy resin, GEA-E-679 (trade name, manufactured by Hitachi Chemical Co., Ltd.). 100 μm thick one on top of the other,
The laminate was integrated by heating and pressurizing under conditions of 170 ° C., 2.5 MPa, and 60 minutes to produce an insulating resin layer 6 with a copper foil having a thermosetting insulating resin layer 2 having a thickness of 100 μm. On the insulating resin layer 6 with copper foil produced in the above process, a frequency = 150 Hz, a voltage = 150 Hz using a carbon dioxide impact laser drilling machine GS500 (manufactured by Sumitomo Heavy Industries, Ltd.).
Under a condition of 20 kV, a pulse energy of 85 mJ, and a number of shots of 7, a laser beam is irradiated to remove the thermosetting insulating resin layer 2 at a portion where an interlayer connection is made, and as shown in FIG. A hole 71 serving as a via hole having a diameter of 0.15 mm reaching the back surface of the connection land 13 was formed. As shown in FIG. 4E, the insulating resin layer 6 with the copper foil having the hole 71 serving as the via hole is subjected to a cleaning conditioning treatment, a sensitization treatment, and an adhesion promoting treatment in the manner of ordinary electroless plating. After performing the above, SR-3000 (trade name, manufactured by Hitachi Chemical Co., Ltd.) is applied to the surface of the copper foil 35.
Was laminated as a plating resist, and copper plating 8 having a thickness of 15 μm was performed using an electroless copper plating solution CUST-2000 (trade name, manufactured by Hitachi Chemical Co., Ltd.). Thereafter, an etching resist is formed on both sides, and a portion where the etching resist is not formed is removed by etching with a process liquid A (trade name, manufactured by Meltex Co., Ltd.) which is a commercially available alkaline etchant. As shown in (g), a projection 14 is formed on the solder ball land 11, an unnecessary portion of the copper plating 8 is removed by etching, and a circuit connected to the connection land 13 by the via hole 7 is formed. Then, a semiconductor mounting substrate was manufactured.

【0051】実施例6 図4(c)に示すように、この銅箔35の盛り上がりを
形成した面に、以下の組成の熱硬化性絶縁樹脂ワニスを
ナイフコータで塗布し、170℃で60分間乾燥して、
硬化させた厚さ50μmの熱硬化性絶縁樹脂2を有する
銅箔付き絶縁樹脂層6を形成した以外は、実施例5と同
様にして、半導体搭載用基板を作製した。 (熱硬化性絶縁樹脂ワニスの組成) ・分子量100,000のエポキシ重合体・・・・・・・・・・・100重量部 ・クレゾールノボラック型エポキシ樹脂・・・・・・・・・・・・・30重量部 ・フェノールノボラック樹脂・・・・・・・・・・・・・・・・・・20重量部 ・2−エチル−4メチルイミダゾール・・・・・・・・・・・・・0.5重量部 ・N,N−ジメチルホルムアミド/メチルエチルケトン(等重量比) ・・・・・・・・・・・・・・150重量部
Example 6 As shown in FIG. 4C, a thermosetting insulating resin varnish having the following composition was applied to the surface of the copper foil 35 on which the swell was formed, using a knife coater, and dried at 170 ° C. for 60 minutes. do it,
A semiconductor mounting substrate was produced in the same manner as in Example 5, except that an insulating resin layer 6 with a copper foil having a cured thermosetting insulating resin 2 having a thickness of 50 μm was formed. (Composition of thermosetting insulating resin varnish) ・ Epoxy polymer having a molecular weight of 100,000 ・ ・ ・ 100 parts by weight ・ Cresol novolac epoxy resin ・ ・ ・・ ・ 30 parts by weight ・ Phenol novolak resin ・ ・ ・ ・ ・ ・ ・ 20 parts by weight ・ 2-ethyl-4-methylimidazole ・ ・ ・ ・・ 0.5 parts by weight ・ N, N-dimethylformamide / methyl ethyl ketone (equal weight ratio) 150 parts by weight

【0052】実施例7 以下の組成の熱硬化性絶縁樹脂ワニスに対して、30v
ol%のほう酸アルミニウムウィスカを混合し、撹拌
し、ナイフコータで塗布し、170℃で60分間乾燥し
て、硬化させた厚さ50μmの熱硬化性絶縁樹脂2を有
する複合金属箔付き絶縁樹脂層6を作製した以外は、全
て実施例3と同様に行った。 (熱硬化性絶縁樹脂ワニスの組成) ・ビスフェノールAノボラック型エポキシ樹脂・・・・・・・・・100重量部 (エポキシ当量:200) ・ビスフェノールAノボラック樹脂・・・・・・・・・・・・・・・60重量部 (水酸基当量:106) ・2−エチル−4−メチルイミダゾール(硬化剤)・・・・・・・0.5重量部 ・メチルエチルケトン(希釈剤)・・・・・・・・・・・・・・・100重量部 ・ほう酸アルミニウムウィスカ・・・・・・・・・・・・・・・・30vol%
Example 7 A thermosetting insulating resin varnish having the following composition was treated with 30 v
% of aluminum borate whiskers are mixed, agitated, applied with a knife coater, dried at 170 ° C. for 60 minutes, and cured to form an insulating resin layer 6 with a composite metal foil having a thermosetting insulating resin 2 having a thickness of 50 μm. Was carried out in the same manner as in Example 3 except that was prepared. (Composition of thermosetting insulating resin varnish) Bisphenol A novolak type epoxy resin 100 parts by weight (Epoxy equivalent: 200) Bisphenol A novolak resin 60 parts by weight (hydroxyl equivalent: 106) 2-ethyl-4-methylimidazole (curing agent) 0.5 parts by weight Methyl ethyl ketone (diluent)・ ・ ・ ・ ・ ・ ・ ・ ・ ・ 100 parts by weight ・ Aluminum borate whisker ・ ・ ・ ・ ・ ・ ・ ・ 30vol%

【0053】実施例8 熱硬化性絶縁樹脂ワニスに対して、10vol%のほう
酸アルミニウムウィスカを混合、攪拌した以外は、全て
実施例6と同様に行った。レーザ穴あけ条件は、炭酸ガ
スレーザで、エネルギー密度20J/cm2、発振時間
1μsec、発振周波数150Hz、パルス数3であっ
た。
Example 8 The same procedure as in Example 6 was carried out except that 10 vol% of aluminum borate whiskers were mixed and stirred with the thermosetting insulating resin varnish. Laser drilling conditions were a carbon dioxide gas laser with an energy density of 20 J / cm 2 , an oscillation time of 1 μsec, an oscillation frequency of 150 Hz, and a pulse number of 3.

【0054】このようにして作製した半導体搭載用基板
のハンダボール用ランド11に、ハンダボール9を載
せ、260℃に加熱した炉を通して、図5(a)〜
(d)に示すように、ハンダボール9を形成して、赤外
線温度計ではんだの温度が100℃以下に低下しないう
ちに、ハンダボール9が下になるように基板を回転した
が、いずれの実施例でもハンダボール9の落剥はなかっ
た。また、通常にハンダボール9を搭載した半導体搭載
用基板に、ハンダボール9が落剥するものはなかった。
The solder balls 9 are placed on the solder ball lands 11 of the semiconductor mounting substrate thus manufactured, and are passed through a furnace heated to 260 ° C., as shown in FIGS.
As shown in (d), the solder ball 9 was formed, and the substrate was rotated so that the solder ball 9 was lowered before the temperature of the solder was lowered to 100 ° C. or less by an infrared thermometer. Also in the example, the solder ball 9 did not fall off. Further, there was no solder ball 9 on the semiconductor mounting substrate on which the solder ball 9 was normally mounted.

【0055】[0055]

【発明の効果】以上に説明したとおり、本発明によっ
て、ハンダボールとの密着力に優れたハンダボール用ラ
ンドを備えた半導体搭載用基板と、その半導体搭載用基
板を効率良く製造する方法を提供することができる。
As described above, according to the present invention, a semiconductor mounting substrate provided with a solder ball land having excellent adhesion to a solder ball, and a method for efficiently manufacturing the semiconductor mounting substrate are provided. can do.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a),(c),(e)は、それぞれ本発明の
一実施例を説明するための各工程を示す断面図であり、
(b)は(a)の下面図であり、(d)は(e)の上面
図である。
1 (a), 1 (c) and 1 (e) are cross-sectional views showing respective steps for explaining one embodiment of the present invention.
(B) is a bottom view of (a), and (d) is a top view of (e).

【図2】(a),(c),(e)は、それぞれ本発明の
他の実施例を説明するための各工程を示す断面図であ
り、(b)は(a)の下面図であり、(d)は(e)の
上面図である。
2 (a), 2 (c) and 2 (e) are cross-sectional views showing respective steps for explaining another embodiment of the present invention, and FIG. 2 (b) is a bottom view of FIG. 2 (a). (D) is a top view of (e).

【図3】(a),(c),(d),(e),(g)は、
それぞれ本発明のさらに他の実施例を説明するための各
工程を示す断面図であり、(b)は(a)の下面図であ
り、(f)は(g)の上面図である。
FIG. 3 (a), (c), (d), (e), (g)
It is sectional drawing which shows each process for each explaining still another Example of this invention, (b) is a bottom view of (a), (f) is a top view of (g).

【図4】(a),(c),(d),(e),(g)は、
それぞれ本発明のさらに他の実施例を説明するための各
工程を示す断面図であり、(b)は(a)の下面図であ
り、(f)は(g)の上面図である。
FIG. 4 (a), (c), (d), (e), (g)
It is sectional drawing which shows each process for each explaining still another Example of this invention, (b) is a bottom view of (a), (f) is a top view of (g).

【図5】(a)〜(d)は、それぞれ各実施例で作製し
た半導体搭載用基板にハンダボールを実装した状態を示
す断面図である。
FIGS. 5A to 5D are cross-sectional views showing states in which solder balls are mounted on the semiconductor mounting substrates manufactured in the respective examples.

【符号の説明】[Explanation of symbols]

11.ハンダボール用ランド 12.配線 13.接続用ランド 14.突起 2.熱硬化性絶縁樹脂層 3.複合金属箔 31.第1の
銅層 32.ニッケル−リン合金層 33.第2の
銅層 35.銅箔 5.複合金属箔付き絶縁樹脂層 6.銅箔付き絶縁樹脂層 7.バイアホール 71.バイア
ホールとなる穴 8.銅めっき 9.ハンダボール
11. Land for solder balls 12. Wiring 13. Land for connection 14. Projection 2. 2. Thermosetting insulating resin layer Composite metal foil 31. First copper layer 32. Nickel-phosphorus alloy layer 33. Second copper layer 35. Copper foil 5. 5. Insulating resin layer with composite metal foil 6. Insulating resin layer with copper foil Via hole 71. 7. Hole to be a via hole Copper plating 9. Solder ball

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】ハンダボール用ランドと、半導体と接続す
るための端子と、ハンダボール用ランドと半導体と接続
するための端子とを接続する配線を有する半導体搭載用
基板であって、ハンダボール用ランドが、導体の突起を
有することを特徴とする半導体搭載用基板。
1. A semiconductor mounting substrate having a solder ball land, a terminal for connecting to a semiconductor, and wiring for connecting the solder ball land to a terminal for connecting to a semiconductor, the semiconductor mounting substrate comprising: A semiconductor mounting substrate, wherein the land has a conductor protrusion.
【請求項2】導体の突起が複数に分割されていることを
特徴とする請求項1に記載の半導体搭載用基板。
2. The semiconductor mounting substrate according to claim 1, wherein the projection of the conductor is divided into a plurality.
【請求項3】導体の突起が、ハンダボール用ランドと同
じ金属により構成されていることを特徴とする請求項1
または2に記載の半導体搭載用基板。
3. The method according to claim 1, wherein the protrusion of the conductor is made of the same metal as the land for the solder ball.
Or the substrate for mounting a semiconductor according to 2.
【請求項4】導体の突起が、ハンダボール用ランドと異
なる金属により構成されていることを特徴とする請求項
1または2に記載の半導体搭載用基板。
4. The semiconductor mounting substrate according to claim 1, wherein the projection of the conductor is made of a metal different from the solder ball land.
【請求項5】導体の突起が、2層の異なる金属により構
成されていることを特徴とする請求項1、2または4の
うちいずれかに記載の半導体搭載用基板。
5. The semiconductor mounting substrate according to claim 1, wherein the projections of the conductor are made of two layers of different metals.
【請求項6】以下の工程を有することを特徴とする半導
体搭載用基板の製造法。 a.樹脂との接着に適した粗さを有すると共に少なくと
もハンダボール用ランドとなる1〜9μmの厚さの第1
の銅層と、全体としての金属層として取り扱いに十分な
強度を有する厚さ10〜150μmの第2の銅層と、そ
の2層の中間に設けられた厚さが0.04〜3μmのニ
ッケル−リン合金層からなる複合金属箔の、第1の銅層
の不要な箇所のみをエッチング除去して、導体パターン
を形成する工程。 b.前記の導体パターンを形成した金属箔の導体パター
ン面に、硬化した熱硬化性絶縁樹脂層を形成し、複合金
属箔付き絶縁樹脂層とする工程。 c.第2の銅層の、突起となる箇所以外の部分を選択的
に除去する工程。 d.露出しているニッケル−リン合金層のみを除去する
工程。
6. A method of manufacturing a substrate for mounting a semiconductor, comprising the following steps. a. A first layer having a thickness of 1 to 9 μm, which has a roughness suitable for bonding with a resin and serves as at least a land for a solder ball.
And a second copper layer having a thickness of 10 to 150 μm and having sufficient strength for handling as a metal layer as a whole, and nickel having a thickness of 0.04 to 3 μm provided between the two layers. A step of forming a conductor pattern by etching away only unnecessary portions of the first copper layer of the composite metal foil made of the phosphorus alloy layer; b. A step of forming a cured thermosetting insulating resin layer on the conductor pattern surface of the metal foil on which the conductor pattern has been formed to form an insulating resin layer with a composite metal foil. c. A step of selectively removing a portion of the second copper layer other than a portion serving as a protrusion. d. A step of removing only the exposed nickel-phosphorus alloy layer.
【請求項7】以下の工程を有することを特徴とする半導
体搭載用基板の製造法。 a1.樹脂との接着に適した粗さを有する厚さが15〜
400μmの銅箔に、少なくともハンダボール用ランド
の形状にエッチングレジストを形成し、エッチングレジ
ストから露出した銅箔の部分を、厚さ方向に、銅箔の厚
さ全体の10〜90%エッチング除去して、導体パター
ンを形成する工程。 b1.前記の導体パターンを形成した銅箔の導体パター
ン面に、硬化した熱硬化性絶縁樹脂層を形成し、銅箔付
き絶縁樹脂層とする工程。 c1.熱硬化性絶縁樹脂層と接していない銅箔の面の、
突起となる箇所にエッチングレジストを形成し、エッチ
ングレジストが形成されていない箇所の銅箔を選択的に
エッチング除去する工程。
7. A method of manufacturing a substrate for mounting a semiconductor, comprising the following steps. a1. 15-thickness with roughness suitable for bonding with resin
An etching resist is formed on a 400 μm copper foil at least in the shape of a land for a solder ball, and a portion of the copper foil exposed from the etching resist is etched and removed in the thickness direction by 10 to 90% of the entire thickness of the copper foil. Forming a conductive pattern. b1. A step of forming a cured thermosetting insulating resin layer on the conductive pattern surface of the copper foil on which the conductive pattern is formed to form an insulating resin layer with a copper foil. c1. The surface of the copper foil not in contact with the thermosetting insulating resin layer,
A step of forming an etching resist in a portion to be a protrusion and selectively etching away a copper foil in a portion where the etching resist is not formed;
【請求項8】以下の工程を有することを特徴とする半導
体搭載用基板の製造法。 a2.樹脂との接着に適した粗さを有すると共に少なく
ともハンダボール用ランドとなる1〜9μmの厚さの第
1の銅層と、全体としての金属層として取り扱いに十分
な強度を有する厚さ10〜150μmの第2の銅層と、
その2層の中間に設けられた厚さが0.04〜3μmの
ニッケル−リン合金層からなる複合金属箔の、第1の銅
層の不要な箇所のみをエッチング除去して、導体パター
ンを形成する工程。 b2.前記の導体パターンを形成した金属箔の導体パタ
ーン面に、硬化した熱硬化性絶縁樹脂層を形成し、複合
金属箔付き絶縁樹脂層とする工程。 c2.前記工程b2で作製した複合金属箔付き絶縁樹脂
層の熱硬化性絶縁樹脂層の側の電気的接続を行う箇所
に、レーザーを照射して、導体パターン裏面に到達する
バイアホールとなる穴をあける工程。 d2.複合金属箔付き絶縁樹脂層の、バイアホールとな
る穴の内壁と熱硬化性絶縁樹脂層の表面にめっきを行い
導体を形成する工程。 e2.第2の銅層の、突起となる箇所以外の部分を選択
的にエッチング除去すると共に、複合金属箔付き絶縁樹
脂層の反対面に形成された導体の不要な箇所をエッチン
グ除去して回路を形成する工程。 f2.露出しているニッケル−リン合金層のみを除去す
る工程。
8. A method of manufacturing a substrate for mounting a semiconductor, comprising the following steps. a2. A first copper layer having a thickness suitable for adhesion to a resin and having a thickness of at least 1 to 9 μm serving as a land for a solder ball, and a thickness of 10 to have a strength sufficient for handling as a metal layer as a whole. A second copper layer of 150 μm;
A conductive pattern is formed by etching and removing only unnecessary portions of the first copper layer of the composite metal foil made of a nickel-phosphorus alloy layer having a thickness of 0.04 to 3 μm provided between the two layers. Process. b2. A step of forming a cured thermosetting insulating resin layer on the conductor pattern surface of the metal foil on which the conductor pattern has been formed to form an insulating resin layer with a composite metal foil. c2. Laser irradiation is performed on a portion of the insulating resin layer with a composite metal foil prepared in the step b2 where an electrical connection is made on the side of the thermosetting insulating resin layer to form a hole serving as a via hole reaching the back surface of the conductive pattern. Process. d2. A step of plating the inner wall of the via hole and the surface of the thermosetting insulating resin layer of the insulating resin layer with composite metal foil to form a conductor. e2. A circuit is formed by selectively etching away a portion of the second copper layer other than a portion serving as a protrusion, and etching away an unnecessary portion of a conductor formed on the opposite surface of the insulating resin layer with a composite metal foil. Process. f2. A step of removing only the exposed nickel-phosphorus alloy layer.
【請求項9】以下の工程を有することを特徴とする半導
体搭載用基板の製造法。 a3.樹脂との接着に適した粗さを有する厚さが15〜
400μmの銅箔に、少なくともハンダボール用ランド
の形状にエッチングレジストを形成し、エッチングレジ
ストから露出した銅箔の部分を、厚さ方向に、銅箔の厚
さ全体の10〜90%エッチング除去して、導体パター
ンを形成する工程。 b3.前記の導体パターンを形成した銅箔の導体パター
ン面に、硬化した熱硬化性絶縁樹脂層を形成し、銅箔付
き絶縁樹脂層とする工程。 c3.前記工程b3で作製した銅箔付き絶縁樹脂層の熱
硬化性絶縁樹脂層の側の電気的接続を行う箇所に、レー
ザーを照射して、導体パターン裏面に到達するバイアホ
ールとなる穴をあける工程。 d3.銅箔付き絶縁樹脂層の、バイアホールとなる穴の
内壁と熱硬化性絶縁樹脂層の表面にめっきを行い導体を
形成する工程。 e3.熱硬化性絶縁樹脂層と接していない銅箔の面の、
突起となる箇所にエッチングレジストを形成し、エッチ
ングレジストが形成されていない箇所の銅箔を選択的に
エッチング除去すると共に、銅箔付き絶縁樹脂層の反対
面に形成された導体の不要な箇所をエッチング除去して
回路を形成する工程。
9. A method of manufacturing a substrate for mounting a semiconductor, comprising the following steps. a3. 15-thickness with roughness suitable for bonding with resin
An etching resist is formed on a 400 μm copper foil at least in the shape of a land for a solder ball, and a portion of the copper foil exposed from the etching resist is etched and removed in the thickness direction by 10 to 90% of the entire thickness of the copper foil. Forming a conductive pattern. b3. A step of forming a cured thermosetting insulating resin layer on the conductive pattern surface of the copper foil on which the conductive pattern is formed to form an insulating resin layer with a copper foil. c3. A step of irradiating a laser to a portion of the insulating resin layer with copper foil on the side of the thermosetting insulating resin layer formed in the step b3 where an electrical connection is to be made to form a hole serving as a via hole reaching the back surface of the conductive pattern. . d3. Forming a conductor by plating the inner wall of the hole serving as a via hole and the surface of the thermosetting insulating resin layer of the insulating resin layer with copper foil; e3. The surface of the copper foil not in contact with the thermosetting insulating resin layer,
An etching resist is formed on the portion that will become a protrusion, and the copper foil in the portion where the etching resist is not formed is selectively etched away, and unnecessary portions of the conductor formed on the opposite surface of the insulating resin layer with the copper foil are removed. A step of forming a circuit by etching away.
【請求項10】工程b、工程b1、工程b2または工程
b3で金属箔の導体パターン面に形成した硬化した熱硬
化性絶縁樹脂層に、充填剤を分散させたものを用いるこ
とを特徴とする請求項6〜9のうちいずれかに記載の半
導体搭載用基板の製造法。
10. A method in which a filler is dispersed in a cured thermosetting insulating resin layer formed on a conductor pattern surface of a metal foil in step b, step b1, step b2 or step b3. A method for manufacturing the semiconductor mounting substrate according to claim 6.
【請求項11】熱硬化性絶縁樹脂層に分散する充填剤
が、電気絶縁性セラミック系ウィスカであることを特徴
とする請求項10に記載の半導体搭載用基板の製造法。
11. The method according to claim 10, wherein the filler dispersed in the thermosetting insulating resin layer is an electrically insulating ceramic whisker.
【請求項12】熱硬化性絶縁樹脂層に分散する充填剤の
配合量が、5〜50vol%であることを特徴とする請
求項10または11に記載の半導体搭載用基板の製造
法。
12. The method according to claim 10, wherein the amount of the filler dispersed in the thermosetting insulating resin layer is 5 to 50 vol%.
JP04471898A 1998-02-26 1998-02-26 Manufacturing method of semiconductor mounting substrate Expired - Lifetime JP3944801B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04471898A JP3944801B2 (en) 1998-02-26 1998-02-26 Manufacturing method of semiconductor mounting substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04471898A JP3944801B2 (en) 1998-02-26 1998-02-26 Manufacturing method of semiconductor mounting substrate

Publications (2)

Publication Number Publication Date
JPH11243157A true JPH11243157A (en) 1999-09-07
JP3944801B2 JP3944801B2 (en) 2007-07-18

Family

ID=12699214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04471898A Expired - Lifetime JP3944801B2 (en) 1998-02-26 1998-02-26 Manufacturing method of semiconductor mounting substrate

Country Status (1)

Country Link
JP (1) JP3944801B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054467A (en) * 2004-08-14 2006-02-23 Samsung Electronics Co Ltd Method of forming solder ball on substrate and substrate
JP2011077345A (en) * 2009-09-30 2011-04-14 Sanyo Electric Co Ltd Device mounting board, semiconductor module and portable apparatus
CN102054711A (en) * 2009-10-30 2011-05-11 三星电机株式会社 Method of manufacturing printed circuit board having bump
JP2013098201A (en) * 2011-10-28 2013-05-20 Fujitsu Ltd Semiconductor device and manufacturing method of the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054467A (en) * 2004-08-14 2006-02-23 Samsung Electronics Co Ltd Method of forming solder ball on substrate and substrate
JP2011077345A (en) * 2009-09-30 2011-04-14 Sanyo Electric Co Ltd Device mounting board, semiconductor module and portable apparatus
CN102054711A (en) * 2009-10-30 2011-05-11 三星电机株式会社 Method of manufacturing printed circuit board having bump
JP2011097010A (en) * 2009-10-30 2011-05-12 Samsung Electro-Mechanics Co Ltd Method of manufacturing printed circuit board equipped with bump
US8986555B2 (en) 2009-10-30 2015-03-24 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing printed circuit board having bump
JP2013098201A (en) * 2011-10-28 2013-05-20 Fujitsu Ltd Semiconductor device and manufacturing method of the same

Also Published As

Publication number Publication date
JP3944801B2 (en) 2007-07-18

Similar Documents

Publication Publication Date Title
KR19980032168A (en) Manufacturing method of multilayer printed circuit board for wire bonding
JP2002203735A (en) Capacitor, multilayered printed wiring board, and method of manufacturing the same
JP2001015931A (en) Multilayer printed wiring board and manufacture thereof
JP4282190B2 (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
JP4707273B2 (en) Manufacturing method of multilayer printed wiring board
JP4278806B2 (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
JP2003101080A (en) Board for ic chip mounting
JP4641588B2 (en) Capacitor and multilayer printed wiring board
JP2003101244A (en) Multilayer printed wiring board and method of manufacturing the same
JP4055026B2 (en) Manufacturing method of build-up multilayer printed wiring board
JP3944801B2 (en) Manufacturing method of semiconductor mounting substrate
JP3944802B2 (en) Manufacturing method of semiconductor mounting substrate
JPH11177237A (en) Build-up multilayer printed wiring board and manufacture thereof
JP2002271040A (en) Method for manufacturing multilayer printed wiring board
JP4535598B2 (en) Multilayer printed wiring board and method for producing multilayer printed wiring board
JP4321980B2 (en) Manufacturing method of multilayer printed wiring board
JP4605888B2 (en) Multilayer printed wiring board and method for producing multilayer printed wiring board
JP2002204057A (en) Multilayer printed wiring board and method of manufacturing the same
JP3865083B2 (en) Manufacturing method of multilayer printed wiring board
JP2002271034A (en) Printed wiring board and manufacturing method therefor
JP4370490B2 (en) Build-up multilayer printed wiring board and manufacturing method thereof
JP2002084074A (en) Multilayer printed wiring board and manufacturing method thereof
JP3978846B2 (en) Manufacturing method of semiconductor mounting substrate
JP3865088B2 (en) Manufacturing method of multilayer printed wiring board for wire bonding
JP2003069232A (en) Wiring board and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070329

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140420

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term