JPH1050770A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH1050770A JPH1050770A JP8205133A JP20513396A JPH1050770A JP H1050770 A JPH1050770 A JP H1050770A JP 8205133 A JP8205133 A JP 8205133A JP 20513396 A JP20513396 A JP 20513396A JP H1050770 A JPH1050770 A JP H1050770A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- resin
- wiring board
- ball
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83009—Pre-treatment of the layer connector or the bonding area
- H01L2224/83051—Forming additional members, e.g. dam structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体チップを配線基板にフリップチップ方
式でボンディングしたＢＧＡ構造のパッケージにおい
て、樹脂充填を容易にするとともに、配線基板の電極層
の劣化を防止することが可能な技術を提供する。 【解決手段】 半導体チップ２がフリップチップボンデ
ィングされる、電極層５が形成された配線基板４の表面
の周辺に沿って例えば樹脂のような絶縁材料からなるダ
ム部７を設ける。そして、半導体チップ２を配線基板４
の表面にフリップチップボンディングした後に、そのダ
ム部７の内側に半導体チップ２及び電極層５を封止する
ように樹脂８を充填する。
式でボンディングしたＢＧＡ構造のパッケージにおい
て、樹脂充填を容易にするとともに、配線基板の電極層
の劣化を防止することが可能な技術を提供する。 【解決手段】 半導体チップ２がフリップチップボンデ
ィングされる、電極層５が形成された配線基板４の表面
の周辺に沿って例えば樹脂のような絶縁材料からなるダ
ム部７を設ける。そして、半導体チップ２を配線基板４
の表面にフリップチップボンディングした後に、そのダ
ム部７の内側に半導体チップ２及び電極層５を封止する
ように樹脂８を充填する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に、表面に複数のボール状電極が
接続された半導体チップが、複数の電極層が表面に形成
されている配線基板上にフリップチップボンディングさ
れる半導体装置に適用して有効な技術に関する。
の製造方法に関し、特に、表面に複数のボール状電極が
接続された半導体チップが、複数の電極層が表面に形成
されている配線基板上にフリップチップボンディングさ
れる半導体装置に適用して有効な技術に関する。
【０００２】
【従来の技術】半導体装置の代表として知られるＬＳＩ
は、多くの機能が要求されるにつれて集積度はより高ま
って、ますます多ピン化の傾向にある。このような多ピ
ン化に適したＬＳＩとして、ＢＧＡ（Ｂａｌｌ Ｇｒｉ
ｄ Ａｒｒａｙ）構造のパッケージを有するものが知ら
れている。
は、多くの機能が要求されるにつれて集積度はより高ま
って、ますます多ピン化の傾向にある。このような多ピ
ン化に適したＬＳＩとして、ＢＧＡ（Ｂａｌｌ Ｇｒｉ
ｄ Ａｒｒａｙ）構造のパッケージを有するものが知ら
れている。
【０００３】例えば、日経ＢＰ社発行、「日経エレクト
ロニクス」、１９９４、２−１４号、Ｐ５９〜Ｐ７３に
は、そのようなＢＧＡ構造に関する技術が詳細に記載さ
れている。
ロニクス」、１９９４、２−１４号、Ｐ５９〜Ｐ７３に
は、そのようなＢＧＡ構造に関する技術が詳細に記載さ
れている。
【０００４】このＢＧＡ構造のパッケージのＬＳＩは、
実装用電極としてリードの代わりにバンプと称される例
えば半田からなるボール状電極を用いるようにしたもの
であり、このボール状電極は複数個がパッケージの一部
を構成する配線基板の裏面に格子状に配置されている。
また、半導体チップは配線基板の表面にフェースアップ
ボンディングされて、その複数のパッド電極は、配線基
板の表面に形成されている複数の電極層にボンディング
ワイヤを介して接続されて、スルーホール配線を通じて
配線基板の裏面の対応したボール状電極に導通されてい
る。
実装用電極としてリードの代わりにバンプと称される例
えば半田からなるボール状電極を用いるようにしたもの
であり、このボール状電極は複数個がパッケージの一部
を構成する配線基板の裏面に格子状に配置されている。
また、半導体チップは配線基板の表面にフェースアップ
ボンディングされて、その複数のパッド電極は、配線基
板の表面に形成されている複数の電極層にボンディング
ワイヤを介して接続されて、スルーホール配線を通じて
配線基板の裏面の対応したボール状電極に導通されてい
る。
【０００５】このＢＧＡ構造のパッケージは、ＬＳＩに
おいてこれ以前から知られている代表的なパッケージで
あるＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）に
比較して、より高集積化された場合のピンピッチを小さ
くでき、同じピン数の場合にはパッケージの面積を小さ
くできるという利点がある。
おいてこれ以前から知られている代表的なパッケージで
あるＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）に
比較して、より高集積化された場合のピンピッチを小さ
くでき、同じピン数の場合にはパッケージの面積を小さ
くできるという利点がある。
【０００６】このようなＢＧＡ構造のパッケージにおい
て、半導体チップを配線基板にボンディングする場合
に、ワイヤボンディングを不要にしたフリップチップ方
式を採用したタイプが普及している。このフリップチッ
プ方式においては、各パッド電極にボール状電極を接続
して、半導体チップは各ボール状電極を通じて配線基板
の表面にフェースダウンボンディングされる。このフリ
ップチップ方式によれば、半導体チップの全面を利用し
てパッド電極を配置できるので高集積化が容易となり、
また半導体チップの裏面が露出されているので、放熱性
に優れている。
て、半導体チップを配線基板にボンディングする場合
に、ワイヤボンディングを不要にしたフリップチップ方
式を採用したタイプが普及している。このフリップチッ
プ方式においては、各パッド電極にボール状電極を接続
して、半導体チップは各ボール状電極を通じて配線基板
の表面にフェースダウンボンディングされる。このフリ
ップチップ方式によれば、半導体チップの全面を利用し
てパッド電極を配置できるので高集積化が容易となり、
また半導体チップの裏面が露出されているので、放熱性
に優れている。
【０００７】このように半導体チップを配線基板にフリ
ップチップ方式でボンディングしたＢＧＡ構造のパッケ
ージでは、半導体チップの配線基板とのボンディング部
分を周囲雰囲気から保護するために、その部分に樹脂を
充填して封止することが行われている。この樹脂の充填
方法は、半導体チップがボンディングされた配線基板を
傾かせた状態で、液状の樹脂をボンディング部分に流し
込む方法がとられている。
ップチップ方式でボンディングしたＢＧＡ構造のパッケ
ージでは、半導体チップの配線基板とのボンディング部
分を周囲雰囲気から保護するために、その部分に樹脂を
充填して封止することが行われている。この樹脂の充填
方法は、半導体チップがボンディングされた配線基板を
傾かせた状態で、液状の樹脂をボンディング部分に流し
込む方法がとられている。
【０００８】
【発明が解決しようとする課題】前記のように半導体チ
ップの配線基板とのボンディング部分に樹脂を充填して
封止する場合、半導体チップのボンディング部分には多
くのボール状電極が配置されているので、液状の樹脂の
濡れ広がりが不均一になるため、樹脂充填が困難になる
という問題がある。
ップの配線基板とのボンディング部分に樹脂を充填して
封止する場合、半導体チップのボンディング部分には多
くのボール状電極が配置されているので、液状の樹脂の
濡れ広がりが不均一になるため、樹脂充填が困難になる
という問題がある。
【０００９】すなわち、半導体チップのボンディング部
分となる表面には、細かいピッチで多くのボール状電極
が配置されているため、各ボール状電極の隙間を通じて
樹脂を均一に流し込むのは困難となる。
分となる表面には、細かいピッチで多くのボール状電極
が配置されているため、各ボール状電極の隙間を通じて
樹脂を均一に流し込むのは困難となる。
【００１０】また、半導体チップのボンディング部分以
外である配線基板の表面には樹脂が充填されないため、
電極層が外部雰囲気に露出されたままになっている。こ
のため、洗浄処理工程などにおいて汚染され易くなって
おり、これらが原因で腐食が生じて劣化するという問題
がある。
外である配線基板の表面には樹脂が充填されないため、
電極層が外部雰囲気に露出されたままになっている。こ
のため、洗浄処理工程などにおいて汚染され易くなって
おり、これらが原因で腐食が生じて劣化するという問題
がある。
【００１１】例え配線基板の表面全面に樹脂を濡れ広が
らせようとしても、配線基板の表面がフラットになって
いるので、樹脂は不均一な広がりになり、樹脂ダレなど
が生ずる。
らせようとしても、配線基板の表面がフラットになって
いるので、樹脂は不均一な広がりになり、樹脂ダレなど
が生ずる。
【００１２】本発明の目的は、半導体チップを配線基板
にフリップチップ方式でボンディングしたＢＧＡ構造の
パッケージにおいて、樹脂充填を容易にするとともに、
配線基板の電極層の劣化を防止することが可能な技術を
提供することにある。
にフリップチップ方式でボンディングしたＢＧＡ構造の
パッケージにおいて、樹脂充填を容易にするとともに、
配線基板の電極層の劣化を防止することが可能な技術を
提供することにある。
【００１３】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
【００１４】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
【００１５】（１）本発明の半導体装置は、表面に複数
のボール状電極が接続された半導体チップが、前記ボー
ル状電極に対応した複数の電極層が表面に形成されてい
る配線基板上にフリップチップボンディングされる半導
体装置であって、前記電極層が形成されている配線基板
の表面の周辺に沿ってダム部が設けられ、このダム部の
内側に前記半導体チップ及び電極層を封止するように樹
脂が充填されている。
のボール状電極が接続された半導体チップが、前記ボー
ル状電極に対応した複数の電極層が表面に形成されてい
る配線基板上にフリップチップボンディングされる半導
体装置であって、前記電極層が形成されている配線基板
の表面の周辺に沿ってダム部が設けられ、このダム部の
内側に前記半導体チップ及び電極層を封止するように樹
脂が充填されている。
【００１６】（２）本発明の半導体装置の製造方法は、
表面に複数のボール状電極が接続された半導体チップを
用意する工程と、表面に前記ボール状電極に対応した複
数の電極層が表面に形成されるとともに、この表面の周
辺に沿ってダム部が設けられた配線基板を用意する工程
と、前記半導体チップを各ボール状電極が対応する前記
電極層に接続されるように前記配線基板の表面にフリッ
プチップボンディングする工程と、前記ダム部の内側に
前記半導体チップ及び電極層が封止されるように樹脂を
充填する工程とを含んでいる。
表面に複数のボール状電極が接続された半導体チップを
用意する工程と、表面に前記ボール状電極に対応した複
数の電極層が表面に形成されるとともに、この表面の周
辺に沿ってダム部が設けられた配線基板を用意する工程
と、前記半導体チップを各ボール状電極が対応する前記
電極層に接続されるように前記配線基板の表面にフリッ
プチップボンディングする工程と、前記ダム部の内側に
前記半導体チップ及び電極層が封止されるように樹脂を
充填する工程とを含んでいる。
【００１７】上述した（１）の手段によれば、本発明の
半導体装置は、半導体チップがフリップチップボンディ
ングされる、電極層が形成された配線基板の表面の周辺
に沿ってダム部が設けられ、このダム部の内側に前記半
導体チップ及び電極層を封止するように樹脂が充填され
るので、半導体チップを配線基板にフリップチップ方式
でボンディングしたＢＧＡ構造のパッケージにおいて、
樹脂充填を容易にするとともに、配線基板の電極層の劣
化を防止することが可能となる。
半導体装置は、半導体チップがフリップチップボンディ
ングされる、電極層が形成された配線基板の表面の周辺
に沿ってダム部が設けられ、このダム部の内側に前記半
導体チップ及び電極層を封止するように樹脂が充填され
るので、半導体チップを配線基板にフリップチップ方式
でボンディングしたＢＧＡ構造のパッケージにおいて、
樹脂充填を容易にするとともに、配線基板の電極層の劣
化を防止することが可能となる。
【００１８】上述した（２）の手段によれば、本発明の
半導体装置の製造方法は、まず、表面に複数のボール状
電極が接続された半導体チップ、及び表面に前記ボール
状電極に対応した複数の電極層が表面に形成されるとと
もに、この表面の周辺に沿ってダム部が設けられた配線
基板を用意する。次に、半導体チップを各ボール状電極
が対応する前記電極層に接続されるように、前記配線基
板の表面にフリップチップボンディングした後、ダム部
の内側に前記半導体チップ及び電極層が封止されるよう
に樹脂を充填する。これによって、半導体チップを配線
基板にフリップチップ方式でボンディングしたＢＧＡ構
造のパッケージにおいて、樹脂充填を容易にするととも
に、配線基板の電極層の劣化を防止することが可能とな
る。
半導体装置の製造方法は、まず、表面に複数のボール状
電極が接続された半導体チップ、及び表面に前記ボール
状電極に対応した複数の電極層が表面に形成されるとと
もに、この表面の周辺に沿ってダム部が設けられた配線
基板を用意する。次に、半導体チップを各ボール状電極
が対応する前記電極層に接続されるように、前記配線基
板の表面にフリップチップボンディングした後、ダム部
の内側に前記半導体チップ及び電極層が封止されるよう
に樹脂を充填する。これによって、半導体チップを配線
基板にフリップチップ方式でボンディングしたＢＧＡ構
造のパッケージにおいて、樹脂充填を容易にするととも
に、配線基板の電極層の劣化を防止することが可能とな
る。
【００１９】以下、本発明について、図面を参照して実
施例とともに詳細に説明する。
施例とともに詳細に説明する。
【００２０】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
【００２１】
（実施形態１）図１は本発明の実施形態１による半導体
装置を示す平面図で、図２は図１のＡ−Ａ断面図であ
る。
装置を示す平面図で、図２は図１のＡ−Ａ断面図であ
る。
【００２２】本発明の実施形態１による半導体装置１に
おいて、２はＬＳＩチップからなる半導体チップで、こ
の半導体チップ２の表面には全面にわたって例えばＡｌ
などからなる複数のパッド電極が形成されて、各パッド
電極には例えば半田（Ｐｂ−Ｓｎ合金）からなるボール
状電極３が接続されている。
おいて、２はＬＳＩチップからなる半導体チップで、こ
の半導体チップ２の表面には全面にわたって例えばＡｌ
などからなる複数のパッド電極が形成されて、各パッド
電極には例えば半田（Ｐｂ−Ｓｎ合金）からなるボール
状電極３が接続されている。
【００２３】４は配線基板で、各種樹脂あるいはセラミ
ックなどの絶縁材料から構成され、この表面にはボール
状電極３に対応した複数の電極層５が形成されている。
また、この配線基板４の裏面には各電極層５とスルーホ
ール配線（図示せず）を通じて導通されている例えば半
田からなる実装用ボール状電極６が配置されている。こ
の実装用ボール状電極６はボール状電極３に比較して、
低い融点を有する成分比の半田が用いられている。
ックなどの絶縁材料から構成され、この表面にはボール
状電極３に対応した複数の電極層５が形成されている。
また、この配線基板４の裏面には各電極層５とスルーホ
ール配線（図示せず）を通じて導通されている例えば半
田からなる実装用ボール状電極６が配置されている。こ
の実装用ボール状電極６はボール状電極３に比較して、
低い融点を有する成分比の半田が用いられている。
【００２４】半導体チップ２は各ボール状電極３が対応
した各電極層５に接続されることにより、配線基板４の
表面にフリップチップボンディングされている。
した各電極層５に接続されることにより、配線基板４の
表面にフリップチップボンディングされている。
【００２５】配線基板４の表面の周辺に沿ってダム部７
が設けられている。このダム部７は例えばエポキシ樹脂
などの絶縁材料により構成され、高さ寸法はボール状電
極３の厚みを加えた半導体チップ２の厚さ寸法と、ほぼ
等しく設定されている。半導体チップ３の厚さ寸法は約
４００〜６００μｍ、ボール状電極３の厚さ寸法は約８
０〜１５０μｍに設定されている。ボール状電極３の厚
さ寸法は、半導体チップ２のボンディング前後で異なっ
ており、ボンディング後は溶融による変形で多少小さく
なっている。なお、説明を簡単にするために、図２にお
いて、ボール状電極３及び実装用ボール状電極６は、実
際には楕円状に変形しているにもかかわらず、円形状を
維持している例で示している。
が設けられている。このダム部７は例えばエポキシ樹脂
などの絶縁材料により構成され、高さ寸法はボール状電
極３の厚みを加えた半導体チップ２の厚さ寸法と、ほぼ
等しく設定されている。半導体チップ３の厚さ寸法は約
４００〜６００μｍ、ボール状電極３の厚さ寸法は約８
０〜１５０μｍに設定されている。ボール状電極３の厚
さ寸法は、半導体チップ２のボンディング前後で異なっ
ており、ボンディング後は溶融による変形で多少小さく
なっている。なお、説明を簡単にするために、図２にお
いて、ボール状電極３及び実装用ボール状電極６は、実
際には楕円状に変形しているにもかかわらず、円形状を
維持している例で示している。
【００２６】配線基板４のダム部７の内側には樹脂８が
充填されて、半導体チップ２及び電極層５を封止してい
る。この樹脂８としては、例えばエポキシ樹脂、シリコ
ーン樹脂、ポリイミド樹脂、フェノール樹脂などが用い
られる。この樹脂８によって、半導体チップ２の配線基
板４とのボンディング部分が周囲雰囲気から保護されて
いる。ただし、半導体チップ２の裏面は露出されてい
て、放熱性の向上が図られている。なお、図１において
は、実際には電極層５は樹脂８で覆われて見えないが、
発明を理解し易くするために見えるものとして示してい
る。
充填されて、半導体チップ２及び電極層５を封止してい
る。この樹脂８としては、例えばエポキシ樹脂、シリコ
ーン樹脂、ポリイミド樹脂、フェノール樹脂などが用い
られる。この樹脂８によって、半導体チップ２の配線基
板４とのボンディング部分が周囲雰囲気から保護されて
いる。ただし、半導体チップ２の裏面は露出されてい
て、放熱性の向上が図られている。なお、図１において
は、実際には電極層５は樹脂８で覆われて見えないが、
発明を理解し易くするために見えるものとして示してい
る。
【００２７】次に、図３乃至図７を参照して、本実施形
態１による半導体装置の製造方法を工程順に説明する。
態１による半導体装置の製造方法を工程順に説明する。
【００２８】まず、図３に示すように、表面の全面にわ
たって例えばＡｌなどからなる複数のパッド電極が形成
され、各パッド電極に例えば半田（Ｐｂ−Ｓｎ合金）か
らなるボール状電極３が接続された半導体チップ２を用
意する。同様にして、表面にボール状電極３に対応した
複数の電極層５が形成されるとともに、この表面の周辺
に沿ってダム部７が設けられた、各種樹脂あるいはセラ
ミックなどの絶縁材料から構成された配線基板４を用意
する。そして、半導体チップ２をフリップチップボンデ
ィングするために、矢印で示すように配線基板４上に位
置決めする。
たって例えばＡｌなどからなる複数のパッド電極が形成
され、各パッド電極に例えば半田（Ｐｂ−Ｓｎ合金）か
らなるボール状電極３が接続された半導体チップ２を用
意する。同様にして、表面にボール状電極３に対応した
複数の電極層５が形成されるとともに、この表面の周辺
に沿ってダム部７が設けられた、各種樹脂あるいはセラ
ミックなどの絶縁材料から構成された配線基板４を用意
する。そして、半導体チップ２をフリップチップボンデ
ィングするために、矢印で示すように配線基板４上に位
置決めする。
【００２９】この場合、配線基板４に設けるダム部７
は、図４に示すように、例えばエポキシ樹脂などの絶縁
材料を用いて予め枠状に成形したものを用いて、接着剤
により配線基板４の所定位置に固着するようにする。こ
のダム部７の高さ寸法は、ボール状電極３の厚みを加え
た半導体チップ２の厚さ寸法とほぼ等しく設定される。
は、図４に示すように、例えばエポキシ樹脂などの絶縁
材料を用いて予め枠状に成形したものを用いて、接着剤
により配線基板４の所定位置に固着するようにする。こ
のダム部７の高さ寸法は、ボール状電極３の厚みを加え
た半導体チップ２の厚さ寸法とほぼ等しく設定される。
【００３０】次に、図５に示すように、半導体チップ２
を位置決めした配線基板４を、リフロー炉を通過させる
ことにより、所定の温度で熱処理を行う。熱処理温度は
ボール状電極３を構成している半田の成分によって決定
される。これにより、ボール状電極３である半田を溶融
させて、半導体チップ２を配線基板４上にフリップチッ
プボンディングする。実際には、ボール状電極３は楕円
状に変形している。
を位置決めした配線基板４を、リフロー炉を通過させる
ことにより、所定の温度で熱処理を行う。熱処理温度は
ボール状電極３を構成している半田の成分によって決定
される。これにより、ボール状電極３である半田を溶融
させて、半導体チップ２を配線基板４上にフリップチッ
プボンディングする。実際には、ボール状電極３は楕円
状に変形している。
【００３１】続いて、図６に示すように、配線基板４の
ダム部７の内側に例えばエポキシ樹脂、シリコーン樹
脂、ポリイミド樹脂、フェノール樹脂などから構成され
た樹脂８を充填して、半導体チップ２及び電極層５を封
止する。樹脂８の充填は、まず液状の樹脂８をダム部７
の内側に流し込み、次に例えば１２０℃〜１５０℃で熱
処理を施すことにより樹脂８を硬化させる。
ダム部７の内側に例えばエポキシ樹脂、シリコーン樹
脂、ポリイミド樹脂、フェノール樹脂などから構成され
た樹脂８を充填して、半導体チップ２及び電極層５を封
止する。樹脂８の充填は、まず液状の樹脂８をダム部７
の内側に流し込み、次に例えば１２０℃〜１５０℃で熱
処理を施すことにより樹脂８を硬化させる。
【００３２】このように配線基板４の表面の周辺に沿っ
てダム部７を設けて、ダム部７の内側に液状の樹脂８を
流し込むことにより、樹脂８は確実にダム部７の内側の
領域にのみ充填されるので、半導体チップ２のボンディ
ング部分となる表面に細かいピッチで多くのボール状電
極が配置されていても、各ボール状電極の隙間を通じて
樹脂が均一に流し込まれるようになるため、樹脂充填が
容易になる。また、配線基板４の表面の電極層５も完全
に樹脂８で覆われるので、汚染、腐食などを回避できる
ため、劣化しなくなる。
てダム部７を設けて、ダム部７の内側に液状の樹脂８を
流し込むことにより、樹脂８は確実にダム部７の内側の
領域にのみ充填されるので、半導体チップ２のボンディ
ング部分となる表面に細かいピッチで多くのボール状電
極が配置されていても、各ボール状電極の隙間を通じて
樹脂が均一に流し込まれるようになるため、樹脂充填が
容易になる。また、配線基板４の表面の電極層５も完全
に樹脂８で覆われるので、汚染、腐食などを回避できる
ため、劣化しなくなる。
【００３３】次に、図７に示すように、表面の各電極層
５と導通する裏面の所定位置に実装用ボール状電極６を
位置決めした配線基板４を、リフロー炉を通過させるこ
とにより、所定の温度で熱処理を行う。熱処理温度はボ
ール状電極３を構成している半田の成分によって決定さ
れる。ただし、半導体チップ２のボール状電極３を溶融
させた熱処理温度よりは低い温度に設定して行う。各ボ
ール状電極３、６は予めこの条件に適合するような成分
比の半田が用いられている。これにより、実装用ボール
状電極６である半田を溶融させて、実装用ボール状電極
６を配線基板４の裏面に配置する。実際には、実装用ボ
ール状電極６は楕円状に変形している。
５と導通する裏面の所定位置に実装用ボール状電極６を
位置決めした配線基板４を、リフロー炉を通過させるこ
とにより、所定の温度で熱処理を行う。熱処理温度はボ
ール状電極３を構成している半田の成分によって決定さ
れる。ただし、半導体チップ２のボール状電極３を溶融
させた熱処理温度よりは低い温度に設定して行う。各ボ
ール状電極３、６は予めこの条件に適合するような成分
比の半田が用いられている。これにより、実装用ボール
状電極６である半田を溶融させて、実装用ボール状電極
６を配線基板４の裏面に配置する。実際には、実装用ボ
ール状電極６は楕円状に変形している。
【００３４】このような各工程を経ることにより、図１
及び図２に示したような半導体装置１が製造される。
及び図２に示したような半導体装置１が製造される。
【００３５】以上のような実施形態１による半導体装置
１によれば次のような効果が得られる。
１によれば次のような効果が得られる。
【００３６】半導体チップ２がフリップチップボンディ
ングされる、電極層５が形成された配線基板４の表面の
周辺に沿ってダム部７が設けられ、このダム部７の内側
に前記半導体チップ２及び電極層５を封止するように樹
脂８が充填されるので、半導体チップを配線基板にフリ
ップチップ方式でボンディングしたＢＧＡ構造のパッケ
ージにおいて、樹脂充填を容易にするとともに、配線基
板の電極層の劣化を防止することが可能となる。
ングされる、電極層５が形成された配線基板４の表面の
周辺に沿ってダム部７が設けられ、このダム部７の内側
に前記半導体チップ２及び電極層５を封止するように樹
脂８が充填されるので、半導体チップを配線基板にフリ
ップチップ方式でボンディングしたＢＧＡ構造のパッケ
ージにおいて、樹脂充填を容易にするとともに、配線基
板の電極層の劣化を防止することが可能となる。
【００３７】（実施形態２）図８は本発明の実施形態２
による半導体装置を示す平面図で、図９は図８のＡ−Ａ
断面図である。
による半導体装置を示す平面図で、図９は図８のＡ−Ａ
断面図である。
【００３８】本発明の実施形態２による半導体装置１
は、実施形態１による半導体装置１に比較して、半導体
チップ２の裏面に放熱板９を取り付けた構造に特徴を有
している。この放熱板９は、Ａｌ系金属あるいはＣｕ系
金属のように熱伝導性に優れた金属材料から構成され、
厚さ約１．０〜３．０ｍｍ程度で、半導体チップ２を十
分に覆う面積のものが用いられる。
は、実施形態１による半導体装置１に比較して、半導体
チップ２の裏面に放熱板９を取り付けた構造に特徴を有
している。この放熱板９は、Ａｌ系金属あるいはＣｕ系
金属のように熱伝導性に優れた金属材料から構成され、
厚さ約１．０〜３．０ｍｍ程度で、半導体チップ２を十
分に覆う面積のものが用いられる。
【００３９】このように、特に半導体チップ２の裏面に
放熱板９を取り付ける場合、樹脂８の硬化を利用するこ
とにより、容易に取り付けることができる。
放熱板９を取り付ける場合、樹脂８の硬化を利用するこ
とにより、容易に取り付けることができる。
【００４０】次に、図１０乃至図１２を参照して、本実
施形態２による半導体装置の製造方法の主要な工程を順
に説明する。
施形態２による半導体装置の製造方法の主要な工程を順
に説明する。
【００４１】まず、図１０に示すように、表面の全面に
わたって例えばＡｌなどからなる複数のパッド電極が形
成され、各パッド電極に例えば半田からなるボール状電
極３が接続された半導体チップ２、及び表面にボール状
電極３に対応した複数の電極層５が形成されるととも
に、この表面の周辺に沿ってダム部７が設けられた、各
種樹脂あるいはセラミックなどの絶縁材料から構成され
た配線基板４を用意する。そして、半導体チップ２を位
置決めした配線基板４をリフロー炉を通過させることに
より、半導体チップ２を配線基板４上にフリップチップ
ボンディングする。
わたって例えばＡｌなどからなる複数のパッド電極が形
成され、各パッド電極に例えば半田からなるボール状電
極３が接続された半導体チップ２、及び表面にボール状
電極３に対応した複数の電極層５が形成されるととも
に、この表面の周辺に沿ってダム部７が設けられた、各
種樹脂あるいはセラミックなどの絶縁材料から構成され
た配線基板４を用意する。そして、半導体チップ２を位
置決めした配線基板４をリフロー炉を通過させることに
より、半導体チップ２を配線基板４上にフリップチップ
ボンディングする。
【００４２】この場合、配線基板４に設けるダム部７の
高さ寸法は、実施形態１におけるダム部７よりも、大き
く設けるようにする。すなわち、ダム部７の高さ寸法
は、ボール状電極３の厚みを加えた半導体チップ２の厚
さ寸法よりも大きく設定されている。
高さ寸法は、実施形態１におけるダム部７よりも、大き
く設けるようにする。すなわち、ダム部７の高さ寸法
は、ボール状電極３の厚みを加えた半導体チップ２の厚
さ寸法よりも大きく設定されている。
【００４３】次に、図１１に示すように、配線基板４の
ダム部７の内側に例えばエポキシ樹脂、シリコーン樹
脂、ポリイミド樹脂、フェノール樹脂などから構成され
た液状の樹脂８を流し込む。流し込む樹脂８の量は、実
施形態１の場合に比べて多く用いるようにする。これに
より、一部の樹脂８が半導体チップ２の周囲の上方に盛
り上がるようにする。そして、流し込んだ樹脂８の硬化
処理は未だ施さないで、樹脂８を液状状態に維持してお
く。
ダム部７の内側に例えばエポキシ樹脂、シリコーン樹
脂、ポリイミド樹脂、フェノール樹脂などから構成され
た液状の樹脂８を流し込む。流し込む樹脂８の量は、実
施形態１の場合に比べて多く用いるようにする。これに
より、一部の樹脂８が半導体チップ２の周囲の上方に盛
り上がるようにする。そして、流し込んだ樹脂８の硬化
処理は未だ施さないで、樹脂８を液状状態に維持してお
く。
【００４４】続いて、図１２に示すように、半導体チッ
プ２の裏面に、必要に応じてシリコーン樹脂のような熱
伝導性に優れた接着剤を介して、例えばＡｌ系金属ある
いはＣｕ系金属のように熱伝導性に優れた金属材料から
構成された、厚さ約１．０〜３．０ｍｍ程度で、半導体
チップ２を十分に覆う面積の放熱板９を取り付ける。
プ２の裏面に、必要に応じてシリコーン樹脂のような熱
伝導性に優れた接着剤を介して、例えばＡｌ系金属ある
いはＣｕ系金属のように熱伝導性に優れた金属材料から
構成された、厚さ約１．０〜３．０ｍｍ程度で、半導体
チップ２を十分に覆う面積の放熱板９を取り付ける。
【００４５】次に、例えば１２０℃〜１５０℃で熱処理
を施すことにより樹脂８を硬化させる。この硬化のとき
放熱板９も同時に固定されるので、放熱板９は半導体チ
ップ２の裏面に容易に取り付けられることになる。続い
て、実施形態１と同様にして、配線基板４の裏面に実装
用ボール状電極６を配置することによって、図８及び図
９に示したような半導体装置１が製造される。
を施すことにより樹脂８を硬化させる。この硬化のとき
放熱板９も同時に固定されるので、放熱板９は半導体チ
ップ２の裏面に容易に取り付けられることになる。続い
て、実施形態１と同様にして、配線基板４の裏面に実装
用ボール状電極６を配置することによって、図８及び図
９に示したような半導体装置１が製造される。
【００４６】以上のような実施形態２による半導体装置
１によれば、電極層５が形成された配線基板４の表面の
周辺に沿ってダム部７が設けられ、このダム部７の内側
に前記半導体チップ２及び電極層５を封止するように樹
脂８が充填されるので、実施形態１と同様な効果が得ら
れる他に、樹脂８の硬化を利用することにより、半導体
チップ２の裏面に放熱板９を容易に取り付けることがで
きるという効果が得られる。
１によれば、電極層５が形成された配線基板４の表面の
周辺に沿ってダム部７が設けられ、このダム部７の内側
に前記半導体チップ２及び電極層５を封止するように樹
脂８が充填されるので、実施形態１と同様な効果が得ら
れる他に、樹脂８の硬化を利用することにより、半導体
チップ２の裏面に放熱板９を容易に取り付けることがで
きるという効果が得られる。
【００４７】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【００４８】例えば、前記実施形態ではダム部を樹脂の
ような絶縁材料で構成する例で説明したが、これに限ら
ずＡｌ、半田などで代表される金属材料を用いることも
可能である。
ような絶縁材料で構成する例で説明したが、これに限ら
ずＡｌ、半田などで代表される金属材料を用いることも
可能である。
【００４９】また、ダム部は予め枠状に成形したものを
用いる例で説明したが、これに限らず、配線基板の表面
の所定位置に直接に樹脂などを枠状に塗布するようにす
ることも可能である。
用いる例で説明したが、これに限らず、配線基板の表面
の所定位置に直接に樹脂などを枠状に塗布するようにす
ることも可能である。
【００５０】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＬＳＩ
に適用した場合について説明したが、それに限定される
ものではない。本発明は、少なくとも周囲雰囲気から保
護するために主要部を樹脂封止することを条件とする電
子部品には適用できる。
なされた発明をその背景となった利用分野であるＬＳＩ
に適用した場合について説明したが、それに限定される
ものではない。本発明は、少なくとも周囲雰囲気から保
護するために主要部を樹脂封止することを条件とする電
子部品には適用できる。
【００５１】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
【００５２】半導体チップがフリップチップボンディン
グされる、電極層が形成された配線基板の表面の周辺に
沿ってダム部が設けられ、このダム部の内側に前記半導
体チップ及び電極層を封止するように樹脂が充填される
ので、半導体チップを配線基板にフリップチップ方式で
ボンディングしたＢＧＡ構造のパッケージにおいて、樹
脂充填を容易にするとともに、配線基板の電極層の劣化
を防止することが可能となる。
グされる、電極層が形成された配線基板の表面の周辺に
沿ってダム部が設けられ、このダム部の内側に前記半導
体チップ及び電極層を封止するように樹脂が充填される
ので、半導体チップを配線基板にフリップチップ方式で
ボンディングしたＢＧＡ構造のパッケージにおいて、樹
脂充填を容易にするとともに、配線基板の電極層の劣化
を防止することが可能となる。
【図１】本発明の実施形態１による半導体装置を示す平
面図である。
面図である。
【図２】図１のＡ−Ａ断面図である。
【図３】本発明の実施形態１による半導体装置の製造方
法の一工程を示す断面図である。
法の一工程を示す断面図である。
【図４】本発明の実施形態１による半導体装置の製造方
法に用いられるダム部の一例を示す斜視図である。
法に用いられるダム部の一例を示す斜視図である。
【図５】本発明の実施形態１による半導体装置の製造方
法の他の工程を示す断面図である。
法の他の工程を示す断面図である。
【図６】本発明の実施形態１による半導体装置の製造方
法のその他の工程を示す断面図である。
法のその他の工程を示す断面図である。
【図７】本発明の実施形態１による半導体装置の製造方
法のその他の工程を示す断面図である。
法のその他の工程を示す断面図である。
【図８】本発明の実施形態２による半導体装置を示す平
面図である。
面図である。
【図９】図８のＡ−Ａ断面図である。
【図１０】本発明の実施形態２による半導体装置の製造
方法の一工程を示す断面図である。
方法の一工程を示す断面図である。
【図１１】本発明の実施形態２による半導体装置の製造
方法の他の工程を示す断面図である。
方法の他の工程を示す断面図である。
【図１２】本発明の実施形態２による半導体装置の製造
方法のその他の工程を示す断面図である。
方法のその他の工程を示す断面図である。
１…半導体装置（ＬＳＩ）、２…半導体チップ、３…ボ
ール状電極、４…配線基板、５…電極層、６…実装用ボ
ール状電極、７…ダム部、８…樹脂、９…放熱板。
ール状電極、４…配線基板、５…電極層、６…実装用ボ
ール状電極、７…ダム部、８…樹脂、９…放熱板。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宝蔵寺 裕之 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内
Claims (6)
- 【請求項１】 表面に複数のボール状電極が接続された
半導体チップが、前記ボール状電極に対応した複数の電
極層が表面に形成されている配線基板上にフリップチッ
プボンディングされる半導体装置であって、前記電極層
が形成されている配線基板の表面の周辺に沿ってダム部
が設けられ、このダム部の内側に前記半導体チップ及び
電極層を封止するように樹脂が充填されたことを特徴と
する半導体装置。 - 【請求項２】 前記ダム部の高さ寸法は、前記ボール状
電極の厚みを加えた半導体チップの厚さ寸法よりも大き
く設定されたことを特徴とする請求項１に記載の半導体
装置。 - 【請求項３】 前記半導体チップの裏面に放熱板を取り
付け、少なくともこの放熱板の側面部まで樹脂が充填さ
れたことを特徴とする請求項２に記載の半導体装置。 - 【請求項４】 前記ダム部は樹脂からなることを特徴と
する請求項１乃至３のいずれか１項に記載の半導体装
置。 - 【請求項５】 表面に複数のボール状電極が接続された
半導体チップを用意する工程と、表面に前記ボール状電
極に対応した複数の電極層が表面に形成されるととも
に、この表面の周辺に沿ってダム部が設けられた配線基
板を用意する工程と、前記半導体チップを各ボール状電
極が対応する前記電極層に接続されるように前記配線基
板の表面にフリップチップボンディングする工程と、前
記ダム部の内側に前記半導体チップ及び電極層が封止さ
れるように樹脂を充填する工程とを含むことを特徴とす
る半導体装置の製造方法。 - 【請求項６】 前記ダム部の高さ寸法を前記ボール状電
極の厚みを加えた半導体チップの厚さ寸法よりも大きく
設定し、前記樹脂を充填した後に、前記半導体チップの
裏面に樹脂の硬化を利用して放熱板を取り付ける工程を
加えることを特徴とする請求項５に記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8205133A JPH1050770A (ja) | 1996-08-05 | 1996-08-05 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8205133A JPH1050770A (ja) | 1996-08-05 | 1996-08-05 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1050770A true JPH1050770A (ja) | 1998-02-20 |
Family
ID=16501981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8205133A Pending JPH1050770A (ja) | 1996-08-05 | 1996-08-05 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1050770A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002026250A (ja) * | 2000-07-12 | 2002-01-25 | Denso Corp | 積層回路モジュールの製造方法 |
| US6723627B1 (en) | 1999-10-08 | 2004-04-20 | Nec Corporation | Method for manufacturing semiconductor devices |
| JP2005303021A (ja) * | 2004-04-13 | 2005-10-27 | Sony Corp | 配線基板、半導体装置およびこれらの製造方法 |
| KR100564542B1 (ko) * | 1999-02-01 | 2006-03-28 | 삼성전자주식회사 | 씨.에스.피 패키지 및 그 제조방법 |
| US7115444B2 (en) | 2003-02-21 | 2006-10-03 | Fujitsu Limited | Semiconductor device with improved heat dissipation, and a method of making semiconductor device |
| KR100691443B1 (ko) | 2005-11-16 | 2007-03-09 | 삼성전기주식회사 | 플립칩 패키지 및 그 제조방법 |
| JP2007184400A (ja) * | 2006-01-06 | 2007-07-19 | Opnext Japan Inc | 光伝送モジュールおよび半導体装置 |
| CN100345267C (zh) * | 2003-11-20 | 2007-10-24 | 台湾积体电路制造股份有限公司 | 集成电路晶片封装及其封装方法 |
| US7304389B2 (en) | 2003-01-30 | 2007-12-04 | Fujitsu Limited | Semiconductor device and supporting plate |
-
1996
- 1996-08-05 JP JP8205133A patent/JPH1050770A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100564542B1 (ko) * | 1999-02-01 | 2006-03-28 | 삼성전자주식회사 | 씨.에스.피 패키지 및 그 제조방법 |
| US6723627B1 (en) | 1999-10-08 | 2004-04-20 | Nec Corporation | Method for manufacturing semiconductor devices |
| JP2002026250A (ja) * | 2000-07-12 | 2002-01-25 | Denso Corp | 積層回路モジュールの製造方法 |
| US7304389B2 (en) | 2003-01-30 | 2007-12-04 | Fujitsu Limited | Semiconductor device and supporting plate |
| US7115444B2 (en) | 2003-02-21 | 2006-10-03 | Fujitsu Limited | Semiconductor device with improved heat dissipation, and a method of making semiconductor device |
| US7199467B2 (en) | 2003-02-21 | 2007-04-03 | Fujitsu Limited | Semiconductor device with improved heat dissipation, and a method of making semiconductor device |
| US7381592B2 (en) | 2003-02-21 | 2008-06-03 | Fujitsu Limited | Method of making a semiconductor device with improved heat dissipation |
| CN100345267C (zh) * | 2003-11-20 | 2007-10-24 | 台湾积体电路制造股份有限公司 | 集成电路晶片封装及其封装方法 |
| JP2005303021A (ja) * | 2004-04-13 | 2005-10-27 | Sony Corp | 配線基板、半導体装置およびこれらの製造方法 |
| JP4525148B2 (ja) * | 2004-04-13 | 2010-08-18 | ソニー株式会社 | 半導体装置およびその製造方法 |
| KR100691443B1 (ko) | 2005-11-16 | 2007-03-09 | 삼성전기주식회사 | 플립칩 패키지 및 그 제조방법 |
| JP2007184400A (ja) * | 2006-01-06 | 2007-07-19 | Opnext Japan Inc | 光伝送モジュールおよび半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4343296B2 (ja) | 半導体デバイスの製造方法 | |
| JP3462979B2 (ja) | 半導体装置 | |
| JP2531382B2 (ja) | ボ―ルグリッドアレイ半導体装置およびその製造方法 | |
| CN103715150B (zh) | 芯片帽及戴有芯片帽的倒装芯片封装 | |
| US7015070B2 (en) | Electronic device and a method of manufacturing the same | |
| KR100442695B1 (ko) | 열 방출판이 부착된 플립칩 패키지 제조 방법 | |
| WO1997020347A1 (en) | Semiconductor device, process for producing the same, and packaged substrate | |
| JP2002353398A (ja) | 半導体装置 | |
| JPH10303352A (ja) | 半導体装置および半導体装置の製造方法 | |
| TWI332694B (en) | Chip package structure and process for fabricating the same | |
| KR20010068289A (ko) | 솔더 조인트 신뢰성을 향상시킨 비지에이 반도체 패키지및 그 제조 방법 | |
| JPH1050770A (ja) | 半導体装置及びその製造方法 | |
| JP3547303B2 (ja) | 半導体装置の製造方法 | |
| JP2010135501A (ja) | 半導体装置の製造方法 | |
| JP3339881B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2000232186A (ja) | 半導体装置およびその製造方法 | |
| JP3688801B2 (ja) | 半導体装置及びその製造方法並びにその実装方法 | |
| JPH0917827A (ja) | 半導体装置 | |
| JPH0269945A (ja) | 半導体装置及びその製造方法 | |
| TW200522300A (en) | Chip package sturcture | |
| JP3832385B2 (ja) | 電子部品の実装構造 | |
| JP2004327652A (ja) | 半導体装置およびその製造方法 | |
| KR100737217B1 (ko) | 서브스트레이트리스 플립 칩 패키지와 이의 제조 방법 | |
| JPH0964252A (ja) | 半導体装置 | |
| JP3431478B2 (ja) | Ｂｇａ型半導体装置およびその製造方法 |