JPH09283700A - High-frequency power amplifier - Google Patents
High-frequency power amplifierInfo
- Publication number
- JPH09283700A JPH09283700A JP8094436A JP9443696A JPH09283700A JP H09283700 A JPH09283700 A JP H09283700A JP 8094436 A JP8094436 A JP 8094436A JP 9443696 A JP9443696 A JP 9443696A JP H09283700 A JPH09283700 A JP H09283700A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- power amplifier
- frequency power
- high frequency
- power transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Non-Reversible Transmitting Devices (AREA)
- Waveguides (AREA)
- Microwave Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は携帯電話等の移動体
通信機などに使用する送信用の高周波用電力増幅器に関
し、特に組立工数の削減ならびに小型化を可能とした高
周波用電力増幅器に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high frequency power amplifier for transmission used in a mobile communication device such as a mobile phone, and more particularly to a high frequency power amplifier capable of reducing the number of assembly steps and downsizing. is there.
【０００２】[0002]
【従来の技術】近年、アナログあるいはデジタル携帯電
話等の移動体通信機などに使用される半導体デバイスや
電子部品に対する小型化・軽量化の要望が強くなってい
るが、中でも送信部に用いられる高周波用電力増幅器に
ついては、小型化されればされるほど放熱に関して不利
になるという問題があるため、特に小型化と併せて大電
力出力時の発熱に対応する良好な放熱特性が要求されて
いる。2. Description of the Related Art In recent years, there has been a strong demand for miniaturization and weight reduction of semiconductor devices and electronic components used in mobile communication devices such as analog or digital mobile phones. Since the power amplifier for power supplies has a problem that the smaller the size, the more disadvantageous the heat dissipation is, there is a demand for good heat dissipation characteristics that can cope with heat generation at the time of outputting a large amount of power, in particular, along with the size reduction.
【０００３】そのような要求に応えるべく小型・軽量で
放熱性に優れた高周波用電力増幅器の構造あるいはプリ
ント基板の素材の開発が行なわれているが、以下、従来
の高周波用電力増幅器について図14および図15を参照し
ながら説明する。In order to meet such demands, the structure of a high-frequency power amplifier having a small size and light weight and excellent heat dissipation or a material for a printed circuit board is being developed. Also, description will be made with reference to FIG.
【０００４】図14は従来の高周波用電力増幅器70の平面
図であり、図15は図14のＡ−Ａ’線断面図である。これ
らの図に示すように、従来の高周波用電力増幅器70にお
いては、ガラスエポキシ等から成る基板71の表面にマイ
クロストリップ線路72が形成されており、それらマイク
ロストリップ線路72にはチップコンデンサ73やチップ抵
抗74等のチップ部品が実装されて電気的に接続され、入
力整合回路75および出力整合回路76が形成されている。
また、基板71表面に設けられた開口部77には電力増幅用
トランジスタ78を収納した電力増幅用トランジスタパッ
ケージ79が収められ、基板71とともに半田80を介して金
属薄板等から成る放熱板81に取着されている。FIG. 14 is a plan view of a conventional high frequency power amplifier 70, and FIG. 15 is a sectional view taken along the line AA 'of FIG. As shown in these figures, in a conventional high frequency power amplifier 70, a microstrip line 72 is formed on the surface of a substrate 71 made of glass epoxy or the like, and these microstrip line 72 has a chip capacitor 73 or a chip. A chip component such as a resistor 74 is mounted and electrically connected, and an input matching circuit 75 and an output matching circuit 76 are formed.
A power amplification transistor package 79 accommodating a power amplification transistor 78 is accommodated in an opening 77 provided on the surface of the substrate 71, and is attached to a heat dissipation plate 81 made of a thin metal plate or the like via a solder 80 together with the substrate 71. It is worn.
【０００５】電力増幅用トランジスタパッケージ79のド
レイン電極およびゲート電極（図示せず）はそれぞれド
レイン出力電極82およびゲート入力電極83にワイヤボン
ディング（図示せず）されてマイクロストリップ線路72
に接続され、ソース電極（図示せず）は半田80を介して
基板71裏面にグランド電極として形成された裏面電極
（図示せず）に接続されている。The drain electrode and the gate electrode (not shown) of the power amplifying transistor package 79 are wire-bonded (not shown) to the drain output electrode 82 and the gate input electrode 83, respectively, to form the microstrip line 72.
The source electrode (not shown) is connected to the back electrode (not shown) formed as a ground electrode on the back surface of the substrate 71 via the solder 80.
【０００６】また、マイクロストリップ線路72の他端に
は、金属薄板から成るリード端子である入力端子Ｐin84
・ゲート端子Ｖgg85・ドレイン端子Ｖdd86・出力端子Ｐ
out87が、半田付けまたはロウ付けにより電気的に接続
されている。At the other end of the microstrip line 72, there is an input terminal Pin84 which is a lead terminal made of a thin metal plate.
・ Gate terminal Vgg85 ・ Drain terminal Vdd86 ・ Output terminal P
out87 is electrically connected by soldering or brazing.
【０００７】なお、88は高周波の漏洩防止のためにマイ
クロストリップ線路72により形成している約４分の１波
長（約λ／４）長さ（約30ｍｍ）のドレインバイアス線
路である。Reference numeral 88 denotes a drain bias line having a length of about ¼ wavelength (about λ / 4) (about 30 mm) formed by the microstrip line 72 for preventing high frequency leakage.
【０００８】[0008]
【発明が解決しようとする課題】しかしながら、上記構
成の従来の高周波用電力増幅器70においては、基板71と
して用いているガラスエポキシの熱伝導率が悪いため、
放熱が必要な電力増幅用トランジスタ78はベアチップ状
態で基板71上に実装することができず、電力増幅用トラ
ンジスタパッケージ79の中に収納して実装する必要があ
った。このため、高周波用電力増幅器の小型化が困難で
あるとともに、組立工数が多くなって量産性が悪いとい
う問題点があった。However, in the conventional high frequency power amplifier 70 having the above structure, the thermal conductivity of the glass epoxy used as the substrate 71 is poor.
The power amplification transistor 78, which requires heat dissipation, cannot be mounted on the substrate 71 in a bare chip state, and therefore has to be housed and mounted in the power amplification transistor package 79. Therefore, it is difficult to reduce the size of the high-frequency power amplifier, and the number of assembling steps is large, resulting in poor mass productivity.
【０００９】また、基板71がガラスエポキシから成る場
合には電力増幅用トランジスタパッケージ79の収容のた
めに開口部77が必要であり、この開口部77の面積が基板
71全体に占める割合が大きいため、基板71の強度を保つ
ために図14中にＸで示した基板71端部−開口部77端部間
の距離を一定以上確保する必要があり、これによっても
小型化が困難であるという問題点があった。Further, when the substrate 71 is made of glass epoxy, an opening 77 is necessary for accommodating the power amplification transistor package 79, and the area of the opening 77 is the area of the substrate.
Since the ratio to the whole 71 is large, it is necessary to secure a certain distance or more between the end of the substrate 71 and the end of the opening 77 indicated by X in FIG. 14 in order to maintain the strength of the substrate 71. There was a problem that miniaturization was difficult.
【００１０】また、基板71の表面にマイクロストリップ
線路72を形成していることから、小型化に当たってはマ
イクロストリップ線路72の占有面積も無視できないもの
となり、これによっても小型化が困難であるという問題
点があった。Further, since the microstrip line 72 is formed on the surface of the substrate 71, the area occupied by the microstrip line 72 cannot be ignored when the size is reduced, which also makes the size reduction difficult. There was a point.
【００１１】さらに、ドレインバイアス線路88を基板71
の表面にマイクロストリップ線路72により形成している
ために、小型化に当たってはその占有面積も大きなもの
となり、これによっても小型化が困難であるという問題
点があった。Further, the drain bias line 88 is connected to the substrate 71.
Since it is formed by the microstrip line 72 on the surface, the area occupied by the microstrip line 72 is large, and this also makes it difficult to miniaturize.
【００１２】さらにまた、良好な放熱特性を得るために
基板71の裏面に放熱板81の半田付けを行なう組立工程
や、外部回路との電気的接続を行なうためのリード端子
84〜87をマイクロストリップ線路72に半田付け等する組
立工程が必要であったため、組立工数が多くて量産性が
悪いという問題点もあった。Furthermore, in order to obtain a good heat dissipation characteristic, an assembly process of soldering the heat dissipation plate 81 to the back surface of the substrate 71 and a lead terminal for making an electrical connection with an external circuit.
Since the assembly process of soldering 84 to 87 to the microstrip line 72 was required, there was a problem that the number of assembly steps was large and the mass productivity was poor.
【００１３】これに対して、例えば特開平７−46007 号
公報には、上記従来の高周波用電力増幅器70と同様の構
成で、窒化アルミニウムを主成分とするセラミック基板
と、その基板上に形成されたマイクロストリップ線路
と、基板上に実装されマイクロストリップ線路と電気的
に接続された電力用トランジスタチップと、基板上に実
装されマイクロストリップ線路と電気的に成膜遺族され
たチップ部品とを備え、さらに基板の裏面に形成された
導体線に金属薄板がロウ付けされた高周波用電力増幅器
が提案されている。On the other hand, for example, in Japanese Patent Laid-Open No. 7-46007, a ceramic substrate containing aluminum nitride as a main component and a substrate having the same structure as the conventional high frequency power amplifier 70 are formed. A microstrip line, a power transistor chip mounted on a substrate and electrically connected to the microstrip line, and a microstrip line mounted on the substrate and a chip component electrically deposited to form a film, Further, there has been proposed a high frequency power amplifier in which a thin metal plate is brazed to a conductor wire formed on the back surface of the substrate.
【００１４】これによれば、基板として熱伝導率に優れ
た窒化アルミニウムを用いているので基板の熱伝導率が
改善され、放熱が必要な電力用トランジスタをベアチッ
プ状態で基板に実装することが可能となって電力用トラ
ンジスタのパッケージ実装やリード端子の半田付け等の
組立工数の削減により量産に適した構成となり、さらに
セラミック基板にトランジスタ実装用の開口部が不要と
なって基板の強度が改善されるというものである。ま
た、窒化アルミニウムの比誘電率が約8.5 と比較的高い
ので整合回路を構成するマイクロストリップ線路の長さ
を短くでき、ドレインバイアス線を基板の裏面に形成す
れば高周波用電力増幅器の大幅な小型化が可能となると
いうものである。According to this, since aluminum nitride having excellent thermal conductivity is used as the substrate, the thermal conductivity of the substrate is improved, and it is possible to mount the power transistor requiring heat dissipation on the substrate in a bare chip state. The structure is suitable for mass production by reducing the number of assembly steps such as package mounting of power transistors and soldering of lead terminals. Furthermore, the ceramic mounting board does not require an opening for mounting the transistor and the strength of the board is improved. It is that. Also, since the relative permittivity of aluminum nitride is relatively high at about 8.5, the length of the microstrip line that constitutes the matching circuit can be shortened, and if the drain bias line is formed on the back side of the substrate, the size of the high frequency power amplifier can be greatly reduced. It is possible to realize.
【００１５】しかしながら、この特開平７−46007 号公
報に開示された構成によっても、基板の主面上にマイク
ロストリップ線路を形成していることから、ドレインバ
イアス線の占有面積を小さくすることは困難であり、そ
のため小型化が困難であるという問題点は残されてい
た。However, even with the configuration disclosed in Japanese Patent Laid-Open No. 7-46007, since the microstrip line is formed on the main surface of the substrate, it is difficult to reduce the area occupied by the drain bias line. Therefore, there remains a problem that miniaturization is difficult.
【００１６】また、放熱のために基板の裏面に形成した
導体線に金属薄板をロウ付けする必要があることから、
高周波用電力増幅器を外部回路基板に実装した場合にそ
の金属薄板の厚み分だけ基板が実装面から浮いてしまう
ので、基板の側面あるいは裏面にリードフレームを半田
付け等により取着して外部回路基板と電気的に接続する
必要があるという問題点もあった。またそれにより高周
波用電力増幅器の製造工程や高周波用電力増幅器の組付
け工程が複雑になり、それらの工程における工数を削減
できないという問題点もあった。Since it is necessary to braze a thin metal plate to the conductor wire formed on the back surface of the substrate for heat dissipation,
When a high-frequency power amplifier is mounted on an external circuit board, the board floats from the mounting surface by the thickness of the thin metal plate.Therefore, attach a lead frame to the side or back of the board by soldering, etc. There was also a problem that it had to be electrically connected to. Further, this complicates the manufacturing process of the high frequency power amplifier and the assembling process of the high frequency power amplifier, and there is a problem that the number of steps in these processes cannot be reduced.
【００１７】さらに、基板に窒化アルミニウムから成る
セラミックを用いる場合は入出力整合部のマイクロスト
リップ線路を表層で形成することになることから小型化
には適当でなく、基板材料コストも高いために製造コス
トも高く、量産には不向きであるという問題点もあっ
た。Further, when a ceramic made of aluminum nitride is used for the substrate, it is not suitable for miniaturization because the microstrip line of the input / output matching section is formed on the surface layer, and the cost of the substrate material is high, so that it is manufactured. There is also a problem that the cost is high and it is not suitable for mass production.
【００１８】さらにまた、電力用トランジスタをベアチ
ップ状態で実装した場合は、各電極とマイクロストリッ
プ線路上の電極とをワイヤボンディングで電気的に接続
した後に樹脂封止されていたが、その封止するための樹
脂が電力用トランジスタの周辺のチップ部品の搭載位置
にまで流れ出してしまうためにチップ部品の搭載が不安
定あるいは不可能になるという問題点もあり、それによ
り高周波用電力増幅器の信頼性が低下するという問題点
もあった。Furthermore, when the power transistor is mounted in a bare chip state, each electrode and the electrode on the microstrip line are electrically connected by wire bonding and then resin-sealed. There is also a problem that the mounting of the chip components becomes unstable or impossible because the resin for flowing out flows to the mounting position of the chip components around the power transistor, which increases the reliability of the high frequency power amplifier. There was also the problem of a decrease.
【００１９】本発明は上記事情に鑑みて本発明者が鋭意
研究に努めた結果完成されたものであり、その目的は、
さらなる小型化が可能であり、放熱のための金属薄板や
リードフレームを取着する必要がなくてそれに伴う工数
や部材費が削減できる、量産に好適でかつ安価に製造で
きる高周波用電力増幅器を提供することにある。The present invention has been accomplished in view of the above circumstances, and has been completed as a result of the inventor's intensive research.
A high-frequency power amplifier suitable for mass production that can be further miniaturized and that does not require attachment of a metal thin plate or a lead frame for heat dissipation and can reduce man-hours and material costs associated with it, and can be manufactured at low cost To do.
【００２０】また本発明の目的は、電力用トランジスタ
の封止樹脂によるチップ部品の搭載への悪影響を防止し
た、高信頼性の高周波用電力増幅器を提供することにあ
る。Another object of the present invention is to provide a high-reliability high-frequency power amplifier that prevents adverse effects on the mounting of chip parts by the sealing resin of the power transistor.
【００２１】[0021]
【課題を解決するための手段】本発明の高周波用電力増
幅器は、ガラスを主成分とする多層基板と、その基板内
に形成されたストリップ線路と、前記基板上に実装され
且つ前記ストリップ線路から基板上面にかけて導出する
接続導体に電気的に接続された電力用トランジスタなら
びにチップ部品と、前記基板の側面に設けられた凹部に
形成され且つ前記ストリップ線路に電気的に接続された
端子電極と、前記電力用トランジスタ下部の前記基板内
に形成された放熱用ビアホールとを具備することを特徴
とするものである。A high frequency power amplifier according to the present invention comprises a multi-layered substrate containing glass as a main component, a strip line formed in the substrate, and a strip line mounted on the substrate. A power transistor and a chip component electrically connected to a connection conductor led out to the upper surface of the substrate, a terminal electrode formed in a recess provided in a side surface of the substrate and electrically connected to the strip line, and And a heat dissipation via hole formed in the substrate below the power transistor.
【００２２】また、本発明の高周波用電力増幅器は、上
記構成において、前記電力用トランジスタが樹脂により
封止されているとともに、電力用トランジスタとチップ
部品との間の前記基板上にガラスを主成分とする樹脂流
出防止用コート層が形成されていることを特徴とするも
のである。In the high frequency power amplifier of the present invention, in the above structure, the power transistor is sealed with resin, and glass is the main component on the substrate between the power transistor and the chip component. The resin outflow preventing coat layer is formed.
【００２３】本発明の高周波用電力増幅器によれば、従
来は基板表面に形成されていたマイクロストリップ線路
に代えて、ガラスを主成分とする多層基板を用いてその
基板内部にストリップ線路を形成したことにより、その
線路によって形成される約λ／４長さのドレインバイア
ス線が従来は基板表面において広い表面積を占めていた
のに対して多層基板内に内層できるので、基板の大幅な
小型化が可能となって高周波用電力増幅器を大幅に小型
化することができるものとなる。According to the high frequency power amplifier of the present invention, a strip line is formed inside the substrate by using a multi-layer substrate containing glass as a main component, instead of the microstrip line which is conventionally formed on the substrate surface. As a result, the drain bias line having a length of about λ / 4 formed by the line can occupy a large surface area on the surface of the substrate in the past, but can be formed as an inner layer in the multilayer substrate. As a result, the high frequency power amplifier can be significantly downsized.
【００２４】また、多層基板を用いて電力用トランジス
タの下部に放熱用ビアホールを形成したことから、基板
上に電力用トランジスタをベアチップ状態で基板に実装
することが可能となって高周波用電力増幅器の小型化が
図れるとともに、電力用トランジスタの発熱をその放熱
用ビアホールを通して高周波用電力増幅器が実装される
マザーボード等の外部回路基板に逃がすことができるの
で、従来用いられていた放熱のための金属薄板を不要と
することができ、それにより電力増幅器を小型化できる
とともに組立工数や部材費を削減することができるも。
さらに、電力用トランジスタの実装部には基板を貫通す
る開口部を必要とせず、かつ実装部の面積が大幅に小さ
くなるので、基板の強度を維持しつつ高周波用電力増幅
器を小型化することができる。Further, since the heat dissipation via hole is formed below the power transistor using the multi-layer substrate, the power transistor can be mounted on the substrate in a bare chip state, and thus the power amplifier for high frequency can be provided. In addition to miniaturization, the heat generated by the power transistor can be released to the external circuit board such as the motherboard where the high frequency power amplifier is mounted through the heat dissipation via hole. It is not necessary, so that the power amplifier can be downsized and the assembly man-hours and material costs can be reduced.
Further, the mounting portion of the power transistor does not require an opening penetrating the substrate, and the area of the mounting portion is significantly reduced. Therefore, it is possible to downsize the high frequency power amplifier while maintaining the strength of the substrate. it can.
【００２５】さらに、放熱用ビアホールにより放熱のた
めの金属薄板の取着を不要とするとともに、基板の側面
に凹部を設けてその凹部に端子電極を形成したことによ
り、その端子電極を利用した表面実装が可能となって、
実装回路基板と電気的に接続するためのリードフレーム
の取着も不要となるため、これによっても電力増幅器の
小型化ができるとともに組立工数や部材費を削減するこ
とができる。Further, the heat-dissipating via hole makes it unnecessary to attach a thin metal plate for heat dissipation, and the recess is provided on the side surface of the substrate to form the terminal electrode in the recess. Implementation is possible,
Since it is not necessary to attach a lead frame for electrically connecting to the mounted circuit board, the power amplifier can be downsized, and the number of assembly steps and member costs can be reduced.
【００２６】以上により、本発明によれば、量産に好適
でかつ安価に製造できる高周波用電力増幅器を提供する
ことができる。As described above, according to the present invention, it is possible to provide a high frequency power amplifier which is suitable for mass production and can be manufactured at low cost.
【００２７】しかも、ドレインバイアス線などの伝送線
路をストリップ線路として多層基板に内層していること
からそれら伝送線路の信号線の上下にグランド（接地）
層が存在することになり、そのため外部から侵入してく
る電磁ノイズの影響を受けにくくなって、アイソレーシ
ョン特性の良好な構成となる。さらに、信号線の上下に
グランド層が配置されることで伝送される高周波信号の
磁界がグランド層間に封鎖されることになり、そのため
信号ロスの少ない構造となって、マイクロストリップ線
路と比較してＱ特性が向上する（例えば70前後から90程
度となる）という効果もある構成となる。Moreover, since the transmission lines such as the drain bias lines are strip-lined in the multilayer substrate, the signal lines of the transmission lines are grounded above and below the signal lines.
Since the layer is present, the layer is less likely to be affected by the electromagnetic noise that intrudes from the outside, and the isolation characteristic is good. Furthermore, by arranging the ground layers above and below the signal line, the magnetic field of the high-frequency signal transmitted is blocked between the ground layers, which results in a structure with less signal loss, compared to the microstrip line. This configuration also has the effect of improving the Q characteristic (for example, from about 70 to about 90).
【００２８】また、本発明の請求項２に係る高周波用電
力増幅器によれば、電力用トランジスタとチップ部品と
の間の基板上に、ガラスを主成分とする樹脂流出防止用
コート層が形成されていることから、電力用トランジス
タをベアチップ状態で実装して樹脂により封止した場合
に封止樹脂が周辺のチップ部品の搭載位置にまで流れ出
してしまうことを防止でき、それにより電力用トランジ
スタの封止樹脂によるチップ部品の搭載への悪影響を防
止することができて高信頼性の高周波用電力増幅器を提
供することができる。Further, according to the high frequency power amplifier of the second aspect of the present invention, the resin outflow preventing coating layer containing glass as a main component is formed on the substrate between the power transistor and the chip component. Therefore, when the power transistor is mounted in a bare chip state and sealed with resin, it is possible to prevent the sealing resin from flowing out to the mounting position of the peripheral chip components. A high-reliability high-frequency power amplifier can be provided because it is possible to prevent the resin from adversely affecting the mounting of chip components.
【００２９】[0029]
【発明の実施の形態】以下、図面に基づいて本発明を詳
細に説明する。なお、以下はあくまで本発明の例示であ
って、本発明はそれらに限定されるものではなく、本発
明の趣旨を逸脱しない範囲での種々の変更や改良は何ら
差し支えないものである。BEST MODE FOR CARRYING OUT THE INVENTION The present invention will be described in detail below with reference to the drawings. It should be noted that the following is merely an example of the present invention, and the present invention is not limited thereto, and various modifications and improvements may be made without departing from the spirit of the present invention.
【００３０】図１は本発明の高周波用電力増幅器の一実
施例を示す断面図である。同図に示した高周波用電力増
幅器１において、２はガラスを主成分とする多層基板で
あり、３ａ・３ｂは基板２内に形成されたストリップ線
路、４はストリップ線路３ａ・３ｂから基板２上面にか
けて導出される接続導体、５は基板２上に実装された電
力用トランジスタ、６は基板２上に実装されたチップ抵
抗やチップコンデンサ等のチップ部品、７は基板２の側
面に形成された端子電極、８は電力用トランジスタ４下
部の基板２内に形成された放熱用ビアホールである。ま
た、９はストリップ線路３ａ・３ｂの上下に形成された
グランド層である。なお、本例において３ｂはドレイン
バイアス線として形成されている。FIG. 1 is a sectional view showing an embodiment of the high frequency power amplifier of the present invention. In the high frequency power amplifier 1 shown in the figure, 2 is a multi-layer substrate containing glass as a main component, 3a and 3b are strip lines formed in the substrate 2, and 4 is a strip line from the strip lines 3a and 3b to the upper surface of the substrate 2. Connection conductors led out through the wiring, 5 is a power transistor mounted on the substrate 2, 6 is a chip component such as a chip resistor or a chip capacitor mounted on the substrate 2, and 7 is a terminal formed on the side surface of the substrate 2. Electrodes 8 are heat dissipation via holes formed in the substrate 2 below the power transistor 4. Reference numeral 9 is a ground layer formed above and below the strip lines 3a and 3b. In this example, 3b is formed as a drain bias line.
【００３１】10はボンディングワイヤであり、電力用ト
ランジスタ５の各電極（ソース・ゲート・ドレイン）と
ストリップ線路３ａ・３ｂとをグランド層９や接続導体
４を介して（例えば接続導体４に接続され基板２上面に
少なくともその一部が露出している導体層等にボンディ
ングされて）電気的に接続している。電力用トランジス
タ５は基板２上の搭載用キャビティ11に樹脂や半田系の
接続ペースト12により固定され、樹脂13により封止され
ている。一方、チップ部品６は、基板２上面に導出され
た接続導体４、またはそれら接続導体４に接続され基板
２上面に少なくともその一部が露出している導体線や導
体層・マイクロストリップ線路等に、表面実装により電
気的に接続されている。A bonding wire 10 connects each electrode (source / gate / drain) of the power transistor 5 and the strip lines 3a and 3b through the ground layer 9 and the connecting conductor 4 (for example, to the connecting conductor 4). The upper surface of the substrate 2 is electrically connected (bonded to a conductor layer or the like, at least a part of which is exposed). The power transistor 5 is fixed in a mounting cavity 11 on the substrate 2 with a resin or solder-based connection paste 12, and is sealed with a resin 13. On the other hand, the chip component 6 is connected to the connection conductor 4 led out to the upper surface of the substrate 2, or to a conductor wire, a conductor layer, a microstrip line, or the like which is connected to the connection conductor 4 and at least a part of which is exposed on the upper surface of the substrate 2. , Surface-mounted for electrical connection.
【００３２】14はケースであり、基板２上面に電力用ト
ランジスタ５やチップ部品６を搭載あるいは実装した
後、基板２上面を覆うように取り付けられ、封止樹脂な
どによって封止されて、高周波用電力増幅器１が完成す
る。Reference numeral 14 denotes a case. After mounting or mounting the power transistor 5 and the chip component 6 on the upper surface of the substrate 2, it is attached so as to cover the upper surface of the substrate 2 and sealed by a sealing resin or the like for high frequency. The power amplifier 1 is completed.
【００３３】また、図２は本発明の請求項２に係る高周
波用電力増幅器の一実施例を示す断面図である。同図の
高周波用電力増幅器15において、図１と同様の箇所には
同じ符号を付してある。FIG. 2 is a sectional view showing an embodiment of the high frequency power amplifier according to claim 2 of the present invention. In the high frequency power amplifier 15 shown in the figure, the same parts as those in FIG. 1 are designated by the same reference numerals.
【００３４】図２の高周波用電力増幅器15においては、
図１の高周波用電力増幅器１について、電力用トランジ
スタ５とチップ部品６との間の多層基板２上に、ガラス
を主成分とする樹脂流出防止用コート層16が形成されて
いることが特徴である。この樹脂流出防止用コート層16
により電力用トランジスタ５を封止する樹脂13が周辺の
チップ部品６の搭載位置にまで流出することを防止で
き、チップ部品６を安定して搭載あるいは実装できるよ
うになる。In the high frequency power amplifier 15 of FIG.
The high frequency power amplifier 1 of FIG. 1 is characterized in that a resin outflow preventing coating layer 16 containing glass as a main component is formed on a multilayer substrate 2 between a power transistor 5 and a chip component 6. is there. This resin outflow prevention coat layer 16
As a result, the resin 13 for sealing the power transistor 5 can be prevented from flowing out to the peripheral mounting position of the chip component 6, and the chip component 6 can be stably mounted or mounted.
【００３５】また、図２に示した高周波用電力増幅器15
について、図３〜図５に外観斜視図を示す。なお、これ
らの図においても、図１および図２と同様の箇所には同
じ符号を付してある。Further, the high frequency power amplifier 15 shown in FIG.
3 to 5 are external perspective views. In these figures, the same parts as those in FIGS. 1 and 2 are designated by the same reference numerals.
【００３６】図３は高周波用電力増幅器15の外観斜視図
であり、２は多層基板、14はケースであり、７は基板２
の側面に設けられた凹部に形成された端子電極である。FIG. 3 is an external perspective view of the high-frequency power amplifier 15, 2 is a multilayer substrate, 14 is a case, and 7 is a substrate 2.
Is a terminal electrode formed in a recess provided on the side surface of the.
【００３７】図４は高周波用電力増幅器15のケース14を
取り外した基板２の上面の様子を示す外観斜視図であ
る。なお、樹脂13・ボンディングワイヤ10および基板２
上面に形成されている導体線や導体層・マイクロストリ
ップ線路等は省略してある。また、同図においては樹脂
流出防止用コート層16は電力用トランジスタ５が搭載さ
れるキャビティ11の周囲を取り囲むように形成されてい
るが、このコート層16は、少なくとも電力用トランジス
タ５とその周辺のチップ部品６との間において、樹脂13
の流出を防止できる部分に形成されていればよい。FIG. 4 is an external perspective view showing the state of the upper surface of the substrate 2 from which the case 14 of the high frequency power amplifier 15 is removed. In addition, resin 13, bonding wire 10 and substrate 2
Conductor lines, conductor layers, microstrip lines, etc. formed on the upper surface are omitted. Further, in the figure, the resin outflow prevention coating layer 16 is formed so as to surround the periphery of the cavity 11 in which the power transistor 5 is mounted, but this coating layer 16 is at least the power transistor 5 and its periphery. Between the chip component 6 of
It suffices if it is formed in a portion that can prevent the outflow of
【００３８】図５は高周波用電力増幅器15のケース14を
取り外した基板２の下面の様子を示す外観斜視図であ
る。同図に17で示すように、端子電極７からは所望によ
り基板２の下面あるいは上面に導体層を延設してもよ
く、これによりマザーボード等の外部回路基板への実装
時に、回路基板上の接続ランドとの電気的な接続をより
確実なものとすることができる。また、18は基板２の下
面にグランド層９と同様にして形成された導体層であ
り、外部回路のグランド線と接続されグランド層として
機能するものである。FIG. 5 is an external perspective view showing a state of the lower surface of the substrate 2 from which the case 14 of the high frequency power amplifier 15 is removed. As shown by reference numeral 17 in the figure, a conductor layer may be extended from the terminal electrode 7 to the lower surface or the upper surface of the substrate 2 if desired, which allows the conductor layer on the circuit board to be mounted on an external circuit board such as a mother board. The electrical connection with the connection land can be made more reliable. A conductor layer 18 is formed on the lower surface of the substrate 2 in the same manner as the ground layer 9, and is connected to the ground line of the external circuit and functions as a ground layer.
【００３９】多層基板２は、ガラスを主成分とするいわ
ゆる低温焼成多層基板であり、例えばガラスセラミック
スなどから成る厚み0.14〜0.16ｍｍ程度のシートに内部
配線パターンを印刷したりスルーホールやビアホール加
工を施したものを複数層積層して焼成したものが用いら
れ、実効比誘電率が 8.1程度のものが好適である。The multi-layer substrate 2 is a so-called low-temperature fired multi-layer substrate containing glass as a main component. A laminate obtained by laminating a plurality of layers obtained by firing is used, and an effective relative permittivity of about 8.1 is preferable.
【００４０】ストリップ線路３ａ・３ｂおよびグランド
層９は、例えばＡｇ系の導電性ペーストを上記多層基板
２の焼成前のシートに所望のパターンで印刷し、焼成す
ることによって多層基板２の内部ならびに表面もしくは
裏面に形成され、その厚みは例えば所望の伝送特性に応
じて10μｍ程度に設定される。The strip lines 3a and 3b and the ground layer 9 are formed, for example, by printing an Ag-based conductive paste on a sheet of the multilayer substrate 2 before firing in a desired pattern and firing the same. Alternatively, it is formed on the back surface, and the thickness thereof is set to about 10 μm according to desired transmission characteristics, for example.
【００４１】接続導体４は、ストリップ線路３とから基
板２の表面に至って形成されてストリップ線路３と電力
用トランジスタ５ならびにチップ部品６とを電気的に接
続するものであれば種々の形状や構造のものを用いるこ
とができ、例えば、基板２に設けた貫通孔の内側にメッ
キや導電性ペーストの印刷・焼結などの方法によりＡｇ
等を主成分とする導体金属を被着形成したスルーホー
ル、あるいは貫通孔の内部に導電性ペーストの印刷・焼
結などの方法により前記導体金属を充填したビアホー
ル、前記のスルーホールやビアホールの断面形状を円形
でなく楕円状・矩形状・多角形状・板状等の種々の形状
としたものなどを用いることができる。The connecting conductor 4 has various shapes and structures as long as it is formed from the strip line 3 to the surface of the substrate 2 and electrically connects the strip line 3 to the power transistor 5 and the chip component 6. Can be used. For example, Ag can be formed on the inside of the through hole provided in the substrate 2 by a method such as plating or printing / sintering of a conductive paste.
Through-holes formed by depositing a conductor metal mainly composed of, etc., or via-holes filled with the conductor metal by a method such as printing or sintering of a conductive paste inside the through-holes, cross-sections of the through-holes or via holes Various shapes such as an elliptical shape, a rectangular shape, a polygonal shape, and a plate shape can be used instead of the circular shape.
【００４２】電力用トランジスタ５としては高周波電力
増幅用のＦＥＴが用いられ、キャビティ11内に搭載され
て、Ａｕ／Ｓｉや半田等のダイアタッチ材により固定さ
れるとともに電気的にも接続されており、Ａｕ等から成
る太さ25μｍ程度のボンディングワイヤ10により、基板
２上面に導出された接続導体４あるいは接続導体４に延
設された導体層等を介してストリップ線路３と電気的に
接続される。A high frequency power amplification FET is used as the power transistor 5, is mounted in the cavity 11, is fixed by a die attach material such as Au / Si or solder, and is electrically connected. , Au, etc. and having a thickness of about 25 μm are electrically connected to the strip line 3 via the connection conductor 4 led out on the upper surface of the substrate 2 or the conductor layer extended to the connection conductor 4. .
【００４３】なお、キャビティ11は、例えば多層基板２
の表面側の数層のシートに所定の形状の開口部を設けて
積層することにより、電力用トランジスタ５のサイズに
応じて階段状に深さ0.30ｍｍ程度で形成されている。The cavity 11 is formed, for example, in the multilayer substrate 2
By forming an opening of a predetermined shape on a sheet of several layers on the surface side and stacking them, a depth of about 0.30 mm is formed stepwise according to the size of the power transistor 5.
【００４４】チップ部品６としては、高周波電力増幅器
の回路として一般に用いられる、表面実装型のチップ抵
抗やチップコンデンサ等が用いられる。As the chip component 6, a surface mount type chip resistor or chip capacitor generally used as a circuit of a high frequency power amplifier is used.
【００４５】端子電極７を形成するには、高周波用電力
増幅器１・15が実装される外部回路基板の回路配置等に
応じて多層基板２の所望の位置に、各シートの端部に幅
0.6〜0.8 ｍｍ・深さ 0.6〜0.8 ｍｍ程度の切り欠きを
施して凹部を形成し、それらのシートを積層した後の多
層基板２の凹部（側面）に、前述の導電性ペーストの印
刷・焼成あるいはメタライズ法などにより形成すればよ
い。また、外部回路基板の仕様に対応して、端子電極７
から多層基板２の上面もしくは下面に導体層17を延設し
たものとしてもよい。In order to form the terminal electrode 7, the width is provided at the end of each sheet at a desired position of the multilayer substrate 2 according to the circuit arrangement of the external circuit substrate on which the high frequency power amplifiers 1 and 15 are mounted.
Printing and firing the above-mentioned conductive paste in the recess (side surface) of the multi-layer substrate 2 after forming a recess by making a notch having a depth of 0.6 to 0.8 mm and a depth of 0.6 to 0.8 mm, and stacking these sheets. Alternatively, it may be formed by a metallizing method or the like. In addition, according to the specifications of the external circuit board, the terminal electrode 7
The conductive layer 17 may be extended from the upper surface or the lower surface of the multilayer substrate 2.
【００４６】放熱用ビアホール８は、前述の接続導体４
としてのビアホールと同様のものを用いればよく、電力
用トランジスタ５の実装箇所において多層基板２をキャ
ビティ11からその対向する多層基板２の裏面まで貫通す
るように多数形成され、電力用トランジスタ５からの発
熱を多層基板２の裏面のグランド層９を介して外部回路
基板に伝導し放熱する。The heat radiating via hole 8 is formed by the connection conductor 4 described above.
The same via hole may be used, and in the mounting location of the power transistor 5, a large number of multilayer substrates 2 are formed so as to penetrate from the cavity 11 to the back surface of the opposing multilayer substrate 2. The generated heat is conducted to the external circuit board via the ground layer 9 on the back surface of the multilayer substrate 2 and radiated.
【００４７】この放熱用ビアホール８は、図１に示した
ように電力用トランジスタ５の下部において基板２の上
から下まで同数のみを配置したものとしてもよいし、図
２に示したように、電力用トランジスタ５からの熱の拡
散に応じて電力用トランジスタ５の下から基板２の下面
にかけて順次その数を増すように配置したものとしても
よい。As shown in FIG. 1, only the same number of the heat radiating via holes 8 may be arranged from the top to the bottom of the substrate 2 under the power transistor 5, or as shown in FIG. It may be arranged such that the number thereof is sequentially increased from below the power transistor 5 to the lower surface of the substrate 2 according to the diffusion of heat from the power transistor 5.
【００４８】また、放熱用ビアホール８は可能な限り数
多く設けるほど放熱性が良くなるので、同一面積内で最
も数を多く設定できるように、例えば千鳥状などに配置
すると効率よく放熱することができるようになって好ま
しい。Further, since the heat dissipation becomes better as the heat dissipation via holes 8 are provided as many as possible, the heat dissipation can be efficiently performed by arranging the via holes 8 in a staggered manner so that the maximum number can be set in the same area. This is preferable.
【００４９】樹脂13には例えばエポキシ系樹脂やシリコ
ーン系樹脂などを用い、電力用トランジスタ５のワイヤ
ボンディング後にキャビティ11を埋めるように塗布して
乾燥・硬化させることにより、電力用トランジスタ５を
封止する。これにより電力用トランジスタ５を外部環境
から保護して電気的特性の安定および防水等の信頼性を
確保することができるとともに、電力用トランジスタ５
をベアチップ状態で実装することにより高周波用電力増
幅器１・15の小型化を図ることができる。As the resin 13, for example, an epoxy resin or a silicone resin is used. After the wire bonding of the power transistor 5, the power transistor 5 is coated so as to fill the cavity 11 and dried and cured to seal the power transistor 5. To do. As a result, the power transistor 5 can be protected from the external environment, the electric characteristics can be stable, and the reliability such as waterproofing can be secured.
It is possible to reduce the size of the high-frequency power amplifier 1.15 by mounting in a bare chip state.
【００５０】ケース14は、外部からの電磁ノイズに対す
るシールドを行なうためにりん青銅や洋白を材料とし、
例えば９ｍｍ×７ｍｍ×２ｍｍの形状で厚み 0.1〜0.2
ｍｍのものを用いる。ケース14の取り付けは、予め基板
２の表面部に形成されたケース用パッドと半田等によ
り、リフロー炉や半田コテ等を用いて固定する。このケ
ース14と高周波用電力増幅回路が構成された基板２とに
より、高周波用電力増幅器１・15が完成する。The case 14 is made of phosphor bronze or nickel silver in order to shield against electromagnetic noise from the outside.
For example, a shape of 9 mm x 7 mm x 2 mm and a thickness of 0.1 to 0.2
The one of mm is used. The case 14 is fixed by using a case pad previously formed on the surface of the substrate 2 and solder or the like by using a reflow furnace or a soldering iron. The case 14 and the substrate 2 on which the high frequency power amplifier circuit is configured complete the high frequency power amplifiers 1 and 15.
【００５１】樹脂流出防止用コート層16は、ガラスを主
成分とするものであり、例えば多層基板２と同様の材料
を用いて厚膜印刷法等により形成する。その位置は印刷
時のバラツキを考慮して、キャビティ11の開口部端およ
び電力用トランジスタ５に最も近いチップ部品６から各
々200 μｍ程度離れた場所に設定し、高さ（厚み）は５
〜10μｍ程度、幅は200 μｍ程度に設定すればよい。こ
れにより、電力用トランジスタ５を封止する樹脂13がボ
ンディングワイヤおよびボンディングパッドを完全に覆
ってさらにキャビティ11部からチップ部品６の方に流れ
出しても、それらの搭載位置にまで至らずにコート層16
の位置で確実に止めることができ、チップ部品６の搭載
・実装に悪影響を与えることがなくなって、高信頼性の
高周波用電力増幅器15が得られる。The resin outflow preventing coat layer 16 is mainly composed of glass, and is formed by a thick film printing method using the same material as the multilayer substrate 2, for example. The position is set at a position about 200 μm away from the opening end of the cavity 11 and the chip component 6 closest to the power transistor 5 in consideration of variations at the time of printing, and the height (thickness) is 5
The width may be set to about 10 μm and the width to about 200 μm. As a result, even if the resin 13 for sealing the power transistor 5 completely covers the bonding wire and the bonding pad and flows out from the cavity 11 toward the chip component 6, they do not reach their mounting positions and the coating layer is formed. 16
Can be reliably stopped at the position, the mounting and mounting of the chip component 6 is not adversely affected, and the high-frequency power amplifier 15 with high reliability can be obtained.
【００５２】次に、本発明の高周波用電力増幅器の他の
実施例につき、図６〜図13に基づき説明する。Next, another embodiment of the high frequency power amplifier of the present invention will be described with reference to FIGS.
【００５３】図６〜図10は、それぞれ本発明の高周波用
電力増幅器における多層基板の第１層部・第２層部・第
３層部・第４層部・第５層部の構成を示す平面図であ
り、図11はそれらを積層した状態の多層基板の側面を示
す部分斜視図、図12は図６に示したＢ−Ｂ’切断線で見
た多層基板の断面図、図13は図12のＣ部の拡大断面図で
ある。6 to 10 respectively show the structures of the first layer portion, the second layer portion, the third layer portion, the fourth layer portion and the fifth layer portion of the multilayer substrate in the high frequency power amplifier of the present invention. FIG. 11 is a plan view, FIG. 11 is a partial perspective view showing a side surface of the multilayer board in a state where they are stacked, FIG. 12 is a sectional view of the multilayer board taken along the line BB ′ shown in FIG. 6, and FIG. FIG. 13 is an enlarged sectional view of a C portion of FIG.
【００５４】図６に示した多層基板の第１層部20には、
その表面に、上面に露出した導体層であるマイクロスト
リップ線路21が形成されており、チップ部品として1005
型のチップコンデンサ22および1005型のチップ抵抗23が
実装され、後述する内層されたストリップ線路により入
力整合回路24および出力整合回路25が構成されている。
また、キャビティを形成するための開口部26の中には、
電力用トランジスタ27がベアチップ状態で実装され、第
２層部の表面に形成されたドレイン出力電極28およびゲ
ート入力電極29の基板上面に導出する接続導体の露出部
にワイヤボンディングにより電気的に接続される。The first layer portion 20 of the multilayer substrate shown in FIG.
A microstrip line 21, which is a conductor layer exposed on the upper surface, is formed on the surface of the microstrip line 21.
Type chip capacitor 22 and 1005 type chip resistor 23 are mounted, and an input matching circuit 24 and an output matching circuit 25 are constituted by an inner layer strip line described later.
Further, in the opening 26 for forming the cavity,
The power transistor 27 is mounted in a bare chip state, and is electrically connected by wire bonding to the exposed portions of the drain output electrode 28 and the gate input electrode 29 formed on the surface of the second layer portion, which are led out to the upper surface of the substrate. It
【００５５】また、以下の各層部とともにその側面には
端子電極を形成するための凹部が設けられ、その凹部の
側面からこの第１層部20の主面にかけて、端子電極とし
ての入力端子Ｐin30・出力端子Ｐout 31・ドレイン端子
Ｖdd32・ゲート端子Ｖgg33が形成されており、これらと
マイクロストリップ線路21とは、接続導体としてのビア
ホール34を介してそれぞれ以下の各層部のストリップ線
路等と電気的に接続されている。A recess for forming a terminal electrode is provided on the side surface of each of the following layer portions, and the input terminal Pin30 as a terminal electrode is formed from the side surface of the recess to the main surface of the first layer portion 20. An output terminal Pout 31, a drain terminal Vdd 32, and a gate terminal Vgg 33 are formed, and these and the microstrip line 21 are electrically connected to the strip lines and the like of the following layers via via holes 34 as connecting conductors. Has been done.
【００５６】図７に示した第２層部35には、その表面に
グランド層36および開口部37が形成され、開口部37は電
力用トランジスタ27の実装高さを低くして高周波用電力
増幅器の製品高さを低くするための階段状のキャビティ
を形成するために開口部26よりも小さく形成されてい
る。また、開口部37の近傍にドレイン出力電極28および
ゲート入力電極29が形成されており、これらの電極28・
29は、接続導体であるビアホール34の延設部を介して、
他の層部に形成されたストリップ線路等と電気的に接続
されている。さらに、この第２層部35にも側面には上述
の端子電極を形成するための凹部が設けられ、ビアホー
ル34も形成されている。A ground layer 36 and an opening 37 are formed on the surface of the second layer portion 35 shown in FIG. 7, and the opening 37 lowers the mounting height of the power transistor 27 so that the high-frequency power amplifier is provided. The opening 26 is formed smaller than the opening 26 in order to form a stepped cavity for reducing the product height. A drain output electrode 28 and a gate input electrode 29 are formed in the vicinity of the opening 37.
29 is an extension portion of the via hole 34, which is a connection conductor,
It is electrically connected to a strip line or the like formed on another layer. Further, the second layer portion 35 is also provided with a concave portion on the side surface for forming the above-mentioned terminal electrode, and a via hole 34 is also formed.
【００５７】図８に示した第３層部38には、その表面に
ストリップ線路39が形成され、第１層部20のマイクロス
トリップ線路21・チップコンデンサ22・チップ抵抗23と
第２層部35のビアホール34を介して接続されて、入力整
合回路24および出力整合回路25を構成している。また、
キャビティの底部に相当する箇所にはソース電極40およ
び多数の放熱用ビアホール41が形成されている。この多
数の放熱用ビアホール41はビアピッチ 350μｍ程度の間
隔で千鳥状に配置されており、ソース電極40上には電力
用トランジスタ27がＡｕ／Ｓｉや半田等のダイアタッチ
材によって電気的に接続される。この第３層部38にも側
面には上述の端子電極を形成するための凹部が設けら
れ、ビアホール34も形成されている。A strip line 39 is formed on the surface of the third layer portion 38 shown in FIG. 8, and the micro strip line 21, chip capacitor 22, chip resistor 23 and second layer portion 35 of the first layer portion 20 are formed. The input matching circuit 24 and the output matching circuit 25 are connected to each other via the via hole 34. Also,
A source electrode 40 and a large number of heat dissipation via holes 41 are formed in a portion corresponding to the bottom of the cavity. The large number of heat dissipation via holes 41 are arranged in a staggered pattern with a via pitch of about 350 μm, and the power transistors 27 are electrically connected to the source electrode 40 by a die attach material such as Au / Si or solder. . A recess for forming the above-mentioned terminal electrode is also provided on the side surface of the third layer portion 38, and a via hole 34 is also formed.
【００５８】図９に示した第４層部42には、その表面に
上述のグランド層36と同様のグランド層43およびビアホ
ール34・放熱用ビアホール41・端子電極を形成するため
の凹部が形成されている。In the fourth layer portion 42 shown in FIG. 9, a ground layer 43 similar to the ground layer 36, a via hole 34, a heat radiating via hole 41, and a recess for forming a terminal electrode are formed on the surface thereof. ing.
【００５９】図10に示した第５層部44には、その表面に
ストリップ線路によってドレインバイアス線路45が、裏
面にはグランド層あるいは外部回路基板との接続のため
の電極層としての導体層（図示せず）がそれぞれ形成さ
れ、ビアホール34・放熱用ビアホール41・端子電極を形
成するための凹部も形成されている。In the fifth layer portion 44 shown in FIG. 10, the drain bias line 45 is formed on the front surface by a strip line, and on the back surface is a ground layer or a conductor layer (electrode layer for connection with an external circuit board). (Not shown) are formed, and a via hole 34, a heat dissipation via hole 41, and a recess for forming a terminal electrode are also formed.
【００６０】そして図11は以上の各層部20・35・38・42
・44を積層して形成した多層基板46の部分斜視図であ
り、側面に設けられた凹部にはそれぞれ端子電極として
入力端子Ｐin30・出力端子Ｐout 31等が形成されてい
る。これら端子電極により、本発明の高周波用電力増幅
器の多層基板46は外部回路基板に表面実装できるものと
なる。FIG. 11 shows each of the above layer portions 20, 35, 38, 42.
44 is a partial perspective view of a multilayer substrate 46 formed by laminating 44, in which the input terminal Pin 30 and the output terminal Pout 31, etc. are formed as terminal electrodes in the recesses provided on the side surfaces. With these terminal electrodes, the multilayer substrate 46 of the high frequency power amplifier of the present invention can be surface-mounted on an external circuit board.
【００６１】さらに図12のＢ−Ｂ’断面図および図13の
Ｃ部拡大断面図に示すように、各層部20・35・38・42・
44を積層して形成した多層基板46の上面側に開口部26・
37により階段状に形成されたキャビティ内には電力用ト
ランジスタ27がベアチップ状態で実装され、その各電極
がボンディングワイヤ47によりドレイン出力電極28・ゲ
ート入力電極29・ソース電極40と電気的に接続されて、
樹脂48により封止されている。これにより、電力用トラ
ンジスタ27からの発熱は放熱用ビアホール41により放熱
されるため放熱板は不要であり、電力用トランジスタ27
をベアチップ状態で実装できたことと相まって、多層基
板46の高さ・高周波用電力増幅器の高さを低くでき、小
型化・軽量化が可能となった。Further, as shown in the sectional view taken along the line BB 'of FIG. 12 and the enlarged sectional view of the portion C of FIG. 13, each layer portion 20, 35, 38, 42.
The opening 26 is formed on the upper surface side of the multilayer substrate 46 formed by stacking 44.
The power transistor 27 is mounted in a bare chip state in the cavity formed by 37 in a stepwise manner, and each electrode thereof is electrically connected to the drain output electrode 28, the gate input electrode 29, and the source electrode 40 by the bonding wire 47. hand,
It is sealed with resin 48. As a result, the heat generated from the power transistor 27 is radiated by the heat radiating via hole 41, so that no heat radiating plate is required.
In addition to being able to mount in a bare chip state, the height of the multilayer substrate 46 and the height of the high-frequency power amplifier can be reduced, and the size and weight can be reduced.
【００６２】また、ストリップ線路39およびドレインバ
イアス線路45は、それぞれその上下に各層部を介してグ
ランド層36・43等が配置されることによりストリップ線
路として構成され、これにより従来は基板表面に形成さ
れていたマイクロストリップ線路を多層基板内に内層す
ることができ、その結果、線路に対する基板の実効比誘
電率を大きくすることができて各線路の長さを短くする
ことができ、これによっても基板の小型化・高周波用電
力増幅器の小型化が可能となった。また、信号線路39・
45を上下のグランド層36・43等で挟んだトリプレート構
造となっていることから、各層部の回路が分離できるた
めにアイソレーション特性が良好な構造となった。Further, the strip line 39 and the drain bias line 45 are formed as strip lines by arranging the ground layers 36 and 43, etc. above and below the respective layers with the respective layer portions interposed therebetween, which is conventionally formed on the substrate surface. The conventional microstrip line can be layered inside the multilayer substrate, and as a result, the effective relative permittivity of the substrate to the line can be increased and the length of each line can be shortened. It has become possible to miniaturize the board and miniaturize the high frequency power amplifier. In addition, the signal line 39
Since it has a triplate structure in which 45 is sandwiched between the upper and lower ground layers 36, 43, etc., the circuit of each layer can be separated, resulting in a good isolation characteristic.
【００６３】上記ドレインバイアス線路45は高周波の漏
洩防止のため約λ／４の長さに設計するが、例えば厚み
が約10μｍで線路幅が 300〜400 μｍの線路を周波数14
50ＭＨｚの高周波信号に対して比誘電率が約 8.1の多層
基板の表面に形成すると、実効比誘電率が約5.48と低下
するので約λ／４の長さが約22ｍｍとなるが、本発明の
ように多層基板の内部にストリップ線路として形成する
と、実効比誘電率は約8.1となり約λ／４の長さが約18
ｍｍとなる。この結果、基板表面では大きな占有面積で
あったドレインバイアス線路を多層基板の内部に内層化
してストリップ線路によるドレインバイアス線路45とし
たことにより、線路長の短縮および占有面積の大幅な低
減が可能となり、基板ならびに高周波用電力増幅器の大
幅な小型化が実現できた。The drain bias line 45 is designed to have a length of about λ / 4 in order to prevent high-frequency leakage. For example, a line having a thickness of about 10 μm and a line width of 300 to 400 μm is used at a frequency of 14 μm.
When formed on the surface of a multi-layer substrate having a relative permittivity of about 8.1 with respect to a high-frequency signal of 50 MHz, the effective relative permittivity is reduced to about 5.48, so that the length of about λ / 4 is about 22 mm. When formed as a stripline inside a multilayer board, the effective relative permittivity is about 8.1 and the length of about λ / 4 is about 18
mm. As a result, the drain bias line, which occupies a large area on the surface of the substrate, is internally layered inside the multi-layer substrate to form the drain bias line 45 by the strip line, which makes it possible to reduce the line length and the occupied area. The size of the board and high-frequency power amplifier has been greatly reduced.
【００６４】本例により動作電圧 3.4Ｖ・出力電圧１Ｗ
クラス・電力付加効率45％の1500ＭＨｚ帯の高周波用電
力増幅器を作製したところ、電力用トランジスタ27と放
熱用ビアホール41とによる熱抵抗値は10〜15℃／Ｗ程度
であり、従来のような電力増幅用トランジスタパッケー
ジと同等の値が得られ、チャネル温度の上昇による出力
電力の低下が従来と同等以下と良好なレベルであること
を確認した。また、従来の高周波用電力増幅器によれば
外部回路基板上における占有面積が3.80ｍｍ×4.40ｍｍ
必要であったのに対して、本発明の高周波用電力増幅器
によれば2.55ｍｍ×2.90ｍｍとなり、約１／２にまで小
型化が可能となった。According to this example, the operating voltage is 3.4 V and the output voltage is 1 W
When a 1500MHz band high frequency power amplifier with a class / power added efficiency of 45% was produced, the thermal resistance value due to the power transistor 27 and the heat dissipation via hole 41 was about 10 to 15 ° C / W, and the conventional power It was confirmed that a value equivalent to that of the amplifying transistor package was obtained, and that the decrease in output power due to the rise in channel temperature was at the same level as or lower than the conventional level. Further, according to the conventional high frequency power amplifier, the occupied area on the external circuit board is 3.80 mm × 4.40 mm.
In contrast to the requirement, the high-frequency power amplifier of the present invention has a size of 2.55 mm × 2.90 mm, which enables downsizing to about 1/2.
【００６５】また、本例においても、多層基板46上の開
口部26の周辺に前述のようなガラスを主成分とする樹脂
流出防止用コート層を形成することにより、樹脂48の流
出を効果的に防止できてチップ部品の搭載・実装状態が
安定し、信頼性の高い高周波用電力増幅器となった。Also in this example, the resin outflow preventing coat layer containing glass as a main component as described above is formed around the opening 26 on the multilayer substrate 46 to effectively prevent the resin 48 from flowing out. It became a highly reliable high frequency power amplifier with stable chip components and mounting condition.
【００６６】[0066]
【発明の効果】以上のように、本発明の高周波用電力増
幅器によれば、ガラスを主成分とする多層基板を用いて
その基板内部にストリップ線路によりドレインバイアス
線路等を形成したことにより、従来のものよりも大幅に
小型化できた高周波用電力増幅器を提供することができ
た。As described above, according to the high frequency power amplifier of the present invention, a drain bias line or the like is formed by a strip line inside the substrate using a multi-layer substrate containing glass as a main component. It was possible to provide a high-frequency power amplifier that was significantly smaller than the above.
【００６７】また、多層基板を用いて電力用トランジス
タの下部に放熱用ビアホールを形成したことにより、電
力用トランジスタの搭載用の開口部を貫通構造でないも
のとして基板の強度を維持できたこと、ならびに基板上
に電力用トランジスタをベアチップ状態で搭載できたこ
とから基板の小型化が図れ、また、電力用トランジスタ
の発熱をその放熱用ビアホールを通して高周波用電力増
幅器が実装される回路基板に逃がすことができたことか
ら従来用いられていた放熱のための金属薄板を不要とす
ることができた。そして、高周波用電力増幅器を大幅に
小型化できるとともに組立工数や部材費を削減すること
ができた。Further, since the heat dissipation via hole is formed below the power transistor using the multi-layer substrate, the strength of the substrate can be maintained with the opening for mounting the power transistor not having a through structure. Since the power transistor can be mounted on the board in a bare chip state, the size of the board can be reduced, and the heat generated by the power transistor can be released to the circuit board on which the high frequency power amplifier is mounted through the heat dissipation via hole. Therefore, it was possible to eliminate the need for the metal thin plate used for heat dissipation, which was conventionally used. Further, the high frequency power amplifier can be significantly downsized, and the number of assembling steps and the material cost can be reduced.
【００６８】さらに、放熱用ビアホールにより放熱のた
めの金属薄板を不要とするとともに基板の側面に設けた
凹部に端子電極を形成したことにより、表面実装が可能
となってリードフレームの取着も不要となり、これによ
っても高周波用電力増幅器の小型化ができるとともに組
立工数や部材費を削減することができ、量産に好適でか
つ安価に製造できる高周波用電力増幅器を提供すること
ができた。Further, the heat-dissipating via hole eliminates the need for a thin metal plate for heat dissipation, and the terminal electrodes are formed in the recesses provided on the side surfaces of the substrate, so that surface mounting becomes possible and lead frame mounting is also unnecessary. As a result, the high frequency power amplifier can be downsized, the number of assembly steps and the material cost can be reduced, and the high frequency power amplifier suitable for mass production and manufactured at low cost can be provided.
【００６９】さらに、本発明の高周波用電力増幅器によ
れば、ドレインバイアス線などの伝送線路を上下のグラ
ンド層で挟んだストリップ線路構造として多層基板に内
層していることから、外部からの電磁ノイズの影響を受
けにくくなってＥＭＩ対策としても効果のあるものとな
り、高周波信号のロスの少ない構造となってＱ特性が向
上するという効果もあるものとなった。Further, according to the high frequency power amplifier of the present invention, since the transmission line such as the drain bias line is sandwiched between the upper and lower ground layers and is internally layered in the multilayer substrate as a strip line structure, electromagnetic noise from the outside is generated. It becomes difficult to be affected by the above and becomes effective as an EMI countermeasure, and there is also an effect that the Q characteristic is improved due to the structure with less loss of high frequency signals.
【００７０】さらにまた、本発明の高周波用電力増幅器
によれば、電力用トランジスタとチップ部品との間の基
板上に、ガラスを主成分とする樹脂流出防止用コート層
を形成したことにより、電力用トランジスタを樹脂によ
り封止した場合に封止樹脂が周辺のチップ部品の搭載位
置にまで流れ出してしまうことを防止でき、それにより
電力用トランジスタの封止樹脂によるチップ部品の搭載
への悪影響を防止することができて高信頼性の高周波用
電力増幅器を提供することができた。Furthermore, according to the high frequency power amplifier of the present invention, the resin outflow preventing coating layer containing glass as a main component is formed on the substrate between the power transistor and the chip component. When the power transistor is encapsulated with resin, the encapsulation resin can be prevented from flowing out to the surrounding chip component mounting positions, which prevents the power transistor encapsulation resin from adversely affecting the chip component mounting. Thus, a high-reliability high-frequency power amplifier can be provided.
【図１】本発明の高周波用電力増幅器の一実施例を示す
断面図である。FIG. 1 is a sectional view showing an embodiment of a high frequency power amplifier of the present invention.
【図２】本発明の高周波用電力増幅器の他の実施例を示
す断面図である。FIG. 2 is a sectional view showing another embodiment of the high frequency power amplifier of the present invention.
【図３】本発明の高周波用電力増幅器の実施例を示す外
観斜視図である。FIG. 3 is an external perspective view showing an embodiment of the high frequency power amplifier of the present invention.
【図４】本発明の高周波用電力増幅器の実施例を示す外
観斜視図である。FIG. 4 is an external perspective view showing an embodiment of the high frequency power amplifier of the present invention.
【図５】本発明の高周波用電力増幅器の実施例を示す外
観斜視図である。FIG. 5 is an external perspective view showing an embodiment of the high frequency power amplifier of the present invention.
【図６】本発明の高周波用電力増幅器の他の実施例を示
す平面図である。FIG. 6 is a plan view showing another embodiment of the high frequency power amplifier of the present invention.
【図７】本発明の高周波用電力増幅器の他の実施例を示
す平面図である。FIG. 7 is a plan view showing another embodiment of the high frequency power amplifier of the present invention.
【図８】本発明の高周波用電力増幅器の他の実施例を示
す平面図である。FIG. 8 is a plan view showing another embodiment of the high frequency power amplifier of the present invention.
【図９】本発明の高周波用電力増幅器の他の実施例を示
す平面図である。FIG. 9 is a plan view showing another embodiment of the high frequency power amplifier of the present invention.
【図１０】本発明の高周波用電力増幅器の他の実施例を
示す平面図である。FIG. 10 is a plan view showing another embodiment of the high frequency power amplifier of the present invention.
【図１１】本発明の高周波用電力増幅器の他の実施例を
示す部分斜視図である。FIG. 11 is a partial perspective view showing another embodiment of the high frequency power amplifier of the present invention.
【図１２】本発明の高周波用電力増幅器の他の実施例を
示す図６に対するＢ−Ｂ’断面図である。FIG. 12 is a cross-sectional view taken along the line BB ′ of FIG. 6 showing another embodiment of the high frequency power amplifier of the present invention.
【図１３】図１２のＣ部の拡大断面図である。13 is an enlarged cross-sectional view of a C part in FIG.
【図１４】従来の高周波用電力増幅器を示す平面図であ
る。FIG. 14 is a plan view showing a conventional high frequency power amplifier.
【図１５】図１４のＡ−Ａ’断面図である。15 is a cross-sectional view taken along the line A-A ′ of FIG.
１、15・・・高周波用電力増幅器 ２、46・・・多層基板 ３、39・・・ストリップ線路 45・・・・・ドレインバイアス線路 ４・・・・・接続導体 34・・・・・ビアホール ５、27・・・電力用トランジスタ ６・・・・・チップ部品 22・・・・・チップコンデンサ、23・・・・・チップ抵
抗 ７・・・・・端子電極 30・・・・・入力端子、31・・・・・出力端子、 32・・・・・ドレイン端子、33・・・・・ゲート端子 ８、41・・・放熱用ビアホール 13、48・・・樹脂 16・・・・・樹脂流出防止用コート層1, 15 ・ ・ ・ High-frequency power amplifier 2,46 ・ ・ ・ Multilayer substrate 3,39 ・ ・ ・ Strip line 45 ・ ・ ・ Drain bias line 4 ・ ・ ・ Connecting conductor 34 ・ ・ ・ Via hole 5, 27 ・ ・ ・ Power transistor 6 ・ ・ ・ ・ ・ Chip parts 22 ・ ・ ・ Chip capacitor, 23 ・ ・ ・ Chip resistor 7 ・ ・ ・ Terminal electrode 30 ・ ・ ・ Input terminal , 31 ・ ・ ・ ・ ・ Output terminal, 32 ・ ・ ・ Drain terminal, 33 ・ ・ ・ ・ ・ Gate terminal 8,41 ・ ・ ・ Heat dissipation via hole 13,48 ・ ・ ・ Resin 16 ・ ・ ・ Resin Outflow prevention coat layer
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｆ 3/60 Continuation of front page (51) Int.Cl. 6 Identification number Office reference number FI technical display area H03F 3/60
Claims (2)
板内に形成されたストリップ線路と、前記基板上に実装
され且つ前記ストリップ線路から基板上面にかけて導出
する接続導体に電気的に接続された電力用トランジスタ
およびチップ部品と、前記基板の側面に設けられた凹部
に形成され且つ前記ストリップ線路に電気的に接続され
た端子電極と、前記電力用トランジスタ下部の前記基板
内に形成された放熱用ビアホールとを具備することを特
徴とする高周波用電力増幅器。1. A multi-layer substrate containing glass as a main component, a strip line formed in the substrate, and electrically connected to a connection conductor mounted on the substrate and led out from the strip line to the upper surface of the substrate. A power transistor and a chip component, a terminal electrode formed in a recess provided on a side surface of the substrate and electrically connected to the strip line, and heat dissipation formed in the substrate below the power transistor. High frequency power amplifier characterized by comprising:
止されているとともに、電力用トランジスタとチップ部
品との間の前記基板上にガラスを主成分とする樹脂流出
防止用コート層が形成されていることを特徴とする請求
項１記載の高周波用電力増幅器。2. The power transistor is sealed with resin, and a resin outflow preventing coating layer containing glass as a main component is formed on the substrate between the power transistor and the chip component. The high frequency power amplifier according to claim 1, wherein
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09443696A JP3426842B2 (en) | 1996-04-16 | 1996-04-16 | High frequency power amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09443696A JP3426842B2 (en) | 1996-04-16 | 1996-04-16 | High frequency power amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09283700A true JPH09283700A (en) | 1997-10-31 |
| JP3426842B2 JP3426842B2 (en) | 2003-07-14 |
Family
ID=14110211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09443696A Expired - Fee Related JP3426842B2 (en) | 1996-04-16 | 1996-04-16 | High frequency power amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3426842B2 (en) |
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11345910A (en) * | 1999-04-28 | 1999-12-14 | Kyocera Corp | Connection structure of high frequency wiring substrate |
| JP2000013138A (en) * | 1998-06-18 | 2000-01-14 | Mitsubishi Electric Corp | Array antenna feeding device |
| JP2001024100A (en) * | 1999-07-12 | 2001-01-26 | Mitsubishi Electric Corp | Microwave package |
| JP2002184898A (en) * | 2000-10-04 | 2002-06-28 | Murata Mfg Co Ltd | High frequency module |
| JP2003506878A (en) * | 1999-08-03 | 2003-02-18 | エクストゥーワイ、アテニュエイタズ、エル、エル、シー | Universal energy conditioning interposer with circuit architecture |
| JP2003168901A (en) * | 2001-11-29 | 2003-06-13 | Kyocera Corp | Electronic-component device |
| WO2004073064A1 (en) * | 2003-02-17 | 2004-08-26 | Renesas Technology Corp. | Semiconductor device |
| US6787398B2 (en) | 2000-05-24 | 2004-09-07 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a high frequency signal amplification device |
| WO2005024946A1 (en) * | 2003-09-04 | 2005-03-17 | Renesas Technology Corp. | Semiconductor device and method for manufacturing same |
| WO2005055418A1 (en) * | 2003-12-05 | 2005-06-16 | Murata Manufacturing Co., Ltd. | High-frequency amplifier and high-frequency radio communication device |
| US7119004B2 (en) | 2001-09-05 | 2006-10-10 | Renesas Technology Corp. | Semiconductor device, its manufacturing method, and ratio communication device |
| WO2007087980A1 (en) * | 2006-01-31 | 2007-08-09 | Häusermann GmbH | Printed circuit board with functional elements and selectively filled passage openings of good thermal conductivity and method of production and use |
| JP2007318657A (en) * | 2006-05-29 | 2007-12-06 | Murata Mfg Co Ltd | Transmitting device |
| US7362576B2 (en) | 2002-01-10 | 2008-04-22 | Hitachi, Ltd. | Radio frequency module |
| JP2010016396A (en) * | 2009-09-07 | 2010-01-21 | Renesas Technology Corp | Semiconductor device |
| JP2010514373A (en) * | 2006-12-22 | 2010-04-30 | ザ・ボーイング・カンパニー | Phased array antenna device and manufacturing method thereof |
| JP2010177710A (en) * | 2010-05-17 | 2010-08-12 | Fuji Electric Systems Co Ltd | Semiconductor device |
| JP4530494B2 (en) * | 2000-06-30 | 2010-08-25 | 三菱電機株式会社 | High frequency composite elements |
| JP2010206502A (en) * | 2009-03-03 | 2010-09-16 | Murata Mfg Co Ltd | High frequency module |
| JP2011082533A (en) * | 2001-06-28 | 2011-04-21 | Skyworks Solutions Inc | Structure and method for fabricating structure for receiving first and second semiconductor dies |
| JP4711038B2 (en) * | 2000-04-06 | 2011-06-29 | 日立金属株式会社 | Non-reciprocal circuit module |
| JP2013138068A (en) * | 2011-12-28 | 2013-07-11 | Denso Corp | Multilayer printed board |
| JP2014057304A (en) * | 2012-09-12 | 2014-03-27 | Freescale Semiconductor Inc | Semiconductor devices with impedance matching-circuits, and methods of manufacture thereof |
| JP2017183684A (en) * | 2016-03-29 | 2017-10-05 | 京セラ株式会社 | Semiconductor element mounting substrate and semiconductor device |
| US10432152B2 (en) | 2015-05-22 | 2019-10-01 | Nxp Usa, Inc. | RF amplifier output circuit device with integrated current path, and methods of manufacture thereof |
| US10771019B2 (en) | 2010-04-22 | 2020-09-08 | Nxp Usa, Inc. | RF power transistor circuits |
| CN115632621A (en) * | 2022-12-23 | 2023-01-20 | 四川斯艾普电子科技有限公司 | Power amplifier of thick-film circuit substrate and implementation method thereof |
-
1996
- 1996-04-16 JP JP09443696A patent/JP3426842B2/en not_active Expired - Fee Related
Cited By (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000013138A (en) * | 1998-06-18 | 2000-01-14 | Mitsubishi Electric Corp | Array antenna feeding device |
| JPH11345910A (en) * | 1999-04-28 | 1999-12-14 | Kyocera Corp | Connection structure of high frequency wiring substrate |
| JP2001024100A (en) * | 1999-07-12 | 2001-01-26 | Mitsubishi Electric Corp | Microwave package |
| JP2003506878A (en) * | 1999-08-03 | 2003-02-18 | エクストゥーワイ、アテニュエイタズ、エル、エル、シー | Universal energy conditioning interposer with circuit architecture |
| JP4711038B2 (en) * | 2000-04-06 | 2011-06-29 | 日立金属株式会社 | Non-reciprocal circuit module |
| US6787398B2 (en) | 2000-05-24 | 2004-09-07 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a high frequency signal amplification device |
| JP4530494B2 (en) * | 2000-06-30 | 2010-08-25 | 三菱電機株式会社 | High frequency composite elements |
| JP2002184898A (en) * | 2000-10-04 | 2002-06-28 | Murata Mfg Co Ltd | High frequency module |
| JP2011082533A (en) * | 2001-06-28 | 2011-04-21 | Skyworks Solutions Inc | Structure and method for fabricating structure for receiving first and second semiconductor dies |
| US7119004B2 (en) | 2001-09-05 | 2006-10-10 | Renesas Technology Corp. | Semiconductor device, its manufacturing method, and ratio communication device |
| US7453147B2 (en) | 2001-09-05 | 2008-11-18 | Renesas Technology Corp. | Semiconductor device, its manufacturing method, and radio communication device |
| JP2003168901A (en) * | 2001-11-29 | 2003-06-13 | Kyocera Corp | Electronic-component device |
| US7362576B2 (en) | 2002-01-10 | 2008-04-22 | Hitachi, Ltd. | Radio frequency module |
| WO2004073064A1 (en) * | 2003-02-17 | 2004-08-26 | Renesas Technology Corp. | Semiconductor device |
| WO2005024946A1 (en) * | 2003-09-04 | 2005-03-17 | Renesas Technology Corp. | Semiconductor device and method for manufacturing same |
| GB2423417B (en) * | 2003-12-05 | 2007-10-10 | Murata Manufacturing Co | High-Frequency Amplifier And High-Frequency Radio Communication Device |
| GB2423417A (en) * | 2003-12-05 | 2006-08-23 | Murata Manufacturing Co | High-Frequency Amplifier And High-Frequency Radio Communication Device |
| WO2005055418A1 (en) * | 2003-12-05 | 2005-06-16 | Murata Manufacturing Co., Ltd. | High-frequency amplifier and high-frequency radio communication device |
| WO2007087980A1 (en) * | 2006-01-31 | 2007-08-09 | Häusermann GmbH | Printed circuit board with functional elements and selectively filled passage openings of good thermal conductivity and method of production and use |
| JP2007318657A (en) * | 2006-05-29 | 2007-12-06 | Murata Mfg Co Ltd | Transmitting device |
| JP2010514373A (en) * | 2006-12-22 | 2010-04-30 | ザ・ボーイング・カンパニー | Phased array antenna device and manufacturing method thereof |
| JP2010206502A (en) * | 2009-03-03 | 2010-09-16 | Murata Mfg Co Ltd | High frequency module |
| JP2010016396A (en) * | 2009-09-07 | 2010-01-21 | Renesas Technology Corp | Semiconductor device |
| US10771019B2 (en) | 2010-04-22 | 2020-09-08 | Nxp Usa, Inc. | RF power transistor circuits |
| JP2010177710A (en) * | 2010-05-17 | 2010-08-12 | Fuji Electric Systems Co Ltd | Semiconductor device |
| US8895863B2 (en) | 2011-12-28 | 2014-11-25 | Denso Corporation | Multilayer printed circuit board |
| JP2013138068A (en) * | 2011-12-28 | 2013-07-11 | Denso Corp | Multilayer printed board |
| JP2014057304A (en) * | 2012-09-12 | 2014-03-27 | Freescale Semiconductor Inc | Semiconductor devices with impedance matching-circuits, and methods of manufacture thereof |
| US10432152B2 (en) | 2015-05-22 | 2019-10-01 | Nxp Usa, Inc. | RF amplifier output circuit device with integrated current path, and methods of manufacture thereof |
| JP2017183684A (en) * | 2016-03-29 | 2017-10-05 | 京セラ株式会社 | Semiconductor element mounting substrate and semiconductor device |
| CN115632621A (en) * | 2022-12-23 | 2023-01-20 | 四川斯艾普电子科技有限公司 | Power amplifier of thick-film circuit substrate and implementation method thereof |
| CN115632621B (en) * | 2022-12-23 | 2023-02-28 | 四川斯艾普电子科技有限公司 | Power amplifier of thick-film circuit substrate and implementation method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3426842B2 (en) | 2003-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09283700A (en) | High-frequency power amplifier | |
| US5796165A (en) | High-frequency integrated circuit device having a multilayer structure | |
| US7268426B2 (en) | High-frequency chip packages | |
| US5717249A (en) | RF power amplifying circuit device | |
| KR100839067B1 (en) | Electronic circuit module and manufacturing method thereof | |
| US6455925B1 (en) | Power transistor package with integrated flange for surface mount heat removal | |
| US7808796B2 (en) | Electronic component module and method for manufacturing the same | |
| KR20010110421A (en) | Multiple chip module with integrated rf capabilities | |
| TWI725426B (en) | Semiconductor device | |
| US6466103B2 (en) | Saw filter duplexer device with optimal location of a phase matching line pattern and wire bonding pads | |
| KR20020032351A (en) | Surface acoustic wave device and manufacturing method thereof | |
| JP3578366B2 (en) | Hybrid integrated circuit device | |
| US6531775B1 (en) | High-frequency module | |
| JP3515854B2 (en) | High frequency power amplifier circuit device | |
| JP3510971B2 (en) | High frequency power amplifier | |
| JP2616698B2 (en) | Composite high frequency circuit module | |
| JP2002164658A (en) | Module board | |
| JP3537350B2 (en) | Microwave circuit package and method of manufacturing the same | |
| US20060236533A1 (en) | Bonding arrangement and method for LTCC circuitry | |
| JP2000133765A (en) | High-frequency integrated circuit device | |
| JPH1012808A (en) | Hybrid integrated circuit device, board sheet used for manufacture thereof, and electronic equipment with the circuit device built in | |
| CN219998479U (en) | Electronic device | |
| JP2003229521A (en) | Semiconductor module and manufacturing method therefor | |
| JP3410398B2 (en) | Power amplification module | |
| JP2007201517A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |