JPH09243999A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JPH09243999A JPH09243999A JP5633296A JP5633296A JPH09243999A JP H09243999 A JPH09243999 A JP H09243999A JP 5633296 A JP5633296 A JP 5633296A JP 5633296 A JP5633296 A JP 5633296A JP H09243999 A JPH09243999 A JP H09243999A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- data signal
- signal line
- signal lines
- pixel voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、スイッチング素子
として例えば薄膜トランジスタ(TFT;Thin Film Tr
ansistor)を用いたアクティブマトリクス駆動方式の液
晶表示装置に関するものである。The present invention relates to a switching element such as a thin film transistor (TFT).
The present invention relates to an active matrix drive type liquid crystal display device using an ansistor.
【0002】[0002]
【従来の技術】近年、液晶表示装置は、コンピュータ用
ディスプレイを中心にAV(Audio Visual)からアミュ
ーズメントの分野に至るまで幅広く利用されている。今
後、このような多彩なメディアに対応するため、液晶表
示装置の高精細化、高輝度化が望まれている。このよう
な目的を達成するため、例えば開口率を向上させて光利
用効率を向上させるなど、様々な試みが従来からなされ
ている。2. Description of the Related Art In recent years, liquid crystal display devices have been widely used mainly in computer displays, from AV (Audio Visual) to amusement fields. In the future, in order to support such a variety of media, there is a demand for higher definition and higher brightness of the liquid crystal display device. In order to achieve such an object, various attempts have been hitherto made, for example, by improving the aperture ratio to improve the light utilization efficiency.
【0003】ここで、アクティブマトリクス駆動方式の
液晶表示装置において、液晶を駆動する1画素あたりの
平面構造を図4に示す。この画素部では、データ信号線
51a、51bが走査信号線52と直交するように設け
られ、データ信号線51aと走査信号線52との交差部
にはスイッチング素子として例えば薄膜トランジスタ5
3が設けられている。また、上記画素部には、薄膜トラ
ンジスタ53のリーク電流等による画素電圧の低下を防
ぐための蓄積付加容量54が設けられている。FIG. 4 shows a planar structure of one pixel for driving liquid crystal in an active matrix drive type liquid crystal display device. In this pixel portion, the data signal lines 51a and 51b are provided so as to be orthogonal to the scanning signal line 52, and a switching element such as the thin film transistor 5 is provided at the intersection of the data signal line 51a and the scanning signal line 52.
3 are provided. Further, the pixel portion is provided with a storage additional capacitor 54 for preventing the pixel voltage from decreasing due to a leak current of the thin film transistor 53 and the like.
【0004】図示しないブラックマトリクスは、一般的
に薄膜トランジスタ53が設けられている側の基板(以
下、TFT基板と略称する)と対向した対向基板(図示
せず)側に設けられる。したがって、従来の構造では、
TFT基板と対向基板との貼り合わせずれを考慮して、
貼り合わせマージン55が設けられている。このため、
TFT基板と対向基板とを貼り合わせたときには、ブラ
ックマトリクスの開口部56は画素電極57の内側に形
成される。A black matrix (not shown) is generally provided on a counter substrate (not shown) side facing a substrate (hereinafter, simply referred to as a TFT substrate) on which the thin film transistor 53 is provided. Therefore, in the conventional structure,
Considering the misalignment between the TFT substrate and the counter substrate,
A bonding margin 55 is provided. For this reason,
When the TFT substrate and the counter substrate are bonded together, the openings 56 of the black matrix are formed inside the pixel electrodes 57.
【0005】ここで、上記の貼り合わせマージン55が
大きいほど開口率の低下は大きくなる。したがって、開
口率を向上させるには上記の貼り合わせマージン55を
小さくする方が望ましい。しかし、貼り合わせマージン
55を小さくする場合は、両基板を高精度で貼り合わさ
なければならず、実際のところこの方法は難しい。Here, the larger the above-mentioned bonding margin 55, the greater the decrease in the aperture ratio. Therefore, in order to improve the aperture ratio, it is desirable to reduce the above-mentioned bonding margin 55. However, when the bonding margin 55 is reduced, both substrates must be bonded with high accuracy, and this method is actually difficult.
【0006】そこで、開口率の向上を図るために、例え
ば特開平6−230422号公報、及び特開平6−27
4130号公報では、図5(a)及び図5(b)に示す
ように、画素電極66を第2層間絶縁膜69を介してデ
ータ信号線61a、61b上に重ねるようにした方法が
開示されている。つまり、この方法では、図5(b)に
示すように、基板67上に第1層間絶縁膜68、データ
信号線61a(またはデータ信号線61b)、第2層間
絶縁膜69、及び画素電極66がこの順で形成されてい
る。なお、説明の便宜上、図5(a)は画面最下部の1
画素の平面構造を示しているものとし、図5(b)は、
図5(a)のB−B′線矢視断面図を示している。Therefore, in order to improve the aperture ratio, for example, JP-A-6-230422 and JP-A-6-27.
Japanese Patent No. 4130 discloses a method in which, as shown in FIGS. 5A and 5B, the pixel electrode 66 is superposed on the data signal lines 61a and 61b via the second interlayer insulating film 69. ing. That is, in this method, as shown in FIG. 5B, the first interlayer insulating film 68, the data signal line 61a (or the data signal line 61b), the second interlayer insulating film 69, and the pixel electrode 66 are formed on the substrate 67. Are formed in this order. Note that, for convenience of explanation, FIG.
It is assumed that the planar structure of the pixel is shown, and FIG.
5B is a sectional view taken along the line BB ′ of FIG.
【0007】この方法によれば、例えばTFT基板と対
向基板との貼り合わせずれが左右方向に少々生じたとし
ても、データ信号線61a、61b自体が遮光膜として
働くので光もれを防止することができる。したがって、
上記方法では、従来は必要であった少なくとも左右方向
の貼り合わせマージン55(図4参照)を設ける必要が
なく、これにより、少なくとも左右方向の開口率の向上
を図ることが可能となっている。According to this method, even if a slight misalignment between the TFT substrate and the counter substrate occurs in the left-right direction, the data signal lines 61a and 61b themselves act as a light-shielding film, so that light leakage can be prevented. You can Therefore,
In the above method, it is not necessary to provide at least the bonding margin 55 (see FIG. 4) in the left-right direction, which is conventionally required, and it is possible to improve the aperture ratio in the left-right direction at least.
【0008】しかし、上記方法では、画素電極66を第
2層間絶縁膜69を介してデータ信号線61a、61b
上に重ねるために、画素電極66とデータ信号線61
a、61bとの重畳部分に結合容量Csd1′、Csd
2′がそれぞれ発生し、この結合容量Csd1′、Cs
d2′を介して画素電圧Vdが変動するという問題があ
る。However, in the above method, the pixel electrode 66 is connected to the data signal lines 61a and 61b via the second interlayer insulating film 69.
The pixel electrode 66 and the data signal line 61 are overlapped on top of each other.
The coupling capacitances Csd1 'and Csd are provided in the overlapping portion with a and 61b.
2'is generated, and the coupling capacitances Csd1 'and Cs are generated.
There is a problem that the pixel voltage Vd fluctuates via d2 '.
【0009】ここで、図5(a)に示した画素部の等価
回路を図6に示す。この等価回路において、結合容量C
sd1′とCsd2′との和をCsd、画素容量(液晶
容量CLCと蓄積付加容量Csとの和)をCp、データ
信号電圧変動量をΔVsとすると、画素電圧変動量ΔV
dは次の(1)式で表される。Here, an equivalent circuit of the pixel section shown in FIG. 5A is shown in FIG. In this equivalent circuit, the coupling capacitance C
If the sum of sd1 'and Csd2' is Csd, the pixel capacitance (sum of the liquid crystal capacitance CLC and the additional storage capacitance Cs) is Cp, and the data signal voltage fluctuation amount is ΔVs, the pixel voltage fluctuation amount ΔV
d is represented by the following equation (1).
【0010】 ΔVd={Csd/(Cp+Csd)}×ΔVs ・・・(1) この画素電圧Vdの変動は、データ信号の走査が画面の
上部から下部に向かって行われるとき、画面の最上部で
はほとんどなく、画面の最下部では最も大きくなる。ΔVd = {Csd / (Cp + Csd)} × ΔVs (1) This fluctuation of the pixel voltage Vd is caused when the scanning of the data signal is performed from the upper part of the screen to the lower part of the screen. Few, the largest at the bottom of the screen.
【0011】一方、上記画素電圧変動量ΔVdを、図7
(a)ないし図7(c)に示した波形図を用いて説明す
れば以下の通りである。図7(a)及び図7(b)は、
隣接するデータ信号線61a、61b(図5(a)参
照)に与えるデータ信号の波形をそれぞれ示し、図7
(c)は、上記データ信号が与えられたときの画素電圧
Vdの波形を示している。On the other hand, the pixel voltage fluctuation amount ΔVd is shown in FIG.
The following is a description with reference to the waveform diagrams shown in (a) to FIG. 7 (c). 7 (a) and 7 (b),
FIG. 7 shows waveforms of data signals applied to the adjacent data signal lines 61a and 61b (see FIG. 5A).
(C) shows the waveform of the pixel voltage Vd when the data signal is applied.
【0012】上述のように画素電極66(図5(a)参
照)とデータ信号線61a、61bとを重ねる方法で
は、図7(c)に示すように、結合容量Csd1′、C
sd2′による画素電圧変動量ΔVd(Csd)が生じ
ている。なお、ここでの説明が理解しやすいように、隣
接したデータ信号線61a、61bからの結合容量Cs
d1′、Csd2′以外の容量による影響は省いてあ
る。In the method of overlapping the pixel electrode 66 (see FIG. 5A) and the data signal lines 61a and 61b as described above, as shown in FIG. 7C, the coupling capacitances Csd1 'and Csd1' and Csd1 '.
A pixel voltage fluctuation amount ΔVd (Csd) due to sd2 ′ is generated. Note that, for easy understanding of the description here, the coupling capacitance Cs from the adjacent data signal lines 61a and 61b.
The influence of capacitances other than d1 'and Csd2' is omitted.
【0013】ところで、画素電圧Vdの変動量ΔVdが
大きくなるとデータ信号線に沿った輝度傾斜、すなわ
ち、画面の上部から下部に向かって画素の輝度が徐々に
変化するクロストークが発生する。その理由は以下の通
りである。By the way, when the variation amount ΔVd of the pixel voltage Vd becomes large, a luminance gradient along the data signal line, that is, crosstalk in which the luminance of the pixel gradually changes from the upper portion to the lower portion of the screen occurs. The reason is as follows.
【0014】薄膜トランジスタ自体のオフ抵抗Roff
及びソース・ドレイン間容量CSDを考慮した場合の画
素の等価回路を図8に示す。この図より、オフ抵抗Ro
ff及びソース・ドレイン間容量Csdを通して、デー
タ線の電位が、画素電極である液晶容量CLCの薄膜ト
ランジスタ側の電極の電荷量に影響を及ぼすことが分か
る。Off resistance Roff of the thin film transistor itself
FIG. 8 shows an equivalent circuit of a pixel in consideration of the source-drain capacitance CSD. From this figure, the off resistance Ro
Through ff and the source-drain capacitance Csd, it can be seen that the potential of the data line affects the charge amount of the thin film transistor side electrode of the liquid crystal capacitance CLC which is the pixel electrode.
【0015】なお、上記オフ抵抗Roffの大きさがど
の程度以下であり、上記ソース・ドレイン間容量Csd
がどの程度以上であれば、問題となる程度の表示品位の
劣化をもたらし始めるかは一概には言えない。なぜなら
ば、その劣化の程度は、表示体の液晶材料、表示し得る
階調数、表示パターンのみならず、表示装置としての使
用目的にまで依存することになるからである。したがっ
て、オフ抵抗Roff及びソース・ドレイン間容量Cs
dの絶対的な基準は存在し得ない。The magnitude of the off resistance Roff is less than or equal to the off resistance Roff, and the source-drain capacitance Csd.
It is not possible to say unequivocally as to what degree or more the deterioration of display quality will start to occur. This is because the degree of deterioration depends not only on the liquid crystal material of the display body, the number of gradations that can be displayed and the display pattern, but also on the purpose of use as a display device. Therefore, the off-resistance Roff and the source-drain capacitance Cs
There can be no absolute criterion for d.
【0016】次に、上記薄膜トランジスタのソース・ド
レイン間容量Csdに基づく無視できない不具合の例を
図9(a)及び図9(b)に基づいて説明する。Next, an example of a non-negligible defect due to the source-drain capacitance Csd of the thin film transistor will be described with reference to FIGS. 9 (a) and 9 (b).
【0017】図9(a)は、その不具合が顕著に生ずる
表示パターンが表示されている表示画面を示している。
中央の窓領域Eには、所定の表示データ(例えば表示デ
ータ1とする)に対応した表示がその全面にわたって均
一に形成されている。上記窓領域Eの周辺の領域A、
B、C、Dには、図9(b)に示すように、2種類の所
定の表示データ(例えば表示データ1と表示データ2と
する)に対応した輝度の表示が各画素毎に交互に現れ
る、いわゆる市松模様の表示が行われている。FIG. 9A shows a display screen on which a display pattern in which the problem remarkably occurs is displayed.
In the central window area E, a display corresponding to predetermined display data (for example, display data 1) is uniformly formed over the entire surface. A region A around the window region E,
In B, C, and D, as shown in FIG. 9B, display of luminance corresponding to two kinds of predetermined display data (for example, display data 1 and display data 2) is alternately performed for each pixel. The so-called checkered pattern appears.
【0018】このような場合、図9(a)に示すよう
に、窓領域Eの上下の領域C、Dの輝度が全体的に変化
してしまう。これは、窓領域Eの内部と外部とでデータ
線の電位の平均値が異なることから、画素電極の電位に
与える影響が異なってしまうためである。In such a case, as shown in FIG. 9A, the brightness of the regions C and D above and below the window region E changes as a whole. This is because the average value of the potential of the data line is different between the inside and the outside of the window region E, so that the influence on the potential of the pixel electrode is different.
【0019】ここで、図9(a)に示す表示状態での、
上記窓領域Eとその上下の領域C、Dにおけるあるデー
タ線DLの平均電位の移動、及びデータ線DL上の画素
X、Yの充電電位の変動を、2フレーム期間に亘って示
したものを図10に示す。Here, in the display state shown in FIG.
The movement of the average potential of a certain data line DL in the window region E and the regions C and D above and below the window region E, and the variation of the charging potential of the pixels X and Y on the data line DL are shown over two frame periods. As shown in FIG.
【0020】窓領域Eの上の領域Cの画素X(図9参
照)と、窓領域Eの下の領域Dの画素Y(図9参照)と
では、図10に示すように、窓領域Eでのデータ線DL
の平均電位の影響の受け方が逆になる。つまり、画素X
では、これが充電されたフレームと同一フレームでの窓
領域Eでのデータ線DLの平均電位の影響を受け、画素
Yでは、これが充電されたフレームの次のフレームでの
窓領域Eでのデータ線DLの平均電位の影響を受けるか
らである。この結果、窓領域Eの上下の領域C、Dの輝
度が全体的に変化してしまう。これは、画素電圧の変動
が大きいほど顕著である。As shown in FIG. 10, the pixel X in the area C above the window area E (see FIG. 9) and the pixel Y in the area D below the window area E (see FIG. 9) Data line DL at
The influence of the average potential of is reversed. That is, pixel X
Then, this is affected by the average potential of the data line DL in the window region E in the same frame as the charged frame, and in the pixel Y, the data line in the window region E in the frame next to the charged frame. This is because it is affected by the average potential of DL. As a result, the brightness of the areas C and D above and below the window area E changes overall. This becomes more remarkable as the fluctuation of the pixel voltage increases.
【0021】そこで、上記公報では、隣接したデータ信
号線に逆極性の信号を与えることにより画素電圧変動を
キャンセルさせ、上述したようなクロストークの発生を
防止するよう試みている。以下、説明の都合上、図5
(a)および図5(b)で示した画素部に上記方法を適
用した場合について説明する。Therefore, the above publication attempts to cancel the pixel voltage fluctuations by applying signals of opposite polarities to adjacent data signal lines to prevent the occurrence of crosstalk as described above. Hereinafter, for convenience of explanation, FIG.
A case where the above method is applied to the pixel portion shown in FIGS. 5A and 5B will be described.
【0022】つまり、図11(a)及び図11(b)に
示すような互いに逆極性のデータ信号をデータ信号線6
1a、61b(図5(b)参照)に与えると、データ信
号線61aと画素電極66(図5(b)参照)との結合
容量Csd1′(図5(b)参照)による画素電圧変動
量ΔVd1は、 ΔVd1={Csd1′/(Cp+Csd)}×(−ΔVs) ・・・(2) となり、同様にデータ信号線61bと画素電極66との
結合容量Csd2′(図5(b)参照)による画素電圧
変動量ΔVd2は、 ΔVd2={Csd2′/(Cp+Csd)}×ΔVs ・・・(3) となる。したがって、結合容量によって生じる画素電圧
変動量ΔVd(Csd)は、上式(2)、(3)より、 ΔVd(Csd)=ΔVd1+ΔVd2 ={(Csd2−Csd1)/(Cp+Csd)}×ΔVs ・・・(4) となる。したがって、Csd1≒Csd2であれば、上
式(4)によりΔVd(Csd)=0となる。That is, data signals of opposite polarities as shown in FIGS. 11A and 11B are applied to the data signal line 6.
1a and 61b (see FIG. 5B), the pixel voltage fluctuation amount due to the coupling capacitance Csd1 ′ (see FIG. 5B) between the data signal line 61a and the pixel electrode 66 (see FIG. 5B). ΔVd1 becomes ΔVd1 = {Csd1 ′ / (Cp + Csd)} × (−ΔVs) (2), and similarly, the coupling capacitance Csd2 ′ between the data signal line 61b and the pixel electrode 66 (see FIG. 5B). The pixel voltage fluctuation amount ΔVd2 due to: ΔVd2 = {Csd2 ′ / (Cp + Csd)} × ΔVs (3) Therefore, the pixel voltage fluctuation amount ΔVd (Csd) caused by the coupling capacitance is ΔVd (Csd) = ΔVd1 + ΔVd2 = {(Csd2-Csd1) / (Cp + Csd)} × ΔVs from the above equations (2) and (3). (4) Therefore, if Csd1≈Csd2, ΔVd (Csd) = 0 according to the above equation (4).
【0023】つまり、上記方法によれば、隣接したデー
タ信号線61a、61bに逆極性のデータ信号を与える
ことにより、図11(c)に示すように、結合容量Cs
d1′、Csd2′によって生じる画素電圧変動量ΔV
d(Csd)をキャンセルし、結合容量Csd1′、C
sd2′の影響をなくしている。That is, according to the above method, by providing the data signals having the opposite polarities to the adjacent data signal lines 61a and 61b, as shown in FIG.
Pixel voltage fluctuation amount ΔV caused by d1 ′ and Csd2 ′
d (Csd) is canceled and the coupling capacitances Csd1 ', C
The influence of sd2 'is eliminated.
【0024】[0024]
【発明が解決しようとする課題】しかしながら、実際の
画素電圧変動量ΔVdは、結合容量によって生じる画素
電圧変動量ΔVd(Csd)以外に、図7(c)及び図
11(c)に示すように、薄膜トランジスタのリーク電
流による画素電圧変動量ΔVd(Ioff)にも影響さ
れる。すなわち、実際の画素電圧変動量ΔVdは、 ΔVd=ΔVd(Csd)+ΔVd(Ioff) ・・・(5) となっている。この影響は、例えば開口率の向上を図る
場合に蓄積付加容量を減少させたときに特に大きい。ま
た、プロジェクタ用のライトバルブに液晶表示装置が使
用される場合には、光や温度の影響によってリーク電流
が増加するので、特に画素電圧変動量ΔVd(Iof
f)が問題となる。したがって、上記方法では、画素電
圧変動量ΔVd(Ioff)までを考慮することができ
ず、その結果、画素電圧変動量ΔVd(Csd)をキャ
ンセルしてもクロストークが発生するという問題が生ず
る。However, the actual pixel voltage fluctuation amount ΔVd is as shown in FIGS. 7C and 11C in addition to the pixel voltage fluctuation amount ΔVd (Csd) generated by the coupling capacitance. The pixel voltage fluctuation amount ΔVd (Ioff) due to the leak current of the thin film transistor is also affected. That is, the actual pixel voltage fluctuation amount ΔVd is ΔVd = ΔVd (Csd) + ΔVd (Ioff) (5). This effect is particularly great when the storage additional capacitance is reduced in order to improve the aperture ratio, for example. Further, when a liquid crystal display device is used for a light valve for a projector, the leak current increases due to the influence of light and temperature, so that the pixel voltage fluctuation amount ΔVd (Iof
f) becomes a problem. Therefore, in the above method, it is not possible to consider the pixel voltage fluctuation amount ΔVd (Ioff), and as a result, there is a problem that crosstalk occurs even if the pixel voltage fluctuation amount ΔVd (Csd) is canceled.
【0025】本発明は、上記の問題点を解決するために
なされたもので、その目的は、画素電圧変動量ΔVd
(Ioff)を考慮してクロストークの発生を抑制し、
コントラストの高い、良好な表示品質を得ることのでき
る液晶表示装置を提供することにある。The present invention has been made to solve the above problems, and its purpose is to obtain a pixel voltage fluctuation amount ΔVd.
(Ioff) is taken into consideration to suppress the occurrence of crosstalk,
An object of the present invention is to provide a liquid crystal display device having a high contrast and capable of obtaining a good display quality.
【0026】[0026]
【課題を解決するための手段】請求項1の発明に係る液
晶表示装置は、上記の課題を解決するために、複数の第
1の信号線と、該第1の信号線に直交する複数の第2の
信号線と、上記第1の信号線と第2の信号線との交差部
に設けられた薄膜トランジスタと、隣接した上記第1の
信号線に絶縁膜を介して重ねられた画素電極とを有する
液晶表示装置において、隣接した第1の信号線に互いに
逆極性の信号を供給することにより、上記薄膜トランジ
スタのリーク電流によって生じる画素電圧の減少量を、
上記第1の信号線と上記画素電極との間の結合容量の差
から生じる画素電圧変動量で補償できるように、上記画
素電極が、隣接した上記第1の信号線に絶縁膜を介して
重ねられていることを特徴としている。In order to solve the above-mentioned problems, a liquid crystal display device according to a first aspect of the present invention includes a plurality of first signal lines and a plurality of first signal lines orthogonal to the first signal lines. A second signal line, a thin film transistor provided at an intersection of the first signal line and the second signal line, and a pixel electrode stacked on the adjacent first signal line via an insulating film. In the liquid crystal display device having the above, by supplying signals of opposite polarities to the adjacent first signal lines, the amount of decrease in pixel voltage caused by the leak current of the thin film transistor can be reduced,
The pixel electrode is superposed on the adjacent first signal line through an insulating film so that the pixel voltage fluctuation amount caused by the difference in coupling capacitance between the first signal line and the pixel electrode can be compensated. It is characterized by being.
【0027】上記の構成によれば、隣接した第1の信号
線に互いに逆極性の信号を供給することにより、互いに
符号の異なった画素電圧変動が画素電極に生じるので、
トータルとしての結合容量による画素電圧変動は抑制さ
れる。また、上記構成によれば、上記薄膜トランジスタ
のリーク電流によって生じる画素電圧の減少量が、上記
第1の信号線と上記画素電極との間の結合容量の差から
生じる画素電圧変動量で補償される。これにより、例え
ば画面の下部においても十分な画素電圧が供給されるこ
とになる。According to the above configuration, by supplying signals of opposite polarities to the adjacent first signal lines, pixel voltage fluctuations having different signs are generated in the pixel electrodes.
The pixel voltage fluctuation due to the total coupling capacitance is suppressed. Further, according to the above configuration, the decrease amount of the pixel voltage caused by the leak current of the thin film transistor is compensated by the pixel voltage fluctuation amount caused by the difference in the coupling capacitance between the first signal line and the pixel electrode. . As a result, for example, a sufficient pixel voltage is supplied even in the lower part of the screen.
【0028】つまり、従来では、良好な表示を得るため
に、隣接した第1の信号線に互いに逆極性の信号を供給
することによって、互いに符号が異なる絶対値の等しい
画素電圧変動を生じさせ、結合容量による画素電圧変動
をキャンセルさせるだけであった。しかし、実際には薄
膜トランジスタのリーク電流による画素電圧の減少が生
じている。したがって、従来では、結合容量による画素
電圧変動をキャンセルさせても、薄膜トランジスタのリ
ーク電流によって生じる画素電圧の減少量は補償されて
いなかったので、例えば画面の下部においては画素電圧
の供給が不十分となっていた。その結果、画面の上部か
ら下部に向けて画素の輝度が徐々に変化するクロストー
クが発生していた。In other words, conventionally, in order to obtain a good display, signals of opposite polarities are supplied to the adjacent first signal lines to cause pixel voltage fluctuations of the same absolute value but different signs. Only the pixel voltage fluctuation due to the coupling capacitance is canceled. However, in reality, the pixel voltage decreases due to the leak current of the thin film transistor. Therefore, in the related art, even if the pixel voltage fluctuation due to the coupling capacitance is canceled, the amount of decrease in the pixel voltage caused by the leak current of the thin film transistor is not compensated, so that the pixel voltage is insufficiently supplied in the lower part of the screen, for example. Was becoming. As a result, crosstalk occurs in which the luminance of pixels gradually changes from the upper part of the screen to the lower part.
【0029】しかし、上記構成によれば、結合容量によ
る画素電圧変動を抑制すると共に、結合容量の差による
画素電圧変動量で薄膜トランジスタのリーク電流による
画素電圧の減少分を補償しているので、例えば画面の下
部においても十分な画素電圧が供給されることになる。
その結果、画面の全体において均一な輝度の表示を得る
ことができる。However, according to the above configuration, the pixel voltage variation due to the coupling capacitance is suppressed and the pixel voltage variation due to the leakage current of the thin film transistor compensates for the pixel voltage variation due to the difference in the coupling capacitance. A sufficient pixel voltage is supplied even in the lower part of the screen.
As a result, it is possible to obtain a display with uniform brightness over the entire screen.
【0030】したがって、上記構成によれば、画素電極
を隣接した第1の信号線に絶縁膜を介して重ねることに
よって、開口率の増加を図ることができると共に、薄膜
トランジスタのリーク電流に起因するクロストークを防
止することができる。また、その結果、コントラストの
高い、良好な表示を確実に得ることができる。Therefore, according to the above structure, by overlapping the pixel electrode on the adjacent first signal line with the insulating film interposed therebetween, the aperture ratio can be increased and the crossing caused by the leak current of the thin film transistor can be achieved. Talk can be prevented. As a result, it is possible to surely obtain a good display with high contrast.
【0031】[0031]
【発明の実施の形態】本発明の実施の一形態について図
1ないし図3に基づいて説明すれば、以下のとおりであ
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to FIGS.
【0032】まず、本発明のアクティブマトリクス駆動
方式の液晶表示装置の画素部の構造を説明する前に、図
示はしないが、薄膜トランジスタ(TFT;Thin Film
Transistor)が設けられている側の基板(以下、TFT
基板と略称する)の構造について説明すれば以下の通り
である。Before explaining the structure of the pixel portion of the active matrix driving type liquid crystal display device of the present invention, although not shown, a thin film transistor (TFT) is not shown.
Substrate on which the Transistor is installed (hereinafter referred to as TFT
The structure of the substrate will be described below.
【0033】このTFT基板は、透明なガラス基板また
は石英基板と、その上に形成されるゲート駆動回路、ソ
ース駆動回路、及びTFTアレイ部とから構成されてい
る。上記ゲート駆動回路は、シフトレジスタとバッファ
とから構成され、上記ソース駆動回路は、シフトレジス
タ、バッファ、及びビデオラインのサンプリングを行う
アナログスイッチとから構成されている。The TFT substrate is composed of a transparent glass substrate or a quartz substrate, a gate drive circuit, a source drive circuit and a TFT array section formed on the substrate. The gate driving circuit is composed of a shift register and a buffer, and the source driving circuit is composed of a shift register, a buffer, and an analog switch for sampling a video line.
【0034】TFTアレイ部には、上記ゲート駆動回路
から延びた多数の走査信号線が平行して配設されている
と共に、上記ソース駆動回路から延びた多数のデータ信
号線が上記走査信号線と直交するように配設されてい
る。また、この走査信号線に平行して付加容量共通配線
が配設されている。In the TFT array portion, a large number of scanning signal lines extending from the gate driving circuit are arranged in parallel, and a large number of data signal lines extending from the source driving circuit are connected to the scanning signal lines. They are arranged so as to be orthogonal to each other. Further, an additional capacitance common line is arranged in parallel with the scanning signal line.
【0035】上記走査信号線と上記データ信号線との交
差部には、スイッチング素子としての薄膜トランジスタ
が設けられている。また、互いに隣接した2本の走査信
号線と互いに隣接した2本のデータ信号線とに囲まれた
矩形の領域には、上記薄膜トランジスタのドレイン電極
に接続された画素電極と付加容量とが配設され、1画素
が構成されている。この1画素の詳しい構成については
後述する。なお、上記薄膜トランジスタのゲート電極は
走査信号線に接続されており、上記薄膜トランジスタの
ソース電極はデータ信号線に接続されている。A thin film transistor as a switching element is provided at the intersection of the scanning signal line and the data signal line. A pixel electrode connected to the drain electrode of the thin film transistor and an additional capacitor are arranged in a rectangular area surrounded by two scanning signal lines adjacent to each other and two data signal lines adjacent to each other. Thus, one pixel is formed. The detailed configuration of this one pixel will be described later. The gate electrode of the thin film transistor is connected to the scanning signal line, and the source electrode of the thin film transistor is connected to the data signal line.
【0036】そして、上記画素電極と対向基板上に形成
された対向電極との間に液晶が封入されて画素が構成さ
れている。このとき、付加容量共通配線は、対向電極と
同じ電位の電極に接続されている。A liquid crystal is sealed between the pixel electrode and the counter electrode formed on the counter substrate to form a pixel. At this time, the additional capacitance common line is connected to the electrode having the same potential as the counter electrode.
【0037】次に、本発明の液晶表示装置において、液
晶を駆動する1画素あたりの平面図を図1(a)に示
す。この画素部では、データ信号線1a、1b(ともに
第1の信号線)が走査信号線2(第2の信号線)と直交
するように設けられ、データ信号線1aと走査信号線2
との交差部にはスイッチング素子としての薄膜トランジ
スタ3が設けられている。また、上記画素部には、薄膜
トランジスタ3のリーク電流等による画素電圧の低下を
防ぐための蓄積付加容量4が設けられている。Next, in the liquid crystal display device of the present invention, FIG. 1A shows a plan view of one pixel for driving liquid crystal. In this pixel portion, the data signal lines 1a and 1b (both are first signal lines) are provided so as to be orthogonal to the scanning signal line 2 (second signal line), and the data signal line 1a and the scanning signal line 2 are provided.
A thin film transistor 3 as a switching element is provided at the intersection with and. Further, the pixel portion is provided with a storage additional capacitor 4 for preventing a decrease in pixel voltage due to a leak current of the thin film transistor 3 or the like.
【0038】なお、図示はしないが、上記薄膜トランジ
スタ3は、以下に示すような方法によって製造されてい
る。Although not shown, the thin film transistor 3 is manufactured by the following method.
【0039】まず、絶縁基板上に活性層となる多結晶シ
リコン薄膜を40nm〜80nmの厚さで形成する。そ
の上に、スパッタリングもしくはCVD(Chemical Vap
or Deposition )法を用いて、膜厚80nm〜150n
mのゲート絶縁膜を形成する。First, a polycrystalline silicon thin film to be an active layer is formed to a thickness of 40 nm to 80 nm on an insulating substrate. In addition, sputtering or CVD (Chemical Vap
or Deposition) method is used to obtain a film thickness of 80 nm to 150 n
m gate insulating film is formed.
【0040】そして、上記多結晶シリコン薄膜におい
て、後に付加容量を形成する付加容量部に、P+ を1×
1015(cm-2)の濃度でイオン注入してn+ 型とし、
金属もしくは低抵抗の多結晶シリコンを用いてゲート電
極及び付加容量上部電極を形成し、所定の形状にパター
ニングする。その後、この薄膜トランジスタの導電型を
決定するために、上記ゲート電極の上方から、P+ を1
×1015(cm-2)の濃度でイオン注入し、上記ゲート
電極の下部、つまり、イオン注入されていない領域をチ
ャネルとし、また両側のイオン注入された領域をそれぞ
れソース、ドレインとする。Then, in the above-mentioned polycrystalline silicon thin film, P + is added to 1 × in an additional capacitance portion which will later form an additional capacitance.
Ions are implanted at a concentration of 10 15 (cm -2 ) to obtain n + type,
A gate electrode and an additional capacitor upper electrode are formed by using metal or low-resistance polycrystalline silicon, and patterned into a predetermined shape. Then, in order to determine the conductivity type of this thin film transistor, P + is set to 1 from above the gate electrode.
Ions are implanted at a concentration of × 10 15 (cm −2 ), and the lower portion of the gate electrode, that is, a region not ion-implanted is used as a channel, and the ion-implanted regions on both sides are used as a source and a drain, respectively.
【0041】さらに、酸化シリコン(SiO2 )もしく
は窒化シリコン(SiNX )を用いて、第1の層間絶縁
膜を基板全面に形成後、コンタクトホールの形成を行
い、アルミニウム(Al)などの低抵抗金属を用いてデ
ータ信号線及び積み上げ電極を形成する。Further, after forming the first interlayer insulating film on the entire surface of the substrate using silicon oxide (SiO 2 ) or silicon nitride (SiN x ), contact holes are formed to reduce the resistance of aluminum (Al) or the like. The data signal lines and the stacked electrodes are formed using metal.
【0042】そして、上記と同様に酸化シリコン(Si
O2 )もしくは窒化シリコン(SiNX )を用いて、第
2の層間絶縁膜を基板全面に形成後、コンタクトホール
の形成を行い、該コンタクトホールを覆って酸化インジ
ウム(ITO;Indium Tin Oxide)などの透明導電膜か
らなる画素電極を形成し、薄膜トランジスタが完成す
る。Then, similar to the above, silicon oxide (Si
O 2 ) or silicon nitride (SiN x ) is used to form a second interlayer insulating film on the entire surface of the substrate, and then a contact hole is formed, and the contact hole is covered to cover indium oxide (ITO; Indium Tin Oxide), etc. A pixel electrode made of the transparent conductive film is formed to complete a thin film transistor.
【0043】なお、本実施形態では、活性層として多結
晶シリコンを用いているが、これに限ることはなく、多
結晶シリコンの代わりに例えば非晶質シリコンを用いて
形成してもよい。In this embodiment, polycrystalline silicon is used as the active layer, but the active layer is not limited to this, and amorphous silicon may be used instead of polycrystalline silicon.
【0044】次に、図1(a)におけるA−A′線矢視
断面図を同図(b)に示す。透明基板5上には第1層間
絶縁膜6、及びデータ信号線1a(またはデータ信号線
1b)がこの順で形成されている。そして、本実施形態
では、画素電極8は、第2層間絶縁膜7を介してデータ
信号線1a、1bに重ねられている。このとき、同図
(a)において、画素電極8とデータ信号線1aとの重
畳面積をS1、画素電極8とデータ信号線1bとの重畳
面積をS2とすると、S1<S2となっている。これに
より、画素電極8とデータ信号線1a、1bとの重畳部
分に生じる結合容量Csd1、Csd2(同図(b)参
照)は、Csd1<Csd2となる。Next, a sectional view taken along the line AA 'in FIG. 1A is shown in FIG. The first interlayer insulating film 6 and the data signal line 1a (or the data signal line 1b) are formed in this order on the transparent substrate 5. Then, in the present embodiment, the pixel electrode 8 is overlapped with the data signal lines 1 a and 1 b via the second interlayer insulating film 7. At this time, in the figure (a), if the overlapping area of the pixel electrode 8 and the data signal line 1a is S1 and the overlapping area of the pixel electrode 8 and the data signal line 1b is S2, S1 <S2. As a result, the coupling capacitances Csd1 and Csd2 (see FIG. 7B) generated in the overlapping portion of the pixel electrode 8 and the data signal lines 1a and 1b are Csd1 <Csd2.
【0045】なお、『従来の技術』の欄で記載した
(2)、(3)式より、結合容量Csd1からの影響は
画素電圧Vdを減少させる方向、つまり、図示しない対
向電極側に設けられた共通電極と画素電極8との間の電
位差を小さくする方向にある。また、結合容量Csd2
からの影響は画素電圧Vdを増加させる方向、つまり、
上記共通電極と画素電極8との間の電位差を大きくする
方向にある。したがって、上記のように重畳面積S2の
ほうを重畳面積S1よりも大きくしたのは、結合容量C
sd1、Csd2の差によって生じる画素電圧変動量Δ
Vd(Csd)で、薄膜トランジスタ3のリーク電流に
よる画素電圧変動量ΔVd(Ioff)の減少分を補償
するためである。From the equations (2) and (3) described in the "Prior Art" section, the influence from the coupling capacitance Csd1 is provided in the direction of decreasing the pixel voltage Vd, that is, on the counter electrode side (not shown). In addition, the potential difference between the common electrode and the pixel electrode 8 is reduced. Also, the coupling capacitance Csd2
From the direction of increasing the pixel voltage Vd, that is,
There is a direction to increase the potential difference between the common electrode and the pixel electrode 8. Therefore, the reason why the overlapping area S2 is larger than the overlapping area S1 as described above is that the coupling capacitance C
Pixel voltage fluctuation amount Δ caused by the difference between sd1 and Csd2
This is because Vd (Csd) compensates for a decrease in the pixel voltage fluctuation amount ΔVd (Ioff) due to the leak current of the thin film transistor 3.
【0046】なお、データ信号が画面の上から下に向か
って走査されるとき、画素電圧の変動の影響をより多く
受けるのは、画面の最上部よりもむしろ画面の最下部で
あるので、画面最下部の画素における画素電圧変動量を
抑えるようにすれば画面全体としてのクロストークを抑
制することができる。したがって、以下では、画面最下
部の画素を基準にして説明する。When the data signal is scanned from the top to the bottom of the screen, it is the bottom of the screen rather than the top of the screen that is more affected by variations in pixel voltage. By suppressing the pixel voltage fluctuation amount in the lowermost pixel, crosstalk in the entire screen can be suppressed. Therefore, in the following description, the pixel at the bottom of the screen is used as a reference.
【0047】ここで、データ信号線1a、1bに、それ
ぞれ図2(a)及び図2(b)に示すような互いに逆極
性のデータ信号を与えると、図2(c)に示すような画
素電圧Vdの波形が得られる。この波形図から、薄膜ト
ランジスタ3(図1(a)参照)のリーク電流による画
素電圧の減少分が、結合容量Csd1、Csd2(図1
(b)参照)の差によって生じる画素電圧変動量ΔVd
(Csd)で補償されていることがわかる。つまり、本
実施形態の液晶表示装置では、薄膜トランジスタ3のリ
ーク電流による画素電圧変動量ΔVd(Ioff)が、
画素電圧変動量ΔVd(Csd)でキャンセルされる。When data signals of opposite polarities as shown in FIGS. 2 (a) and 2 (b) are applied to the data signal lines 1a and 1b, respectively, a pixel as shown in FIG. 2 (c) is obtained. The waveform of the voltage Vd is obtained. From this waveform diagram, the amount of decrease in the pixel voltage due to the leakage current of the thin film transistor 3 (see FIG. 1A) shows that the coupling capacitors Csd1 and Csd2 (see FIG. 1).
Pixel voltage fluctuation amount ΔVd caused by the difference (see (b))
It can be seen that it is compensated by (Csd). That is, in the liquid crystal display device of the present embodiment, the pixel voltage fluctuation amount ΔVd (Ioff) due to the leak current of the thin film transistor 3 is
The pixel voltage fluctuation amount ΔVd (Csd) cancels.
【0048】つまり、図1(a)及び図1(b)におい
て、従来では、上記のような逆極性のデータ信号をデー
タ信号線1a、1bに与えても、画素電極8とデータ信
号線1a、1bとの重畳面積S1、S2を互いに等しく
していたため、結合容量Csd1、Csd2による画素
電圧変動量ΔVd(Csd)をなくすことはできても、
薄膜トランジスタ3のリーク電流による画素電圧変動量
ΔVd(Ioff)までもなくすことはできなかった。
しかし、上記構成によれば、S1<S2とすることによ
ってCsd1<Csd2とし、画素電圧変動量ΔVd
(Ioff)を画素電圧変動量ΔVd(Csd)でキャ
ンセルすることができる。これにより、画面の最下部で
液晶に印加される実効値電圧が画面最上部付近の液晶に
印加される実効値電圧とほぼ同じになる。That is, in FIG. 1 (a) and FIG. 1 (b), in the conventional case, even if the data signal of the opposite polarity as described above is applied to the data signal lines 1a and 1b, the pixel electrode 8 and the data signal line 1a are not provided. Since the overlapping areas S1 and S2 with 1b are equal to each other, the pixel voltage fluctuation amount ΔVd (Csd) due to the coupling capacitors Csd1 and Csd2 can be eliminated,
It was not possible to eliminate the pixel voltage fluctuation amount ΔVd (Ioff) due to the leak current of the thin film transistor 3.
However, according to the above configuration, by setting S1 <S2, Csd1 <Csd2, and the pixel voltage fluctuation amount ΔVd.
(Ioff) can be canceled by the pixel voltage fluctuation amount ΔVd (Csd). As a result, the RMS voltage applied to the liquid crystal at the bottom of the screen becomes substantially the same as the RMS voltage applied to the liquid crystal near the top of the screen.
【0049】したがって、上記構成によれば、画素電極
8とデータ信号線1a、1bとを重ね、しかも、重畳面
積をS1<S2とすることにより、開口率の増加を図る
ことができると共に、従来はキャンセルできなかった画
素電圧変動量ΔVd(Ioff)までもキャンセルする
ことができる。したがって、本発明の液晶表示装置は、
画面の最下部においても液晶に十分な電圧が印加される
ので、画素電圧変動によって生じるクロストークを抑制
することができ、コントラストの高い、良好な表示品質
を得ることができる。Therefore, according to the above structure, the pixel electrode 8 and the data signal lines 1a and 1b are overlapped with each other, and the overlapping area is set to S1 <S2. Can cancel even the pixel voltage fluctuation amount ΔVd (Ioff) that could not be canceled. Therefore, the liquid crystal display device of the present invention
Since a sufficient voltage is applied to the liquid crystal even at the bottom of the screen, crosstalk caused by pixel voltage fluctuations can be suppressed, and good display quality with high contrast can be obtained.
【0050】なお、本実施形態のように、画素電極8と
データ信号線1a、1bとの重畳面積S1、S2をS1
<S2として、画素電圧変動量ΔVd(Ioff)を打
ち消すような構成であれば、重畳部分の形状については
特に限定しない。As in the present embodiment, the overlapping areas S1 and S2 of the pixel electrode 8 and the data signal lines 1a and 1b are set to S1.
<S2, as long as the pixel voltage fluctuation amount ΔVd (Ioff) is canceled, the shape of the overlapping portion is not particularly limited.
【0051】例えば、図3に示すように、画素電極7と
データ信号線1a、1bとの重畳部分の短方向の長さを
それぞれ等しくし、長辺方向の長さを変えることにより
S1<S2としても構わない。この場合であっても、本
実施形態と同様の効果が得られるのは勿論である。For example, as shown in FIG. 3, the lengths of the overlapping portions of the pixel electrodes 7 and the data signal lines 1a and 1b in the short direction are made equal, and the lengths in the long side direction are changed, so that S1 <S2. It doesn't matter. Even in this case, it goes without saying that the same effect as the present embodiment can be obtained.
【0052】なお、本実施形態では、画面の最下部の画
素を基準にして説明したが、上述のような措置、すなわ
ち、重畳面積S1、S2をS1<S2として、画素電圧
変動量ΔVd(Ioff)を打ち消すような措置を、画
面の上部の画素において合わせて行っても構わない。In the present embodiment, the pixel at the bottom of the screen is used as a reference, but the above-mentioned measures, that is, the overlapping areas S1 and S2 are set to S1 <S2, and the pixel voltage fluctuation amount ΔVd (Ioff is set. ) May be canceled in the pixel in the upper part of the screen.
【0053】例えば、結合容量Csd1、Csd2が、
Csd1<Csd2となるようにS1<S2を満たしな
がら、画面の最上部から最下部に向かうにつれて、S2
−S1を少量ずつ変化(増加または減少)させて画素を
形成することも可能である。これにより、本実施形態と
同様の効果が得られるのは勿論である。For example, the coupling capacitors Csd1 and Csd2 are
While satisfying S1 <S2 so that Csd1 <Csd2, S2 is increased from the top of the screen toward the bottom.
It is also possible to change (increase or decrease) S1 little by little to form a pixel. As a result, the same effect as that of the present embodiment can be obtained.
【0054】[0054]
【発明の効果】請求項1の発明に係る液晶表示装置は、
以上のように、隣接した第1の信号線に互いに逆極性の
信号を供給することにより、上記薄膜トランジスタのリ
ーク電流によって生じる画素電圧の減少量を、上記第1
の信号線と上記画素電極との間の結合容量の差から生じ
る画素電圧変動量で補償できるように、上記画素電極
が、隣接した上記第1の信号線に絶縁膜を介して重ねら
れている構成である。The liquid crystal display device according to the invention of claim 1
As described above, by supplying signals of opposite polarities to the adjacent first signal lines, the reduction amount of the pixel voltage caused by the leak current of the thin film transistor can be reduced by the first
The pixel electrode is superposed on the adjacent first signal line via an insulating film so as to be compensated for by a pixel voltage fluctuation amount caused by a difference in coupling capacitance between the signal line and the pixel electrode. It is a composition.
【0055】それゆえ、画素電極を隣接した第1の信号
線に絶縁膜を介して重ねることによって、開口率の増加
を図ることができる。また、上記構成によれば、結合容
量による画素電圧変動を抑制すると共に、結合容量の差
による画素電圧変動量で薄膜トランジスタのリーク電流
による画素電圧の減少分を補償しているので、例えば画
面の下部においても十分な画素電圧が供給されることに
なる。これにより、画面の全体において均一な輝度の表
示を得ることができる。したがって、上記構成によれ
ば、薄膜トランジスタのリーク電流に起因するクロスト
ークを防止することができるという効果を奏する。ま
た、その結果、コントラストの高い、良好な表示を確実
に得ることができるという効果を併せて奏する。Therefore, the aperture ratio can be increased by stacking the pixel electrode on the adjacent first signal line via the insulating film. Further, according to the above configuration, the pixel voltage variation due to the coupling capacitance is suppressed, and the pixel voltage variation due to the leakage current of the thin film transistor is compensated by the pixel voltage variation amount due to the coupling capacitance difference. Also in this case, a sufficient pixel voltage is supplied. As a result, it is possible to obtain a display having a uniform brightness on the entire screen. Therefore, according to the above configuration, it is possible to prevent the crosstalk due to the leak current of the thin film transistor. Further, as a result, it is possible to obtain an effect that a good display with high contrast can be surely obtained.
【図1】(a)は、本発明に係る液晶表示装置の1画素
の構造を示す平面図であり、(b)は、(a)における
A−A′線矢視断面図である。1A is a plan view showing a structure of one pixel of a liquid crystal display device according to the present invention, and FIG. 1B is a sectional view taken along the line AA ′ in FIG.
【図2】(a)および(b)は、上記1画素における隣
接したデータ信号線に供給する互いに逆極性のデータ信
号の波形を示す波形図であり、(c)は、上記データ信
号が供給されたときの画素電圧の波形を示す波形図であ
る。FIGS. 2A and 2B are waveform diagrams showing waveforms of data signals having opposite polarities supplied to adjacent data signal lines in the one pixel, and FIG. It is a waveform diagram which shows the waveform of the pixel voltage at the time of performing.
【図3】上記1画素の他の構造を示す平面図である。FIG. 3 is a plan view showing another structure of the one pixel.
【図4】従来の液晶表示装置の1画素を示す平面図であ
る。FIG. 4 is a plan view showing one pixel of a conventional liquid crystal display device.
【図5】(a)は、従来公報の液晶表示装置の1画素の
構造を示す平面図であり、(b)は、(a)におけるB
−B′線矢視断面図である。FIG. 5A is a plan view showing the structure of one pixel of the liquid crystal display device of the prior art publication, and FIG. 5B is a B view in FIG.
FIG. 6 is a cross-sectional view taken along the line B ′ of FIG.
【図6】上記1画素の等価回路図である。FIG. 6 is an equivalent circuit diagram of the one pixel.
【図7】(a)および(b)は、上記1画素における隣
接したデータ信号線に供給する互いに同極性のデータ信
号の波形を示す波形図であり、(c)は、上記データ信
号が供給されたときの画素電圧の波形を示す波形図であ
る。7A and 7B are waveform diagrams showing waveforms of data signals having the same polarity supplied to adjacent data signal lines in the one pixel, and FIG. 7C is a diagram showing the supply of the data signal. It is a waveform diagram which shows the waveform of the pixel voltage at the time of performing.
【図8】薄膜トランジスタのオフ抵抗及びソース・ドレ
イン間容量を考慮した画素の等価回路図である。FIG. 8 is an equivalent circuit diagram of a pixel in consideration of off-resistance and source-drain capacitance of a thin film transistor.
【図9】(a)は、従来の他の液晶表示装置の表示画面
を示す平面図であり、(b)は、所定の表示データに対
応した画像表示が行われている表示画面を示す平面図で
ある。FIG. 9A is a plan view showing a display screen of another conventional liquid crystal display device, and FIG. 9B is a plan view showing a display screen on which an image display corresponding to predetermined display data is performed. It is a figure.
【図10】上記液晶表示装置におけるデータ線の平均電
位、及び画素X、Yの充電電位の変動を示す波形図であ
る。FIG. 10 is a waveform chart showing fluctuations in average potential of data lines and charging potentials of pixels X and Y in the liquid crystal display device.
【図11】(a)および(b)は、上記1画素における
隣接したデータ信号線に供給する互いに逆極性のデータ
信号の波形を示す波形図であり、(c)は、上記データ
信号が供給されたときの画素電圧の波形を示す波形図で
ある。11 (a) and 11 (b) are waveform diagrams showing waveforms of data signals having opposite polarities supplied to the adjacent data signal lines in the one pixel, and FIG. It is a waveform diagram which shows the waveform of the pixel voltage at the time of performing.
1a データ信号線(第1の信号線) 1b データ信号線(第1の信号線) 2 走査信号線(第2の信号線) 3 薄膜トランジスタ 7 第2層間絶縁膜 8 画素電極 1a data signal line (first signal line) 1b data signal line (first signal line) 2 scanning signal line (second signal line) 3 thin film transistor 7 second interlayer insulating film 8 pixel electrode
Claims (1)
直交する複数の第2の信号線と、上記第1の信号線と第
2の信号線との交差部に設けられた薄膜トランジスタ
と、隣接した上記第1の信号線に絶縁膜を介して重ねら
れた画素電極とを有する液晶表示装置において、 隣接した第1の信号線に互いに逆極性の信号を供給する
ことにより、上記薄膜トランジスタのリーク電流によっ
て生じる画素電圧の減少量を、上記第1の信号線と上記
画素電極との間の結合容量の差から生じる画素電圧変動
量で補償できるように、上記画素電極が、隣接した上記
第1の信号線に絶縁膜を介して重ねられていることを特
徴とする液晶表示装置。1. A plurality of first signal lines, a plurality of second signal lines orthogonal to the first signal lines, and intersections between the first signal lines and the second signal lines. In a liquid crystal display device having a thin film transistor and a pixel electrode stacked on the adjacent first signal line via an insulating film, by supplying signals of opposite polarities to the adjacent first signal line. In order to compensate the pixel voltage decrease amount caused by the leak current of the thin film transistor by the pixel voltage fluctuation amount caused by the difference in the coupling capacitance between the first signal line and the pixel electrode, A liquid crystal display device, wherein the first signal line adjacent to the first signal line is overlapped with an insulating film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5633296A JP3251490B2 (en) | 1996-03-13 | 1996-03-13 | Liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5633296A JP3251490B2 (en) | 1996-03-13 | 1996-03-13 | Liquid crystal display |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09243999A true JPH09243999A (en) | 1997-09-19 |
JP3251490B2 JP3251490B2 (en) | 2002-01-28 |
Family
ID=13024256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5633296A Expired - Fee Related JP3251490B2 (en) | 1996-03-13 | 1996-03-13 | Liquid crystal display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3251490B2 (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6411346B1 (en) | 1998-06-16 | 2002-06-25 | Mitsubishi Denki Kabushiki Kaisha | Active matrix LCD in which a change in the storage capacitance Cs due to having multiple exposure regions is compensated for by a change in the coupling capacitance Cgd |
JP2002250937A (en) * | 2001-02-27 | 2002-09-06 | Matsushita Electric Ind Co Ltd | Active matrix liquid crystal display element |
KR100430086B1 (en) * | 2001-06-05 | 2004-05-04 | 엘지.필립스 엘시디 주식회사 | Liquid Crystal Panel and Fabricating Method Thereof |
US7791681B2 (en) | 2001-05-16 | 2010-09-07 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate for liquid crystal display |
WO2014061659A1 (en) * | 2012-10-19 | 2014-04-24 | シャープ株式会社 | Liquid crystal display device |
CN111077708A (en) * | 2019-12-19 | 2020-04-28 | 深圳市华星光电半导体显示技术有限公司 | Array substrate |
CN111221194A (en) * | 2019-12-12 | 2020-06-02 | 深圳市华星光电半导体显示技术有限公司 | Array substrate and display panel |
WO2021031268A1 (en) * | 2019-08-20 | 2021-02-25 | 深圳市华星光电技术有限公司 | Method for driving display panel |
CN112687219A (en) * | 2019-10-18 | 2021-04-20 | 苹果公司 | Electronic display crosstalk compensation system and method |
-
1996
- 1996-03-13 JP JP5633296A patent/JP3251490B2/en not_active Expired - Fee Related
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6411346B1 (en) | 1998-06-16 | 2002-06-25 | Mitsubishi Denki Kabushiki Kaisha | Active matrix LCD in which a change in the storage capacitance Cs due to having multiple exposure regions is compensated for by a change in the coupling capacitance Cgd |
JP2002250937A (en) * | 2001-02-27 | 2002-09-06 | Matsushita Electric Ind Co Ltd | Active matrix liquid crystal display element |
US7791681B2 (en) | 2001-05-16 | 2010-09-07 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate for liquid crystal display |
US8576346B2 (en) | 2001-05-16 | 2013-11-05 | Samsung Display Co., Ltd. | Thin film transistor array substrate for liquid crystal display |
US8736780B2 (en) | 2001-05-16 | 2014-05-27 | Samsung Display Co., Ltd. | Thin film transistor array substrate for liquid crystal display |
KR100430086B1 (en) * | 2001-06-05 | 2004-05-04 | 엘지.필립스 엘시디 주식회사 | Liquid Crystal Panel and Fabricating Method Thereof |
WO2014061659A1 (en) * | 2012-10-19 | 2014-04-24 | シャープ株式会社 | Liquid crystal display device |
WO2021031268A1 (en) * | 2019-08-20 | 2021-02-25 | 深圳市华星光电技术有限公司 | Method for driving display panel |
CN112687219A (en) * | 2019-10-18 | 2021-04-20 | 苹果公司 | Electronic display crosstalk compensation system and method |
CN111221194A (en) * | 2019-12-12 | 2020-06-02 | 深圳市华星光电半导体显示技术有限公司 | Array substrate and display panel |
CN111077708A (en) * | 2019-12-19 | 2020-04-28 | 深圳市华星光电半导体显示技术有限公司 | Array substrate |
US11366361B2 (en) | 2019-12-19 | 2022-06-21 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate and display panel |
Also Published As
Publication number | Publication date |
---|---|
JP3251490B2 (en) | 2002-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE40771E1 (en) | Liquid crystal display device and method of driving the same | |
KR100209281B1 (en) | Lcd and its fabrication method | |
US6075580A (en) | Active matrix type liquid crystal display apparatus with conductive light shield element | |
JP4541421B2 (en) | Liquid crystal display device, television receiver | |
US5808706A (en) | Thin-film transistor liquid crystal display devices having cross-coupled storage capacitors | |
US7807999B2 (en) | Array substrate, liquid crystal display apparatus having the same and method for driving liquid crystal display apparatus | |
JP2001051303A (en) | Liquid crystal display device and its production | |
JPH11167127A (en) | Active matrix type liquid crystal display device | |
JPWO2007102382A1 (en) | Active matrix substrate, display device, and television receiver | |
KR960014824B1 (en) | Active matrix liquid crystal display apparatus | |
US20040080679A1 (en) | Liquid crystal display and fabricating method thereof | |
JPH0713196A (en) | Active matrix type liquid crystal display device | |
JP2003280036A (en) | Liquid crystal display device | |
JP3251490B2 (en) | Liquid crystal display | |
JP2003207794A (en) | Active matrix type display device | |
JP4728045B2 (en) | Liquid crystal display | |
JP2003322865A (en) | Liquid crystal display | |
JP2003075869A (en) | Plane display element | |
JP3518851B2 (en) | Driving method of active matrix substrate | |
JP2960268B2 (en) | Active matrix liquid crystal panel, manufacturing method and driving method thereof, and active matrix liquid crystal display | |
JP2008070521A (en) | Display device | |
JPS62296123A (en) | Active-matrix type liquid-crystal display device | |
US5739878A (en) | Liquid crystal display having common electrode with portions removed at thin film transistors | |
JP3206666B2 (en) | Liquid crystal matrix display device | |
JP2004294913A (en) | Liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |