JPH08339298A - マイクロプロセッサにおける命令追加方法及びそれを用いたマイクロプロセッサ - Google Patents
マイクロプロセッサにおける命令追加方法及びそれを用いたマイクロプロセッサInfo
- Publication number
- JPH08339298A JPH08339298A JP7140540A JP14054095A JPH08339298A JP H08339298 A JPH08339298 A JP H08339298A JP 7140540 A JP7140540 A JP 7140540A JP 14054095 A JP14054095 A JP 14054095A JP H08339298 A JPH08339298 A JP H08339298A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- register
- microprocessor
- additional
- fixed value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 7
- 238000004891 communication Methods 0.000 claims description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 238000007792 addition Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3818—Decoding for concurrent execution
- G06F9/3822—Parallel decoding, e.g. parallel decode units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【目的】 この発明は、最初から定義してある命令セッ
トに対して、新しく命令を追加する際に、従来ある命令
に対してソフトウェアの互換性を保ちながら容易に命令
の追加を行うことができるマイクロプロセッサの命令追
加方法を提供することを目的とする。 【構成】 この発明は、内部に固定値レジスタを備えた
マイクロプロセッサにおいて、命令が固定値レジスタを
ディスティネーションとする時にアクティブ信号を出力
する追加命令デコーダ４４と、追加命令を格納する追加
レジスタ４６と、追加命令デコーダ４４により固定値レ
ジスタをディスティネーションとする命令のときに出力
されるアクティブ信号により追加レジスタ４６へのライ
ト信号を出力するタイミングジェネレータ４５と、を備
え、固定値レジスタをディスティネーションとするとき
に、追加レジスタ４６にマイクロプロセッサ内のデータ
を書き出すことで、新しい命令を追加する。
トに対して、新しく命令を追加する際に、従来ある命令
に対してソフトウェアの互換性を保ちながら容易に命令
の追加を行うことができるマイクロプロセッサの命令追
加方法を提供することを目的とする。 【構成】 この発明は、内部に固定値レジスタを備えた
マイクロプロセッサにおいて、命令が固定値レジスタを
ディスティネーションとする時にアクティブ信号を出力
する追加命令デコーダ４４と、追加命令を格納する追加
レジスタ４６と、追加命令デコーダ４４により固定値レ
ジスタをディスティネーションとする命令のときに出力
されるアクティブ信号により追加レジスタ４６へのライ
ト信号を出力するタイミングジェネレータ４５と、を備
え、固定値レジスタをディスティネーションとするとき
に、追加レジスタ４６にマイクロプロセッサ内のデータ
を書き出すことで、新しい命令を追加する。
Description
【０００１】
【産業上の利用分野】この発明は、縮小命令セット型コ
ンピュータ（以下、ＲＩＳＣという。）などのプロセッ
サのようにプロセッサ内に固定値レジスタや書き換え不
可能なレジスタを有するマイクロプロセッサにおいて、
新しい命令を追加する方法及びその方法を用いたマイク
ロプロセッサに関する。
ンピュータ（以下、ＲＩＳＣという。）などのプロセッ
サのようにプロセッサ内に固定値レジスタや書き換え不
可能なレジスタを有するマイクロプロセッサにおいて、
新しい命令を追加する方法及びその方法を用いたマイク
ロプロセッサに関する。
【０００２】
【従来の技術】命令を読み出し、解釈し、実行するプロ
セッサにおいて、このプロセッサを開発ツール用のアー
キテクチャとして使用したり、デバッカとして使用した
り、プロセッサの命令を強化したり等の要求がある。こ
のような要求に対しては、最初から定義してある命令以
外に開発ツール用の命令やデバック用の命令など新しい
命令を追加する必要がある。
セッサにおいて、このプロセッサを開発ツール用のアー
キテクチャとして使用したり、デバッカとして使用した
り、プロセッサの命令を強化したり等の要求がある。こ
のような要求に対しては、最初から定義してある命令以
外に開発ツール用の命令やデバック用の命令など新しい
命令を追加する必要がある。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな新しい命令を追加する場合には、従来ある命令に対
してソフトウェアの互換性を保ちながら命令を追加する
必要がある。このため、従来ある命令に対して互換性を
保ちつつ新たな命令を追加が可能なように、追加命令に
対して命令を読み出し、解釈し、実行するようにプロセ
ッサ内部の回路を変更する必要があり、大幅な回路変更
になりやすくプロセッサの開発に煩わしい作業が必要に
なるなどの難点があった。
うな新しい命令を追加する場合には、従来ある命令に対
してソフトウェアの互換性を保ちながら命令を追加する
必要がある。このため、従来ある命令に対して互換性を
保ちつつ新たな命令を追加が可能なように、追加命令に
対して命令を読み出し、解釈し、実行するようにプロセ
ッサ内部の回路を変更する必要があり、大幅な回路変更
になりやすくプロセッサの開発に煩わしい作業が必要に
なるなどの難点があった。
【０００４】この発明は、命令を読み出し、解釈し、実
行するプロセッサにおいて、最初から定義してある命令
セットに対して、新しく命令を追加する際に、従来ある
命令に対してソフトウェアの互換性を保ちながら命令を
追加することや、大幅な回路変更なしに容易に命令の追
加を行うことができるマイクロプロセッサの命令追加方
法を提供することを目的とする。
行するプロセッサにおいて、最初から定義してある命令
セットに対して、新しく命令を追加する際に、従来ある
命令に対してソフトウェアの互換性を保ちながら命令を
追加することや、大幅な回路変更なしに容易に命令の追
加を行うことができるマイクロプロセッサの命令追加方
法を提供することを目的とする。
【０００５】
【課題を解決するための手段】この発明は、内部に固定
値レジスタや書き替え不可能なレジスタを有するマイク
ロプロセッサにおいて、マイクロプロセッサの命令デコ
ーダが、固定値レジスタや書き替え不可能なレジスタを
ディスティネーションとする命令をデコードした時、そ
のデコード信号を用いて新しい命令を追加することを特
徴とする。
値レジスタや書き替え不可能なレジスタを有するマイク
ロプロセッサにおいて、マイクロプロセッサの命令デコ
ーダが、固定値レジスタや書き替え不可能なレジスタを
ディスティネーションとする命令をデコードした時、そ
のデコード信号を用いて新しい命令を追加することを特
徴とする。
【０００６】上記デコード信号を用いて開発ツール用命
令、デバッグ用命令、通信用命令、ユーザー定義命令等
の命令を制御し、新しい命令を追加することができる。
令、デバッグ用命令、通信用命令、ユーザー定義命令等
の命令を制御し、新しい命令を追加することができる。
【０００７】この発明のマイクロプロセッサは、内部に
固定値レジスタや書き替え不可能なレジスタを備えたマ
イクロプロセッサにおいて、命令が固定値レジスタや書
き替え不可能なレジスタをディスティネーションとする
か否か判断する判断手段と、追加命令を格納する追加命
令記憶手段と、上記判断手段により固定値レジスタや書
き替え不可能なレジスタをディスティネーションとする
命令と判断されたときに、上記追加命令記憶手段に追加
命令を書き込む手段と、を備えている。
固定値レジスタや書き替え不可能なレジスタを備えたマ
イクロプロセッサにおいて、命令が固定値レジスタや書
き替え不可能なレジスタをディスティネーションとする
か否か判断する判断手段と、追加命令を格納する追加命
令記憶手段と、上記判断手段により固定値レジスタや書
き替え不可能なレジスタをディスティネーションとする
命令と判断されたときに、上記追加命令記憶手段に追加
命令を書き込む手段と、を備えている。
【０００８】また、この発明のマイクロプロセッサは、
マイクロプロセッサ内に固定値レジスタや書き替え不可
能なレジスタを備えたマイクロプロセッサにおいて、命
令がｎｏｐ命令か否か判断する判断手段と、データパス
を制御する制御信号発生回路の出力段に設けられたゲー
ト回路と、上記判断手段がｎｏｐ命令と判断した時に上
記ゲート回路にアクティブ信号を送出する手段と、を備
え、ｎｏｐ命令を追加命令に用いることを特徴とする。
マイクロプロセッサ内に固定値レジスタや書き替え不可
能なレジスタを備えたマイクロプロセッサにおいて、命
令がｎｏｐ命令か否か判断する判断手段と、データパス
を制御する制御信号発生回路の出力段に設けられたゲー
ト回路と、上記判断手段がｎｏｐ命令と判断した時に上
記ゲート回路にアクティブ信号を送出する手段と、を備
え、ｎｏｐ命令を追加命令に用いることを特徴とする。
【０００９】
【作用】この発明は、マイクロプロセッサ内に固定値レ
ジスタや書き替え不可能なレジスタを持っているため、
それらのレジスタがディスティネーションになる命令は
通常はｎｏｐ命令として動作するが、プログラムカウン
ター制御、分岐制御等のプログラム制御部分やバスの制
御部分等の信号は、他の書き替え可能なレジスタと同様
に動作する。従って、ユーザー定義レジスタ等の追加命
令用記憶手段を追加し、そこにマイクロプロセッサ内の
データを書き出すことで、新しい命令の追加は容易に行
える。
ジスタや書き替え不可能なレジスタを持っているため、
それらのレジスタがディスティネーションになる命令は
通常はｎｏｐ命令として動作するが、プログラムカウン
ター制御、分岐制御等のプログラム制御部分やバスの制
御部分等の信号は、他の書き替え可能なレジスタと同様
に動作する。従って、ユーザー定義レジスタ等の追加命
令用記憶手段を追加し、そこにマイクロプロセッサ内の
データを書き出すことで、新しい命令の追加は容易に行
える。
【００１０】更に、固定値レジスタや書き替え不可能な
レジスタがディスティネーションとする命令は、通常は
ｎｏｐ命令として動作するため、マイクロプロセッサ内
に新たな命令を追加しても、従来のプロセッサとソフト
ウェア互換が容易に実現できる。
レジスタがディスティネーションとする命令は、通常は
ｎｏｐ命令として動作するため、マイクロプロセッサ内
に新たな命令を追加しても、従来のプロセッサとソフト
ウェア互換が容易に実現できる。
【００１１】また、この発明のマイクロプロセッサに
は、命令追加前では、ｎｏｐ命令と同様な働きをする命
令があり、そのｎｏｐ命令を利用する手段も用意されて
いるため、命令を追加する際には、そのデコード信号か
らデータパス制御信号は容易に発生できる。また、発生
したデータパス制御信号は、本来の制御信号発生器の出
力段にゲート回路を備えているため、容易にデータパス
へ追加入力できるため、ハードウェアの最小限度の変更
で容易に命令の追加、修正が行える。
は、命令追加前では、ｎｏｐ命令と同様な働きをする命
令があり、そのｎｏｐ命令を利用する手段も用意されて
いるため、命令を追加する際には、そのデコード信号か
らデータパス制御信号は容易に発生できる。また、発生
したデータパス制御信号は、本来の制御信号発生器の出
力段にゲート回路を備えているため、容易にデータパス
へ追加入力できるため、ハードウェアの最小限度の変更
で容易に命令の追加、修正が行える。
【００１２】
【実施例】以下、この発明につき図面を参照して説明す
る。
る。
【００１３】図１は、この発明が適用される一般的なマ
イクロプロセッサの構成を示すブロック図である。
イクロプロセッサの構成を示すブロック図である。
【００１４】同図に示すように、このマイクロプロセッ
サ１は、データ、アドレスが入出力されるバス管理ユニ
ット２と、プログラムカウンタ等を備えアドレスを発生
するアドレス発生ユニット３と、命令をデコードし、各
種タイミング、制御信号等を生成する命令発生ユニット
４と、整数演算や論理演算等を行う演算ユニット５と、
アドレス、データ等を格納するレジスタユニット６とか
ら構成されている。
サ１は、データ、アドレスが入出力されるバス管理ユニ
ット２と、プログラムカウンタ等を備えアドレスを発生
するアドレス発生ユニット３と、命令をデコードし、各
種タイミング、制御信号等を生成する命令発生ユニット
４と、整数演算や論理演算等を行う演算ユニット５と、
アドレス、データ等を格納するレジスタユニット６とか
ら構成されている。
【００１５】この実施例におけるマイクロプロセッサ１
は、内部のレジスタユニット６に、固定値レジスタや書
き換え不可能なレジスタ（以下、双方の意味を含めて単
に固定値レジスタという。）を備えている。通常このよ
うな固定値レジスタを有するプロセッサにおいては、こ
の固定値レジスタをディストネーションとするロード命
令はノーオペレーション命令（以下、ｎｏｐ命令とい
う。）として実行される。この実施例においては、その
固定値レジスタがディスティネーションとなっている命
令を利用することにより新しい命令を追加するものであ
る。
は、内部のレジスタユニット６に、固定値レジスタや書
き換え不可能なレジスタ（以下、双方の意味を含めて単
に固定値レジスタという。）を備えている。通常このよ
うな固定値レジスタを有するプロセッサにおいては、こ
の固定値レジスタをディストネーションとするロード命
令はノーオペレーション命令（以下、ｎｏｐ命令とい
う。）として実行される。この実施例においては、その
固定値レジスタがディスティネーションとなっている命
令を利用することにより新しい命令を追加するものであ
る。
【００１６】例えば、マイクロプロセッサ１にｒ０〜ｒ
３１の３２本の汎用レジスタを搭載しており、ｒ０が常
にゼロを保持しているゼロ・レジスタの固定値レジスタ
である場合に、このゼロ・レジスタは、命令コードでは
ソースおよびディスティネーションレジスタに指定可能
であり、通常何の不具合もなく動作する。
３１の３２本の汎用レジスタを搭載しており、ｒ０が常
にゼロを保持しているゼロ・レジスタの固定値レジスタ
である場合に、このゼロ・レジスタは、命令コードでは
ソースおよびディスティネーションレジスタに指定可能
であり、通常何の不具合もなく動作する。
【００１７】しかしながら、ｒ０レジスタは常にゼロ値
を格納しているため、書き替え不可能な固定値レジスタ
である。従って、ｒ０レジスタがディスティネーション
に指定されているロード命令に関しては、このプロセッ
サはｎｏｐ命令を実行することになる。
を格納しているため、書き替え不可能な固定値レジスタ
である。従って、ｒ０レジスタがディスティネーション
に指定されているロード命令に関しては、このプロセッ
サはｎｏｐ命令を実行することになる。
【００１８】例えば、マイクロプロセッサが次の（１）
に示すレジスタ間のロード命令があるとする。
に示すレジスタ間のロード命令があるとする。
【００１９】ｌｄ ｄｒ１，ｓｒ１ …（１） ここで、ｓｒ１：ソースレジスタ、ｄｒ１：ディスティ
ネーションレジスタである。
ネーションレジスタである。
【００２０】このマイクロプロセッサにおいて、次の
（２）に示すロード命令を実行する。 ｌｄ ｒ１，ｒ２ …（２）
（２）に示すロード命令を実行する。 ｌｄ ｒ１，ｒ２ …（２）
【００２１】（２）の命令を実行すると、ｒ２レジスタ
の内容がｒ１レジスタにコピーされることになるが、以
下の（３）のｒ２レジスタの内容をｒ０レジスタに書き
込むロード命令はｒ０レジスタが書き換え不可能である
ため、ｎｏｐ命令の動作となる。
の内容がｒ１レジスタにコピーされることになるが、以
下の（３）のｒ２レジスタの内容をｒ０レジスタに書き
込むロード命令はｒ０レジスタが書き換え不可能である
ため、ｎｏｐ命令の動作となる。
【００２２】ｌｄ ｒ０，ｒ２ …（３）
【００２３】上記したマイクロプロセッサに関して、例
えば、プロセッサ開発ツール向けにプロセッサ内部のデ
ータを書き込めるレジスタを設けて、プロセッサの命令
によってそのレジスタに書き出すことができる命令を追
加したい場合には、デコーダが、固定値レジスタをディ
スティネーションとする命令をデコードした時、そのデ
コード信号を用いて新しい命令を追加するように構成す
ればよい。この追加する命令は、例えば、開発ツール用
命令、デバッグ用命令、通信用命令、ユーザー定義命令
等がある。
えば、プロセッサ開発ツール向けにプロセッサ内部のデ
ータを書き込めるレジスタを設けて、プロセッサの命令
によってそのレジスタに書き出すことができる命令を追
加したい場合には、デコーダが、固定値レジスタをディ
スティネーションとする命令をデコードした時、そのデ
コード信号を用いて新しい命令を追加するように構成す
ればよい。この追加する命令は、例えば、開発ツール用
命令、デバッグ用命令、通信用命令、ユーザー定義命令
等がある。
【００２４】そして、上記命令が固定値レジスタをディ
スティネーションとして動作する命令に対しては、開発
ツール用特殊レジスタ、テストレジスタ、デバッグ用レ
ジスタ等に書き込む命令になるアーキテクチャを備えれ
ば容易に命令の追加を行うことができる。
スティネーションとして動作する命令に対しては、開発
ツール用特殊レジスタ、テストレジスタ、デバッグ用レ
ジスタ等に書き込む命令になるアーキテクチャを備えれ
ば容易に命令の追加を行うことができる。
【００２５】図２は、この発明の第１の実施例である上
記の命令追加を行うマイクロプロセッサ１の要部を示す
ブロック図である。
記の命令追加を行うマイクロプロセッサ１の要部を示す
ブロック図である。
【００２６】命令発生ユニット４は、バス管理ユニット
２から命令コードを受け取って制御回路４３からデータ
パスへ各種タイミング、制御信号を送るまで、命令コー
ドを命令レジスタ４１に格納する。命令レジスタ４１に
格納された命令コードは命令デコーダ４２によりデコー
ドされ、そのデコードされたデータが制御回路４３に送
られる。そして、制御回路４３にてデコードされた命令
に従い、各種タイミング、制御信号などが生成され、こ
の信号がデータパスへ送られる。
２から命令コードを受け取って制御回路４３からデータ
パスへ各種タイミング、制御信号を送るまで、命令コー
ドを命令レジスタ４１に格納する。命令レジスタ４１に
格納された命令コードは命令デコーダ４２によりデコー
ドされ、そのデコードされたデータが制御回路４３に送
られる。そして、制御回路４３にてデコードされた命令
に従い、各種タイミング、制御信号などが生成され、こ
の信号がデータパスへ送られる。
【００２７】また、この発明の実施例では、命令レジス
タ４１から命令コードが追加命令デコーダ４４にも与え
られる。この追加命令デコーダ４４は命令コード内の命
令識別ビットのフィールド（オペコード）とディスティ
ネーションのレジスタの指定フィールド（ディスティネ
ーションレジスタオペランド）をデコードする。そし
て、ロード命令であり、ディスティネーションが固定値
レジスタ、上記の例ではゼロ値を格納しているゼロ・レ
ジスタであるｒ０レジスタである場合には、タイミング
ジェネレータ４５に有効（アクティブ）になる出力信号
を送る。
タ４１から命令コードが追加命令デコーダ４４にも与え
られる。この追加命令デコーダ４４は命令コード内の命
令識別ビットのフィールド（オペコード）とディスティ
ネーションのレジスタの指定フィールド（ディスティネ
ーションレジスタオペランド）をデコードする。そし
て、ロード命令であり、ディスティネーションが固定値
レジスタ、上記の例ではゼロ値を格納しているゼロ・レ
ジスタであるｒ０レジスタである場合には、タイミング
ジェネレータ４５に有効（アクティブ）になる出力信号
を送る。
【００２８】また、マイクロプロセッサ１の内部データ
バス４７には、命令追加用の追加レジスタ４６が接続さ
れている。上記タイミングジェネレータ４５は、追加命
令デコーダ４４でデコードされた信号がアクティブにな
っている場合、ディスティネーションレジスタに書き込
むサイクルで、追加レジスタ４６へのライト信号を作成
し、その追加命令を追加レジスタ４６に書き込む。
バス４７には、命令追加用の追加レジスタ４６が接続さ
れている。上記タイミングジェネレータ４５は、追加命
令デコーダ４４でデコードされた信号がアクティブにな
っている場合、ディスティネーションレジスタに書き込
むサイクルで、追加レジスタ４６へのライト信号を作成
し、その追加命令を追加レジスタ４６に書き込む。
【００２９】次に、上記したこの発明の第１の実施例の
動作について、以下に説明する。
動作について、以下に説明する。
【００３０】まず、バス管理ユニット２から転送され、
命令レジスタ４１に格納された命令コード内の命令識別
ビットのフィールド（オペコード）とディスティネーシ
ョンのレジスタの指定フィールド（ディスティネーショ
ンレジスタオペランド）を命令デコーダ４２及び追加命
令デコーダ４４でデコードする。追加命令デコーダ４４
は、ロード命令であり、ディスティネーションがｒ０レ
ジスタである場合に有効になる出力信号をタイミングジ
ェネレータ４５に出力する。
命令レジスタ４１に格納された命令コード内の命令識別
ビットのフィールド（オペコード）とディスティネーシ
ョンのレジスタの指定フィールド（ディスティネーショ
ンレジスタオペランド）を命令デコーダ４２及び追加命
令デコーダ４４でデコードする。追加命令デコーダ４４
は、ロード命令であり、ディスティネーションがｒ０レ
ジスタである場合に有効になる出力信号をタイミングジ
ェネレータ４５に出力する。
【００３１】追加命令デコーダ４４でデコードされた信
号がアクティブになっている場合、タイミングジェネレ
ータ４５はディスティネーションに書き込むサイクル
で、追加レジスタ４６へのライト信号を作る。
号がアクティブになっている場合、タイミングジェネレ
ータ４５はディスティネーションに書き込むサイクル
で、追加レジスタ４６へのライト信号を作る。
【００３２】そして、そのライト信号により、汎用レジ
スタを書き替える時に、データの乗る内部データバス４
７につながる追加レジスタ４６に、ソースデータが格納
される。
スタを書き替える時に、データの乗る内部データバス４
７につながる追加レジスタ４６に、ソースデータが格納
される。
【００３３】また、命令デコーダ４２でデコードされた
命令コードではソースおよびディスティネーションレジ
スタに指定可能である。
命令コードではソースおよびディスティネーションレジ
スタに指定可能である。
【００３４】しかしながら、ｒ０レジスタは常にゼロ値
を格納しているため、書き替え不可能である。従って、
ｒ０レジスタがディスティネーションに指定されている
ので、汎用レジスタに関しては、このプロセッサはｎｏ
ｐ命令を実行することになる。
を格納しているため、書き替え不可能である。従って、
ｒ０レジスタがディスティネーションに指定されている
ので、汎用レジスタに関しては、このプロセッサはｎｏ
ｐ命令を実行することになる。
【００３５】次に、この発明の第２の実施例につき図３
に従い説明する。
に従い説明する。
【００３６】この実施例における命令発生ユニット４
は、前述の実施例と同様にバス管理ユニット２から命令
コードを受け取って制御回路４３からデータパスへ各種
タイミング、制御信号を送るまで、命令コードを命令レ
ジスタ４１に格納する。命令レジスタ４１に格納された
命令コードは命令デコーダ４２によりデコードされる。
この実施例の命令デコーダ４２には、追加命令デコーダ
部４２ａが設けられており、その命令コードがｎｏｐ命
令か否か判断する。
は、前述の実施例と同様にバス管理ユニット２から命令
コードを受け取って制御回路４３からデータパスへ各種
タイミング、制御信号を送るまで、命令コードを命令レ
ジスタ４１に格納する。命令レジスタ４１に格納された
命令コードは命令デコーダ４２によりデコードされる。
この実施例の命令デコーダ４２には、追加命令デコーダ
部４２ａが設けられており、その命令コードがｎｏｐ命
令か否か判断する。
【００３７】通常の命令デコーダ４２部分にて、そのデ
コードされた命令コードは、制御回路４３に送られ、追
加命令デコーダ部４２ａは命令コードがｎｏｐ命令の時
アクティブになる信号を追加制御信号発生器４８に送
る。そして、制御回路４３にてデコードされた命令に従
い、各種タイミング、制御信号などが生成され、その信
号が一方の入力をＧＮＤに固定したオア回路で構成され
ているゲート回路４９を介してデータパスへ送られる。
コードされた命令コードは、制御回路４３に送られ、追
加命令デコーダ部４２ａは命令コードがｎｏｐ命令の時
アクティブになる信号を追加制御信号発生器４８に送
る。そして、制御回路４３にてデコードされた命令に従
い、各種タイミング、制御信号などが生成され、その信
号が一方の入力をＧＮＤに固定したオア回路で構成され
ているゲート回路４９を介してデータパスへ送られる。
【００３８】また、上記追加制御信号発生器４８からの
出力もゲート回路４９の所定のオア回路に与えられる。
出力もゲート回路４９の所定のオア回路に与えられる。
【００３９】ところで、上記した固定値レジスタである
ｒ０レジスタをディスティネーションとする命令コード
は、プロセッサとしてはｎｏｐ命令動作となるので、ｎ
ｏｐ命令とみなすこともできる。このため、この実施例
では、追加命令デコーダ部４２ａは固定値レジスタをデ
ィスティネーションとする命令コードである場合もｎｏ
ｐ命令と判断し、追加制御信号発生器４８にアクティブ
となる信号を与える。
ｒ０レジスタをディスティネーションとする命令コード
は、プロセッサとしてはｎｏｐ命令動作となるので、ｎ
ｏｐ命令とみなすこともできる。このため、この実施例
では、追加命令デコーダ部４２ａは固定値レジスタをデ
ィスティネーションとする命令コードである場合もｎｏ
ｐ命令と判断し、追加制御信号発生器４８にアクティブ
となる信号を与える。
【００４０】更に、この実施例では、プロセッサを設計
する際に、あらかじめ複数個のｎｏｐ命令を追加命令用
に用意している。そして、追加命令デコーダ部４２ａで
ｎｏｐ命令をデコードし、ｎｏｐ命令であれば、追加制
御信号発生器４８がアクティブとなる信号を与える。ま
た、そのｎｏｐ命令は、追加する命令を想定して１サイ
クル、２サイクル、３サイクルｎｏｐ命令等、各種サイ
クルのｎｏｐ命令を準備しておくのがよい。
する際に、あらかじめ複数個のｎｏｐ命令を追加命令用
に用意している。そして、追加命令デコーダ部４２ａで
ｎｏｐ命令をデコードし、ｎｏｐ命令であれば、追加制
御信号発生器４８がアクティブとなる信号を与える。ま
た、そのｎｏｐ命令は、追加する命令を想定して１サイ
クル、２サイクル、３サイクルｎｏｐ命令等、各種サイ
クルのｎｏｐ命令を準備しておくのがよい。
【００４１】次に、上記したこの発明の第２の実施例の
動作について、以下に説明する。
動作について、以下に説明する。
【００４２】固定値レジスタをディスティネーションと
する命令或いは追加する命令に近いサイクルを持つｎｏ
ｐ命令を選びその命令コードがバス管理ユニット２から
命令レジスタ４１に与えられる。この命令コードが追加
命令デコーダ部４２ａでデコードされ、そのデコード信
号と各サイクルを示す信号がゲート回路４９へ与えられ
る。
する命令或いは追加する命令に近いサイクルを持つｎｏ
ｐ命令を選びその命令コードがバス管理ユニット２から
命令レジスタ４１に与えられる。この命令コードが追加
命令デコーダ部４２ａでデコードされ、そのデコード信
号と各サイクルを示す信号がゲート回路４９へ与えられ
る。
【００４３】この結果、所定のレジスタに、各種アプリ
ケーションに必要な特殊命令の追加が行える。
ケーションに必要な特殊命令の追加が行える。
【００４４】
【発明の効果】以上説明したように、この発明は、プロ
セッサ内に固定値レジスタや書き替え不可能なレジスタ
を持っているため、それらのレジスタがディスティネー
ションになる命令は通常はｎｏｐ命令として動作する
が、プログラムカウンター制御、分岐制御等のプログラ
ム制御部分やバスの制御部分等の信号は、他の書き替え
可能なレジスタと同様に動作する。従って、ユーザー定
義レジスタ等を追加し、その命令を利用することでプロ
セッサ内のデータを書き出すような命令の追加は容易に
行える。
セッサ内に固定値レジスタや書き替え不可能なレジスタ
を持っているため、それらのレジスタがディスティネー
ションになる命令は通常はｎｏｐ命令として動作する
が、プログラムカウンター制御、分岐制御等のプログラ
ム制御部分やバスの制御部分等の信号は、他の書き替え
可能なレジスタと同様に動作する。従って、ユーザー定
義レジスタ等を追加し、その命令を利用することでプロ
セッサ内のデータを書き出すような命令の追加は容易に
行える。
【００４５】このため、エミュレータ用のデバッグ機能
等が容易にプロセッサに実装できる。
等が容易にプロセッサに実装できる。
【００４６】また、プロセッサ内に固定値レジスタがデ
ィスティネーションになる命令は、通常はｎｏｐ命令と
して動作するため、新たな命令を追加しても、従来のプ
ロセッサとソフトウェア互換が容易に実現できる。
ィスティネーションになる命令は、通常はｎｏｐ命令と
して動作するため、新たな命令を追加しても、従来のプ
ロセッサとソフトウェア互換が容易に実現できる。
【００４７】さらに、命令追加を行った際、他の書き替
え可能なレジスタと同様に豊富なアドレッシングモード
を持つ命令が容易に実現できる。
え可能なレジスタと同様に豊富なアドレッシングモード
を持つ命令が容易に実現できる。
【００４８】また、プロセッサ内のデータを外に読み出
しできるため、開発ツール等を用いてレジスタを外部か
ら読み出せる様に設計すれば、プロセッサのテスト回路
が容易に実現でき、ＲＯＭエミュレータ、ＩＣＥ等の開
発ツールが容易に実現できる。
しできるため、開発ツール等を用いてレジスタを外部か
ら読み出せる様に設計すれば、プロセッサのテスト回路
が容易に実現でき、ＲＯＭエミュレータ、ＩＣＥ等の開
発ツールが容易に実現できる。
【００４９】さらに、複数のｎｏｐ命令とそれに対する
デコード信号を用意することで、命令を追加する際に
は、そのデコード信号からデータパス制御信号は容易に
発生できる。また、発生したデータパス制御信号は、本
来の制御信号発生器の出力段にゲート回路を備えている
ため、容易にデータパスへ追加入力できるため、ハード
ウェアの最小限度の変更で容易に命令の追加、修正が行
える。
デコード信号を用意することで、命令を追加する際に
は、そのデコード信号からデータパス制御信号は容易に
発生できる。また、発生したデータパス制御信号は、本
来の制御信号発生器の出力段にゲート回路を備えている
ため、容易にデータパスへ追加入力できるため、ハード
ウェアの最小限度の変更で容易に命令の追加、修正が行
える。
【図１】この発明が適用されるマイクロプロセッサの構
成を示すブロック図である。
成を示すブロック図である。
【図２】この発明の第１の実施例の要部を示す命令発生
ユニット４の内部ブロック図である。
ユニット４の内部ブロック図である。
【図３】この発明の第２の実施例の要部を示す命令発生
ユニット４の内部ブロック図である。
ユニット４の内部ブロック図である。
４ 命令発生ユニット ４１ 命令レジスタ ４２ 命令デコーダ ４３ 制御回路 ４４ 追加命令デコーダ ４５ タイミングジェネレータ ４６ 追加レジスタ ４７ 内部データバス
Claims (5)
- 【請求項１】 内部に固定値レジスタや書き替え不可能
なレジスタを有するマイクロプロセッサにおいて、マイ
クロプロセッサの命令デコーダが、固定値レジスタや書
き替え不可能なレジスタをディスティネーションとする
命令をデコードした時、そのデコード信号を用いて新し
い命令を追加するマイクロプロセッサにおける命令追加
方法。 - 【請求項２】 上記デコード信号を用いて開発ツール用
命令、デバッグ用命令、通信用命令、ユーザー定義命令
等の命令を制御し、新しい命令を追加する請求項１に記
載のマイクロプロセッサにおける命令追加方法。 - 【請求項３】 内部に固定値レジスタや書き替え不可能
なレジスタを備えたマイクロプロセッサにおいて、命令
が固定値レジスタや書き替え不可能なレジスタをディス
ティネーションとするか否か判断する判断手段と、追加
命令を格納する追加命令記憶手段と、上記判断手段によ
り固定値レジスタや書き替え不可能なレジスタをディス
ティネーションとする命令と判断されたときに、上記追
加命令記憶手段に追加命令を書き込む手段と、を備えた
マイクロプロセッサ。 - 【請求項４】 内部に固定値レジスタや書き替え不可能
なレジスタを備えたマイクロプロセッサにおいて、命令
がｎｏｐ命令か否か判断する判断手段と、データパスを
制御する制御信号発生回路の出力段に設けられたゲート
回路と、上記判断手段がｎｏｐ命令と判断した時に上記
ゲート回路にアクティブ信号を送出する手段と、を備
え、ｎｏｐ命令を追加命令に用いることを特徴とするマ
イクロプロセッサ。 - 【請求項５】 あらかじめ複数の命令コードにｎｏｐ命
令を割り付けたことを特徴とする請求項４に記載のマイ
クロプロセッサ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7140540A JPH08339298A (ja) | 1995-02-02 | 1995-06-07 | マイクロプロセッサにおける命令追加方法及びそれを用いたマイクロプロセッサ |
| US08/595,765 US5742801A (en) | 1995-02-02 | 1996-02-02 | Microprocessor to which additional instructions are added and instructions addition method thereof |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1627495 | 1995-02-02 | ||
| JP8935395 | 1995-04-14 | ||
| JP7-89353 | 1995-04-14 | ||
| JP7-16274 | 1995-04-14 | ||
| JP7140540A JPH08339298A (ja) | 1995-02-02 | 1995-06-07 | マイクロプロセッサにおける命令追加方法及びそれを用いたマイクロプロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08339298A true JPH08339298A (ja) | 1996-12-24 |
Family
ID=27281334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7140540A Pending JPH08339298A (ja) | 1995-02-02 | 1995-06-07 | マイクロプロセッサにおける命令追加方法及びそれを用いたマイクロプロセッサ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5742801A (ja) |
| JP (1) | JPH08339298A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001142691A (ja) * | 1999-11-11 | 2001-05-25 | Fujitsu Ltd | 処理装置 |
| US10140023B2 (en) | 2015-07-27 | 2018-11-27 | Samsung Electronics Co., Ltd. | Memory device and memory system including the same |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4267848B2 (ja) * | 2001-09-25 | 2009-05-27 | 株式会社リコー | 画像符号化装置、画像復号装置、画像符号化方法、及び、画像復号方法 |
| JP2003174522A (ja) * | 2001-12-06 | 2003-06-20 | Ricoh Co Ltd | トーン検出器 |
| US7035394B2 (en) * | 2001-12-17 | 2006-04-25 | Ricoh Company, Ltd. | Tone detector judging a detection of a predetermined tone signal by comparing a characteristic quantity of the tone signal with characteristic quantities of other signals |
| JP3854883B2 (ja) * | 2002-03-22 | 2006-12-06 | 株式会社リコー | ビット同期回路及び半導体装置 |
| JP2004153751A (ja) * | 2002-11-01 | 2004-05-27 | Ricoh Co Ltd | 画像処理装置及び画像処理方法 |
| US7460261B2 (en) * | 2002-12-27 | 2008-12-02 | Ricoh Company, Ltd. | Printing system, printing management device, print server, printing method, and storage medium |
| US20040257610A1 (en) * | 2003-03-20 | 2004-12-23 | Masanori Itoh | Service providing apparatus that shares print environments |
| JP4179920B2 (ja) * | 2003-04-30 | 2008-11-12 | 株式会社リコー | 緩衝バッファ回路 |
| EP1489488A3 (en) * | 2003-06-20 | 2009-07-01 | Ricoh Company, Ltd. | Method and apparatus for providing a service for sharing a printing environment |
| JP4090975B2 (ja) * | 2003-09-30 | 2008-05-28 | 株式会社リコー | 画像処理装置 |
| US7192061B2 (en) * | 2003-10-16 | 2007-03-20 | Martin Judy A | Birthday calendar |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3781823A (en) * | 1972-07-28 | 1973-12-25 | Bell Telephone Labor Inc | Computer control unit capable of dynamically reinterpreting instructions |
| US4167229A (en) * | 1975-03-22 | 1979-09-11 | Karl M. Reich Maschinenfabrik Gmbh | Screw strip and method for forming the same |
| US4028670A (en) * | 1976-02-06 | 1977-06-07 | International Business Machines Corporation | Fetch instruction for operand address calculation |
| US4419726A (en) * | 1981-01-16 | 1983-12-06 | Sperry Corporation | Instruction decoding in data processing apparatus |
| US4876639A (en) * | 1983-09-20 | 1989-10-24 | Mensch Jr William D | Method and circuitry for causing sixteen bit microprocessor to execute eight bit op codes to produce either internal sixteen bit operation or internal eight bit operation in accordance with an emulation bit |
| US4972317A (en) * | 1986-10-06 | 1990-11-20 | International Business Machines Corp. | Microprocessor implemented data processing system capable of emulating execution of special instructions not within the established microprocessor instruction set by switching access from a main store portion of a memory |
| US4841476A (en) * | 1986-10-06 | 1989-06-20 | International Business Machines Corporation | Extended floating point operations supporting emulation of source instruction execution |
| US5115500A (en) * | 1988-01-11 | 1992-05-19 | International Business Machines Corporation | Plural incompatible instruction format decode method and apparatus |
| US5430862A (en) * | 1990-06-29 | 1995-07-04 | Bull Hn Information Systems Inc. | Emulation of CISC instructions by RISC instructions using two pipelined stages for overlapped CISC decoding and RISC execution |
| US5454086A (en) * | 1992-08-11 | 1995-09-26 | International Business Machines Corporation | Dynamic program analyzer facility |
| US5481684A (en) * | 1994-01-11 | 1996-01-02 | Exponential Technology, Inc. | Emulating operating system calls in an alternate instruction set using a modified code segment descriptor |
-
1995
- 1995-06-07 JP JP7140540A patent/JPH08339298A/ja active Pending
-
1996
- 1996-02-02 US US08/595,765 patent/US5742801A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001142691A (ja) * | 1999-11-11 | 2001-05-25 | Fujitsu Ltd | 処理装置 |
| US6647488B1 (en) | 1999-11-11 | 2003-11-11 | Fujitsu Limited | Processor |
| US10140023B2 (en) | 2015-07-27 | 2018-11-27 | Samsung Electronics Co., Ltd. | Memory device and memory system including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US5742801A (en) | 1998-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6289445B2 (en) | Circuit and method for initiating exception routines using implicit exception checking | |
| JPH08339298A (ja) | マイクロプロセッサにおける命令追加方法及びそれを用いたマイクロプロセッサ | |
| US5657484A (en) | Method for carrying out a boolean operation between any two bits of any two registers | |
| JP2551167B2 (ja) | マイクロコンピュータ | |
| KR19990071604A (ko) | 램구성내의정보를판독하고복원하기위한처리시스템및방법 | |
| EP0827080B1 (en) | Mircrocomputer with selfdiagnostic unit | |
| US20020004877A1 (en) | Method and system for updating user memory in emulator systems | |
| US5463747A (en) | Microprogram data processor processing operand address calculation and instruction execution with common hardware | |
| JPH1011315A (ja) | インサーキットエミュレータ装置およびインサーキットエミュレーション方法 | |
| JP3507193B2 (ja) | ロード・ストア命令処理装置 | |
| JP2503634B2 (ja) | マイクロプログラム制御装置 | |
| JP2731618B2 (ja) | エミュレータ | |
| JPH10283222A (ja) | エミュレータ方法 | |
| JP3097602B2 (ja) | データ処理装置 | |
| JPH0535499A (ja) | データ処理装置及びデータ処理方法 | |
| JP2924575B2 (ja) | マイクロプロセッサ | |
| JPH0683987A (ja) | マイクロコンピュータ | |
| JPH07191879A (ja) | デバッグ用命令の実行機能を有するマイクロプロセッサおよびデバッグ方法 | |
| JP2754786B2 (ja) | 情報処理装置 | |
| GB2309324A (en) | Method for storing repair data in a microprocessor | |
| JPH0323938B2 (ja) | ||
| JPH09305397A (ja) | マイクロコンピュータの外部制御方法 | |
| JPH02110636A (ja) | タグ・アーキテクチャマシンのデバッグ装置とそのコンパイラ | |
| JPH05250156A (ja) | Ｒｉｓｃプロセッサ | |
| JPH03113659A (ja) | キャッシュメモリ試験方法 |