JPH08298466A - Method for generating error correction code - Google Patents

Method for generating error correction code

Info

Publication number
JPH08298466A
JPH08298466A JP10356995A JP10356995A JPH08298466A JP H08298466 A JPH08298466 A JP H08298466A JP 10356995 A JP10356995 A JP 10356995A JP 10356995 A JP10356995 A JP 10356995A JP H08298466 A JPH08298466 A JP H08298466A
Authority
JP
Japan
Prior art keywords
puncturing
bit
bits
circuit
error correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10356995A
Other languages
Japanese (ja)
Inventor
Tsutomu Taguchi
努 太口
Hiroto Suda
博人 須田
Hirofumi Takagi
広文 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Docomo Inc
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
NTT Mobile Communications Networks Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, NTT Mobile Communications Networks Inc filed Critical Nippon Telegraph and Telephone Corp
Priority to JP10356995A priority Critical patent/JPH08298466A/en
Publication of JPH08298466A publication Critical patent/JPH08298466A/en
Pending legal-status Critical Current

Links

Landscapes

  • Error Detection And Correction (AREA)

Abstract

PURPOSE: To suppress extreme reduction in an inter-bit distance when puncturing and interleaving are applied to a convolution code. CONSTITUTION: A convolution coder 1 converts information bits into a convolution code, An interleaving circuit 3 applies interleaving processing to the convolution code and a puncturing circuit 2 applies puncturing to the result.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、バースト誤りの発生
する伝送路に用いて好適な誤り訂正符号の生成方法に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of generating an error correction code suitable for use in a transmission line in which a burst error occurs.

【0002】[0002]

【従来の技術】伝送路を介して情報を送信する場合、こ
の情報を誤り訂正符号に変換して送信する場合が多い。
その一例を図1(a)に示す。図において1は畳込み符号
器であり、情報ビットを畳込み符号に変換する。ここ
で、畳込み符号は情報ビットよりも高い冗長度を有す
る。すなわち、畳込み符号を伝送するためには、情報ビ
ットをそのまま伝送するよりも高い伝送速度が要求され
る。
2. Description of the Related Art When information is transmitted via a transmission line, this information is often converted into an error correction code and transmitted.
One example is shown in FIG. In the figure, 1 is a convolutional encoder, which converts information bits into a convolutional code. Here, the convolutional code has higher redundancy than the information bits. That is, to transmit the convolutional code, a higher transmission rate is required than to transmit the information bit as it is.

【0003】しかし、増大した伝送速度に伝送路が対応
できない場合もある。パンクチャリング回路2は、かか
る場合に、畳込み符号の一部のビットをパンクチャリン
グ(間引き)することにより、畳込み符号の伝送速度を
低下させる。次に、3はインターリビング回路であり、
パンクチャリング後の畳込み符号に対してインターリビ
ングを施して出力する。
However, there are cases where the transmission path cannot cope with the increased transmission rate. In such a case, the puncturing circuit 2 reduces the transmission rate of the convolutional code by puncturing (decimating) some bits of the convolutional code. Next, 3 is an interliving circuit,
The convolutional code after puncturing is interleaved and output.

【0004】ここで、インターリビングの内容を図3を
参照し説明する。同図(a)はインターリビング回路3内
に設けられたバッファメモリのメモリマップであり、全
くパンクチャリングを行わなかった場合の状態を示して
いる。このバッファメモリは「8×d(dは整数)」ビ
ットのマトリクス状に構成されている。インターリビン
グ回路3は、供給された畳込み符号をマトリクスの横方
向に沿って書込んでゆく。図上、各桝目に記載した番号
は、書込まれたビットの順番を示している。
Here, the contents of the interliving will be described with reference to FIG. FIG. 6A is a memory map of the buffer memory provided in the interliving circuit 3, and shows a state where puncturing is not performed at all. This buffer memory is configured in a matrix of “8 × d (d is an integer)” bit. The interliving circuit 3 writes the supplied convolutional code along the horizontal direction of the matrix. In the figure, the number described in each cell shows the order of the written bits.

【0005】そして、インターリビング回路3は、バッ
ファメモリの全ビットが埋まると、その内容をマトリク
スの縦方向に読み出してゆく。図示の例では第1ビッ
ト,第9ビット,第17ビット,・・・・の順でバッファメ
モリの内容が読み出される。読み出されたビットは伝送
路(図示せず)を介して送信される。そして、受信側で
はインターリビング回路3と逆の動作(縦方向に書込ん
で横方向に読み出す)が行われ、インターリビング前の
畳込み符号が再生される。
Then, when all the bits of the buffer memory are filled, the interliving circuit 3 reads the contents in the vertical direction of the matrix. In the illustrated example, the contents of the buffer memory are read in the order of the 1st bit, the 9th bit, the 17th bit, ... The read bits are transmitted via a transmission line (not shown). Then, on the receiving side, an operation (writing in the vertical direction and reading in the horizontal direction) opposite to that of the interliving circuit 3 is performed, and the convolutional code before interliving is reproduced.

【0006】かかる処理を行うことにより、インターリ
ビング前の畳込み符号と比較してビット間距離が増大す
る。例えば、インターリビング前の第1,第2ビット間
の距離は「0」であったのに対して、インターリビング
後では「d」に広がる。これにより、特にバースト誤り
に対する誤り訂正能力が向上する。
By performing such processing, the inter-bit distance increases as compared with the convolutional code before interleaving. For example, the distance between the first and second bits before inter-living is "0", while it spreads to "d" after inter-living. This improves the error correction capability especially for burst errors.

【0007】ところで、上述した例は、パンクチャリン
グが全く行われなかった場合のものであったが、実際は
パンクチャリング回路2においてパンクチャリングが行
われるため、マトリクスのメモリマップは同図(b)に示
すようになる。図において畳込み符号は「6」ビット毎
(第6ビット,第12ビット,第18ビット,・・・・)に
パンクチャリングされており、後に続くビットは順次シ
フトされてマトリクスに書込まれることになる。
By the way, the above-mentioned example is the case where the puncturing is not performed at all, but since the puncturing is actually performed in the puncturing circuit 2, the memory map of the matrix is shown in FIG. As shown. In the figure, the convolutional code is punctured every "6" bits (6th bit, 12th bit, 18th bit, ...), and subsequent bits are sequentially shifted and written in the matrix. become.

【0008】[0008]

【発明が解決しようとする課題】しかし、上述した技術
においては、パンクチャリングされたビットの前後のビ
ット間の距離がきわめて狭くなるという問題があった。
例えば、図3(a)にあっては、第5,第7ビット間の距
離は「2d」であったのに対して、第6ビットがパンク
チャリングされた同図(b)にあっては該距離は「d」に
なっている。
However, the above-mentioned technique has a problem that the distance between the bits before and after the punctured bit becomes extremely small.
For example, in FIG. 3A, the distance between the 5th and 7th bits is “2d”, whereas in FIG. 3B where the 6th bit is punctured. The distance is “d”.

【0009】このようにビット間距離がきわめて狭くな
ると、インターリビングの深さ、すなわち誤りのランダ
マイズ効果が大幅に低下し、結果的にバースト誤りの訂
正能力が大幅に低下するという問題が生じる。この発明
は上述した事情に鑑みてなされたものであり、誤り訂正
能力の高い誤り訂正符号の生成方法を提供することを目
的としている。
If the bit-to-bit distance becomes extremely small as described above, the depth of interliving, that is, the error randomizing effect is greatly reduced, resulting in a problem that the burst error correction capability is significantly reduced. The present invention has been made in view of the above circumstances, and an object thereof is to provide a method of generating an error correction code having a high error correction capability.

【0010】[0010]

【課題を解決するための手段】上記課題を解決するため
この発明にあっては、畳込み符号に対してインターリビ
ング処理を行い、その結果に対してパンクチャリングを
行うことを特徴としている。
In order to solve the above problems, the present invention is characterized by performing interliving processing on a convolutional code and performing puncturing on the result.

【0011】[0011]

【作用】最初に畳込み符号に対してインターリビング処
理を行うと、ビット間距離が増大する。次に、インター
リビングの結果に対してパンクチャリングを行うと、
「1」ビットのパンクチャリング毎に前後のビット間距
離が「1」ビットづつ縮まる。そして、パンクチャリン
グが終了した後の任意の二つのビット間の距離の減少量
は、これらビット間でパンクチャリングされたビット数
になる。
When the interleaving process is first performed on the convolutional code, the bit distance increases. Next, when puncturing the result of interliving,
The inter-bit distance before and after is reduced by "1" bit for each "1" bit puncturing. Then, the amount of decrease in the distance between any two bits after the puncturing is completed is the number of bits punctured between these bits.

【0012】[0012]

【実施例】以下、図2を参照してこの発明の一実施例に
ついて説明する。図において各構成要素は図1のものと
同様であるが、インターリビング回路3はパンクチャリ
ング回路2の前段に設けられている。かかる構成におい
ては、畳込み符号器1から出力された畳込み符号に対し
てインターリビングが行われる。すなわち、インターリ
ビング回路3のマトリクスには、図3(a)に示すように
畳込み符号が書込まれる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT An embodiment of the present invention will be described below with reference to FIG. In the figure, each component is the same as that of FIG. 1, but the interliving circuit 3 is provided in the preceding stage of the puncturing circuit 2. In such a configuration, interleaving is performed on the convolutional code output from the convolutional encoder 1. That is, the convolutional code is written in the matrix of the interliving circuit 3 as shown in FIG.

【0013】次に、このマトリクスの内容が縦方向に読
み出され、パンクチャリング回路2によってパンクチャ
リングが行われる。従来例と同様に「6」ビット毎のパ
ンクチャリングが行われた場合の例を図3(c)に示す
(この図はバッファメモリのメモリマップではなく、比
較のためにバッファメモリと同様の形式で表示したもの
である)。図において“×”印はパンクチャリングされ
たビットを示す。
Next, the contents of this matrix are read out in the vertical direction, and the puncturing circuit 2 performs puncturing. An example of the case where puncturing is performed for each "6" bit as in the conventional example is shown in FIG. 3C (this figure is not a memory map of the buffer memory, but is the same format as the buffer memory for comparison. It is what was displayed in). In the figure, "x" indicates a punctured bit.

【0014】図において、第5,第7ビット間の距離
は、「2d−k」になる。ここにkは図示の領域P内で
パンクチャリングされたビット数である。上記例にあっ
ては、値kは約「2d/6」になり、ビット間距離は約
「5d/3」になる。すなわち、本実施例によれば、パ
ンクチャリングを行った場合においても、比較的長いビ
ット間距離を維持できることが解る。
In the figure, the distance between the fifth and seventh bits is "2d-k". Here, k is the number of bits punctured in the illustrated area P. In the above example, the value k is about "2d / 6" and the bit distance is about "5d / 3". That is, according to this embodiment, it is understood that a relatively long inter-bit distance can be maintained even when puncturing is performed.

【0015】[0015]

【発明の効果】以上説明したようにこの発明によれば、
パンクチャリングが終了した後のビット間の距離の減少
量を、二つのビット間でパンクチャリングされたビット
数に抑制することができる。これにより、バースト誤り
等に対して高い誤り訂正能力を保持することができる。
As described above, according to the present invention,
The amount of decrease in the distance between bits after puncturing is completed can be suppressed to the number of bits punctured between two bits. This makes it possible to maintain high error correction capability for burst errors and the like.

【図面の簡単な説明】[Brief description of drawings]

【図1】 一実施例の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of an example.

【図2】 従来例の構成を示すブロック図である。FIG. 2 is a block diagram showing a configuration of a conventional example.

【図3】 一実施例および従来例の動作説明図である。FIG. 3 is an operation explanatory diagram of an example and a conventional example.

【符号の説明】[Explanation of symbols]

1 畳込み符号器 2 パンクチャリング回路 3 インターリビング回路 1 Convolutional encoder 2 Puncturing circuit 3 Interliving circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 畳込み符号に対してインターリビング処
理を行い、その結果に対してパンクチャリングを行うこ
とを特徴とする誤り訂正符号の生成方法。
1. A method of generating an error correction code, characterized by performing interliving processing on a convolutional code and performing puncturing on the result.
JP10356995A 1995-04-27 1995-04-27 Method for generating error correction code Pending JPH08298466A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10356995A JPH08298466A (en) 1995-04-27 1995-04-27 Method for generating error correction code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10356995A JPH08298466A (en) 1995-04-27 1995-04-27 Method for generating error correction code

Publications (1)

Publication Number Publication Date
JPH08298466A true JPH08298466A (en) 1996-11-12

Family

ID=14357440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10356995A Pending JPH08298466A (en) 1995-04-27 1995-04-27 Method for generating error correction code

Country Status (1)

Country Link
JP (1) JPH08298466A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001057521A (en) * 1999-04-13 2001-02-27 Nortel Networks Ltd Rate matching and channel interleaving for communication system
KR100295760B1 (en) * 1998-12-31 2001-09-06 윤종용 Apparatus and method for convolutional decoding in digital system
KR100311413B1 (en) * 1999-12-08 2001-10-12 구자홍 Serially concatenated convolutional encoding method and apparatus for communication system
JP2002540671A (en) * 1999-03-19 2002-11-26 シーメンス アクチエンゲゼルシヤフト Data frame transmission method and transmission apparatus, and data rate matching method and matching apparatus
JP2003527783A (en) * 1999-10-07 2003-09-16 シーメンス アクチエンゲゼルシヤフト Method and apparatus for transmitting data frames and method and apparatus for adapting data rate
US6693889B1 (en) 1998-06-16 2004-02-17 Matsushita Electric Industrial Co., Ltd. Transmission and reception system, transmission and reception device, and method of transmission and reception

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6693889B1 (en) 1998-06-16 2004-02-17 Matsushita Electric Industrial Co., Ltd. Transmission and reception system, transmission and reception device, and method of transmission and reception
US7457276B2 (en) 1998-06-16 2008-11-25 Panasonic Corporation Transmission and reception system, transmission and reception device, and method of transmission and reception
KR100295760B1 (en) * 1998-12-31 2001-09-06 윤종용 Apparatus and method for convolutional decoding in digital system
JP2002540671A (en) * 1999-03-19 2002-11-26 シーメンス アクチエンゲゼルシヤフト Data frame transmission method and transmission apparatus, and data rate matching method and matching apparatus
JP2001057521A (en) * 1999-04-13 2001-02-27 Nortel Networks Ltd Rate matching and channel interleaving for communication system
JP2003527783A (en) * 1999-10-07 2003-09-16 シーメンス アクチエンゲゼルシヤフト Method and apparatus for transmitting data frames and method and apparatus for adapting data rate
KR100311413B1 (en) * 1999-12-08 2001-10-12 구자홍 Serially concatenated convolutional encoding method and apparatus for communication system

Similar Documents

Publication Publication Date Title
US5757824A (en) Code error correction apparatus
US4562578A (en) Method for data transmission
US4598403A (en) Encoding method for error correction
JPH08298466A (en) Method for generating error correction code
US7139961B2 (en) Method and apparatus for decoding error correction code
US7509558B2 (en) Error correction method for reed-solomon product code
JPS632370B2 (en)
KR100499467B1 (en) Block interleaving method, and apparatus for the same
US4912695A (en) Method for recording information including error information on a disk
EP1388944A1 (en) Cross interleave reed-solomon code correction
JP2908272B2 (en) Information processing device
JPH0147943B2 (en)
US6718505B1 (en) Method and apparatus for error correction in a process of decoding cross-interleaved Reed-Solomon code (CIRC)
JPS5996516A (en) Correcting and encoding method of error
EP1111799B1 (en) Error correction with a cross-interleaved Reed-Solomon code, particularly for CD-ROM
US6687870B1 (en) Method and apparatus for interleaving for information transmission or storage applications
JP2738659B2 (en) Encoding method, encoding device, and decoding device
JPH08242178A (en) Error correcting method
KR100253171B1 (en) Error correcting circuit and method
JPH07129477A (en) Error detection correcting device
JPS62173821A (en) Encoding or decoding method for product code
KR100218153B1 (en) Block interleave/deinterleave method of data communication
KR100229325B1 (en) Convolution interleaver
JPS607418B2 (en) Interleave processing circuit
JPS59167145A (en) Error correcting system

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020827