JPH0716594U

JPH0716594U - 共振形ｄｃ−ｄｃコンバータ

Info

Publication number: JPH0716594U
Application number: JP4612193U
Authority: JP
Inventors: 浩臼井
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 1993-08-24
Filing date: 1993-08-24
Publication date: 1995-03-17
Anticipated expiration: 2008-08-24
Also published as: JP2604302Y2

Abstract

(57)【要約】【目的】軽負荷時における共振形ＤＣ−ＤＣコンバー
タのスイッチング損失やノイズの発生を低減する。【構成】本考案による共振形ＤＣ−ＤＣコンバータ
は、第１の直流電源１と第２の直流電源０とを直列に接
続し、第１及び第２の直流電源１、０の直列回路の両端
に第１及び第２のＭＯＳ-ＦＥＴ２、３の直列回路を接
続し、第１及び第２の直流電源１、０の直列回路の接続
点と第１及び第２のＭＯＳ-ＦＥＴ２、３の直列回路の
接続点との間にトランス６の１次巻線６a及び共振用リ
アクトル７の直列回路を接続し、第１及び第２のＭＯＳ
-ＦＥＴ２、３の各々と並列に第１及び第２の共振用コ
ンデンサ４、５を接続し、１次巻線６aと並列に循環電
流用リアクトル２４を接続し、トランス６の２次巻線６
c、６dから整流ダイオード８、９及び平滑コンデンサ１
２を有する整流平滑回路を通じて直流電圧を取り出す構
成である。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案はスイッチングレギュレータ、特に共振形ＤＣ−ＤＣコンバータに関するものである。

【０００２】

【従来の技術】

従来の共振形ＤＣ−ＤＣコンバータの一例の回路図を図１０に示す。図１０において、１、０は第１及び第２の直流電源、２と３は第１及び第２のスイッチング素子としてのＭＯＳ-ＦＥＴ、４と５は第１及び第２の共振用コンデンサ、６はトランス、７は共振用リアクトル、８と９は整流ダイオード、１２は平滑コンデンサ、１３は負荷、１４と１５は分圧用抵抗、１６は基準電圧源、１７はオペアンプ、１８と１９はそれぞれフォトカプラを構成する発光ダイオードと受光トランジスタ、２０は制御回路である。第１及び第２の直流電源の各電圧は互いに同一である。分圧用抵抗１４、１５は電圧検出回路を構成し、基準電圧源１６、オペアンプ１７、発光ダイオード１８及び受光トランジスタ１９は誤差増幅回路を構成する。制御回路２０は、負荷１３の端子電圧に応じてパルス幅が変化する制御パルス信号をある一定の休止期間（デッドタイム）を設けて第１及び第２のＭＯＳ-ＦＥＴ２、３の各ゲート端子に交互に付与し、第１及び第２のＭＯＳ-ＦＥＴ２、３を交互にオン・オフ動作させるためのものである。

【０００３】次に、図１０に示す回路の動作について説明する。制御回路２０から、図１１ (Ａ)及び(Ｂ)に示す制御パルス信号Ｖ_G1、Ｖ_G2をある一定のデッドタイムｔ_Dを設けて各々第１及び第２のＭＯＳ-ＦＥＴ２、３のゲート端子に付与し、第１及び第２のＭＯＳ-ＦＥＴ２、３を交互にオン・オフ動作させる。第１のＭＯＳ-ＦＥＴ２がオンになると、トランス６の１次巻線６aに共振用リアクトル７を通して第１の直流電源１の電圧が印加され、第１の２次巻線６cに電圧が誘起される。これと共に、共振用リアクトル７にエネルギーが蓄積される。このとき、第１の２次巻線６cに誘起された電圧により整流ダイオード８及び平滑コンデンサ１２の経路に電流が流れる。このときに第１のＭＯＳ-ＦＥＴ２に流れる電流Ｉ_Q1 の波形を図１１(Ｃ)に示す。図１１(Ａ)に示すように、時間Ｔ₁が経過した後に第１のＭＯＳ-ＦＥＴ２がオフになると、第１のＭＯＳ-ＦＥＴ２のオン期間中に共振用リアクトル７に蓄積されたエネルギーが放出される。このとき、主として共振用リアクトル７と第１及び第２の共振用コンデンサ４、５により電圧共振が起こり、第１のＭＯＳ-ＦＥＴ２の両端の電圧Ｖ_Q1が図１１(Ｅ)に示すように正弦波状に上昇して行く。この結果、図１１(Ｅ)に示す電圧Ｖ_Q1の波形と図１１( Ｃ)に示す電流Ｉ_Q1の波形との重なりが少なくなるから、第１のＭＯＳ-ＦＥＴ２のオン・オフ転換期におけるゼロ電圧スイッチング（ＺＶＳ）が可能となる。また、電圧共振により第２のＭＯＳ-ＦＥＴ３の両端の電圧Ｖ_Q2は図１１(Ｆ)に示すように正弦波状に降下して行く。

【０００４】図１１(Ｆ)に示す第２のＭＯＳ-ＦＥＴ３の両端の電圧Ｖ_Q2が０Ｖに達したときに第２のＭＯＳ-ＦＥＴ３がオンになると、トランス６の１次巻線６aに共振用リアクトル７を通して第２の直流電源０の電圧が先程とは逆極性に印加されて、第２の２次巻線６dに電圧が誘起される。これと共に、共振用リアクトル７にエネルギーが蓄積される。このとき、第２の２次巻線６dに誘起された電圧により整流ダイオード９及び平滑コンデンサ１２の経路に電流が流れる。このときに第２のＭＯＳ-ＦＥＴ３に流れる電流Ｉ_Q2の波形を図１１(Ｄ)に示す。図１１(Ｂ) に示すように、時間Ｔ₁が経過した後に第２のＭＯＳ-ＦＥＴ３がオフになると、第２のＭＯＳ-ＦＥＴ３のオン期間中に共振用リアクトル７に蓄積されたエネルギーが放出される。このとき、主として共振用リアクトル７と第１及び第２の共振用コンデンサ４、５により電圧共振が起こり、第２のＭＯＳ-ＦＥＴ３の両端の電圧Ｖ_Q2が図１１(Ｆ)に示すように正弦波状に上昇して行く。この結果、図１１(Ｆ)に示す電圧Ｖ_Q2の波形と図１１(Ｄ)に示す電流Ｉ_Q2の波形との重なりが少なくなるから、第２のＭＯＳ-ＦＥＴ３のオン・オフ転換期におけるゼロ電圧スイッチング（ＺＶＳ）が可能となる。また、電圧共振により第１のＭＯＳ-ＦＥＴ２の両端の電圧Ｖ_Q1は図１１(Ｅ)に示すように正弦波状に降下して行く。そして、図１１(Ｅ)に示す電圧Ｖ_Q1が０Ｖに達したときに第１のＭＯＳ-ＦＥＴ２が再びオンになる。

【０００５】上述の動作の繰り返しにより第１及び第２の直流電源１、０の電圧が他の直流電圧に変換される。この直流電圧は更に平滑コンデンサ１２により平滑化され、負荷１３に供給される。また、平滑化された直流電圧は分圧用抵抗１４、１５により分圧され、分圧された電圧はオペアンプ１７により基準電圧源１６の電圧と比較される。オペアンプ１７の比較出力はフォトカプラを構成する発光ダイオード１８を通じて受光トランジスタ１９を制御する。受光トランジスタ１９の出力は制御回路２０に入力され、この入力信号に応じて制御回路２０は第１及び第２のＭＯＳ-ＦＥＴ２、３の各ゲート端子に付与すべき制御パルス信号のパルス幅を制御して負荷１３に供給される直流電圧を一定に保持して出力電圧を安定化することができる。

【０００６】

【考案が解決しようとする課題】

ところで、図１０に示す共振形ＤＣ−ＤＣコンバータでは、負荷１３に流れる電流が減少したとき、トランス６の１次側の共振用リアクトル７に流れる電流も減少して、電圧共振を起こすに充分なエネルギーを共振用リアクトル７に蓄積できない。したがって、軽負荷になると図１１(Ａ)及び(Ｂ)に示すように制御パルス信号Ｖ_G1、Ｖ_G2のパルス幅が定電圧動作時に比較して非常に狭くなり（Ｔ₁>> Ｔ₂）、負荷１３に流れる電流が減少するから、電圧共振ができなくなる。これにより、第１及び第２のＭＯＳ-ＦＥＴ２、３の両端の電圧Ｖ_Q1、Ｖ_Q2の波形の立上り及び立下りが図１１(Ｅ)及び(Ｆ)に示すように乱れる。そのため、軽負荷時において第１及び第２のＭＯＳ-ＦＥＴ２、３のスイッチング損失が大きくなると共にノイズが発生する欠点があった。また、図１１(Ａ)及び(Ｂ)に示すデッドタイムｔ_Dは負荷の軽重に関わらず一定に保持する必要があり、それゆえ軽負荷時には制御パルス信号Ｖ_G1、Ｖ_G2の周波数が極めて高くなるから、実際には制御パルス信号の周波数の制御範囲が狭くなる問題点も発生した。

【０００７】そこで、本考案は軽負荷時でもスイッチング損失やノイズの発生を低減できる共振形ＤＣ−ＤＣコンバータを提供することを目的とする。

【０００８】

【課題を解決するための手段】

本考案による共振形ＤＣ−ＤＣコンバータは、トランスの１次巻線に第１の方向の直流電圧を印加するように前記１次巻線と直流電源との間に接続された第１のスイッチング素子と、前記トランスの１次巻線に第２の方向の直流電圧を印加するように前記１次巻線と直流電源との間に接続された第２のスイッチング素子と、前記第１及び第２のスイッチング素子の各々と並列に接続された第１及び第２の共振用コンデンサと、前記１次巻線と直列に接続された共振用リアクトルと、前記トランスの２次巻線に接続された整流平滑回路とからなる。この共振形ＤＣ−ＤＣコンバータでは、前記１次巻線又は前記２次巻線と並列に循環電流用リアクトルを接続している。

【０００９】また、本考案の他の実施例での共振形ＤＣ−ＤＣコンバータは、トランスの１次巻線に第１の方向の直流電圧を印加するように前記１次巻線と直流電源との間に接続された第１のスイッチング素子と、前記トランスの１次巻線に第２の方向の直流電圧を印加するように前記１次巻線と直流電源との間に接続された第２のスイッチング素子と、前記第１及び第２のスイッチング素子の各々と並列に接続された第１及び第２の共振用コンデンサと、前記トランスの２次巻線と直列に接続された共振用リアクトルと、前記共振用リアクトルに接続された整流平滑回路とからなる。この共振形ＤＣ−ＤＣコンバータでは、前記２次巻線及び前記共振用リアクトルが閉回路を成すように循環電流用リアクトルを接続している。

【００１０】

【作用】

循環電流用リアクトルを通して一定の共振電流を常時共振用リアクトルに流すことにより、軽負荷時において電圧共振を起こすに充分なエネルギーを共振用リアクトルに蓄積することができる。そのため、軽負荷時においてもスイッチング素子のスイッチング損失やノイズの発生を低減することが可能となる。

【００１１】

【実施例】

以下、本考案による共振形ＤＣ−ＤＣコンバータの実施例を図１及び図２に基づいて説明する。但し、これらの図面では図１０及び図１１に示す箇所と同一の部分には同一の符号を付し、その説明を省略する。本実施例のＤＣ−ＤＣコンバータにおいては、図１に示すようにトランス６の１次巻線６aと並列に循環電流用リアクトル２４が接続されている。その他の構成は図１０と同一である。

【００１２】上記の構成における動作は次の通りである。まず、制御回路２０から図２(Ａ) 及び(Ｂ)に示す制御パルス信号Ｖ_G1、Ｖ_G2がある一定のデッドタイムｔ_Dを設けて各々第１及び第２のＭＯＳ-ＦＥＴ２、３のゲート端子に付与される。これにより、第１及び第２のＭＯＳ-ＦＥＴ２、３を交互にオン・オフ動作させる。第１のＭＯＳ-ＦＥＴ２がオンになると、トランス６の１次巻線６a及び循環電流用リアクトル２４に共振用リアクトル７を通して第１の直流電源１の電圧が印加され、第１の２次巻線６cに電圧が誘起される。第１の２次巻線６cに誘起された電圧により、整流ダイオード８及び平滑コンデンサ１２の経路に電流が流れる。それと共に、共振用リアクトル７には充分大きなエネルギーが蓄積される。このときに第１のＭＯＳ-ＦＥＴ２に流れる電流Ｉ_Q1の波形を図２(Ｃ)に示す。次に、図２(Ａ)に示すように、時間Ｔ₁が経過した後に第１のＭＯＳ-ＦＥＴ２がオフになると、第１のＭＯＳ-ＦＥＴ２のオン期間中に共振用リアクトル７に蓄積されたエネルギーが放出される。このとき、主として共振用リアクトル７と第１及び第２の共振用コンデンサ４、５により電圧共振が起こり、第１のＭＯＳ-ＦＥＴ２の両端の電圧Ｖ_Q1が図２(Ｅ)に示すように正弦波状に上昇して行く。この結果、図２(Ｅ)に示す電圧Ｖ_Q1の波形と図２(Ｃ)に示す電流Ｉ_Q1の波形との重なりが少なくなるから、第１のＭＯＳ-ＦＥＴ２のオン・オフ転換期におけるゼロ電圧スイッチング（ＺＶＳ）が可能となる。また、電圧共振により第２のＭＯＳ -ＦＥＴ３の両端の電圧Ｖ_Q2は図２(Ｆ)に示すように正弦波状に降下して行く。

【００１３】続いて、図２(Ｆ)に示す第２のＭＯＳ-ＦＥＴ３の両端の電圧Ｖ_Q2が０Ｖに達したときに第２のＭＯＳ-ＦＥＴ３がオンになると、トランス６の１次巻線６a及び循環電流用リアクトル２４に共振用リアクトル７を通して第２の直流電源０の電圧が先程とは逆極性に印加されて、第２の２次巻線６dに電圧が誘起される。第２の２次巻線６dに誘起された電圧により、整流ダイオード９及び平滑コンデンサ１２の経路に電流が流れる。それと共に、共振用リアクトル７には充分大きなエネルギーが蓄積される。このときに第２のＭＯＳ-ＦＥＴ３に流れる電流Ｉ_Q ₂ の波形を図２(Ｄ)に示す。次に、図２(Ｂ)に示すように、時間Ｔ₁が経過した後に第２のＭＯＳ-ＦＥＴ３がオフになると、第２のＭＯＳ-ＦＥＴ３のオン期間中に共振用リアクトル７に蓄積されたエネルギーが放出される。このとき、主として共振用リアクトル７と第１及び第２の共振用コンデンサ４、５により電圧共振が起こり、第２のＭＯＳ-ＦＥＴ３の両端の電圧Ｖ_Q2が図２(Ｆ)に示すように正弦波状に上昇して行く。この結果、図２(Ｆ)に示す電圧Ｖ_Q2の波形と図２(Ｄ)に示す電流Ｉ_Q2の波形との重なりが少なくなるから、第２のＭＯＳ-ＦＥＴ３のオン・オフ転換期におけるゼロ電圧スイッチング（ＺＶＳ）が可能となる。また、電圧共振により第１のＭＯＳ-ＦＥＴ２の両端の電圧Ｖ_Q1は図２(Ｅ)に示すように正弦波状に降下して行く。そして、図２(Ｅ)に示す電圧Ｖ_Q1が０Ｖに達したときに第１のＭＯＳ-ＦＥＴ２が再びオンになる。

【００１４】上述の動作の繰り返しにより第１及び第２の直流電源１、０の電圧が他の直流電圧に変換される。この直流電圧は更に平滑コンデンサ１２により平滑化され、負荷１３に供給される。また、制御回路２０は、平滑コンデンサ１２にて平滑化された直流電圧に応じて第１及び第２のＭＯＳ-ＦＥＴ２、３の各ゲート端子に付与すべき制御パルス信号のパルス幅を制御して負荷１３に供給される直流電圧を一定に保持して出力電圧を安定化する。

【００１５】次に、図１の回路の負荷１３が軽負荷の場合について説明する。負荷１３が軽負荷になると負荷１３の両端の電圧が高くなり、図２(Ａ)及び(Ｂ)に示すように制御回路２１から出力される制御信号パルス信号Ｖ_G1、Ｖ_G2のパルス幅が絞られ狭くなる（Ｔ₁＞Ｔ₂）。このとき、負荷１３に流れる電流が減少するが、この回路では負荷電流の大きさに関係なく一定の共振電流が常に循環電流用リアクトル２４を通して共振用リアクトル７に流れるため、軽負荷時においても共振用リアクトル７に充分大きなエネルギーが蓄積される。そのため、軽負荷時において第１及び第２のＭＯＳ-ＦＥＴ２、３のオフ転換時に電圧共振が起こり、図２(Ｅ）及び（Ｆ)に示すように第１及び第２のＭＯＳ-ＦＥＴ２、３の両端の電圧Ｖ_Q1、Ｖ_Q2の各波形の立上り及び立下りが正弦波状となる。

【００１６】上記のように、本実施例では、負荷電流の大きさに関係なく循環電流用リアクトル２４を通して一定の共振電流を常に共振用リアクトル７に流すことが可能である。この共振電流は、循環電流用リアクトル２４のインダクタンスの値を任意に選ぶことにより自由に設定できる。したがって、軽負荷時において電圧共振を起こすのに必要なエネルギーを共振用リアクトル７に充分に蓄積することができる。このため、図２(Ｅ)及び(Ｆ)に示すように、軽負荷時において第１及び第２のＭＯＳ-ＦＥＴ２、３の両端の電圧Ｖ_Q1、Ｖ_Q2の各波形の立上り及び立下りの乱れがないから、全ての負荷範囲においてゼロ電圧スイッチング（ＺＶＳ）が可能となる。よって、第１及び第２のＭＯＳ-ＦＥＴ２、３のスイッチング損失の増加やノイズの発生がない。また、共振電流により一定の循環電流が形成されるため、比較的広い制御パルス信号のパルス幅において軽負荷等に対応できるようになる。このため、負荷変動に対する著しい周波数上昇などがなく、制御パルス信号の周波数制御範囲を極めて広くすることが可能となる。

【００１７】本考案の実施態様は前記の実施例に限定されず種々の変更が可能である。例えば、下記の(ａ)〜(ｇ)は変更例の一部である。（ａ）図１の回路における循環電流用リアクトル２４は、図３の回路に示すようにトランス６の第１及び第２の２次巻線６a、６bの直列回路の両端に接続してもよい。（ｂ）図１の回路における第１及び第２の直流電源１、０の代わりに、図４の回路に示すように単一の直流電源１及びハーフブリッジ用コンデンサ２５、２６を使用してトランス６の１次側のスイッチング回路をハーフブリッジ型として構成してもよい。（ｃ）図１の回路におけるトランス６の１次側の共振用リアクトル７及び循環電流用リアクトル２４は、図５の回路に示すように第１及び第２の巻線７a、７b を有する共振用リアクトル７を使用して循環電流用リアクトル２４と共にトランス６の２次側に設けてもよい。（ｄ）図１の回路におけるトランス６の１次側のスイッチング回路を図６の回路に示すようにプッシュプル型として構成してもよい。図６の回路において、６ aと６bは第１及び第２の１次巻線を示す。（ｅ）図６の回路におけるトランス６の１次側の共振用リアクトル７及び循環電流用リアクトル２４は、図７の回路に示すように各々トランス６の２次側に設けてもよい。（ｆ）図７の回路の２次側における整流ダイオード８、９及び平滑コンデンサ１２からなるセンタータップ型整流平滑回路を、図８の回路に示すように整流ダイオード８、９、コンデンサ１０、１１及び平滑コンデンサ１２からなる倍電圧整流平滑回路に変更してもよい。（ｇ）更に、図８の回路におけるコンデンサ１０、１１の代わりに、図９に示すように整流ダイオード２２、２３を接続してフルブリッジ型整流平滑回路を構成してもよい。なお、本実施例並びに上記(ａ)〜(ｇ)の各変更実施例の共振用リアクトル７及び循環電流用リアクトル２４は、何れの例においてもトランス６の漏れインダクタンスを使用することにより、各々トランス６に組み込むことが可能である。

【００１８】

【考案の効果】

以上のように、本考案では、循環電流用リアクトルを付加することにより負荷電流の大きさに関係なく一定の共振電流を流せるため、全ての負荷範囲においてゼロ電圧スイッチング（ＺＶＳ）が可能となる。したがって、全ての負荷範囲においてスイッチング損失の低減及びノイズの発生を低減することができる。また、この共振電流は一定の循環電流でもあるから、比較的広い制御パルス信号の最小パルス幅を実現して、負荷変動に対する著しい周波数変動を抑制することが可能である。このため、制御パルス信号の周波数の制御範囲を極めて広くすることが可能となる。更に、循環電流用リアクトルや共振用リアクトルはトランスの漏れインダクタンスとしてトランスに組み込むこともできるので、部品点数を増加させることなく共振形ＤＣ−ＤＣコンバータの特性改善を図ることができる利点がある。

【図面の簡単な説明】

【図１】本考案の実施例を示す共振形ＤＣ−ＤＣコン
バータの電気回路図

【図２】図１の回路の定電圧動作時及び軽負荷時にお
ける各部の電圧及び電流を示す波形図

【図３】図１の回路の変形例を示す電気回路図

【図４】図１の回路の他の変形例を示す電気回路図

【図５】図１の回路の別の他の変形例を示す電気回路
図

【図６】図１の回路における１次側のスイッチング回
路をプッシュプル型とした例を示す電気回路図

【図７】図６の回路の変形例を示す電気回路図

【図８】図７の回路の変形例を示す電気回路図

【図９】図８の回路の変形例を示す電気回路図

【図１０】従来の共振形ＤＣ−ＤＣコンバータの電気
回路図

【図１１】図１０の回路の定電圧動作時及び軽負荷時
における各部の電圧及び電流を示す波形図

【符号の説明】

１、０．．．第１及び第２の直流電源、２、３．．．第
１及び第２のＭＯＳ-ＦＥＴ（スイッチング素子）、
４、５．．．第１及び第２の共振用コンデンサ、
６．．．トランス、６a、６b．．．第１及び第２の１次
巻線、６c、６d．．．第１及び第２の２次巻線、
７．．．共振用リアクトル、７a、７b．．．第１及び第
２の巻線、８、９、２２、２３．．．整流ダイオード、
１０、１１．．．コンデンサ、１２．．．平滑コンデン
サ、１３．．．負荷、１４、１５．．．分圧用抵抗、１
６．．．基準電圧源、１７．．．オペアンプ、１
８．．．発光ダイオード、１９．．．受光トランジス
タ、２０．．．制御回路、２４．．．循環電流用リアク
トル、２５、２６．．．ハーフブリッジ用コンデンサ

Claims

【実用新案登録請求の範囲】

【請求項１】トランスの１次巻線に第１の方向の直流
電圧を印加するように、前記１次巻線と直流電源との間
に接続された第１のスイッチング素子と、前記トランスの１次巻線に第２の方向の直流電圧を印加
するように、前記１次巻線と直流電源との間に接続され
た第２のスイッチング素子と、前記第１及び第２のスイッチング素子の各々と並列に接
続された第１及び第２の共振用コンデンサと、前記１次巻線と直列に接続された共振用リアクトルと、前記トランスの２次巻線に接続された整流平滑回路と、からなる共振形ＤＣ−ＤＣコンバータにおいて、前記１次巻線又は前記２次巻線と並列に循環電流用リア
クトルを接続したことを特徴とする共振形ＤＣ−ＤＣコ
ンバ−タ。
【請求項２】トランスの１次巻線に第１の方向の直流
電圧を印加するように、前記１次巻線と直流電源との間
に接続された第１のスイッチング素子と、前記トランスの１次巻線に第２の方向の直流電圧を印加
するように、前記１次巻線と直流電源との間に接続され
た第２のスイッチング素子と、前記第１及び第２のスイッチング素子の各々と並列に接
続された第１及び第２の共振用コンデンサと、前記トランスの２次巻線と直列に接続された共振用リア
クトルと、前記共振用リアクトルに接続された整流平滑回路と、からなる共振形ＤＣ−ＤＣコンバータにおいて、前記２次巻線及び前記共振用リアクトルが閉回路を成す
ように循環電流用リアクトルを接続したことを特徴とす
る共振形ＤＣ−ＤＣコンバ−タ。