JPH0680638B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0680638B2
JPH0680638B2 JP2178082A JP17808290A JPH0680638B2 JP H0680638 B2 JPH0680638 B2 JP H0680638B2 JP 2178082 A JP2178082 A JP 2178082A JP 17808290 A JP17808290 A JP 17808290A JP H0680638 B2 JPH0680638 B2 JP H0680638B2
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
layer
contact hole
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2178082A
Other languages
English (en)
Other versions
JPH0465122A (ja
Inventor
洋一 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP2178082A priority Critical patent/JPH0680638B2/ja
Priority to DE69120153T priority patent/DE69120153T2/de
Priority to EP91111027A priority patent/EP0464791B1/en
Priority to KR1019910011382A priority patent/KR950013738B1/ko
Publication of JPH0465122A publication Critical patent/JPH0465122A/ja
Priority to US08/302,398 priority patent/US5420074A/en
Publication of JPH0680638B2 publication Critical patent/JPH0680638B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76859—After-treatment introducing at least one additional element into the layer by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は半導体装置の製造方法に関するもので、特にコ
ンタクトホールの埋め込みに使用されるものである。
（従来の技術） 従来、半導体装置のコンタクトホール部では、主に、コ
ンタクトホールを開孔後、スパッタ法を用いて金属配線
を形成する方法が採用されてきた。ところが、素子の微
細化に伴って、コンタクトホールのアスペクト比が大き
くなり、このためコンタクトホール部で十分なステップ
カバレージを確保することが難しくなってきた。
このような事情から、近年、コンタクトホールへ低抵抗
材料を埋め込む技術が注目かつ検討されてきている。そ
の一手法として、コンタクトホールへ多結晶シリコンを
埋め込む方法が知られている。この方法では、多結晶シ
リコンで作ったプラグ（コンタクトホールに埋め込んだ
導電材をいう。以下同じ。）自体の抵抗を下げるため
に、多結晶シリコンに不純物をドーピングしなければな
らない。なお、不純物の導入法には、多結晶シリコンか
らなるプラグを形成後、その上から不純物をイオン注入
する方法が最も簡易な方法として知られている。また、
この方法では、非常に高い加速電圧を加え、イオンをプ
ラグ内の深い場所へ注入することが必要条件とされてい
る。ところが、イオンに高加速を与える装置は高価であ
る。また、コンタクトホールの深さに大小様々な相違が
ある場合には、一度にイオン注入を行うと、全てのプラ
グについて、その深い場所に均一にイオンを注入するこ
とは不可能である。その結果、例えば浅いコンタクトホ
ールに加速電圧を合わせた際には、深いコンタクトホー
ルにおいては、そのプラグの下部まで不純物が到達でき
ず、全てのプラグの抵抗値を十分に下げることができな
いという欠点がある。
そこで、このような課題を解決するために、例えば特開
平１−205525号公報に記載されているような提案があ
る。以下、この提案による方法について、第３図（ａ）
乃至（ｆ）を参照しながら説明する。
まず、同図（ａ）に示すように、半導体基板301の表面
にシリコン酸化膜からなる絶縁層302を形成する。ま
た、例えばMOSトランジスタのソース領域303上にコンタ
クトホール304を開孔する。次に、同図（ｂ）に示すよ
うに、CVD法によって第１の多結晶シリコン層305を比較
的に薄く堆積形成する。次に、同図（ｃ）に示すよう
に、コンタクトホール304内部の第１の多結晶シリコン
層305に不純物をイオン注入し、コンタクトホール底部
の第１の多結晶シリコン層305aを低抵抗化させる。次
に、同図（ｄ）に示すように、コンタクトホール側壁部
の第１の多結晶シリコン層305bを低抵抗化させるため、
コンタクトホール側壁部の第１の多結晶シリコン層305b
に例えば不純物を塗布する。次に、同図（ｅ）に示すよ
うに、CVD法によって第１の多結晶シリコン層305上に第
２の多結晶シリコン層306を堆積形成する。次に、同図
（ｆ）に示すように、第１及び第２の多結晶シリコン層
305,306をエッチバックし除去する。また、コンタクト
ホール側壁部の第１の多結晶シリコン層305bに塗布した
不純物を熱拡散させ、コンタクトホール内部の第２の多
結晶シリコン層306を低抵抗化させる。これにより、コ
ンタクトホール内部に低抵抗の多結晶シリコンからなる
プラグが形成される。
上記提案による製造方法によれば、コンタクトホール内
部のプラグが、第１及び第２の多結晶シリコン層305,30
6に因り形成されているため、それぞれの多結晶シリコ
ン層は薄くなり、不純物の導入も容易となっている。
しかしながら、第２の多結晶シリコン層306を堆積形成
する前に、第１の多結晶シリコン層305中には不純物が
導入されている。このため、第１の多結晶シリコン層30
5の表面には自然酸化膜が成長し易くなっている。つま
り、プラグを形成した後に不純物を導入する前者の従来
例においてもコンタクトホール部における半導体基板表
面には自然酸化膜は成長するが、上記提案による後者の
従来例では、さらに第１及び第２の多結晶シリコン層30
5,306間にも自然酸化膜が成長している。即ち、後者の
従来例では、半導体基板301と第１の多結晶シリコン層3
05との間、及び第１の多結晶シリコン層305と第２の多
結晶シリコン層306との間に自然酸化膜がそれぞれ形成
されているため、高抵抗を直列に挟むことになり、プラ
グ抵抗値の増大をもたらすという欠点がある。
（発明が解決しようとする課題） このように、従来は、コンタクトホール内に一度に多結
晶シリコンを埋め込む方法では、コンタクトホールの深
さに相違がある場合、所定のプラグについては、十分に
抵抗を下げることができないという欠点があった。ま
た、プラグを多結晶シリコンの積層で構成する方法で
は、基板と多結晶シリコンとの間、及び多結晶シリコン
と多結晶シリコンとの界面にそれぞれ自然酸化膜が形成
されるという欠点があった。
本発明は、上記欠点を解決すべくなされたものであり、
低抵抗なプラグによりコンタクトホールを埋め込むこと
ができる半導体装置の製造方法を提供することを目的と
する。
［発明の構成］ （課題を解決するための手段） 上記目的を達成するために、本発明の半導体装置の製造
方法は、まず、半導体基板上に導電層へ達するコンタク
トホールを形成する。この後、前記コンタクトホールを
含む領域に第１の多結晶シリコンを堆積し、前記第１の
多結晶シリコンに不純物を導入する。また、前記第１の
多結晶シリコン上に多結晶シリコンとは異なる低抵抗材
料を堆積し、又前記低抵抗材料上に第２の多結晶シリコ
ンを堆積することにより、前記コンタクトホールを完全
に埋め込む。さらに、熱処理を行うことにより、前記不
純物を拡散させると共に前記低抵抗材料をシリサイド化
させる。この後、エッチバックを行い、前記コンタクト
ホール内に前記第１及び第２の多結晶シリコン並びに前
記シリサイド化された低抵抗材料からなる積層を残存さ
せるというものである。
また、本発明の半導体装置の製造方法は、まず、半導体
基板上に導電層へ達するコンタクトホールを形成する。
この後、前記コンタクトホールを含む領域に第１の多結
晶シリコンを堆積し、前記第１の多結晶シリコンに不純
物を導入する。また、前記第１の多結晶シリコンの表面
領域に金属イオンをイオン注入する。次に、前記第１の
多結晶シリコン上に第２の多結晶シリコンを堆積し、前
記コンタクトホールを完全に埋め込む。さらに、熱処理
を行うことにより、前記不純物を拡散させると共に前記
第１及び第２の多結晶シリコン間に金属シリサイドを形
成する。この後、エッチバックを行い、前記コンタクト
ホール内に前記第１及び第２の多結晶シリコン並びに前
記金属シリサイドからなる積層を残存させるというもの
である。
（作用） このような方法によれば、第１の多結晶シリコン上に
は、多結晶シリコンとは異なる低抵抗材料が堆積されて
いる。即ち、第２の多結晶シリコンを堆積した後の熱処
理工程において、第１の多結晶シリコン中の不純物を拡
散させる際、同時に低抵抗材料が第１及び第２の多結晶
シリコンと反応し、シリサイドが形成される。このた
め、第１及び第２の多結晶シリコン間に存在する自然酸
化膜は破壊され、低抵抗なプラグが形成される。
また、第１の結晶シリコンの表面領域には、金属イオン
がイオン注入されている。即ち、第２の多結晶シリコン
を形成した後の熱処理工程において、第１の多結晶シリ
コン中の不純物を拡散させる際、同時に第１及び第２の
多結晶シリコン間に金属シリサイドが形成される。この
ため、第１及び第２の多結晶シリコン層間に存在する自
然酸化膜は破壊され、低抵抗なプラグが形成される。
（実施例） 以下、図面を参照しながら本発明の一実施例について詳
細に説明する。
第１図（ａ）乃至（ｈ）は、本発明の第１の実施例に係
わる半導体装置の製造方法を示す断面図である。
まず、同図（ａ）に示すように、Ｐ型半導体基板101の
表面領域には、例えばMOSトランジスタのソース領域と
なるＮ型の拡散層102を形成する。またＰ型半導体基板1
01上には、絶縁層（例えば酸化シリコン）103を堆積形
成する。さらに、絶縁層103上には、絶縁層104を堆積形
成する。この後、絶縁層103,104に拡散層102へ達するコ
ンタクトホール105を開孔する。次に、同図（ｂ）に示
すように、例えばLPCVD法を用いて全面に多結晶シリコ
ン層106を500Å程度に堆積形成する。この後、ミキシン
グを行うこと、及び多結晶シリコン層106中に不純物を
導入することを目的として、多結晶シリコン層106上か
ら例えばヒ素（As）をイオン注入する。ここで、図示し
てないが、Ｐ型の不純物領域に達するコンタクトホール
に対しては、例えばBF2をイオン注入する。なお、上記
イオン注入の方法としては、例えばイオンの入射方向を
半導体基板101の法線方向に対して数度以上の角度を付
け、かつ、半導体基板101をその平面内で自転させるこ
とにより行うことができる。この場合、コンタクトホー
ル105側壁の多結晶シリコン層106にも不純物を導入する
ことができる。次に、同図（ｃ）に示すように、多結晶
シリコン層106上には、例えばスパッタ法を用いてチタ
ン（Ti）層107を200Å程度に堆積形成する。ここで、図
示してないが、多結晶シリコン層106の表面には自然酸
化膜（SiO2）が形成されており、よって多結晶シリコン
層106とチタン層107との間には自然酸化膜が介在してい
ることになる。次に、同図（ｄ）に示すように、例えば
LPCVD法を用いて全面に多結晶シリコン層108を2000Å程
度に堆積形成する。この後、多結晶シリコン層108上か
ら例えばリン（Ｐ）を、半導体基板101に対し所定の角
度を付け、かつ、半導体基板101を自転させながらイオ
ン注入する。ここで、図示してないが、Ｐ型の不純物領
域に達するコンタクトホールに対しては、例えばボロン
（Ｂ）をイオン注入する。なお、このイオン注入は、後
述する熱処理工程で、後述する多結晶シリコン層の抵抗
値を下げることを目的として行われる。次に、同図
（ｅ）に示すように、多結晶シリコン層108上には、例
えばスパッタ法を用いてチタン層109を200Å程度に堆積
形成する。ここで、図示してないが、多結晶シリコン層
108の表面には自然酸化膜（SiO2）が形成されており、
よって多結晶シリコン層108とチタン層109との間には自
然酸化膜が介在していることになる。次に、同図（ｆ）
に示すように、例えばLPCVD法を用いて全面に多結晶シ
リコン層110を堆積形成し、コンタクトホール105を完全
に埋め込む。次に、同図（ｇ）に示すように、熱処理工
程として、例えば窒素（Ｎ）雰囲気中で約850℃のアニ
ールを施す。これによって、上記二つのイオン注入によ
り導入された不純物を多結晶シリコン層106,108,110中
へ拡散させる。この時、チタン層107,109は、多結晶シ
リコン層106,108,110とシリサイド反応を起こし、チタ
ンシリサイド層（TiSi2）111,112を形成する。この反応
では、チタン層107,109とシリコンとが反応するため、
界面に存在する自然酸化膜（SiO2）は、この反応により
破壊されてしまう。ここで、シリサイド反応が拡散層10
2まで進行し、接合破壊が起こらないように、チタン層1
07,109の厚さ及び熱処理の時間が調整されていることは
言うまでもない。次に、同図（ｈ）に示すように、積層
された多結晶シリコン層106,108,110、並びにチタンシ
リサイド層111,112をエッチバックして除去する。この
時、絶縁層104がエッチバックのストッパーとなるた
め、絶縁層103のオーバーエッチングを防止することが
できる。なお、絶縁層104には、コンタクトホール105の
埋め込み材料、例えば多結晶シリコンとはエッチング選
択比が異なる材料、例えば酸化シリコンが使用される。
これにより、コンタクトホール105内に低抵抗の積層プ
ラグが形成される。この後、図示してないが、通常の配
線加工工程に従って、例えばAl-Si-Cu/TiN/Ti等を前記
積層プラグ上を含む領域に配し、拡散層102との間に低
抵抗コンタクトを形成する。
このような構成によれば、熱処理工程において、チタン
層107,109は、多結晶シリコン層106,108,110とシリサイ
ド反応を起こしている。このため、多結晶シリコン層10
6,108,110の界面に存在する自然酸化膜は破壊されると
共に、これにより形成されるチタンシリサイド層111,11
2の抵抗値は低いため、埋め込み層全体の抵抗値を下げ
ることができる。
なお、上記第１の実施例において、半導体基板101と多
結晶シリコン層106との間にもチタン層を形成すること
も可能である。しかし、この場合には、半導体基板101
とチタン層とのシリサイド反応により、シリサイド層が
拡散層102に食い込み、接合リークを誘引する原因とな
る。このため、半導体基板101と多結晶シリコン層106と
の間に形成される自然酸化膜は、イオン注入によりミキ
シングによって破壊するのが好ましい。
また、上記第１の実施例では、不純物を熱拡散した後に
エッチバックを行っている。これは、エッチバックを行
った後に不純物を熱拡散する場合に比較し、コンタクト
ホール105周辺の多結晶シリコン層106,108,110からも不
純物が拡散してくるため、積層プラグの上部においても
不純物濃度を十分に高く維持できるからである。なお、
エッチバックを行った後に不純物拡散を行っても構わな
い。
第２図（ａ）乃至（ｃ）は、本発明の第２の実施例に係
わる半導体装置の製造方法を示す断面図である。
この実施例は、前記第１の実施例における多結晶シリコ
ン層106又は108が多結晶シリコンの積層となった場合を
示すものである。
まず、同図（ａ）に示すように、Ｐ型半導体基板201の
表面領域にＮ型の拡散層202を形成した後、基板201上に
絶縁層203,204をそれぞれ堆積形成する。この後、絶縁
層203,204に拡散層202へ達するコンタクトホール205を
開孔する。また、例えばLPCVD法を用いて全面に多結晶
シリコン層206を堆積形成する。さらに、多結晶シリコ
ン層206上から例えばヒ素（As）をイオン注入する。次
に、同図（ｂ）に示すように、例えばLPCVD法を用いて
全面に多結晶シリコン層207を堆積形成する。また、多
結晶シリコン層207上から例えばリン（Ｐ）をイオン注
入する。この後、例えばスパッタ法を用いて多結晶シリ
コン層207上にチタン層208を堆積形成する。また、LPCV
D法を用いて全面に多結晶シリコン層209を堆積形成し、
コンタクトホール205を完全に埋め込む。次に、同図
（ｃ）に示すように、熱処理を施すことによって、上記
二つのイオン注入により導入された不純物を多結晶シリ
コン層206,207,209中へ拡散させる。この時、チタン層2
08は、多結晶層シリコン層207,209とシリサイド反応を
起こし、チタンシリサイド層（TiSi2）210を形成する
が、このシリサイド反応が多結晶シリコン層206及び207
の界面にまで及ぶような条件で熱処理を行う。これによ
り、多結晶層シリコン層206,207及び209の界面に存在す
る自然酸化膜（SiO2）が破壊される。この後、図示して
いないが、積層された多結晶シリコン層206,207,209、
並びにチタンシリサイド層210を絶縁層204をストッパー
としてエッチバックにより除去する。これにより、コン
タクトホール205内に低抵抗の積層プラグが形成され
る。また、通常の配線加工工程に従って、例えばAl-Si-
Cu/TiN/Ti等を前記積層プラグ上を含む領域に配し、拡
散層202との間に低抵抗コンタクトを形成する。
このような方法によっても、上記第１の実施例と同様の
効果を得ることができる。
なお、上記第２の実施例において、チタン層208は、多
結晶層シリコン層206及び207間に形成してもよいことは
言うまでもない。
ここで、上記第１及び第２の実施例では、チタンシリサ
イド層を形成するために、チタンを多結晶シリコン層上
に堆積形成しているが、この他に、例えばチタンその他
の高融点金属イオンを注入することにより、後の熱処理
工程において高融点金属シリサイド層を形成しても同様
の効果を得ることができる。
また、上記第１及び第２実施例では、多結晶シリコン層
間にチタン（Ti）を形成しているが、他の高融点金属で
あるタングステン（Ｗ）、モリブデン（Mo）、コバルト
（Co）等であってもよく、又TiSi2、WSi2、MoSi2等の高
融点金属シリサイドであってもよい。
さらに、本発明は、拡散層に対するコンタクトの埋め込
み平坦化に加えて、例えばゲート電極上に形成するコン
タクトの埋め込み平坦化にも適用できる。つまり、本発
明のプロセスにより拡散層上とゲート電極上とに、同時
に積層プラグを形成することが可能である。
［発明の効果］ 以上、説明したように、本発明の半導体装置の製造方法
によれば、次のような効果を奏する。
コンタクトホールへ多結晶シリコンの積層を埋め込む方
法は、プラグ形成後に不純物を拡散させる方法に比較し
て不純物の導入が大変容易であることに加え、多結晶シ
リコン層の各界面には熱処理工程により形成されるシリ
サイド層が存在している。即ち、熱処理工程で多結晶シ
リコン層の各界面の自然酸化膜は破壊され、最終的には
多結晶シリコン層の各界面の自然酸化膜の残留を防止で
きる。また、シリサイド層は低抵抗であるため、低抵抗
なプラグによりコンタクトホールを埋め込むことが可能
になる。
【図面の簡単な説明】
第１図は本発明の第１の実施例に係わる半導体装置の製
造方法について示す断面図、第２図は本発明の第２の実
施例に係わる半導体装置の製造方法について示す断面
図、第３図は従来の半導体装置の製造方法について示す
断面図である。 101…半導体基板、102…拡散層、103,104…絶縁膜、105
…コンタクトホール、106,108、110…多結晶シリコン
層、107,109…チタン層、111,112…チタンシリサイド
層。

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】半導体基板上に導電層へ達するコンタクト
    ホールを形成する工程と、 前記コンタクトホールを含む領域に第１の多結晶シリコ
    ンを堆積する工程と、 前記第１の多結晶シリコンに不純物を導入する工程と、 前記第１の多結晶シリコン上に多結晶シリコンとは異な
    る低抵抗材料を堆積する工程と、 前記低抵抗材料上に第２の多結晶シリコンを堆積し、前
    記コンタクトホールを完全に埋め込む工程と、 熱処理を行うことにより、前記不純物を拡散させると共
    に前記低抵抗材料をシリサイド化させる工程と、 エッチバックを行い、前記コンタクトホール内に前記第
    １及び第２の多結晶シリコン並びに前記シリサイド化さ
    れた低抵抗材料からなる積層を残存させる工程と を具備することを特徴とする半導体装置の製造方法。
  2. 【請求項２】半導体基板上に導電層へ達するコンタクト
    ホールを形成する工程と、 前記コンタクトホールを含む領域に第１の多結晶シリコ
    ンを堆積する工程と、 前記第１の多結晶シリコンに不純物を導入する工程と、 前記第１の結晶シリコンの表面領域に金属イオンをイオ
    ン注入する工程と、 前記第１の多結晶シリコン上に第２の多結晶シリコンを
    堆積し、前記コンタクトホールを完全に埋め込む工程
    と、 熱処理を行うことにより、前記不純物を拡散させると共
    に前記第１及び第２の多結晶シリコン間に金属シリサイ
    ドを形成する工程と、 エッチバックを行い、前記コンタクトホール内に前記第
    １及び第２の多結晶シリコン並びに前記金属シリサイド
    からなる積層を残存させる工程と を具備することを特徴とする半導体装置の製造方法。
  3. 【請求項３】前記第１の多結晶シリコンが、多結晶シリ
    コンの積層により形成され、かつその積層の上層と下層
    の形成の工程の間に不純物を導入する工程を有すること
    を特徴とする請求項１又は２記載の半導体装置の製造方
    法。
  4. 【請求項４】前記第２の多結晶シリコンが、多結晶シリ
    コンの積層により形成され、かつその積層の上層と下層
    の形成の工程の間に不純物を導入する工程を有すること
    を特徴とする請求項１又は２記載の半導体装置の製造方
    法。
  5. 【請求項５】前記第１の多結晶シリコンが、多結晶シリ
    コンの積層により形成され、かつその積層の上層と下層
    の形成の工程の間に低抵抗材料を堆積する工程を有する
    ことを特徴とする請求項１又は２記載の半導体装置の製
    造方法。
  6. 【請求項６】前記第２の多結晶シリコンが、多結晶シリ
    コンの積層により形成され、かつその積層の上層と下層
    の形成の工程の間に低抵抗材料を堆積する工程を有する
    ことを特徴とする請求項１又は２記載の半導体装置の製
    造方法。
  7. 【請求項７】前記低抵抗材料は、スパッタ法により形成
    されることを特徴とする請求項１、３、４、５及び６の
    いずれか１項記載の半導体装置の製造方法。
  8. 【請求項８】前記低抵抗材料は、高融点金属又はそのシ
    リサイドであることを特徴とする請求項１、３、４、５
    及び６のいずれか１項記載の半導体装置の製造方法。
  9. 【請求項９】前記金属イオンは、高融点金属イオンであ
    ることを特徴とする請求項２乃至６のいずれか１項記載
    の半導体装置の製造方法。
  10. 【請求項１０】前記第１の多結晶シリコンへの不純物の
    導入が、イオン注入法により行われることを特徴とする
    請求項１乃至９のいずれか１項記載の半導体装置の製造
    方法。
JP2178082A 1990-07-05 1990-07-05 半導体装置の製造方法 Expired - Fee Related JPH0680638B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2178082A JPH0680638B2 (ja) 1990-07-05 1990-07-05 半導体装置の製造方法
DE69120153T DE69120153T2 (de) 1990-07-05 1991-07-03 Verfahren zum Absenken von Material mit niedrigem Widerstand in einem Kontaktloch
EP91111027A EP0464791B1 (en) 1990-07-05 1991-07-03 A method for burying low resistance material in a contact hole
KR1019910011382A KR950013738B1 (ko) 1990-07-05 1991-07-05 반도체장치의 제조방법
US08/302,398 US5420074A (en) 1990-07-05 1994-09-08 Method for burying low resistance material in a contact hole

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2178082A JPH0680638B2 (ja) 1990-07-05 1990-07-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0465122A JPH0465122A (ja) 1992-03-02
JPH0680638B2 true JPH0680638B2 (ja) 1994-10-12

Family

ID=16042313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2178082A Expired - Fee Related JPH0680638B2 (ja) 1990-07-05 1990-07-05 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US5420074A (ja)
EP (1) EP0464791B1 (ja)
JP (1) JPH0680638B2 (ja)
KR (1) KR950013738B1 (ja)
DE (1) DE69120153T2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69327600T2 (de) * 1992-02-28 2000-06-21 Stmicroelectronics, Inc. Herstellungsverfahren von Submikronkontakten
KR950012738B1 (ko) * 1992-12-10 1995-10-20 현대전자산업주식회사 반도체소자의 텅스텐 콘택 플러그 제조방법
US5444302A (en) 1992-12-25 1995-08-22 Hitachi, Ltd. Semiconductor device including multi-layer conductive thin film of polycrystalline material
GB2278954A (en) * 1993-06-07 1994-12-14 Inmos Ltd Semiconductor device incorporating a contact and manufacture thereof
US6057604A (en) * 1993-12-17 2000-05-02 Stmicroelectronics, Inc. Integrated circuit contact structure having gate electrode protection for self-aligned contacts with zero enclosure
US5471094A (en) * 1994-02-24 1995-11-28 Integrated Device Technology, Inc. Self-aligned via structure
JP2978736B2 (ja) * 1994-06-21 1999-11-15 日本電気株式会社 半導体装置の製造方法
KR0141165B1 (ko) * 1995-03-08 1998-07-15 김광호 반도체장치의 트랜지스터 제조방법
TW304297B (ja) * 1995-09-29 1997-05-01 Intel Corp
US5846881A (en) * 1995-12-28 1998-12-08 Micron Technology, Inc. Low cost DRAM metallization
US5759905A (en) * 1995-12-29 1998-06-02 Micron Technology, Inc. Semiconductor processing method of forming a conductively doped semiconductive material plug within a contact opening
US5730835A (en) * 1996-01-31 1998-03-24 Micron Technology, Inc. Facet etch for improved step coverage of integrated circuit contacts
US5700716A (en) 1996-02-23 1997-12-23 Micron Technology, Inc. Method for forming low contact resistance contacts, vias, and plugs with diffusion barriers
KR100250744B1 (ko) * 1996-06-21 2000-05-01 김영환 반도체 소자의 폴리사이드층 형성 방법
US5858873A (en) * 1997-03-12 1999-01-12 Lucent Technologies Inc. Integrated circuit having amorphous silicide layer in contacts and vias and method of manufacture thereof
US5929526A (en) * 1997-06-05 1999-07-27 Micron Technology, Inc. Removal of metal cusp for improved contact fill
US5920763A (en) * 1997-08-21 1999-07-06 Micron Technology, Inc. Method and apparatus for improving the structural integrity of stacked capacitors
US6048763A (en) * 1997-08-21 2000-04-11 Micron Technology, Inc. Integrated capacitor bottom electrode with etch stop layer
US6025208A (en) * 1997-08-27 2000-02-15 The Board Of Trustees Of The Leland Stanford Junior University Method of making electrical elements on the sidewalls of micromechanical structures
US6067680A (en) * 1998-04-29 2000-05-30 Micron Technology, Inc. Semiconductor processing method of forming a conductively doped semiconductive material plug within a contact opening
US6423626B1 (en) 1998-11-02 2002-07-23 Micron Technology, Inc. Removal of metal cusp for improved contact fill
KR20030001642A (ko) * 2001-06-25 2003-01-08 주식회사 하이닉스반도체 반도체소자의 콘택플러그 형성방법
US20050048766A1 (en) * 2003-08-31 2005-03-03 Wen-Chieh Wu Method for fabricating a conductive plug in integrated circuit
JP3872071B2 (ja) 2004-05-19 2007-01-24 エルピーダメモリ株式会社 半導体装置及びその製造方法
US7098128B2 (en) * 2004-09-01 2006-08-29 Micron Technology, Inc. Method for filling electrically different features
KR20110009545A (ko) * 2009-07-22 2011-01-28 삼성전자주식회사 금속 탄화 전극을 갖는 반도체장치의 형성방법 및 관련된 반도체장치
CN102299177B (zh) * 2010-06-22 2014-12-10 中国科学院微电子研究所 一种接触的制造方法以及具有该接触的半导体器件

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4152823A (en) * 1975-06-10 1979-05-08 Micro Power Systems High temperature refractory metal contact assembly and multiple layer interconnect structure
US4128670A (en) * 1977-11-11 1978-12-05 International Business Machines Corporation Fabrication method for integrated circuits with polysilicon lines having low sheet resistance
US4333099A (en) * 1978-02-27 1982-06-01 Rca Corporation Use of silicide to bridge unwanted polycrystalline silicon P-N junction
US4398335A (en) * 1980-12-09 1983-08-16 Fairchild Camera & Instrument Corporation Multilayer metal silicide interconnections for integrated circuits
JPS5961033A (ja) * 1982-09-30 1984-04-07 Fujitsu Ltd 高融点金属シリサイド層の形成方法
JPS59210642A (ja) * 1983-05-16 1984-11-29 Hitachi Ltd 半導体装置の製造方法
JPS60189221A (ja) * 1984-03-08 1985-09-26 Nippon Denso Co Ltd 半導体装置の製造方法
JPS60226174A (ja) * 1984-04-25 1985-11-11 Matsushita Electronics Corp 金属硅化物の形成方法
US4818723A (en) * 1985-11-27 1989-04-04 Advanced Micro Devices, Inc. Silicide contact plug formation technique
KR900003618B1 (ko) * 1986-05-30 1990-05-26 후지쓰가부시끼가이샤 반도체장치 및 그 제조방법
JPS63119548A (ja) * 1986-11-07 1988-05-24 Fujitsu Ltd 半導体装置の製造方法
JP2522924B2 (ja) * 1986-11-19 1996-08-07 三洋電機株式会社 金属シリサイド膜の形成方法
US4960732A (en) * 1987-02-19 1990-10-02 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
JPS63299251A (ja) * 1987-05-29 1988-12-06 Toshiba Corp 半導体装置の製造方法
JPH01205525A (ja) * 1988-02-12 1989-08-17 Sony Corp コンタクトホールの穴埋め方法
KR910005401B1 (ko) * 1988-09-07 1991-07-29 경상현 비결정 실리콘을 이용한 자기정렬 트랜지스터 제조방법

Also Published As

Publication number Publication date
JPH0465122A (ja) 1992-03-02
EP0464791A3 (en) 1992-06-03
EP0464791A2 (en) 1992-01-08
EP0464791B1 (en) 1996-06-12
US5420074A (en) 1995-05-30
KR950013738B1 (ko) 1995-11-15
DE69120153D1 (de) 1996-07-18
DE69120153T2 (de) 1996-11-28

Similar Documents

Publication Publication Date Title
KR950013738B1 (ko) 반도체장치의 제조방법
US5346836A (en) Process for forming low resistance contacts between silicide areas and upper level polysilicon interconnects
US4558507A (en) Method of manufacturing semiconductor device
US5933741A (en) Method of making titanium silicide source/drains and tungsten silicide gate electrodes for field effect transistors
US5739064A (en) Second implanted matrix for agglomeration control and thermal stability
JPH01133368A (ja) ポリシリコン・ゲートｆｅｔの形成方法
JPH08148561A (ja) 半導体装置とその製造方法
JP4717172B2 (ja) タングステンビットラインの形成方法
US5683920A (en) Method for fabricating semiconductor devices
US20020072209A1 (en) Method of forming tungsten nitride layer as metal diffusion barrier in gate structure of MOSFET device
US5192713A (en) Method of manufacturing semiconductor devices having multi-layered structure
KR0161380B1 (ko) 반도체장치의 트랜지스터 및 그 제조방법
CN100418224C (zh) 半导体器件及半导体器件的制造方法
JP3208599B2 (ja) 接続孔埋め込み形成方法
KR100289372B1 (ko) 폴리사이드 형성방법
JP2002217311A (ja) 半導体装置及びその製造方法
US6080625A (en) Method for making dual-polysilicon structures in integrated circuits
JP2647842B2 (ja) 半導体装置の製造方法
JP2738402B2 (ja) 半導体装置の製造方法
JP3383933B2 (ja) 半導体装置の製造方法
JP3175289B2 (ja) 半導体装置の製造方法
US6197672B1 (en) Method for forming polycide dual gate
JP3451634B2 (ja) 金属材料堆積方法
JP2720567B2 (ja) 半導体装置の製造方法
JP3072902B2 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees