JPH05335478A - Multichip module and manufacturing method thereof - Google Patents
Multichip module and manufacturing method thereofInfo
- Publication number
- JPH05335478A JPH05335478A JP13674492A JP13674492A JPH05335478A JP H05335478 A JPH05335478 A JP H05335478A JP 13674492 A JP13674492 A JP 13674492A JP 13674492 A JP13674492 A JP 13674492A JP H05335478 A JPH05335478 A JP H05335478A
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- chip
- substrate
- layer
- high thermal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は通信機器やコンピュータ
に用いる高速電気回路用マルチチップモジュールに関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-chip module for high speed electric circuits used in communication equipment and computers.
【０００２】コンピュータや電子交換機等の多量の情報
を処理する電子装置は、小型化、高信頼性、高速化への
要求が一段と高く、従って高放熱性を維持して電子回路
を高密度化することが必要とされる。このため半導体チ
ップ自体の集積度を高め、要求に対処している。Electronic devices such as computers and electronic exchanges that process a large amount of information are required to be compact, highly reliable, and have high speed. Therefore, high heat dissipation is maintained and electronic circuits are highly densified. Is needed. Therefore, the degree of integration of the semiconductor chip itself is increased to meet the demand.
【０００３】また一方、さらに実装密度を高めるため、
チップを個々のパッケージに収めないで、ベアチップの
状態でセラミックの多層配線基板上に複数個直接搭載し
て、基板全体を封止する、所謂マルチチップ実装法が実
用化されている。On the other hand, in order to further increase the packaging density,
A so-called multi-chip mounting method has been put to practical use in which a plurality of chips are not directly packaged but are directly mounted on a ceramic multilayer wiring substrate in a bare chip state and the entire substrate is sealed.
【０００４】これをさらに進めて、複数のＬＳＩ等の半
導体素子及び複数のチップ部品を多層配線基板上に実装
して電子回路モジュールを構成し、この電子回路モジュ
ール全体を気密封止するパッケージ構造も採用されつつ
ある。By further advancing this, a semiconductor device such as a plurality of LSIs and a plurality of chip parts are mounted on a multilayer wiring board to form an electronic circuit module, and a package structure in which the entire electronic circuit module is hermetically sealed is also provided. It is being adopted.
【０００５】[0005]
【従来の技術】図１７に従来のマルチチップモジュール
の断面図を示す。２は窒化アルミニウム（ＡｌＮ）から
形成された高熱伝導性基板であり、内部に多層の導体パ
ターン３が形成されている。基板２の表面には複数のＬ
ＳＩチップ４が銀エポキシ又はＡｕＳｎ等によりダイボ
ンディングされており、ＬＳＩチップ４と基板２の導電
性パターン３とはボンディングワイヤ５により接続され
ている。2. Description of the Related Art FIG. 17 is a sectional view of a conventional multichip module. Reference numeral 2 is a high thermal conductive substrate made of aluminum nitride (AlN), in which a multilayer conductor pattern 3 is formed. The surface of the substrate 2 has a plurality of L
The SI chip 4 is die-bonded with silver epoxy, AuSn, or the like, and the LSI chip 4 and the conductive pattern 3 of the substrate 2 are connected with a bonding wire 5.
【０００６】基板２の表面にはコバールから形成された
リング６がＡｕＳｎ等により接合されており、リング６
の上部には蓋７がシーム溶接されて内部のＬＳＩ４を封
止し、パッケージ内部には窒素ガスが封入されている。
基板２の周辺部表面にはさらに複数のリード（ピン）８
が立設されており、基板２の裏面にはアルミニウム製の
放熱フィン９がシリコーン樹脂等により接着されてい
る。A ring 6 made of Kovar is bonded to the surface of the substrate 2 by AuSn or the like.
A lid 7 is seam welded to the upper part of the to seal the LSI 4 inside, and nitrogen gas is sealed inside the package.
Further, a plurality of leads (pins) 8 are provided on the peripheral surface of the substrate 2.
Is provided upright, and a radiation fin 9 made of aluminum is adhered to the back surface of the substrate 2 by a silicone resin or the like.
【０００７】[0007]
【発明が解決しようとする課題】上述したような従来の
マルチチップモジュールでは、ＬＳＩチップと基板に形
成された導電性パターンとはワイヤボンディング接続さ
れているため、この部分で伝達される信号に遅延が発生
し、回路の高速化を阻害する原因となっていた。In the conventional multi-chip module as described above, since the LSI chip and the conductive pattern formed on the substrate are connected by wire bonding, the signal transmitted at this portion is delayed. Occurs, which is a cause of impeding the speedup of the circuit.
【０００８】さらに従来のマルチチップモジュールで
は、高密度実装化を図ることは困難であり、インピーダ
ンスのミスマッチングによる信号の反射、漏話等も発生
しやすいという問題があった。Further, in the conventional multi-chip module, it is difficult to achieve high-density mounting, and there is a problem that signal reflection and crosstalk due to impedance mismatching are likely to occur.
【０００９】よって本発明の目的は、回路の高速性と高
放熱性を両立することのできるマルチチップモジュール
及びその製造方法を提供することである。本発明の他の
目的は、実装密度を大幅に向上することのできるマルチ
チップモジュールを提供することである。Therefore, an object of the present invention is to provide a multi-chip module capable of achieving both high speed and high heat dissipation of a circuit and a method of manufacturing the same. Another object of the present invention is to provide a multi-chip module that can significantly improve the packaging density.
【００１０】本発明のさらに他の目的は、信号系と電源
系を分離して動作確認テストの容易化を図るとともに、
高密度実装を実現したパッケージ化された電子回路モジ
ュールを提供することである。Still another object of the present invention is to separate a signal system and a power supply system to facilitate an operation confirmation test, and
An object of the present invention is to provide a packaged electronic circuit module that realizes high-density mounting.
【００１１】[0011]
【課題を解決するための手段】本発明の一つの側面によ
ると、多層の導体パターンを有する高熱伝導性基板と、
電極が設けられた面と反対側の面で該高熱伝導性基板に
接合された複数のＬＳＩチップと、各ＬＳＩチップの電
極に接続された多層の導体パターンを有し、前記ＬＳＩ
チップを埋め込むように前記高熱伝導性基板上に設けら
れた多層埋込み層と、該多層埋込み層の最上層の導体パ
ターン上に設けられた複数の金属バンプとを具備したこ
とを特徴とするマルチチップモジュールが提供される。According to one aspect of the present invention, a high thermal conductive substrate having a multilayer conductor pattern,
The LSI has a plurality of LSI chips bonded to the high thermal conductivity substrate on the surface opposite to the surface on which the electrodes are provided, and a multilayer conductor pattern connected to the electrodes of each LSI chip.
A multi-chip comprising: a multi-layer embedding layer provided on the high thermal conductivity substrate so as to embed the chip; and a plurality of metal bumps provided on a conductor pattern of the uppermost layer of the multi-layer embedding layer. Modules are provided.
【００１２】好ましくは、多層埋込み層の複数層にＬＳ
Ｉチップ又はチップ部品を埋め込んで高密度実装を達成
する。また、高熱伝導性基板は例えば窒化アルミニウム
（ＡｌＮ）から形成される。Preferably, LS is provided in a plurality of layers of the multi-layered embedding layer.
A high density mounting is achieved by embedding I chips or chip parts. Further, the high thermal conductivity substrate is formed of, for example, aluminum nitride (AlN).
【００１３】本発明の他の側面によると、(a) 電極が設
けられた面と反対側の面で複数のＬＳＩチップを高熱伝
導性基板に接合し、(b) 該高熱伝導性基板上に前記複数
のＬＳＩチップをカバーするように感光性樹脂を塗布
し、(c) フォトリソグラフィにより電極上の感光性樹脂
に穴あけをして電極を露出させ、(d) 該感光性樹脂上に
導体パターンを形成し、(e) 該導体パターン上に感光性
樹脂を塗布し、(f) フォトリソグラフィにより前記導体
パターン上の感光性樹脂の所定箇所に穴あけをして導体
パターンを露出させ、(g) 前記感光性樹脂上に導体パタ
ーンを形成し、(h) 前記(e) 〜(g) のステップを所望回
数繰り返し、(i) 最上層の導体パターンの所定箇所に複
数の金属バンプを形成することを特徴とするマルチチッ
プモジュールの製造方法が提供される。According to another aspect of the present invention, (a) a plurality of LSI chips are bonded to a high thermal conductive substrate on the surface opposite to the surface on which the electrodes are provided, and (b) on the high thermal conductive substrate. A photosensitive resin is applied so as to cover the plurality of LSI chips, (c) a hole is made in the photosensitive resin on the electrode by photolithography to expose the electrode, and (d) a conductor pattern is formed on the photosensitive resin. And (e) applying a photosensitive resin on the conductor pattern, (f) exposing the conductor pattern by making holes at predetermined positions of the photosensitive resin on the conductor pattern by photolithography, (g) Forming a conductor pattern on the photosensitive resin, (h) repeating steps (e) to (g) a desired number of times, and (i) forming a plurality of metal bumps at predetermined locations on the conductor pattern of the uppermost layer. A method of manufacturing a multi-chip module is provided which is characterized by .
【００１４】好ましくは、感光性樹脂はポリイミドであ
り、導体パターンは銅めっき及びニッケルめっき或いは
銅めっき・Ｃｒめっきの二重めっきから形成される。本
発明のさらに他の側面によると、少なくとも上面及び裏
面がメタライズされた内部に開口を有するセラミックス
ペーサと；多層の導体パターンを有する基板と、該導体
パターンに接続されるように該基板の一方の面上に形成
された複数の第１金属バンプと、該導体パターンに接続
されるように該基板の他方の面上に立設された複数のリ
ードとから構成され、前記セラミックスペーサの上面に
前記一方の面で接合された端子モジュールと；多層の導
体パターンを有する高熱伝導性基板と、電極が設けられ
た面と反対側の面で該高熱伝導性基板に接合された複数
のＬＳＩチップと、各ＬＳＩチップの電極に接続された
多層の導体パターンを有し、前記ＬＳＩチップを埋め込
むように前記高熱伝導性基板上に設けられた多層埋込み
層と、該多層埋込み層の最上層の導体パターン上に設け
られた複数の第２金属バンプとから構成され、前記セラ
ミックスペーサの裏面に前記第１及び第２金属バンプ同
士が当接するように接合されたマルチチップモジュール
と；から構成されることを特徴とする電子回路モジュー
ルが提供される。Preferably, the photosensitive resin is polyimide, and the conductor pattern is formed by copper plating and nickel plating or double plating of copper plating and Cr plating. According to still another aspect of the present invention, a ceramic spacer having at least an upper surface and a back surface having metallized openings therein; a substrate having a multilayer conductor pattern, and one of the substrates to be connected to the conductor pattern. A plurality of first metal bumps formed on the surface and a plurality of leads erected on the other surface of the substrate so as to be connected to the conductor pattern. A terminal module bonded on one surface; a high thermal conductivity substrate having a multilayer conductor pattern; a plurality of LSI chips bonded to the high thermal conductivity substrate on the surface opposite to the surface on which electrodes are provided; A multi-layer embedding layer provided on the high thermal conductive substrate so as to embed the LSI chip, the multi-layer embedding layer having multi-layer conductor patterns connected to the electrodes of each LSI chip; A multi-chip module which is composed of a plurality of second metal bumps provided on the uppermost conductor pattern of the single layer and is bonded to the back surface of the ceramic spacer so that the first and second metal bumps are in contact with each other. There is provided an electronic circuit module comprising:
【００１５】好ましくは、セラミックスペーサ及び端子
モジュールの基板はアルミナから形成され、高熱伝導性
基板は窒化アルミニウムから形成される。Preferably, the ceramic spacer and the substrate of the terminal module are made of alumina, and the high thermal conductivity substrate is made of aluminum nitride.
【００１６】[0016]
【作用】本発明のマルチチップモジュールによると、Ｌ
ＳＩチップを多層埋込み層内に埋め込んで構成したた
め、配線長が非常に短くなりモジュールの高速性を実現
できるとともに、ＬＳＩチップを確実に封止することが
できる。さらに、ＬＳＩチップは高熱伝導性基板上に実
装されているため、高放熱性を実現することができる。According to the multi-chip module of the present invention, L
Since the SI chip is embedded in the multi-layered embedding layer, the wiring length is very short, the high speed of the module can be realized, and the LSI chip can be surely sealed. Further, since the LSI chip is mounted on the high thermal conductive substrate, high heat dissipation can be realized.
【００１７】本発明の電子回路モジュールによると、端
子モジュールに電源層を集約し、マルチチップモジュー
ルに信号層を集約することができるため、電子回路モジ
ュールの動作確認テストが容易化し、製造性が向上す
る。According to the electronic circuit module of the present invention, since the power supply layer can be concentrated in the terminal module and the signal layer can be concentrated in the multi-chip module, the operation confirmation test of the electronic circuit module is facilitated and the manufacturability is improved. To do.
【００１８】また、高放熱を必要とするマルチチップモ
ジュールの基板には、放熱性が良好である高価な窒化ア
ルミニウム基板を使用し、端子モジュールの基板には安
価なアルミナ基板を使用することができるため、電子回
路モジュールのコストパフォーマンスの向上が可能であ
る。Further, an expensive aluminum nitride substrate having good heat dissipation can be used as the substrate of the multi-chip module requiring high heat dissipation, and an inexpensive alumina substrate can be used as the substrate of the terminal module. Therefore, the cost performance of the electronic circuit module can be improved.
【００１９】さらに、マルチチップモジュールの基板及
び端子モジュールの基板にセラミック基板を使用し、こ
れらの基板をセラミックスペーサに接合して電子回路モ
ジュールを組み立てるため、各部材の熱膨張係数をほぼ
同一に揃えることができ、大型モジュールの封止が可能
となる。Further, since ceramic substrates are used as the substrates of the multi-chip module and the substrate of the terminal module, and these substrates are bonded to the ceramic spacers to assemble the electronic circuit module, the thermal expansion coefficients of the respective members are made substantially the same. Therefore, a large module can be sealed.
【００２０】[0020]
【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。まず図１を参照すると、本発明の一実施例
に係るマルチチップモジュールの概略断面図が示されて
いる。１２はマルチチップモジュール１０の高熱伝導性
基板であり、好ましくは窒化アルミニウム（ＡｌＮ）か
ら形成されている。基板１２内及び表面上には多層の導
体パターン１４が設けられている。Embodiments of the present invention will now be described in detail with reference to the drawings. First, referring to FIG. 1, there is shown a schematic cross-sectional view of a multi-chip module according to an embodiment of the present invention. Reference numeral 12 denotes a high thermal conductive substrate of the multichip module 10, which is preferably made of aluminum nitride (AlN). A multilayer conductor pattern 14 is provided inside and on the surface of the substrate 12.
【００２１】基板１２上には複数のＬＳＩチップ１６が
電極が設けられた面と反対側の面でＡｕＳｎ半田等によ
り接合されている。ＬＳＩチップ１６は各ＬＳＩチップ
の電極に接続された多層の導体パターン１８を有する多
層埋込み層２０内に埋め込まれている。On the substrate 12, a plurality of LSI chips 16 are joined by AuSn solder or the like on the surface opposite to the surface on which the electrodes are provided. The LSI chip 16 is embedded in a multi-layer embedding layer 20 having a multi-layer conductor pattern 18 connected to the electrodes of each LSI chip.
【００２２】多層埋込み層２０上には金又は半田等から
形成された複数の金属バンプ２２が設けられており、各
金属バンプ２２は最上層の導体パターン１８に接続され
ている。多層埋込み層２０と反対側の基板１２の表面に
はアルミニウム等から形成された放熱フィン２４がシリ
コーン樹脂等により接着されている。A plurality of metal bumps 22 made of gold, solder or the like are provided on the multi-layer embedding layer 20, and each metal bump 22 is connected to the uppermost conductor pattern 18. A radiating fin 24 made of aluminum or the like is adhered to the surface of the substrate 12 on the side opposite to the multilayer burying layer 20 with a silicone resin or the like.
【００２３】本実施例のマルチチップモジュール１０
は、上述したようにＬＳＩチップ１６の背面（電極面と
反対側の面）を高熱伝導性基板１２に直接接合し、電極
面側に導体パターン１８を積層する構造としたため、電
気接続系統と放熱系統を完全に分離することができる。
その結果、フリップチップ実装と同等以上の高密度実装
を達成しながら、フリップチップ実装では困難とされて
いる放熱の問題を解決することができる。Multichip module 10 of this embodiment
Has a structure in which the back surface (the surface opposite to the electrode surface) of the LSI chip 16 is directly bonded to the high thermal conductivity substrate 12 and the conductor pattern 18 is laminated on the electrode surface side as described above. The lineages can be completely separated.
As a result, it is possible to solve the problem of heat dissipation, which is difficult in flip-chip mounting, while achieving high-density mounting equal to or higher than flip-chip mounting.
【００２４】次に図２を参照して、上述した実施例のマ
ルチチップモジュールの製造プロセスについて説明す
る。まず図２（ａ）に示すように、高熱伝導性基板１２
に電極１７が設けられた面と反対側の面で複数のＬＳＩ
チップ１６をＡｕＳｎ半田等によりボンディングする。Next, the manufacturing process of the multi-chip module of the above-described embodiment will be described with reference to FIG. First, as shown in FIG. 2A, the high thermal conductivity substrate 12
A plurality of LSIs on the surface opposite to the surface on which the electrodes 17 are provided.
The chip 16 is bonded by AuSn solder or the like.
【００２５】次いで、図２（ｂ）に示すように、高熱伝
導性基板１２上に複数のＬＳＩチップ１６をカバーする
ようにポリイミド等の感光性樹脂２６ａを一様に塗布
し、フォトリソグラフィにより電極１７上の感光性樹脂
２６ａに穴２７を開けて電極１７を露出させる。穴開け
加工後に、感光性樹脂２６ａを約１５０℃〜３５０℃に
加熱してキュアする。Then, as shown in FIG. 2B, a photosensitive resin 26a such as polyimide is uniformly applied on the high thermal conductive substrate 12 so as to cover the plurality of LSI chips 16, and the electrodes are formed by photolithography. A hole 27 is made in the photosensitive resin 26a on the electrode 17 to expose the electrode 17. After punching, the photosensitive resin 26a is heated to about 150 ° C to 350 ° C and cured.
【００２６】次いで、図２（ｃ）に示すように、感光性
樹脂２６ａ上に導体パターン１８ａを形成し、図２
（ｄ）に示すように、導体パターン１８ａ上に感光性樹
脂２６ｂを一様に塗布して所定箇所に穴開けをして導体
パターン１８ａを露出させる。導体パターン１８ａは銅
めっきをした上にニッケルめっきをすることにより形成
する。又は、蒸着により導体パターン１８ａを形成す
る。Next, as shown in FIG. 2C, a conductor pattern 18a is formed on the photosensitive resin 26a,
As shown in (d), the photosensitive resin 26b is uniformly applied on the conductor pattern 18a, and holes are bored at predetermined positions to expose the conductor pattern 18a. The conductor pattern 18a is formed by nickel plating on copper plating. Alternatively, the conductor pattern 18a is formed by vapor deposition.
【００２７】次いで、図２（ｅ）に示すように、感光性
樹脂２６ｂ上に第２層目の導体パターン１８ｂを形成
し、さらに図２（ｆ）に示すように、導体パターン１８
ｂ上に感光性樹脂２６ｃを塗布して所定箇所に穴開けを
してから、第３層目の導体パターン１８ｃを形成する。Next, as shown in FIG. 2 (e), a second-layer conductor pattern 18b is formed on the photosensitive resin 26b, and as shown in FIG. 2 (f), the conductor pattern 18 is formed.
A photosensitive resin 26c is applied on b and holes are formed at predetermined locations, and then the third-layer conductive pattern 18c is formed.
【００２８】このように導体パターンを複数層積層し
て、最上層の導体パターン１８の所定箇所に複数の金属
バンプ２２を形成する。そして、放熱フィン２４を高放
熱性基板１２に接合して図１に示したマルチチップモジ
ュール１０が完成する。In this way, a plurality of conductor patterns are laminated to form a plurality of metal bumps 22 at predetermined locations on the uppermost conductor pattern 18. Then, the heat radiation fins 24 are joined to the high heat radiation substrate 12 to complete the multi-chip module 10 shown in FIG.
【００２９】図３に示すように、ＬＳＩチップ１６はそ
の一方の面に多数の電極１７が形成されている。本発明
のマルチチップモジュールでは、ＬＳＩチップ１６の電
極１７上に金属のめっき又は蒸着により導体パターン１
８を形成するので、電極１７の剥離があると問題であ
る。本発明では、ＬＳＩチップ１６を絶縁層内に埋め込
んでしまうので、ＬＳＩチップの交換は不可能である。
従って、ＬＳＩチップ１６は基板１２上にダイボンディ
ングした状態でその動作確認をしておく必要がある。As shown in FIG. 3, the LSI chip 16 has a large number of electrodes 17 formed on one surface thereof. In the multi-chip module of the present invention, the conductor pattern 1 is formed on the electrode 17 of the LSI chip 16 by metal plating or vapor deposition.
8 is formed, it is a problem if the electrode 17 is peeled off. In the present invention, since the LSI chip 16 is embedded in the insulating layer, it is impossible to replace the LSI chip.
Therefore, it is necessary to confirm the operation of the LSI chip 16 in a state of being die-bonded on the substrate 12.
【００３０】この目的を達成するためのＬＳＩチップの
電極形状を図４に示す。まず図４（Ａ）に示した電極１
７はアルミニウムから形成され、ニッケルめっきの形成
された第１部分１７ａと、アルミニウムが露出された第
２部分１７ｂとから構成される。ＬＳＩチップ１６を基
板１２上にダイボンディングした状態で、テストプロー
ブ２８を第２部分１７ｂに接触させてＬＳＩチップ１６
が正常に動作をするかのテストを行う。The electrode shape of the LSI chip for achieving this purpose is shown in FIG. First, the electrode 1 shown in FIG.
7 is made of aluminum, and is composed of a first portion 17a having nickel plating formed thereon and a second portion 17b having aluminum exposed. With the LSI chip 16 being die-bonded onto the substrate 12, the test probe 28 is brought into contact with the second portion 17b to bring the LSI chip 16 into contact.
Test whether it works normally.
【００３１】テスト終了後に、第２部分１７ｂはポリイ
ミド等の感光性樹脂内に埋め込み、第１部分１７ａだけ
露出させる。このように、テストは第２部分１７ｂで行
い、導体パターンと接続する第１部分１７ａにはテスト
プローブ２８を接触させないので、電極の剥離が起こる
ことを確実に防止できる。After the test is completed, the second portion 17b is embedded in a photosensitive resin such as polyimide so that only the first portion 17a is exposed. As described above, the test is performed in the second portion 17b and the test probe 28 is not brought into contact with the first portion 17a connected to the conductor pattern, so that peeling of the electrode can be reliably prevented.
【００３２】代案として、図４（Ｂ）に示すように、ア
ルミニウム電極１７′上に金のバンプ３０を形成するよ
うにしてもよい。金のバンプ３０にテストプローブ２８
を当接させるため、電極１７′の剥離が起こることはな
い。As an alternative, as shown in FIG. 4B, gold bumps 30 may be formed on the aluminum electrodes 17 '. Test probe 28 on gold bump 30
Therefore, the electrode 17 'is not peeled off.
【００３３】図５を参照すると、本発明の他の実施例に
係るマルチチップモジュールの概略断面図が示されてい
る。この実施例は、図６の一部拡大断面図に示すよう
に、多層埋込み層２０の複数層にＬＳＩチップ１６を埋
め込んで、実装密度をさらに向上させたものである。本
実施例のマルチチップモジュール１０Ａの他の構成は図
１に示したマルチチップモジュール１０と同様である。Referring to FIG. 5, there is shown a schematic cross-sectional view of a multichip module according to another embodiment of the present invention. In this embodiment, as shown in the partially enlarged sectional view of FIG. 6, the LSI chips 16 are embedded in a plurality of layers of the multilayer embedding layer 20 to further improve the packaging density. Other configurations of the multi-chip module 10A of this embodiment are the same as those of the multi-chip module 10 shown in FIG.
【００３４】図７を参照すると、本発明のさらに他の実
施例に係るマルチチップモジュールの一部拡大断面図が
示されており、ニッケルめっき電極を有するコンデンサ
３２を多層埋込み層２０内に埋め込んで構成したもので
ある。導体パターン１８は銅及びニッケルの二重めっき
であるため、導体パターンとコンデンサ３２の電極の接
続は可能である。Referring to FIG. 7, there is shown a partially enlarged cross-sectional view of a multi-chip module according to still another embodiment of the present invention, in which a capacitor 32 having a nickel-plated electrode is embedded in a multilayer embedding layer 20. It is composed. Since the conductor pattern 18 is double-plated with copper and nickel, the conductor pattern and the electrode of the capacitor 32 can be connected.
【００３５】次に図８及び図９を参照すると、上述した
本発明のマルチチップモジュール１０を使用した電子回
路モジュールの分解断面図及び断面図がそれぞれ示され
ている。１０は本発明実施例に係るマルチチップモジュ
ールであり、基板１２表面の一部１２ａがタングステン
ベース金めっきによりメタライズされている。Next, referring to FIGS. 8 and 9, there are respectively shown an exploded sectional view and a sectional view of an electronic circuit module using the above-described multichip module 10 of the present invention. Reference numeral 10 is a multi-chip module according to the embodiment of the present invention, in which a part 12a of the surface of the substrate 12 is metallized by tungsten-based gold plating.
【００３６】３４は端子モジュールであり、アルミナ
（Ａｌ2 Ｏ3 ）から形成された基板３６の一方の面上に
金又は半田から形成された複数の金属バンプ４０が形成
されている。各金属バンプ４０は基板３６内及びその表
面上に形成された多層の導体パターン３８に接続されて
いる。A terminal module 34 has a plurality of metal bumps 40 made of gold or solder formed on one surface of a substrate 36 made of alumina (Al 2 O 3 ). Each metal bump 40 is connected to a multilayer conductor pattern 38 formed in the substrate 36 and on the surface thereof.
【００３７】基板３６の他方の面上には導体パターン３
８に接続されるように複数のリード（ピン）４２が立設
されている。基板３６表面の一部３６ａはタングステン
ベース金めっきによりメタライズされている。The conductor pattern 3 is formed on the other surface of the substrate 36.
A plurality of leads (pins) 42 are erected so as to be connected to the lead wires 8. A part 36a of the surface of the substrate 36 is metallized by tungsten-based gold plating.
【００３８】４４は図１０に示すようにその内部に開口
４５の形成されたセラミックスペーサであり、好ましく
はアルミナから形成されている。セラミックスペーサ４
４の表面４４ａはタングステンベース金めっきによりメ
タライズされている。Reference numeral 44 is a ceramic spacer having an opening 45 formed therein as shown in FIG. 10, and is preferably made of alumina. Ceramic spacer 4
The surface 44a of No. 4 is metallized by tungsten-based gold plating.
【００３９】このように構成されたマルチチップモジュ
ール１０及び端子モジュール３４はセラミックスペーサ
４４を使用して以下にように組み立てられ、図９に示す
電子回路モジュール４６が製造される。The multi-chip module 10 and the terminal module 34 thus constructed are assembled using the ceramic spacer 44 as follows, and the electronic circuit module 46 shown in FIG. 9 is manufactured.
【００４０】即ち、セラミックスペーサ４４の開口４５
内にマルチチップモジュール１０の多層埋込み層２０が
収容されるように、マルチチップモジュール１０の基板
１２をセラミックスペーサ４４の裏面にＡｕＳｎにより
半田付する。そして、端子モジュール３４の金属バンプ
４０がマルチチップモジュール１０の金属バンプ２２に
当接するように位置合わせをして、端子モジュール３４
の基板３６をセラミックスペーサ４４の上面にＡｕＳｎ
により半田付をする。That is, the opening 45 of the ceramic spacer 44.
The substrate 12 of the multi-chip module 10 is soldered to the back surface of the ceramic spacer 44 by AuSn so that the multi-layered embedded layer 20 of the multi-chip module 10 is accommodated therein. Then, the metal bumps 40 of the terminal module 34 are aligned so as to contact the metal bumps 22 of the multi-chip module 10, and the terminal module 34
The substrate 36 of AuSn on the upper surface of the ceramic spacer 44.
Solder by.
【００４１】本実施例の電子回路モジュール４６は、端
子モジュール３４に電源層を集約し、マルチチップモジ
ュール１０に信号層を集約することにより、電子回路モ
ジュール４６の動作確認テストを容易に行うことがで
き、その製造性を向上することができる。In the electronic circuit module 46 of this embodiment, the power supply layer is integrated in the terminal module 34 and the signal layer is integrated in the multi-chip module 10, so that the operation confirmation test of the electronic circuit module 46 can be easily performed. It is possible to improve the manufacturability.
【００４２】また、高い放熱を必要とするマルチチップ
モジュール１０の基板１２に放熱性が良好な高価な窒化
アルミニウム基板を使用し、端子モジュール３４の基板
３６に安価なアルミナ基板を使用することにより、電子
回路モジュール４６を比較的安価に製造することができ
る。By using an expensive aluminum nitride substrate having a good heat dissipation property as the substrate 12 of the multi-chip module 10 which requires high heat dissipation and an inexpensive alumina substrate as the substrate 36 of the terminal module 34, The electronic circuit module 46 can be manufactured relatively inexpensively.
【００４３】さらに、マルチチップモジュール１０のセ
ラミック基板１２及び端子モジュール３４のセラミック
基板３６をセラミックスペーサ４４に接合して電子回路
モジュール４６を組み立てるので、接合する各部材の熱
膨張係数をほぼ同一に揃えることができるため、大型モ
ジュールの封止が可能となる。Further, since the ceramic substrate 12 of the multi-chip module 10 and the ceramic substrate 36 of the terminal module 34 are joined to the ceramic spacer 44 to assemble the electronic circuit module 46, the thermal expansion coefficients of the joined members are substantially the same. Therefore, a large module can be sealed.
【００４４】図１１を参照すると、本発明実施例に係る
他の電子回路モジュール４６Ａの概略断面図が示されて
いる。マルチチップモジュール１０の金属バンプ２２及
び端子モジュール３４の金属バンプ４０は上述したよう
に金又は半田から形成される。半田バンプの場合にはフ
ラックスの洗浄が必要なため、本実施例のように構成す
るのが望ましい。Referring to FIG. 11, there is shown a schematic cross-sectional view of another electronic circuit module 46A according to the embodiment of the present invention. The metal bumps 22 of the multi-chip module 10 and the metal bumps 40 of the terminal module 34 are formed of gold or solder as described above. In the case of solder bumps, flux cleaning is necessary, so it is desirable to configure as in this embodiment.
【００４５】この実施例によると、図１２に示すように
セラミックスペーサ４４′にフラックス洗浄用の複数の
穴４７を形成する。このような穴開きセラミックスペー
サ４４′にマルチチップモジュール１０の基板１２及び
端子モジュール３４の基板３６を接合し、マルチチップ
モジュール１０の半田バンプ２２と端子モジュール３４
の半田バンプ４０とを溶融して半田付をする。According to this embodiment, a plurality of holes 47 for flux cleaning are formed in the ceramic spacer 44 'as shown in FIG. The board 12 of the multi-chip module 10 and the board 36 of the terminal module 34 are bonded to the perforated ceramic spacer 44 ′, and the solder bumps 22 and the terminal module 34 of the multi-chip module 10 are joined.
And the solder bumps 40 are melted and soldered.
【００４６】半田フラックスは電子回路モジュール４６
Ａを溶剤中に浸漬して洗浄する。このとき、セラミック
スペーサ４４′に穴４７が形成されているため、溶剤が
パッケージ内部に流入し、フラックスの洗浄が可能であ
る。好ましくは、端子モジュール３４の基板３６に段差
３７を形成し、フラックス溜として機能させる。即ちこ
のような段差３７を基板３６に設けたことにより、フラ
ックスが接合された半田バンプ２２，４０近辺に残留す
ることがない。The solder flux is used in the electronic circuit module 46.
Immerse A in a solvent and wash. At this time, since the holes 47 are formed in the ceramic spacers 44 ', the solvent flows into the package, and the flux can be washed. Preferably, a step 37 is formed on the substrate 36 of the terminal module 34 to function as a flux reservoir. That is, by providing such a step 37 on the substrate 36, the flux does not remain near the solder bumps 22 and 40 to which the flux is joined.
【００４７】フラックスの洗浄終了後、ニッケルめっき
されたセラミックの蓋４８をセラミックスペーサ４４′
の穴４７部分にシーム溶接することにより、パッケージ
内部を封止して図１１に示す電子回路モジュール４６Ａ
が完成する。セラミックスペーサ４４′の全表面はシー
ム溶接を可能とするために、タングステンベースのニッ
ケルめっきが施されている。After the flux is cleaned, the nickel-plated ceramic lid 48 is attached to the ceramic spacer 44 '.
The seam welding is performed on the hole 47 of the electronic circuit module 46A shown in FIG. 11 to seal the inside of the package.
Is completed. The entire surface of the ceramic spacer 44 'is tungsten based nickel plated to allow seam welding.
【００４８】図１３を参照すると、セラミックスペーサ
の他の実施例が示されている。セラミックスペーサ５０
は断面概略Ｕ形状をしており、斜線を施した５０ａ部分
はタングステンベースのニッケルめっきによりメタライ
ズされている。１２はマルチチップモジュールの基板で
あり、斜線を施した１２ａ部分で同じくタングステンベ
ースのニッケルめっきによりメタライズされている。Referring to FIG. 13, another embodiment of the ceramic spacer is shown. Ceramic spacer 50
Has a substantially U-shaped cross section, and the hatched portion 50a is metallized by tungsten-based nickel plating. Reference numeral 12 is a substrate of the multi-chip module, and a shaded portion 12a is similarly metallized by tungsten-based nickel plating.
【００４９】基板１２のメタライズ部分１２ａとセラミ
ックスペーサ５０のメタライズ部分５０ａとは半田によ
り接合される。一方、半田バンプのフラックスを洗浄し
た後に、ニッケルめっきされたセラミックの蓋５２がセ
ラミックスペーサ５０にシーム溶接され、パッケージ内
部を封止する。The metallized portion 12a of the substrate 12 and the metallized portion 50a of the ceramic spacer 50 are joined by solder. On the other hand, after cleaning the flux of the solder bumps, the nickel-plated ceramic lid 52 is seam welded to the ceramic spacer 50 to seal the inside of the package.
【００５０】図１４及び図１５を参照すると、本発明の
実施例に係るさらに他の電子回路モジュールの分解断面
図及び断面図がそれぞれ示されている。本実施例の電子
回路モジュール４６Ｂは、端子モジュールにスタッドを
設けることにより高さ方向のスペース確保を図ったもの
である。14 and 15, there are shown an exploded sectional view and a sectional view, respectively, of still another electronic circuit module according to an embodiment of the present invention. The electronic circuit module 46B of this embodiment is provided with studs on the terminal module to secure a space in the height direction.
【００５１】即ち本実施例では、端子モジュール３４′
の基板３６上に導体パターン３８に接続される複数のス
タッド６０とバイパスコンデンサ５８を実装して、端子
モジュール３４′に電源機能を包括させる。That is, in this embodiment, the terminal module 34 '
A plurality of studs 60 connected to the conductor pattern 38 and a bypass capacitor 58 are mounted on the board 36 of FIG.
【００５２】そして、マルチチップモジュール１０の多
層埋込み層２０上に金属バンプ５６を有するバンプ付Ｌ
ＳＩ５４を実装する。バンプ付ＬＳＩ５４は、金属バン
プ５６をマルチチップモジュール１０の金属バンプ２２
に接合することにより実装される。Then, the bumped L having the metal bumps 56 on the multi-layered embedding layer 20 of the multi-chip module 10.
Implement SI54. The LSI 54 with bumps replaces the metal bumps 56 with the metal bumps 22 of the multi-chip module 10.
It is mounted by joining to.
【００５３】本実施例の電子回路モジュール４６Ｂで
は、共通回路をマルチチップモジュール１０内に構成し
ておき、顧客対応で代わるものをバンプ付ＬＳＩ５４に
回路構成しておくことができる。In the electronic circuit module 46B of this embodiment, a common circuit can be formed in the multi-chip module 10 and a substitute for the customer can be formed in the bumped LSI 54.
【００５４】図１６を参照すると、本発明のさらに他の
実施例に係る電子回路モジュールの概略断面図が示され
ている。この実施例の電子回路モジュール４６Ｃは、端
子モジュール３４″の基板３６にスタッド６０に加えて
金属バンプ４０を実装し、上下両面に電極を有するコン
デンサ６２をマルチチップモジュール１０の金属バンプ
２２と端子モジュール３４″の金属バンプ４０との間に
介装したものである。Referring to FIG. 16, there is shown a schematic sectional view of an electronic circuit module according to still another embodiment of the present invention. In the electronic circuit module 46C of this embodiment, the metal bumps 40 are mounted on the substrate 36 of the terminal module 34 ″ in addition to the studs 60, and the capacitors 62 having electrodes on the upper and lower surfaces are connected to the metal bumps 22 of the multi-chip module 10 and the terminal module. It is interposed between the metal bumps 40 of 34 ″.
【００５５】[0055]
【発明の効果】本発明のマルチチップモジュールは以上
詳述したように構成したので、モジュールの高速性と高
放熱性を両立することができる。さらに、多層埋込み層
内に複数層にわたりＬＳＩチップを埋め込むことができ
るので、マルチチップモジュールの実装密度を大幅に向
上することができる。Since the multi-chip module of the present invention is constructed as described in detail above, it is possible to achieve both high speed and high heat dissipation of the module. Further, since the LSI chips can be embedded in a plurality of layers within the multi-layered embedding layer, the packaging density of the multichip module can be significantly improved.
【００５６】また、本発明の電子回路モジュールによる
と、信号系と電源系を分離したことにより、動作確認テ
ストの容易化を図ることができる。さらに、高密度実装
を実現したパッケージ化された電子回路モジュールを提
供することができる。According to the electronic circuit module of the present invention, the signal system and the power system are separated, so that the operation confirmation test can be facilitated. Further, it is possible to provide a packaged electronic circuit module that realizes high-density mounting.
【図１】本発明実施例のマルチチップモジュールの概略
断面図である。FIG. 1 is a schematic cross-sectional view of a multi-chip module of an embodiment of the present invention.
【図２】マルチチップモジュールの製造プロセス図であ
る。FIG. 2 is a manufacturing process diagram of a multi-chip module.
【図３】ＬＳＩチップの概略斜視図である。FIG. 3 is a schematic perspective view of an LSI chip.
【図４】ＬＳＩチップの電極形状を示す図である。FIG. 4 is a diagram showing an electrode shape of an LSI chip.
【図５】本発明の他の実施例に係るマルチチップモジュ
ールの概略断面図である。FIG. 5 is a schematic cross-sectional view of a multi-chip module according to another embodiment of the present invention.
【図６】図５の一部拡大断面図である。FIG. 6 is a partially enlarged sectional view of FIG.
【図７】本発明のさらに他の実施例に係るマルチチップ
モジュールの一部拡大断面図である。FIG. 7 is a partially enlarged cross-sectional view of a multi-chip module according to still another embodiment of the present invention.
【図８】本発明実施例に係る電子回路モジュールの分解
断面図である。FIG. 8 is an exploded cross-sectional view of an electronic circuit module according to an embodiment of the present invention.
【図９】図８に示した電子回路モジュールを組み立てた
概略断面図である。9 is a schematic sectional view of the electronic circuit module shown in FIG. 8 assembled.
【図１０】セラミックスペーサの斜視図である。FIG. 10 is a perspective view of a ceramic spacer.
【図１１】本発明の他の実施例に係る電子回路モジュー
ルの概略断面図である。FIG. 11 is a schematic cross-sectional view of an electronic circuit module according to another embodiment of the present invention.
【図１２】図１１の実施例に使用するセラミックスペー
サの斜視図である。12 is a perspective view of a ceramic spacer used in the embodiment of FIG.
【図１３】セラミックスペーサの他の実施例斜視図であ
る。FIG. 13 is a perspective view of another embodiment of the ceramic spacer.
【図１４】本発明のさらに他の実施例に係る電子回路モ
ジュールの分解断面図である。FIG. 14 is an exploded sectional view of an electronic circuit module according to still another embodiment of the present invention.
【図１５】図１４に示した電子回路モジュールを組み立
てた概略断面図である。FIG. 15 is a schematic cross-sectional view of the electronic circuit module shown in FIG. 14 assembled.
【図１６】本発明のさらに他の実施例に係る電子回路モ
ジュールの概略断面図である。FIG. 16 is a schematic cross-sectional view of an electronic circuit module according to still another embodiment of the present invention.
【図１７】従来のマルチチップモジュールの概略断面図
である。FIG. 17 is a schematic sectional view of a conventional multi-chip module.
１０，１０Ａ マルチチップモジュール １２ 高放熱性基板 １６ ＬＳＩチップ ２０ 多層埋込み層 ２２，４０ 金属バンプ ２４ 放熱フィン ３４，３４′，３４″ 端子モジュール ４２ リード ４４，４４′ セラミックスペーサ ４６，４６Ａ，４６Ｂ，４６Ｃ 電子回路モジュール 10, 10A Multi-chip module 12 High heat dissipation substrate 16 LSI chip 20 Multi-layer embedding layer 22, 40 Metal bump 24 Heat dissipation fin 34, 34 ', 34 "Terminal module 42 Lead 44, 44' Ceramic spacer 46, 46A, 46B, 46C Electronic circuit module
Claims (13)
導性基板(12)と、 電極(17)が設けられた面と反対側の面で該高熱伝導性基
板(12)に接合された複数のＬＳＩチップ(16)と、 各ＬＳＩチップ(16)の電極(17)に接続された多層の導体
パターン(18)を有し、前記ＬＳＩチップ(16)を埋め込む
ように前記高熱伝導性基板(12)上に設けられた多層埋込
み層(20)と、 該多層埋込み層(20)の最上層の導体パターン(18)上に設
けられた複数の金属バンプ(22)とを具備したことを特徴
とするマルチチップモジュール。1. A high thermal conductive substrate (12) having a multi-layered conductor pattern (14), and a high thermal conductive substrate (12) bonded to the surface opposite to the surface on which an electrode (17) is provided. The high thermal conductive substrate having a plurality of LSI chips (16) and a multilayer conductor pattern (18) connected to the electrodes (17) of each LSI chip (16) so as to embed the LSI chip (16). (12) a multilayer embedded layer (20) provided on the multilayer embedded layer (20) and a plurality of metal bumps (22) provided on the uppermost conductor pattern (18) of the multilayer embedded layer (20). Characteristic multi-chip module.
導体の形成された第１部分(17a) と接続用導体が形成さ
れていない第２部分(17b) とから構成され、第１部分(1
7a) が前記多層埋込み層(20)の導体パターン(18)に接続
され第２部分(17b) は多層埋込み層(20)を構成する絶縁
層(26)内に埋め込まれていることを特徴とする請求項１
記載のマルチチップモジュール。2. Each electrode (17) of the LSI chip (16) is composed of a first portion (17a) on which a connecting conductor is formed and a second portion (17b) on which a connecting conductor is not formed, First part (1
7a) is connected to the conductor pattern (18) of the multi-layer embedding layer (20) and the second portion (17b) is embedded in the insulating layer (26) constituting the multi-layer embedding layer (20). Claim 1
The described multi-chip module.
金のバンプ(30)を形成したことを特徴とする請求項１記
載のマルチチップモジュール。3. The multi-chip module according to claim 1, wherein gold bumps (30) are formed on each electrode (17 ') of the LSI chip (16).
チップ(16)を埋め込んだことを特徴とする請求項１記載
のマルチチップモジュール。4. An LSI is provided in a plurality of layers of the multi-layer embedding layer (20).
The multi-chip module according to claim 1, wherein a chip (16) is embedded.
さらに埋め込んだことを特徴とする請求項１記載のマル
チチップモジュール。5. A multi-chip module according to claim 1, wherein the chip component (32) is further embedded in the multi-layer embedding layer (20).
ウム基板であることを特徴とする請求項１〜５のいずれ
かに記載のマルチチップモジュール。6. The multi-chip module according to claim 1, wherein the high thermal conductivity substrate (12) is an aluminum nitride substrate.
面で複数のＬＳＩチップ(16)を高熱伝導性基板(12)に接
合し、 (b) 該高熱伝導性基板(12)上に前記複数のＬＳＩチップ
(16)をカバーするように感光性樹脂(26a) を塗布し、 (c) フォトリソグラフィにより電極(17)上の感光性樹脂
(26a) に穴あけをして電極(17)を露出させ、 (d) 該感光性樹脂(26a) 上に導体パターン(18a) を形成
し、 (e) 該導体パターン(18a) 上に感光性樹脂(26b) を塗布
し、 (f) フォトリソグラフィにより前記導体パターン(18a)
上の感光性樹脂(26b)の所定箇所に穴あけをして導体パ
ターン(18a) を露出させ、 (g) 前記感光性樹脂(26b) 上に導体パターン(18b) を形
成し、 (h) 前記(e) 〜(g) のステップを所望回数繰り返し、 (i) 最上層の導体パターン(18)の所定箇所に複数の金属
バンプ(22)を形成することを特徴とするマルチチップモ
ジュールの製造方法。7. A plurality of LSI chips (16) are bonded to a high thermal conductive substrate (12) on the surface opposite to the surface on which the electrodes (17) are provided, and (b) the high thermal conductive substrate. (12) The plurality of LSI chips on top
Photosensitive resin (26a) is applied so as to cover (16), and (c) Photosensitive resin on electrode (17) is applied by photolithography.
A hole is made in (26a) to expose the electrode (17), (d) a conductive pattern (18a) is formed on the photosensitive resin (26a), and (e) a photosensitive pattern is formed on the conductive pattern (18a). Apply resin (26b), and (f) Photolithography the conductor pattern (18a)
The conductor pattern (18a) is exposed by making a hole at a predetermined position of the upper photosensitive resin (26b), (g) the conductor pattern (18b) is formed on the photosensitive resin (26b), (h) (e) to (g) steps are repeated a desired number of times, (i) a plurality of metal bumps (22) are formed at predetermined locations on the uppermost conductor pattern (18). ..
り、前記導体パターン(18)は銅めっき及びニッケルめっ
きで形成することを特徴とする請求項７記載のマルチチ
ップモジュールの製造方法。8. The method of manufacturing a multi-chip module according to claim 7, wherein the photosensitive resin (26) is polyimide, and the conductor pattern (18) is formed by copper plating and nickel plating.
れた内部に開口(45)を有するセラミックスペーサ(44)
と；多層の導体パターン(38)を有する基板(36)と、該導
体パターン(38)に接続されるように該基板(36)の一方の
面上に形成された複数の第１金属バンプ(40)と、該導体
パターン(38)に接続されるように該基板(36)の他方の面
上に立設された複数のリード(42)とから構成され、前記
セラミックスペーサ(44)の上面に前記一方の面で接合さ
れた端子モジュール(34)と；多層の導体パターン(14)を
有する高熱伝導性基板(12)と、電極(17)が設けられた面
と反対側の面で該高熱伝導性基板(12)に接合された複数
のＬＳＩチップ(16)と、各ＬＳＩチップ(16)の電極(17)
に接続された多層の導体パターン(18)を有し、前記ＬＳ
Ｉチップ(16)を埋め込むように前記高熱伝導性基板(12)
上に設けられた多層埋込み層(20)と、該多層埋込み層(2
0)の最上層の導体パターン(18)上に設けられた複数の第
２金属バンプ(22)とから構成され、前記セラミックスペ
ーサ(44)の裏面に前記第１及び第２金属バンプ(40,22)
同士が当接するように接合されたマルチチップモジュー
ル(10)と；から構成されることを特徴とする電子回路モ
ジュール。9. A ceramic spacer (44) having an opening (45) inside of which at least a top surface and a back surface are metallized.
A substrate (36) having a multilayer conductor pattern (38), and a plurality of first metal bumps (formed on one surface of the substrate (36) so as to be connected to the conductor pattern (38). 40) and a plurality of leads (42) standing on the other surface of the substrate (36) so as to be connected to the conductor pattern (38), and the upper surface of the ceramic spacer (44) A terminal module (34) bonded to the one surface; a high thermal conductive substrate (12) having a multilayer conductor pattern (14); and a surface opposite to the surface on which the electrode (17) is provided. A plurality of LSI chips (16) bonded to the high thermal conductivity substrate (12) and electrodes (17) of each LSI chip (16)
The multi-layer conductor pattern (18) connected to the
The high thermal conductive substrate (12) so as to embed the I-chip (16)
The multi-layered embedding layer (20) provided above and the multi-layered embedding layer (2
0) and a plurality of second metal bumps (22) provided on the uppermost conductor pattern (18), and the first and second metal bumps (40, 40) on the back surface of the ceramic spacer (44). twenty two)
An electronic circuit module comprising: a multi-chip module (10) joined so that they abut each other;
は半田バンプから構成され、前記セラミックスペーサ
(44′) はフラックス洗浄用の穴(47)を側壁に有してお
り、該穴(47)は蓋体(48)により塞がれていることを特徴
とする請求項９記載の電子回路モジュール。10. The first and second metal bumps (40, 22).
Is composed of solder bumps, and the ceramic spacer
The electronic circuit according to claim 9, wherein the (44 ') has a hole (47) for flux cleaning in the side wall, and the hole (47) is closed by a lid (48). module.
された内部に開口(45)を有するセラミックスペーサ(44)
と；多層の導体パターン(38)を有する基板(36)と、該導
体パターン(38)に接続されるように該基板(36)の一方の
面上に立設された複数のスタッド(60)と、該一方の面上
に実装されたチップ部品(58)と、該導体パターン(38)に
接続されるように該基板(36)の他方の面上に立設された
複数のリード(42)とから構成され、前記セラミックスペ
ーサ(44)の上面に前記一方の面で接合された端子モジュ
ール (34′)と；多層の導体パターン(14)を有する高熱
伝導性基板(12)と、電極(17)が設けられた面と反対側の
面で該高熱伝導性基板(12)に接合された複数のＬＳＩチ
ップ(16)と、各ＬＳＩチップ(16)の電極(17)に接続され
た多層の導体パターン(18)を有し、前記ＬＳＩチップ(1
6)を埋め込むように前記高熱伝導性基板(12)上に設けら
れた多層埋込み層(20)と、該多層埋込み層(20)の最上層
の導体パターン(18)上に設けられた複数の金属バンプ(2
2)とから構成され、前記セラミックスペーサ(44)の裏面
に前記金属バンプ(22)の一部が前記スタッド(60)に当接
するように接合されたマルチチップモジュール(10)と；
金属バンプ(56)が前記マルチチップモジュール(10)の金
属バンプ(22)に当接するように該マルチチップモジュー
ル(10)上に実装された金属バンプ付ＬＳＩ(54)と；から
構成されることを特徴とする電子回路モジュール。11. A ceramic spacer (44) having an opening (45) inside of which at least a top surface and a back surface are metallized.
A board (36) having a multilayer conductor pattern (38), and a plurality of studs (60) standing on one surface of the board (36) so as to be connected to the conductor pattern (38). A chip component (58) mounted on the one surface, and a plurality of leads (42) erected on the other surface of the substrate (36) so as to be connected to the conductor pattern (38). ) And a terminal module (34 ') joined to the upper surface of the ceramic spacer (44) on the one side; a high thermal conductive substrate (12) having a multilayer conductor pattern (14), and an electrode. A plurality of LSI chips (16) bonded to the high thermal conductivity substrate (12) on the surface opposite to the surface provided with (17) and connected to the electrodes (17) of each LSI chip (16) The LSI chip (1
6) embedded multi-layer embedded layer (20) on the high thermal conductivity substrate (12) and a plurality of conductive patterns (18) on the uppermost layer of the multi-layer embedded layer (20) Metal bump (2
2) and a multi-chip module (10) joined to the back surface of the ceramic spacer (44) so that a part of the metal bump (22) abuts on the stud (60);
An LSI (54) with metal bumps mounted on the multi-chip module (10) so that the metal bumps (56) come into contact with the metal bumps (22) of the multi-chip module (10); An electronic circuit module characterized by.
方の面上に金属バンプ(40)をさらに具備し、該金属バン
プ(40)と前記マルチチップモジュール(10)の金属バンプ
(22)との間にコンデンサ(62)が介装されていることを特
徴とする請求項１１記載の電子回路モジュール。12. The terminal module (34 ″) further comprises a metal bump (40) on the one surface, the metal bump (40) and the metal bump of the multi-chip module (10).
The electronic circuit module according to claim 11, wherein a capacitor (62) is interposed between the electronic circuit module and the (22).
び前記端子モジュールの基板(36)はアルミナから形成さ
れ、前記高熱伝導性基板(12)は窒化アルミニウムから形
成されていることを特徴とする請求項９〜１２のいずれ
かに記載の電子回路モジュール。13. The ceramic spacers (44, 44 ') and the substrate (36) of the terminal module are made of alumina, and the high thermal conductivity substrate (12) is made of aluminum nitride. The electronic circuit module according to claim 9.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13674492A JPH05335478A (en) | 1992-05-28 | 1992-05-28 | Multichip module and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13674492A JPH05335478A (en) | 1992-05-28 | 1992-05-28 | Multichip module and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05335478A true JPH05335478A (en) | 1993-12-17 |
Family
ID=15182494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13674492A Withdrawn JPH05335478A (en) | 1992-05-28 | 1992-05-28 | Multichip module and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05335478A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013183105A (en) * | 2012-03-02 | 2013-09-12 | Toyota Industries Corp | Circuit board and manufacturing method of the same |
-
1992
- 1992-05-28 JP JP13674492A patent/JPH05335478A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013183105A (en) * | 2012-03-02 | 2013-09-12 | Toyota Industries Corp | Circuit board and manufacturing method of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5578525A (en) | Semiconductor device and a fabrication process thereof | |
| US6867493B2 (en) | Structure and method for fabrication of a leadless multi-die carrier | |
| US4827376A (en) | Heat dissipating interconnect tape for use in tape automated bonding | |
| US5289346A (en) | Peripheral to area adapter with protective bumper for an integrated circuit chip | |
| US6395582B1 (en) | Methods for forming ground vias in semiconductor packages | |
| KR100612425B1 (en) | Structure and method for fabrication of a leadless chip carrier with embedded antenna | |
| US4849857A (en) | Heat dissipating interconnect tape for use in tape automated bonding | |
| US5379191A (en) | Compact adapter package providing peripheral to area translation for an integrated circuit chip | |
| CA2230903C (en) | Mounting assembly of integrated circuit device and method for production thereof | |
| JP3189703B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2005500685A (en) | Structure of leadless chip carrier with embedded inductor and method for its fabrication | |
| JPH07263625A (en) | Perpendicular integrated circuit chip laminated body with discrete chip carrier formed of dielectric tape | |
| JP2001217386A (en) | Semiconductor device, method of manufacturing the same, and electronic equipment | |
| US6406939B1 (en) | Flip chip assembly with via interconnection | |
| JP2003197856A (en) | Semiconductor device | |
| JPH07170098A (en) | Mounting structure of electronic parts and mounting method | |
| US6960824B1 (en) | Structure and method for fabrication of a leadless chip carrier | |
| JPH1056101A (en) | Ball grid array package without mutual connection among through holes and vias | |
| JP3058266B2 (en) | Semiconductor integrated circuit device and semiconductor bare chip mounting method | |
| JPH05335478A (en) | Multichip module and manufacturing method thereof | |
| EP0494251A1 (en) | Hybrid module electronics package | |
| CA2195038C (en) | Integrated circuit packaging structure | |
| US7247516B1 (en) | Method for fabricating a leadless chip carrier | |
| US6809935B1 (en) | Thermally compliant PCB substrate for the application of chip scale packages | |
| JPH09148482A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |