JPH0521794A - 絶縁ゲイト型電界効果半導体装置およびその作製方法 - Google Patents
絶縁ゲイト型電界効果半導体装置およびその作製方法Info
- Publication number
- JPH0521794A JPH0521794A JP3035484A JP3548491A JPH0521794A JP H0521794 A JPH0521794 A JP H0521794A JP 3035484 A JP3035484 A JP 3035484A JP 3548491 A JP3548491 A JP 3548491A JP H0521794 A JPH0521794 A JP H0521794A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- film
- insulating
- type
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 ゲート電極周囲に絶縁膜を形成し、非感光性
の半導体を用いることで、絶縁ゲイト型電界効果トラン
ジスタを画素の駆動素子としたアクティブ型の液晶表示
装置等の表示装置の特性、信頼性を高めることを目的と
する。 【構成】 ゲート電極周囲に酸化アルミニウムの絶縁膜
（４０）を設けることによって、ソース領域５、５, 、
ドレイン領域６、６, への給電点とチャネル端部との距
離を短くした絶縁ゲイト型電界効果トランジスタであっ
て、さらにこの絶縁ゲイト型電界効果トランジスタのソ
ース、ドレイン、チャネル形成領域となる半導体膜２、
２, は、非感光性を持たせるために酸素、炭素または窒
素が１×１０20cm-3以上、２０原子％以下含まれている
ことを特徴とする。
の半導体を用いることで、絶縁ゲイト型電界効果トラン
ジスタを画素の駆動素子としたアクティブ型の液晶表示
装置等の表示装置の特性、信頼性を高めることを目的と
する。 【構成】 ゲート電極周囲に酸化アルミニウムの絶縁膜
（４０）を設けることによって、ソース領域５、５, 、
ドレイン領域６、６, への給電点とチャネル端部との距
離を短くした絶縁ゲイト型電界効果トランジスタであっ
て、さらにこの絶縁ゲイト型電界効果トランジスタのソ
ース、ドレイン、チャネル形成領域となる半導体膜２、
２, は、非感光性を持たせるために酸素、炭素または窒
素が１×１０20cm-3以上、２０原子％以下含まれている
ことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、アクティブ型液晶表示
装置またはイメ−ジセンサに用いる薄膜構造を有する絶
縁ゲイト型電界効果トランジスタ（以下ＴＦＴという）
およびその作製方法に関するものである。
装置またはイメ−ジセンサに用いる薄膜構造を有する絶
縁ゲイト型電界効果トランジスタ（以下ＴＦＴという）
およびその作製方法に関するものである。
【０００２】
【従来の技術】従来、ＴＦＴを用いたアクティブ型の液
晶表示装置が知られている。この場合、ＴＦＴにはアモ
ルファスまたは結晶粒界を有する多結晶型の半導体を用
い、１つの画素にＰまたはＮ型のいずれか一方の導電型
のみのＴＦＴを用いる。即ち、一般にはＮチャネル型Ｔ
ＦＴ（ＮＴＦＴという）を画素に直列に連結している。
晶表示装置が知られている。この場合、ＴＦＴにはアモ
ルファスまたは結晶粒界を有する多結晶型の半導体を用
い、１つの画素にＰまたはＮ型のいずれか一方の導電型
のみのＴＦＴを用いる。即ち、一般にはＮチャネル型Ｔ
ＦＴ（ＮＴＦＴという）を画素に直列に連結している。
【０００３】
【発明が解決使用とする課題】しかしアモルファス構造
の半導体は、キャリア移動度が小さく、特にホ−ルのキ
ャリア移動度が０. １cm2/Vsec以下と小さい。また多結
晶構造の半導体は、結晶粒界に偏析した酸素等の不純物
および不対結合手によりドレイン耐圧を充分大きくとれ
ない、Ｐチャネル型のＴＦＴができにくい等の欠点があ
った。さらにこれらは光感度（フォトセンシティビティ
ＰＳという）を有し、光照射によりＶｇ−ＩD （ゲイト
電圧−ドレイン電流）特性等が大きく変化してしまう欠
点を有している。そのため、チャネル形成領域に光照射
が行われないように遮光層を作ることが重要な工程であ
った。
の半導体は、キャリア移動度が小さく、特にホ−ルのキ
ャリア移動度が０. １cm2/Vsec以下と小さい。また多結
晶構造の半導体は、結晶粒界に偏析した酸素等の不純物
および不対結合手によりドレイン耐圧を充分大きくとれ
ない、Ｐチャネル型のＴＦＴができにくい等の欠点があ
った。さらにこれらは光感度（フォトセンシティビティ
ＰＳという）を有し、光照射によりＶｇ−ＩD （ゲイト
電圧−ドレイン電流）特性等が大きく変化してしまう欠
点を有している。そのため、チャネル形成領域に光照射
が行われないように遮光層を作ることが重要な工程であ
った。
【０００４】第２図において、液晶（１２）を有し、そ
れに直列に連結してＮＴＦＴ（１１）を設け、これをマ
トリックス配列せしめたものである。一般には６４０×
４８０または１２６０×９６０と多くするが、この図面
ではそれと同意味で単純に２×２のマトリックス配列を
させた。このそれぞれの画素に対し、周辺回路（１
６）, （１７）より電圧を加え、所定の画素を選択的に
オンとし、他の画素をオフとした。するとこのＴＦＴの
オン、オフ特性が一般には良好な場合、コントラスト比
の値の大きい液晶表示装置を作ることができる。しかし
ながら、実際にかかる液晶表示装置を製造してみると、
ＴＦＴの出力即ち液晶にとっての入力（液晶電位とい
う）の電圧ＶLC（１０）は、しばしば“１”（High）と
するべき時に“１”（High） にならず、また、逆に
“０”（Low ）となるべき時に“０”（Low ）にならな
い場合がある。液晶（１２）はその動作において本来絶
縁性であり、また、ＴＦＴがオフの時に液晶電位（V
LC）は浮いた状態になる。そしてこの液晶（１２）は
等価回路的にはキャパシタであるため、そこに蓄積され
た電荷によりＶLCが決められる。この電荷は従来のＴＦ
Ｔは光感光性であるため、遮光が充分でない時、ＴＦＴ
のチャネルを通じて電流がリ−ク（１５）してしまい、
結果としてＶLCのレベルが変動してしまう。さらに液晶
がＲLCで比較的小さい抵抗となりリ−ク（１４）が生じ
た場合には、ＶLCは中途半端な状態になってしまう。こ
のため１つのパネル中に２０万〜５００万個の画素を有
する液晶表示装置においては、高い歩留まりを成就する
ことができない。
れに直列に連結してＮＴＦＴ（１１）を設け、これをマ
トリックス配列せしめたものである。一般には６４０×
４８０または１２６０×９６０と多くするが、この図面
ではそれと同意味で単純に２×２のマトリックス配列を
させた。このそれぞれの画素に対し、周辺回路（１
６）, （１７）より電圧を加え、所定の画素を選択的に
オンとし、他の画素をオフとした。するとこのＴＦＴの
オン、オフ特性が一般には良好な場合、コントラスト比
の値の大きい液晶表示装置を作ることができる。しかし
ながら、実際にかかる液晶表示装置を製造してみると、
ＴＦＴの出力即ち液晶にとっての入力（液晶電位とい
う）の電圧ＶLC（１０）は、しばしば“１”（High）と
するべき時に“１”（High） にならず、また、逆に
“０”（Low ）となるべき時に“０”（Low ）にならな
い場合がある。液晶（１２）はその動作において本来絶
縁性であり、また、ＴＦＴがオフの時に液晶電位（V
LC）は浮いた状態になる。そしてこの液晶（１２）は
等価回路的にはキャパシタであるため、そこに蓄積され
た電荷によりＶLCが決められる。この電荷は従来のＴＦ
Ｔは光感光性であるため、遮光が充分でない時、ＴＦＴ
のチャネルを通じて電流がリ−ク（１５）してしまい、
結果としてＶLCのレベルが変動してしまう。さらに液晶
がＲLCで比較的小さい抵抗となりリ−ク（１４）が生じ
た場合には、ＶLCは中途半端な状態になってしまう。こ
のため１つのパネル中に２０万〜５００万個の画素を有
する液晶表示装置においては、高い歩留まりを成就する
ことができない。
【０００５】また、従来の様に、ゲート電極作製後に窒
化珪素膜、酸化珪素膜等によっておおい、フォトリソ法
によってコンタクトホールを作製したのちに、ソースま
たはドレインへの給電点を設けた場合、各給電点とチャ
ネル端部までの距離が長くなるために、薄膜低温プロセ
スによって作られるＴＦＴでは、抵抗成分をそこに生
じ、周波数特性の低下、ＯＮ抵抗の増加を招いていた。
化珪素膜、酸化珪素膜等によっておおい、フォトリソ法
によってコンタクトホールを作製したのちに、ソースま
たはドレインへの給電点を設けた場合、各給電点とチャ
ネル端部までの距離が長くなるために、薄膜低温プロセ
スによって作られるＴＦＴでは、抵抗成分をそこに生
じ、周波数特性の低下、ＯＮ抵抗の増加を招いていた。
【０００６】したがって、本発明は絶縁ゲイト型電界効
果半導体装置のチャネル領域に隣接したソースまたはド
レイン領域への給電点とチャネル端部までの距離を短く
するために従来のＴＦＴを改良したものである。
果半導体装置のチャネル領域に隣接したソースまたはド
レイン領域への給電点とチャネル端部までの距離を短く
するために従来のＴＦＴを改良したものである。
【０００７】
【課題を解決する手段】本発明は、ゲート電極材料にア
ルミニウムを用いることで、アルミニウムの陽極酸化法
による酸化アルミニウムをその表面に設けて、その上に
立体交差を有する３次元的な配線を設けることを特徴と
している。また、該ゲート電極および電極周囲の酸化ア
ルミニウムによって、ソース・ドレインのコンタクトホ
ールを設けて給電点をチャネルに近づけることで、装置
の周波数特性の低下、ＯＮ抵抗の増加を防ぐことができ
た。
ルミニウムを用いることで、アルミニウムの陽極酸化法
による酸化アルミニウムをその表面に設けて、その上に
立体交差を有する３次元的な配線を設けることを特徴と
している。また、該ゲート電極および電極周囲の酸化ア
ルミニウムによって、ソース・ドレインのコンタクトホ
ールを設けて給電点をチャネルに近づけることで、装置
の周波数特性の低下、ＯＮ抵抗の増加を防ぐことができ
た。
【０００８】本発明は、ＴＦＴのチャネル形成領域の半
導体材料を光に対し非感光性の材料とし、特にそのため
ＴＦＴのチャネル形成領域に酸素、炭素または窒素を添
加したアモルファス構造を有する水素が添加されたシリ
コン半導体を主成分とする半導体膜を用い、その領域を
熱処理することによって結晶性を有しながらも光感光性
をなくしたものである。特に材料として、ＳｉＯ
1-X（０＜Ｘ＜１）、ＳｉＮ1-X（０＜Ｘ＜１）で示され
るように、いわゆるシリコン半導体を変成したものであ
る。それらＯ、Ｃ、Ｎの総量を１×１０20cm -3 〜２０
原子％、好ましくは３×１０20cm -3 〜５原子％とし
たことにより非感光性とせしめ、さらにこのシリコン半
導体を５００〜７５０ ℃の熱処理することにより結晶
化せしめて、キャリア移動度として５cm2/Vsec以上とす
るため結晶粒界を実質的になくし、かつ結晶性を有する
半導体材料としたものである。
導体材料を光に対し非感光性の材料とし、特にそのため
ＴＦＴのチャネル形成領域に酸素、炭素または窒素を添
加したアモルファス構造を有する水素が添加されたシリ
コン半導体を主成分とする半導体膜を用い、その領域を
熱処理することによって結晶性を有しながらも光感光性
をなくしたものである。特に材料として、ＳｉＯ
1-X（０＜Ｘ＜１）、ＳｉＮ1-X（０＜Ｘ＜１）で示され
るように、いわゆるシリコン半導体を変成したものであ
る。それらＯ、Ｃ、Ｎの総量を１×１０20cm -3 〜２０
原子％、好ましくは３×１０20cm -3 〜５原子％とし
たことにより非感光性とせしめ、さらにこのシリコン半
導体を５００〜７５０ ℃の熱処理することにより結晶
化せしめて、キャリア移動度として５cm2/Vsec以上とす
るため結晶粒界を実質的になくし、かつ結晶性を有する
半導体材料としたものである。
【０００９】熱処理の方法としては、一般の加熱炉によ
る加熱方法と、エキシマレーザー光に代表されるレーザ
ーエネルギーすなわち光エネルギーの照射による方法を
用いた。
る加熱方法と、エキシマレーザー光に代表されるレーザ
ーエネルギーすなわち光エネルギーの照射による方法を
用いた。
【００１０】この材料は非感光性、即ちオン状態での電
流変化を１０％以下とし、かつオフ状態（サブスレッシ
ュホ−ルド状態）での暗電流の値が１０ -9 Ａのオ−ダ
のものが１０ -7 Ａのオ−ダ以下の増加、即ち２桁以下
しか変化しないことを２０００カンデラの可視光照射下
で成就させたものである。
流変化を１０％以下とし、かつオフ状態（サブスレッシ
ュホ−ルド状態）での暗電流の値が１０ -9 Ａのオ−ダ
のものが１０ -7 Ａのオ−ダ以下の増加、即ち２桁以下
しか変化しないことを２０００カンデラの可視光照射下
で成就させたものである。
【００１１】本発明を液晶表示装置に用いる場合、マト
リックス構成したそれぞれのピクセル（透明導電膜とＴ
ＦＴとの総合したもの）の一方の透明導電膜（画素）の
電極に相補型のＴＦＴの出力端子を連結せしめた。即ち
マトリックス配列したすべての画素にＰチャネル型のＴ
ＦＴ（以下ＰＴＦＴという）とＮＴＦＴとを相補型（以
下Ｃ／ＴＦＴという）として連結して１つのピクセルと
したものである。
リックス構成したそれぞれのピクセル（透明導電膜とＴ
ＦＴとの総合したもの）の一方の透明導電膜（画素）の
電極に相補型のＴＦＴの出力端子を連結せしめた。即ち
マトリックス配列したすべての画素にＰチャネル型のＴ
ＦＴ（以下ＰＴＦＴという）とＮＴＦＴとを相補型（以
下Ｃ／ＴＦＴという）として連結して１つのピクセルと
したものである。
【００１２】その代表例を第３図に回路として示す。ま
た実際のパタ−ンレイアウト（配置図）の例を第４図に
示す。
た実際のパタ−ンレイアウト（配置図）の例を第４図に
示す。
【００１３】即ち第３図の２×２のマトリックスの例に
おいて、ＰＴＦＴとＮＴＦＴとのゲイトを互いに連結
し、さらにＹ軸方向の線ＶGG（２２）、またはＶ
GG'（２３）に連結した。またＣ／ＴＦＴの共通出力を
液晶（１２）に連結している。ＰＴＦＴの入力（Ｖ
DD側）をＸ軸方向の線ＶDD（１８）,ＶDD'（１８' ）
に連結し、ＮＴＦＴの入力（V SS側）をＶSS（１９）に
連結させている。するとＶDD（１８）, ＶGG（２２）が
“１”の時、液晶電位（１０）は“０”となり、またＶ
DD（１８）が“１”、ＶGG（２２）が“０”の時は液晶
電位（１０）は“１”となる。即ち、ＶGGとＶLCとは
「逆相」となる。
おいて、ＰＴＦＴとＮＴＦＴとのゲイトを互いに連結
し、さらにＹ軸方向の線ＶGG（２２）、またはＶ
GG'（２３）に連結した。またＣ／ＴＦＴの共通出力を
液晶（１２）に連結している。ＰＴＦＴの入力（Ｖ
DD側）をＸ軸方向の線ＶDD（１８）,ＶDD'（１８' ）
に連結し、ＮＴＦＴの入力（V SS側）をＶSS（１９）に
連結させている。するとＶDD（１８）, ＶGG（２２）が
“１”の時、液晶電位（１０）は“０”となり、またＶ
DD（１８）が“１”、ＶGG（２２）が“０”の時は液晶
電位（１０）は“１”となる。即ち、ＶGGとＶLCとは
「逆相」となる。
【００１４】そして液晶電位（１０）はＶDD（１８）、
または接地またはＶSS（１９）のいずれかに固定させる
ため、フロ−ティングとなることがない。第３図におい
ては、ＮＴＦＴとＰＴＦＴとを逆に配設すると、ＶGGと
ＶLCとは「同相」とすることができる。以下に実施例に
基づき、本発明を示す。
または接地またはＶSS（１９）のいずれかに固定させる
ため、フロ−ティングとなることがない。第３図におい
ては、ＮＴＦＴとＰＴＦＴとを逆に配設すると、ＶGGと
ＶLCとは「同相」とすることができる。以下に実施例に
基づき、本発明を示す。
【００１５】
【実施例】〔実施例１〕この実施例では図１を用いて本
発明を示す。ガラス基板にＣ／ＴＦＴを作らんとした時
の製造工程を第１図に基づき示す。
発明を示す。ガラス基板にＣ／ＴＦＴを作らんとした時
の製造工程を第１図に基づき示す。
【００１６】図１において、ＡＮガラス、パイレックス
ガラス等の約６００℃の熱処理に耐え得るガラス（１）
上にマグネトロンＲＦ（高周波）スパッタ法を用いてブ
ロッキング層（３８）である酸化珪素膜を１０００〜３
０００Åの厚さに作製した。
ガラス等の約６００℃の熱処理に耐え得るガラス（１）
上にマグネトロンＲＦ（高周波）スパッタ法を用いてブ
ロッキング層（３８）である酸化珪素膜を１０００〜３
０００Åの厚さに作製した。
【００１７】プロセス条件は酸素１００% 雰囲気、成膜
温度１５０℃、出力４００〜８００Ｗ、圧力０. ５Ｐａ
とした。タ−ゲットに石英または単結晶シリコンを用い
た成膜速度は３０Å／分であった。
温度１５０℃、出力４００〜８００Ｗ、圧力０. ５Ｐａ
とした。タ−ゲットに石英または単結晶シリコンを用い
た成膜速度は３０Å／分であった。
【００１８】この上に酸素、炭素または窒素の添加され
たシリコン膜をＬＰＣＶＤ（減圧気相）法、スパッタ法
またはプラズマＣＶＤ法により形成した。
たシリコン膜をＬＰＣＶＤ（減圧気相）法、スパッタ法
またはプラズマＣＶＤ法により形成した。
【００１９】この半導体膜は、主成分はシリコンであっ
て、ＳｉＯ1-X （０＜Ｘ＜１）, ＳｉＣ1-X （０＜Ｘ＜
１）またはＳｉＮ1-X （０＜Ｘ＜１）で示され、実際は
Ｏ（酸素）、Ｃ（炭素）、Ｎ（窒素）が互いに混在した
ものである。ここでは特に混入させやすい酸素を意図的
に若干量添加した。そして酸素の量を１×１０20cm -3
〜２０原子％好ましくは３×１０20cm -3 〜５原子％と
した。
て、ＳｉＯ1-X （０＜Ｘ＜１）, ＳｉＣ1-X （０＜Ｘ＜
１）またはＳｉＮ1-X （０＜Ｘ＜１）で示され、実際は
Ｏ（酸素）、Ｃ（炭素）、Ｎ（窒素）が互いに混在した
ものである。ここでは特に混入させやすい酸素を意図的
に若干量添加した。そして酸素の量を１×１０20cm -3
〜２０原子％好ましくは３×１０20cm -3 〜５原子％と
した。
【００２０】減圧気相法で形成する場合、結晶化温度よ
りも１００〜２００℃低い４５０〜５５０℃、例えば５
３０℃でジシラン（Ｓｉ2 Ｈ6 ）またはトリシラン（Ｓ
ｉ3Ｈ8 ）に酸化物気体例えば亜酸化窒素（Ｎ2 Ｏ）を
Ｎ2 Ｏ／（Ｓｉ2 Ｈ6 またはＳｉ3 Ｈ8 ）＝０. ００１
〜０. １体積％の混合比でCVD装置に供給して成膜し
た。反応炉内圧力は３０〜３００Ｐａとした。成膜速度
は３０〜１００Å/ 分であった。ＮＴＦＴとＰＴＦＴと
のスレッシュホ−ルド電圧（Vth ）を概略同一に制御す
るため、ホウ素をジボランを用いて１×１０15〜５×１
０17cm -3 の濃度として成膜中に添加してもよい。
りも１００〜２００℃低い４５０〜５５０℃、例えば５
３０℃でジシラン（Ｓｉ2 Ｈ6 ）またはトリシラン（Ｓ
ｉ3Ｈ8 ）に酸化物気体例えば亜酸化窒素（Ｎ2 Ｏ）を
Ｎ2 Ｏ／（Ｓｉ2 Ｈ6 またはＳｉ3 Ｈ8 ）＝０. ００１
〜０. １体積％の混合比でCVD装置に供給して成膜し
た。反応炉内圧力は３０〜３００Ｐａとした。成膜速度
は３０〜１００Å/ 分であった。ＮＴＦＴとＰＴＦＴと
のスレッシュホ−ルド電圧（Vth ）を概略同一に制御す
るため、ホウ素をジボランを用いて１×１０15〜５×１
０17cm -3 の濃度として成膜中に添加してもよい。
【００２１】スパッタ法で行う場合、スパッタ前の背圧
を１×１０ -5 Ｐａ以下とし、単結晶シリコンをタ−ゲ
ットとし、アルゴンに水素を５０〜８０体積％に混入し
た雰囲気で行った。例えばアルゴン２０体積％、Ｎ2 Ｏ
０. ００１% 〜０. １体積％、残り水素約８０体積％
とした。成膜温度は１５０℃、周波数は１３. ５６ＭＨ
ｚ 、スパッタ出力４００〜８００Ｗとした。圧力は
０. ５Ｐａであった。プラズマＣＶＤ法により珪素膜を
作製する場合、温度は例えば３００℃とし、モノシラン
（ＳｉＨ4 ）またはジシラン（ＳｉＨ6 ）をこれらにＮ
2 Ｏ/ ＳｉＨ4 ＝０. ００１〜０. １体積％で酸化物、
窒化物気体を混入したものを反応性気体として用いた。
これらをＰＣＶＤ装置内に導入し、１３. ５６ＭＨｚの
高周波電力を加えて成膜した。
を１×１０ -5 Ｐａ以下とし、単結晶シリコンをタ−ゲ
ットとし、アルゴンに水素を５０〜８０体積％に混入し
た雰囲気で行った。例えばアルゴン２０体積％、Ｎ2 Ｏ
０. ００１% 〜０. １体積％、残り水素約８０体積％
とした。成膜温度は１５０℃、周波数は１３. ５６ＭＨ
ｚ 、スパッタ出力４００〜８００Ｗとした。圧力は
０. ５Ｐａであった。プラズマＣＶＤ法により珪素膜を
作製する場合、温度は例えば３００℃とし、モノシラン
（ＳｉＨ4 ）またはジシラン（ＳｉＨ6 ）をこれらにＮ
2 Ｏ/ ＳｉＨ4 ＝０. ００１〜０. １体積％で酸化物、
窒化物気体を混入したものを反応性気体として用いた。
これらをＰＣＶＤ装置内に導入し、１３. ５６ＭＨｚの
高周波電力を加えて成膜した。
【００２２】これらの方法によって形成された被膜は、
酸素が１×１０20cm -3 〜２０原子％、好ましくは３×
１０20cm -3 〜５原子％の濃度であることが好ましい。
酸素が１×１０20cm -3 〜２０原子％、好ましくは３×
１０20cm -3 〜５原子％の濃度であることが好ましい。
【００２３】即ち非感光性を有せしめるにはＣ，Ｏ, Ｎ
を添加すればよいが、多すぎるとその後の熱処理でも
結晶化しにくくなり、ひいてはキャリア移動度が５cm2
/Vsec 以上、好ましくは１０〜１００cm2/Vsecを得るこ
とができないからである。
を添加すればよいが、多すぎるとその後の熱処理でも
結晶化しにくくなり、ひいてはキャリア移動度が５cm2
/Vsec 以上、好ましくは１０〜１００cm2/Vsecを得るこ
とができないからである。
【００２４】かくして、アモルファス状態の珪素膜を１
０００〜１００００Å（１μm ）、例えば３０００Åの
厚さに作製の後、５００〜７５０℃の結晶成長を起こさ
ない程度の中温の温度にて１２〜７０時間非酸化物雰囲
気にて加熱処理した。例えば窒素または水素雰囲気にて
６００℃の温度で保持した。また、上記の加熱方法以外
にエキシマレーザーを用いて瞬間的に半導体表面を溶融
しすることにより加熱アニールと同等、あるいは同等以
上の効果を得ることができる。この場合、エキシマレー
ザーを１００〜３００mJ／cm2 の強さで１０〜１００sh
oto 照射することで結晶化を行なうことができる。
０００〜１００００Å（１μm ）、例えば３０００Åの
厚さに作製の後、５００〜７５０℃の結晶成長を起こさ
ない程度の中温の温度にて１２〜７０時間非酸化物雰囲
気にて加熱処理した。例えば窒素または水素雰囲気にて
６００℃の温度で保持した。また、上記の加熱方法以外
にエキシマレーザーを用いて瞬間的に半導体表面を溶融
しすることにより加熱アニールと同等、あるいは同等以
上の効果を得ることができる。この場合、エキシマレー
ザーを１００〜３００mJ／cm2 の強さで１０〜１００sh
oto 照射することで結晶化を行なうことができる。
【００２５】この半導体膜の下側の基板表面は、アモル
ファス構造の酸化珪素膜が形成されているため、この熱
処理で特定の核が存在せず、全体が均一に加熱アニ−ル
される。即ち、成膜時はアモルファス構造を有し、また
水素は単に混入しているのみである。
ファス構造の酸化珪素膜が形成されているため、この熱
処理で特定の核が存在せず、全体が均一に加熱アニ−ル
される。即ち、成膜時はアモルファス構造を有し、また
水素は単に混入しているのみである。
【００２６】このアニ−ルにより、半導体膜はアモルフ
ァス構造から秩序性の高い状態に移り、その一部は結晶
状態を呈する。特にシリコンの成膜時に比較的秩序性の
高い領域は特に結晶化をして結晶状態となろうとする。
しかし、これらの領域間に存在する珪素により互いの結
合がなされるため、珪素同志は互いにひっぱりあう。結
晶としてもレ−ザラマン分光により測定すると、単結晶
の珪素（１１１）結晶方位のピ−ク５２２ cm -1より低
周波側にシフトした格子歪を有した（１１１）結晶ピ−
クが観察される。その見掛け上の粒径は、半値巾から計
算すると、５０〜５００Åとマイクロクリスタルのよう
になっているが、実際はこの結晶性の高い領域は多数あ
ってクラスタ構造を有し、その各クラスタ間は互いに珪
素同志で結合（アンカリング）がされたセミアモルファ
ス構造の被膜を形成させることができた。
ァス構造から秩序性の高い状態に移り、その一部は結晶
状態を呈する。特にシリコンの成膜時に比較的秩序性の
高い領域は特に結晶化をして結晶状態となろうとする。
しかし、これらの領域間に存在する珪素により互いの結
合がなされるため、珪素同志は互いにひっぱりあう。結
晶としてもレ−ザラマン分光により測定すると、単結晶
の珪素（１１１）結晶方位のピ−ク５２２ cm -1より低
周波側にシフトした格子歪を有した（１１１）結晶ピ−
クが観察される。その見掛け上の粒径は、半値巾から計
算すると、５０〜５００Åとマイクロクリスタルのよう
になっているが、実際はこの結晶性の高い領域は多数あ
ってクラスタ構造を有し、その各クラスタ間は互いに珪
素同志で結合（アンカリング）がされたセミアモルファ
ス構造の被膜を形成させることができた。
【００２７】例えばＳＩＭＳ（二次イオン質量分析）法
により深さ方向の分布測定を行った時、添加物（不純
物）として最低領域（表面または表面より離れた位置
（内部））において酸素が３. ４×１０20cm -3 、窒素
４×１０17cm -3 を得た。また水素は４×１０20cm -3
であり、珪素４×１０22cm -3 として比較すると１原子
％であった。
により深さ方向の分布測定を行った時、添加物（不純
物）として最低領域（表面または表面より離れた位置
（内部））において酸素が３. ４×１０20cm -3 、窒素
４×１０17cm -3 を得た。また水素は４×１０20cm -3
であり、珪素４×１０22cm -3 として比較すると１原子
％であった。
【００２８】この結晶化は酸素濃度が例えば１. ５×１
０20cm -3 においては１０００Åの膜厚で６００℃（４
８時間）の熱処理で可能である。これを５×１０20cm
-3 にすると膜厚を０. ３〜０. ５μｍと厚くすれば６
００℃でのアニ−ルによる結晶化が可能であったが、
０. １μｍの厚さでは６５０℃での熱処理が結晶化のた
めには必要であった。即ちより膜厚を厚くする、より酸
素等の不純物濃度を減少させるほど、結晶化がしやすか
った。
０20cm -3 においては１０００Åの膜厚で６００℃（４
８時間）の熱処理で可能である。これを５×１０20cm
-3 にすると膜厚を０. ３〜０. ５μｍと厚くすれば６
００℃でのアニ−ルによる結晶化が可能であったが、
０. １μｍの厚さでは６５０℃での熱処理が結晶化のた
めには必要であった。即ちより膜厚を厚くする、より酸
素等の不純物濃度を減少させるほど、結晶化がしやすか
った。
【００２９】結果として、この被膜は実質的にグレイン
バウンダリ（ＧＢという）がないといってもよい状態を
呈する。キャリアは各クラスタ間をアンカリングされた
個所を通じ互いに容易に移動し得るため、いわゆるＧＢ
の明確に存在する多結晶珪素よりも高いキャリア移動度
となる。即ちホ−ル移動度（μｈ）＝１０〜５０cm2/Vs
ec、電子移動度（μe）＝１５〜１００cm2/Vsecが得ら
れる。
バウンダリ（ＧＢという）がないといってもよい状態を
呈する。キャリアは各クラスタ間をアンカリングされた
個所を通じ互いに容易に移動し得るため、いわゆるＧＢ
の明確に存在する多結晶珪素よりも高いキャリア移動度
となる。即ちホ−ル移動度（μｈ）＝１０〜５０cm2/Vs
ec、電子移動度（μe）＝１５〜１００cm2/Vsecが得ら
れる。
【００３０】またフォトセンシビリティは、ＴＦＴとし
てのVg（ゲイト電圧）−ＩD （ドレイン電流）特性を得
ながらガラス側より２０００ルックスの光を照射してＩ
D がオン状態の領域で１０％以下しか動かない条件（ド
リフトしない条件）またはサブスレッシュホ−ルド電圧
の領域にてＩD が２桁以下の増加（ドリフト）しかない
条件（オフ電流が充分小さい条件）として測定した。す
ると酸素濃度が８×１０19cm -3 等の少ない濃度である
とドリフトがあるが、１×１０20cm -3 以上好ましくは
３×１０20cm -3 以上とするとほとんどドリフトがＰＴ
ＦＴでもＮＴＦＴでもみられなかった。
てのVg（ゲイト電圧）−ＩD （ドレイン電流）特性を得
ながらガラス側より２０００ルックスの光を照射してＩ
D がオン状態の領域で１０％以下しか動かない条件（ド
リフトしない条件）またはサブスレッシュホ−ルド電圧
の領域にてＩD が２桁以下の増加（ドリフト）しかない
条件（オフ電流が充分小さい条件）として測定した。す
ると酸素濃度が８×１０19cm -3 等の少ない濃度である
とドリフトがあるが、１×１０20cm -3 以上好ましくは
３×１０20cm -3 以上とするとほとんどドリフトがＰＴ
ＦＴでもＮＴＦＴでもみられなかった。
【００３１】他方、上記の如く中温でのアニ−ルではな
く、９００〜１２００℃の高温アニ−ルにより被膜を多
結晶化すると、核からの固相成長により被膜中の酸素等
の不純物の偏析がおきて、ＧＢには酸素、炭素、窒素等
の不純物が多くなり、結晶中の移動度は大きいが、ＧＢ
でのバリア（障壁）を作ってそこでのキャリアの移動を
阻害してしまう。そして結果としては５cm2/Vsec以下の
移動度しか得られないのが実情であった。
く、９００〜１２００℃の高温アニ−ルにより被膜を多
結晶化すると、核からの固相成長により被膜中の酸素等
の不純物の偏析がおきて、ＧＢには酸素、炭素、窒素等
の不純物が多くなり、結晶中の移動度は大きいが、ＧＢ
でのバリア（障壁）を作ってそこでのキャリアの移動を
阻害してしまう。そして結果としては５cm2/Vsec以下の
移動度しか得られないのが実情であった。
【００３２】即ち、本発明の実施例ではかくの如く、感
光性がなくかつ結晶性を有するセミアモルファスまたは
セミクリスタル構造を有するシリコン半導体を用いてい
る。
光性がなくかつ結晶性を有するセミアモルファスまたは
セミクリスタル構造を有するシリコン半導体を用いてい
る。
【００３３】図１（Ａ） においては、この珪素膜を第
１のフォトマスクにてフォトエッチングを施し、ＰＴ
ＦＴ用の領域（２１）を図面の右側に、ＮＴＦＴ用の領
域（１１）を左側に作製した。
１のフォトマスクにてフォトエッチングを施し、ＰＴ
ＦＴ用の領域（２１）を図面の右側に、ＮＴＦＴ用の領
域（１１）を左側に作製した。
【００３４】またこの上に酸化珪素膜（３８）をゲイト
絶縁膜として厚さは５００ 〜２０００Å例えば１００
０Åに形成した。これはブロッキング層としての酸化珪
素膜の作製と同一条件とした。この成膜中に弗素を少量
添加してもよい。
絶縁膜として厚さは５００ 〜２０００Å例えば１００
０Åに形成した。これはブロッキング層としての酸化珪
素膜の作製と同一条件とした。この成膜中に弗素を少量
添加してもよい。
【００３５】この酸化珪素と下地の半導体膜との界面特
性を向上し、界面凖位を除くため、紫外光を同時に加
え、オゾン酸化を行うとよかった。即ち、ブロッキング
層（３８）を形成したと同じ条件のスパッタ法と光CVD
法との併用方法とすると、界面凖位を減少させることが
できた。
性を向上し、界面凖位を除くため、紫外光を同時に加
え、オゾン酸化を行うとよかった。即ち、ブロッキング
層（３８）を形成したと同じ条件のスパッタ法と光CVD
法との併用方法とすると、界面凖位を減少させることが
できた。
【００３６】さらにこの後、この上側にアルミニウム膜
を０．３μｍの厚さに形成した。これを第２のフォトマ
スクにてパタ−ニングした。そしてＰＴＦＴ用のゲイ
ト電極（４）, ＮＴＦＴ用のゲイト電極（４' ）を形成
した。例えばチャネル長は１０μｍとした。
を０．３μｍの厚さに形成した。これを第２のフォトマ
スクにてパタ−ニングした。そしてＰＴＦＴ用のゲイ
ト電極（４）, ＮＴＦＴ用のゲイト電極（４' ）を形成
した。例えばチャネル長は１０μｍとした。
【００３７】図１（Ｃ）において、フォトレジスト（３
１' ）をフォトマスクを用いて形成し、ＰＴＦＴ用の
ソ−ス（５）, ドレイン（６）に対し、ゲート電極
（４）をマスクとしてホウ素を１×１０15cm -2 のド−
ズ量をイオン注入法により添加した。
１' ）をフォトマスクを用いて形成し、ＰＴＦＴ用の
ソ−ス（５）, ドレイン（６）に対し、ゲート電極
（４）をマスクとしてホウ素を１×１０15cm -2 のド−
ズ量をイオン注入法により添加した。
【００３８】次に図１（Ｄ）の如く、フォトレジスト
（３１）をフォトマスクを用いて形成した。そしてＮ
ＴＦＴ用のソ−ス（５' ）、ドレイン（６' ）を形成す
るためにゲート電極（４' ）をマスクとしてリンを１×
１０15cm -2 の量、イオン注入法により添加した。
（３１）をフォトマスクを用いて形成した。そしてＮ
ＴＦＴ用のソ−ス（５' ）、ドレイン（６' ）を形成す
るためにゲート電極（４' ）をマスクとしてリンを１×
１０15cm -2 の量、イオン注入法により添加した。
【００３９】これらはゲイト絶縁膜（３）を通じて行っ
た。しかし図１（Ｂ）において、ゲイト電極（４）,
（４' ）をマスクとしてシリコン膜上の酸化珪素を除去
し、その後、ホウ素、リンを直接珪素膜中にイオン注入
してもよい。
た。しかし図１（Ｂ）において、ゲイト電極（４）,
（４' ）をマスクとしてシリコン膜上の酸化珪素を除去
し、その後、ホウ素、リンを直接珪素膜中にイオン注入
してもよい。
【００４０】次に、これらフォトレジスト（３１）を除
去した後、６５０℃にて１０〜５０時間再び加熱アニ−
ルを行った。そしてＰＴＦＴのソ−ス（５）,ドレイン
（６）, ＮＴＦＴのソ−ス（５' ）、ドレイン（６'）
を不純物を活性化してｐ+、ｎ+ として作製した。
去した後、６５０℃にて１０〜５０時間再び加熱アニ−
ルを行った。そしてＰＴＦＴのソ−ス（５）,ドレイン
（６）, ＮＴＦＴのソ−ス（５' ）、ドレイン（６'）
を不純物を活性化してｐ+、ｎ+ として作製した。
【００４１】またゲイト電極（４）, （４' ）下にはチ
ャネル形成領域（７）, （７' ）がセミアモルファス半
導体として形成されている。
ャネル形成領域（７）, （７' ）がセミアモルファス半
導体として形成されている。
【００４２】かくすると、セルフアライン方式でありな
がらも、すべての工程において７００℃以上に温度を加
えることがなくＣ／ＴＦＴを作ることができる。そのた
め、基板材料として、石英等の高価な基板を用いなくて
もよく、本発明の大画素の液晶表示装置にきわめて適し
ているプロセスである。
がらも、すべての工程において７００℃以上に温度を加
えることがなくＣ／ＴＦＴを作ることができる。そのた
め、基板材料として、石英等の高価な基板を用いなくて
もよく、本発明の大画素の液晶表示装置にきわめて適し
ているプロセスである。
【００４３】熱アニ−ルは第１図（Ａ）, （Ｄ）で２回
行った。しかし図１（Ａ）のアニ−ルは求める特性によ
り省略し、双方を図１（Ｄ）の熱アニ−ルにより兼ねさ
せて製造時間の短縮を図ってもよい。
行った。しかし図１（Ａ）のアニ−ルは求める特性によ
り省略し、双方を図１（Ｄ）の熱アニ−ルにより兼ねさ
せて製造時間の短縮を図ってもよい。
【００４４】図１（Ｅ）において、ゲート電極（４）、
（４’）を陽極酸化をもちいて、その周囲に酸化アルミ
ニューム（４０）を作成した。酸化アルミニウムの厚み
は０．２〜１μｍ例えば０．５μｍとして、本実施例で
は作成した。
（４’）を陽極酸化をもちいて、その周囲に酸化アルミ
ニューム（４０）を作成した。酸化アルミニウムの厚み
は０．２〜１μｍ例えば０．５μｍとして、本実施例で
は作成した。
【００４５】図１（Ｆ）において、層間絶縁物（８）と
して前記したスパッタ法により酸化珪素膜を形成した。
この酸化珪素膜の形成はLPCVD 法、光CVD 法を用いても
よく、膜厚は例えば０. ２〜１. ０μｍとして形成し
た。その後、図１（Ｆ）に示す如く、フォトマスクを
用いて電極用の窓（３２）を形成した。その際、ＲＩＥ
（異方性エッチング）方法を用い、ゲート電極（４）、
（４’）のセルファライン性を利用して、コンタクトホ
ール（３２）の位置をチャネル近傍にまで極力接近させ
たことに、本発明の特徴を有する。
して前記したスパッタ法により酸化珪素膜を形成した。
この酸化珪素膜の形成はLPCVD 法、光CVD 法を用いても
よく、膜厚は例えば０. ２〜１. ０μｍとして形成し
た。その後、図１（Ｆ）に示す如く、フォトマスクを
用いて電極用の窓（３２）を形成した。その際、ＲＩＥ
（異方性エッチング）方法を用い、ゲート電極（４）、
（４’）のセルファライン性を利用して、コンタクトホ
ール（３２）の位置をチャネル近傍にまで極力接近させ
たことに、本発明の特徴を有する。
【００４６】さらにこれら全体はアルミニウム（３５）
を０．５〜１μｍの厚さにスパッタ法により形成し、こ
のアルミニウム膜を利用してリ−ド（９）, （９' ）を
形成した。その後、ポリイミド等の有機樹脂（３４）を
形成した。
を０．５〜１μｍの厚さにスパッタ法により形成し、こ
のアルミニウム膜を利用してリ−ド（９）, （９' ）を
形成した。その後、ポリイミド等の有機樹脂（３４）を
形成した。
【００４７】さらにコンタクト（２９）, （２９' ）と
なる部分をフォトマスクを用いて、層間絶縁物
（８）、アルミ（３５）、有機樹脂（３４）を除去し、
コンタクト用の窓を得た。さらに画素電極となる透明導
電膜であるＩＴＯ膜（３３）を形成し、図１（Ｇ）の形
状を得た。
なる部分をフォトマスクを用いて、層間絶縁物
（８）、アルミ（３５）、有機樹脂（３４）を除去し、
コンタクト用の窓を得た。さらに画素電極となる透明導
電膜であるＩＴＯ膜（３３）を形成し、図１（Ｇ）の形
状を得た。
【００４８】かかるＴＦＴの特性を下記表１として略記
する。移動度（μ） 、スレッシュホ−ルド電圧、ドレ
イン耐圧（ＶBDV）、フォトセンシティビティ（ＰＳ）
は以下の通りであった。
する。移動度（μ） 、スレッシュホ−ルド電圧、ドレ
イン耐圧（ＶBDV）、フォトセンシティビティ（ＰＳ）
は以下の通りであった。
【００４９】
【表１】
【００５０】上記表１に示す特性は、チャネル長１０μ
ｍ、チャネル巾３０μｍの場合を示す。かかる半導体を
用いることにより、一般に不可能とされていたＴＦＴに
大きな移動度を得ることができ、加えて感光性がなく、
かつドレイン耐圧を大きなレベルで得た。そのため、初
めて図２、図３に示した液晶表示装置用のＮＴＦＴまた
はＣ／ＴＦＴを構成させることができた。
ｍ、チャネル巾３０μｍの場合を示す。かかる半導体を
用いることにより、一般に不可能とされていたＴＦＴに
大きな移動度を得ることができ、加えて感光性がなく、
かつドレイン耐圧を大きなレベルで得た。そのため、初
めて図２、図３に示した液晶表示装置用のＮＴＦＴまた
はＣ／ＴＦＴを構成させることができた。
【００５１】この実施例は液晶表示装置例であり、また
このＣ／ＴＦＴの出力を画素に連結させるためさらに図
１（Ｇ）において、ポリイミド等の有機樹脂（３４）を
形成し、さらにフォトマスクにより再度の窓あけを行
い、２つのＴＦＴの出力端を液晶装置の一方の透明電極
に連結するため、スパッタ法によりＩＴＯ（インジュ−
ム・スズ酸化膜）を形成した。それをさらにフォトマス
クによりエッチングして、透明電極（３３）を構成させ
た。このＩＴＯは室温〜１５０℃で成膜し、それを２０
０〜３００℃の酸素または大気中のアニ−ルにより成就
した。
このＣ／ＴＦＴの出力を画素に連結させるためさらに図
１（Ｇ）において、ポリイミド等の有機樹脂（３４）を
形成し、さらにフォトマスクにより再度の窓あけを行
い、２つのＴＦＴの出力端を液晶装置の一方の透明電極
に連結するため、スパッタ法によりＩＴＯ（インジュ−
ム・スズ酸化膜）を形成した。それをさらにフォトマス
クによりエッチングして、透明電極（３３）を構成させ
た。このＩＴＯは室温〜１５０℃で成膜し、それを２０
０〜３００℃の酸素または大気中のアニ−ルにより成就
した。
【００５２】かくの如くにしてＰＴＦＴ（２１）とＮＴ
ＦＴ（１１）と透明導電膜の電極（３３）とを同一ガラ
ス基板（１）上に作製した。
ＦＴ（１１）と透明導電膜の電極（３３）とを同一ガラ
ス基板（１）上に作製した。
【００５３】〔実施例２〕図４に図３に対応した実施例
を示す。Ｘ軸方向にＶDD（１８）、ＶSS（１９）、
ＶDD' （１８'）、ＶSS（１９' ）を有するＸ軸方向の
配線（以下Ｘ線ともいう）を形成した。なおＹ軸方向は
ＶGG（２２）、ＶGG' （２３）とＹ軸方向の配線（以下
Ｙ線ともいう）を形成した。
を示す。Ｘ軸方向にＶDD（１８）、ＶSS（１９）、
ＶDD' （１８'）、ＶSS（１９' ）を有するＸ軸方向の
配線（以下Ｘ線ともいう）を形成した。なおＹ軸方向は
ＶGG（２２）、ＶGG' （２３）とＹ軸方向の配線（以下
Ｙ線ともいう）を形成した。
【００５４】本実施例においては、実施例１においてそ
の作製工程を説明したＣ／ＴＦＴを用いた。本実施例に
おいては、ＰＴＦＴ（２１）をＸ線ＶDD（１８）とＹ線
ＶGG（２２）との交差部に設け、ＶDD（１８）とＶGG'
（２３）との交差部にも他の画素用のＰＴＦＴ（２１'
）が同様に設けられている。またＮＴＦＴ（１１）は
ＶSS（１９）とＶGG（２２）との交差部に設けられてい
る。ＶSS（１９）とＶGG' （２３）との交差部の下側に
は他の画素用のＮＴＦＴ（１１' ）が設けられている。
Ｃ／ＴＦＴを用いたマトリックス構成を有せしめた。そ
れらＰＴＦＴはソ−ス（５）がコンタクト（３２）を介
してＸ線ＶDD（１８）に連結され、ゲイト（４）は多層
形成がなされたＹ線ＶGG（２２）に連結されている。ド
レイン（６）はコンタクト（２９）を介して透明導電膜
の電極（３３）に連結している。
の作製工程を説明したＣ／ＴＦＴを用いた。本実施例に
おいては、ＰＴＦＴ（２１）をＸ線ＶDD（１８）とＹ線
ＶGG（２２）との交差部に設け、ＶDD（１８）とＶGG'
（２３）との交差部にも他の画素用のＰＴＦＴ（２１'
）が同様に設けられている。またＮＴＦＴ（１１）は
ＶSS（１９）とＶGG（２２）との交差部に設けられてい
る。ＶSS（１９）とＶGG' （２３）との交差部の下側に
は他の画素用のＮＴＦＴ（１１' ）が設けられている。
Ｃ／ＴＦＴを用いたマトリックス構成を有せしめた。そ
れらＰＴＦＴはソ−ス（５）がコンタクト（３２）を介
してＸ線ＶDD（１８）に連結され、ゲイト（４）は多層
形成がなされたＹ線ＶGG（２２）に連結されている。ド
レイン（６）はコンタクト（２９）を介して透明導電膜
の電極（３３）に連結している。
【００５５】他方、ＮＴＦＴはソ−ス（５' ）がコンタ
クト（３２' ）を介してＸ線ＶSS（１９）に連結され、
ゲイト（４' ）はＹ線ＶGG（２２）に、ドレイン（６'
）はコンタクト（２９' ）を介して透明導電膜（３
３）に連結している。かくして２本のＸ線（１８）,
（１９）に挟まれた間（内側）に画素である透明導電膜
（３３）とＣ／ＴＦＴ（２１）, （１１）とにより１つ
のピクセルを構成せしめた。かかる構造を左右、上下に
繰り返すことにより、２×２のマトリックスの１つの例
またはそれを拡大した６４０×４８０ 、１２８０×９
６０といった大画面の液晶表示装置を作ることが可能と
なった。
クト（３２' ）を介してＸ線ＶSS（１９）に連結され、
ゲイト（４' ）はＹ線ＶGG（２２）に、ドレイン（６'
）はコンタクト（２９' ）を介して透明導電膜（３
３）に連結している。かくして２本のＸ線（１８）,
（１９）に挟まれた間（内側）に画素である透明導電膜
（３３）とＣ／ＴＦＴ（２１）, （１１）とにより１つ
のピクセルを構成せしめた。かかる構造を左右、上下に
繰り返すことにより、２×２のマトリックスの１つの例
またはそれを拡大した６４０×４８０ 、１２８０×９
６０といった大画面の液晶表示装置を作ることが可能と
なった。
【００５６】ここでの特長は、１つの画素に２つのＴＦ
Ｔが相補構成をして設けられていること、また電極（３
３）は液晶電位ＶLCを構成するが、それは、ＰＴＦＴが
オンでありＮＴＦＴがオフか、またはＰＴＦＴがオフで
ありＮＴＦＴがオンか、のいずれのレベルに固定される
ことである。
Ｔが相補構成をして設けられていること、また電極（３
３）は液晶電位ＶLCを構成するが、それは、ＰＴＦＴが
オンでありＮＴＦＴがオフか、またはＰＴＦＴがオフで
ありＮＴＦＴがオンか、のいずれのレベルに固定される
ことである。
【００５７】そしてこのガラス基板側よりたとえ光が照
射されても、Ｃ／ＴＦＴは光に対し非感光性であるた
め、反射型のみならず透光型の液晶表示装置であっても
遮蔽手段を設けることなしに動作をさせることが可能で
あった。
射されても、Ｃ／ＴＦＴは光に対し非感光性であるた
め、反射型のみならず透光型の液晶表示装置であっても
遮蔽手段を設けることなしに動作をさせることが可能で
あった。
【００５８】図４で明らかなように、制御要素のＶssが
新たに増えても、液晶装置における開口率（全面積（３
５）に対し実際に表示する液晶表示有効面積（３３）の
割合）に関しては、従来の図１の１つのみの導電型をも
つＴＦＴを各画素に連結した場合とまったく変わらず、
不利にならない。
新たに増えても、液晶装置における開口率（全面積（３
５）に対し実際に表示する液晶表示有効面積（３３）の
割合）に関しては、従来の図１の１つのみの導電型をも
つＴＦＴを各画素に連結した場合とまったく変わらず、
不利にならない。
【００５９】図４において、それら透明導電膜上に配向
膜、配向処理を施し、さらにこの基板と他方の液晶の電
極（図３の（１３）に対応）を有する基板との間に一定
の間隔をあけ、公知の方法により互いに配設をした。そ
してその間に液晶を注入して液晶表示装置として完成さ
せた。
膜、配向処理を施し、さらにこの基板と他方の液晶の電
極（図３の（１３）に対応）を有する基板との間に一定
の間隔をあけ、公知の方法により互いに配設をした。そ
してその間に液晶を注入して液晶表示装置として完成さ
せた。
【００６０】液晶材料にＴＮ液晶を用いるならば、その
間隔を約１０μｍ程度とし、透明導電膜双方に配向膜を
ラビング処理して形成させる必要がある。また液晶材料
にＦＬＣ（強誘電性）液晶を用いる場合は、動作電圧を
±２０Ｖとし、また、セルの間隔を１. ５〜３. ５μｍ
例えば２. ３μｍとし、図４には示されていないが、液
晶を挟んで図４に示されている基板の対極に存在してい
る反対電極上にのみ配向膜を設けラビング処理を施せば
よい。
間隔を約１０μｍ程度とし、透明導電膜双方に配向膜を
ラビング処理して形成させる必要がある。また液晶材料
にＦＬＣ（強誘電性）液晶を用いる場合は、動作電圧を
±２０Ｖとし、また、セルの間隔を１. ５〜３. ５μｍ
例えば２. ３μｍとし、図４には示されていないが、液
晶を挟んで図４に示されている基板の対極に存在してい
る反対電極上にのみ配向膜を設けラビング処理を施せば
よい。
【００６１】分散型液晶またはポリマ−液晶を用いる場
合には、配向膜は不用であり、スイッチング速度を大と
するため、動作電圧は±１０〜±１５Ｖとし、セル間隔
は１〜１０μｍと薄くした。特に分散型液晶またはポリ
マ−液晶を用いる場合には、偏光板も不用のため、反射
型としても、また透過型としても光量を大きくすること
ができる。その液晶はスレッシュホ−ルドがないため、
本発明のＣ／ＴＦＴに示す如く、明確なスレッシュホ−
ルド電圧が規定されるＣ／ＴＦＴ型とすることにより大
きなコントラストとクロスト−ク（隣の画素との悪干
渉）を除くことができた。
合には、配向膜は不用であり、スイッチング速度を大と
するため、動作電圧は±１０〜±１５Ｖとし、セル間隔
は１〜１０μｍと薄くした。特に分散型液晶またはポリ
マ−液晶を用いる場合には、偏光板も不用のため、反射
型としても、また透過型としても光量を大きくすること
ができる。その液晶はスレッシュホ−ルドがないため、
本発明のＣ／ＴＦＴに示す如く、明確なスレッシュホ−
ルド電圧が規定されるＣ／ＴＦＴ型とすることにより大
きなコントラストとクロスト−ク（隣の画素との悪干
渉）を除くことができた。
【００６２】本実施例は、Ｃ／ＴＦＴにおいてＶDD（１
８）側にＰＴＦＴ（２１）を、Ｖss（１９）側にＮＴＦ
Ｔ（１１）を形成した。するとその出力はＶDDまたはＶ
ssを作るため明確なレベルを決定できる。しかしＶ
GG（２２）に対しては、ＶLCはインバ−タ（逆相）とな
る。また図３において、ＰＴＦＴとＮＴＦＴの位置関係
を対象に入れ換えた構成にしてもよい。
８）側にＰＴＦＴ（２１）を、Ｖss（１９）側にＮＴＦ
Ｔ（１１）を形成した。するとその出力はＶDDまたはＶ
ssを作るため明確なレベルを決定できる。しかしＶ
GG（２２）に対しては、ＶLCはインバ−タ（逆相）とな
る。また図３において、ＰＴＦＴとＮＴＦＴの位置関係
を対象に入れ換えた構成にしてもよい。
【００６３】〔実施例３〕この実施例は、図２に示した
各ピクセルに、ＮＴＦＴのみを各画素等に連結して設け
た１Tr/cell 方式のものである。するとＶLCのレベル
は、フロ−ティングとなりバラツキがあるが、本発明に
示すＴＦＴが非感光性であるため、実使用の際のＴＦＴ
に光が照射されることを防ぐ遮光手段を設ける必要が
なく、従来より簡単にアクティブ型液晶表示装置を作る
ことができた。その他は実施例１、３と同様である。
各ピクセルに、ＮＴＦＴのみを各画素等に連結して設け
た１Tr/cell 方式のものである。するとＶLCのレベル
は、フロ−ティングとなりバラツキがあるが、本発明に
示すＴＦＴが非感光性であるため、実使用の際のＴＦＴ
に光が照射されることを防ぐ遮光手段を設ける必要が
なく、従来より簡単にアクティブ型液晶表示装置を作る
ことができた。その他は実施例１、３と同様である。
【００６４】
【発明の効果】本発明は、ゲート電極材料にアルミニウ
ムを用いることで、アルミニウムの陽極酸化法による酸
化アルミニウムをその表面に設けて、その上に立体交差
を有する３次元的な配線を設けることを特徴としてい
る。また、該ゲート電極および電極周囲の酸化アルミニ
ウムによって、ソース・ドレインのコンタクトホールを
設けて給電点をチャネルに近づけることで、装置の周波
数特性の低下、ＯＮ抵抗の増加を防ぐことができた。
ムを用いることで、アルミニウムの陽極酸化法による酸
化アルミニウムをその表面に設けて、その上に立体交差
を有する３次元的な配線を設けることを特徴としてい
る。また、該ゲート電極および電極周囲の酸化アルミニ
ウムによって、ソース・ドレインのコンタクトホールを
設けて給電点をチャネルに近づけることで、装置の周波
数特性の低下、ＯＮ抵抗の増加を防ぐことができた。
【００６５】また、本発明はＮＴＦＴ、ＰＴＦＴに対し
非感光性とすることにより、特にチャネル形成領域に酸
素等の不純物を添加して非感光性のセミアモルファス半
導体とすることにより遮光手段が不用となった。さらに
かかるＴＦＴ、特にＣ／ＴＦＴとしてマトリックス化さ
れた各画素に連結することにより、以下表２に示す効果
を得ることができた。
非感光性とすることにより、特にチャネル形成領域に酸
素等の不純物を添加して非感光性のセミアモルファス半
導体とすることにより遮光手段が不用となった。さらに
かかるＴＦＴ、特にＣ／ＴＦＴとしてマトリックス化さ
れた各画素に連結することにより、以下表２に示す効果
を得ることができた。
【００６６】
【表２】
【００６７】本発明は非感光性のＴＦＴを作り、その応
用として液晶表示装置に用いた例を示した。しかしその
他の半導体装置、例えばイメ−ジセンサ、モノリシック
型集積回路における負荷または三次元素子として用いる
ことも可能である。
用として液晶表示装置に用いた例を示した。しかしその
他の半導体装置、例えばイメ−ジセンサ、モノリシック
型集積回路における負荷または三次元素子として用いる
ことも可能である。
【００６８】本発明においてかかるＣ／ＴＦＴに対し、
半導体として非感光性のセミアモルファスまたはセミク
リスタル構造のシリコンを主成分とする材料を用いた。
しかし同じ目的のために可能であるならば他の結晶構造
の半導体を用いてもよい。またセルフアライン型のＣ／
ＴＦＴによることにより高速処理を行った。しかしイオ
ン注入法を用いずに非セルフアライン方式によりＴＦＴ
を作ってもよいことはいうまでもない。
半導体として非感光性のセミアモルファスまたはセミク
リスタル構造のシリコンを主成分とする材料を用いた。
しかし同じ目的のために可能であるならば他の結晶構造
の半導体を用いてもよい。またセルフアライン型のＣ／
ＴＦＴによることにより高速処理を行った。しかしイオ
ン注入法を用いずに非セルフアライン方式によりＴＦＴ
を作ってもよいことはいうまでもない。
【第１図】本発明のＰチャネル型およびＮチャネル型の
ＴＦＴの作製方法を示す。
ＴＦＴの作製方法を示す。
【第２図】１Tr/cell方式のアクティブ型ＴＦＴを用い
た液晶表示装置を示す。
た液晶表示装置を示す。
【第３図】本発明の相補型ＴＦＴを用いた２Tr/cell方
式アクティブ型液晶装置の回路図を示す。
式アクティブ型液晶装置の回路図を示す。
【第４図】第３図に対応した液晶表示装置の一方の基板
の平面図を示す。
の平面図を示す。
（１）・・・・ガラス基板
（２）, （２' ） ・・半導体薄膜
（３）・・・・ゲイト絶縁膜
（４）, （４' ） ・・ゲイト電極
（５）, （５' ） ・・ソ−ス
（６）, （６' ） ・・ドレイン
（７）, （７' ） ・・チャネル形成領域
（１０） ・・・・液晶電位（V LC）
（１１） ・・・・Ｎチャネル型薄膜トランジスタ（Ｎ
ＴＦＴ） （２１） ・・・・Ｐチャネル型薄膜トランジスタ（Ｐ
ＴＦＴ） （１２） ・・・・液晶 （４０） ・・・酸化アルミニウム
ＴＦＴ） （２１） ・・・・Ｐチャネル型薄膜トランジスタ（Ｐ
ＴＦＴ） （１２） ・・・・液晶 （４０） ・・・酸化アルミニウム
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年７月９日
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
【図４】
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所
9056−4Ｍ Ｈ０１Ｌ 29/78 ３１１ Ｒ
Claims (4)
- 【請求項１】基板上に設けられた薄膜型構造の絶縁ゲイ
ト型電界効果半導体装置であって、ゲート電極にアルミ
ニウムを用い、かつゲート電極の周囲の少なくとも一部
がアルミニウムの酸化物でおおわれており、またチャネ
ル形成領域を構成する半導体は絶縁物に挟まれ、酸素、
炭素または窒素が１×１０20cm -3 以上、２０原子％以
下を含有するシリコン半導体を主成分とするとともに、
結晶性を有することを特徴とする絶縁ゲイト型電界効果
半導体装置。 - 【請求項２】請求項１において、絶縁膜はゲイト絶縁膜
を構成した膜上にゲイト電極を有し、かつチャネル形成
領域により互いに離間してＮ型またはＰ型の一導電型を
有する一対の領域を有せしめてＮチャネル型、Ｐチャネ
ル型または相補型の薄膜絶縁ゲイト型電界効果半導体装
置を設けたことを特徴とする絶縁ゲイト型電界効果半導
体装置。 - 【請求項３】絶縁表面を有する基板上に酸素、炭素また
は窒素が１×１０20cm-3 以上、２０原子％以下の量添
加されたアモルファス構造を有する水素が添加されたシ
リコン半導体を主成分とする被膜をスパッタ法、プラズ
マ気相反応方法または気相反応方法を用いて形成する工
程と、前記被膜を５００〜７５０℃の範囲の温度で熱処
理をすることにより結晶性を有する構造に変成せしめる
工程と、ゲート電極の周囲の少なくとも一部を陽極酸化
法によって酸化する工程と、前記ゲートおよびゲート周
囲の絶縁膜をセルファーラインとしてソース・ドレイン
とのコンタクトホールを作成する工程とを有することを
特徴とする絶縁ゲイト型電界効果半導体装置の作製方
法。 - 【請求項４】絶縁表面を有する基板上に酸素、炭素また
は窒素が１×１０20cm-3 以上、２０原子％以下の量添
加されたアモルファス構造を有する水素が添加されたシ
リコン半導体を主成分とする被膜をスパッタ法、プラズ
マ気相反応方法または気相反応方法を用いて形成する工
程と、前記被膜をエキシマレーザー光で熱処理をするこ
とにより結晶性を有する構造に変成せしめる工程と、ゲ
ート電極の周囲の少なくとも一部を陽極酸化法によって
酸化する工程と、前記ゲートおよびゲート周囲の絶縁膜
をセルファーラインとしてソース・ドレインとのコンタ
クトホールを作成する工程とを有することを特徴とする
絶縁ゲイト型電界効果半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3548491A JP2739149B2 (ja) | 1991-02-04 | 1991-02-04 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3548491A JP2739149B2 (ja) | 1991-02-04 | 1991-02-04 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0521794A true JPH0521794A (ja) | 1993-01-29 |
| JP2739149B2 JP2739149B2 (ja) | 1998-04-08 |
Family
ID=12443026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3548491A Expired - Fee Related JP2739149B2 (ja) | 1991-02-04 | 1991-02-04 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2739149B2 (ja) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS511081A (ja) * | 1974-06-22 | 1976-01-07 | Suwa Seikosha Kk | |
| JPS53118375A (en) * | 1977-03-25 | 1978-10-16 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5823479A (ja) * | 1981-08-05 | 1983-02-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS5828873A (ja) * | 1981-08-12 | 1983-02-19 | Semiconductor Energy Lab Co Ltd | 半導体装置作製方法 |
| JPS5921067A (ja) * | 1982-07-27 | 1984-02-02 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JPS60167375A (ja) * | 1984-12-21 | 1985-08-30 | Hitachi Ltd | 半導体装置 |
| JPS6242566A (ja) * | 1985-08-20 | 1987-02-24 | Fujitsu Ltd | 薄膜トランジスタ |
| JPS62214669A (ja) * | 1986-03-14 | 1987-09-21 | Nec Corp | 自己整合型非晶質シリコン薄膜トランジスタ及びその製造方法 |
| JPS63178560A (ja) * | 1987-01-20 | 1988-07-22 | Fujitsu Ltd | 薄膜トランジスタの形成方法 |
| JPS63219152A (ja) * | 1987-03-06 | 1988-09-12 | Matsushita Electronics Corp | Ｍｏｓ集積回路の製造方法 |
| JPS63271971A (ja) * | 1987-04-28 | 1988-11-09 | Matsushita Electric Ind Co Ltd | Ｍｏｓ型半導体装置およびその製造方法 |
| JPS63308382A (ja) * | 1987-06-10 | 1988-12-15 | Fujitsu Ltd | Ｌｄｄ構造を有するトランジスタの製造方法 |
| JPS644068A (en) * | 1987-06-25 | 1989-01-09 | Nec Corp | Manufacture of semiconductor device |
| JPH01185522A (ja) * | 1988-01-19 | 1989-07-25 | Toshiba Corp | 表示装置駆動用基板 |
-
1991
- 1991-02-04 JP JP3548491A patent/JP2739149B2/ja not_active Expired - Fee Related
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS511081A (ja) * | 1974-06-22 | 1976-01-07 | Suwa Seikosha Kk | |
| JPS53118375A (en) * | 1977-03-25 | 1978-10-16 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5823479A (ja) * | 1981-08-05 | 1983-02-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS5828873A (ja) * | 1981-08-12 | 1983-02-19 | Semiconductor Energy Lab Co Ltd | 半導体装置作製方法 |
| JPS5921067A (ja) * | 1982-07-27 | 1984-02-02 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JPS60167375A (ja) * | 1984-12-21 | 1985-08-30 | Hitachi Ltd | 半導体装置 |
| JPS6242566A (ja) * | 1985-08-20 | 1987-02-24 | Fujitsu Ltd | 薄膜トランジスタ |
| JPS62214669A (ja) * | 1986-03-14 | 1987-09-21 | Nec Corp | 自己整合型非晶質シリコン薄膜トランジスタ及びその製造方法 |
| JPS63178560A (ja) * | 1987-01-20 | 1988-07-22 | Fujitsu Ltd | 薄膜トランジスタの形成方法 |
| JPS63219152A (ja) * | 1987-03-06 | 1988-09-12 | Matsushita Electronics Corp | Ｍｏｓ集積回路の製造方法 |
| JPS63271971A (ja) * | 1987-04-28 | 1988-11-09 | Matsushita Electric Ind Co Ltd | Ｍｏｓ型半導体装置およびその製造方法 |
| JPS63308382A (ja) * | 1987-06-10 | 1988-12-15 | Fujitsu Ltd | Ｌｄｄ構造を有するトランジスタの製造方法 |
| JPS644068A (en) * | 1987-06-25 | 1989-01-09 | Nec Corp | Manufacture of semiconductor device |
| JPH01185522A (ja) * | 1988-01-19 | 1989-07-25 | Toshiba Corp | 表示装置駆動用基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2739149B2 (ja) | 1998-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2999271B2 (ja) | 表示装置 | |
| KR960001611B1 (ko) | 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법 | |
| JP2873632B2 (ja) | 半導体装置 | |
| JPH06291315A (ja) | 半導体装置とその作製方法 | |
| JP2585158B2 (ja) | 半導体装置の作成方法 | |
| JP2767495B2 (ja) | 半導体装置および表示装置 | |
| JP3029288B2 (ja) | 液晶表示装置 | |
| JPH0521801A (ja) | 半導体装置 | |
| JP3029289B2 (ja) | 液晶表示装置 | |
| JPH0521794A (ja) | 絶縁ゲイト型電界効果半導体装置およびその作製方法 | |
| JP3013259B2 (ja) | 液晶表示装置 | |
| JP2852919B2 (ja) | 液晶表示装置 | |
| JP3422781B2 (ja) | 半導体装置 | |
| JP3234201B2 (ja) | 半導体装置 | |
| JP3229304B2 (ja) | 絶縁ゲート型電界効果トランジスタおよび半導体装置 | |
| JP3422782B2 (ja) | 半導体装置 | |
| JP3253936B2 (ja) | 薄膜トランジスタ及び半導体装置 | |
| JP3229303B2 (ja) | 半導体装置 | |
| JP3651731B2 (ja) | 表示装置 | |
| JP3000213B2 (ja) | 半導体装置とアクティブマトリクス型液晶表示装置 | |
| JP3320035B2 (ja) | 半導体装置 | |
| JPH0521460A (ja) | 半導体装置作製方法 | |
| JP2933211B2 (ja) | 電気光学装置および絶縁ゲイト型電界効果半導体装置 | |
| JP3336571B2 (ja) | 電気光学装置 | |
| JP4064298B2 (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080123 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |